JP2007214638A - 同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 - Google Patents
同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 Download PDFInfo
- Publication number
- JP2007214638A JP2007214638A JP2006029582A JP2006029582A JP2007214638A JP 2007214638 A JP2007214638 A JP 2007214638A JP 2006029582 A JP2006029582 A JP 2006029582A JP 2006029582 A JP2006029582 A JP 2006029582A JP 2007214638 A JP2007214638 A JP 2007214638A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- reference value
- level
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
【解決手段】Vrefレベル検出回路46により、受信データeの復元に用いられた基準値が高レベル基準値VrefHか低レベル基準値VrefLかが検出され、エラー検出回路42で受信データjの誤りが検出されたとき、Vrefレベル検出回路46からの基準値レベル情報m,nに基づいて、受信データeの復元に用いられた基準値が高レベル基準値VrefHか低レベル基準値VrefLであるかが把握されるので、オシロスコープなどの測定装置を使用することなく、同受信データjの誤りが検出されたときの解析が円滑に行われる。
【選択図】図1
Description
このLSI1は、同図に示すように、内部論理回路11と、エラー検出回路12と、送信回路13と、受信回路14と、同期化回路15とから構成されている。これらのエラー検出回路12、送信回路13、受信回路14及び同期化回路15により、同時双方向回路が構成され、内部論理回路11は、この同時双方向回路を介して相手側のLSIなどとの間で相互にデータを送受信して所定の処理を行う。
送信回路13は、FF(フリップフロップ)21と、出力バッファ22と、FF23と、出力バッファ24とから構成されている。FF21は、内部論理回路11からの送信データaを、同内部論理回路11の動作と同期したクロックCLKのタイミングで取り込んで送信データd1として出力バッファ22へ出力する。出力バッファ22は、FF21からの送信データd1を、送信データbとして伝送線路3を介してLSI2に送出する。FF23は、クロックCLKの周波数を1/2に分周して送信データd2として出力バッファ24へ出力する。出力バッファ24は、FF23からの送信データd2をストローブ信号cとして伝送線路4を介してLSI2に送出する。
特許文献1に記載された同時双方向送受信装置では、自局から送信した信号が他局に到着するまでの時間を可変する可変遅延回路が設けられ、各端局からの送信信号のエッジ部同士が衝突する状態と衝突しない状態とが作り出される。そして、自局に到着した信号の信号確定時間幅内にクロック信号を同期させることにより、送信信号のエッジ部同士が衝突することに起因する受信回路の遅延時間変動の影響を受けずに、高速かつ正確に信号転送が行われる。
すなわち、図5の同時双方向回路では、送信データbと受信データeとの合成データpは、“H”,“L”,“M”の3値を有しているが、入力バッファ31により高レベル基準値VrefH及び低レベル基準値VrefLを用いてサンプリングされ、“L”及び“H”の2値に変換される。この場合、送信データd1の論理レベルに基づいてコンパレータ31a,31bの出力信号が選択される構成となっているため、エラー検出回路12により受信データjの誤りが検出されても、同受信データjのみでは、高レベル基準値VrefH及び低レベル基準値VrefLのいずれが用いられた場合の誤りなのかが判別されない。このため、エラー検出回路12における受信データjの誤り発生時の解析性、すなわち誤り訂正を高精度で行う機能が不十分になるという問題点がある。
この例のLSI40は、同図に示すように、内部論理回路41と、エラー検出回路42と、送信回路43と、受信回路44と、同期化回路45と、Vrefレベル検出回路46とから構成されている。これらのエラー検出回路42、送信回路43、受信回路44、同期化回路45及びVrefレベル検出回路46により、同時双方向回路が構成され、内部論理回路41は、この同時双方向回路を介して相手側のLSIなどとの間で相互にパラレルデータを送受信して所定の処理を行う。
送信回路43は、FF(フリップフロップ)51と、出力バッファ52と、FF53と、出力バッファ54とから構成されている。FF51は、内部論理回路41からの送信データaを、同内部論理回路41の動作と同期したクロックCLKのタイミングで取り込んで送信データd1として出力バッファ52へ出力する。出力バッファ52は、FF51からの送信データd1を、送信データbとして図示しない伝送線路を介して相手側のLSIに送出する。FF53は、クロックCLKの周波数を1/2に分周して送信データd2として出力バッファ54へ出力する。出力バッファ54は、FF53からの送信データd2をストローブ信号cとして図示しない伝送線路を介して相手側のLSIに送出する。
この図を参照して、この例の同時双方向回路に用いられる信号同時伝送方法の処理内容について説明する。
この同時双方向回路では、内部論理回路41からの送信データaが伝送線路を介して相手側のLSIの内部論理回路に送信され(送信処理)、同伝送線路上の送信データbと相手側のLSIの内部論理回路からの受信データeとの合成データpが送信データaの論理レベルに対応する高レベル基準値VrefH又は低レベル基準値VrefLを用いてサンプリングされることにより、相手側のLSIの内部論理回路からの受信データeが復元される(受信処理)。Vrefレベル検出回路46により、受信回路44で受信データeの復元に用いられた基準値が高レベル基準値VrefHか低レベル基準値VrefLかを表す基準値レベル情報m,nが検出され(基準値レベル検出処理)、同受信回路44で復元された受信データfに対して、基準値レベル情報m,nに基づいて誤りが訂正されて論理回路41へ送出される(誤り訂正処理)。
たとえば、Vrefレベル検出回路46は、図2の構成に限らず、基準値レベル情報m,nが受信データjと同様にクロックCLKのタイミングでエラー検出回路42へ送出される構成になっていれば、任意の構成で良い。また、Vrefレベル検出回路46のFF71,72は、受信データfの立上がり立下りの両エッジで送信データd1を取り込む1つのFFで構成しても良い。また、入力バッファ61,62は、送信データd1の論理レベルに基づいて高レベル基準値VrefH又は低レベル基準値VrefLを選択するセレクタと、この選択された基準値を用いて合成データpをサンプリングして受信データfを復元するコンパレータとで構成しても良い(請求項5に対応)。
41 内部論理回路(第1又は第2の論理回路)
42 エラー検出回路(誤り訂正回路、同時双方向回路の一部)
43 送信回路
44 受信回路
45 同期化回路
46 Vrefレベル検出回路(基準値レベル検出回路)
51,53 FF(フリップフロップ、送信回路43の一部)
52,54 出力バッファ(送信回路43の一部)
61,62 入力バッファ(受信回路44の一部)
61a,61b コンパレータ(入力バッファ61の一部)
61c セレクタ(入力バッファ61の一部)
62a,62b コンパレータ(入力バッファ62の一部)
62c セレクタ(入力バッファ62の一部)
63 DLL(Delay Locked Loop 、受信回路44の一部)
71,72 FF(フリップフロップ、基準値レベル検出回路の一部)
73,74 FIFO(同期送出回路、基準値レベル検出回路の一部)
Claims (8)
- 第1の論理回路と第2の論理回路との間で伝送線路を介して双方向のパラレルデータ伝送を同時に行うための同時双方向回路であって、
前記第1(又は第2)の論理回路からの送信データを前記伝送線路を介して前記第2(又は第1)の論理回路に送信する送信回路と、
前記伝送線路上の前記第1(又は第2)の論理回路からの送信データと前記第2(又は第1)の論理回路からの受信データとの合成データを前記送信データの論理レベルに対応する高レベル基準値又は低レベル基準値を用いてサンプリングすることにより、前記第2(又は第1)の論理回路からの前記受信データを復元する受信回路とを備え、
該受信回路で前記受信データの復元に用いられた基準値が前記高レベル基準値か低レベル基準値かを表す基準値レベル情報を検出する基準値レベル検出回路と、
前記受信回路で復元された前記受信データに対して、前記基準値レベル情報に基づいて誤りを訂正して前記第1(又は第2)の論理回路へ送出する誤り訂正回路とが設けられていることを特徴とする同時双方向回路。 - 前記合成データは、
最高データレベル、最低データレベル及び中間データレベルを有し、
前記高レベル基準値は、
前記最高データレベルと前記中間データレベルとの間に設定され、
前記低レベル基準値は、
前記中間データレベルと前記最低データレベルとの間に設定されていることを特徴とする請求項1記載の同時双方向回路。 - 前記基準値レベル検出回路は、
前記基準値レベル情報を、前記受信回路で復元された前記受信データと同一のレイテンシで前記誤り訂正回路へ送出する同期送出回路が設けられていることを特徴とする請求項1又は2記載の同時双方向回路。 - 前記受信回路は、
前記合成データを前記高レベル基準値及び低レベル基準値を用いてサンプリングして2種類の受信データを生成し、前記送信データの論理レベルに基づいて選択して前記第2(又は第1)の論理回路からの前記受信データを復元する構成とされていることを特徴とする請求項1、2又は3記載の同時双方向回路。 - 前記受信回路は、
前記高レベル基準値又は低レベル基準値を前記送信データの論理レベルに基づいて選択し、選択された基準値を用いて前記合成データをサンプリングすることにより、前記受信データを復元する構成とされていることを特徴とする請求項1、2又は3記載の同時双方向回路。 - 請求項1乃至5のいずれか一に記載の同時双方向回路と論理回路とを備えてなることを特徴とする大規模集積回路。
- 第1の論理回路と第2の論理回路との間で伝送線路を介して双方向のパラレルデータ伝送を同時に行うための信号同時伝送方法であって、
前記第1(又は第2)の論理回路からの送信データを前記伝送線路を介して前記第2(又は第1)の論理回路に送信する送信処理と、
前記伝送線路上の前記第1(又は第2)の論理回路からの送信データと前記第2(又は第1)の論理回路からの受信データとの合成データを前記送信データの論理レベルに対応する高レベル基準値又は低レベル基準値を用いてサンプリングすることにより、前記第2(又は第1)の論理回路からの前記受信データを復元する受信処理と、
該受信処理で前記受信データの復元に用いられた基準値が前記高レベル基準値か低レベル基準値かを表す基準値レベル情報を検出する基準値レベル検出処理と、
前記受信処理で復元された前記受信データに対して、前記基準値レベル情報に基づいて誤りを訂正して前記第1(又は第2)の論理回路へ送出する誤り訂正処理とを行うことを特徴とする信号同時伝送方法。 - 前記合成データは、
最高データレベル、最低データレベル及び中間データレベルを有し、
前記高レベル基準値は、
前記最高データレベルと前記中間データレベルとの間に設定され、
前記低レベル基準値は、
前記中間データレベルと前記最低データレベルとの間に設定されていることを特徴とする請求項7記載の信号同時伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029582A JP4929742B2 (ja) | 2006-02-07 | 2006-02-07 | 同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029582A JP4929742B2 (ja) | 2006-02-07 | 2006-02-07 | 同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007214638A true JP2007214638A (ja) | 2007-08-23 |
JP4929742B2 JP4929742B2 (ja) | 2012-05-09 |
Family
ID=38492729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006029582A Expired - Fee Related JP4929742B2 (ja) | 2006-02-07 | 2006-02-07 | 同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4929742B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314515A (ja) * | 2001-04-17 | 2002-10-25 | Hitachi Ltd | 同時双方向送受信装置及び信号送受信システム |
JP2003229917A (ja) * | 2002-02-05 | 2003-08-15 | Hitachi Ltd | データ伝送システム |
JP2005012598A (ja) * | 2003-06-20 | 2005-01-13 | Nec Corp | 同時双方向インターフェース回路 |
-
2006
- 2006-02-07 JP JP2006029582A patent/JP4929742B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314515A (ja) * | 2001-04-17 | 2002-10-25 | Hitachi Ltd | 同時双方向送受信装置及び信号送受信システム |
JP2003229917A (ja) * | 2002-02-05 | 2003-08-15 | Hitachi Ltd | データ伝送システム |
JP2005012598A (ja) * | 2003-06-20 | 2005-01-13 | Nec Corp | 同時双方向インターフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4929742B2 (ja) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159887B2 (en) | Clock synchronization in a memory system | |
JP4878215B2 (ja) | インタフェース回路及びメモリ制御装置 | |
JP4042856B2 (ja) | クロックドメイン交差fifo | |
JP5096024B2 (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
CN102804157A (zh) | 存储器装置中的写入时序的校准 | |
JPH0329438A (ja) | デジタル・データ転送回路 | |
US7283601B2 (en) | Timing signal generating system and receiving circuit for transmitting signals at high speed with less circuitry | |
US20100150255A1 (en) | Semiconductor integrated circuit including transmitter and receiver which conducts loopback test and test method thereof | |
US7692564B2 (en) | Serial-to-parallel conversion circuit and method of designing the same | |
JP3854883B2 (ja) | ビット同期回路及び半導体装置 | |
US10855497B2 (en) | Semiconductor device including a high-speed receiver being capable of adjusting timing skew for multi-level signal and testing equipment including the receiver | |
JP4929742B2 (ja) | 同時双方向回路、該回路を備えた大規模集積回路並びに信号同時伝送方法 | |
KR100513275B1 (ko) | 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기 | |
US8711018B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
WO2005015251A1 (en) | Integrated circuit with bit error test capability | |
JP4338720B2 (ja) | ビット同期回路 | |
JP3791762B2 (ja) | 同時双方向送受信装置及び信号送受信システム | |
JP6738028B2 (ja) | 受信回路及び半導体集積回路 | |
JP4377420B2 (ja) | 同時双方向データ送受信システム | |
US8473248B2 (en) | Test apparatus and test method | |
JP3601601B2 (ja) | 同時双方向伝送システム、および同時双方向伝送システムにおける送受信波形の位相差調整方法 | |
JP2009168705A (ja) | 半導体装置 | |
JP2002149594A (ja) | 非同期データ転送回路 | |
JP2016054397A (ja) | 受信回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |