JP2007212610A - Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device - Google Patents

Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device Download PDF

Info

Publication number
JP2007212610A
JP2007212610A JP2006030606A JP2006030606A JP2007212610A JP 2007212610 A JP2007212610 A JP 2007212610A JP 2006030606 A JP2006030606 A JP 2006030606A JP 2006030606 A JP2006030606 A JP 2006030606A JP 2007212610 A JP2007212610 A JP 2007212610A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
crystal display
display device
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006030606A
Other languages
Japanese (ja)
Inventor
Seiichi Ishii
誠一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006030606A priority Critical patent/JP2007212610A/en
Publication of JP2007212610A publication Critical patent/JP2007212610A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device in which occurrence of a malfunction and breakage of a control circuit of the liquid crystal display device is suppressed in an electrostatic breakdown test. <P>SOLUTION: The liquid crystal display device is equipped with: a first substrate 10; pixel electrodes formed on the first substrate 10; a second substrate 20 placed opposite to the first substrate 10; a common electrode 22 formed on a surface of the second substrate 20 facing the first substrate 10; a liquid crystal 40 placed between the first substrate 10 and the second substrate 20; the control circuit 31 to control voltages respectively applied to the pixel electrodes and the common electrode 22; and a conductor pattern 21 for grounding formed on the surface of the second substrate 20 facing the first substrate 10 and connected to a ground arranged on the outside of the liquid crystal display device. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示装置、液晶表示パネル、及び液晶表示装置の製造方法に関する。特に本発明は、静電破壊試験の際に液晶表示装置の制御回路の誤動作及び破壊が生じることを抑制できる液晶表示装置、液晶表示パネル、及び液晶表示装置の製造方法に関する。   The present invention relates to a liquid crystal display device, a liquid crystal display panel, and a method for manufacturing a liquid crystal display device. In particular, the present invention relates to a liquid crystal display device, a liquid crystal display panel, and a method for manufacturing the liquid crystal display device that can prevent malfunction and destruction of a control circuit of the liquid crystal display device during an electrostatic breakdown test.

図6(A)は、従来の液晶表示装置の構成を説明する為の平面図であり、図6(B)は液晶表示装置が有する液晶表示パネル100のA−A´断面図である。この液晶表示装置は液晶表示パネル100及びFPC(フレキシブルプリント配線板)102を有している。FPC102は、液晶表示パネル100を外部のシステム(図示せず)に接続している。   FIG. 6A is a plan view for explaining a configuration of a conventional liquid crystal display device, and FIG. 6B is a cross-sectional view taken along line AA ′ of the liquid crystal display panel 100 included in the liquid crystal display device. The liquid crystal display device includes a liquid crystal display panel 100 and an FPC (flexible printed wiring board) 102. The FPC 102 connects the liquid crystal display panel 100 to an external system (not shown).

液晶表示パネル100は、基板110と対向基板120の間に液晶140を封止した構造を有している。基板110には画素電極(図示せず)、トランジスタ(図示せず)、ソース配線(図示せず)、ゲート配線(図示せず)、及び共通配線111が設けられており、対向基板120には共通電極122が設けられている。共通電極122は、基板110と対向基板120の間に配置された導電性スペーサ142を介して共通配線111に接続しており、共通配線111から基準電位が印加される。なお、図示していないが基板110及び対向基板120それぞれと液晶の間には配向膜が設けられている。   The liquid crystal display panel 100 has a structure in which a liquid crystal 140 is sealed between a substrate 110 and a counter substrate 120. The substrate 110 is provided with a pixel electrode (not shown), a transistor (not shown), a source wiring (not shown), a gate wiring (not shown), and a common wiring 111. A common electrode 122 is provided. The common electrode 122 is connected to the common wiring 111 through a conductive spacer 142 disposed between the substrate 110 and the counter substrate 120, and a reference potential is applied from the common wiring 111. Although not shown, an alignment film is provided between each of the substrate 110 and the counter substrate 120 and the liquid crystal.

また、共通配線111は、配線111aを介して、基板110に載置されているドライバIC131に接続されている。ドライバIC131は、FPC102に設けられた配線132により、外部のシステムグランドに接続されている。   The common wiring 111 is connected to the driver IC 131 mounted on the substrate 110 via the wiring 111a. The driver IC 131 is connected to an external system ground by a wiring 132 provided in the FPC 102.

液晶表示装置の信頼性試験の一つに静電破壊試験がある。静電破壊試験は、対向基板120のうち外部に露出している面に静電気印加銃150を用いて10kV台の静電気を印加するものである(例えば特許文献1参照)
特開平11−223827号公報(第4段落)
One of reliability tests for liquid crystal display devices is an electrostatic breakdown test. In the electrostatic breakdown test, static electricity of the order of 10 kV is applied to the surface of the counter substrate 120 exposed to the outside using a static electricity applying gun 150 (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 11-223827 (fourth paragraph)

静電破壊試験において対向基板のうち外部に露出している面に静電気を印加すると、対向基板の反対側の面に逆極性の電荷が帯電するが、この逆極性の電荷が、液晶表示パネルの制御回路(例えばドライバIC)を経由して対向基板に流入することがある。この場合、制御回路の基準電位が揺らぎ、制御回路が誤動作することがある。また最悪の場合、制御回路が破壊する可能性がある。   In the electrostatic breakdown test, when static electricity is applied to the surface of the counter substrate that is exposed to the outside, charges on the opposite side of the counter substrate are charged with reverse polarity. In some cases, it flows into the counter substrate via a control circuit (for example, a driver IC). In this case, the reference potential of the control circuit may fluctuate and the control circuit may malfunction. In the worst case, the control circuit may be destroyed.

本発明は上記のような事情を考慮してなされたものであり、その目的は、静電破壊試験の際に液晶表示装置の制御回路の誤動作及び破壊が生じることを抑制できる液晶表示装置、液晶表示パネル、及び液晶表示装置の製造方法を提供することにある。   The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to provide a liquid crystal display device and a liquid crystal device capable of suppressing the malfunction and destruction of the control circuit of the liquid crystal display device during the electrostatic breakdown test. An object of the present invention is to provide a display panel and a method for manufacturing a liquid crystal display device.

上記課題を解決するため、本発明に係る液晶表示装置は、
第1の基板と、
前記第1の基板に形成された画素電極と、
前記第1の基板に対向して配置される第2の基板と、
前記第2の基板のうち前記第1の基板と対向する面に形成された共通電極と、
前記第1の基板と前記第2の基板の間に位置する液晶と、
前記画素電極と前記共通電極それぞれに印加される電圧を制御する制御回路と、
前記第2の基板のうち前記第1の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンとを具備する。
In order to solve the above problems, a liquid crystal display device according to the present invention provides:
A first substrate;
A pixel electrode formed on the first substrate;
A second substrate disposed opposite the first substrate;
A common electrode formed on a surface of the second substrate facing the first substrate;
A liquid crystal positioned between the first substrate and the second substrate;
A control circuit for controlling a voltage applied to each of the pixel electrode and the common electrode;
A grounding conductor pattern formed on a surface of the second substrate facing the first substrate and connected to a ground provided outside the liquid crystal display device.

この液晶表示装置によれば、前記第2の基板に前記接地用導体パターンを設けたため、前記第2の基板のうち外部に露出している面に静電気を印加しても、前記第2の基板の反対側の面に帯電する逆極性の電荷は、前記グランドから前記接地用導体パターンに直接流入する。従って、流入する電荷が前記制御回路経由することを抑制して、前記制御回路の基準電位が揺らいで誤動作が生じること、及び前記制御回路が破壊することを抑制できる。   According to this liquid crystal display device, since the grounding conductor pattern is provided on the second substrate, the second substrate can be applied even if static electricity is applied to the surface of the second substrate exposed to the outside. The charge of the opposite polarity charged on the surface on the opposite side directly flows into the grounding conductor pattern from the ground. Therefore, it is possible to suppress the inflowing charge from passing through the control circuit, thereby suppressing the malfunction of the reference potential of the control circuit and the destruction of the control circuit.

前記第1の基板に形成され、前記制御回路により制御されていて前記画素電極のスイッチとして機能するトランジスタを具備している場合、前記接地用導体パターンは、一部が前記トランジスタの上方に位置するのが好ましい。このようにすると、前記液晶表示装置の開口率を下げることなく、前記接地用導体パターンの面積を大きくして効率的に逆極性の電荷を流入させることができる。   When the transistor is formed on the first substrate and is controlled by the control circuit and functions as a switch of the pixel electrode, the grounding conductor pattern is partially located above the transistor. Is preferred. In this way, it is possible to increase the area of the grounding conductor pattern and efficiently flow charges of reverse polarity without reducing the aperture ratio of the liquid crystal display device.

前記第2の基板には前記共通電極がマトリックス状に複数配置されている場合、前記接地用導体パターンは、前記共通電極と同一層に位置しており、かつ前記複数の共通電極の相互間のスペースに、ストライプ状又は格子状に設けられていてもよい。このようにすると、前記共通電極と前記接地用導体パターンを同一工程で形成することができる。   In the case where a plurality of the common electrodes are arranged in a matrix on the second substrate, the grounding conductor pattern is located in the same layer as the common electrodes, and between the plurality of common electrodes. The space may be provided in a stripe shape or a lattice shape. In this way, the common electrode and the grounding conductor pattern can be formed in the same process.

前記接地用導体パターンは、前記共通電極とは異なる層に形成されていてもよい。この場合、前記接地用導体パターンは透明導電体により形成されており、一部が前記画素電極の上方に位置させてもよい。   The grounding conductor pattern may be formed in a layer different from the common electrode. In this case, the grounding conductor pattern may be formed of a transparent conductor, and a part thereof may be positioned above the pixel electrode.

前記制御回路を前記グランドに接続する第1のグランド配線と、前記接地用導体パターンを前記グランドに接続する第2のグランド配線とを具備するのが好ましい。この場合、前記第1のグランド配線は前記第2のグランド配線より抵抗が高くするのが好ましい。   It is preferable to include a first ground wiring that connects the control circuit to the ground, and a second ground wiring that connects the grounding conductor pattern to the ground. In this case, it is preferable that the resistance of the first ground wiring is higher than that of the second ground wiring.

本発明に係る液晶表示パネルは、第1の基板と、
前記第1の基板に形成された画素電極と、
前記第1の基板に対向して配置される第2の基板と、
前記第2の基板のうち前記第1の基板と対向する面に形成された共通電極と、
前記第1の基板と前記第2の基板の間に位置する液晶と、
前記第2の基板のうち前記第1の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンとを具備する。
A liquid crystal display panel according to the present invention includes a first substrate,
A pixel electrode formed on the first substrate;
A second substrate disposed opposite the first substrate;
A common electrode formed on a surface of the second substrate facing the first substrate;
A liquid crystal positioned between the first substrate and the second substrate;
A grounding conductor pattern formed on a surface of the second substrate facing the first substrate and connected to a ground provided outside the liquid crystal display device.

本発明に係る液晶表示装置の製造方法は、第1の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第2の基板に導電膜を形成する工程と、
前記導電膜を選択的に除去することにより、前記第2の基板に共通電極及び接地用導体パターンを形成する工程と、
前記第2の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第1の基板に対向させ、該2つの基板の間に液晶を配置する工程とを具備する。
The method of manufacturing a liquid crystal display device according to the present invention includes forming a pixel electrode, a transistor functioning as a switch of the pixel electrode, and a common wiring on a first substrate;
Forming a conductive film on the second substrate;
Forming a common electrode and a grounding conductor pattern on the second substrate by selectively removing the conductive film;
A step of placing the common electrode and the grounding conductor pattern on the second substrate opposite to the first substrate and disposing a liquid crystal between the two substrates.

本発明に係る他の液晶表示装置の製造方法は、第1の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第2の基板に接地用導体パターンを形成する工程と、
前記接地用導体パターン上に絶縁膜を形成する工程と、
前記絶縁膜上に共通電極を形成する工程と、
前記第2の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第1の基板に対向させ、該2つの基板の間に液晶を配置する工程とを具備する。
Another method of manufacturing a liquid crystal display device according to the present invention includes forming a pixel electrode, a transistor functioning as a switch of the pixel electrode, and a common wiring on a first substrate;
Forming a grounding conductor pattern on the second substrate;
Forming an insulating film on the grounding conductor pattern;
Forming a common electrode on the insulating film;
A step of placing the common electrode and the grounding conductor pattern on the second substrate opposite to the first substrate and disposing a liquid crystal between the two substrates.

以下、図面を参照して本発明の実施形態について説明する。図1(A)は本発明の第1の実施形態に係る液晶表示装置の構成を説明する為の平面図であり、図1(B)は断面図である。この液晶表示装置は液晶表示パネル1と、液晶表示パネル1をシステム(図示せず)に接続するFPC(フレキシブルプリント配線板)2を有している。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1A is a plan view for explaining the configuration of the liquid crystal display device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view. The liquid crystal display device includes a liquid crystal display panel 1 and an FPC (flexible printed wiring board) 2 that connects the liquid crystal display panel 1 to a system (not shown).

液晶表示パネル1は、基板10と対向基板20の間にシール材40aを用いて液晶40を封止した構造を有している。基板10には共通配線11が設けられており、対向基板20には、液晶40を封止する側の面に、共通電極22及び接地用導体パターン21が設けられている。共通電極22は、基板10と対向基板20の間に配置された導電性スペーサ42を介して共通配線11に接続しており、共通配線11から基準電位が印加される。接地用導体パターン21は共通電極22とは絶縁しており、シール材40aに設けられた導電パターン40bを介して、基板10に設けられた配線10aに接続している。配線10aは、FPC2に設けられた配線2aを介して、前記したシステムのグランドに直接接続している。配線10a,2aは、システムのグランドから接地用導体パターン21までの距離が最短になるように引き回されている。なお、基板10及び対向基板20それぞれと液晶の間には配向膜(図示せず)が設けられており、基板10のうち外部に露出している面には、偏光板(図示せず)及び反射板(図示せず)がこの順に設けられており、対向基板20のうち外部に露出している面には、偏光板(図示せず)が設けられている。   The liquid crystal display panel 1 has a structure in which the liquid crystal 40 is sealed between the substrate 10 and the counter substrate 20 using a sealing material 40a. A common wiring 11 is provided on the substrate 10, and a common electrode 22 and a grounding conductor pattern 21 are provided on the opposite substrate 20 on the surface on which the liquid crystal 40 is sealed. The common electrode 22 is connected to the common wiring 11 via a conductive spacer 42 disposed between the substrate 10 and the counter substrate 20, and a reference potential is applied from the common wiring 11. The grounding conductor pattern 21 is insulated from the common electrode 22, and is connected to the wiring 10a provided on the substrate 10 through the conductive pattern 40b provided on the sealing material 40a. The wiring 10a is directly connected to the ground of the system described above via the wiring 2a provided in the FPC 2. The wirings 10a and 2a are routed so that the distance from the system ground to the grounding conductor pattern 21 is the shortest. Note that an alignment film (not shown) is provided between the substrate 10 and the counter substrate 20 and the liquid crystal, and a polarizing plate (not shown) and a surface exposed to the outside of the substrate 10 are provided. A reflecting plate (not shown) is provided in this order, and a polarizing plate (not shown) is provided on the surface of the counter substrate 20 exposed to the outside.

また、共通配線11は、基板10に設けられた配線11aを介して、基板10にCOG実装されているドライバIC31に接続されている。ドライバIC31は、FPC2に設けられた配線32によってシステムグランドに接続されている。配線32は配線2aより抵抗が高いのが好ましい。このような構成は、例えば抵抗32aを有することにより実現されるが、抵抗32aを設けなくても良い場合もある。   The common wiring 11 is connected to a driver IC 31 that is COG-mounted on the substrate 10 via a wiring 11 a provided on the substrate 10. The driver IC 31 is connected to the system ground by a wiring 32 provided in the FPC 2. The wiring 32 preferably has a higher resistance than the wiring 2a. Such a configuration is realized, for example, by including the resistor 32a, but the resistor 32a may not be provided in some cases.

液晶表示パネル1に静電破壊試験を行う場合、対向基板20のうち外部に露出している面に、静電気印加銃50を用いて10kV台の静電気を印加する。この際、対向基板20の反対側の面には、印加された静電気とは逆極性の電荷が帯電するが、この逆極性の電荷は、配線2a,10aを介してシステムグランドから接地用導体パターン21に流入する。従って、流入する電荷がドライバIC31を経由することが抑制され、ドライバIC31の基準電位が揺らいで誤動作が生じること、及びドライバIC31が破壊することが抑制される。配線32の抵抗を配線2aの抵抗より高くした場合、この効果が顕著になる。   When the electrostatic breakdown test is performed on the liquid crystal display panel 1, 10 kV level static electricity is applied to the surface of the counter substrate 20 exposed to the outside using the static electricity applying gun 50. At this time, the opposite surface of the counter substrate 20 is charged with a charge having a reverse polarity to the applied static electricity, and this reverse polarity charge is transferred from the system ground to the grounding conductor pattern via the wirings 2a and 10a. 21. Accordingly, the inflowing charge is prevented from passing through the driver IC 31, the malfunction of the reference potential of the driver IC 31 is fluctuated, and the driver IC 31 is prevented from being destroyed. This effect becomes significant when the resistance of the wiring 32 is made higher than the resistance of the wiring 2a.

図2(A)は、基板10に設けられた回路の構成を説明する為の図である。基板10には共通配線11、ソース配線12及びゲート配線13が設けられている。共通配線11及びゲート配線13は互いに平行に設けられており、ソース配線12は共通配線11に直交する方向に設けられている。   FIG. 2A is a diagram for explaining a configuration of a circuit provided on the substrate 10. A common wiring 11, a source wiring 12 and a gate wiring 13 are provided on the substrate 10. The common wiring 11 and the gate wiring 13 are provided in parallel to each other, and the source wiring 12 is provided in a direction orthogonal to the common wiring 11.

共通配線11、ソース配線12及びゲート配線13によって囲まれた領域が画素になるが、画素は複数マトリクス状に配置されている。各画素には画素電極15及びトランジスタ14が設けられている。トランジスタ14は、画素電極15とソース配線12を接続するスイッチング素子であり、ゲート電極がゲート配線13に接続している。   A region surrounded by the common wiring 11, the source wiring 12, and the gate wiring 13 is a pixel, but a plurality of pixels are arranged in a matrix. Each pixel is provided with a pixel electrode 15 and a transistor 14. The transistor 14 is a switching element that connects the pixel electrode 15 and the source line 12, and the gate electrode is connected to the gate line 13.

図2(B)は対向基板20に設けられた回路の構成を説明する為の図である。対向基板20の共通電極22は、画素電極15に対向する位置に配置されている。接地用導体パターン21は、トランジスタ14の上方に位置する電極部21aと、電極部21aを配線2aに接続する配線部21bを有している。配線部21bは共通電極22の相互間のスペース、すなわちソース配線12の上方、若しくはゲート配線13及び共通配線11の上方を引き回されている。電極部21aをトランジスタ14の上方に設けることにより、画素の開口率を下げることなく、効率的に電荷を移動させることができる。   FIG. 2B is a diagram for explaining the configuration of a circuit provided on the counter substrate 20. The common electrode 22 of the counter substrate 20 is disposed at a position facing the pixel electrode 15. The grounding conductor pattern 21 has an electrode portion 21a located above the transistor 14 and a wiring portion 21b that connects the electrode portion 21a to the wiring 2a. The wiring portion 21 b is routed between the spaces between the common electrodes 22, that is, above the source wiring 12 or above the gate wiring 13 and the common wiring 11. By providing the electrode portion 21a above the transistor 14, charges can be efficiently moved without reducing the aperture ratio of the pixel.

図3の各図は、それぞれ接地用導体パターン21のパターン例を示している。なおこれらの図では、接地用導体パターン21の配線部21bのみを示しており、電極部21aの図示を省略している。   Each drawing in FIG. 3 shows a pattern example of the grounding conductor pattern 21. In these drawings, only the wiring portion 21b of the grounding conductor pattern 21 is shown, and the illustration of the electrode portion 21a is omitted.

図3(A)に示す例において配線部21bは、ストライプ状であり図中縦方向に延伸する複数の配線212を、対向基板20の縁に沿うように配線された口字状の配線211で相互に接続したものである。
図3(B)に示す例において配線部21bは、ストライプ状であり図中横方向に延伸している複数の配線213を口字状の配線211で相互に接続したものである。
図3(C)に示す例において配線部21bは、口字状の配線211の内側に配線214を格子状に設けたものである。
In the example shown in FIG. 3A, the wiring portion 21 b is a strip-like wiring 211 that extends in the vertical direction in the drawing, and is a square-shaped wiring 211 that is wired along the edge of the counter substrate 20. They are connected to each other.
In the example shown in FIG. 3B, the wiring portion 21b is formed by connecting a plurality of wirings 213 extending in the horizontal direction in the figure with a square-shaped wiring 211.
In the example shown in FIG. 3C, the wiring portion 21b is a wiring in which wirings 214 are provided inside a square-shaped wiring 211 in a grid pattern.

図3の各図に示したパターンそれぞれにおいて、配線211は、4つの角部21cそれぞれにおいて図1に示した配線10aに接続しており、低インピーダンス化が図られている。なお、配線212と配線10aの接続ポイントは角部21cに限定されず、他の任意の場所に設定することができる。   In each of the patterns shown in FIGS. 3A and 3B, the wiring 211 is connected to the wiring 10a shown in FIG. 1 at each of the four corners 21c, thereby reducing the impedance. Note that the connection point between the wiring 212 and the wiring 10a is not limited to the corner portion 21c, and can be set at any other location.

次に、本実施形態に係る液晶表示装置の製造方法について説明する。まず基板10に、共通配線11、ソース配線12、ゲート配線13、トランジスタ14、及び接地用の配線10aを形成する。接地用の配線10aは、共通配線11、ソース配線12、及びゲート配線13のいずれかと同一工程で形成される。   Next, a manufacturing method of the liquid crystal display device according to the present embodiment will be described. First, the common wiring 11, the source wiring 12, the gate wiring 13, the transistor 14, and the ground wiring 10 a are formed on the substrate 10. The ground wiring 10 a is formed in the same process as any of the common wiring 11, the source wiring 12, and the gate wiring 13.

また、対向基板20の一面に透明導電膜(例えばITO膜)を形成する。次いで、透明導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、透明導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして透明導電膜をエッチングする。これにより透明導電膜は選択的に除去され、接地用導体パターン21及び共通電極22が形成される。   Further, a transparent conductive film (for example, an ITO film) is formed on one surface of the counter substrate 20. Next, a photoresist film is applied on the transparent conductive film, and the photoresist film is exposed and developed. Thereby, a resist pattern is formed on the transparent conductive film. Next, the transparent conductive film is etched using this resist pattern as a mask. As a result, the transparent conductive film is selectively removed, and the grounding conductor pattern 21 and the common electrode 22 are formed.

次いで、対向基板20のうち接地用導体パターン21及び共通電極22が形成された面を基板10に対向させ、シール材40aを用いて、基板10及び対向基板20の間に液晶を封止する。シール材40aには予め導電パターン40bが設けられているため、この工程によって配線10aと接地用導体パターン21が接続される。   Next, the surface of the counter substrate 20 on which the grounding conductor pattern 21 and the common electrode 22 are formed is opposed to the substrate 10, and the liquid crystal is sealed between the substrate 10 and the counter substrate 20 using the sealing material 40 a. Since the conductive material 40b is provided in advance in the sealing material 40a, the wiring 10a and the grounding conductor pattern 21 are connected by this process.

また、基板10及び対向基板20の間に導電性スペーサ42を配置して、共通電極22を共通配線11に接続する。
その後、基板10にドライバIC31を実装し、さらにFPC2を取り付ける。
Further, a conductive spacer 42 is disposed between the substrate 10 and the counter substrate 20 to connect the common electrode 22 to the common wiring 11.
Thereafter, the driver IC 31 is mounted on the substrate 10 and the FPC 2 is further attached.

以上、本発明の第1の実施形態によれば、対向基板20に接地用導体パターン21を設けたため、対向基板20のうち外部に露出している面に10kV台の静電気を印加しても、対向基板20の反対側の面に帯電する逆極性の電荷は、接地用導体パターン21及び配線2aを介してシステムグランドから直接流入する。従って、流入する電荷がドライバIC31を経由することを抑制して、ドライバIC31の基準電位が揺らいで誤動作が生じること、及びドライバIC31が破壊することを抑制できる。   As described above, according to the first embodiment of the present invention, since the grounding conductor pattern 21 is provided on the counter substrate 20, even if static electricity of 10 kV level is applied to the surface of the counter substrate 20 exposed to the outside, The reverse polarity charge on the opposite surface of the counter substrate 20 flows directly from the system ground via the grounding conductor pattern 21 and the wiring 2a. Therefore, it is possible to suppress the inflowing charge from passing through the driver IC 31, thereby suppressing the malfunction of the reference potential of the driver IC 31 and the destruction of the driver IC 31.

また、接地用導体パターン21は共通電極22と同一工程で形成されるため、製造工程数は増加しない。従って、接地用導体パターン21を設けても製造コストは増加しない。また接地用導体パターン21は、対向基板20のうち外部に露出していない面に形成されているため、液晶表示装置のハンドリング時に傷付かない。   Further, since the grounding conductor pattern 21 is formed in the same process as the common electrode 22, the number of manufacturing processes does not increase. Therefore, even if the grounding conductor pattern 21 is provided, the manufacturing cost does not increase. Further, since the grounding conductor pattern 21 is formed on the surface of the counter substrate 20 that is not exposed to the outside, it is not damaged when the liquid crystal display device is handled.

また、接地用導体パターン21が共通電極を挟み込むような構成になるため、接地用導体パターン21は、共通電極22を電磁波等から保護するシールドとしても機能する。   Further, since the grounding conductor pattern 21 is configured to sandwich the common electrode, the grounding conductor pattern 21 also functions as a shield that protects the common electrode 22 from electromagnetic waves and the like.

図4は、本発明の第2の実施形態に係る液晶表示装置の構成を説明する為の断面図であり、第1の実施形態における図1(B)に相当する図である。本実施形態は、接地用導体パターン21と共通電極22が互いに別の層として形成されている点を除いて、第1の実施形態と同様の構成である。詳細には、対向基板20上には、接地用導体パターン21、絶縁膜23、及び共通電極22がこの順に積層されている。以下、第1の実施形態と同様の構成については同一の符号を付して説明を省略する。   FIG. 4 is a cross-sectional view for explaining the configuration of the liquid crystal display device according to the second embodiment of the present invention, and corresponds to FIG. 1B in the first embodiment. This embodiment has the same configuration as that of the first embodiment except that the grounding conductor pattern 21 and the common electrode 22 are formed as separate layers. Specifically, a grounding conductor pattern 21, an insulating film 23, and a common electrode 22 are laminated on the counter substrate 20 in this order. Hereinafter, the same components as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

図5の各図は、本実施形態における接地用導体パターン21のパターン形状を示す図である。図5(A)に示す例では、接地用導体パターン21は透明導電体(例えばITO)により形成されており、対向基板20の全面に形成されている。このため、対向基板20の反対側の面に逆極性の電荷が帯電しやすくなる。
図5(B)に示す例では、接地用導体パターン21は第1の実施形態と同様のパターンとなっており、画素電極と重なっていない。このため、接地用導体パターン21を透明導電体により形成する必要がない。
Each drawing of FIG. 5 is a diagram showing a pattern shape of the grounding conductor pattern 21 in the present embodiment. In the example shown in FIG. 5A, the grounding conductor pattern 21 is formed of a transparent conductor (for example, ITO), and is formed on the entire surface of the counter substrate 20. For this reason, charges of opposite polarity are easily charged on the opposite surface of the counter substrate 20.
In the example shown in FIG. 5B, the grounding conductor pattern 21 is the same pattern as in the first embodiment, and does not overlap the pixel electrode. For this reason, it is not necessary to form the grounding conductor pattern 21 with a transparent conductor.

本実施形態に係る液晶表示装置の製造方法は、接地用導体パターン21及び共通電極22を形成する方法を除いて第1の実施形態に係る製造方法と同様である。以下、接地用導体パターン21及び共通電極22を形成する方法を除いて説明を省略する。   The manufacturing method of the liquid crystal display device according to the present embodiment is the same as the manufacturing method according to the first embodiment except for the method of forming the grounding conductor pattern 21 and the common electrode 22. Hereinafter, the description is omitted except for the method of forming the grounding conductor pattern 21 and the common electrode 22.

接地用導体パターン21及び共通電極22は以下のようにして形成される。まず、対向基板20上に導電膜を形成する。接地用導体パターン21が図5(A)のパターンの場合、この導電膜が接地用導体パターン21になる。接地用導体パターン21が図5(B)の場合、この導電膜上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像する。これにより、導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして導電膜をエッチングする。これにより、導電膜は選択的に除去され、接地用導体パターン21になる。その後レジストパターンを除去する。   The grounding conductor pattern 21 and the common electrode 22 are formed as follows. First, a conductive film is formed on the counter substrate 20. When the grounding conductor pattern 21 is the pattern shown in FIG. 5A, this conductive film becomes the grounding conductor pattern 21. When the grounding conductor pattern 21 is shown in FIG. 5B, a photoresist film is formed on the conductive film, and the photoresist film is exposed and developed. Thereby, a resist pattern is formed on the conductive film. Next, the conductive film is etched using this resist pattern as a mask. As a result, the conductive film is selectively removed to form the grounding conductor pattern 21. Thereafter, the resist pattern is removed.

次いで、接地用導体パターン21上を含む全面上に絶縁膜(例えば酸化シリコン膜)を形成する。次いで、絶縁膜上に透明導電膜(例えばITO膜)を形成する。次いで、透明導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、透明導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして透明導電膜をエッチングする。これにより透明導電膜は選択的に除去され、共通電極22が形成される。   Next, an insulating film (for example, a silicon oxide film) is formed on the entire surface including the grounding conductor pattern 21. Next, a transparent conductive film (for example, an ITO film) is formed on the insulating film. Next, a photoresist film is applied on the transparent conductive film, and the photoresist film is exposed and developed. Thereby, a resist pattern is formed on the transparent conductive film. Next, the transparent conductive film is etched using this resist pattern as a mask. Thereby, the transparent conductive film is selectively removed, and the common electrode 22 is formed.

以上、第2の実施形態によっても第1の実施形態と同様の効果を得ることができる。   As described above, also in the second embodiment, the same effect as that in the first embodiment can be obtained.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.

(A)は本発明の第1の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は断面図。(A) is a top view for demonstrating the structure of the liquid crystal display device which concerns on the 1st Embodiment of this invention, (B) is sectional drawing. (A)は基板10に設けられた回路の構成を説明する為の図、(B)は対向基板20に設けられた回路の構成を説明する為の図。(A) is a figure for demonstrating the structure of the circuit provided in the board | substrate 10, (B) is a figure for demonstrating the structure of the circuit provided in the opposing board | substrate 20. FIG. 各図は、第1の実施形態における接地用導体パターン21のパターン形状を示す図。Each figure is a diagram showing a pattern shape of a grounding conductor pattern 21 in the first embodiment. 第2の実施形態に係る液晶表示装置の構成を説明する為の断面図。Sectional drawing for demonstrating the structure of the liquid crystal display device which concerns on 2nd Embodiment. 各図は、第2の実施形態における接地用導体パターン21のパターン形状を示す図。Each figure is a view showing a pattern shape of a grounding conductor pattern 21 in the second embodiment. (A)は従来の液晶表示装置の構成を説明する為の平面図、(B)は断面図。(A) is a top view for demonstrating the structure of the conventional liquid crystal display device, (B) is sectional drawing.

符号の説明Explanation of symbols

1,100…液晶表示パネル、2,102…FPC、2a,10a,11a,32,111a,132,211〜214…配線、10,110…基板、11,111…共通配線、12…ソース配線、13…ゲート配線、14…トランジスタ、15…画素電極、20,120…対向基板、21…接地用導体パターン、21a…電極部、21b…配線部、22,122…共通電極、23…絶縁膜、31,131…ドライバIC、32a…抵抗、40,140…液晶、40a…シール材、40b…導電パターン、42,142…導電性スペーサ、50,150…静電気印加銃 DESCRIPTION OF SYMBOLS 1,100 ... Liquid crystal display panel, 2,102 ... FPC, 2a, 10a, 11a, 32, 111a, 132, 211-214 ... Wiring 10, 110 ... Substrate, 11, 111 ... Common wiring, 12 ... Source wiring, DESCRIPTION OF SYMBOLS 13 ... Gate wiring, 14 ... Transistor, 15 ... Pixel electrode, 20, 120 ... Opposite substrate, 21 ... Grounding conductor pattern, 21a ... Electrode part, 21b ... Wiring part, 22, 122 ... Common electrode, 23 ... Insulating film, 31, 131 ... Driver IC, 32a ... Resistance, 40, 140 ... Liquid crystal, 40a ... Sealing material, 40b ... Conductive pattern, 42, 142 ... Conductive spacer, 50, 150 ... Electrostatic application gun

Claims (10)

液晶表示装置であって、
第1の基板と、
前記第1の基板に形成された画素電極と、
前記第1の基板に対向して配置される第2の基板と、
前記第2の基板のうち前記第1の基板と対向する面に形成された共通電極と、
前記第1の基板と前記第2の基板の間に位置する液晶と、
前記画素電極と前記共通電極それぞれに印加される電圧を制御する制御回路と、
前記第2の基板のうち前記第1の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンと、
を具備する液晶表示装置。
A liquid crystal display device,
A first substrate;
A pixel electrode formed on the first substrate;
A second substrate disposed opposite the first substrate;
A common electrode formed on a surface of the second substrate facing the first substrate;
A liquid crystal positioned between the first substrate and the second substrate;
A control circuit for controlling a voltage applied to each of the pixel electrode and the common electrode;
A grounding conductor pattern formed on a surface of the second substrate facing the first substrate and connected to a ground provided outside the liquid crystal display device;
A liquid crystal display device comprising:
前記第1の基板に形成され、前記制御回路により制御されていて前記画素電極のスイッチとして機能するトランジスタを具備し、
前記接地用導体パターンは、一部が前記トランジスタの上方に位置する請求項1に記載の液晶表示装置。
A transistor formed on the first substrate and controlled by the control circuit and functioning as a switch for the pixel electrode;
The liquid crystal display device according to claim 1, wherein a part of the grounding conductor pattern is located above the transistor.
前記第2の基板には前記共通電極がマトリックス状に複数配置されており、
前記接地用導体パターンは、前記共通電極と同一層に位置しており、かつ前記複数の共通電極の相互間のスペースに、ストライプ状又は格子状に設けられている請求項1又は2に記載の液晶表示装置。
A plurality of the common electrodes are arranged in a matrix on the second substrate,
The grounding conductor pattern is located in the same layer as the common electrode, and is provided in a stripe shape or a lattice shape in a space between the plurality of common electrodes. Liquid crystal display device.
前記接地用導体パターンは、前記共通電極とは異なる層に形成されている請求項1又は2に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the grounding conductor pattern is formed in a layer different from the common electrode. 前記接地用導体パターンは透明導電体により形成されており、一部が前記画素電極の上方に位置している請求項4に記載の液晶表示装置。   The liquid crystal display device according to claim 4, wherein the grounding conductor pattern is formed of a transparent conductor, and a part thereof is positioned above the pixel electrode. 前記制御回路を前記グランドに接続する第1のグランド配線と、
前記接地用導体パターンを前記グランドに接続する第2のグランド配線と、
を具備する請求項1〜5のいずれか一項に記載の液晶表示装置。
A first ground wiring connecting the control circuit to the ground;
A second ground wiring connecting the grounding conductor pattern to the ground;
The liquid crystal display device according to claim 1, comprising:
前記第1のグランド配線は前記第2のグランド配線より抵抗が高い請求項6に記載の液晶表示装置。   The liquid crystal display device according to claim 6, wherein the first ground wiring has a higher resistance than the second ground wiring. 第1の基板と、
前記第1の基板に形成された画素電極と、
前記第1の基板に対向して配置される第2の基板と、
前記第2の基板のうち前記第1の基板と対向する面に形成された共通電極と、
前記第1の基板と前記第2の基板の間に位置する液晶と、
前記第2の基板のうち前記第1の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンと、
を具備する液晶表示パネル。
A first substrate;
A pixel electrode formed on the first substrate;
A second substrate disposed opposite the first substrate;
A common electrode formed on a surface of the second substrate facing the first substrate;
A liquid crystal positioned between the first substrate and the second substrate;
A grounding conductor pattern formed on a surface of the second substrate facing the first substrate and connected to a ground provided outside the liquid crystal display device;
A liquid crystal display panel comprising:
第1の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第2の基板に導電膜を形成する工程と、
前記導電膜を選択的に除去することにより、前記第2の基板に共通電極及び接地用導体パターンを形成する工程と、
前記第2の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第1の基板に対向させ、該2つの基板の間に液晶を配置する工程と、
を具備する液晶表示装置の製造方法。
Forming a pixel electrode, a transistor functioning as a switch of the pixel electrode, and a common wiring on a first substrate;
Forming a conductive film on the second substrate;
Forming a common electrode and a grounding conductor pattern on the second substrate by selectively removing the conductive film;
A step of placing the common electrode and the grounding conductor pattern on the second substrate facing the first substrate and disposing a liquid crystal between the two substrates;
A method of manufacturing a liquid crystal display device comprising:
第1の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第2の基板に接地用導体パターンを形成する工程と、
前記接地用導体パターン上に絶縁膜を形成する工程と、
前記絶縁膜上に共通電極を形成する工程と、
前記第2の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第1の基板に対向させ、該2つの基板の間に液晶を配置する工程と、
を具備する液晶表示装置の製造方法。
Forming a pixel electrode, a transistor functioning as a switch of the pixel electrode, and a common wiring on a first substrate;
Forming a grounding conductor pattern on the second substrate;
Forming an insulating film on the grounding conductor pattern;
Forming a common electrode on the insulating film;
A step of placing the common electrode and the grounding conductor pattern on the second substrate facing the first substrate and disposing a liquid crystal between the two substrates;
A method of manufacturing a liquid crystal display device comprising:
JP2006030606A 2006-02-08 2006-02-08 Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device Withdrawn JP2007212610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006030606A JP2007212610A (en) 2006-02-08 2006-02-08 Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030606A JP2007212610A (en) 2006-02-08 2006-02-08 Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2007212610A true JP2007212610A (en) 2007-08-23

Family

ID=38491127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030606A Withdrawn JP2007212610A (en) 2006-02-08 2006-02-08 Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2007212610A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055059A (en) * 2008-08-29 2010-03-11 Samsung Electronics Co Ltd Display device
US9823527B2 (en) 2014-02-27 2017-11-21 Mitsubishi Electric Corporation Liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055059A (en) * 2008-08-29 2010-03-11 Samsung Electronics Co Ltd Display device
KR101500680B1 (en) * 2008-08-29 2015-03-10 삼성디스플레이 주식회사 Display apparatus
US9823527B2 (en) 2014-02-27 2017-11-21 Mitsubishi Electric Corporation Liquid crystal display

Similar Documents

Publication Publication Date Title
US20230333422A1 (en) Display device
JP4386862B2 (en) Liquid crystal display device and manufacturing method thereof
US11402956B2 (en) Display device including position input function
JP5976195B2 (en) Display device
JP5925901B2 (en) Semiconductor device
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
US20130148049A1 (en) Display device
KR20160129733A (en) Touch recognition enabled display device with asymmetric black matrix pattern
JP2006030627A (en) Substrate for display device, and liquid crystal display device using the same
US20130301196A1 (en) Touch panel
WO2014129272A1 (en) Display device
JP2011013618A (en) Liquid crystal display device
JP2018072824A (en) Liquid crystal display device
KR20140122623A (en) Thin film transistor array panel and manufacturing method thereof
KR20180029721A (en) Thin film transistor substrate and display device including the same
JP2006308803A (en) Liquid crystal display apparatus
JP2008003194A (en) Substrate apparatus and method for manufacturing display element
US20110317115A1 (en) Liquid crystal display device and method for manufacturing same
US11410596B2 (en) Display device preventing a flow of static electricity
US20200159360A1 (en) Display device
JP2007212610A (en) Liquid crystal display device, liquid crystal display panel, and method for manufacturing liquid crystal display device
KR20120113942A (en) Array substrate for liquid crystal display device
JP2021139937A (en) Display device
JP6164554B2 (en) Display device
JP2010049284A (en) Substrate for display device and liquid crystal display using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090512