JP2007208519A - Image processor and image processing method, and computer-readable recording medium with program for making computer perform image processing method recorded - Google Patents
Image processor and image processing method, and computer-readable recording medium with program for making computer perform image processing method recorded Download PDFInfo
- Publication number
- JP2007208519A JP2007208519A JP2006023554A JP2006023554A JP2007208519A JP 2007208519 A JP2007208519 A JP 2007208519A JP 2006023554 A JP2006023554 A JP 2006023554A JP 2006023554 A JP2006023554 A JP 2006023554A JP 2007208519 A JP2007208519 A JP 2007208519A
- Authority
- JP
- Japan
- Prior art keywords
- halftone
- pattern
- value
- halftone pattern
- halfton
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
本発明は、デジタル複写機やプリンタなどの画像形成装置に搭載可能な画像処理装置および画像処理方法、並びに画像処理方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体に関するものである。 The present invention relates to an image processing apparatus and an image processing method that can be mounted on an image forming apparatus such as a digital copying machine and a printer, and a computer-readable recording medium that records a program that causes a computer to execute the image processing method.
従来、ページプリンタなどにおいて、解像度の増加と高速の要求から、CPUの性能のみではこの要求を満たすことが難しくなってきた。特に、カラープリンタでは、各種の画像処理と、C,M,Y,K版の画像の描画処理、色変換処理、ハーフトン処理など多くの処理を必要とする。 Conventionally, in a page printer or the like, due to an increase in resolution and a high speed requirement, it has become difficult to satisfy this requirement only with the performance of the CPU. In particular, a color printer requires various processes such as various image processes, C, M, Y, and K image drawing processes, color conversion processes, and halftone processes.
従来のプリンタにおける処理の流れは、ネットワークから受け取ったPDL(ページ記述言語)を解析し、描画装置が実行可能な中間言語を生成し、描画装置により、中間言語を解析し、バンドメモリへ階調処理後の画像を描画し、2値画像の圧縮アルゴリズム(JBIGなど)により、符号化し、その符号をメモリに格納し、その後、プリントアウト時に、各版ごと遅延させて、メモリから符号データを読み込み、上記の圧縮アルゴリズムにより、復号化し、その後、C,M,Y,Kの各版に対応するデータのプリンタエンジンに転送し、印字していた。 The flow of processing in a conventional printer is to analyze a PDL (page description language) received from a network, generate an intermediate language that can be executed by the drawing device, analyze the intermediate language by the drawing device, and convert the gradation to the band memory. Renders the processed image, encodes it with a binary image compression algorithm (such as JBIG), stores the code in the memory, and then reads the code data from the memory after each plate is delayed at the time of printout The data is decrypted by the above compression algorithm, and then transferred to a printer engine for data corresponding to each of the C, M, Y, and K plates and printed.
また、その圧縮方法として圧縮方式としては、算術符号化方式を採用した2値画像符号化方式の国際標準であるJBIG(Joint Bi−level Image experts Group)が知られている。 As a compression method, JBIG (Joint Bi-level Image experts Group), which is an international standard of a binary image encoding method adopting an arithmetic encoding method, is known.
また、上記の中間言語を解析し、バンドメモリへ階調処理後の画像を描画する描画装置においては、高速にハーフトン処理を行なう必要があった。このハーフトン処理を高速にする、またはハードウエアの規模を比較的コンパクトにする技術が開示されている(たとえば、特許文献1、2参照)。特許文献1は、ディザパターン全体の記憶には、低速かつ安価(小規模)なメモリ素子を用い、2値化処理中に必要となったデータのみを高速(大規模)に書き換え可能メモリに一時的に転送して、そこから閾値データを読み出し、2値化処理させようというものである。これは高速性とハードウエア規模の両立をねらったものである。また、特許文献2は、Wy×WxのディザマトリックスからNx×Nyの部分のデータを読み出して、それらのNx×Nyの部分のドットをハードウエアで並列処理することによって、高速処理を実現しようとするものであった。
In addition, a drawing apparatus that analyzes the intermediate language and draws an image after gradation processing in a band memory needs to perform halftone processing at high speed. Techniques have been disclosed for speeding up the halfton process or making the hardware scale relatively compact (see, for example,
ところで、ハーフトン処理装置は、ハーフトン処理を行なう画像処理の方法により、大きく2つに分けることができる。1つは、図28に示すようにバンド単位あるいはページ単位に、中間言語1を多値描画装置2で多値の画像データを描画することにより作成し、その後、生成されたバンド単位、もしくはページ単位の画像データ(CMYKバンドデータ3)を読み込み、ハーフトン処理装置4でハーフトン処理を行ない、階調処理後のバンドデータ5を得る多値画像描画方式である。もう1つは、図29に示すように直接バンド単位あるいはページ単位に中間言語1を階調処理後データ描画装置6で階調処理後の画像を描画する階調処理後画像描画方式である。
By the way, the halftone processing apparatus can be roughly divided into two according to the image processing method for performing the halftone processing. First, as shown in FIG. 28, the
多値画像描画方式として、しきい値マトリックスメモリから読み出されるしきい値データを処理走査ラインが終了するまで、再利用可能なように処理に適用する全しきい値データをレジスタに取り込み、これを選択的に複数の比較手段に出力し、並列的な比較処理を実行する。レジスタにセットされたしきい値データは順次シフトされ、繰り返し使用される(たとえば、特許文献3、4、5参照)。この特許文献3の構成および動作については本文献の段落番号0036〜0042に開示されている。また、特許文献4の構成および動作については本文献の段落番号0026、0027に開示されている。また、特許文献5の構成および動作については本文献の段落番号0043〜0050に開示されている。
As a multi-value image drawing method, the threshold data read from the threshold matrix memory is loaded into the register so that all threshold data applied to the process can be reused until the processing scan line is completed. Selectively output to a plurality of comparison means to execute parallel comparison processing. The threshold data set in the register is sequentially shifted and used repeatedly (see, for example,
また、同方式として、ハーフトンしきい値マトリックスデータを有さずに、ハーフトンしきい値マトリックスデータを256レベルの階調値で2値化した2値マトリックスデータを256個生成し、階調値により、順次選択して描画していくものが開示されている(たとえば、特許文献6参照)。この特許文献6の構成および動作については本文献の段落番号0025〜0032に開示されている。
Further, as the same method, 256 binary matrix data obtained by binarizing the halftone threshold matrix data with 256 level gradation values without generating the halfton threshold matrix data are generated, One that sequentially selects and draws is disclosed (for example, see Patent Document 6). The configuration and operation of
階調処理後画像描画方式として、事前にハーフトンしきい値マトリックスデータから、階調値により2値化した2値マトリックスデータを作成し、描画部のメモリバウンダリ幅と基本ビットパターンの幅の最小公倍数のハーフトンパターンを作成し、ハーフトーンリピート機能により、水平方向に順次繰り返し描画することにより、高速に階調処理後の画像を描画することが知られている(たとえば、特許文献7参照)。この特許文献7の構成および動作は本文献の段落番号0011〜0021に開示されている。 As the image rendering method after gradation processing, binary matrix data binarized by gradation values is created in advance from halftone threshold matrix data, and the least common multiple of the memory boundary width of the rendering unit and the width of the basic bit pattern It is known that an image after gradation processing is drawn at high speed by creating a halftone pattern and repeatedly drawing in the horizontal direction sequentially with a halftone repeat function (see, for example, Patent Document 7). The configuration and operation of Patent Document 7 are disclosed in paragraph numbers 0011 to 0021 of this document.
また、エッジ計算手段で求めたスキャンラインの描画の開始点/終点に対応する少なくともスキャンライン周期分のハーフトンしきい値を読み込み、階調値で2値化し、順次シフトさせて、繰り返し描画することにより、高速に階調処理後の画像を描画することが知られている(たとえば、特許文献8参照)。この特許文献8の構成および動作は本文献の段落番号0013〜0015に開示されている。
Also, the halftone threshold value corresponding to at least the scan line period corresponding to the start point / end point of the scan line obtained by the edge calculation means is read, binarized by the gradation value, sequentially shifted, and repeatedly drawn. Thus, it is known that an image after gradation processing is drawn at high speed (see, for example, Patent Document 8). The configuration and operation of
また、中間データに含まれる情報を解析して2値化の高速化の程度を予測し高速化が期待できる場合、エッジ計算手段で求めたスキャンラインの描画の開始点/終点に対応する少なくともスキャンライン周期分のハーフトンしきい値を読み込み、階調値で2値化し、順次シフトさせて、繰り返し描画することにより、高速に階調処理後の画像を描画し、高速化が期待できない場合に、描画オブジェクトの中間データの色情報に対して2値化し、エッジ計算手段で求めたスキャンラインの描画の開始点/終点に対応する2値化されたハーフトンパターンを順次シフトさせて、繰り返し描画することにより、高速に階調処理後の画像を描画することが知られている(たとえば、特許文献9参照)。この特許文献9の構成および動作については本文献の段落番号0012〜0016に開示されている。 In addition, when information included in the intermediate data is analyzed to predict the degree of binarization speedup and the speedup can be expected, at least the scan corresponding to the start / end point of the scan line drawing obtained by the edge calculation means When the halftone threshold value for the line period is read, binarized by the gradation value, sequentially shifted, and repeatedly rendered, the image after gradation processing is rendered at high speed, and high speed cannot be expected. The binarization is performed on the color information of the intermediate data of the drawing object, and the binarized halftone pattern corresponding to the start / end points of the scan line drawing obtained by the edge calculating means is sequentially shifted and drawn repeatedly. Thus, it is known to draw an image after gradation processing at high speed (see, for example, Patent Document 9). The configuration and operation of Patent Document 9 are disclosed in paragraph numbers 0012 to 0016 of this document.
しかしながら、上記に示されるような従来の技術にあっては下記のような問題点があった。多値画像描画方式では、事前に多値描画処理により、バンド単位あるいはページ単位に多値データを記憶する必要があり、多くのメモリを必要としていた。また、何も描画されていない部分に対しても、ハーフトン処理を行なうために、高速処理を必要とする場合、大きなハードウエアにより、多くの並列処理を行なう必要があった。 However, the conventional techniques as described above have the following problems. In the multi-value image drawing method, it is necessary to store multi-value data in band units or page units in advance by multi-value drawing processing, which requires a lot of memory. Further, when high-speed processing is required to perform halfton processing even on a portion where nothing is drawn, it has been necessary to perform a lot of parallel processing with large hardware.
また、特許文献3、4、5に開示されている方式はロジックのハードウエアの規模が大きいが、ハーフトン処理するソース画像データの階調値が逐次変化するような写真画像データに対して高速にハーフトン処理を行なうことが可能であるが、複数のハーフトン処理を同時に行なう場合はロジックのハード規模が大きくなる。また、特許文献6に開示されている方式は、ロジックのハード規模は小さいが、あまり階調値が変化しないグラフィックス画像に対して、ハーフトン処理後の画像データをコピーしていくために高速であるが、階調値が逐次変化する画像では、コピーする画像が減り、高速化することができない。また、ハーフトン処理後の2値マトリックスデータを256レベル分、メモリに有さなければならないために多くのメモリ容量を必要とする。
The methods disclosed in
また、階調処理後画像描画方式では、直接バンド単位もしくはページ単位に階調処理後の画像を描画するために、前述の多値画像描画方式とは異なり多値のバンドもしくはページメモリを有する必要がなく、階調処理後のバンドもしくはページメモリを有すればよいために基本的に使用するメモリ量が少ないが、描画時に階調処理を同時に行なうために処理が複雑になってしまうという問題点があった。 In addition, in the post-gradation image rendering method, it is necessary to have a multi-valued band or page memory, unlike the multi-value image rendering method described above, in order to render an image after gradation processing directly in band units or page units. There is no problem, and it is necessary to have a band or page memory after gradation processing, so the amount of memory to be used is basically small, but the processing is complicated because gradation processing is simultaneously performed at the time of drawing. was there.
また、特許文献7の方式にあっては、事前にハーフトンしきい値マトリックスデータから、階調値により2値化した2値マトリックスデータを作成し、描画部のメモリバウンダリ幅と基本ビットパターンの幅の最小公倍数のハーフトンパターンを作成し、ハーフトーンリピート機能により、水平方向に順次繰り返し描画することにより、高速に階調処理後の画像を描画するために、基本ビットパターンの幅の最小公倍数のハーフトンパターンを作成した後は、水平方向に繰り返し描画するだけでよく、ハードウエア規模が小さく高速化することが可能である。しかし、近年のメモリの高速化への要求は描画ワードX幅を大きくし、たとえば、描画ワードX幅が128bit、ハーフトンパターンX幅が20bitである場合、図30に示すように、最小公倍数は640になり、描画ワードX幅の5倍が必要となり、ハーフトンパターンY幅が16bitであると、図31に示すように80×描画ワードX幅(128bit)の大きな容量のメモリが必要となる。 In the method of Patent Document 7, binary matrix data binarized by gradation values is created in advance from halftone threshold matrix data, and the memory boundary width of the rendering unit and the width of the basic bit pattern are created. A halftone pattern of the least common multiple of the base bit pattern is created, and the halftone repeat function repeatedly draws in the horizontal direction one after the other. After creating the halftone pattern, it is only necessary to repeatedly draw in the horizontal direction, and the hardware scale can be reduced and the speed can be increased. However, in recent years, the demand for high-speed memory has increased the drawing word X width. For example, when the drawing word X width is 128 bits and the halftone pattern X width is 20 bits, as shown in FIG. 640, 5 times the drawing word X width is required, and if the halftone pattern Y width is 16 bits, a large capacity memory of 80 × drawing word X width (128 bits) is required as shown in FIG. .
また、特許文献8の方式にあっては、エッジ計算手段で求めたスキャンラインの描画の開始点/終点に対応する少なくともスキャンライン周期分のハーフトンしきい値を読み込み、階調値で2値化し、順次シフトさせて、繰り返し描画することにより、高速に階調処理後の画像を描画するために、ハーフトンしきい値データは1画素8bitの大きなデータである。しかし、そのハーフトンしきい値をスキャンラインごとにハーフトンしきい値を読み込み、階調値で2値化を行なう必要があり、基本的にはハーフトンしきい値はY方向にハーフトンパターンY幅を繰り返すので、何度も同じデータを読み込むことになり、多くのメモリアクセスを必要とし、かつ処理効率が悪く、さらに処理が複雑化し、高速化を図ることができず、またゲート規模が大きなシステムになる。
In the method of
また、特許文献9の方式にあっては、中間データに含まれる情報を解析して2値化の高速化の程度を予測し高速化が期待できる場合、エッジ計算手段で求めたスキャンラインの描画の開始点/終点に対応する少なくともスキャンライン周期分のハーフトンしきい値を読み込み、階調値で2値化し、順次シフトさせて、繰り返し描画する。そして、高速に階調処理後の画像を描画し、高速化が期待できない描画オブジェクトの中間データの色情報に対して2値化し、エッジ計算手段で求めたスキャンラインの描画の開始点/終点に対応する2値化されたハーフトンパターンを、順次シフトさせて、繰り返し描画することにより、高速に階調処理後の画像を描画しているが、高速化が期待できない場合に、ハーフトンしきい値データは1画素8bitの大きなデータであるが、そのハーフトンしきい値をスキャンラインごとにハーフトンしきい値を読み込み、階調値で2値化を行なう必要がある。また、基本的にはハーフトンしきい値はY方向にハーフトンパターンY幅を繰り返すので、何度も同じデータを読み込むことになり、多くのメモリアクセスを必要とし、かつ処理効率が悪く、さらに処理が複雑化し、高速化を図ることができず、またゲート規模が大きなシステムになっていた。 In the method of Patent Document 9, when the information included in the intermediate data is analyzed to predict the degree of binarization speedup and the speedup can be expected, the scan line drawing obtained by the edge calculation means is drawn. The halftone threshold value corresponding to at least the scan line period corresponding to the start point / end point is read, binarized by the gradation value, sequentially shifted, and repeatedly drawn. Then, the image after gradation processing is drawn at high speed, the binarization is performed on the color information of the intermediate data of the drawing object which cannot be expected to increase in speed, and the scan line drawing start point / end point obtained by the edge calculation means is used. When the corresponding binary halftone pattern is sequentially shifted and repeatedly drawn, the image after gradation processing is drawn at high speed. Although the data is large data of 8 bits per pixel, it is necessary to read the halftone threshold value for each scan line and binarize the gradation value. In addition, since the halftone threshold basically repeats the halftone pattern Y width in the Y direction, the same data is read many times, requiring a lot of memory access, inefficient processing, and further processing. However, it has become complicated, the speed cannot be increased, and the system has a large gate scale.
本発明は、上記に鑑みてなされたものであって、同じ階調値である描画オブジェクトに対して効率よくハーフトンパターンを使用することにより、高速処理を実現し、ハーフトンパターンの水平方向のシフト値を描画する描画ワード毎に逐次求める構成にすることにより、ハーフトンパターンメモリの容量を小さくすることを目的とする。 The present invention has been made in view of the above, and achieves high-speed processing by efficiently using a halftone pattern with respect to a drawing object having the same gradation value. The object is to reduce the capacity of the halftone pattern memory by sequentially obtaining the shift value for each drawing word for drawing.
上述した課題を解決し、目的を達成するために、請求項1にかかる発明は、直接にバンド単位またはページ単位に階調処理後の画像を描画する画像処理装置であって、ハーフトンパターンX幅のハーフトンしきい値を少なくともハーフトンパターンのY幅分を記憶するハーフトンしきい値記憶手段と、描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶するハーフトンパターン記憶手段と、前記ハーフトンしきい値記憶手段のハーフトンしきい値を読み込んで階調処理を行い、前記ハーフトンパターン記憶手段へ転送するハーフトンパターン生成手段と、描画する水平ラインのY値から、対応するハーフトンパターンを記憶した前記ハーフトンパターン記憶手段のハーフトンパターンアドレス値を生成するハーフトンパターンアドレス生成手段と、描画する水平ラインのX値から、前記ハーフトンパターンのハーフトンパターンシフト値を生成するハーフトンパターンシフト値生成手段と、前記ハーフトンパターンで前記ハーフトンパターンシフト値分の巡回シフトを行なう巡回シフト手段と、を備えたことを特徴とする。
In order to solve the above-described problems and achieve the object, the invention according to
この発明によれば、ハーフトンパターン記憶手段に、描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶し、ハーフトンパターンアドレス生成手段によるハーフトンパターンアドレス値に対応するハーフトンパターンを巡回シフト手段に送り、巡回シフト手段が、このハーフトンパターンを用いてハーフトンパターンシフト値分の巡回シフト処理を行なうことにより、同じ階調値である描画オブジェクトに対するハーフトンパターンを繰り返し使用することが可能になる。 According to this invention, the halfton pattern storage means stores at least the halftone pattern of the drawing word X width for the Y width of the halfton pattern, and the halfton pattern address generating means corresponds to the halfton pattern address value. Ton pattern is sent to the cyclic shift means, and the cyclic shift means repeats the halftone pattern for the drawing object having the same gradation value by performing the cyclic shift processing for the halftone pattern shift value using the halftone pattern. It becomes possible to use.
また、請求項2にかかる発明は、前記ハーフトンパターン記憶手段は、しきい値テーブルセットコマンドにより、ハーフトンしきい値が設定されることを特徴とする。
The invention according to
この発明によれば、請求項1において、ハーフトンパターン記憶手段においてしきい値テーブルセットコマンドにより、ハーフトンしきい値を設定する。
According to the present invention, in
また、請求項3にかかる発明は、前記ハーフトンパターン生成手段は、描画階調値定義コマンドにより指定された前記ハーフトンしきい値記憶手段が記憶するハーフトンしきい値を読み込むハーフトンしきい値読み込み手段を有することを特徴とする。 According to a third aspect of the invention, the halftone pattern generation means reads the halftone threshold value reading means for reading the halftone threshold value stored in the halftone threshold value storage means designated by the drawing gradation value definition command. It is characterized by having.
この発明によれば、請求項1において、ハーフトンパターン生成手段のハーフトンしきい値読み込み手段は、描画階調値定義コマンドにより指定されたハーフトンしきい値記憶手段が記憶するハーフトンしきい値を読み込むことで、同じ階調値の描画オブジェクトのハーフトンパターンが使用可能になる。
According to the present invention, in
また、請求項4にかかる発明は、前記ハーフトンパターン生成手段は、前記ハーフトンしきい値読み込み手段により読み込まれたハーフトンしきい値を並列に階調処理を行うハーフトンしきい値並列階調処理手段を有することを特徴とする。 According to a fourth aspect of the present invention, the halftone pattern generation means performs halftone threshold parallel gradation processing means for performing gradation processing in parallel on the halfton threshold values read by the halfton threshold value reading means. It is characterized by having.
この発明によれば、請求項3において、ハーフトンパターン生成手段のハーフトンしきい値並列階調処理手段は、ハーフトンしきい値読み込み手段により読み込まれたハーフトンしきい値を並列に階調処理を行うことで、高速に処理することが可能になる。
According to the present invention, in
また、請求項5にかかる発明は、前記ハーフトンパターン生成手段は、前記ハーフトンしきい値並列階調処理手段により生成された階調処理後の画像データをハーフトンパターンX幅の固定長BITのデータに変換するハーフトンパターン固定長データ生成手段を有することを特徴とする。 According to a fifth aspect of the present invention, the halftone pattern generating means converts the image data after gradation processing generated by the halftone threshold parallel gradation processing means into a fixed length BIT of halftone pattern X width. It has a halftone pattern fixed length data generating means for converting to data.
この発明によれば、請求項4において、ハーフトンパターン生成手段のハーフトンパターン固定長データ生成手段は、ハーフトンしきい値並列階調処理手段により生成された階調処理後の画像データをハーフトンパターンX幅の固定長BITのデータに変換することで、ハーフトンパターンメモリの使用容量を小さくすることが可能になる。
According to the present invention, in
また、請求項6にかかる発明は、前記ハーフトンパターン生成手段は、前記ハーフトンパターン固定長データ生成手段により生成されたハーフトンパターンX幅の固定長BITのデータを、ハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置するハーフトンパターン繰り返し処理手段を有することを特徴とする。 According to a sixth aspect of the present invention, the halftone pattern generating means generates a halfton pattern by drawing the halfton pattern X-width fixed length BIT data generated by the halftone pattern fixed length data generating means. It is characterized by having halftone pattern repetitive processing means that is repeatedly arranged so that the number of bits in the width is the same.
この発明によれば、請求項5において、ハーフトンパターン生成手段のハーフトンパターン繰り返し処理手段は、ハーフトンパターン固定長データ生成手段により生成されたハーフトンパターンX幅の固定長BITのデータを、ハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置することで、ハーフトンパターンメモリの使用容量を小さくすることが可能になる。
According to the present invention, in
また、請求項7にかかる発明は、前記ハーフトンパターン記憶手段は、前記ハーフトンパターン繰り返し処理手段により生成された描画ワード幅のハーフトンパターンを記憶することを特徴とする。 The invention according to claim 7 is characterized in that the halftone pattern storage means stores a halftone pattern having a drawing word width generated by the halftone pattern repetition processing means.
この発明によれば、請求項6において、ハーフトンパターン記憶手段が、ハーフトンパターン繰り返し処理手段により生成された描画ワード幅のハーフトンパターンを記憶することで、少ないメモリ容量での記憶が可能になる。 According to the present invention, in the sixth aspect, the halftone pattern storage means stores the halftone pattern having the drawing word width generated by the halftone pattern repetition processing means, thereby enabling storage with a small memory capacity. Become.
また、請求項8にかかる発明は、前記巡回シフト手段は、前記ハーフトンパターンを左シフトした後にハーフトンパターンの右側からハーフトンパターンシフト値分のパターンを生成する巡回パターン生成手段を有することを特徴とする。
The invention according to
この発明によれば、請求項1において、巡回パターン生成手段で、ハーフトンパターンを左シフトした後にハーフトンパターンの右側からハーフトンパターンシフト値分のパターンを生成し、巡回シフト後のハーフトンパターンを得ることにより、描画部のメモリバウンダリ幅と基本ビットパターン数の最小公倍数のハーフトンパターンを有する必要がなくなる。
According to the present invention, in
また、請求項9にかかる発明は、前記ハーフトンパターンアドレス生成手段は、水平ラインのY値をハーフトンパターンのY幅で除算し、その余りを求めるMOD演算を行なうことを特徴とする。 According to a ninth aspect of the present invention, the halftone pattern address generation means divides the Y value of the horizontal line by the Y width of the halftone pattern, and performs a MOD operation for obtaining the remainder.
この発明によれば、請求項1において、ハーフトンパターンアドレス生成手段が、水平ラインのY値をハーフトンパターンのY幅で割り、その余りを求めるMOD演算を行なうことにより、求めたY値をハーフトンパターンアドレスとしてハーフトンパターン記憶手段へ転送する。
According to the present invention, in
また、請求項10にかかる発明は、前記ハーフトンパターンシフト値生成手段は、水平ラインのX値をハーフトンパターンのX幅で除算し、その余りを求めるMOD演算を行なうことを特徴とする。 The halftone pattern shift value generating means divides the X value of the horizontal line by the X width of the halfton pattern, and performs a MOD operation for obtaining the remainder.
この発明によれば、請求項1において、ハーフトンパターンシフト値生成手段は、水平ラインのX値をハーフトンパターンのX幅で割り、その余りを求めるMOD演算を行なうことにより、求めたX値をハーフトンパターン値として巡回シフト手段に転送する。
According to the present invention, in
また、請求項11にかかる発明は、直接にバンド単位またはページ単位に階調処理後の画像を描画する画像処理方法であって、ハーフトンパターンX幅のハーフトンしきい値を少なくともハーフトンパターンのY幅分を記憶するハーフトンしきい値記憶工程と、描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶するハーフトンパターン記憶工程と、前記ハーフトンしきい値記憶工程のハーフトンしきい値を読み込んで階調処理を行い、記憶するハーフトンパターン生成工程と、描画する水平ラインのY値から、対応するハーフトンパターンを記憶した前記ハーフトンパターン記憶工程のハーフトンパターンアドレス値を生成するハーフトンパターンアドレス生成工程と、描画する水平ラインのX値から、前記ハーフトンパターンのハーフトンパターンシフト値を生成するハーフトンパターンシフト値生成工程と、前記ハーフトンパターンで前記ハーフトンパターンシフト値分の巡回シフトを行なう巡回シフト工程と、を含むことを特徴とする。 According to an eleventh aspect of the present invention, there is provided an image processing method for directly drawing an image after gradation processing in band units or page units, wherein the halftone threshold value of the halftone pattern X width is set to at least a halftone pattern. A halftone threshold storage step for storing the Y width, a halfton pattern storage step for storing at least the Y width of the halfton pattern for the halftone pattern of the drawing word X width, and a halfton for the halfton threshold storage step Halfton pattern address value of the halftone pattern storage step that stores the corresponding halftone pattern from the Y value of the horizontal line to be drawn and the halftone pattern generation step that performs gradation processing by reading the threshold value and stores the threshold value From the halftone pattern address generation process for generating the horizontal line X value to be drawn, A halfton pattern shift value generating step for generating a halfton pattern shift value of the halftone pattern, and a cyclic shift step for performing a cyclic shift for the halfton pattern shift value in the halfton pattern, To do.
この発明によれば、ハーフトンパターン記憶工程で描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶し、ハーフトンパターンアドレス生成工程によるハーフトンパターンアドレス値に対応するハーフトンパターンを巡回シフト工程に送り、巡回シフト手工程において、このハーフトンパターンを用いてハーフトンパターンシフト値分の巡回シフト処理を行なうことにより、同じ階調値である描画オブジェクトに対するハーフトンパターンを繰り返し使用することが可能になる。 According to the present invention, the halftone pattern of the drawing word X width is stored in the halfton pattern storage step, and at least the Y width of the halfton pattern is stored, and the halftone pattern corresponding to the halfton pattern address value in the halfton pattern address generation step is stored. The pattern is sent to the cyclic shift process, and the halftone pattern for the drawing object having the same gradation value is repeated by performing the cyclic shift process for the halftone pattern shift value using the halftone pattern in the cyclic shift manual process. It becomes possible to use.
また、請求項12にかかる発明は、前記ハーフトンパターン記憶工程は、しきい値テーブルセットコマンドにより、ハーフトンしきい値が設定されることを特徴とする。 The invention according to claim 12 is characterized in that, in the halftone pattern storing step, a halftone threshold value is set by a threshold value table set command.
この発明によれば、請求項11において、ハーフトンパターン記憶工程においてしきい値テーブルセットコマンドにより、ハーフトンしきい値を設定する。 According to the present invention, in the eleventh aspect, the halftone threshold value is set by the threshold value table set command in the halftone pattern storing step.
また、請求項13にかかる発明は、前記ハーフトンパターン生成工程は、描画階調値定義コマンドにより指定されたハーフトンしきい値を読み込むハーフトンしきい値読み込み工程を含むことを特徴とする。 The invention according to claim 13 is characterized in that the halftone pattern generation step includes a halftone threshold value reading step of reading a halftone threshold value specified by a drawing gradation value definition command.
この発明によれば、請求項11において、ハーフトンしきい値読み込み工程は、描画階調値定義コマンドにより指定されたハーフトンしきい値を読み込むことで、同じ階調値の描画オブジェクトのハーフトンパターンが使用可能になる。 According to the invention, in the halftone threshold value reading step, the halftone pattern of the drawing object having the same gradation value is read by reading the halftone threshold value specified by the drawing gradation value definition command. It becomes usable.
また、請求項14にかかる発明は、前記ハーフトンパターン生成工程は、前記ハーフトンしきい値読み込み工程で読み込まれたハーフトンしきい値を並列に階調処理を行うハーフトンしきい値並列階調処理工程を含むことを特徴とする。 According to a fourteenth aspect of the present invention, in the halfton threshold value parallel gradation processing step, the halftone pattern generation step performs gradation processing in parallel with the halfton threshold value read in the halfton threshold value reading step. It is characterized by including.
この発明によれば、請求項13において、ハーフトンしきい値並列階調処理工程は、ハーフトンしきい値読み込み工程で読み込まれたハーフトンしきい値を並列に階調処理を行うことで、高速に処理することが可能になる。 According to the present invention, in the thirteenth aspect, the halftone threshold parallel gradation processing step performs high-speed processing by performing gradation processing in parallel on the halftone threshold read in the halfton threshold reading step. It becomes possible to do.
また、請求項15にかかる発明は、前記ハーフトンパターン生成工程は、前記ハーフトンしきい値並列階調処理工程で生成された階調処理後の画像データをハーフトンパターンX幅の固定長BITのデータに変換するハーフトンパターン固定長データ生成工程を含むことを特徴とする。 In the invention according to claim 15, in the halftone pattern generation step, the image data after the gradation processing generated in the halftone threshold parallel gradation processing step is converted into a fixed length BIT of a halfton pattern X width. It includes a halfton pattern fixed length data generation step for converting into data.
この発明によれば、請求項14において、ハーフトンパターン固定長データ生成工程は、ハーフトンしきい値並列階調処理工程で生成された階調処理後の画像データをハーフトンパターンX幅の固定長BITのデータに変換することで、ハーフトンパターンメモリの使用容量を小さくすることが可能になる。 According to the invention, in the halftone pattern fixed length data generation step according to the fourteenth aspect, the halftone pattern X-width fixed length is generated from the gradation processed image data generated in the halftone threshold parallel gradation processing step. By converting the data into BIT data, the used capacity of the halftone pattern memory can be reduced.
また、請求項16にかかる発明は、前記ハーフトンパターン生成工程は、前記ハーフトンパターン固定長データ生成工程で生成されたハーフトンパターンX幅の固定長BITのデータを、ハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置するハーフトンパターン繰り返し処理工程を含むことを特徴とする。
Further, in the invention according to
この発明によれば、請求項15において、ハーフトンパターン繰り返し処理工程は、ハーフトンパターン固定長データ生成工程で生成されたハーフトンパターンX幅の固定長BITのデータを、ハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置することで、ハーフトンパターンメモリの使用容量を小さくすることが可能になる。 According to the present invention, in the halfton pattern repetitive processing step, the halfton pattern X width fixed length BIT data generated in the halftone pattern fixed length data generation step is used as the halfton pattern drawing word. By repeatedly arranging the BITs so as to have a width, the used capacity of the halftone pattern memory can be reduced.
また、請求項17にかかる発明は、前記ハーフトンパターン記憶工程は、前記ハーフトンパターン繰り返し処理工程で生成された描画ワード幅のハーフトンパターンを記憶することを特徴とする。
The invention according to
この発明によれば、請求項16において、ハーフトンパターン記憶工程が、ハーフトンパターン繰り返し処理工程で生成された描画ワード幅のハーフトンパターンを記憶することで、少ないメモリ容量での記憶が可能になる。 According to the present invention, in the sixteenth aspect, the halftone pattern storage step stores the halftone pattern having the drawing word width generated in the halftone pattern repetitive processing step, thereby enabling storage with a small memory capacity. Become.
また、請求項18にかかる発明は、前記巡回シフト工程は、前記ハーフトンパターンを左シフトした後にハーフトンパターンの右側からハーフトンパターンシフト値分のパターンを生成する巡回パターン生成工程を含むことを特徴とする。
The invention according to
この発明によれば、請求項11において、巡回パターン生成工程で、ハーフトンパターンを左シフトした後にハーフトンパターンの右側からハーフトンパターンシフト値分のパターンを生成し、巡回シフト後のハーフトンパターンを得ることにより、描画部のメモリバウンダリ幅と基本ビットパターン数の最小公倍数のハーフトンパターンを有する必要がなくなる。 According to the present invention, in claim 11, in the cyclic pattern generation step, after the halftone pattern is shifted to the left, a pattern corresponding to the halftone pattern shift value is generated from the right side of the halftone pattern, and the halftone pattern after the cyclic shift is generated. Therefore, it is not necessary to have a halftone pattern of the least common multiple of the memory boundary width of the drawing unit and the number of basic bit patterns.
また、請求項19にかかる発明は、前記ハーフトンパターンアドレス生成工程は、水平ラインのY値をハーフトンパターンのY幅で除算し、その余りを求めるMOD演算を行なうことを特徴とする。 According to a nineteenth aspect of the present invention, the halftone pattern address generation step divides the Y value of the horizontal line by the Y width of the halftone pattern, and performs a MOD operation for obtaining the remainder.
この発明によれば、請求項11において、ハーフトンパターンアドレス生成工程が、水平ラインのY値をハーフトンパターンのY幅で割り、その余りを求めるMOD演算を行なうことにより、求めたY値をハーフトンパターンアドレスとして転送することが可能になる。 According to the present invention, in claim 11, the halftone pattern address generation step divides the Y value of the horizontal line by the Y width of the halftone pattern, and performs a MOD operation to obtain the remainder, thereby obtaining the obtained Y value. It can be transferred as a halftone pattern address.
また、請求項20にかかる発明は、前記ハーフトンパターンシフト値生成工程は、水平ラインのX値をハーフトンパターンのX幅で除算し、その余りを求めるMOD演算を行なうことを特徴とする。 According to a twentieth aspect of the invention, the halftone pattern shift value generation step divides the X value of the horizontal line by the X width of the halftone pattern, and performs a MOD operation for obtaining the remainder.
この発明によれば、請求項11において、ハーフトンパターンシフト値生成工程は、水平ラインのX値をハーフトンパターンのX幅で割り、その余りを求めるMOD演算を行なうことにより、求めたX値をハーフトンパターン値として転送することが可能になる。 According to the present invention, in the halfton pattern shift value generation step according to claim 11, the X value obtained by dividing the X value of the horizontal line by the X width of the halftone pattern and performing a MOD operation for obtaining the remainder. Can be transferred as a halftone pattern value.
また、請求項21にかかる発明は、請求項11〜20のいずれか一つに記載の画像処理方法を、コンピュータに実行させるプログラムを記録したことを特徴とする。
The invention according to
この発明によれば、請求項11〜20のいずれか一つに記載の画像処理方法を、コンピュータに実行させるプログラムをコンピュータ読み取り可能な記録媒体に記録したことにより、請求項11〜20のいずれか一つに記載の画像処理方法をコンピュータ上で実行することが可能になる。 According to this invention, the image processing method according to any one of claims 11 to 20 is recorded on a computer-readable recording medium by recording a program to be executed by a computer. One of the image processing methods described above can be executed on a computer.
本発明(請求項1)にかかる画像処理装置は、ハーフトンパターン記憶手段に、描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶し、ハーフトンパターンアドレス生成手段によるハーフトンパターンアドレス値に対応するハーフトンパターンを巡回シフト手段に送り、巡回シフト手段が、このハーフトンパターンを用いてハーフトンパターンシフト値分の巡回シフト処理を行なうことにより、同じ階調値である描画オブジェクトに対するハーフトンパターンを効率よく繰り返し使用することができるために、高速のハーフトン描画処理が実現するという効果を奏する。 The image processing apparatus according to the present invention (Claim 1) stores the halftone pattern of the drawing word X width at least in the Y width of the halfton pattern in the halftone pattern storage means, The halftone pattern corresponding to the ton pattern address value is sent to the cyclic shift means, and the cyclic shift means performs the cyclic shift processing for the halftone pattern shift value using this halfton pattern, so that the same gradation value is obtained. Since the halftone pattern for the drawing object can be used efficiently and repeatedly, there is an effect that high-speed halfton drawing processing is realized.
また、本発明(請求項2)にかかる画像処理装置は、請求項1において、ハーフトンパターン記憶手段においてしきい値テーブルセットコマンドにより、ハーフトンしきい値を設定することができるという効果を奏する。
The image processing apparatus according to the present invention (Claim 2) has the effect that, in
また、本発明(請求項3)にかかる画像処理装置は、請求項1において、ハーフトンパターン生成手段のハーフトンしきい値読み込み手段は、描画階調値定義コマンドにより指定されたハーフトンしきい値記憶手段が記憶するハーフトンしきい値を読み込むことで、同じ階調値の描画オブジェクトのハーフトンパターンが使用できるという効果を奏する。 An image processing apparatus according to a third aspect of the present invention is the image processing apparatus according to the first aspect, wherein the halftone threshold value reading means of the halftone pattern generation means stores the halftone threshold value specified by the drawing gradation value definition command. By reading the halftone threshold value stored by the means, the halftone pattern of the drawing object having the same gradation value can be used.
また、本発明(請求項4)にかかる画像処理装置は、請求項3において、ハーフトンパターン生成手段のハーフトンしきい値並列階調処理手段は、ハーフトンしきい値読み込み手段により読み込まれたハーフトンしきい値を並列に階調処理を行うことで、高速に処理することができるという効果を奏する。
The image processing apparatus according to the present invention (Claim 4) is the image processing apparatus according to
また、本発明(請求項5)にかかる画像処理装置は、請求項4において、ハーフトンパターン生成手段のハーフトンパターン固定長データ生成手段は、ハーフトンしきい値並列階調処理手段により生成された階調処理後の画像データをハーフトンパターンX幅の固定長BITのデータに変換することで、ハーフトンパターンメモリの使用容量を小さくすることができるという効果を奏する。
The image processing apparatus according to the present invention (Claim 5) is the image processing apparatus according to
また、本発明(請求項6)にかかる画像処理装置は、請求項5において、ハーフトンパターン生成手段のハーフトンパターン繰り返し処理手段は、ハーフトンパターン固定長データ生成手段により生成されたハーフトンパターンX幅の固定長BITのデータを、ハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置することで、ハーフトンパターンメモリの使用容量を小さくすることができるという効果を奏する。 An image processing apparatus according to a sixth aspect of the present invention is the image processing apparatus according to the fifth aspect, wherein the halftone pattern repetition processing means of the halftone pattern generation means is a halftone pattern generated by the halfton pattern fixed length data generation means. By repeatedly arranging the data of the X-width fixed length BIT so that the halftone pattern has the number of BITs of the drawing word width, the use capacity of the halftone pattern memory can be reduced.
また、本発明(請求項7)にかかる画像処理装置は、請求項6において、ハーフトンパターン記憶手段が、ハーフトンパターン繰り返し処理手段により生成された描画ワード幅のハーフトンパターンを記憶することで、少ないメモリ容量での記憶が可能になるという効果を奏する。 An image processing apparatus according to a seventh aspect of the present invention is the image processing apparatus according to the sixth aspect, wherein the halftone pattern storage means stores the halftone pattern of the drawing word width generated by the halftone pattern repetition processing means. As a result, the memory can be stored with a small memory capacity.
また、本発明(請求項8)にかかる画像処理装置は、請求項1において、巡回パターン生成手段で、ハーフトンパターンを左シフトした後にハーフトンパターンの右側からハーフトンパターンシフト値分のパターンを生成し、巡回シフト後のハーフトンパターンを得ることにより、描画部のメモリバウンダリ幅と基本ビットパターン数の最小公倍数のハーフトンパターンを有する必要がなくなるという効果を奏する。 An image processing apparatus according to an eighth aspect of the present invention is the image processing apparatus according to the first aspect, wherein the cyclic pattern generation means shifts the halfton pattern to the left after the halfton pattern is shifted to the left from the right side of the halfton pattern. By generating and obtaining a halftone pattern after cyclic shift, there is an effect that it is not necessary to have a halfton pattern of the least common multiple of the memory boundary width of the rendering unit and the number of basic bit patterns.
また、本発明(請求項9)にかかる画像処理装置は、請求項1において、ハーフトンパターンアドレス生成手段が、水平ラインのY値をハーフトンパターンのY幅で割り、その余りを求めるMOD演算を行なうことにより、求めたY値をハーフトンパターンアドレスとしてハーフトンパターン記憶手段へ転送することができるという効果を奏する。
The image processing apparatus according to the present invention (claim 9) is the MOD calculation according to
また、本発明(請求項10)にかかる画像処理装置は、請求項1において、ハーフトンパターンシフト値生成手段は、水平ラインのX値をハーフトンパターンのX幅で割り、その余りを求めるMOD演算を行なうことにより、求めたX値をハーフトンパターン値として巡回シフト手段に転送することができるという効果を奏する。
The image processing apparatus according to the present invention (Claim 10) is the MOD according to
また、本発明(請求項11)にかかる画像処理方法は、ハーフトンパターン記憶工程で描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶し、ハーフトンパターンアドレス生成工程によるハーフトンパターンアドレス値に対応するハーフトンパターンを巡回シフト工程に送り、巡回シフト手工程において、このハーフトンパターンを用いてハーフトンパターンシフト値分の巡回シフト処理を行なうことにより、同じ階調値である描画オブジェクトに対するハーフトンパターンを繰り返し使用することができるため、高速のハーフトン描画処理が実現するという効果を奏する。 In the image processing method according to the present invention (claim 11), the halftone pattern of the drawing word X width is stored in the halfton pattern storage step, and at least the Y width of the halfton pattern is stored. By sending a halftone pattern corresponding to the halftone pattern address value to the cyclic shift process, and performing a cyclic shift process for the halfton pattern shift value using this halfton pattern in the cyclic shift manual process, the same gradation value is obtained. Since the halftone pattern for the drawing object can be used repeatedly, there is an effect that high-speed halfton drawing processing is realized.
また、本発明(請求項12)にかかる画像処理方法は、請求項11において、ハーフトンパターン記憶工程においてしきい値テーブルセットコマンドにより、ハーフトンしきい値を設定することができるという効果を奏する。 The image processing method according to the present invention (Claim 12) has the effect that, in Claim 11, the halftone threshold value can be set by a threshold value table set command in the halftone pattern storage step.
また、本発明(請求項13)にかかる画像処理方法は、請求項11において、ハーフトンしきい値読み込み工程は、描画階調値定義コマンドにより指定されたハーフトンしきい値を読み込むことで、同じ階調値の描画オブジェクトのハーフトンパターンが使用できるという効果を奏する。 The image processing method according to the present invention (Claim 13) is the image processing method according to Claim 11, wherein the halftone threshold value reading step reads the halftone threshold value specified by the drawing gradation value definition command. The halftone pattern of the tone value drawing object can be used.
また、本発明(請求項14)にかかる画像処理方法は、請求項13において、ハーフトンしきい値並列階調処理工程は、ハーフトンしきい値読み込み工程で読み込まれたハーフトンしきい値を並列に階調処理を行うことで、高速に処理することができるという効果を奏する。 The image processing method according to the present invention (Claim 14) is the image processing method according to Claim 13, wherein the halftone threshold parallel gradation processing step is configured to parallelize the halftone threshold values read in the halftone threshold value reading step in parallel. By performing the tone adjustment process, there is an effect that the process can be performed at high speed.
また、本発明(請求項15)にかかる画像処理方法は、請求項14において、ハーフトンパターン固定長データ生成工程は、ハーフトンしきい値並列階調処理工程で生成された階調処理後の画像データをハーフトンパターンX幅の固定長BITのデータに変換することで、ハーフトンパターンメモリの使用容量を小さくすることができるという効果を奏する。 The image processing method according to the present invention (claim 15) is the image after gradation processing according to claim 14, wherein the halftone pattern fixed length data generation step is generated by the halftone threshold parallel gradation processing step. By converting the data into fixed-length BIT data having a halftone pattern X width, there is an effect that the used capacity of the halftone pattern memory can be reduced.
また、本発明(請求項16)にかかる画像処理方法は、請求項15において、ハーフトンパターン繰り返し処理工程は、ハーフトンパターン固定長データ生成工程で生成されたハーフトンパターンX幅の固定長BITのデータを、ハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置することで、ハーフトンパターンメモリの使用容量を小さくすることができるという効果を奏する。 The image processing method according to the present invention (invention 16) is the image processing method according to claim 15, wherein the halfton pattern repetition processing step is a fixed length BIT of the halftone pattern X width generated in the halfton pattern fixed length data generation step. By repeatedly arranging the halftone pattern so that the number of BITs of the drawing word width is equal to the number of bits, it is possible to reduce the use capacity of the halftone pattern memory.
また、本発明(請求項17)にかかる画像処理方法は、請求項16において、ハーフトンパターン記憶工程が、ハーフトンパターン繰り返し処理工程で生成された描画ワード幅のハーフトンパターンを記憶することで、少ないメモリ容量での記憶が可能になるという効果を奏する。
The image processing method according to the present invention (invention 17) is the image processing method according to
また、本発明(請求項18)にかかる画像処理方法は、請求項11において、巡回パターン生成工程で、ハーフトンパターンを左シフトした後にハーフトンパターンの右側からハーフトンパターンシフト値分のパターンを生成し、巡回シフト後のハーフトンパターンを得ることにより、描画部のメモリバウンダリ幅と基本ビットパターン数の最小公倍数のハーフトンパターンを有する必要がなくなるという効果を奏する。 The image processing method according to the present invention (invention 18) is the image processing method according to claim 11, wherein in the cyclic pattern generation step, the halfton pattern is shifted to the left and then a pattern corresponding to the halfton pattern shift value is added from the right side of the halfton pattern. By generating and obtaining a halftone pattern after cyclic shift, there is an effect that it is not necessary to have a halfton pattern of the least common multiple of the memory boundary width of the rendering unit and the number of basic bit patterns.
また、本発明(請求項19)にかかる画像処理方法は、請求項11において、ハーフトンパターンアドレス生成工程が、水平ラインのY値をハーフトンパターンのY幅で割り、その余りを求めるMOD演算を行なうことにより、求めたY値をハーフトンパターンアドレスとして転送することが可能になるという効果を奏する。 The image processing method according to the present invention (claim 19) is the MOD calculation according to claim 11, wherein the halftone pattern address generation step divides the Y value of the horizontal line by the Y width of the halfton pattern and obtains the remainder. As a result, it is possible to transfer the obtained Y value as a halftone pattern address.
また、本発明(請求項20)にかかる画像処理方法は、請求項11において、ハーフトンパターンシフト値生成工程は、水平ラインのX値をハーフトンパターンのX幅で割り、その余りを求めるMOD演算を行なうことにより、求めたX値をハーフトンパターン値として転送することが可能になるという効果を奏する。 The image processing method according to the present invention (Claim 20) is the MOD according to Claim 11, wherein the halftone pattern shift value generation step divides the X value of the horizontal line by the X width of the halfton pattern and obtains the remainder. By performing the calculation, the obtained X value can be transferred as a halftone pattern value.
また、本発明(請求項21)にかかるコンピュータ読み取り可能な記録媒体は、請求項11〜20のいずれか一つに記載の画像処理方法を、コンピュータに実行させるプログラムをコンピュータ読み取り可能な記録媒体に記録することにより請求項11〜20のいずれか一つに記載の画像処理方法をコンピュータ上で実行することができるという効果を奏する。 A computer-readable recording medium according to the present invention (Claim 21) is a computer-readable recording medium that stores a program for causing a computer to execute the image processing method according to any one of Claims 11 to 20. By recording, the image processing method according to any one of claims 11 to 20 can be executed on a computer.
以下に添付図面を参照して、この発明にかかる画像処理装置および画像処理方法、並びに画像処理方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体の最良な実施の形態を詳細に説明する。 Exemplary embodiments of an image processing apparatus, an image processing method, and a computer-readable recording medium storing a program for causing a computer to execute the image processing method will be described below in detail with reference to the accompanying drawings. To do.
(実施の形態)
本発明は、階調処理後の画像描画方式において、中間言語作成時に同じ階調値である描画オブジェクトを固め、そのオブジェクトの前にしきい値テーブルを定義するコマンドと、描画階調値を定義するコマンドを設定し、上記しきい値テーブルを定義するコマンドにより、描画装置内のハーフトンしきい値記憶装置にハーフトンパターンX幅×Y幅の2次元のしきい値テーブルを設定し、上記描画階調値を定義するコマンドにより、上記ハーフトンしきい値記憶装置のしきい値テーブルを階調値でハーフトン処理し、ハーフトンパターンメモリへハーフトンパターンX幅×Y幅の2次元のハーフトンパターンを格納し、描画コマンドにより、上記ハーフトンパターンメモリのハーフトンパターンを使用し描画処理を行なうことにより、同じ階調値である描画オブジェクトに対して効率よく、ハーフトンパターンを使用することができるために、逐次にハーフトンしきい値記憶装置をアクセスする必要がなく、高速に処理することを可能にする。また、ハーフトンパターンの水平方向のシフト値を描画する描画ワードごとに逐次求めるために、描画部のメモリバウンダリ幅と基本ビットパターンの幅の最小公倍数のハーフトンパターンを有することがなく、ハーフトンパターンメモリの容量を小さくすることができる。以下、この実施の形態で詳細に説明する。
(Embodiment)
According to the present invention, in an image drawing method after gradation processing, a drawing object having the same gradation value is fixed at the time of creating an intermediate language, and a command for defining a threshold value table and a drawing gradation value are defined in front of the object. By setting a command and defining the threshold table, a two-dimensional threshold table of halftone pattern X width × Y width is set in the halftone threshold storage device in the drawing apparatus, and the drawing floor A halfton process is performed on the threshold value table of the halftone threshold value storage device with a gradation value by a command for defining a tone value, and a two-dimensional halftone pattern of halftone pattern X width × Y width is stored in the halftone pattern memory. The same gradation is obtained by storing and performing drawing processing using the halftone pattern of the above halftone pattern memory by a drawing command. Since a halftone pattern can be efficiently used for a drawing object that is a value, it is not necessary to sequentially access the halftone threshold value storage device, and processing can be performed at high speed. In addition, since the horizontal shift value of the halftone pattern is sequentially obtained for each drawing word to be drawn, the halftone pattern does not have the least common multiple of the memory boundary width of the drawing unit and the width of the basic bit pattern. The capacity of the pattern memory can be reduced. Hereinafter, this embodiment will be described in detail.
まず、本発明による画像処理装置が搭載される画像形成装置(プリンタ)の構成および動作について説明する。図1は、本発明の実施の形態にかかる画像形成装置の機構部の構成例を示す説明図である。以下、図1の画像形成装置をカラープリンタと記述する。なお、この実施の形態ではレーザーカラープリンタを例にとるが、インクジェットプリンタなど他のカラープリンタであってもよい。 First, the configuration and operation of an image forming apparatus (printer) in which the image processing apparatus according to the present invention is mounted will be described. FIG. 1 is an explanatory diagram illustrating a configuration example of a mechanism unit of an image forming apparatus according to an embodiment of the present invention. Hereinafter, the image forming apparatus of FIG. 1 is described as a color printer. In this embodiment, a laser color printer is taken as an example, but another color printer such as an ink jet printer may be used.
この図1に示すカラープリンタ100は、レーザー光書込みおよび電子写真プロセスにしたがい、4色(Y(イエロー)、M(マゼンタ)、C(シアン)、K(ブラック))の画像をそれぞれ独立に配置された作像系1Y、1M、1C、1Kで形成し、この4色の画像を記録紙に順次重ね合わせて転写し合成する4ドラムタンデムエンジンタイプの画像形成装置である。
The color printer 100 shown in FIG. 1 arranges images of four colors (Y (yellow), M (magenta), C (cyan), K (black))) independently according to the laser beam writing and the electrophotographic process. This is a four-drum tandem engine type image forming apparatus that forms the
各作像系1Y、1M、1C、1Kは、像担持体としての感光体、たとえば小径のOPC(有機感光体)ドラム2Y、2M、2C、2Kを有し、このOPCドラム2Y、2M、2C、2Kを取り囲むように作像の上流側から帯電手段としての帯電ローラ3Y、3M、3C、3Kと、OPCドラム2Y、2M、2C、2K上の静電潜像をそれぞれ現像剤で現像してY、M、C、K各色のトナー像とする現像装置4Y、4M、4C、4Kと、クリーニング装置5Y、5M、5C、5Kと、除電装置6Y、6M、6C、6Kなどが配置されている。
Each of the
各現像装置4Y、4M、4C、4Kの脇には、Yトナー、Mトナー、Cトナー、Kトナーをそれぞれ現像装置4Y、4M、4C、4Kへ所定の色のトナーを補給するトナーボトルユニット7Y、7M、7C、7Kが配置されている。また、各作像系1Y、1M、1C、1Kはそれぞれ独立に配置されたレーザーによる光書き込み装置8Y、8M、8C、8Kが配置され、この光書き込み装置8Y、8M、8C、8Kはレーザー光源としてのレーザーダイオード(LD)光源9Y、9M、9C、9Kや、コリメートレインズ10Y、1
0M、10C、10K、fθレンズ11Y、11M、11C、11K、といった光学部品、偏向走査手段としてのポリゴンミラー12Y、12M、12C、12K、折り返しミラー13Y、13M、13C、13K、14Y、14M、14C、14Kなどを有する。
Beside each developing
Optical components such as 0M, 10C, 10K,
各作像系1Y、1M、1C、1Kは垂直に配列され、その右側には転写ベルトユニット15がOPCドラム2Y、2M、2C、2Kに接する形で配置される。転写ベルトユニット15は、転写ベルト16がローラ17〜20に張架されて駆動源(不図示)により回転駆動される。装置下側には転写材としての記録紙が収納された給紙トレイ21が配置され、装置上部に熱定着ローラと加圧ローラを有する定着装置22、排紙ローラ23および排紙トレイ24が配設されている。
The
作像時には、各作像系1Y、1M、1C、1Kにおいて、それぞれ、OPCドラム2Y、2M、2C、2Kが駆動源(不図示)により回転駆動され、帯電ローラ3Y、3M、3C、3KによりOPCドラム2Y、2M、2C、2Kが一様に帯電されて光書き込み装置8Y、8M、8C、8Kが各色の画像データに基づきレーザーダイオードを変調し、そのレーザー光を偏向走査してOPCドラム2Y、2M、2C、2Kに光書込みを行なうことによって、OPCドラム2Y、2M、2C、2K上に静電潜像が形成される。
At the time of image formation, in each
このOPCドラム2Y、2M、2C、2K上の静電潜像はそれぞれ現像装置4Y、4M、4C、4Kにより現像されてY、M、C、K各色のトナー像となり、一方、給紙トレイ21から給紙ローラ25により記録紙が水平方向に給紙されて搬送系により作像系1Y、1M、1C、1K方向へ垂直に搬送される。この記録紙は、転写ベルト16に静電的に吸着保持されて転写ベルト16により搬送され、転写バイアス印加手段(不図示)により転写バイアスが印加されてOPCドラム2Y、2M、2C、2K上のY、M、C、K各色のトナー像を順次に重ねて合わせて記録紙に転写することでフルカラー画像が記録紙上に形成される。このフルカラー画像が形成された記録紙は、定着装置22によりフルカラーのトナー画像が熱および圧力の作用によって定着されて排紙ローラ23により排紙トレイ24へ排出される。なお、上述した各機能要素を駆動制御し、また各種の画像処理などを実行する電装・制御装置26が搭載されている。
The electrostatic latent images on the OPC drums 2Y, 2M, 2C, and 2K are developed by developing
つぎに、以上のように構成されたカラープリンタにおける画像処理装置の詳細な構成および動作について説明する。図2は、図1におけるカラープリンタの電装・制御装置26の構成を示すブロック図である。この電装・制御装置26は、カラープリンタ(プリンタエンジン)の全体の制御を行なうCPU101、メモリコントローラ103に接続され、CPU101とメモリコントローラ103間のインターフェイス制御を実行するCPUI/F102、メインメモリ104を制御し、CPU101のローカルバス、復号装置、符号化装置、描画装置、通信コントローラなどとメインメモリ104との転送を制御するメモリコントローラ103、CPU101からの画像やCPU101のプログラムやバンドデータや、ページの圧縮データなどの各種データなどを格納するメインメモリ104、CPU101から描画コマンドを受け取りメインメモリ104のバンドを描画する描画装置105、メインメモリ104のバンドを符号化し、メインメモリ104の符号ページメモリ領域へ符号データを送る符号化装置106、符号化装置106により符号化された符号を受け取り、復号化し、エンジンコントローラへ転送する復号装置107、復号装置107で復号された画像データを受けとり、プリンタエンジンへ転送するエンジンコントローラ109、プリンタエンジン110、ネットワーク50によりPCからのPDLを受け取りメインメモリ104へ転送する通信コントローラ116、ROM、パネルコントローラなどとCPU101、メインメモリ104などとインターフェイス制御を実行するローカルバスI/F111、文字などのフォント情報やCPU101のプログラムなどを格納するROM112、オペレーション用のパネル115を制御するパネルコントローラ114、ユーザーからの操作をプリンタへ知らせるパネル115、PDL(ページ記述言語)を生成し、ネットワーク50をかいしてカラープリンタへ転送するPC(パーソナルコンピュータ)200を備えている。
Next, a detailed configuration and operation of the image processing apparatus in the color printer configured as described above will be described. FIG. 2 is a block diagram showing the configuration of the electrical /
ネットワーク50は、公衆回線や専用回線を経由して外部と接続するWAN(Wide Area Network:広域通信網)と、同一敷地内でネットークを構築するLAN(Local Area Network:構内通信網)に分類される方式、あるいは、そのいずれの方式であってもよい。また、インターネット機能を備える場合、TCP/IP(Transmission Contorol Protocol/Internet Protocol)であってもよい。さらには、無線LANによる接続であってももちろんよい。
The
図3は、本発明の実施の形態にかかる画像処理の流れを示すブロック図である。この図において、メインメモリ104は、通信コントローラ116からのPDLデータをPDLメモリ領域104aに記憶する。CPU101は、メインメモリ104のPDLを解析して中間言語を生成し、メインメモリ104へ転送する。メインメモリ104は、CPU101により生成された中間言語を中間言語メモリ領域104bに記憶する。描画装置105は、メインメモリ104の中間言語メモリ領域104bに記憶された中間言語を受け取り、メインメモリ104のバンドメモリ領域104cへバンドを描画する。メインメモリ104は、描画装置105により描画されたバンドデータを記憶する。符号化装置106は、メインメモリ104のバンドメモリ領域104cのバンドデータを読み込んで符号化し、メインメモリ104のページ符号メモリ領域104dへ符号を送る。メインメモリ104は、符号化装置106から符号を受け取り記憶する。復号装置107は、メインメモリ104に記憶されたバンドごとの符号からなる1ページ分の符号を読み込んで復号化し、エンジンコントローラへ転送する。エンジンコントローラを介してプリンタエンジンでプリント出力を行なう。
FIG. 3 is a block diagram showing a flow of image processing according to the embodiment of the present invention. In this figure, the
図4は、本発明の第1の実施の形態にかかる画像処理の概念を示すブロック図である。この図において、PC200は、PDL(ページ記述言語)を生成し、ネットワーク50をかいしてプリンタへ転送する。プリンタの通信コントローラ116は、PC200からのPDLを受け取りメインメモリ104のPDLメモリ領域104aへ格納する。メインメモリ104は、PDLや中間言語やバンドデータやページ符号やプログラムや各種のワークデータなどを記憶する。CPU101は、PC200からのPDLを解析し、中間言語を生成する。描画装置105は、メインメモリ104の中間言語を読み込みメインメモリ104のバンドメモリ領域104cへバンドを描画する。また、このとき処理の状態をステータスレジスタでCPU101に知らせる。
FIG. 4 is a block diagram showing the concept of image processing according to the first embodiment of the present invention. In this figure, the
また、符号化装置106は、メインメモリ104のバンドメモリ領域104cへバンドを読み込んでは、プリンタエンジン109に同期してメインメモリ104の符号ページメモリ領域104dの符号を復号し、エンジンコントローラ109へ転送する。エンジンコントローラ109は、画像処理後の画像データをプリンタエンジン110へ転送する。プリンタエンジン110はこの画像データにしたがって記録紙に画像を形成する。
The
図5は、図2におけるメインメモリ104のフォーマット例を示す説明図である。PDLメモリ領域104aには、PC200からのPDL(ページ記述言語)を格納する。中間言語メモリ領域104bには、CPU101により生成された中間言語を格納する。バンドメモリ領域104cは、バンドデータを格納する。ページ符号メモリ領域104dは、符号化された1ページ分のバンドの符号データを複数ページ分格納する領域である。プログラム領域104pには、CPUのプログラムを格納する。ワーク領域104wには、CPU101などの処理の中間結果を格納する。
FIG. 5 is an explanatory diagram showing a format example of the
図6は、本発明の画像処理装置における画像処理の流れを示すブロック図であり、処理の流れを符号付き矢印で示している。CPU101は、描画装置105が実行する中間言語をメインメモリ104の中間言語メモリ領域104bへ転送する。描画装置105は、メインメモリ104の中間言語メモリ領域104bから中間言語を読み込み、メインメモリ104のバンドメモリ領域104cへ描画処理を行なう。符号化装置106は、メインメモリ104のバンドメモリ領域104cからバンド画像を読み込み符号化し、メインメモリ104のページ符号メモリ領域104dへ符号を転送する。復号装置107は、メインメモリ104のページメモリ符号領域104dから符号を読み込みこんで復号し、エンジンコントローラ109へ転送し、印刷処理を行なう。
FIG. 6 is a block diagram showing a flow of image processing in the image processing apparatus of the present invention, and the flow of processing is indicated by a signed arrow. The
図7にバンドメモリのフォーマットと描画例を示す。描画ワード幅は、描画装置105がバンドメモリをアクセスするワードの幅である。ここでは、描画例として、水平ラインYに対して、水平ラインX始点から水平ラインX終点までの水平ラインを描画した例を示している。
FIG. 7 shows a format of the band memory and a drawing example. The drawing word width is the width of a word for the
図8に描画装置105が処理する中間言語の例を示す。また、図9に図8の中間言語で生成されたバンドの描画例を示す。また、図10に図8の中間言語の各描画コマンドのフォーマット例を示す。
FIG. 8 shows an example of an intermediate language processed by the
バンド初期化コマンド201(C,M,Y,K)は、バンドの先頭アドレスとバンドの高さと幅を定義している。描画コマンド解析装置212(図11参照)は、このコマンドを受け取るとバンドの先頭アドレスとバンドの高さと幅をパラメータ記憶装置215(図11参照)へ格納する。描画階調定義コマンド203(C,M,Y,K)は、ハーフトンしきい値アドレス、描画階調値を定義している。描画コマンド解析装置212(図11参照)は、このコマンドを受け取ると描画階調値をパラメータ記憶装置215(図11参照)へ格納し、ハーフトンパターン生成装置231(図12参照)は、ハーフトンしきい値アドレスアト゛で指定されたハーフトンしきい値記憶装置216(図11参照)からハーフトンしきい値を読み込み、描画階調値で2値化しハーフトンパターンメモリ227(図12参照)へ転送する。 The band initialization command 201 (C, M, Y, K) defines the start address of the band and the height and width of the band. When the drawing command analysis device 212 (see FIG. 11) receives this command, it stores the head address of the band and the height and width of the band in the parameter storage device 215 (see FIG. 11). A drawing tone definition command 203 (C, M, Y, K) defines a halftone threshold address and a drawing tone value. Upon receiving this command, the drawing command analysis device 212 (see FIG. 11) stores the drawing gradation value in the parameter storage device 215 (see FIG. 11), and the halftone pattern generation device 231 (see FIG. 12) performs halftoning. A halftone threshold value is read from the halftone threshold value storage device 216 (see FIG. 11) designated by the threshold address address, binarized with a drawing gradation value, and transferred to the halftone pattern memory 227 (see FIG. 12).
しきい値テーブルセットコマンド202(C.M,Y,K)は、ハーフトンパターンのX幅、Y幅と各画素ごとのしきい値テーブルのアドレスを定義している。描画コマンド解析装置212(図11参照)は、このコマンドを受け取るとハーフトンパターンのX幅、Y幅をパラメータ記憶装置215へ格納し、しきい値テーブルのアドレスの示すメインメモリ104のワーク領域104wのしきい値テーブルを読み込み、ハーフトンしきい値記憶装置216(図11参照)へ転送する。
The threshold table set command 202 (CM, Y, K) defines the X width and Y width of the halftone pattern and the threshold table address for each pixel. Upon receiving this command, the drawing command analyzer 212 (see FIG. 11) stores the X width and Y width of the halftone pattern in the
四角形描画コマンド204(C,M,Y,K)は、指定された四角形の左上の座標から右下の座標までの四角形を描画する。描画コマンド解析装置212(図11参照)は、このコマンドを受け取ると四角形の左上の座標、右下の座標と四角形コマンド名を水平ライン変換装置213(図11参照)へ転送し、描画処理を行なう。三角形描画205(C,M,Y,K)は、指定された三角形の各端点座標から3角形を描画する。描画コマンド解析装置212(図11参照)は、このコマンドを受け取ると三角形の各端点座標と3角形コマンド名を水平ライン変換装置213へ転送し、描画処理を行なう。バンド終了コマンド208(C,M,Y,K)は、定義したバンドの描画の終了を意味する。描画コマンド解析装置212(図11参照)は、このコマンドを受け取るとそのバンドの処理を終了する。
The rectangle drawing command 204 (C, M, Y, K) draws a rectangle from the upper left coordinate to the lower right coordinate of the designated rectangle. Upon receiving this command, the drawing command analyzer 212 (see FIG. 11) transfers the upper left coordinates of the rectangle, the lower right coordinates and the rectangle command name to the horizontal line converter 213 (see FIG. 11), and performs the drawing process. . A triangle drawing 205 (C, M, Y, K) draws a triangle from each end point coordinate of a designated triangle. Upon receiving this command, the drawing command analysis device 212 (see FIG. 11) transfers the end point coordinates of the triangle and the triangle command name to the horizontal
図11は、描画装置105の詳細構成を示すブロック図である。描画装置105は、メモリコントローラI/F211、描画コマンド解析装置212、水平ライン変換装置213、水平ライン描画装置214、パラメータ記憶装置215、ハーフトンしきい値記憶装置216、コントローラ217を備えている。
FIG. 11 is a block diagram illustrating a detailed configuration of the
メモリコントローラI/F211は、メモリコントローラ103とのインターフェイスである。描画コマンド解析装置212は、メモリコントローラI/F211からの描画コマンドを読み込んで描画コマンドを解析し、パラメータの設定コマンドであれば、パラメータ記憶装置215へパラメータ値を転送し、描画コマンドであれば、水平ライン変換装置213へ描画コマンドを転送する。水平ライン変換装置213は、描画コマンド解析装置212から描画コマンドを受けとって水平ラインへ変換し、水平ライン描画装置214へ転送する。水平ライン描画装置214は、水平ライン変換装置213からの水平ラインデータに基づき、メモリコントローラI/F211を介してメインメモリ104のバンドメモリへ描画処理を行なう。パラメータ記憶装置215は、描画コマンド解析装置212から転送されたパラメータを記憶し、水平ライン変換装置213、水平ライン描画装置214へ転送する。ハーフトンしきい値記憶装置216は、描画コマンド解析装置212から転送された複数のハーフトンしきい値を記憶し、水平ライン変換装置213へ転送する。図14に、このハーフトンしきい値記憶装置216のフォーマット例を示す。コントローラ217は、描画装置105の全体を制御する。
The memory controller I /
図12は、図11における水平ライン描画装置214の詳細構成を示すブロック図である。この水平ライン描画装置214は、ハーフトンパターンアドレス生成装置221、X始点ワード値生成装置222、X終点ワード生成装置223、描画ワードX値生成装置224、ハーフトンパターンシフト値生成装置225、描画マスク生成装置226、ハートンパターンメモリ227、巡回シフト装置228、AND装置229、描画アドレス生成装置230、ハーフトンパターン生成装置231、ハーフトンしきい値アドレス生成装置232、コントローラ233を備えている。
FIG. 12 is a block diagram showing a detailed configuration of the horizontal
ハーフトンパターンアドレス生成装置221は、水平ラインY値とハーフトンパターンY幅から、水平ラインY値−MOD−ハーフトンパターンY幅を行ない、割り算の余りであるハーフトンパターンのY値を求め、ハーフトンパターンアドレスとして、ハーフトンパターンメモリ227へ転送する。X始点ワード値生成装置222は、水平ラインX始点値から、描画ワード単位の描画ワードX始点値を求め、描画ワードX値生成装置224へ転送する。X終点ワード値生成装置223は、水平ラインX終点値から、描画ワード単位の描画ワードX終点値を求め、描画ワードX値生成装置224へ転送する。描画ワードX値生成装置224は、X始点ワード値生成装置222のX始点、X終点ワード値生成装置223からの描画ワード単位のX始点値から終点値の描画ワードX値を生成し、ハーフトンパターンシフト値生成装置225へ転送する。
The halftone pattern
ハーフトンパターンシフト値生成装置225は、描画ワードX値とハーフトンパターンX幅から、描画ワードX値−MOD−ハーフトンパターンX幅を行ない、割り算の余りであるハーフトンパターンのX値を求め、ハーフトンパターンシフト値として巡回シフト装置228へ転送する。描画マスク生成装置226は、水平ラインX始点値と水平ラインX終点値から、描画ワードごとのX始点からX終点までの描画マスクを生成し、AND装置229へ転送する。
The halftone pattern shift
ハーフトンパターンメモリ227は、図16に示すように、ハーフトンパターンを描画ワードの水平ラインをハーフトンパターンY幅分を記憶する記憶装置であり、ハーフトンパターンアドレス生成装置221からのハーフトンパターンアドレスにより、アクセスされたハーフトンパターン値を巡回シフト装置228へ転送する。
As shown in FIG. 16, the
巡回シフト装置228は、ハーフトンパターンメモリから、ハーフトンパターン値を、ハーフトンパターンシフト値生成装置225からハーフトンパターンシフト値をパラメータ記憶装置215からハーフトンパターンあまり値を受け取り、ハーフトンパターン値を巡回シフトし、巡回シフト後のハーフトンパターン値をAND装置229へ転送する。AND装置229は、巡回シフト装置228から巡回シフト後のハーフトンパターン値と、描画マスク生成装置226から描画マスクを、AND演算を行ない、描画パターン値を生成しメモリコントローラI/F211へ描画パターンを転送する。
The
描画アドレス生成装置230は、水平ラインY値と、水平ラインX始点値からメインメモリ104のバンドメモリへ描画するアドレスである描画アドレスを生成し、メモリコントローラI/F211へ転送する。ハーフトンパターン生成装置231は、描画階調値定義コマンドを受け取った後に起動し、ハーフトンしきい値記憶装置216の指定されたハーフトンしきい値アドレスからハーフトンしきい値を読み込み描画階調値で階調処理を行ない、ハーフトンパターンメモリ227へ格納する。ハーフトンしきい値アドレス生成装置232、描画階調値定義コマンドを受け取った後に起動し、ハーフトンしきい値記憶装置216の指定されたハーフトンしきい値アドレスから順次アドレスを生成する。コントローラ233は、水平ライン描画装置214の全体を制御する。
The drawing
図13に図11のハーフトンしきい値記憶装置216に格納されるハーフトンしきい値の例を示す。このようにワード単位に複数のハーフトンしきい値(この例では、A,B,Cで示す)が格納される。
FIG. 13 shows an example of the halftone threshold value stored in the halftone threshold
図14は、図12におけるハーフトンパターン生成装置231の構成を示すブロック図である。このハーフトンパターン生成装置231は、図示するように、ハーフトンしきい値アドレス生成装置281、並列階調処理装置282、固定長データ生成装置283、繰り返し処理装置284、ハーフトンパターン値アドレス生成装置285、コントローラ286を備えている。
FIG. 14 is a block diagram showing a configuration of the halftone
ハーフトンしきい値アドレス生成装置281は、ハーフトンしきい値記憶装置216から指定されたハーフトンしきい値を読み込むアドレスを生成する。並列階調処理装置282は、ハーフトンしきい値記憶装置216から読み込まれた複数のハーフトンしきい値を並列に描画階調値と比較し、階調処理を行う。固定長データ生成装置283は、並列階調処理装置282に生成された複数の階調処理後データをハーフトンパターンX幅の固定長BITのデータに変換する。繰り返し処理装置284は、固定長データ生成装置283により生成されたハーフトンパターンX幅のハーフトンパターンを描画ワード幅のBIT数になるように繰り返し配置し、ハーフトンパターンメモリ227へ書き込む。ハーフトンパターンアドレス生成装置285は、繰り返し処理装置284により生成された描画ワード幅のハーフトンパターンをハーフトンパターンメモリ290へ書き込むためのアドレスを生成する。コントローラ286は、このハーフトンパターン生成装置231を制御している。
The halftone threshold
図15は、図14における並列階調処理装置282の構成を示すブロック図である。この並列階調処理装置282は、図示するように、比較装置301〜304を備えている。比較装置301〜304は、ハーフトンしきい値記憶装置216から読み込まれた複数のハーフトンしきい値を並列に描画階調値と比較し、階調処理を行う。
FIG. 15 is a block diagram showing the configuration of the parallel
図16は、図14における固定長データ生成装置283の構成を示すブロック図である。この固定長データ生成装置283は、図示するように、シフタ311、OR装置312、レジスタ313,314,316、加算器315を備えている。
FIG. 16 is a block diagram illustrating a configuration of the fixed-length
シフタ311は、並列階調処理装置282から受け取った複数の階調処理後データを順次、ハーフトンパターンX幅の固定長BUTの位置にシフトさせる。OR装置312は、シフタ311でシフトされた複数の階調処理後データをレジスタ314で保存された途中経過のハーフトンパターンX幅の固定長BITのデータにOR演算し、入れ込む。レジスタ313は、OR装置で生成されたハーフトンパターンX幅の固定長BITを記憶する。レジスタ314は、OR装置312で生成された途中経過のハーフトンパターンX幅の固定長BITを記憶する。
The
図17は、図11におけるハーフトンしきい値記憶装置216に記憶するハーフトンしきい値テーブルの例であり、このようなm×nのハーフトンのしきい値である。図18は、図11におけるハーフトンしきい値記憶装置216のフォーマットであり、ハーフトンしきい値記憶装置216の同時に出力する1ワードが32BITであるために、32BIT単位に記憶されている。
FIG. 17 is an example of a halftone threshold value table stored in the halftone threshold
図19は、図12におけるハーフトンパターン生成装置231の処理動作を示すフローチャートであり、コントローラ233によって実行される。図18のハーフトンしきい値記憶装置216のしきい値を図20のハーフトンパターンメモリ227のフォーマットへ変換するために、順次、ハーフトンしきい値記憶装置216からしきい値を読み込み、描画階調値で階調処理を行ない(ステップS1)、階調処理されたハーフトンパターンX幅分のデータを図16のように描画ワード幅を満たすように繰り返し、書き込むことにより、生成される(ステップS2、S3)。
FIG. 19 is a flowchart showing the processing operation of the halftone
図20に、ハーフトンパターンメモリ227へ格納するハーフトンパターンのフォーマットを示す。このように描画ワードX幅を満たすだけ、ハーフトンのX方向のパターンを繰り返し埋めている。そして、繰り返し埋め込んだハーフトンパターンのあまり値をハーフトンパターンあまり値として記憶している。この例では描画ワードX幅が128bitで、ハーフトンパターンX幅が20bitであるため、ハーフトンパターンあまり値は8bitとなっている。
FIG. 20 shows the format of the halftone pattern stored in the
図21は、水平ライン描画装置214の処理動作を示すフローチャートであり、コントローラ233によって実行される。まず、図12のハーフトンパターンアドレス生成装置221により、水平ラインY値とハーフトンパターンY幅から、この図に示すような演算を行ない、ハーフトンパターンY値であるハーフトンパターンアドレスを求める(ステップS11)。続いて、図12のX始点ワード値生成装置222により、描画ワードX幅が128bitの例であるために水平ラインX始点値を16bitパターンのFF80値でAND処理して、128bit単位の値である描画ワードX始点値を求める(ステップS12)。続いて、図12のX終点ワード値生成装置223により、描画ワードX幅が128bitの例であるために水平ラインX終点値を16bitパターンのFF80値でAND処理して、128bit単位の値である描画ワードX終点値を求める(ステップS13)。続いて、図12の描画ワードX値生成装置224の処理により、描画ワードX値をX始点の描画ワードX始点値に設定する(ステップS14)。さらに、図12のハーフトンパターンメモリ227をアクセスするために、ステップS11で求めたハーフトンパターンアドレスでアクセスし、ハーフトンパターンY値のハーフトンパターン値を求める(ステップS15)。
FIG. 21 is a flowchart showing the processing operation of the horizontal
続いて、図12の描画マスク生成装置226によりステップS16〜S20の処理を実行する。すなわち、図12の描画ワードX値生成装置224が生成した描画ワードX値が始点であるかを判断し(ステップS16)、始点であれば、水平ラインX始点値から描画マスクを生成する(ステップS17)。ステップS16において始点でなければ、さらに図12の描画ワードX値生成装置224が生成した描画ワードX値が終点であるかを判断し(ステップS18)、終点であれば、水平ラインX終点値から描画マスクを生成する(ステップS19)。続いて、始点でも、終点でもない場合は、描画マスクをAll“1”にし、マスクなしの値にする(ステップS20)。
Subsequently, the processing of steps S16 to S20 is executed by the drawing mask generation device 226 of FIG. That is, it is determined whether or not the drawing word X value generated by the drawing word X
続いて、図12のハーフトンパターンシフト値生成装置225により、描画ワードX値のハーフトンパターンX値を求めるために描画ワードX値の値をハーフトンパターンX幅で割り算し、そのあまりを求め、ハーフトンパターンX値はハーフトンパターンメモリ227からアクセスされたハーフトンパターン値をシフトするためのハーフトンパターンシフト値とする(ステップS21)。続いて、図12の巡回シフト装置228により、ハーフトンパターン値を巡回シフトして巡回シフト後ハーフトンパターン値を生成する(ステップS22)。
Subsequently, the halftone pattern shift
続いて、図12のAND装置229により、巡回シフト後ハーフトンパターン値と描画マスク値をAND演算し、描画パターン値を生成し(ステップS23)、さらに図12の描画ワードX値生成装置224の処理であり、描画ワードX値に描画ワード幅を加算しつぎの描画ワードX値を求める(ステップS24)。続いて、図12の描画ワードX値生成装置224により、描画ワードX値が描画ワードX終点以上でないかを判定し(ステップS25)、以上でなければ、ステップS16以降の処理を繰り返し実行することにより、水平ラインを描画する。
Subsequently, the AND
図22は、図12における巡回シフト装置228の詳細構成を示すブロック図である。また、図23に巡回シフト処理例を示す。この巡回シフト装置228は、減算器251,252、左シフト装置253、右シフト装置254、OR装置255を備えている。
FIG. 22 is a block diagram showing a detailed configuration of the
図23は、ハーフトンパターンX幅=20、ハーフトンパターンシフト値=10、描画ワード幅=128、ハーフトンパターンあまり値=8、の例であり、ハーフトンパターン値は20の水平方向のハーフトンパターンを6回繰り返し、8bitのあまりを有している。このハーフトンパターン値を、図18の左シフト装置253でハーフトンパターンシフト値"10"で10bit左シフトした値が左シフト後ハーフトンパターン値であり、左シフト後の右端の10bitは“0”を付加している。
FIG. 23 shows an example in which the halfton pattern X width = 20, the halfton pattern shift value = 10, the drawing word width = 128, and the halfton pattern too much value = 8. The ton pattern is repeated 6 times and has a lot of 8 bits. A value obtained by shifting the halftone pattern value by 10 bits to the left by the halfton pattern shift value “10” by the
また、図22の減算器251,252により、左シフト値とハーフトンあまり値を描画ワード幅から減算し、左シフト後の繰り返しパターンの終点値を求め、右シフト値を求める。このハーフトンパターン値を、図22の右シフト装置254で右シフト値である“110”右シフトした値が右シフト後ハーフトンパターン値であり、右シフト後の左端の110bitは“0”を付加している。また、図18のOR装置255により、左シフト後ハーフトンパターン値と右シフト後ハーフトンパターン値をOR演算することにより、左シフト後ハーフトンパターン値の右端の“0”値に右シフト後の右端の巡回したハーフトンパターンをOR演算することにより、巡回シフト後ハーフトンパターン値を得ることができる。
Further, the
図24は、図2における符号化装置106の詳細構成を示すブロック図である。この符号化装置106は、メモリコントローラI/F261、BUF(バッファ)262、JBIG符号化装置263、BUF(バッファ)264、メモリアドレス生成装置265、コントローラ266を備えている。
FIG. 24 is a block diagram showing a detailed configuration of the
メモリコントローラI/F261は、図2のメモリコントローラ103とのインターフェイスである。バッファ262は、画像データを1時記憶する。JBIG符号化装置263は、JBIG規格の符号化方式により画像データを符号化し、バッファ264へ転送する。バッファ264は、符号データを1時記憶する。メモリアドレス生成装置265は、図2のメインメモリ104のバンドメモリ領域104cから画像データを読み込むためのアドレスを生成し、かつ、図2のメインメモリ104のページ符号メモリ領域104dへ符号データを書き込むためのアドレスを生成する。コントローラ266は、この符号化装置106を制御する。
The memory controller I /
図25は、図2における復号装置107の詳細構成を示すブロック図である。この復号装置107は、メモリコントローラI/F271、BUF(バッファ)272、JBIG復号装置273、BUF(バッファ)274、メモリアドレス生成装置275、コントローラ276を備えている。
FIG. 25 is a block diagram showing a detailed configuration of the
メモリコントローラI/F271は、図2のメモリコントローラ103とのインターフェイスである。バッファ272は、符号データを1時記憶する。JBIG復号装置273は、JBIG規格の復号方式により符号データを復号し、バッファ274へ転送する。バッファ274は、画像データを1時記憶する。メモリアドレス生成装置275は、図2のメインメモリ104のページ符号メモリ領域104dから符号データを読み込むためのアドレスを生成する。コントローラ276は、この復号装置107を制御する。
The memory controller I /
ところで、これまで説明してきた実施の形態における画像処理方法(動作)を、プログラム化し、コンピュータ読み取り可能な記録媒体に記録し、コンピュータ上で実行することもできる。また、画像処理方法の一部をネットワーク上に有し、通信回線を通して実現することもできる。 By the way, the image processing method (operation) in the embodiment described so far can be programmed, recorded on a computer-readable recording medium, and executed on the computer. Further, a part of the image processing method can be provided on a network and realized through a communication line.
すなわち、この実施の形態で説明した画像処理方法は、図26に示すように、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータ(CPU30)で実行することにより実現される。このプログラムは、キーボード25の操作などにより、メモリ31、ハードディスク34、フレキシブルディスク37、CD−ROM(Compact−Disc Read Only Memory)36、MO(Magneto Optical)、DVD(Digital Versatile Disc)などのコンピュータで読み取り可能な記録媒体に記録され、コンピュータ(CPU30)によって記録媒体から読み出し、必要に応じて表示装置33に表示することによって実行される。また、必要に応じてこの画像処理方法のデータを通信装置32から外部装置に送受信することも可能である。
That is, the image processing method described in this embodiment is realized by executing a program prepared in advance on a computer (CPU 30) such as a personal computer or a workstation as shown in FIG. This program is operated by a computer such as a
また、このプログラムは、図28に示すように、上記記録媒体を介して、インターネット30などのネットワークによってパーソナルコンピュータなどの装置41〜43に配布することができる。
Further, as shown in FIG. 28, this program can be distributed to devices 41 to 43 such as a personal computer via the recording medium via a network such as the
すなわち、このプログラムは、たとえばコンピュータに内蔵されている記録媒体としてのハードディスクに、あらかじめインストールした状態で提供することができる。プログラムは記録媒体に一時的あるいは永続的に格納し、コンピュータにユニットとして組み込んだり、あるいは着脱式の記録媒体として利用することで、パッケージソフトウェアとして提供することができる。 That is, this program can be provided in a state of being installed in advance on a hard disk as a recording medium built in the computer, for example. The program can be temporarily or permanently stored in a recording medium, and can be provided as packaged software by being incorporated in a computer as a unit or being used as a removable recording medium.
記録媒体としては、たとえば、フレキシブルディスク、CD−ROM、MOディスク、DVD、磁気ディスク、半導体メモリなどが利用できる。 As the recording medium, for example, a flexible disk, a CD-ROM, an MO disk, a DVD, a magnetic disk, a semiconductor memory, and the like can be used.
プログラムは、ダウンロードサイトから、LAN(Local Area Network)やインターネットといったネットワークを介して、有線または無線でコンピュータに転送し、そのコンピュータにおいて、内蔵するハードディスクなどの記憶装置にダウンロードさせるようにすることができる。 The program can be transferred from a download site to a computer wired or wirelessly via a network such as a LAN (Local Area Network) or the Internet, and downloaded to a storage device such as a built-in hard disk in the computer. .
以上のように、本発明にかかる画像処理装置および画像処理方法、並びに画像処理方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体は、カラーデジタル複写機やカラーレーザプリンタなどの画像出力を行なう装置およびシステムなどに有用であり、特に、階調処理後画像描画方式を用いた画像処理において、高速なハーフトン描画処理を実現する各種の画像出力システムに適している。 As described above, the image processing apparatus and the image processing method according to the present invention, and the computer-readable recording medium on which the program for causing the computer to execute the image processing method is recorded is an image output such as a color digital copying machine or a color laser printer. In particular, the present invention is suitable for various image output systems that realize high-speed halftone drawing processing in image processing using the post-gradation image drawing method.
101 CPU
103 メモリコントローラ
104 メインメモリ
104a PDLメモリ領域
104b 中間言語メモリ領域
104c バンドメモリ領域
104d ページ符号メモリ領域
105 描画装置
106 符号化装置
107 復号装置
109 エンジンコントローラ
110 プリンタエンジン
212 描画コマンド解析装置
213 水平ライン変換装置
214 水平ライン描画装置
215 パラメータ記憶装置
216 ハーフトンしきい値記憶装置
221 ハーフトンパターンアドレス生成装置
222 X始点ワード値生成装置
223 X終点ワード値生成装置
224 描画ワードX値生成装置
225 ハーフトンパターンシフト値生成装置
226 描画マスク生成装置
227 ハーフトンパターンメモリ
228 巡回シフト装置
229 OR装置
230 描画アドレス生成装置
231 ハーフトンパターン生成装置
232 ハーフトンしきい値アドレス生成装置
281 ハーフトンしきい値アドレス生成装置
282 並列階調処理装置
283 固定長データ生成装置
284 繰り返し処理装置
285 ハーフトンパターン値アドレス生成装置
101 CPU
DESCRIPTION OF
Claims (21)
ハーフトンパターンX幅のハーフトンしきい値を少なくともハーフトンパターンのY幅分を記憶するハーフトンしきい値記憶手段と、
描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶するハーフトンパターン記憶手段と、
前記ハーフトンしきい値記憶手段のハーフトンしきい値を読み込んで階調処理を行い、前記ハーフトンパターン記憶手段へ転送するハーフトンパターン生成手段と、
描画する水平ラインのY値から、対応するハーフトンパターンを記憶した前記ハーフトンパターン記憶手段のハーフトンパターンアドレス値を生成するハーフトンパターンアドレス生成手段と、
描画する水平ラインのX値から、前記ハーフトンパターンのハーフトンパターンシフト値を生成するハーフトンパターンシフト値生成手段と、
前記ハーフトンパターンで前記ハーフトンパターンシフト値分の巡回シフトを行なう巡回シフト手段と、
を備えたことを特徴とする画像処理装置。 An image processing apparatus that directly draws an image after gradation processing in band units or page units,
A halftone threshold value storage means for storing a halftone threshold value of the halftone pattern X width at least for the Y width of the halftone pattern;
A halftone pattern storage means for storing at least the Y width of the halftone pattern of the halftone pattern of the drawing word X width;
Halftone pattern generation means for reading the halftone threshold value of the halftone threshold value storage means, performing gradation processing, and transferring the halftone pattern value to the halftone pattern storage means;
Halftone pattern address generating means for generating a halftone pattern address value of the halftone pattern storage means storing the corresponding halftone pattern from the Y value of the horizontal line to be drawn;
A halftone pattern shift value generating means for generating a halftone pattern shift value of the halftone pattern from the X value of the horizontal line to be drawn;
A cyclic shift means for performing a cyclic shift for the halftone pattern shift value in the halftone pattern;
An image processing apparatus comprising:
ハーフトンパターンX幅のハーフトンしきい値を少なくともハーフトンパターンのY幅分を記憶するハーフトンしきい値記憶工程と、
描画ワードX幅のハーフトンパターンを少なくともハーフトンパターンのY幅分を記憶するハーフトンパターン記憶工程と、
前記ハーフトンしきい値記憶工程のハーフトンしきい値を読み込んで階調処理を行い、記憶するハーフトンパターン生成工程と、
描画する水平ラインのY値から、対応するハーフトンパターンを記憶した前記ハーフトンパターン記憶工程のハーフトンパターンアドレス値を生成するハーフトンパターンアドレス生成工程と、
描画する水平ラインのX値から、前記ハーフトンパターンのハーフトンパターンシフト値を生成するハーフトンパターンシフト値生成工程と、
前記ハーフトンパターンで前記ハーフトンパターンシフト値分の巡回シフトを行なう巡回シフト工程と、
を含むことを特徴とする画像処理方法。 An image processing method for drawing an image after gradation processing directly in band units or page units,
A halftone threshold value storing step for storing a halftone threshold value of the halftone pattern X width at least for the Y width of the halftone pattern;
A halftone pattern storing step of storing at least the Y width of the halftone pattern from the halftone pattern of the drawing word X width;
A halftone pattern generating step of reading the halftone threshold value of the halftone threshold value storing step, performing gradation processing, and storing;
A halftone pattern address generation step of generating a halftone pattern address value of the halftone pattern storage step storing the corresponding halftone pattern from the Y value of the horizontal line to be drawn;
A halftone pattern shift value generation step of generating a halftone pattern shift value of the halftone pattern from the X value of the horizontal line to be drawn;
A cyclic shift step of performing a cyclic shift for the halftone pattern shift value in the halftone pattern;
An image processing method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023554A JP4568685B2 (en) | 2006-01-31 | 2006-01-31 | Image processing apparatus, image processing method, and computer-readable recording medium storing a program for causing a computer to execute the image processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023554A JP4568685B2 (en) | 2006-01-31 | 2006-01-31 | Image processing apparatus, image processing method, and computer-readable recording medium storing a program for causing a computer to execute the image processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208519A true JP2007208519A (en) | 2007-08-16 |
JP4568685B2 JP4568685B2 (en) | 2010-10-27 |
Family
ID=38487600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023554A Active JP4568685B2 (en) | 2006-01-31 | 2006-01-31 | Image processing apparatus, image processing method, and computer-readable recording medium storing a program for causing a computer to execute the image processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4568685B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013056510A (en) * | 2011-09-09 | 2013-03-28 | Ricoh Co Ltd | Apparatus and method for image processing |
JP2013123854A (en) * | 2011-12-14 | 2013-06-24 | Ricoh Co Ltd | Image processing device, image processing method, and image forming device |
JP2015154363A (en) * | 2014-02-17 | 2015-08-24 | 株式会社リコー | Image processing device, image processing method and image formation device |
-
2006
- 2006-01-31 JP JP2006023554A patent/JP4568685B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013056510A (en) * | 2011-09-09 | 2013-03-28 | Ricoh Co Ltd | Apparatus and method for image processing |
JP2013123854A (en) * | 2011-12-14 | 2013-06-24 | Ricoh Co Ltd | Image processing device, image processing method, and image forming device |
JP2015154363A (en) * | 2014-02-17 | 2015-08-24 | 株式会社リコー | Image processing device, image processing method and image formation device |
Also Published As
Publication number | Publication date |
---|---|
JP4568685B2 (en) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5369982B2 (en) | Image processing apparatus and image processing method | |
JP5006731B2 (en) | Image forming apparatus and image correction method | |
JP4950007B2 (en) | Image processing apparatus, image forming apparatus including the same, and image processing method | |
JP2013236180A (en) | Image processing apparatus, and image processing method and program | |
JP2008141623A (en) | Image forming apparatus and control method therefor, computer program and storage medium | |
JP4133369B2 (en) | Image processing apparatus, method, and program | |
JP2005309865A (en) | Image processing apparatus and method, and computer readable recording medium for recording program for causing computer to implement this method | |
JP4568685B2 (en) | Image processing apparatus, image processing method, and computer-readable recording medium storing a program for causing a computer to execute the image processing method | |
JP4490783B2 (en) | Image processing apparatus, image processing method, and computer-readable recording medium storing a program for causing a computer to execute the image processing method | |
JP2009169584A (en) | Image processing apparatus, image processing method and program | |
JP2004112607A (en) | Device, method, and program for image processing | |
JP5678501B2 (en) | Image processing apparatus and image processing method | |
JP4450651B2 (en) | Image processing apparatus, image processing method, and computer-readable recording medium storing a program for causing a computer to execute the image processing method | |
JP2009177307A (en) | Image forming apparatus and method for generating thumbnail image | |
JP5201040B2 (en) | Image processing apparatus, image processing method, and program | |
JP4773223B2 (en) | Image processing apparatus, image processing method, and computer-readable recording medium | |
JP2005262624A (en) | Image processing apparatus, image processing method, and computer readable recording medium having program for making computer execute image processing method recorded therein | |
JP5358992B2 (en) | Image forming apparatus and method | |
JP2005258650A (en) | Image processor and image processing method and computer-readable recording medium for recording program for making computer perform image processing method | |
JP4774914B2 (en) | Image processing apparatus and image processing method | |
JP2011019096A (en) | Image processor and image processing method | |
JP2004050606A (en) | Image processing apparatus and image processing method | |
JP2008044236A (en) | Image processor, image processing method, and program for being executed by computer | |
JP2010219777A (en) | Apparatus and method for processing image, and program | |
JP2005305873A (en) | Image processor, method of processing image, and computer readable recording medium containing program for allowing computer to execute the method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4568685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |