JP2007208486A - Output circuit - Google Patents

Output circuit Download PDF

Info

Publication number
JP2007208486A
JP2007208486A JP2006023261A JP2006023261A JP2007208486A JP 2007208486 A JP2007208486 A JP 2007208486A JP 2006023261 A JP2006023261 A JP 2006023261A JP 2006023261 A JP2006023261 A JP 2006023261A JP 2007208486 A JP2007208486 A JP 2007208486A
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
amplifier circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006023261A
Other languages
Japanese (ja)
Other versions
JP4853034B2 (en
Inventor
Tomomitsu Ohara
智光 大原
Yukihiro Terada
幸弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2006023261A priority Critical patent/JP4853034B2/en
Publication of JP2007208486A publication Critical patent/JP2007208486A/en
Application granted granted Critical
Publication of JP4853034B2 publication Critical patent/JP4853034B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an output circuit that stabilizes an output signal even when a plurality of signals are collided with each other, regarding the output circuit for outputting a signal corresponding to an input signal from an output terminal. <P>SOLUTION: The output circuit for outputting the signal corresponding to the input signal from the output terminal has a first amplifier circuit (112) for amplifying the input signal, a second amplifier circuit (113) for amplifying the input signal, a first transistor (114) switched corresponding to the output signal of the first amplifier circuit (112) so as to supply a current to the output terminal (Tout0) when turned on, a second transistor (115) switched corresponding to an output signal of the second amplifier circuit (113) so as to draw in a current from the output terminal (Tout0) when turned on, a first control circuit (116) for controlling an operation of the first amplifier circuit (112) corresponding to the input signal, and a second control circuit (117) for controlling an operation of the second amplifier circuit (113) corresponding to the input signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は出力回路に係り、特に、入力信号に応じた信号を出力端子から出力する出力回路に関する。   The present invention relates to an output circuit, and more particularly to an output circuit that outputs a signal corresponding to an input signal from an output terminal.

複数の出力回路が接続されたラインに対して信号を出力する出力方式が提案されている（例えば、特許文献１参照）。このような出力方式に用いられる出力回路は、その出力段がプッシュプル回路構成とされていた。
特開平５−２９２５６５号公報 An output method for outputting a signal to a line to which a plurality of output circuits are connected has been proposed (for example, see Patent Document 1). The output circuit used in such an output system has a push-pull circuit configuration at the output stage.
JP-A-5-292565

しかるに、出力段がプッシュプル回路構成とされた出力回路では、回路を構成する素子のばらつきなどによって、出力レベルがばらつきにより出力端子から出力される信号のレベルを安定にできなかった。特に、複数の出力回路からの信号が衝突した場合に出力信号が不安定になるなどの課題があった。   However, in an output circuit in which the output stage has a push-pull circuit configuration, the level of a signal output from the output terminal cannot be stabilized due to variations in the output level due to variations in elements constituting the circuit. In particular, there is a problem that the output signal becomes unstable when signals from a plurality of output circuits collide.

本発明は上記の点に鑑みてなされたもので、複数の信号が衝突した場合であっても出力信号を安定化できる出力回路を提供することを目的とする。   The present invention has been made in view of the above points, and an object thereof is to provide an output circuit capable of stabilizing an output signal even when a plurality of signals collide.

本発明は、入力信号に応じた信号を出力端子から出力する出力回路において、入力信号を増幅する第１の増幅回路（１１２）と、入力信号を増幅する第２の増幅回路（１１３）と、第１の増幅回路（１１２）の出力信号に応じてスイッチングされ、オン時に出力端子（Ｔout0）に電流を供給する第１のトランジスタ（１１４）と、第２の増幅回路（１１３）の出力信号に応じてスイッチングされ、オン時に出力端子（Ｔout0）から電流を引き込む第２のトランジスタ（１１５）と、入力信号に応じて第１の増幅回路（１１２）の動作を制御する第１の制御回路（１１６）と、入力信号に応じて第２の増幅回路（１１３）の動作を制御する第２の制御回路（１１７）とを有することを特徴とする。   The present invention provides an output circuit that outputs a signal corresponding to an input signal from an output terminal. The first transistor (114) that is switched according to the output signal of the first amplifier circuit (112) and supplies current to the output terminal (Tout0) when turned on, and the output signal of the second amplifier circuit (113) The second transistor (115) that is switched in response to the current and draws current from the output terminal (Tout0) when turned on, and the first control circuit (116) that controls the operation of the first amplifier circuit (112) according to the input signal. ) And a second control circuit (117) for controlling the operation of the second amplifier circuit (113) in accordance with the input signal.

第１の増幅回路（１１２）及び第２の増幅回路（１１３）は、各々の出力信号がフィードバックされることを特徴とする。または、第１の増幅回路（１１２）及び第２の増幅回路（１１３）は、出力端子（Ｔout0)の出力信号がフィードバックされることを特徴とする。   The first amplifier circuit (112) and the second amplifier circuit (113) are characterized in that each output signal is fed back. Alternatively, the first amplifier circuit (112) and the second amplifier circuit (113) are characterized in that the output signal of the output terminal (Tout0) is fed back.

第１のトランジスタ（１１４）は、ＮＰＮトランジスタから構成され、第２のトランジスタ（１１５）は、ＰＮＰトランジスタから構成されていることを特徴とする。   The first transistor (114) is composed of an NPN transistor, and the second transistor (115) is composed of a PNP transistor.

第１のトランジスタ（３１４）は、ＰＮＰトランジスタから構成され、第２のトランジスタ（３１５）は、ＮＰＮトランジスタから構成されていることを特徴とする。   The first transistor (314) is composed of a PNP transistor, and the second transistor (315) is composed of an NPN transistor.

入力信号に応じて第１のトランジスタ（１１４）をオフにするときには第１の制御回路（１１６）により第１の増幅回路（１１２）の動作を停止させ、入力信号に応じて第２のトランジスタ（１１５）をオフにするときには、第２の制御回路（１１７）により第２の増幅回路（１１３）の動作を停止させることを特徴とする。   When the first transistor (114) is turned off according to the input signal, the first control circuit (116) stops the operation of the first amplifier circuit (112), and the second transistor ( 115), the operation of the second amplifier circuit (113) is stopped by the second control circuit (117).

なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲の記載が限定されるものではない。   In addition, the said reference code is a reference to the last, and description of a claim is not limited by this.

本発明によれば、第１の制御回路により第１のトランジスタをオフするときには第１のトランジスタを駆動するための第１の増幅回路の動作を停止させ、第２の制御回路により第２のトランジスタをオフするときには第２のトランジスタを駆動するため第２の増幅回路の動作を停止させることができるため、第１のトランジスタをオフするときには第１のトランジスタにアイドル電流が流れることを防止でき、第１のトランジスタを確実のオフでき、また、第２のトランジスタをオフするときには第２のトランジスタにアイドル電流が流れることを防止でき、第２のトランジスタを確実のオフでき、よって、出力回路を構成する素子のばらつきによって出力端子の出力がばらついても出力端子の出力をいずれかのレベルに安定化することができる。また、不要な電流が流れることを防止できる。   According to the present invention, when the first transistor is turned off by the first control circuit, the operation of the first amplifier circuit for driving the first transistor is stopped, and the second transistor is driven by the second control circuit. When the first transistor is turned off, the second transistor is driven, so that the operation of the second amplifier circuit can be stopped. Therefore, when the first transistor is turned off, it is possible to prevent an idle current from flowing through the first transistor. 1 transistor can be reliably turned off, and when the second transistor is turned off, an idle current can be prevented from flowing through the second transistor, and the second transistor can be reliably turned off, thereby forming an output circuit. Even if the output terminal output varies due to device variations, the output terminal output can be stabilized at any level. That. Further, it is possible to prevent unnecessary current from flowing.

〔第１実施例〕
〔構成〕
図１は本発明の第１実施例の回路構成図を示す。 [First embodiment]
〔Constitution〕
FIG. 1 is a circuit diagram of a first embodiment of the present invention.

本実施例の出力回路１０１、１０２は、入力信号に応じて出力端子Ｔout0の電位を制御する。出力回路１０１は、マイコン１１１、第１の増幅回路１１２、第２の増幅回路１１３、第１のトランジスタ１１４、第２のトランジスタ１１５、第１の制御回路１１６、第２の制御回路１１７、第１の電流源１１８、第２の電流源１１９、キャパシタＣから構成されている。   The output circuits 101 and 102 of this embodiment control the potential of the output terminal Tout0 according to the input signal. The output circuit 101 includes a microcomputer 111, a first amplifier circuit 112, a second amplifier circuit 113, a first transistor 114, a second transistor 115, a first control circuit 116, a second control circuit 117, and a first control circuit 117. Current source 118, second current source 119, and capacitor C.

マイコン１１１は、入力信号に応じて駆動信号及び第１の制御信号並びに第２の制御信号を出力する。第２の制御信号は、第１の制御信号を反転させた信号である。   The microcomputer 111 outputs a drive signal, a first control signal, and a second control signal according to the input signal. The second control signal is a signal obtained by inverting the first control signal.

第１の増幅回路１１２は、オペアンプから構成されており、非反転入力端子にマイコン１１１から駆動信号が供給されており、反転入力端子には出力信号がフィードバックされており、駆動信号を非反転増幅する非反転増幅回路を構成している。   The first amplifier circuit 112 is composed of an operational amplifier, a drive signal is supplied from the microcomputer 111 to the non-inverting input terminal, an output signal is fed back to the inverting input terminal, and the driving signal is non-inverting amplified. A non-inverting amplifier circuit is configured.

第１の増幅回路１１２は駆動信号を非反転増幅して、第１のトランジスタ１１４のベースに供給する。第１のトランジスタ１１４は、ＮＰＮトランジスタから構成されている。第１のトランジスタ１１４のコレクタは、電源電圧Ｖccが印加される。第１のトランジスタ１１４のエミッタには、キャパシタＣを介して出力端子Ｔout0が接続されている。第１のトランジスタ１１４は、第１の増幅回路１１２の出力信号がローレベルのときにオフする。第１のトランジスタ１１４は、第１の増幅回路１１２の出力信号がハイレベルのときにオンし、出力端子Ｔout0を略電源電圧Ｖccにする。   The first amplifier circuit 112 non-inverts and amplifies the drive signal and supplies it to the base of the first transistor 114. The first transistor 114 is composed of an NPN transistor. A power supply voltage Vcc is applied to the collector of the first transistor 114. An output terminal Tout0 is connected to the emitter of the first transistor 114 via a capacitor C. The first transistor 114 is turned off when the output signal of the first amplifier circuit 112 is at a low level. The first transistor 114 is turned on when the output signal of the first amplifier circuit 112 is at a high level, and makes the output terminal Tout0 substantially the power supply voltage Vcc.

第２の増幅回路１１３は、オペアンプから構成されており、非反転入力端子にマイコン１１１から駆動信号が供給されており、反転入力端子には出力信号がフィードバックされており、駆動信号を非反転増幅する非反転増幅回路を構成している。   The second amplifier circuit 113 is composed of an operational amplifier, a drive signal is supplied from the microcomputer 111 to the non-inverting input terminal, an output signal is fed back to the inverting input terminal, and the driving signal is non-inverting amplified. A non-inverting amplifier circuit is configured.

第２の増幅回路１１３は、駆動信号を非反転増幅して、第２のトランジスタ１１５のベースに供給する。第２のトランジスタ１１５は、ＰＮＰトランジスタから構成されている。第２のトランジスタ１１５のエミッタは、キャパシタＣを介して出力端子Ｔout0に接続されている。第２のトランジスタ１１５のコレクタは接地されている。電源電圧Ｖccが印加され、エミッタにキャパシタＣを介して出力端子Ｔout0が接続されている。第２のトランジスタ１１５は、第２の増幅回路１１３の出力信号がローレベルのときにオンし、出力端子Ｔout0を接地レベルとする。また、第２のトランジスタ１１５は、第２の増幅回路１１３の出力信号がハイレベルのときにオフする。   The second amplifier circuit 113 non-inverting amplifies the drive signal and supplies it to the base of the second transistor 115. The second transistor 115 is composed of a PNP transistor. The emitter of the second transistor 115 is connected to the output terminal Tout0 via the capacitor C. The collector of the second transistor 115 is grounded. A power supply voltage Vcc is applied, and an output terminal Tout0 is connected to the emitter via a capacitor C. The second transistor 115 is turned on when the output signal of the second amplifier circuit 113 is at a low level, and the output terminal Tout0 is set to the ground level. The second transistor 115 is turned off when the output signal of the second amplifier circuit 113 is at a high level.

第１の制御回路１１６は、スイッチ回路から構成されており、一端に電源電圧Ｖccが印加され、他端が第１の電流源１１８を介して第１の増幅回路１１２に接続されている。第１の電流源１１８は、電源電圧Ｖccに接続されて、第１の増幅回路１１２に電流を供給する。   The first control circuit 116 is composed of a switch circuit, the power supply voltage Vcc is applied to one end, and the other end is connected to the first amplifier circuit 112 via the first current source 118. The first current source 118 is connected to the power supply voltage Vcc and supplies a current to the first amplifier circuit 112.

第１の制御回路１１６は、マイコン１１１から供給される第１の制御信号によりスイッチングされる。第１の制御回路１１６がオンすると、電源電圧Ｖccが第１の電流源１１８に印加される。第１の電流源１１８は、電源電圧Ｖccが印加されると、第１の増幅回路１１２に駆動電流を供給する。これによって、第１の増幅回路１１２が動作状態、駆動状態となる。また、第１の制御回路１１６がオフすると、第１の電流源１１８に電源電圧Ｖccが印加されなくなるので、第１の増幅回路１１２は動作停止状態、非駆動状態となる。第１の増幅回路１１２は、動作停止状態、非駆動状態では、回路に駆動電流が流れなくなる。   The first control circuit 116 is switched by a first control signal supplied from the microcomputer 111. When the first control circuit 116 is turned on, the power supply voltage Vcc is applied to the first current source 118. The first current source 118 supplies a drive current to the first amplifier circuit 112 when the power supply voltage Vcc is applied. As a result, the first amplifier circuit 112 enters an operating state and a driving state. Further, when the first control circuit 116 is turned off, the power supply voltage Vcc is not applied to the first current source 118, so that the first amplifier circuit 112 is in an operation stop state and a non-drive state. In the first amplifier circuit 112, the drive current does not flow in the circuit in the operation stop state or the non-drive state.

第１の増幅回路１１２が動作停止状態、非駆動状態となることにより、第１のトランジスタ１１４がオフする。このとき、第１の増幅回路１１２には、電流がなれないので、第１のトランジスタ１１４がバイアスされることがなくなり、完全にオフする。よって、第１のトランジスタ１１４は、エミッタ、すなわち、出力端子Ｔout0の状態によらず、オフ状態を維持できる。   When the first amplifier circuit 112 is in an operation stop state or a non-drive state, the first transistor 114 is turned off. At this time, since no current can flow to the first amplifier circuit 112, the first transistor 114 is not biased and is completely turned off. Therefore, the first transistor 114 can maintain the off state regardless of the state of the emitter, that is, the output terminal Tout0.

第２の制御回路１１７は、スイッチ回路から構成されており、一端が接地されており、他端が第２の電流源１１９を介して第２の増幅回路１１３に接続されている。第２の電流源１１９は、接地に接続されて第２の増幅回路１１３から電流を引き込む。   The second control circuit 117 is composed of a switch circuit, one end is grounded, and the other end is connected to the second amplifier circuit 113 via the second current source 119. The second current source 119 is connected to the ground and draws current from the second amplifier circuit 113.

第２の制御回路１１７は、マイコン１１１から供給される第２の制御信号によりスイッチングされる。第２の制御回路１１７が第２の制御信号によりオンすると、第２の増幅回路１１３が第２の電流源１１９を介して接地に接続される。第２の電流源１１９は、第２の増幅回路１１３から駆動電流を引き込む。これによって、第２の増幅回路１１３が動作状態、駆動状態となる。また、第２の制御回路１１７がオフすると、第２の増幅回路１１３は、第２の電流源１１９により電流が引き込まれなくなるので、第２の増幅回路１１２は動作停止状態、非駆動状態となる。第２の増幅回路１１３は、動作停止状態、非駆動状態では、回路に駆動電流が流れなくなる。   The second control circuit 117 is switched by a second control signal supplied from the microcomputer 111. When the second control circuit 117 is turned on by the second control signal, the second amplifier circuit 113 is connected to the ground via the second current source 119. The second current source 119 draws a drive current from the second amplifier circuit 113. As a result, the second amplifier circuit 113 enters an operating state and a driving state. Further, when the second control circuit 117 is turned off, the second amplifier circuit 113 is not drawn by the second current source 119, so that the second amplifier circuit 112 is in an operation stop state and a non-drive state. . In the second amplifier circuit 113, the drive current does not flow in the circuit in the operation stop state and the non-drive state.

第２の増幅回路１１３が動作停止状態、非駆動状態となることにより、第２のトランジスタ１１５がオフする。このとき、第２の増幅回路１１３には、電流が流れないので、第２のトランジスタ１１５にオフセット電圧やバイアス電圧が印加されたり、アイドリング電流が供給されたりすることがなく、完全にオフできる。よって、第２のトランジスタ１１５は、エミッタ、すなわち、出力端子Ｔout0の電位によらず、オフ状態を維持できる。   When the second amplifier circuit 113 is in an operation stop state or a non-drive state, the second transistor 115 is turned off. At this time, since no current flows through the second amplifier circuit 113, an offset voltage or a bias voltage is not applied to the second transistor 115 or an idling current is not supplied, and the second amplifier circuit 113 can be completely turned off. Therefore, the second transistor 115 can maintain an off state regardless of the potential of the emitter, that is, the output terminal Tout0.

なお、マイコン１１１は、入力信号がハイレベルのときに、第１の制御信号をハイレベルとすることにより、第１の制御回路１１６をオンし、その他の状態では第１の制御信号をローレベルとすることにより、第１の制御回路１１６をオフする。また、マイコン１１１は、入力信号がローレベルのときに、第２の制御信号をハイレベルとすることにより、第２の制御回路１１６をオンし、その他の状態では第２の制御信号をローレベルとすることにより、第２の制御回路１１６をオフする。   The microcomputer 111 turns on the first control circuit 116 by setting the first control signal to high level when the input signal is at high level, and sets the first control signal to low level in other states. As a result, the first control circuit 116 is turned off. Further, the microcomputer 111 turns on the second control circuit 116 by setting the second control signal to high level when the input signal is at low level, and sets the second control signal to low level in other states. As a result, the second control circuit 116 is turned off.

なお、出力端子Ｔout0には、出力回路１０１の他に出力回路１０２が接続される。出力回路１０２は、出力回路１０１と同様な構成とされている。よって、ここでは、出力回路１０２の構成についてはその説明を省略する。   In addition to the output circuit 101, the output circuit 102 is connected to the output terminal Tout0. The output circuit 102 has the same configuration as the output circuit 101. Therefore, the description of the configuration of the output circuit 102 is omitted here.

〔動作〕
図２は本発明の第１実施例の動作説明図を示す。図２（Ａ）は出力回路１０１の第１の制御回路１１６の状態、図２（Ｂ）は出力回路１０１の第２の制御回路１１７の状態、図２（Ｃ）は出力回路１０２の第１の制御回路１１６の状態、図２（Ｄ）は出力回路１０２の第２の制御回路１１７の状態、図２（Ｅ）は出力回路１０１の出力信号、図２（Ｆ）は出力回路１０２の出力信号、図２（Ｇ）は出力端子Ｔout0の出力信号を示す。 [Operation]
FIG. 2 is a diagram for explaining the operation of the first embodiment of the present invention. 2A shows the state of the first control circuit 116 of the output circuit 101, FIG. 2B shows the state of the second control circuit 117 of the output circuit 101, and FIG. 2C shows the first state of the output circuit 102. 2D is a state of the second control circuit 117 of the output circuit 102, FIG. 2E is an output signal of the output circuit 101, and FIG. 2F is an output of the output circuit 102. FIG. 2G shows an output signal of the output terminal Tout0.

〔出力回路１０１〕
時刻ｔ１〜ｔ３で、出力回路１０１の入力信号がハイレベルになると、出力回路１０１のマイコン１１１は第１の増幅回路１１２及び第２の増幅回路１１３に供給する駆動信号をハイレベルにするとともに、図２（Ａ）に示すように第１の制御回路１１６をオンする。このとき、第２の制御回路１１７は図２（Ｂ）に示すようにオフ状態に維持される。 [Output circuit 101]
When the input signal of the output circuit 101 becomes high level at time t1 to t3, the microcomputer 111 of the output circuit 101 sets the drive signal supplied to the first amplifier circuit 112 and the second amplifier circuit 113 to high level. As shown in FIG. 2A, the first control circuit 116 is turned on. At this time, the second control circuit 117 is maintained in the off state as shown in FIG.

第１の制御回路１１６がオンすることにより、第１の増幅回路１１２が動作状態となる。第１の増幅回路１１２は、駆動信号を非反転増幅して第１のトランジスタ１１４のベースに供給する。第１のトランジスタ１１４は、第１の増幅回路１１２の出力信号によりオンする。また、このとき、第２の制御回路１１７がオフであるので、第２の増幅回路１１３は動作が停止した状態となる。これにより第２のトランジスタ１１５は確実にオフする。   When the first control circuit 116 is turned on, the first amplifier circuit 112 enters an operating state. The first amplifier circuit 112 non-inverting amplifies the drive signal and supplies it to the base of the first transistor 114. The first transistor 114 is turned on by the output signal of the first amplifier circuit 112. At this time, since the second control circuit 117 is off, the operation of the second amplifier circuit 113 is stopped. This ensures that the second transistor 115 is turned off.

また、時刻ｔ５〜ｔ７で出力回路１０１の入力信号がローレベルになると、出力回路１０１のマイコン１１１は第１の増幅回路１１２及び第２の増幅回路１１３に供給する駆動信号をローレベルにするとともに、第２の制御回路１１７をオンする。このとき、第１の制御回路１１６は図２（Ｂ）に示すようにオフ状態に維持される。   When the input signal of the output circuit 101 becomes low level at times t5 to t7, the microcomputer 111 of the output circuit 101 sets the drive signal supplied to the first amplifier circuit 112 and the second amplifier circuit 113 to low level. Then, the second control circuit 117 is turned on. At this time, the first control circuit 116 is kept off as shown in FIG.

第２の制御回路１１７がオンすることにより、第２の増幅回路１１３が動作状態となる。第２の増幅回路１１３は、駆動信号を非反転増幅して第２のトランジスタ１１５のベースに供給する。第２のトランジスタ１１５は、第２の増幅回路１１３の出力信号によりオンする。また、このとき、第１の制御回路１１６はオフであるので、第１の増幅回路１１２は動作が停止した状態となる。これにより第１のトランジスタ１１４は確実にオフする。   When the second control circuit 117 is turned on, the second amplifier circuit 113 enters an operating state. The second amplifier circuit 113 non-inverting amplifies the drive signal and supplies it to the base of the second transistor 115. The second transistor 115 is turned on by the output signal of the second amplifier circuit 113. At this time, since the first control circuit 116 is off, the operation of the first amplifier circuit 112 is stopped. This ensures that the first transistor 114 is turned off.

以上により、出力回路１０１の出力は、図２（Ｅ）に示すように変位することになる。   As described above, the output of the output circuit 101 is displaced as shown in FIG.

〔出力回路１０２〕
また、時刻ｔ２〜ｔ４で、出力回路１０２の入力信号がハイレベルになると、出力回路１０２のマイコン１１１は第１の増幅回路１１２及び第２の増幅回路１１３に供給する駆動信号をハイレベルにするとともに、図２（Ｃ）に示すように第１の制御回路１１６をオンする。このとき、図２（Ｄ）に示すように第２の制御回路１１７はオフ状態に維持される。 [Output circuit 102]
Further, when the input signal of the output circuit 102 becomes high level at time t2 to t4, the microcomputer 111 of the output circuit 102 sets the drive signal supplied to the first amplifier circuit 112 and the second amplifier circuit 113 to high level. At the same time, the first control circuit 116 is turned on as shown in FIG. At this time, the second control circuit 117 is kept off as shown in FIG.

第１の制御回路１１６がオンすることにより、第１の増幅回路１１２が動作状態となる。第１の増幅回路１１２は、駆動信号を非反転増幅して第１のトランジスタ１１４のベースに供給する。第１のトランジスタ１１４は、第１の増幅回路１１２の出力信号によりオンする。また、このとき、第２の制御回路１１７がオフすることにより、第２の増幅回路１１３は動作が停止した状態となる。これにより第２のトランジスタ１１５は確実にオフする。   When the first control circuit 116 is turned on, the first amplifier circuit 112 enters an operating state. The first amplifier circuit 112 non-inverting amplifies the drive signal and supplies it to the base of the first transistor 114. The first transistor 114 is turned on by the output signal of the first amplifier circuit 112. At this time, the second control circuit 117 is turned off, so that the operation of the second amplifier circuit 113 is stopped. This ensures that the second transistor 115 is turned off.

また、時刻ｔ６〜ｔ８で出力回路１０２の入力信号がローレベルになると、出力回路１０２のマイコン１１１は第１の増幅回路１１２及び第２の増幅回路１１３に供給する駆動信号をローレベルにするとともに、第２の制御回路１１７をオンする。このとき、第１の制御回路１１６はオフ状態に維持される。   Further, when the input signal of the output circuit 102 becomes low level from time t6 to t8, the microcomputer 111 of the output circuit 102 sets the drive signal supplied to the first amplifier circuit 112 and the second amplifier circuit 113 to low level. Then, the second control circuit 117 is turned on. At this time, the first control circuit 116 is maintained in an off state.

第２の制御回路１１７がオンすることにより、第２の増幅回路１１３が動作状態となる。第２の増幅回路１１３は、駆動信号を非反転増幅して第２のトランジスタ１１５のベースに供給する。第２のトランジスタ１１５は、第２の増幅回路１１３の出力信号によりオンする。また、このとき、第１の制御回路１１６がオフすることにより、第１の増幅回路１１２は動作が停止した状態となる。これにより第１のトランジスタ１１４は確実にオフする。   When the second control circuit 117 is turned on, the second amplifier circuit 113 enters an operating state. The second amplifier circuit 113 non-inverting amplifies the drive signal and supplies it to the base of the second transistor 115. The second transistor 115 is turned on by the output signal of the second amplifier circuit 113. At this time, when the first control circuit 116 is turned off, the operation of the first amplifier circuit 112 is stopped. This ensures that the first transistor 114 is turned off.

以上により、出力回路１０２の出力は、図２（Ｆ）に示すように変位することになる。   Thus, the output of the output circuit 102 is displaced as shown in FIG.

出力端子Ｔout0の電位は、図２（Ｅ）に示す信号と図２（Ｆ）に示す信号とを合成したものであり、図２（Ｇ）に示すようになる。出力端子Ｔout0の電位は、図２（Ｇ）に示すように出力回路１０１、１０２の第１のトランジスタ１１４、及び、第２のトランジスタ１１５の状態が安定しているため、出力回路１０１、１０２の出力うちの正極性又は負極性の一方に安定する。   The potential at the output terminal Tout0 is a combination of the signal shown in FIG. 2E and the signal shown in FIG. 2F, and is as shown in FIG. As shown in FIG. 2G, the potential of the output terminal Tout0 is such that the states of the first transistor 114 and the second transistor 115 of the output circuits 101 and 102 are stable. Stable to positive or negative polarity of output.

〔効果〕
本実施例によれば、第１のトランジスタ１１４がオフさせるときには第１の制御回路１１６をオフさせて、第１のトランジスタ１１４を駆動する第１の増幅回路１１２の動作を停止させ、第２のトランジスタ１１５をオフさせるときには第２の制御回路１１７をオフさせて、第２のトランジスタ１１５を駆動する第２の増幅回路１１３の動作を停止させる。これによって、第１のトランジスタ１１４、及び、第２のトランジスタ１１５のオフ時にバイアス電圧やオフセット電圧、アイドリング電流などにより、第１のトランジスタ１１４、及び、第２のトランジスタ１１５が駆動されることを防止し、完全にオフできるため、確実にオフさせることができる。このため、駆動状態にあるトランジスタによって、出力端子Ｔout0の電位を決定できる。よって、出力端子Ｔout0の電位を所望の値に固定でき、出力信号のばらつきを防止できる。 〔effect〕
According to this embodiment, when the first transistor 114 is turned off, the first control circuit 116 is turned off, the operation of the first amplifier circuit 112 that drives the first transistor 114 is stopped, and the second transistor 114 is turned off. When the transistor 115 is turned off, the second control circuit 117 is turned off, and the operation of the second amplifier circuit 113 that drives the second transistor 115 is stopped. Accordingly, the first transistor 114 and the second transistor 115 are prevented from being driven by a bias voltage, an offset voltage, an idling current, or the like when the first transistor 114 and the second transistor 115 are turned off. And since it can be turned off completely, it can be turned off reliably. Therefore, the potential of the output terminal Tout0 can be determined by the transistor in the driving state. Therefore, the potential of the output terminal Tout0 can be fixed to a desired value, and variations in output signals can be prevented.

〔第２実施例〕
図３は本発明の第２実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。 [Second Embodiment]
FIG. 3 shows a circuit configuration diagram of the second embodiment of the present invention. In the figure, the same components as in FIG.

本実施例の出力回路２０１、２０２は、第１の増幅回路１１２、及び、第２の増幅回路１１３のフィードバック元が第１実施例とは相違している。   The output circuits 201 and 202 of this embodiment are different from the first embodiment in the feedback source of the first amplifier circuit 112 and the second amplifier circuit 113.

第１の増幅回路１１２、及び、第２の増幅回路１１３のフィードバック元を第１のトランジスタ１１４と第２のトランジスタ１１５との接続点から取っている。第１の増幅回路１１２、及び、第２の増幅回路１１３のフィードバック元を第１のトランジスタ１１４と第２のトランジスタ１１５との接続点から取ることにより、出力信号の振幅を大きくとれ、かつ、出力信号波形の歪を小さくできる。   The feedback source of the first amplifier circuit 112 and the second amplifier circuit 113 is taken from the connection point between the first transistor 114 and the second transistor 115. By taking the feedback source of the first amplifier circuit 112 and the second amplifier circuit 113 from the connection point between the first transistor 114 and the second transistor 115, the amplitude of the output signal can be increased and the output can be output. The distortion of the signal waveform can be reduced.

〔第３実施例〕
図４は本発明の第３実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。 [Third embodiment]
FIG. 4 shows a circuit configuration diagram of the third embodiment of the present invention. In the figure, the same components as those in FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted.

本実施例の出力回路３０１、３０２は、第１のトランジスタ１１４、及び、第２のトランジスタ１１５の極性が第２実施例と相違している。本実施例の第１のトランジスタ３１４は、ＰＮＰトランジスタから構成され、第２のトランジスタ３１５は、ＮＰＮトランジスタから構成されている。   In the output circuits 301 and 302 of this embodiment, the polarities of the first transistor 114 and the second transistor 115 are different from those of the second embodiment. The first transistor 314 of this embodiment is composed of a PNP transistor, and the second transistor 315 is composed of an NPN transistor.

本実施例によれば、第１のトランジスタ３１４、及び、第２のトランジスタ３１５を確実にオフさせることができ、安定動作が可能となる。   According to this embodiment, the first transistor 314 and the second transistor 315 can be reliably turned off, and stable operation is possible.

なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形例が考えられることは言うまでもない。   In addition, this invention is not limited to the said Example, It cannot be overemphasized that a various modified example can be considered in the range which does not deviate from the summary of this invention.

本発明の第１実施例の回路構成図である。It is a circuit block diagram of 1st Example of this invention. 本発明の第１実施例の動作波形図である。It is an operation | movement waveform diagram of 1st Example of this invention. 本発明の第２実施例の回路構成図である。It is a circuit block diagram of 2nd Example of this invention. 本発明の第３実施例の回路構成図である。It is a circuit block diagram of 3rd Example of this invention.

符号の説明Explanation of symbols

１０１、１０２、２０１、２０２、３０１、３０２ 出力回路
１１１ マイコン、１１２ 第１の増幅回路、１１３ 第２の増幅回路
１１４、３１４ 第１のトランジスタ、１１５、３１５ 第２のトランジスタ
１１６ 第１の制御回路
１１７ 第２の制御回路、１１８ 第１の電流源、１１９ 第２の電流源
Ｃ キャパシタ 101, 102, 201, 202, 301, 302 Output circuit 111 Microcomputer, 112 First amplifier circuit, 113 Second amplifier circuit 114, 314 First transistor, 115, 315 Second transistor 116 First control circuit 117 second control circuit, 118 first current source, 119 second current source C capacitor

Claims (6)

入力信号に応じた信号を出力端子から出力する出力回路において、
前記入力信号を増幅する第１の増幅回路と、
前記入力信号を増幅する第２の増幅回路と、
前記第１の増幅回路の出力信号に応じてスイッチングされ、オン時に前記出力端子に電流を供給する第１のトランジスタと、
前記第２の増幅回路の出力信号に応じてスイッチングされ、オン時に前記出力端子から電流を引き込む第２のトランジスタと、
前記入力信号に応じて前記第１の増幅回路の動作を制御する第１の制御回路と、
前記入力信号に応じて前記第２の増幅回路の動作を制御する第２の制御回路とを有することを特徴とする出力回路。 In the output circuit that outputs the signal according to the input signal from the output terminal,
A first amplifier circuit for amplifying the input signal;
A second amplifier circuit for amplifying the input signal;
A first transistor that is switched according to an output signal of the first amplifier circuit and supplies a current to the output terminal when turned on;
A second transistor that is switched in accordance with an output signal of the second amplifier circuit and draws a current from the output terminal when turned on;
A first control circuit for controlling the operation of the first amplifier circuit in response to the input signal;
An output circuit comprising: a second control circuit that controls an operation of the second amplifier circuit in accordance with the input signal. 前記第１の増幅回路及び前記第２の増幅回路は、各々の出力信号がフィードバックされることを特徴とする請求項１記載の出力回路。 2. The output circuit according to claim 1, wherein each of the output signals of the first amplifier circuit and the second amplifier circuit is fed back. 前記第１の増幅回路及び前記第２の増幅回路は、前記出力端子の出力信号がフィードバックされることを特徴とする請求項１記載の出力回路。 The output circuit according to claim 1, wherein an output signal of the output terminal is fed back to the first amplifier circuit and the second amplifier circuit. 前記第１のトランジスタは、ＮＰＮトランジスタから構成され、
前記第２のトランジスタは、ＰＮＰトランジスタから構成されていることを特徴とする請求項１記載の出力回路。 The first transistor is composed of an NPN transistor,
The output circuit according to claim 1, wherein the second transistor is a PNP transistor. 前記第１のトランジスタは、ＰＮＰトランジスタから構成され、
前記第２のトランジスタは、ＮＰＮトランジスタから構成されていることを特徴とする請求項１記載の出力回路。 The first transistor is a PNP transistor,
The output circuit according to claim 1, wherein the second transistor is an NPN transistor. 前記入力信号に応じて前記第１のトランジスタをオフにするときには、前記第１の制御回路により前記第１の増幅回路の動作を停止させ、
前記入力信号に応じて前記第２のトランジスタをオフにするときには、前記第２の制御回路により前記第２の増幅回路の動作を停止させることを特徴とする請求項１記載の出力回路。 When turning off the first transistor in response to the input signal, the first control circuit stops the operation of the first amplifier circuit,
2. The output circuit according to claim 1, wherein when the second transistor is turned off in accordance with the input signal, the second control circuit stops the operation of the second amplifier circuit.
JP2006023261A 2006-01-31 2006-01-31 Output circuit Active JP4853034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006023261A JP4853034B2 (en) 2006-01-31 2006-01-31 Output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006023261A JP4853034B2 (en) 2006-01-31 2006-01-31 Output circuit

Publications (2)

Publication Number Publication Date
JP2007208486A true JP2007208486A (en) 2007-08-16
JP4853034B2 JP4853034B2 (en) 2012-01-11

Family

ID=38487573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006023261A Active JP4853034B2 (en) 2006-01-31 2006-01-31 Output circuit

Country Status (1)

Country Link
JP (1) JP4853034B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144920A (en) * 1984-12-17 1986-07-02 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ Switching unit
JPS639339A (en) * 1986-06-30 1988-01-16 Victor Co Of Japan Ltd Transmission circuit for home bus system
JPH03216045A (en) * 1990-01-22 1991-09-24 Furukawa Electric Co Ltd:The Ac coupling reception circuit
JPH05292565A (en) * 1992-04-10 1993-11-05 Daikin Ind Ltd Information transmitter
JPH10313587A (en) * 1998-04-20 1998-11-24 Nec Corp Amplifier circuit
JP2002353792A (en) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd Drive circuit and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144920A (en) * 1984-12-17 1986-07-02 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ Switching unit
JPS639339A (en) * 1986-06-30 1988-01-16 Victor Co Of Japan Ltd Transmission circuit for home bus system
JPH03216045A (en) * 1990-01-22 1991-09-24 Furukawa Electric Co Ltd:The Ac coupling reception circuit
JPH05292565A (en) * 1992-04-10 1993-11-05 Daikin Ind Ltd Information transmitter
JPH10313587A (en) * 1998-04-20 1998-11-24 Nec Corp Amplifier circuit
JP2002353792A (en) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd Drive circuit and display device

Also Published As

Publication number Publication date
JP4853034B2 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
JP4853034B2 (en) Output circuit
JP3907640B2 (en) Overcurrent protection circuit
JP2007336310A (en) Controller of sound mute circuit
JP2011155497A (en) Level shift circuit
JP5785437B2 (en) Regulated voltage power circuit
JP4549274B2 (en) Driver output circuit
US7256648B2 (en) Variable feedback circuits and methods
JP2006235991A (en) Reference voltage generating circuit, and drive circuit
JP2005303823A (en) Amplification circuit
JP2006059241A (en) Constant voltage power supply circuit
JP2009055351A (en) Amplifier circuit
JP2005203848A (en) Output circuit and operational amplifier
TW200822537A (en) Input receiver and related method
JP4774707B2 (en) Amplifier circuit and input circuit
US20070159252A1 (en) Low Voltage Input Stage
JP2007336733A (en) Motor driving circuit
KR100430344B1 (en) Bias circuit
JP2014049105A (en) Current regulator circuit with low self consumption
JP2011071677A (en) Amplifier circuit
JP2006345515A (en) Method and apparatus for reducing output current oscillation of driver provided with circuitry that senses and responds to excessive current draws of output stage of driver
JP2005285062A (en) Reference voltage generation circuit
JP2008236542A (en) Power amplifier
JP2009289825A (en) Led driving device
JP2019175162A (en) Input output device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4853034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250