JP2007207138A - Image pickup device and its program - Google Patents

Image pickup device and its program Download PDF

Info

Publication number
JP2007207138A
JP2007207138A JP2006027973A JP2006027973A JP2007207138A JP 2007207138 A JP2007207138 A JP 2007207138A JP 2006027973 A JP2006027973 A JP 2006027973A JP 2006027973 A JP2006027973 A JP 2006027973A JP 2007207138 A JP2007207138 A JP 2007207138A
Authority
JP
Japan
Prior art keywords
memory device
data
data bus
sdram
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006027973A
Other languages
Japanese (ja)
Other versions
JP4930825B2 (en
Inventor
Masato Soshi
正人 曽雌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006027973A priority Critical patent/JP4930825B2/en
Publication of JP2007207138A publication Critical patent/JP2007207138A/en
Application granted granted Critical
Publication of JP4930825B2 publication Critical patent/JP4930825B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Studio Devices (AREA)
  • Memory System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image pickup device and data transfer device capable of quick data transfer between a volatile memory and a non-volatile memory. <P>SOLUTION: A control unit 11 reads onto a data bus 32 bit data (address 0 data and address 1 data) from an SDRAM 7 after putting the SDRAM 7 in an active state and then in a read state, and puts the SDRAM 7 in a pre-charge state. In the pre-charge state of the SDRAM 7, 16 bit data (the address 0 data) on the data bus are written to a flash ROM 8. Then, the SDRAM 7 is put into an active state while the remaining 16 bit data (the address 1 data) on the data bus are written to a flash ROM 9. Likewise, the SDRAM 7 is put into the read state, the 32 bit data are read, and the above operation is repeated. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、撮像装置及びそのプログラムに係り、詳しくは、揮発性メモリと不揮発性メモリとのデータの転送を行なうことができる撮像装置及びデータ転送装置に関する。   The present invention relates to an imaging apparatus and a program thereof, and more particularly to an imaging apparatus and a data transfer apparatus that can transfer data between a volatile memory and a nonvolatile memory.

近年から、デジタルカメラ等においては、作業用のメモリとしては揮発性であり高速動作が可能なＳＤＲＡＭが、データ保存用のメモリとしては不揮発性であり大容量記憶が可能なフラッシュＲＯＭが用いられている。画像データの記憶に関しては、ＳＤＲＡＭの方がフラッシュＲＯＭより読出し書き込み速度が速いので、撮像された画像データは、まずＳＤＲＡＭに一時記憶させ、このＳＤＲＡＭ上で各種画像処理やデータ圧縮処理などを行い、その後、該記憶させた画像データをフラッシュＲＯＭに転送して保存し直していた。また、カメラの撮影動作などを制御するための各種設定情報の記憶に関しては、前回までの設定情報が消えてしまわないように電源ＯＦＦ時にはフラッシュＲＯＭなどの不揮発性メモリに保存し、且つ、カメラの動作を速くするために電源ＯＮ時にはＳＤＲＡＭなどの高速なメモリ上に各種設定情報を読み出して作業を行っていた。そのため、フラッシュＲＯＭから各種設定情報を読み出してＳＤＲＡＭに記憶させることにより前回に変更された設定内容を反映させたり、ＳＤＲＡＭに記憶されている各種設定情報（新たに変更された各種設定情報）を不揮発性のフラッシュＲＯＭに記録させる必要があり、揮発性のメモリと揮発性メモリとのデータの転送を迅速に行なう技術の開発が要望されていた。   In recent years, in a digital camera or the like, a volatile SDRAM capable of high-speed operation is used as a work memory, and a flash ROM that is nonvolatile and capable of storing a large capacity is used as a data storage memory. Yes. Regarding the storage of image data, since SDRAM is faster in reading and writing speed than flash ROM, the captured image data is first temporarily stored in SDRAM, and various image processing and data compression processing are performed on this SDRAM. Thereafter, the stored image data was transferred to the flash ROM and stored again. In addition, regarding the storage of various setting information for controlling the shooting operation of the camera, it is stored in a non-volatile memory such as a flash ROM when the power is turned off so that the previous setting information will not be erased, In order to speed up the operation, when the power is turned on, various setting information is read out on a high-speed memory such as an SDRAM. For this reason, various setting information is read from the flash ROM and stored in the SDRAM to reflect the previously changed setting contents, or various setting information (newly changed various setting information) stored in the SDRAM is nonvolatile. Therefore, it has been desired to develop a technique for quickly transferring data between a volatile memory and a volatile memory.

下記特許文献１によれば、コントローラと外部装置との間の第１データ転送、前記コントローラと不揮発性メモリとの間の第２データ転送、及び前記コントローラと揮発性メモリとの間の第３データ転送を制御し、第３データ転送におけるコントローラから揮発性メモリへの転送と、揮発性メモリからコントローラへの転送とを時分割で制御し、この時分割制御による転送を並行して第１データ転送又は第２データ転送を可能にすることにより、ホスト装置による複数の書き込みデータの供給タイミング、又は、複数の読み込みデータの取得タイミングに多くの待ち時間を必要とさせないメモリシステムが開示されている。   According to the following Patent Document 1, first data transfer between a controller and an external device, second data transfer between the controller and a nonvolatile memory, and third data between the controller and a volatile memory. The transfer is controlled, and the transfer from the controller to the volatile memory and the transfer from the volatile memory to the controller in the third data transfer are controlled in a time division manner, and the first data transfer is performed in parallel with the transfer by the time division control. Alternatively, a memory system is disclosed in which the second data transfer is enabled so that a large waiting time is not required for the supply timing of a plurality of write data by the host device or the acquisition timing of the plurality of read data.

公開特許公報 特開２００３−２３３５２９JP Patent Publication No. 2003-233529

従来においては、不揮発性メモリと揮発性メモリ間のデータの転送スピードが遅く、種々の不都合を生じていた。
例えば、動画撮影記録時においては、撮像されたフレームデータを一旦揮発性メモリ（例えば、ＳＤＲＡＭ）に記憶させてから該フレームデータを不揮発性メモリ（例えば、フラッシュＲＯＭ）に記録させていたため、揮発性メモリと不揮発性メモリ間のデータ転送が遅いと、揮発性メモリがいっぱいになり新たに撮像されたフレームデータを記憶させることができず素早い連続撮影ができないという不都合も生じる。
また、環境設定内容の変更などを記録する場合には、フラッシュＲＯＭの性質上、たとえ１バイトの変更でも大きな単位での書き換えを行なう必要があるため処理が更に遅くなってしまう。
また、上記特許文献記載の技術でもこのような不都合を解決することができるというものではなかった。 Conventionally, the data transfer speed between the non-volatile memory and the volatile memory is slow, causing various inconveniences.
For example, at the time of moving image recording, since the captured frame data is temporarily stored in a volatile memory (for example, SDRAM), the frame data is recorded in a non-volatile memory (for example, flash ROM). If the data transfer between the memory and the non-volatile memory is slow, the volatile memory becomes full, and the newly captured frame data cannot be stored, so that there is a disadvantage that quick continuous shooting cannot be performed.
Further, when recording a change in the environment setting contents or the like, because of the nature of the flash ROM, even if one byte is changed, it is necessary to rewrite in a large unit, so that the processing is further slowed down.
Further, the technique described in the above-mentioned patent document cannot solve such inconvenience.

そこで本発明は、かかる従来の問題点に鑑みてなされたものであり、揮発性メモリと不揮発性メモリとのデータの転送を迅速に行なうことができる撮像装置及びデータ転送装置を提供することを目的とする。   Therefore, the present invention has been made in view of such conventional problems, and an object thereof is to provide an imaging device and a data transfer device capable of quickly transferring data between a volatile memory and a nonvolatile memory. And

上記目的達成のため、請求項１記載の発明による撮像装置は、第１のメモリデバイスと、
第２のメモリデバイスと、
前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることにより前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間のデータ転送を行なう制御部と、
を備えた撮像装置であって、
前記第１のメモリデバイスは、
前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを１回行う毎に所定の準備期間が必要なメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスの前記所定の準備期間の間に前記第２のメモリデバイスに対して前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを行なわせることによりデータの転送を行なうことを特徴とする。 In order to achieve the above object, an imaging apparatus according to a first aspect of the present invention includes a first memory device,
A second memory device;
A data bus common to both the first memory device and the second memory device;
A controller for transferring data between the first memory device and the second memory device via the data bus by accessing the first memory device and the second memory device;
An imaging device comprising:
The first memory device is
A memory device that requires a predetermined preparation period each time data output on the data bus or data input from the data bus is accessed once;
The controller is
By causing the second memory device to output data on the data bus or access data input from the data bus during the predetermined preparation period of the first memory device. Data transfer is performed.

また、例えば、請求項２に記載されているように、前記第２のメモリデバイスは、
前記所定の準備期間を必要とせずに、前記データバス上へのデータの出力又は前記データバス上からのデータの入力を連続して複数回行うことが可能なメモリデバイスであり、
前記第１のメモリデバイスが１回のアクセスで前記データバスにデータを入出力する単位は、前記第２のメモリデバイスが１回のアクセスで前記データバスにデータを入出力する単位の２倍の量であるようにしてもよい。 For example, as described in claim 2, the second memory device includes:
A memory device capable of continuously outputting data to the data bus or inputting data from the data bus a plurality of times without requiring the predetermined preparation period,
The unit in which the first memory device inputs / outputs data to / from the data bus in one access is twice the unit in which the second memory device inputs / outputs data from / to the data bus in one access. It may be an amount.

また、例えば、請求項３に記載されているように、前記第１のメモリデバイスは、
１回のアクセスでのデータ入力又はデータ出力の前後の両方に前記所定の準備期間が必要なメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに２回アクセスすることによりデータの転送を行ない、前記第２のメモリデバイスの前記２回のアクセスのうち１回目のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記２回のアクセスのうち２回目のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうようにしてもよい。 For example, as described in claim 3, the first memory device includes:
A memory device that requires the predetermined preparation period both before and after data input or data output in one access;
The controller is
Data is transferred by accessing the second memory device twice in response to one access of the first memory device, and the first of the two accesses of the second memory device. An access is performed during the predetermined preparation period after the access to the first memory device, and a second of the two accesses of the second memory device is performed in the first memory device. May be performed during the predetermined preparatory period prior to access to.

また、例えば、請求項４に記載されているように、前記制御部は、
前記データ転送に必要な時間を、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通する複数の区間に分割し、各区間毎に各メモリデバイスに対するデータ出力期間又はデータ入力期間又は前記所定の準備期間又はその他の待機期間のいずれかを割り当てるようにし、この割り当てにおいて、前記第１のメモリデバイスの前記所定の準備期間と前記第２のメモリデバイスに対するデータ出力期間又はデータ入力期間とを同じ区間に割り当てるようにしてもよい。 For example, as described in claim 4, the control unit includes:
The time required for the data transfer is divided into a plurality of sections common to both the first memory device and the second memory device, and a data output period or a data input period for each memory device for each section Alternatively, either the predetermined preparation period or another waiting period is assigned, and in this assignment, the predetermined preparation period of the first memory device and the data output period or data input period of the second memory device May be assigned to the same section.

また、例えば、請求項５に記載されているように、前記第１のメモリデバイスは、揮発性のメモリデバイスであり、
前記第２のメモリデバイスは、
アクセスの開始時に準備期間を要する不揮発性のメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスから前記第２のメモリデバイスへのデータの退避時、又は、前記第２のメモリデバイスから前記第１のメモリデバイスへのデータの復元時に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることによりデータの転送を行なうようにしてもよい。 For example, as described in claim 5, the first memory device is a volatile memory device,
The second memory device is
A non-volatile memory device that requires a preparation period at the start of access,
The controller is
When saving data from the first memory device to the second memory device or restoring data from the second memory device to the first memory device, the first memory device and the Data may be transferred by accessing the second memory device.

また、例えば、請求項６に記載されているように、電源をオフする電源オフ手段を備え、
前記制御部は、
前記電源オフ手段による電源のオフに先立って、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送するようにしてもよい。 Further, for example, as described in claim 6, comprising a power-off means for turning off the power,
The controller is
Prior to turning off the power by the power-off means, the first memory device and the second memory device are accessed to transfer the data of the first memory device to the second memory device. May be.

また、例えば、請求項７に記載されているように、環境設定内容の設定を変更する設定変更手段と、
前記設定変更手段により設定変更された環境設定内容の情報を前記第１のメモリデバイスに記憶させる記憶制御手段と、
を備え、
前記制御部は、
前記記憶制御手段により前記第１のメモリデバイスに記憶されているデータの内容が変更された場合に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送するようにしてもよい。 Further, for example, as described in claim 7, setting changing means for changing the setting of the environment setting content;
Storage control means for storing in the first memory device information on the environment setting contents changed by the setting changing means;
With
The controller is
When the content of data stored in the first memory device is changed by the storage control means, the first memory device is accessed by accessing the first memory device and the second memory device. May be transferred to the second memory device.

また、例えば、請求項８に記載されているように、被写体を撮像する撮像手段と、
前記撮像手段により撮像された画像データを前記第１のメモリデバイスに一時記憶させる記憶制御手段と、
を備え、
前記制御部は、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスに一時記憶された画像データを前記第２のメモリデバイスに転送して保存するようにしてもよい。 Further, for example, as described in claim 8, imaging means for imaging a subject;
Storage control means for temporarily storing image data imaged by the imaging means in the first memory device;
With
The controller is
The first memory device and the second memory device may be accessed to transfer the image data temporarily stored in the first memory device to the second memory device for storage.

また、例えば、請求項９に記載されているように、前記記憶制御手段によって前記第１のメモリデバイスに一時記憶された画像データに対して画像加工処理又はデータ圧縮処理を施す画像処理手段を備え、
前記制御部は、
前記画像処理手段により前記第１のメモリデバイス上で画像加工処理又はデータ圧縮処理が施された後の画像データを前記第２のメモリデバイスに転送して保存するようにしてもよい。 Further, for example, as described in claim 9, image processing means for performing image processing processing or data compression processing on the image data temporarily stored in the first memory device by the storage control means is provided. ,
The controller is
The image data after image processing or data compression processing on the first memory device by the image processing means may be transferred to the second memory device and stored.

また、例えば、請求項１０に記載されているように、前記記憶制御手段は、
ユーザによって連続撮影の指示が行われた場合に、前記撮像手段により順次撮像される画像データを前記第１のメモリデバイスに順次追加して一時記憶させ、
前記制御部は、
前記記憶制御手段により、より早い時期に一時記憶された画像データを前記第２のメモリデバイスに転送させてから、次に早く一時記憶された画像データを前記第２のメモリデバイスに転送させるようにしてもよい。 For example, as described in claim 10, the storage control unit includes:
When a user instructs continuous shooting, image data sequentially captured by the imaging unit is sequentially added to the first memory device and temporarily stored.
The controller is
The storage control means causes the image data temporarily stored earlier to be transferred to the second memory device, and then causes the image data temporarily stored next to be transferred to the second memory device. May be.

上記目的達成のため、請求項１１記載の発明によるデータ転送装置は、第１のメモリデバイスと、
第２のメモリデバイスと、
前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることにより前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間のデータ転送を行なう制御部と、
を備えたデータ転送装置であって、
前記第１のメモリデバイスは、
前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを１回行う毎に所定の準備期間が必要なメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスの前記所定の準備期間の間に前記第２のメモリデバイスに対して前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを行なわせることによりデータの転送を行なうことを特徴とする。 In order to achieve the above object, a data transfer apparatus according to an eleventh aspect includes a first memory device,
A second memory device;
A data bus common to both the first memory device and the second memory device;
A controller for transferring data between the first memory device and the second memory device via the data bus by accessing the first memory device and the second memory device;
A data transfer device comprising:
The first memory device is
A memory device that requires a predetermined preparation period each time data output on the data bus or data input from the data bus is accessed once;
The controller is
By causing the second memory device to output data on the data bus or access data input from the data bus during the predetermined preparation period of the first memory device. Data transfer is performed.

請求項１記載の発明によれば、第１のメモリデバイスと、第２のメモリデバイスと、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることにより前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間のデータ転送を行なう制御部と、を備えた撮像装置であって、前記第１のメモリデバイスは、前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを１回行なう毎に所定の準備期間が必要なメモリデバイスであり、前記制御部は、前記第１のメモリデバイスの前記所定の準備期間の間に前記第２のメモリデバイスに対して前記データバス上へのデータの出力又は前記データバス上からの入力のアクセスを行なわせることによりデータの転送を行なうようにしたので、第１のメモリデバイスと第２のメモリデバイス間のデータの転送を迅速に行なうことができ、転送時間を短くすることができる。   According to the first aspect of the present invention, the first memory device, the second memory device, the data bus common to both the first memory device and the second memory device, and the first And a control unit that transfers data between the first memory device and the second memory device via the data bus by accessing the second memory device and the second memory device. The first memory device is a memory device that requires a predetermined preparation period each time data output to the data bus or data input from the data bus is accessed once. And the controller outputs data or data on the data bus to the second memory device during the predetermined preparation period of the first memory device. Since the data transfer is performed by making the input access from the data bus, the data transfer between the first memory device and the second memory device can be performed quickly, and the transfer time is increased. Can be shortened.

請求項２記載の発明によれば、前記第２のメモリデバイスは、前記所定の準備期間を必要とせず、前記データバス上へのデータの出力又は前記データバス上からのデータの入力を連続して複数回行なうことが可能なメモリデバイスであり、前記第１のメモリデバイスが１回のアクセスで前記データバスにデータを入出力する単位は、前記第２のメモリデバイスが１回のアクセスで前記データバスにデータを入出力する単位の２倍の量であるようにしたので、データのビット数が異なるメモリ間のデータ転送を行なう場合でも、迅速データ転送を行なうことができる。   According to a second aspect of the present invention, the second memory device does not require the predetermined preparation period, and continuously outputs data to the data bus or inputs data from the data bus. And the unit in which the first memory device inputs / outputs data to / from the data bus in one access is the memory device in which the second memory device performs one access. Since the amount is twice as large as the unit for inputting / outputting data to / from the data bus, even when transferring data between memories having different numbers of data bits, quick data transfer can be performed.

請求項３記載の発明によれば、前記第１のメモリデバイスは、１回のアクセスでのデータ入力又はデータ出力の前後の両方に所定の準備期間が必要なメモリデバイスであり、前記制御部は、前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに２回アクセスすることによりデータの転送を行ない、前記第２のメモリデバイスの前記２回のアクセスのうち１回目のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記２回のアクセスのうち２回目のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうようにしたので、データのビット数が異なるメモリ間のデータ転送を行なう場合でも、迅速データ転送を行なうことができる。   According to the invention of claim 3, the first memory device is a memory device that requires a predetermined preparation period both before and after data input or data output in one access, and the control unit The data is transferred by accessing the second memory device twice in response to one access of the first memory device, and the first of the two accesses of the second memory device. Is accessed during the predetermined preparation period after access to the first memory device, and the second access of the two accesses of the second memory device is performed in the first memory device. Since it is performed during the predetermined preparation period before the access to the device, even when data is transferred between memories having different numbers of data bits, It can be performed over data transfer.

請求項４記載の発明によれば、前記制御部は、前記データ転送に必要な時間を、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通する複数の期間に分割し、各区間毎に各メモリデバイスに対するデータ出力期間又はデータ入力期間又は前記所定の準備期間又はその他の待機期間のいずれかを割り当てるようにし、この割り当てにおいて、前記第１のメモリデバイスの前記所定の準備期間と前記第２のメモリデバイスに対するデータの出力期間又はデータ入力期間とを同じ区間に割り当てるようにしたので、第１のメモリデバイスと第２のメモリデバイス間のデータの転送を迅速に行なうことができ、転送時間を短くすることができる。   According to the invention of claim 4, the controller divides the time required for the data transfer into a plurality of periods common to both the first memory device and the second memory device, Any one of a data output period, a data input period, the predetermined preparation period, or another standby period for each memory device is allocated for each section, and in this allocation, the predetermined preparation period of the first memory device is assigned. And the data output period or the data input period for the second memory device are assigned to the same section, so that the data transfer between the first memory device and the second memory device can be performed quickly. Transfer time can be shortened.

請求項５記載の発明によれば、前記第１のメモリデバイスは、揮発性のメモリデバイスであり、前記第２のメモリデバイスは、アクセスの開始時に準備期間を要する不揮発性のメモリデバイスであり、前記制御部は、前記第１のメモリデバイスから前記第２のメモリデバイスへのデータの退避時、又は、前記第２のメモリデバイスから前記第１のメモリデバイスへのデータの復元時に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることによりデータの転送を行なうようにしたので、揮発性メモリと不揮発性メモリ間のデータ転送を迅速に行なうことができる。また、データの退避時、復元時におけるデータの転送を迅速に行なうことができ、他の処理を迅速に行うことができる。   According to the invention of claim 5, the first memory device is a volatile memory device, and the second memory device is a non-volatile memory device that requires a preparation period at the start of access, The controller is configured to store the first memory data when saving data from the first memory device to the second memory device, or when restoring data from the second memory device to the first memory device. Since data is transferred by accessing the memory device and the second memory device, data transfer between the volatile memory and the nonvolatile memory can be performed quickly. In addition, when data is saved and restored, data can be transferred quickly, and other processing can be performed quickly.

請求項６記載の発明によれば、電源をオフする電源オフ手段を備え、前記制御部は、前記電源オフ手段による電源のオフに先立って、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送するようにしたので、電源をオフする前に迅速にデータ転送を行なうことができ、迅速にデータを保存することができる。   According to a sixth aspect of the present invention, the apparatus includes power-off means for turning off the power, and the control unit includes the first memory device and the second memory device prior to power-off by the power-off means. , The data of the first memory device is transferred to the second memory device, so that the data can be transferred quickly before the power is turned off, and the data is quickly saved. be able to.

請求項７記載の発明によれば、環境設定内容の設定を変更する設定変更手段と、前記設定変更手段により設定変更された環境設定内容の情報を前記第１のメモリデバイスに記憶させる記憶制御手段と、を備え、前記制御部は、前記記憶制御手段により前記第１のメモリデバイスに記憶されているデータの内容が変更された場合に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送するようにしたので、バッテリからの供給が急になくなる等の異常時等においても、変更された環境設定内容のデータの消失を防ぐことができる。   According to the seventh aspect of the present invention, the setting changing means for changing the setting of the environment setting contents, and the storage control means for storing the information of the environment setting contents changed by the setting changing means in the first memory device. And when the content of the data stored in the first memory device is changed by the storage control means, the control unit stores the data in the first memory device and the second memory device. Since the data of the first memory device is accessed and transferred to the second memory device, the changed environment setting contents can be obtained even in the case of an abnormality such as suddenly no supply from the battery. Data loss can be prevented.

請求項８記載の発明によれば、被写体を撮像する撮像手段と、前記撮像手段により撮像された画像データを前記第１のメモリデバイスに一時記憶させる記憶制御手段と、を備え、前記制御部は、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスに一時記憶された画像データを前記第２のメモリデバイスに転送して保存するようにしたので、迅速に撮像された画像データを転送することができ、迅速に保存することができる。   According to an eighth aspect of the present invention, the image processing apparatus includes: an imaging unit that captures an image of a subject; and a storage control unit that temporarily stores image data captured by the imaging unit in the first memory device. Since the first memory device and the second memory device are accessed, the image data temporarily stored in the first memory device is transferred and stored in the second memory device. Image data captured quickly can be transferred and stored quickly.

請求項９記載の発明によれば、前記記憶制御手段によって前記第１のメモリデバイスに一時記憶された画像データに対して画像加工処理又はデータ圧縮処理を施す画像処理手段を備え、前記制御部は、前記画像処理手段により前記第１のメモリデバイス上で画像加工処理又はデータ圧縮処理が施された後の画像データを前記第２のメモリデバイスに転送して保存するようにしたので、画像処理が施された画像データを迅速に転送することができ、迅速に保存することができる。   According to a ninth aspect of the present invention, the image processing apparatus includes an image processing unit that performs image processing or data compression processing on the image data temporarily stored in the first memory device by the storage control unit, and the control unit includes: Since the image data after the image processing or data compression processing is performed on the first memory device by the image processing means is transferred to the second memory device and stored, the image processing is performed. The applied image data can be transferred quickly and stored quickly.

請求項１０記載の発明によれば、前記記憶制御手段は、ユーザによって連続撮影の指示が行われた場合に、前記撮像手段により順次撮像される画像データを前記第１のメモリデバイスに順次追加して一時記憶させ、前記制御部は、前記記憶制御手段により、より早い時期に一時記憶された画像データを前記第２のメモリデバイスに転送させてから、次に早く一時記憶された画像データを前記第２のメモリデバイスに転送させるようにしたので、迅速に複数の画像データ（動画データ等）を転送することができ、第１のメモリデバイスがいっぱいになる（空き容量がなくなる）ことを防ぐことができる。   According to a tenth aspect of the present invention, the storage control unit sequentially adds image data sequentially captured by the imaging unit to the first memory device when a continuous shooting instruction is given by a user. The control unit causes the storage control means to transfer the image data temporarily stored at an earlier time to the second memory device, and then to store the image data temporarily stored next earlier. Since the data is transferred to the second memory device, a plurality of image data (moving image data, etc.) can be transferred quickly, and the first memory device is prevented from becoming full (no free space). Can do.

請求項１１記載の発明によれば、第１のメモリデバイスと、第２のメモリデバイスと、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることにより前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間のデータ転送を行なう制御部と、を備えたデータ転送装置であって、前記第１のメモリデバイスは、前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを１回行なう毎に所定の準備期間が必要なメモリデバイスであり、前記制御部は、前記第１のメモリデバイスの前記所定の準備期間の間に前記第２のメモリデバイスに対して前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを行なわせることによりデータの転送を行なうようにしたので、第１のメモリデバイスと第２のメモリデバイス間のデータの転送を迅速に行なうことができ、転送時間を短くすることができる。   According to the invention of claim 11, the first memory device, the second memory device, the data bus common to both the first memory device and the second memory device, and the first And a control unit for transferring data between the first memory device and the second memory device via the data bus by accessing the memory device and the second memory device. The transfer device, wherein the first memory device requires a predetermined preparation period each time data output to the data bus or data input from the data bus is accessed once And the control unit sends data on the data bus to the second memory device during the predetermined preparation period of the first memory device. Since the data transfer is performed by accessing the output or the data input from the data bus, the data transfer between the first memory device and the second memory device can be performed quickly. Transfer time can be shortened.

以下、本実施の形態について、デジタルカメラに適用した一例として図面を参照して詳細に説明する。
[実施の形態]
Ａ．デジタルカメラの構成
図１は、本発明の撮像装置を実現するデジタルカメラ１の電気的な概略構成を示すブロック図である。
デジタルカメラ１は、撮像部２、ＣＰＵ３、ＡＳＩＣ（Application
Specified IC）４、画像表示部５、キー入力部６、ＳＤＲＡＭ７、フラッシュＲＯＭ８を備えている。 Hereinafter, this embodiment will be described in detail with reference to the drawings as an example applied to a digital camera.
[Embodiment]
A. Configuration of Digital Camera FIG. 1 is a block diagram showing a schematic electrical configuration of a digital camera 1 that implements the imaging apparatus of the present invention.
The digital camera 1 includes an imaging unit 2, a CPU 3, an ASIC (Application
Specified IC) 4, image display unit 5, key input unit 6, SDRAM 7, and flash ROM 8.

撮像部２は、被写体を撮像する部分であり、図示しない撮影レンズやＣＣＤ、ＣＤＳ回路、ＡＤ変換器等を含み、撮像部２は、撮像した被写体の光を画像データとしてＣＰＵ３に出力する。
ＣＰＵ３は、デジタルカメラ１の各部を制御するワンチップマイコンである。 The imaging unit 2 is a part that images a subject, and includes a photographing lens, a CCD, a CDS circuit, an AD converter, and the like (not shown). The imaging unit 2 outputs the captured subject light to the CPU 3 as image data.
The CPU 3 is a one-chip microcomputer that controls each part of the digital camera 1.

ＡＳＩＣ４は、ＳＤＲＡＭ７やフラッシュＲＯＭ８のメモリの制御を行なったり、キー入力部、画像表示部の制御を行なったりする部分である。
ＬＣＤ（Liquid Crystal Display）５は、撮像部２で撮像された画像データやフラッシュＲＯＭ８に記録されている画像データの画像等を表示させる部分である。
キー入力部６は、シャッタボタン、ＳＥＴキー、ズームキー等の複数の操作キーを含み、ユーザのキー操作に応じた操作信号はＡＳＩＣ４を介してＣＰＵ１１に出力される。 The ASIC 4 is a portion that controls the memory of the SDRAM 7 and the flash ROM 8, and controls the key input unit and the image display unit.
An LCD (Liquid Crystal Display) 5 is a part that displays image data captured by the imaging unit 2, an image of image data recorded in the flash ROM 8, and the like.
The key input unit 6 includes a plurality of operation keys such as a shutter button, a SET key, and a zoom key, and operation signals corresponding to user key operations are output to the CPU 11 via the ASIC 4.

ＳＤＲＡＭ７は、揮発性メモリの一種であり、撮像部２で撮像された画像データを一時記憶するバッファメモリとして使用されるとともに、ＣＰＵ３のワーキングメモリとして使用される。また、ＳＤＲＡＭ７のデータバスは３２ｂｉｔであり、ＣＰＵ３の３２ｂｉｔデータバスとそのまま接続されている。このＳＤＲＡＭ７は３２ｂｉｔのデータの読出し、書き込みが可能である。   The SDRAM 7 is a kind of volatile memory, and is used as a buffer memory for temporarily storing image data picked up by the image pickup unit 2 and as a working memory for the CPU 3. The data bus of the SDRAM 7 is 32 bits, and is directly connected to the 32-bit data bus of the CPU 3. This SDRAM 7 can read and write 32-bit data.

フラッシュＲＯＭ８は、撮像部により撮像された画像データや、デジタルカメラ１の各種設定情報などを格納する記録媒体である。また、フラッシュＲＯＭ８のデータバスは１６ビットであり、ＣＰＵ３の３２ｂｉｔデータバスの下位１６ｂｉｔのみと接続されている。このフラッシュＲＯＭ８は、１６ｂｉｔのデータの読出し、書き込みが可能である。
なお、このフラッシュＲＯＭ８は１ページ５１２バイト、１セクターを２Ｋバイトとし、リードは１ページ単位で行え、消去及び書き込みは１セクター単位で行えるものとする。 The flash ROM 8 is a recording medium that stores image data captured by the imaging unit, various setting information of the digital camera 1, and the like. The data bus of the flash ROM 8 is 16 bits and is connected only to the lower 16 bits of the 32-bit data bus of the CPU 3. The flash ROM 8 can read and write 16-bit data.
In this flash ROM 8, one page has 512 bytes, one sector has 2 Kbytes, read can be performed in units of one page, and erase and write can be performed in units of one sector.

Ａ−１．ＡＳＩＣの構成
図２は、ＡＳＩＣ４の電気的な概略構成を示すブロック図である。
ＡＳＩＣ４は、メモリ制御部１１、ＳＲＡＭ１２、ＬＣＤ制御部１３、キー入力部制御部１４を備えている。
メモリ制御部１１は、ＣＰＵ３、メモリ（ＤＲＡＭ７、フラッシュＲＯＭ８）のデータの転送の制御、メモリの制御を行なう部分である。
ＳＲＡＭ１２は、データを一時保持する記憶媒体である。
ＬＣＤ制御部１３は、ＬＣＤ５を制御することにより画像データの画像をＬＣＤ５に表示させる。
キー入力部制御部１４は、ユーザのキー入力部６の操作に応じた操作信号をＣＰＵ３に出力するものである。 A-1. Configuration of ASIC FIG. 2 is a block diagram showing a schematic electrical configuration of the ASIC 4.
The ASIC 4 includes a memory control unit 11, an SRAM 12, an LCD control unit 13, and a key input unit control unit 14.
The memory control unit 11 is a part that controls data transfer and memory control of the CPU 3 and memory (DRAM 7 and flash ROM 8).
The SRAM 12 is a storage medium that temporarily holds data.
The LCD control unit 13 controls the LCD 5 to display an image of image data on the LCD 5.
The key input unit control unit 14 outputs an operation signal according to the operation of the key input unit 6 by the user to the CPU 3.

Ｂ．デジタルカメラ１の動作
まず本発明の特徴となるＳＤＲＡＭ７とフラッシュＲＯＭ８間のデータ転送の動作について説明する前に、ＳＤＲＡＭ７とフラッシュＲＯＭ８の読出し、書き込み動作について説明する B. Operation of Digital Camera 1 First, before describing the data transfer operation between the SDRAM 7 and the flash ROM 8 which is a feature of the present invention, the read / write operations of the SDRAM 7 and the flash ROM 8 will be described.

図３は、ＳＤＲＡＭ７の読出し、書き込み動作を示すタイムチャートである。
メモリ制御部１１は、ＣＰＵ３からＳＤＲＡＭ７へのデータの入出力を行なうような制御信号を受け取ると、ＳＤＲＡＭ７に対し、アクティブコマンド、プリチャージコマンド、リードコマンド、ライトコマンドなどの発行し、ＳＤＲＡＭ７へのリード、ライトを行なう。
この図３のＣＳ（チップ・セレクト）、ＲＡＳ（ロウ・アドレス・ストローブ）、ＣＡＳ（カラム・アドレス・ストローブ）、ＷＥ（ライト・イネーブル）は、メモリ制御部１１がＳＤＲＡＭ７へ出力する制御信号のタイムチャートを示すものであり、この制御信号によってＳＤＲＡＭ７がアクティブ状態、プリチャージ状態、リード状態、ライト状態となる。 FIG. 3 is a time chart showing the read and write operations of the SDRAM 7.
When the memory control unit 11 receives a control signal for inputting / outputting data from / to the SDRAM 7 from the CPU 3, the memory control unit 11 issues an active command, a precharge command, a read command, a write command, etc. to the SDRAM 7, and reads from the SDRAM 7. , Write.
In FIG. 3, CS (chip select), RAS (row address strobe), CAS (column address strobe), and WE (write enable) are the times of control signals output from the memory control unit 11 to the SDRAM 7. FIG. 4 shows a chart, and the SDRAM 7 enters an active state, a precharge state, a read state, and a write state by this control signal.

まず、ＳＤＲＡＭ７への読み込みを行なう場合には、ＳＤＲＡＭ７をアクティブ状態にしてから、リード状態にしてＳＤＲＡＭ７から３２ビット分のデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出し、その後ＳＤＲＡＭ７をプリチャージ状態にする。
また、ＳＤＲＡＭ７への書き込みの場合には、ＳＤＲＡＭ７をアクティブ状態にしてから、ライト状態にしてデータバス上にある３２ビットのデータ（アドレス０データ及びアドレス１データ）のＳＤＲＡＭ７への書き込みを行なう。
そして、データの書き込みが終わるとＳＤＲＡＭ７をプリチャージ状態にする。
このようにＳＤＲＡＭ７へのアクセス（読み込み、書き込み）の場合には、アクセスの前後に所定の準備期間（アクティブ、プリチャージ）を要する。 First, when reading data into the SDRAM 7, the SDRAM 7 is set in an active state and then in a read state, 32-bit data (address 0 data and address 1 data) is read from the SDRAM 7 onto the data bus. Set to precharge state.
In the case of writing to the SDRAM 7, the SDRAM 7 is set in the active state, and then in the write state, 32-bit data (address 0 data and address 1 data) on the data bus is written into the SDRAM 7.
When the data writing is completed, the SDRAM 7 is brought into a precharge state.
Thus, in the case of access (reading and writing) to the SDRAM 7, a predetermined preparation period (active, precharge) is required before and after the access.

次に、フラッシュＲＯＭ８のデータの読出し、書き込みについて説明する。
図４（ａ）はフラッシュＲＯＭ８の読出し、図４（ｂ）は書き込み動作を示すタイムチャートである。
メモリ制御部１１は、ＣＰＵ３からフラッシュＲＯＭ８へのデータの入出力を行なうような制御信号を受け取ると、フラッシュＲＯＭ８へのコマンドの発行、データ入出力、ビジーチェックなどを行ない、フラッシュＲＯＭ８へのリード、ライトを行なう。
この図４のＣＥ（チップ・イネーブル）、ＲＥ（リード・イネーブル）、ＷＥ（ライト・イネーブル）は、メモリ制御部１１がフラッシュＲＯＭ８へ出力する制御信号のタイムチャートを示すものであり、この制御信号にしたがってデータの読み出し、書き込みが行なわれる。 Next, reading and writing of data from the flash ROM 8 will be described.
FIG. 4A is a time chart showing the read operation of the flash ROM 8, and FIG. 4B is a time chart showing the write operation.
Upon receiving a control signal for inputting / outputting data to / from the flash ROM 8 from the CPU 3, the memory control unit 11 issues a command to the flash ROM 8, performs data input / output, busy check, etc. Write.
In FIG. 4, CE (chip enable), RE (read enable), and WE (write enable) indicate time charts of control signals output from the memory control unit 11 to the flash ROM 8. The data is read and written according to the above.

読み込み動作の場合には、図４（ａ）に示すとおり、メモリ制御部１１は、フラッシュＲＯＭ８にリードコマンド、ページアドレスコマンドを発行し、フラッシュＲＯＭ８のＢＵＳＹ／ＲＥＡＤＹ信号がＲＥＡＤＹになりフラッシュＲＯＭ８のデータリードが可能となると、フラッシュＲＯＭ８内の指定したページに格納されている複数データ（１６ｂｉｔ）を順次データバス上に読み出していく。
また、書き込み動作の場合には、図４（ｂ）に示すとおり、メモリ制御部１１は、フラッシュＲＯＭ８にデータインプットコマンド、ページアドレスコマンドを発行して、データバス上にあるデータ（１６ｂｉｔ）を順次フラッシュＲＯＭ８内の指定したページに書き込んでいき、フラッシュＲＯＭ８のＢＵＳＹ／ＲＥＡＤＹ信号がＲＥＡＤＹになりフラッシュＲＯＭ８のデータライトが完了すると、次の処理へと移る。
このようにフラッシュＲＯＭ８へのアクセスには、アクセス開始時にページ内のデータをリード可能にするための準備期間（リードコマンド、ページアドレス、ＢＵＳＹ／ＲＥＡＤＹ信号のＲＥＡＤＹ信号の応答があるまでの期間）、ライト可能にするための準備期間（データインプットコマンド、ページアドレス）を要し、その後はデータのアクセスのみを連続するように動作する。 In the case of the read operation, as shown in FIG. 4A, the memory control unit 11 issues a read command and a page address command to the flash ROM 8, and the BUSY / READY signal of the flash ROM 8 becomes READY, and the data in the flash ROM 8 When reading is possible, a plurality of data (16 bits) stored in a designated page in the flash ROM 8 are sequentially read onto the data bus.
In the case of a write operation, as shown in FIG. 4B, the memory control unit 11 issues a data input command and a page address command to the flash ROM 8 and sequentially transfers data (16 bits) on the data bus. Writing is performed on a designated page in the flash ROM 8, and when the BUSY / READY signal of the flash ROM 8 becomes READY and the data writing of the flash ROM 8 is completed, the process proceeds to the next process.
As described above, the access to the flash ROM 8 includes a preparation period (a period until a response to the READY signal of the read command, the page address, and the BUSY / READY signal) for enabling the data in the page to be read at the start of access, A preparation period (data input command, page address) for enabling writing is required, and thereafter, only data access is continued.

次に、本発明の特徴となるデータ転送の動作を従来と対比しながら説明する。
Ｂ−１．フラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送について
まず、従来におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送について説明する。
図５は、従来におけるＤＭＡ転送のタイムチャートを示す図である。
従来は、ＣＰＵ３からメモリ制御部１１にＤＭＡ転送開始の制御信号が送られると、メモリ制御部１１は、フラッシュＲＯＭ８に対し、リードコマンド、ページアドレスコマンドを発行する。そして、フラッシュＲＯＭ８のＢＵＳＹ／ＲＥＡＤＹ信号がＲＥＡＤＹになり、フラッシュＲＯＭ８からのデータリードが可能になると、フラッシュＲＯＭ８に制御信号を送ることにより、１６ｂｉｔのデータを２回読み出すことにより、３２ｂｉｔのデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出す。つまり、アドレス０データと、アドレス１データとを別々に読み出す。 Next, the data transfer operation, which is a feature of the present invention, will be described in comparison with the conventional one.
B-1. DMA transfer from the flash ROM 8 to the SDRAM 7 First, a conventional DMA transfer from the flash ROM 8 to the SDRAM 7 will be described.
FIG. 5 is a diagram showing a time chart of conventional DMA transfer.
Conventionally, when a control signal for starting DMA transfer is sent from the CPU 3 to the memory control unit 11, the memory control unit 11 issues a read command and a page address command to the flash ROM 8. When the BUSY / READY signal of the flash ROM 8 becomes READY and data read from the flash ROM 8 becomes possible, the control signal is sent to the flash ROM 8 to read the 16-bit data twice, so that the 32-bit data (address 0 data and address 1 data) are read out on the data bus. That is, address 0 data and address 1 data are read separately.

そして、フラッシュＲＯＭ８から３２ｂｉｔのデータが読み出されると、制御部１１は、ＳＤＲＡＭ７をアクティブ状態にしてから、ライト状態にしてデータバス上にある３２ビットのデータ（アドレス０データとアドレス１データ）のＳＤＲＡＭ７への書き込みを行なってから、ＳＤＲＡＭ７をプリチャージ状態にする。ＳＤＲＡＭ７への書き込みは、アドレス０データとアドレス１データとをまとめて行なう。
そして、また同様にフラッシュＲＯＭ８から１６ｂｉｔのデータを２回読み出して、ＳＤＲＡＭ７に転送するという動作を繰り返す。 When 32-bit data is read from the flash ROM 8, the control unit 11 sets the SDRAM 7 in the active state, then writes it into the write state, and writes the SDRAM 7 of 32-bit data (address 0 data and address 1 data) on the data bus. After writing to the SDRAM 7, the SDRAM 7 is brought into a precharge state. Writing to the SDRAM 7 is performed by collectively address 0 data and address 1 data.
Similarly, the operation of reading 16-bit data from the flash ROM 8 twice and transferring it to the SDRAM 7 is repeated.

次に、本発明におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送について説明する。
図６は、本発明におけるＤＭＡ転送のタイムチャートを示す図である。
本発明では、図を見るとわかるように、フラッシュＲＯＭ８から２回目のデータ（３２ｂｉｔのデータが揃うときのデータ、つまり、アドレス１データ）を読み出している間に、制御部１１は、ＳＤＲＡＭ７をアクティブ状態にし、フラッシュＲＯＭ８から２回目の読出しにより３２ｂｉｔのデータが揃うと、ＳＤＲＡＭ７をライト状態にして、フラッシュＲＯＭ８から読み出されたデータバス上にある３２ｂｉｔのデータのＳＤＲＡＭ７への書き込みを行なう。
そして、ＳＤＲＡＭ７への書き込みが終わると、メモリ制御部１１は、ＳＤＲＡＭ７をプリチャージ状態にし、そのときに、フラッシュＲＯＭ８から１６ｂｉｔのデータ（アドレス２データ）の読出しを行い、ＳＤＲＡＭ７がアクティブ状態のときに残りの１６ｂｉｔのデータ（アドレス３データ）の読出しを行なうという動作を繰り返す。
つまり、ＳＤＲＡＭへのアクセス（書き込み）の際に必要な準備期間（アクティブ状態、プリチャージ状態）のときに、フラッシュＲＯＭ８へアクセスする（読み出し）ことによりデータの転送時間を短くするというものである。 Next, DMA transfer from the flash ROM 8 to the SDRAM 7 in the present invention will be described.
FIG. 6 is a diagram showing a time chart of DMA transfer in the present invention.
In the present invention, as can be seen from the figure, the controller 11 activates the SDRAM 7 while reading the second data (data when 32 bits of data are prepared, that is, address 1 data) from the flash ROM 8. When the 32-bit data is prepared by the second reading from the flash ROM 8, the SDRAM 7 is set in the write state, and the 32-bit data read from the flash ROM 8 on the data bus is written into the SDRAM 7.
When the writing to the SDRAM 7 is finished, the memory control unit 11 puts the SDRAM 7 in a precharged state, reads 16-bit data (address 2 data) from the flash ROM 8 at that time, and when the SDRAM 7 is in the active state. The operation of reading the remaining 16-bit data (address 3 data) is repeated.
That is, the data transfer time is shortened by accessing (reading) the flash ROM 8 during a preparation period (active state, precharge state) necessary for accessing (writing) the SDRAM.

Ｂ−２．ＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送について
まず、従来におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送について説明する。
図７は、従来におけるＤＭＡ転送のタイムチャートを示す図である。
従来は、ＣＰＵ３からメモリ制御部１１にＤＭＡ転送開始の制御信号が送られてくると、メモリ制御部１１は、フラッシュＲＯＭ８に対しデータインプットコマンド、ページアドレスコマンドを発行する。 B-2. DMA transfer from SDRAM 7 to flash ROM 8 First, a conventional DMA transfer from SDRAM 7 to flash ROM 8 will be described.
FIG. 7 is a diagram showing a time chart of conventional DMA transfer.
Conventionally, when a DMA transfer start control signal is sent from the CPU 3 to the memory control unit 11, the memory control unit 11 issues a data input command and a page address command to the flash ROM 8.

そして、メモリ制御部１１は、ＳＤＲＡＭ７をアクティブ状態にしてから、リード状態にしてＤＲＡＭから３２ｂｉｔのデータ（アドレス０データ及びアドレス１データ）をデータバス上に読み出し、その後プリチャージ状態にする。
そして、メモリ制御部１１は、フラッシュＲＯＭ８から１６ｂｉｔのデータを２回書き込むことにより、３２ｂｉｔのデータを書き込む。つまり、アドレス０データを書き込んでから、アドレス１データを書き込む。
そして、また同様にＳＤＲＡＭ７から３２ｂｉｔのデータを読み出して、ＳＤＲＡＭ７に２回に分けて書き込むという動作を繰り返す。 Then, the memory control unit 11 sets the SDRAM 7 in the active state, reads the 32-bit data (address 0 data and address 1 data) from the DRAM onto the data bus, and then sets the precharge state.
Then, the memory control unit 11 writes 32-bit data by writing 16-bit data from the flash ROM 8 twice. That is, address 1 data is written after address 0 data is written.
Similarly, the operation of reading out the 32-bit data from the SDRAM 7 and writing it in the SDRAM 7 in two steps is repeated.

次に、本発明におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送について説明する。
図８は、本発明におけるＤＭＡ転送のタイムチャートを示す図である。
本発明では、図を見るとわかるように、ＳＤＲＡＭ７からデータを読出してからＳＤＲＡＭ７をプチチャージ状態にしている間に、データバス上にある１６ｂｉｔのデータ（アドレス０データ）をフラッシュＲＯＭ８に書き込み、そして、ＳＤＲＡＭ７をアクティブ状態にしている間に、データバス上にある残りの１６ｂｉｔのデータ（アドレス１データ）をフラッシュＲＯＭ８に書き込む。
そして、また同様にＳＤＲＡＭ７をリード状態にして３２ｂｉｔのデータをデータバス上に読出して、ＳＤＲＡＭ７がプリチャージ状態、アクティブ状態のときにフラッシュＲＯＭ８にデータを書き込むという動作を繰り返す。
つまり、ＳＤＲＡＭへのアクセス（読み出し）の際に必要な準備期間（アクティブ状態、プリチャージ状態）のときに、フラッシュＲＯＭ８へアクセスする（書き込み）ことによりデータの転送時間を短くするというものである。 Next, DMA transfer from the SDRAM 7 to the flash ROM 8 in the present invention will be described.
FIG. 8 is a diagram showing a time chart of DMA transfer in the present invention.
In the present invention, as can be seen from the drawing, 16-bit data (address 0 data) on the data bus is written to the flash ROM 8 while the SDRAM 7 is in the petit charge state after data is read from the SDRAM 7, and While the SDRAM 7 is in the active state, the remaining 16-bit data (address 1 data) on the data bus is written into the flash ROM 8.
Similarly, the SDRAM 7 is set in a read state to read 32-bit data onto the data bus, and the operation of writing data to the flash ROM 8 when the SDRAM 7 is in a precharge state or an active state is repeated.
That is, the data transfer time is shortened by accessing (writing) the flash ROM 8 during a preparation period (active state, precharge state) necessary for accessing (reading) the SDRAM.

このように、本発明のＳＤＲＡＭ７とフラッシュＲＯＭ８間のＤＭＡ転送は、ＳＤＲＡＭ７へのアクティブ状態、プリチャージ状態時などの、ＳＤＲＡＭ７とデータバスとのデータ入出力が行なわれていないときにフラッシュＲＯＭ８とデータバスとのデータの入出力を行なうというものである。   As described above, the DMA transfer between the SDRAM 7 and the flash ROM 8 of the present invention is performed when the data is not input / output between the SDRAM 7 and the data bus in the active state or the precharge state to the SDRAM 7. Data is input / output from / to the bus.

次に、本発明の特徴となるデータ転送を行なうタイミングについて説明する。
（１）電源投入時の動作モードなどの環境設定内容の設定及び変更された場合
環境設定内容（操作音をＯｎにするかＯｆｆするかの設定などデジタルカメラの動作等に必要な諸条件のことをいう）、２Ｋバイトとし、電源Ｏｎ時にフラッシュＲＯＭ８から環境設定内容の情報をＳＤＲＡＭ７に転送するときに本発明のデータ転送を行なう。そして、ＳＤＲＡＭ７に転送された情報に基づいて環境設定を反映させる。つまり、データの復元時に本発明のデータ転送を行なう。
また、ユーザによって環境設定内容が変更された場合は、それに応じてＤＲＡＭに記憶させている環境設定内容も変更されるので、ＳＤＲＡＭ７に記憶されている環境設定内容の情報が変更されるたびにＳＤＲＡＭ７からフラッシュＲＯＭ８へデータ転送を行なう。このときの転送も本発明のデータ転送を行なうようにする。つまり、データの退避時（記録時）に本発明のデータ転送を行なう。
これにより、電源ＯＮ時にユーザが間違って電池を抜いたり、デジタルカメラの落下により電池が抜けてしまった場合でも、変更後の環境設定内容はフラッシュＲＯＭ８に記録されている。 Next, the timing for performing data transfer, which is a feature of the present invention, will be described.
(1) When the environmental settings such as the operation mode at power-on are set or changed Environmental settings (various conditions necessary for the operation of the digital camera, such as whether the operation sound is turned on or off) The data transfer according to the present invention is performed when the environment setting content information is transferred from the flash ROM 8 to the SDRAM 7 when the power is on. Then, the environment setting is reflected based on the information transferred to the SDRAM 7. That is, the data transfer according to the present invention is performed when data is restored.
Further, when the environment setting content is changed by the user, the environment setting content stored in the DRAM is also changed accordingly, so that whenever the environment setting content information stored in the SDRAM 7 is changed, the SDRAM 7 To the flash ROM 8. At this time, the data transfer of the present invention is also performed. That is, the data transfer of the present invention is performed when data is saved (at the time of recording).
As a result, even if the user accidentally pulls out the battery when the power is turned on, or the battery is removed due to the fall of the digital camera, the changed environment setting contents are recorded in the flash ROM 8.

（２）電源Ｏｆｆ時
ユーザによって電源Ｏｆｆ操作が行なわれた場合やバッテリが所定電圧まで降下した場合は、電源Ｏｆｆに先立ってＳＤＲＡＭ７からフラッシュＲＯＭ８へ転送するときに本発明のデータ転送を行なう。これにより、迅速に電源をＯｆｆすることができる。 (2) When the power is turned off When the power is turned off by the user or when the battery drops to a predetermined voltage, the data transfer according to the present invention is performed when the data is transferred from the SDRAM 7 to the flash ROM 8 before the power is turned off. As a result, the power supply can be quickly turned off.

（３）動画撮影記録時及び静止画撮影記録時
ユーザによって動画撮影が指示されて、動画撮影記録処理を開始すると、撮像部２によって撮像されたフレームデータは順次ＳＤＲＡＭ７に記憶され、その記憶されたフレームデータがフラッシュＲＯＭ８に記録されるので、その際にも本発明のデータ転送を行なうようにする。
また、静止画撮影記録時においても同様に、ＳＤＲＡＭ７に記録された静止画像データをフラッシュＲＯＭ８に記録する際も本発明のデータ転送を行うようにする。 (3) At the time of moving image recording / recording When recording a moving image is instructed by the user and the moving image recording process is started, the frame data captured by the imaging unit 2 is sequentially stored in the SDRAM 7 and stored. Since the frame data is recorded in the flash ROM 8, the data transfer of the present invention is also performed at that time.
Similarly, at the time of still image shooting and recording, the data transfer of the present invention is also performed when still image data recorded on the SDRAM 7 is recorded on the flash ROM 8.

Ｄ．以上のように、第１の実施の形態においては、ＳＤＲＡＭ７へのアクセスの際に必要な準備期間（アクティブ状態、プリチャージ状態）のときに、フラッシュＲＯＭ８へアクセスするようにしたので、ＳＤＲＡＭ７とフラッシュＲＯＭ８間のデータの転送を高速に行なえることができ、転送時間を短くすることができる。
また、電源投入時や環境設定内容の変更時には、本発明のデータ転送を行なうようにしたので、バッテリが急になくなったり、電池が抜けてしまった場合でも、データ消失を防ぐことができる。
また、電源オフに先立って本発明のデータ転送を行なうようにしたので、迅速にデータをフラッシュＲＯＭ８に記録することができる。
また、動画撮影記録時や静止画撮影時において、ＳＤＲＡＭ７に一時記憶されている画像データ（動画のフレームデータや静止画像データ）を迅速にフラッシュＲＯＭ８に記録させることができる。 D. As described above, in the first embodiment, the flash ROM 8 is accessed during the preparation period (active state, precharge state) necessary for accessing the SDRAM 7, so that the SDRAM 7 and the flash Data transfer between the ROMs 8 can be performed at high speed, and the transfer time can be shortened.
In addition, since the data transfer according to the present invention is performed when the power is turned on or when the environment setting is changed, data loss can be prevented even when the battery suddenly runs out or the battery is removed.
In addition, since the data transfer according to the present invention is performed prior to turning off the power, the data can be quickly recorded in the flash ROM 8.
In addition, image data (moving image frame data or still image data) temporarily stored in the SDRAM 7 can be quickly recorded in the flash ROM 8 during moving image recording and still image shooting.

なお、上記実施の形態においてはＳＤＲＡＭ７を用いて説明したが、ＳＤＲＡＭ７に限られず不揮発性のメモリであればなんでもよい。また、フラッシュＲＯＭ８も同様に、揮発性のメモリであればなんでもよい。
また、上記実施の形態においては、電源投入時、環境設定内容の変更時、や電源Ｏｆｆ時、動画撮影記録時において、本発明のデータ転送を行なうようにしたが、これに限られず、ＳＤＲＡＭ７とフラッシュＲＯＭ８との間でデータの転送を行なうときには、本発明のデータ転送を行なうようにしてもよい。
主に、データの退避時（記録時）には、ＳＤＲＡＭ７からフラッシュＲＯＭ８にデータ転送を行ない、データの復元時には、フラッシュＲＯＭ８からＳＤＲＡＭにデータ転送を行なうのが通常である。 In the above embodiment, the SDRAM 7 has been described. However, the present invention is not limited to the SDRAM 7, and any nonvolatile memory may be used. Similarly, the flash ROM 8 may be any volatile memory.
In the above embodiment, the data transfer according to the present invention is performed when the power is turned on, when the environment setting is changed, when the power is turned off, and when the moving image is recorded. However, the present invention is not limited to this. When transferring data to or from the flash ROM 8, data transfer according to the present invention may be performed.
In general, data is transferred from the SDRAM 7 to the flash ROM 8 when data is saved (recorded), and data is normally transferred from the flash ROM 8 to the SDRAM when data is restored.

また、上記実施の形態においては、フラッシュＲＯＭ８は、１回のアクセスで１６ｂｉｔのデータの入出力を行なえるもので説明したが、１回のアクセスで８ビットのデータの入出力しか行なえないものであってもよい。この場合は３２ｂｉｔのデータの入出力を行なうためには４回のアクセスを行なう必要があり、この４回のアクセスのうち２回のアクセスは、所定の準備期間（プリチャージなど）に行なうようにする。   In the above embodiment, the flash ROM 8 has been described as being capable of inputting / outputting 16-bit data in one access. However, the flash ROM 8 can only input / output 8-bit data in one access. There may be. In this case, in order to input / output 32-bit data, it is necessary to perform four accesses. Of these four accesses, two accesses are performed during a predetermined preparation period (such as precharge). To do.

また、本発明は、上記の実施の形態に限定されるものではなく、携帯電話、ＰＤＡ、パソコン、ＩＣレコーダ、デジタルビデオカメラ等でもよく、要は揮発性と不揮発性を備えた機器であれば何でもよい。   Further, the present invention is not limited to the above-described embodiment, and may be a mobile phone, a PDA, a personal computer, an IC recorder, a digital video camera, or the like, as long as the device is volatile and non-volatile. Anything

本発明の実施の形態のデジタルカメラ１のブロック図である。1 is a block diagram of a digital camera 1 according to an embodiment of the present invention. ＡＳＩＣ４の電気的な概略構成を示すブロック図である。It is a block diagram which shows the electrical schematic structure of ASIC4. ＳＤＲＡＭ７の読出し、書き込み動作を示すタイムチャートである。3 is a time chart showing read and write operations of the SDRAM 7; フラッシュＲＯＭ８の読出し、書き込み動作を示すタイムチャートである。3 is a time chart showing read and write operations of the flash ROM 8. 従来におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送のタイムチャートを示す図である。It is a figure which shows the time chart of the DMA transfer from the flash ROM 8 to the SDRAM 7 in the past. 本発明におけるフラッシュＲＯＭ８からＳＤＲＡＭ７へのＤＭＡ転送のタイムチャートを示す図である。It is a figure which shows the time chart of the DMA transfer from the flash ROM8 to SDRAM7 in this invention. 従来におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送のタイムチャートを示す図である。It is a figure which shows the time chart of the DMA transfer from SDRAM7 to the flash ROM 8 in the past. 本発明におけるＳＤＲＡＭ７からフラッシュＲＯＭ８へのＤＭＡ転送のタイムチャートを示す図である。It is a figure which shows the time chart of DMA transfer from SDRAM7 to flash ROM8 in this invention.

符号の説明Explanation of symbols

１ デジタルカメラ
２ 撮影部
３ ＣＰＵ
４ ＡＳＩＣ
５ ＬＣＤ
６ キー入力部
７ ＳＤＲＡＭ７
８ フラッシュＲＯＭ８
１１ メモリ制御部
１２ ＳＲＡＭ
１３ ＬＣＤ制御部
１４ キー入力部制御部

1 Digital Camera 2 Shooting Unit 3 CPU
4 ASIC
5 LCD
6 Key input section 7 SDRAM 7
8 Flash ROM 8
11 Memory Control Unit 12 SRAM
13 LCD control unit 14 Key input unit control unit

Claims (11)

第１のメモリデバイスと、
第２のメモリデバイスと、
前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることにより前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間のデータ転送を行なう制御部と、
を備えた撮像装置であって、
前記第１のメモリデバイスは、
前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを１回行う毎に所定の準備期間が必要なメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスの前記所定の準備期間の間に前記第２のメモリデバイスに対して前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを行なわせることによりデータの転送を行なうことを特徴とする撮像装置。 A first memory device;
A second memory device;
A data bus common to both the first memory device and the second memory device;
A controller for transferring data between the first memory device and the second memory device via the data bus by accessing the first memory device and the second memory device;
An imaging device comprising:
The first memory device is
A memory device that requires a predetermined preparation period each time data output on the data bus or data input from the data bus is accessed once;
The controller is
By causing the second memory device to output data on the data bus or access data input from the data bus during the predetermined preparation period of the first memory device. An image pickup apparatus for transferring data. 前記第２のメモリデバイスは、
前記所定の準備期間を必要とせずに、前記データバス上へのデータの出力又は前記データバス上からのデータの入力を連続して複数回行うことが可能なメモリデバイスであり、
前記第１のメモリデバイスが１回のアクセスで前記データバスにデータを入出力する単位は、前記第２のメモリデバイスが１回のアクセスで前記データバスにデータを入出力する単位の２倍の量であることを特徴とする請求項１記載の撮像装置。 The second memory device is
A memory device capable of continuously outputting data to the data bus or inputting data from the data bus a plurality of times without requiring the predetermined preparation period,
The unit in which the first memory device inputs / outputs data to / from the data bus in one access is twice the unit in which the second memory device inputs / outputs data from / to the data bus in one access. The imaging apparatus according to claim 1, wherein the imaging apparatus is a quantity. 前記第１のメモリデバイスは、
１回のアクセスでのデータ入力又はデータ出力の前後の両方に前記所定の準備期間が必要なメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスの１回のアクセスに対して前記第２のメモリデバイスに２回アクセスすることによりデータの転送を行ない、前記第２のメモリデバイスの前記２回のアクセスのうち１回目のアクセスを、前記第１のメモリデバイスに対するアクセスの後の前記所定の準備期間の間に行い、前記第２のメモリデバイスの前記２回のアクセスのうち２回目のアクセスを、前記第１のメモリデバイスに対するアクセスの前の前記所定の準備期間の間に行なうことを特徴とする請求項２記載の撮像装置。 The first memory device is
A memory device that requires the predetermined preparation period both before and after data input or data output in one access;
The controller is
Data is transferred by accessing the second memory device twice in response to one access of the first memory device, and the first of the two accesses of the second memory device. An access is performed during the predetermined preparation period after the access to the first memory device, and a second of the two accesses of the second memory device is performed in the first memory device. The imaging apparatus according to claim 2, wherein the imaging apparatus is performed during the predetermined preparatory period before access to. 前記制御部は、
前記データ転送に必要な時間を、前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通する複数の区間に分割し、各区間毎に各メモリデバイスに対するデータ出力期間又はデータ入力期間又は前記所定の準備期間又はその他の待機期間のいずれかを割り当てるようにし、この割り当てにおいて、前記第１のメモリデバイスの前記所定の準備期間と前記第２のメモリデバイスに対するデータ出力期間又はデータ入力期間とを同じ区間に割り当てるようにしたことを特徴とする請求項１乃至３の何れかに記載の撮像装置。 The controller is
The time required for the data transfer is divided into a plurality of sections common to both the first memory device and the second memory device, and a data output period or a data input period for each memory device for each section Alternatively, either the predetermined preparation period or another waiting period is assigned, and in this assignment, the predetermined preparation period of the first memory device and the data output period or data input period of the second memory device The imaging apparatus according to claim 1, wherein: is assigned to the same section. 前記第１のメモリデバイスは、揮発性のメモリデバイスであり、
前記第２のメモリデバイスは、
アクセスの開始時に準備期間を要する不揮発性のメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスから前記第２のメモリデバイスへのデータの退避時、又は、前記第２のメモリデバイスから前記第１のメモリデバイスへのデータの復元時に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることによりデータの転送を行なうことを特徴とする請求項１乃至４の何れかに記載の撮像装置。 The first memory device is a volatile memory device;
The second memory device is
A non-volatile memory device that requires a preparation period at the start of access,
The controller is
When saving data from the first memory device to the second memory device or restoring data from the second memory device to the first memory device, the first memory device and the The imaging apparatus according to claim 1, wherein data is transferred by accessing the second memory device. 電源をオフする電源オフ手段を備え、
前記制御部は、
前記電源オフ手段による電源のオフに先立って、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送することを特徴とする請求項１乃至５の何れかに記載の撮像装置。 A power-off means for turning off the power,
The controller is
Prior to turning off the power by the power-off means, the first memory device and the second memory device are accessed, and the data of the first memory device is transferred to the second memory device. The imaging apparatus according to claim 1, wherein the imaging apparatus is characterized. 環境設定内容の設定を変更する設定変更手段と、
前記設定変更手段により設定変更された環境設定内容の情報を前記第１のメモリデバイスに記憶させる記憶制御手段と、
を備え、
前記制御部は、
前記記憶制御手段により前記第１のメモリデバイスに記憶されているデータの内容が変更された場合に、前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスのデータを前記第２のメモリデバイスに転送することを特徴とする請求項１乃至５の何れかに記載の撮像装置。 A setting change means for changing the setting of the environment setting content;
Storage control means for storing in the first memory device information on the environment setting contents changed by the setting changing means;
With
The controller is
When the content of data stored in the first memory device is changed by the storage control means, the first memory device is accessed by accessing the first memory device and the second memory device. The image pickup apparatus according to claim 1, wherein the data is transferred to the second memory device. 被写体を撮像する撮像手段と、
前記撮像手段により撮像された画像データを前記第１のメモリデバイスに一時記憶させる記憶制御手段と、
を備え、
前記制御部は、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスして、前記第１のメモリデバイスに一時記憶された画像データを前記第２のメモリデバイスに転送して保存することを特徴とする請求項１乃至５の何れかに記載の撮像装置。 Imaging means for imaging a subject;
Storage control means for temporarily storing image data imaged by the imaging means in the first memory device;
With
The controller is
The first memory device and the second memory device are accessed, and image data temporarily stored in the first memory device is transferred to and stored in the second memory device. Item 6. The imaging device according to any one of Items 1 to 5. 前記記憶制御手段によって前記第１のメモリデバイスに一時記憶された画像データに対して画像加工処理又はデータ圧縮処理を施す画像処理手段を備え、
前記制御部は、
前記画像処理手段により前記第１のメモリデバイス上で画像加工処理又はデータ圧縮処理が施された後の画像データを前記第２のメモリデバイスに転送して保存することを特徴とする請求項８記載の撮像装置。 Image processing means for performing image processing or data compression processing on the image data temporarily stored in the first memory device by the storage control means;
The controller is
9. The image data that has been subjected to image processing or data compression processing on the first memory device by the image processing means is transferred to and stored in the second memory device. Imaging device. 前記記憶制御手段は、
ユーザによって連続撮影の指示が行われた場合に、前記撮像手段により順次撮像される画像データを前記第１のメモリデバイスに順次追加して一時記憶させ、
前記制御部は、
前記記憶制御手段により、より早い時期に一時記憶された画像データを前記第２のメモリデバイスに転送させてから、次に早く一時記憶された画像データを前記第２のメモリデバイスに転送させることを特徴とする請求項８又は９記載の撮像装置。 The storage control means includes
When a user instructs continuous shooting, image data sequentially captured by the imaging unit is sequentially added to the first memory device and temporarily stored.
The controller is
The storage control means causes image data temporarily stored at an earlier time to be transferred to the second memory device, and then causes image data temporarily stored next to be transferred to the second memory device. The imaging apparatus according to claim 8 or 9, wherein the imaging apparatus is characterized. 第１のメモリデバイスと、
第２のメモリデバイスと、
前記第１のメモリデバイスと前記第２のメモリデバイスとの両方に共通するデータバスと、
前記第１のメモリデバイス及び前記第２のメモリデバイスにアクセスすることにより前記データバスを介して前記第１のメモリデバイスと前記第２のメモリデバイスとの間のデータ転送を行なう制御部と、
を備えたデータ転送装置であって、
前記第１のメモリデバイスは、
前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを１回行う毎に所定の準備期間が必要なメモリデバイスであり、
前記制御部は、
前記第１のメモリデバイスの前記所定の準備期間の間に前記第２のメモリデバイスに対して前記データバス上へのデータの出力又は前記データバス上からのデータの入力のアクセスを行なわせることによりデータの転送を行なうことを特徴とするデータ転送装置。

A first memory device;
A second memory device;
A data bus common to both the first memory device and the second memory device;
A controller for transferring data between the first memory device and the second memory device via the data bus by accessing the first memory device and the second memory device;
A data transfer device comprising:
The first memory device is
A memory device that requires a predetermined preparation period each time data output on the data bus or data input from the data bus is accessed once;
The controller is
By causing the second memory device to output data on the data bus or access data input from the data bus during the predetermined preparation period of the first memory device. A data transfer apparatus for transferring data.

JP2006027973A 2006-02-06 2006-02-06 Imaging device and data transfer device Expired - Fee Related JP4930825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027973A JP4930825B2 (en) 2006-02-06 2006-02-06 Imaging device and data transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027973A JP4930825B2 (en) 2006-02-06 2006-02-06 Imaging device and data transfer device

Publications (2)

Publication Number Publication Date
JP2007207138A true JP2007207138A (en) 2007-08-16
JP4930825B2 JP4930825B2 (en) 2012-05-16

Family

ID=38486527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027973A Expired - Fee Related JP4930825B2 (en) 2006-02-06 2006-02-06 Imaging device and data transfer device

Country Status (1)

Country Link
JP (1) JP4930825B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113899312A (en) * 2021-09-30 2022-01-07 苏州天准科技股份有限公司 Image measuring equipment and image measuring method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301739A (en) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd Memory controller and semiconductor device
JP2006031147A (en) * 2004-07-13 2006-02-02 Matsushita Electric Ind Co Ltd Memory controller and memory control method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301739A (en) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd Memory controller and semiconductor device
JP2006031147A (en) * 2004-07-13 2006-02-02 Matsushita Electric Ind Co Ltd Memory controller and memory control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113899312A (en) * 2021-09-30 2022-01-07 苏州天准科技股份有限公司 Image measuring equipment and image measuring method

Also Published As

Publication number Publication date
JP4930825B2 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5090819B2 (en) Memory card and data storage method
JP3825465B2 (en) Memory card and memory card system
JP4628750B2 (en) Flash memory device with built-in buffer memory and flash memory system
US20080195800A1 (en) Flash Memory Device and Flash Memory System Including a Buffer Memory
WO2010134300A1 (en) Memory controller, nonvolatile storage device, accessing device, nonvolatile storage system, and method and program for writing data
KR101038146B1 (en) A memory system with a semiconductor memory device
US20060174148A1 (en) Controller and method for power-down mode in memory card system
JP5194703B2 (en) Data processing apparatus and shared memory access method
JP2003317489A (en) Nonvolatile semiconductor memory device, method for controlling its write of data, and program
KR100598907B1 (en) Flash memory capable of performing continuous sequential read/write
JP4254932B2 (en) Memory controller and flash memory system
JP2007164355A (en) Non-volatile storage device, data reading method therefor, and data writing method therefor
JPH07114500A (en) Nonvolatile memory device
WO2006051779A1 (en) Nonvolatile storage device control method, memory controller and nonvolatile storage device
JP4930825B2 (en) Imaging device and data transfer device
KR101068829B1 (en) Imaging device and method for processing image rotation
CA2619344C (en) Content data storage device and its control method
JP4645043B2 (en) MEMORY CONTROLLER, NONVOLATILE MEMORY DEVICE, AND NONVOLATILE MEMORY SYSTEM
JP2009231900A (en) Image pickup device
JP2006277736A (en) Writing method of nonvolatile storage device
JP4786155B2 (en) Semiconductor device and semiconductor device refresh processing method
JPWO2008102610A1 (en) MEMORY CONTROLLER, NONVOLATILE STORAGE DEVICE, AND NONVOLATILE STORAGE SYSTEM
JP2008021335A (en) Nonvolatile storage device, writing method of nonvolatile storage memory and controller
JP2007310927A (en) Nonvolatile memory, memory controller, and nonvolatile storage device and system
JP2016154031A (en) Solid state drive (ssd) device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Ref document number: 4930825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees