JP2007206273A - Image display device and driving method thereof - Google Patents

Image display device and driving method thereof Download PDF

Info

Publication number
JP2007206273A
JP2007206273A JP2006023660A JP2006023660A JP2007206273A JP 2007206273 A JP2007206273 A JP 2007206273A JP 2006023660 A JP2006023660 A JP 2006023660A JP 2006023660 A JP2006023660 A JP 2006023660A JP 2007206273 A JP2007206273 A JP 2007206273A
Authority
JP
Japan
Prior art keywords
capacitive element
terminal
image display
capacitor
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006023660A
Other languages
Japanese (ja)
Other versions
JP5154755B2 (en
Inventor
Chikatomo Takasugi
親知 高杉
Kohei Ebino
浩平 戎野
Yoshinao Kobayashi
芳直 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006023660A priority Critical patent/JP5154755B2/en
Publication of JP2007206273A publication Critical patent/JP2007206273A/en
Application granted granted Critical
Publication of JP5154755B2 publication Critical patent/JP5154755B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve the write efficiency of a pixel circuit in an image display device. <P>SOLUTION: A driving method of an image display device including a light emitting means, a driver means for controlling light emission of the light emitting means, a first capacitive element connected to a control terminal of the driver means, and a second capacitive element which is connected to a pixel signal line for supplying an image signal potential corresponding to light emission luminance of the light emitting means and is connected to the first capacitive element, includes steps of; detecting a threshold voltage of the driver means and causing the first capacitive element to hold a voltage corresponding to the threshold voltage; causing the second capacitive element to hold an image signal voltage by writing a voltage corresponding to an image signal into the second capacitive element through a signal line; and applying an addition voltage of the threshold voltage held in the first capacitive element and the image signal voltage held in the second capacitive element, between the control terminal of the driver means and a first terminal or a second terminal by electrically connecting the first capacitive element and the second capacitive element in series. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、有機EL(Electroluminescence)ディスプレイ装置等の画像表示装置およびその駆動方法に関するものである。   The present invention relates to an image display device such as an organic EL (Electroluminescence) display device and a driving method thereof.

従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する有機EL素子を用いた画像表示装置が提案されている。   Conventionally, an image display device using an organic EL element having a function of generating light by recombination of holes and electrons injected into a light emitting layer has been proposed.

この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ(Thin Film Transistor:以下「TFT」という)や有機EL素子の一つである有機発光ダイオード(Organic Light Emitting Diode:以下「OLED」と表記)などが各画素を構成しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。   In this type of image display device, for example, a thin film transistor (hereinafter referred to as “TFT”) formed of amorphous silicon, polycrystalline silicon, or the like, or an organic light emitting diode (Organic Light Emitting Diode): (Hereinafter referred to as “OLED”) constitutes each pixel, and the luminance of each pixel is controlled by setting an appropriate current value to each pixel.

例えば、下記非特許文献1には、各画素に設けられた駆動トランジスタにおける閾値電圧のばらつきに起因して発生する輝度むらの改善を目的として、電流駆動型発光素子であるOLEDと、OLEDに流れる電流を制御する、例えばTFTなどの駆動トランジスタとが直列に配置された画素を複数具備し、予め検出した駆動トランジスタの閾値電圧に基づいて各画素の発光素子に流れる電流を制御するようにした画像表示装置が開示されている。   For example, in Non-Patent Document 1 below, a current-driven light-emitting element OLED and an OLED flow for the purpose of improving luminance unevenness caused by variations in threshold voltage among drive transistors provided in each pixel. An image that includes a plurality of pixels that are arranged in series with drive transistors such as TFTs that control the current, for example, and that controls the current that flows through the light-emitting elements of the pixels based on the threshold voltage of the drive transistor that is detected in advance. A display device is disclosed.

一方、上述のような、閾値電圧を予め検出する方式の画像表示装置では、OLEDを発光させるための事前工程として、閾値電圧を検出する閾値電圧検出工程と画像信号を書き込む工程とを設ける必要があるので、ときに、これらの工程を完了させるまでの時間が長くなって十分な発光時間を確保することができず、リフレッシュレートを低下せざるを得ない場合があるといった問題点も指摘されていた(例えば、下記特許文献1など)。なお、この特許文献1には、リフレッシュレートの低下を抑制することを目的として、画像信号を書き込む工程までの時間を短縮するようにした画像表示装置の種々の構成例が開示されている。   On the other hand, in the image display device that detects the threshold voltage in advance as described above, it is necessary to provide a threshold voltage detection step for detecting the threshold voltage and a step for writing the image signal as the preliminary steps for causing the OLED to emit light. Therefore, it has been pointed out that sometimes it takes a long time to complete these steps, so that sufficient light emission time cannot be secured, and the refresh rate has to be lowered. (For example, Patent Document 1 below). Note that Patent Document 1 discloses various configuration examples of an image display device in which the time until a process of writing an image signal is shortened for the purpose of suppressing a decrease in refresh rate.

特開2004−3413598号公報JP 2004-341598 A S.Ono,et al.(2003).Pixel Circuit for a−Si AM−OLED.Proceedings of IDW ’03,pp.255−258.S. Ono, et al. (2003). Pixel Circuit for a-Si AM-OLED. Proceedings of IDW '03, pp. 255-258.

ところで、駆動TFTを流れる電流は、ソース電極電位に対するゲート電極電位の差(以下「Vgs」と表記)と駆動TFT固有の閾値電圧(以下「Vth」と表記)との差の2乗に比例することが知られている。したがって、鮮明な画像を得るためには、このVgsを可能な限り増大させる必要がある。   By the way, the current flowing through the driving TFT is proportional to the square of the difference between the difference between the gate electrode potential with respect to the source electrode potential (hereinafter referred to as “Vgs”) and the threshold voltage specific to the driving TFT (hereinafter referred to as “Vth”). It is known. Therefore, in order to obtain a clear image, it is necessary to increase this Vgs as much as possible.

一方、発光輝度が最高レベルのときと最低レベルのときの駆動TFTに印加されるVgsの差分値である「Vgs振り幅」(=ΔVgs)と呼ばれる指標や、この「Vgs振り幅」と、発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位の差である「画素信号線振り幅」と呼ばれる指標(ΔVdata)と、の比で表される「書き込み効率」(=ΔVgs/ΔVdata)と呼ばれる指標がある。これらの指標間では、画素信号線振り幅が大きくなればVgs振り幅も大きくすることができる関係にあるので、駆動ICを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率が重要な指標となってくる。したがって、上述のような画素回路における設計の容易性を確保するためには、書き込み効率を高める必要がある。   On the other hand, an index called “Vgs swing width” (= ΔVgs), which is a difference value of Vgs applied to the driving TFT when the light emission luminance is the highest level and the lowest level, and the “Vgs swing width” and the light emission “Write efficiency” expressed as a ratio of an index (ΔVdata) called “pixel signal line width” that is a difference in potential supplied to the pixel signal line between when the luminance is at the highest level and when the luminance is at the lowest level There is an index called (= ΔVgs / ΔVdata). Between these indexes, since the Vgs amplitude can be increased if the pixel signal line amplitude is increased, the latter is the case from the viewpoint of miniaturizing the drive IC and ensuring the ease of design. Write efficiency is an important indicator. Therefore, in order to ensure the ease of design in the pixel circuit as described above, it is necessary to increase the writing efficiency.

例えば、特許文献1や非特許文献1には画像表示装置の画素回路が示されているが、かかる画素回路よりも書き込み効率の高い画像表示装置が求められていた。   For example, Patent Document 1 and Non-Patent Document 1 show a pixel circuit of an image display device, but an image display device having higher writing efficiency than such a pixel circuit has been demanded.

本発明は、上記に鑑みてなされたものであって、書き込み効率を効果的に改善する画像表示装置およびその駆動方法を提供することを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to provide an image display apparatus and a driving method thereof that effectively improve writing efficiency.

上述した課題を解決し、目的を達成するために、本発明にかかる画像表示装置の駆動方法は、発光手段と、制御端子、第1端子および第2端子を具備し、前記制御端子と、前記第1端子または前記第2端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の前記制御端子に直接的または間接的に接続される第1容量素子と、前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記第1容量素子に直接的または間接的に接続される第2容量素子と、を備えた画像表示装置の駆動方法において、前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第1容量素子に保持させるステップと、前記画像信号に対応する電圧を前記信号線を介して前記第2容量素子に書き込むことにより、前記第2容量素子に前記画像信号電圧を保持させるステップと、前記第1容量素子と前記第2容量素子とを電気的に直列に接続することにより、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第1端子または前記第2端子のいずれかの端子との間に印加するステップと、を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, a driving method of an image display device according to the present invention includes a light emitting means, a control terminal, a first terminal, and a second terminal, and the control terminal, A driver means for controlling light emission of the light emitting means in accordance with a potential difference applied between one end of the first terminal or the second terminal; and directly or indirectly on the control terminal of the driver means. Connected directly or indirectly to the first capacitor element to be connected and a signal line for supplying an image signal potential corresponding to the light emission luminance of the light emitting means, and directly or indirectly connected to the first capacitor element. A method of driving an image display apparatus comprising: a second capacitive element that detects a threshold voltage of the driver means and holds the voltage corresponding to the threshold voltage in the first capacitive element; signal Writing a corresponding voltage to the second capacitive element via the signal line to cause the second capacitive element to hold the image signal voltage; and electrically connecting the first capacitive element and the second capacitive element By connecting them in series, the voltage of the threshold voltage held in the first capacitive element and the voltage of the image signal voltage held in the second capacitive element are added, and the added voltage is added to the driver means of the driver means. Applying between the control terminal and either the first terminal or the second terminal.

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする。   The image display device driving method according to the next invention is characterized in that, in the above invention, the method further comprises the step of discharging the charge accumulated in the light emitting means.

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記発光手段に蓄積された電荷の放電は、前記第1容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第2容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする。   In the image display apparatus driving method according to the next invention, in the above invention, the discharge of the electric charge accumulated in the light emitting means may be performed after the first capacitive element has held the threshold voltage of the driver means. It is performed before the second capacitance element holds the image signal voltage.

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記第2容量素子に前記画像信号電圧を書き込んでいる間、前記第1容量素子はフローティング状態にあることを特徴とする。   The image display device driving method according to the next invention is characterized in that, in the above invention, the first capacitor element is in a floating state while the image signal voltage is written to the second capacitor element. To do.

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記ドライバ手段の閾値電圧を検出している間、前記第1容量素子と前記第2容量素子とは電気的に並列に接続されていることを特徴とする。   In the image display device driving method according to the next invention, in the above invention, the first capacitive element and the second capacitive element are electrically in parallel while the threshold voltage of the driver means is detected. It is characterized by being connected to.

また、つぎの発明にかかる画像表示装置は、発光手段と、制御端子、第1端子および第2端子を有し、該制御端子と該第1端子または該第2端子のいずれかの端との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第1容量素子と、前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給される第2容量素子と、を備え、前記第2容量素子は、前記発光手段の発光期間中に前記第1容量素子の前記第2電極に直接的または間接的に接続される第2容量素子と、を備えたことを特徴とする。   An image display apparatus according to the next invention has a light emitting means, a control terminal, a first terminal, and a second terminal, and the control terminal and either end of the first terminal or the second terminal. By controlling the current flowing between the first terminal and the second terminal according to the potential difference, the driver means for controlling the light emission of the light emitting means and the control terminal of the driver means directly or indirectly A first capacitive element connected and holding a threshold voltage of the driver means; and a second capacitive element to which an image signal voltage corresponding to the light emission luminance of the light emitting means is supplied via a signal line, The two-capacitance element includes a second capacitance element that is directly or indirectly connected to the second electrode of the first capacitance element during a light emission period of the light-emitting means.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第2容量素子に画像信号電圧を供給している間、前記第1容量素子はフローティング状態にあることを特徴とする。   The image display device according to the next invention is characterized in that, in the above invention, the first capacitor element is in a floating state while an image signal voltage is supplied to the second capacitor element.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記発光手段の発光期間中に、前記第1容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする。   The image display device according to the next invention is characterized in that, in the above invention, the first capacitive element is electrically connected to the control electrode of the driver means during the light emission period of the light emitting means. To do.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第2容量素子は、前記ドライバ手段の前記第1端子または前記第2端子のいずれかの端子に電気的に接続されることを特徴とする。   Further, in the image display device according to the next invention, in the above invention, the second capacitor element is electrically connected to either the first terminal or the second terminal of the driver means. It is characterized by.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記画像データが前記信号線を介して前記第2容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、前記第2容量素子が、前記電位線に電気的に接続されることを特徴とする。   The image display device according to the next invention is the potential line in which the potential is held substantially constant during the writing period in which the image data is written to the second capacitor element via the signal line. The second capacitor element is electrically connected to the potential line.

また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする。   The image display device according to the next invention is characterized in that in the above invention, the image display device further includes a switching element for electrically connecting the pair of electrodes of the second capacitor element for a predetermined period. .

また、つぎの発明にかかる画像表示装置は、上記の発明において、所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、前記閾値電圧検出手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする。   Further, the image display device according to the next invention further includes a switching element that electrically connects between the pair of electrodes of the second capacitor element for a predetermined period in the above invention, and the threshold voltage detecting means The control terminal and the control terminal of the switching element are electrically connected to a common control line.

本発明によれば、ドライバ手段の閾値電圧を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないようにしているので、書き込み効率を効果的に改善することができるという効果が得られる。   According to the present invention, the second capacitive element different from the first capacitive element that holds the threshold voltage of the driver means is provided, and when the image signal voltage is written to the second capacitive element, the other capacitance including the parasitic capacitance is provided. Since the component is not connected in series to the second capacitor element, an effect that the write efficiency can be effectively improved is obtained.

本発明の画像表示装置を説明する前に、まず、上記特許文献1および非特許文献1に示された画像表示装置の書き込み効率について考察する。   Before describing the image display device of the present invention, first, the writing efficiency of the image display devices disclosed in Patent Document 1 and Non-Patent Document 1 will be considered.

非特許文献1では、OLEDの静電容量Coledと、画像信号が書き込まれる補助容量Csとが、書き込み期間中に画像信号線と電源線(またはその同電位線)との間に電気的に接続されることとなり、これらの容量が、上記書き込み効率に大きな影響を及ぼすことになる。いま、駆動TFTやその他のスイッチングトランジスタの寄生容量や、OLEDによる電圧降下を無視すると、非特許文献1に示された画像表示装置(画素回路)の書き込み効率η1は、次式で表される。
η1=Coled/(Coled+Cs) ・・・(1)
In Non-Patent Document 1, the capacitance Coled of the OLED and the auxiliary capacitor Cs into which the image signal is written are electrically connected between the image signal line and the power supply line (or the same potential line) during the writing period. Thus, these capacities greatly affect the write efficiency. When the parasitic capacitance of the driving TFT and other switching transistors and the voltage drop due to the OLED are ignored, the writing efficiency η1 of the image display device (pixel circuit) shown in Non-Patent Document 1 is expressed by the following equation.
η1 = Coled / (Coled + Cs) (1)

同様に、特許文献1に示された画像表示装置(画素回路)の書き込み効率η2を算出すると、次式となる。
η2=Cs/(Cs+Cs2) ・・・(2)
ここで、式(2)におけるCs2は、特許文献1に示されているように、駆動TFTコンデンサのゲート電極−ソース電極間に接続(常時)される容量である。なお、式(2)では、式(1)に存在するColedが含まれていないが、その理由は、特許文献1の画素回路では、画像信号の書き込み期間中に、画像信号線とOLEDとが電気的に接続されないからである。
Similarly, when the writing efficiency η2 of the image display device (pixel circuit) disclosed in Patent Document 1 is calculated, the following equation is obtained.
η2 = Cs / (Cs + Cs2) (2)
Here, Cs2 in Expression (2) is a capacitance connected (always) between the gate electrode and the source electrode of the driving TFT capacitor as disclosed in Patent Document 1. In Equation (2), Coled that exists in Equation (1) is not included. However, in the pixel circuit of Patent Document 1, the image signal line and the OLED are not connected during the image signal writing period. This is because they are not electrically connected.

式(1)から明らかになることは、非特許文献1の画素回路では、補助容量Csの値を小さくすることができれば、書き込み効率を1の近傍値に近づけることが可能となる。しかしながら、補助容量Csとして、極端に小さな値のものを用いることは困難である。なぜなら、補助容量Csの値を小さくすると、製造プロセスのバラツキが大きくなるとともに、駆動トランジスタや他のスイッチングトランジスタの寄生容量の影響を受けやすくなり、画素回路の各画素において、画素間の輝度むらが大きくなってしまうからである。したがって、非特許文献1の画素回路では、回路パラメータの選択(例えば容量値の選択)によって、自身の書き込み効率を高める(例えば1の近傍値)ことは困難である。   As is clear from the equation (1), in the pixel circuit of Non-Patent Document 1, if the value of the auxiliary capacitor Cs can be reduced, the writing efficiency can be brought close to a value close to 1. However, it is difficult to use an auxiliary capacitor Cs having an extremely small value. This is because if the value of the auxiliary capacitor Cs is reduced, the variation in the manufacturing process increases, and it becomes easy to be affected by the parasitic capacitance of the drive transistor and other switching transistors, and the luminance unevenness between the pixels in each pixel of the pixel circuit. It will be bigger. Therefore, in the pixel circuit of Non-Patent Document 1, it is difficult to increase its write efficiency (for example, a value close to 1) by selecting circuit parameters (for example, selecting a capacitance value).

また、このことは、特許文献1の画素回路についても同様であり、式(2)に示されるCsおよびCs2のいずれかの値を極端に小さくすることは困難である。したがって、特許文献1の画素回路においても、回路パラメータの選択等によって、書き込み効率を高めることは困難である。   This also applies to the pixel circuit of Patent Document 1, and it is difficult to extremely reduce any value of Cs and Cs2 shown in Expression (2). Therefore, even in the pixel circuit of Patent Document 1, it is difficult to increase the writing efficiency by selecting circuit parameters.

そこで、本願発明者は、上記特許文献1や非特許文献1よりも書き込み効率を高くすることができる画像表示装置およびその駆動方法を発案したものである。以下に、本発明の画像表示装置およびその駆動方法にかかる実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。   Therefore, the inventor of the present application has devised an image display device and a driving method thereof that can make the writing efficiency higher than those of Patent Document 1 and Non-Patent Document 1. Embodiments of an image display apparatus and a driving method thereof according to the present invention will be described below in detail with reference to the drawings. In addition, this invention is not limited by the following embodiment.

(実施の形態1)
図1は、本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、発光手段である有機EL素子OLED、有機EL素子OLEDを駆動するためのドライバ手段である駆動トランジスタTd、閾値電圧を検出する際に主として用いられる閾値電圧検出用トランジスタTth、第1の容量素子として閾値電圧を保持する容量Csと、第2の容量素子として画像信号電圧を保持する容量Cs2と、画像信号電圧の印加を制御するスイッチングトランジスタTsと、を備えるように構成されている。なお、図1に示す構成は、有機EL素子などを制御する画素回路の1画素の回路構成を示すものであり、画像表示装置としては、これらの画素回路をマトリックス状に複数配列した構成を有している。
(Embodiment 1)
FIG. 1 is a diagram illustrating a configuration of a pixel circuit corresponding to one pixel of the image display device according to the first embodiment of the present invention. The pixel circuit shown in the figure includes an organic EL element OLED that is a light emitting means, a drive transistor Td that is a driver means for driving the organic EL element OLED, and a threshold voltage detection transistor Tth that is mainly used when detecting a threshold voltage. A capacitor Cs that holds a threshold voltage as a first capacitor, a capacitor Cs2 that holds an image signal voltage as a second capacitor, and a switching transistor Ts that controls application of the image signal voltage. Has been. The configuration shown in FIG. 1 shows a circuit configuration of one pixel of a pixel circuit that controls an organic EL element or the like, and the image display device has a configuration in which a plurality of these pixel circuits are arranged in a matrix. is doing.

図1において、駆動トランジスタTdは、制御電極であるゲート電極と第1電極であるソース電極との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御する機能を有している。また、閾値電圧検出用トランジスタTthは、自身がオン状態となったときに、駆動トランジスタTdのゲート電極と第2電極であるドレイン電極とを電気的に接続する機能を有するとともに、駆動トランジスタTdのゲート電極・ソース電極間の電位差が駆動トランジスタTdの閾値電圧Vthとなるまで駆動トランジスタTdのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタTdの閾値電圧Vthを検出する機能を有している。なお、上述の第1電極と第2電極の機能は相互に交換可能である。すなわち、駆動トランジスタTdは、制御電極であるゲート電極と第2電極であるドレイン電極との間に与えられる電位差に応じて有機EL素子OLEDに流れる電流量を制御することもできる。   In FIG. 1, the drive transistor Td has a function of controlling the amount of current flowing through the organic EL element OLED in accordance with a potential difference applied between a gate electrode that is a control electrode and a source electrode that is a first electrode. . The threshold voltage detection transistor Tth has a function of electrically connecting the gate electrode of the drive transistor Td and the drain electrode as the second electrode when the threshold voltage detection transistor Tth is turned on. It has a function of detecting the threshold voltage Vth of the drive transistor Td by flowing current from the gate electrode of the drive transistor Td to the drain electrode until the potential difference between the gate electrode and the source electrode reaches the threshold voltage Vth of the drive transistor Td. is doing. Note that the functions of the first electrode and the second electrode described above are interchangeable. That is, the drive transistor Td can also control the amount of current flowing through the organic EL element OLED according to the potential difference applied between the gate electrode as the control electrode and the drain electrode as the second electrode.

有機EL素子OLEDは、アノード電極とカソード電極との間に有機EL素子OLEDの閾値電圧以上の電位差が生じることによりアノード電極とソース電極との間に電流が流れ、発光する特性を有する素子である。具体的には、有機EL素子OLEDは、Al、Cu、ITO(Indium Tin Oxide)等によって形成されたアノード電極層およびカソード電極層と、これらのアノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。   The organic EL element OLED is an element having a characteristic of emitting light by causing a current to flow between the anode electrode and the source electrode when a potential difference equal to or higher than the threshold voltage of the organic EL element OLED is generated between the anode electrode and the cathode electrode. . Specifically, the organic EL element OLED includes an anode electrode layer and a cathode electrode layer formed of Al, Cu, ITO (Indium Tin Oxide), and the like, and phthalocyanine between the anode electrode layer and the cathode electrode layer. , And a structure including at least a light emitting layer formed of an organic material such as a trisaluminum complex, benzoquinolinolato, or beryllium complex, and holes and electrons injected into the light emitting layer recombine with each other for light emission. This has the function of generating light.

駆動トランジスタTd、閾値電圧検出用トランジスタTthおよびスイッチングトランジスタTsは、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタのチャネルについて、特にそのタイプ(n型またはp型)を明示していないが、n型またはp型のいずれかである。本実施形態においては、n型のトランジスタである。   The drive transistor Td, the threshold voltage detection transistor Tth, and the switching transistor Ts are, for example, thin film transistors. In each drawing referred to below, the type (n-type or p-type) of the channel of each thin film transistor is not clearly shown, but it is either n-type or p-type. In this embodiment, it is an n-type transistor.

電源線10は、駆動トランジスタTdおよびスイッチングトランジスタTsに所定電圧を供給する。Tth制御線11は、閾値電圧検出用トランジスタTthをオン/オフ制御するための信号を供給する。走査線13は、スイッチングトランジスタTsをオン/オフ制御するための信号を供給する。画像信号線14は、画像信号電圧を容量Cs2に供給する。   The power line 10 supplies a predetermined voltage to the drive transistor Td and the switching transistor Ts. The Tth control line 11 supplies a signal for ON / OFF control of the threshold voltage detection transistor Tth. The scanning line 13 supplies a signal for on / off control of the switching transistor Ts. The image signal line 14 supplies an image signal voltage to the capacitor Cs2.

なお、図1では、有機EL素子OLEDに所定の電圧を供給するための構成として、高電位の電源線10と低電位の接地線との間に有機EL素子OLEDを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。   In FIG. 1, as a configuration for supplying a predetermined voltage to the organic EL element OLED, the organic EL element OLED is arranged between the high-potential power line 10 and the low-potential ground line. Alternatively, the low potential side may be a power source line and the high potential side may be a ground line to be a fixed potential, or both may be driven.

つぎに、実施の形態1の動作について、図2〜図7を参照して説明する。ここで、図2は、図1に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図3〜図7は、5つの期間に区分された準備期間(図3)、閾値電圧検出期間(図4)、OLED初期化/Cs2初期化期間(図5)、書き込み期間(図6)および発光期間(図7)の各区間の動作を説明するための図である。なお、図3〜図7の各図面には、有機EL素子OLEDが固有に有している有機EL素子容量Coledを加えたものを付加して示している。また、以下に説明する動作は、制御部(図示略)の制御下で行われる。   Next, the operation of the first embodiment will be described with reference to FIGS. Here, FIG. 2 is a sequence diagram for explaining a general operation of the pixel circuit shown in FIG. 1, and FIGS. 3 to 7 show a preparation period (FIG. 3) divided into five periods. It is a figure for demonstrating operation | movement of each area of a threshold voltage detection period (FIG. 4), OLED initialization / Cs2 initialization period (FIG. 5), writing period (FIG. 6), and light emission period (FIG. 7). Each of FIGS. 3 to 7 is shown with the addition of the organic EL element capacitance Coled inherent to the organic EL element OLED. The operations described below are performed under the control of a control unit (not shown).

(準備期間)
準備期間の動作については、図2および図3を参照して説明する。準備期間では、電源線10が低電位(−Vp)、Tth制御線11が低電位(VgL)、走査線13が高電位(VgH)、画像信号線14が高電位(例えば画像信号の最大電位(VdH:10Vあるいは15Vなど))とされる。この制御により、図3に示すように、スイッチングトランジスタTsがオン、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、接地線→駆動トランジスタTd→有機EL素子容量Coled→電源線10という経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。なお、この準備期間において、有機EL素子容量Coledに電荷を蓄積する理由は、後述する閾値電圧検出期間に有機EL素子OLEDのドレイン電極とソース電極との間の電流(以下「Ids」と表記)が流れなくなる状態(すなわち駆動トランジスタTdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態)を検出する際に、有機EL素子容量Coledを、駆動トランジスタTdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
(Preparation period)
The operation during the preparation period will be described with reference to FIGS. In the preparation period, the power supply line 10 is at a low potential (−Vp), the Tth control line 11 is at a low potential (VgL), the scanning line 13 is at a high potential (VgH), and the image signal line 14 is at a high potential (for example, the maximum potential of the image signal). (VdH: 10 V or 15 V). By this control, as shown in FIG. 3, the switching transistor Ts is turned on, the threshold voltage detection transistor Tth is turned off, and the drive transistor Td is turned on. As a result, a current flows through a path of the ground line → the drive transistor Td → the organic EL element capacitor Coled → the power supply line 10 and electric charges are accumulated in the organic EL element capacitor Coled. The reason for accumulating charges in the organic EL element capacitor Coled during this preparation period is that the current (hereinafter referred to as “Ids”) between the drain electrode and the source electrode of the organic EL element OLED during the threshold voltage detection period described later. Is detected (that is, the potential difference between the gate electrode and the source electrode of the driving transistor Td is equal to the threshold voltage), the organic EL element capacitor Coled is connected to the drain electrode and the source electrode of the driving transistor Td. This is to act as a supply source of a current flowing between the two.

(閾値電圧検出期間)
つぎに、閾値電圧検出期間の動作について図2および図4を参照して説明する。閾値電圧検出期間では、Tth制御線11が高電位(VgH)とされ、Tth制御線11が高電位となるタイミングに若干遅れて電源線10がゼロ電位とされる一方で、走査線13の低電位(VgL)が維持される。なお、画像信号線14は、この閾値電圧検出期間に移行する直前にゼロ電位とされ、当該電位が維持される。この制御により、図4に示すように、閾値電圧検出用トランジスタTthがオンとなり、駆動トランジスタTdのゲート電極とドレイン電極とが接続される。その結果、駆動トランジスタTdのソース電極に対するゲート電極の電位が閾値電圧Vthに達するまで有機EL素子容量Coledおよび容量Csに蓄積された電荷が放電され、駆動トランジスタTd→接地線という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が駆動トランジスタTdの閾値電圧Vthに達すると、駆動トランジスタTdがオフとなる。なお、この時点で、容量Csの両端には閾値電圧Vthの電圧が生じており、画像信号線の電位をx(x≠0V)にすれば、容量Csの駆動トランジスタTdのゲート電極に接続されている側の電位は、“Vth−x”となる。
(Threshold voltage detection period)
Next, the operation during the threshold voltage detection period will be described with reference to FIGS. In the threshold voltage detection period, the Tth control line 11 is set to the high potential (VgH), and the power supply line 10 is set to the zero potential slightly after the timing when the Tth control line 11 becomes the high potential. The potential (VgL) is maintained. Note that the image signal line 14 is set to zero potential immediately before the threshold voltage detection period starts, and the potential is maintained. By this control, as shown in FIG. 4, the threshold voltage detection transistor Tth is turned on, and the gate electrode and the drain electrode of the drive transistor Td are connected. As a result, the charges accumulated in the organic EL element capacitor Coled and the capacitor Cs are discharged until the potential of the gate electrode with respect to the source electrode of the driving transistor Td reaches the threshold voltage Vth, and current flows through the path of the driving transistor Td → the ground line. . When the potential difference between the gate electrode and the source electrode of the drive transistor Td reaches the threshold voltage Vth of the drive transistor Td, the drive transistor Td is turned off. At this time, the threshold voltage Vth is generated at both ends of the capacitor Cs. If the potential of the image signal line is x (x ≠ 0 V), the capacitor Cs is connected to the gate electrode of the drive transistor Td of the capacitor Cs. The potential on the current side is “Vth−x”.

(OLED/Cs2初期化期間)
つぎに、OLED/Cs2初期化期間の動作について図2および図5を参照して説明する。OLED/Cs2初期化期間では、電源線10のゼロ電位および走査線13の高電位(VgH)が維持される一方で、Tth制御線11が低電位(VgL)とされる。また、画像信号線14には、例えば画像信号の最大電位(VdH)が供給される。このとき、図5に示すように、駆動トランジスタTdが再度オンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子容量Coledに残存する電荷が放電される。なお、この動作により、有機EL素子OLED自身の残存電荷による発光への影響が回避される。
(OLED / Cs2 initialization period)
Next, the operation in the OLED / Cs2 initialization period will be described with reference to FIGS. In the OLED / Cs2 initialization period, the zero potential of the power supply line 10 and the high potential (VgH) of the scanning line 13 are maintained, while the Tth control line 11 is set to the low potential (VgL). The image signal line 14 is supplied with, for example, the maximum potential (VdH) of the image signal. At this time, as shown in FIG. 5, the drive transistor Td is turned on again, a current flows through the path of the organic EL element OLED → the drive transistor Td → the ground line, and the electric charge remaining in the organic EL element capacitor Coled is discharged. By this operation, the influence on the light emission due to the residual charge of the organic EL element OLED itself is avoided.

また、このOLED/Cs2初期化期間では、図2に示すように、画像信号線14は最大電位(VdH)からゼロ電位とされ、走査線13は、画像信号線14がゼロ電位とされた後、所定時間の経過後に高電位(VgH)から低電位(VgL)とされる。この制御は、上述した有機EL素子OLEDに対する初期化の際に、容量Csに蓄積された電荷を放電させるためであり、容量Csの残存電荷による発光への影響が回避される。   In the OLED / Cs2 initialization period, as shown in FIG. 2, the image signal line 14 is changed from the maximum potential (VdH) to the zero potential, and the scanning line 13 is set after the image signal line 14 is set to the zero potential. After a predetermined time, the high potential (VgH) is changed to the low potential (VgL). This control is for discharging the charge accumulated in the capacitor Cs at the time of initialization of the organic EL element OLED described above, and the influence on the light emission by the remaining charge of the capacitor Cs is avoided.

(書き込み期間)
つづいて、書き込み期間の動作について図2および図6を参照して説明する。書き込み期間では、電源線10のゼロ電位およびTth制御線11の低電位(VgL)が維持される一方で、走査線13による走査信号と画像信号線14による信号電位(画像信号に応じた所定のレベル)が供給される。すなわち、本実施の形態にかかる書き込み処理では、全画素一括ではなく走査線ごとの順次走査が行われる。この制御により、図6に示すように、スイッチングトランジスタTsがオンとなり、スイッチングトランジスタTs→容量Cs2→接地線という経路で電流が流れ、容量Cs2には画像信号に応じた電圧が保持される。なお、同図の網掛部は、画像信号に応じた所定電圧が印加されることを示すものである。
(Writing period)
Next, the operation in the writing period will be described with reference to FIGS. In the writing period, the zero potential of the power supply line 10 and the low potential (VgL) of the Tth control line 11 are maintained, while the scanning signal by the scanning line 13 and the signal potential by the image signal line 14 (predetermined according to the image signal). Level) is supplied. That is, in the writing process according to the present embodiment, sequential scanning is performed for each scanning line, not for all pixels at once. By this control, as shown in FIG. 6, the switching transistor Ts is turned on, a current flows through the path of the switching transistor Ts → capacitance Cs2 → ground line, and the voltage corresponding to the image signal is held in the capacitor Cs2. The shaded portion in the figure indicates that a predetermined voltage corresponding to the image signal is applied.

(発光期間)
最後に、発光期間の動作について図2および図7を参照して説明する。発光期間では、電源線10が電源電位(VDD)、画像信号線14がゼロ電位とされる一方で、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)が維持される。このとき、駆動トランジスタTdの閾値電圧を保持する容量Csと画像信号に応じた画像信号電圧を保持する容量Cs2とが直列に接続され、両者の電圧の和が駆動トランジスタTdのゲート電極とソース電極との間に印加され、図7に示したように、駆動トランジスタTdがオンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子OLEDが発光する。
(Light emission period)
Finally, the operation during the light emission period will be described with reference to FIGS. In the light emission period, the power supply line 10 is set to the power supply potential (VDD) and the image signal line 14 is set to the zero potential, while the low potential (VgL) of the Tth control line 11 and the low potential (VgL) of the scanning line 13 are maintained. The At this time, the capacitor Cs that holds the threshold voltage of the driving transistor Td and the capacitor Cs2 that holds the image signal voltage corresponding to the image signal are connected in series, and the sum of both voltages is the gate electrode and the source electrode of the driving transistor Td. As shown in FIG. 7, the driving transistor Td is turned on, a current flows through the path of the organic EL element OLED → the driving transistor Td → the ground line, and the organic EL element OLED emits light.

なお、駆動トランジスタTdに流れる電流(Ids)は、駆動トランジスタTdの構造および材質から決定される定数β、駆動トランジスタTdのソース電極を基準とするゲート電極・ソース電極間の電位差Vgs、駆動トランジスタTdの閾値電圧Vthを用いて次式で表すことができる。
Ids=(β/2)・(Vgs−Vth)2 ・・・(3)
The current (Ids) flowing through the drive transistor Td is a constant β determined from the structure and material of the drive transistor Td, a potential difference Vgs between the gate electrode and the source electrode with reference to the source electrode of the drive transistor Td, and the drive transistor Td. Can be expressed by the following equation.
Ids = (β / 2) ・ (Vgs−Vth) 2 (3)

一方、この発光期間では、容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者が加算されて印加されるので、上記(3)式における電流Idsは、
Ids=(β/2)・(Vth+Vdata−Vth)2
=(β/2)・(Vdata)2 ・・・(4)
となり、理論的には、閾値電圧Vthに依存しない電流が得られる。また、有機EL素子OLEDの発光光度は自身に流れる電流に比例するので、閾値電圧Vthの変動の影響を受けない発光光度が得られる。
On the other hand, in this light emission period, both the threshold voltage (Vth) held in the capacitor Cs and the image signal voltage (Vdata) held in the capacitor Cs2 are added and applied, so the current Ids in the above equation (3) is applied. Is
Ids = (β / 2) ・ (Vth + Vdata−Vth) 2
= (Β / 2) ・ (Vdata) 2 (4)
Theoretically, a current independent of the threshold voltage Vth can be obtained. Further, since the luminous intensity of the organic EL element OLED is proportional to the current flowing through the organic EL element OLED, the luminous intensity that is not affected by the fluctuation of the threshold voltage Vth can be obtained.

つぎに、図1に示した画素回路の書き込み効率について、上述した非特許文献1および特許文献1における書き込み効率と比較しながら説明する。   Next, the writing efficiency of the pixel circuit shown in FIG. 1 will be described in comparison with the writing efficiency in Non-Patent Document 1 and Patent Document 1 described above.

まず、上述の非特許文献1および特許文献1における書き込み効率について再掲する。
・非特許文献1における書き込み効率
η1=Coled/(Coled+Cs) ・・・(1)
・特許文献1における書き込み効率
η2=Cs/(Cs+Cs2) ・・・(2)
First, the writing efficiency in Non-Patent Document 1 and Patent Document 1 described above will be described again.
Write efficiency in Non-Patent Document 1 η1 = Coled / (Coled + Cs) (1)
Write efficiency in Patent Document 1 η2 = Cs / (Cs + Cs2) (2)

ここで、非特許文献1の画素回路は、画像信号の書き込み期間において、容量Csと有機EL素子容量Coledとが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、容量Csに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記(1)式に示された書き込み効率がその上限値となる。   Here, in the pixel circuit of Non-Patent Document 1, in the image signal writing period, the capacitor Cs and the organic EL element capacitor Coled are connected in series, and a writing voltage is applied to both ends of both capacitors while emitting light. In the period, since only the voltage written in the capacitor Cs is applied to the driving transistor, the writing efficiency shown in the above equation (1) is the upper limit.

また、特許文献1の画素回路では、画像信号の書き込み期間において、容量Csと他の容量Cs2とが直列に接続され、双方の容量の両端に書き込み電圧が印加される一方で、発光期間では、非特許文献1と同様に、容量Csに書き込まれた電圧のみが駆動トランジスタに印加される構成なので、上記(2)式に示された書き込み効率がその上限値となる。   In the pixel circuit of Patent Document 1, the capacitor Cs and the other capacitor Cs2 are connected in series in the image signal writing period, and a writing voltage is applied to both ends of both capacitors. Similar to Non-Patent Document 1, since only the voltage written in the capacitor Cs is applied to the drive transistor, the write efficiency shown in the above equation (2) is the upper limit.

一方、図1に示す画素回路では、画像信号の書き込み期間では、画像信号線14から供給される画像信号は容量Cs2のみに印加されて保持される。また、発光期間では、容量Csに保持された閾値電圧と容量Cs2に保持された画像信号電圧との加算電圧が駆動トランジスタに印加されるので、書き込み効率η3は、理論的に“1”となる。なお、図1に示す画素回路では、画像信号線14と容量Cs2との間にスイッチングトランジスタTsが介在するが、画像信号が印加されている間のスイッチングトランジスタTsはオンであり、またこの間、スイッチングトランジスタTsの両端の電位差は略ゼロ(略同電位)となるので、当該スイッチングトランジスタTsの寄生容量が問題となることはない。   On the other hand, in the pixel circuit shown in FIG. 1, in the image signal writing period, the image signal supplied from the image signal line 14 is applied and held only to the capacitor Cs2. In addition, in the light emission period, an addition voltage of the threshold voltage held in the capacitor Cs and the image signal voltage held in the capacitor Cs2 is applied to the driving transistor, so that the writing efficiency η3 is theoretically “1”. . In the pixel circuit shown in FIG. 1, the switching transistor Ts is interposed between the image signal line 14 and the capacitor Cs2. However, the switching transistor Ts is on while the image signal is applied, and during this time, the switching transistor Ts is switched. Since the potential difference between both ends of the transistor Ts is substantially zero (substantially the same potential), the parasitic capacitance of the switching transistor Ts does not become a problem.

このように、実施の形態1の画像表示装置(画素回路)では、駆動トランジスタTdの閾値電圧(Vth)を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧(Vdata)を保持するようにし、さらに、第2容量素子に画像信号電圧(Vdata)を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。   As described above, the image display device (pixel circuit) according to the first embodiment includes the second capacitor element different from the first capacitor element that holds the threshold voltage (Vth) of the drive transistor Td, and this second capacitor element. In addition, when the image signal voltage (Vdata) is written to the second capacitor element, other capacitance components including parasitic capacitance are not connected in series to the second capacitor element. Thus, the writing efficiency can be effectively improved.

また、実施の形態1の画像表示装置(画素回路)の駆動方法では、
(a)駆動トランジスタTdの閾値電圧(Vth)を容量Csに保持させる工程
(b)画像信号電圧(Vdata)を容量Cs2に保持させる工程
(c)容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者を加算して駆動トランジスタTdのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度(輝度)を得ることが可能となる。
In the driving method of the image display device (pixel circuit) according to the first embodiment,
(A) Step of holding the threshold voltage (Vth) of the driving transistor Td in the capacitor Cs (b) Step of holding the image signal voltage (Vdata) in the capacitor Cs2 (c) Threshold voltage (Vth) held in the capacitor Cs Since the step of adding both of the image signal voltage (Vdata) held in the capacitor Cs2 and applying between the gate electrode and the source electrode of the driving transistor Td is included, effectively improving the writing efficiency, It is possible to obtain luminous intensity (brightness) that is not affected by fluctuations in threshold voltage.

なお、図1に示す画素回路では、容量Cs2の一端が、常時、駆動トランジスタTdのソース電極(第1電極)に接続されるような構成としているが、この容量Cs2の一端は、少なくとも発光期間において、駆動トランジスタTdのソース電極(第1電極)またはドレイン電極(第2電極)に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタTdのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線10、Tth制御線11あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。   In the pixel circuit shown in FIG. 1, one end of the capacitor Cs2 is always connected to the source electrode (first electrode) of the drive transistor Td, but one end of the capacitor Cs2 is at least in the light emission period. In this case, it may be connected to the source electrode (first electrode) or the drain electrode (second electrode) of the driving transistor Td. In particular, even during the writing period of the image signal, it is not necessary to be connected to the source electrode or the drain electrode of the drive transistor Td, and a substantially constant potential is maintained during this writing period. It may be configured to be electrically connected to a constant potential line such as the Tth control line 11 or a ground line.

また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。   The constant potential mentioned above does not have to be a constant potential in all of the preparation period, the threshold voltage detection period, the writing period, and the light emission period, and the constant potential is maintained at least for a predetermined period. That's fine.

また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。   Further, the meaning of the constant potential does not need to be a constant potential in a strict sense, and a predetermined potential fluctuation can be allowed within the scope of the purpose of obtaining an effect of increasing the writing efficiency by the additional capacitor Cs2. .

また、図1に示す画素回路では、容量Cs2の他端が、容量Csを介して駆動トランジスタTdのゲート電極(制御電極)に常時接続されるような構成としているが、この容量Cs2の他端は、少なくとも発光期間において、駆動トランジスタTdのゲート電極(制御電極)に電気的に接続されるような構成であってもよい。   In the pixel circuit shown in FIG. 1, the other end of the capacitor Cs2 is always connected to the gate electrode (control electrode) of the drive transistor Td via the capacitor Cs. May be configured to be electrically connected to the gate electrode (control electrode) of the drive transistor Td at least during the light emission period.

また、図1に示す画素回路では、容量Csの一端が駆動トランジスタTdのゲート電極(制御電極)と閾値電圧検出用トランジスタとの接続点に接続され、他端が、容量Cs2の一端とスイッチングトランジスタTsとの接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Csの一端または他端がフローティング状態(いずれの端とも電気的に接続されずに浮遊している状態)にあり、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタTdのゲート電極(制御電極)またはソース電極(第1電極)もしくはドレイン電極(第2電極)に接続されていればよい。   In the pixel circuit shown in FIG. 1, one end of the capacitor Cs is connected to a connection point between the gate electrode (control electrode) of the driving transistor Td and the threshold voltage detection transistor, and the other end is connected to one end of the capacitor Cs2 and the switching transistor. Although it is configured so that it is always connected to the connection point with Ts, at least in the writing period, one end or the other end of the capacitor Cs is in a floating state (a state in which neither end is electrically connected and is floating). And one end or the other end of the light emitting period is connected to the gate electrode (control electrode), the source electrode (first electrode), or the drain electrode (second electrode) of the driving transistor Td. It only has to be.

(実施の形態2)
図8は、本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、上述の図1に示した画素回路において、容量Cs2の両端に接続され、かつ、Tth制御線にてオン/オフ制御されるスイッチングトランジスタTmを備えるように構成されている。なお、その他の構成については、図1に示した実施の形態1にかかる画素回路と同一または同等であり、それらの同一または同等な部分には同一符号を付して示している。
(Embodiment 2)
FIG. 8 is a diagram illustrating a configuration of a pixel circuit corresponding to one pixel of the image display device according to the second embodiment of the present invention. The pixel circuit shown in the figure is configured to include the switching transistor Tm connected to both ends of the capacitor Cs2 and controlled to be turned on / off by a Tth control line in the pixel circuit shown in FIG. Yes. Other configurations are the same as or equivalent to those of the pixel circuit according to the first embodiment shown in FIG. 1, and the same or equivalent parts are denoted by the same reference numerals.

なお、図8では、有機EL素子OLEDに所定の電圧を供給するための構成として、高電位の電源線10と低電位の接地線との間に有機EL素子OLEDを配するようにしているが、低電位側を電源線に、高電位側を接地線として固定電位にしたり、あるいは両者を駆動したりしてもよい。   In FIG. 8, as a configuration for supplying a predetermined voltage to the organic EL element OLED, the organic EL element OLED is arranged between the high-potential power line 10 and the low-potential ground line. Alternatively, the low potential side may be a power source line and the high potential side may be a ground line to be a fixed potential, or both may be driven.

また、図8に示す構成では、Tth制御線11が閾値電圧検出用トランジスタおよびスイッチングトランジスタTmの両者を制御するように構成しているが、スイッチングトランジスタTmを制御する他の制御線に接続されていてもよい。   In the configuration shown in FIG. 8, the Tth control line 11 is configured to control both the threshold voltage detection transistor and the switching transistor Tm, but is connected to another control line that controls the switching transistor Tm. May be.

つぎに、実施の形態2の動作について、図9〜図14を参照して説明する。ここで、図9は、図8に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図10〜図14は、5つの期間に区分された準備期間(図10)、Cs/Cs2初期化期間(図11)、閾値電圧検出期間(図12)、書き込み/OLED初期化期間(図13)および発光期間(図14)の各区間の動作を説明するための図である。なお、図10〜図14の各図面には、有機EL素子OLEDが固有に有している有機EL素子容量Coledを加えたものを付加して示している。また、以下に説明する動作は、制御部(図示略)の制御下で行われる。   Next, the operation of the second embodiment will be described with reference to FIGS. Here, FIG. 9 is a sequence diagram for explaining a general operation of the pixel circuit shown in FIG. 8, and FIGS. 10 to 14 show a preparation period (FIG. 10) divided into five periods. It is a figure for demonstrating the operation | movement of each area | region of Cs / Cs2 initialization period (FIG. 11), threshold voltage detection period (FIG. 12), writing / OLED initialization period (FIG. 13), and light emission period (FIG. 14). . In addition, in each drawing of FIGS. 10-14, what added the organic EL element capacity | capacitance Coled which the organic EL element OLED has inherently is added and shown. The operations described below are performed under the control of a control unit (not shown).

(準備期間)
準備期間の動作については、図9および図10を参照して説明する。準備期間では、電源線10が低電位(−Vp)、Tth制御線11が低電位(VgL)、走査線13が高電位(VgH)とされる。なお、画像信号線14の電位は任意である。この任意という意味は、画像信号線14がいかなる電位を有していてもよいということであり、設計あるいは制御の自由度が増加する。この制御により、図10に示すように、閾値電圧検出用トランジスタTthがオフ、駆動トランジスタTdがオンとされる。その結果、接地線→駆動トランジスタTd→有機EL素子容量Coled→電源線10という経路で電流が流れ、有機EL素子容量Coledに電荷が蓄積される。なお、この準備期間において、有機EL素子容量Coledに電荷を蓄積する理由は、実施の形態1と同様に、後述する閾値電圧検出期間に有機EL素子OLEDのドレイン電極とソース電極との間の電流(Ids)が流れなくなる状態(すなわち駆動トランジスタTdのゲート電極とソース電極との間の電位差が閾値電圧に等しい状態)を検出する際に、有機EL素子容量Coledを、駆動トランジスタTdのドレイン電極とソース電極との間に流す電流の供給源として作用させるためである。
(Preparation period)
The operation during the preparation period will be described with reference to FIGS. In the preparation period, the power supply line 10 is set to a low potential (−Vp), the Tth control line 11 is set to a low potential (VgL), and the scanning line 13 is set to a high potential (VgH). The potential of the image signal line 14 is arbitrary. This arbitrary meaning means that the image signal line 14 may have any potential, and the degree of freedom of design or control increases. By this control, as shown in FIG. 10, the threshold voltage detection transistor Tth is turned off and the drive transistor Td is turned on. As a result, a current flows through a path of the ground line → the drive transistor Td → the organic EL element capacitor Coled → the power supply line 10 and electric charges are accumulated in the organic EL element capacitor Coled. In this preparation period, the reason why charges are accumulated in the organic EL element capacitor Coled is that the current between the drain electrode and the source electrode of the organic EL element OLED during the threshold voltage detection period described later, as in the first embodiment. When detecting a state in which (Ids) stops flowing (that is, a state in which the potential difference between the gate electrode and the source electrode of the driving transistor Td is equal to the threshold voltage), the organic EL element capacitance Coled is connected to the drain electrode of the driving transistor Td. This is to act as a supply source of a current flowing between the source electrode.

(Cs/Cs2初期化期間)
つぎに、Cs/Cs2初期化期間の動作について図9および図11を参照して説明する。Cs/Cs2初期化期間では、電源線10のゼロ電位および走査線13の高電位(VgH)が維持される一方で、Tth制御線11が高電位(VgL)とされる。また、画像信号線14の電位は任意である。この制御により、図11に示すように、駆動トランジスタTdオンの状態が継続されるとともに、駆動トランジスタTdのゲート電極とドレイン電極とが接続され、容量Csの電荷の一部が放電される。また、スイッチングトランジスタTmがオンとされることにより、容量Cs2に残存していた電荷も放電される。なお、駆動トランジスタTdオンの状態が継続していても、電源線10の電位が低電位(−Vp)の状態が継続しているので、有機EL素子容量Coledに蓄積されていた電荷については保持される。
(Cs / Cs2 initialization period)
Next, the operation during the Cs / Cs2 initialization period will be described with reference to FIGS. In the Cs / Cs2 initialization period, the zero potential of the power supply line 10 and the high potential (VgH) of the scanning line 13 are maintained, while the Tth control line 11 is set to the high potential (VgL). Further, the potential of the image signal line 14 is arbitrary. By this control, as shown in FIG. 11, the driving transistor Td is kept on, the gate electrode and the drain electrode of the driving transistor Td are connected, and a part of the charge of the capacitor Cs is discharged. Further, when the switching transistor Tm is turned on, the charge remaining in the capacitor Cs2 is also discharged. Even if the driving transistor Td is kept on, the electric power stored in the organic EL element capacitor Coled is retained because the potential of the power supply line 10 is kept at a low potential (−Vp). Is done.

(閾値電圧検出期間)
つぎに、閾値電圧検出期間の動作について図9および図12を参照して説明する。閾値電圧検出期間では、電源線10がゼロ電位とされる一方で、Tth制御線11の高電位(VgH)が維持される。なお、画像信号線14の電位は、準備期間およびCs/Cs2初期化期間と同様に、任意である。この制御により、図12に示すように、閾値電圧検出用トランジスタTthのオンの状態が継続され、駆動トランジスタTdのソース電極に対するゲート電極の電位が駆動トランジスタTdの閾値電圧Vthに達するまで有機EL素子容量Coledに蓄積された電荷が放電され、駆動トランジスタTd→接地線という経路で電流が流れる。そして、駆動トランジスタTdのゲート電極−ソース電極間の電位差が、駆動トランジスタTdの閾値電圧Vthに達すると、駆動トランジスタTdがオフとなる。なお、スイッチングTmはオンの状態を継続しているため、容量Cs2には電荷が蓄積されない。
(Threshold voltage detection period)
Next, the operation during the threshold voltage detection period will be described with reference to FIGS. In the threshold voltage detection period, the power supply line 10 is set to zero potential, while the high potential (VgH) of the Tth control line 11 is maintained. Note that the potential of the image signal line 14 is arbitrary as in the preparation period and the Cs / Cs2 initialization period. By this control, as shown in FIG. 12, the threshold voltage detection transistor Tth is kept on, and the organic EL element until the potential of the gate electrode with respect to the source electrode of the drive transistor Td reaches the threshold voltage Vth of the drive transistor Td. The electric charge accumulated in the capacitor Coled is discharged, and a current flows through the path of the drive transistor Td → the ground line. Then, when the potential difference between the gate electrode and the source electrode of the drive transistor Td reaches the threshold voltage Vth of the drive transistor Td, the drive transistor Td is turned off. Note that, since the switching Tm continues to be on, no charge is accumulated in the capacitor Cs2.

(書き込み/OLED初期化期間)
つづいて、書き込み/OLED初期化期間の動作について図9および図13を参照して説明する。書き込み/OLED初期化期間では、電源線10のゼロ電位が維持される一方で、Tth制御線11が低電位(VgL)とされる。また、走査線13による走査信号と画像信号線14による信号電位(画像信号に応じた所定のレベル)が供給される。この制御により、図13に示すように、スイッチングトランジスタTsがオンとなり、スイッチングトランジスタTs→容量Cs2→接地線という経路で電流が流れ、容量Cs2には画像信号に応じた電圧が保持される。また、容量Cs2に画像信号に応じた信号電圧が書き込まれている際に有機EL素子容量Coledに蓄積されていた電荷が放電される。すなわち、この期間ではこのとき、画像信号電圧の書き込み処理に併せてOLED初期化処理が行われることになる。
(Write / OLED initialization period)
Next, the operation in the write / OLED initialization period will be described with reference to FIGS. In the writing / OLED initialization period, the zero potential of the power supply line 10 is maintained, while the Tth control line 11 is set to a low potential (VgL). Further, a scanning signal from the scanning line 13 and a signal potential (a predetermined level corresponding to the image signal) from the image signal line 14 are supplied. By this control, as shown in FIG. 13, the switching transistor Ts is turned on, a current flows through the path of the switching transistor Ts → the capacitor Cs2 → the ground line, and the voltage corresponding to the image signal is held in the capacitor Cs2. Further, when the signal voltage corresponding to the image signal is written in the capacitor Cs2, the charge accumulated in the organic EL element capacitor Coled is discharged. That is, during this period, the OLED initialization process is performed together with the image signal voltage writing process.

(発光期間)
最後に、発光期間の動作について図9および図14を参照して説明する。発光期間では、電源線10が電源電位(VDD)とされる一方で、Tth制御線11の低電位(VgL)、走査線13の低電位(VgL)が維持される。また、画像信号線14の電位は、準備期間、Cs/Cs2初期化期間および閾値電圧検出期間と同様に任意である。このとき、駆動トランジスタTdの閾値電圧を保持する容量Csと画像信号に応じた画像信号電圧を保持する容量Cs2とが直列に接続され、両者の電圧の和が駆動トランジスタTdのゲート電極とソース電極との間に印加され、図14に示したように、駆動トランジスタTdがオンとなり、有機EL素子OLED→駆動トランジスタTd→接地線という経路で電流が流れ、有機EL素子OLEDが発光する。
(Light emission period)
Finally, the operation during the light emission period will be described with reference to FIGS. In the light emission period, the power supply line 10 is set to the power supply potential (VDD), while the low potential (VgL) of the Tth control line 11 and the low potential (VgL) of the scanning line 13 are maintained. Further, the potential of the image signal line 14 is arbitrary as in the preparation period, the Cs / Cs2 initialization period, and the threshold voltage detection period. At this time, the capacitor Cs that holds the threshold voltage of the driving transistor Td and the capacitor Cs2 that holds the image signal voltage corresponding to the image signal are connected in series, and the sum of both voltages is the gate electrode and the source electrode of the driving transistor Td. As shown in FIG. 14, the driving transistor Td is turned on, a current flows through the path of the organic EL element OLED → the driving transistor Td → the ground line, and the organic EL element OLED emits light.

したがって、駆動トランジスタTdには、実施の形態1と同様に、理論的には、閾値電圧Vthに依存しない電流が得られ、閾値電圧Vthの変動の影響を抑制した発光光度が得られる。   Therefore, in the same way as in the first embodiment, a current that does not depend on the threshold voltage Vth is obtained in the drive transistor Td, and a luminous intensity that suppresses the influence of fluctuations in the threshold voltage Vth is obtained.

なお、図8に示す画素回路は、図1に示した実施の形態1の画素回路と基本的な構成は同等であり、この画素回路の書き込み効率η4も、理論的に“1”となる。   The pixel circuit shown in FIG. 8 has the same basic configuration as the pixel circuit of the first embodiment shown in FIG. 1, and the writing efficiency η4 of this pixel circuit is theoretically “1”.

このように、実施の形態2の画像表示装置(画素回路)では、駆動トランジスタTdの閾値電圧(Vth)を保持する第1容量素子とは異なる第2容量素子を具備し、この第2容量素子に画像信号電圧(Vdata)を保持するようにし、さらに、第2容量素子に画像信号電圧(Vdata)を書き込む際に、寄生容量を含む他の容量成分が第2容量素子に直列に接続されないように構成しているので、書き込み効率を効果的に改善することができる。   As described above, the image display device (pixel circuit) according to the second embodiment includes the second capacitor element different from the first capacitor element that holds the threshold voltage (Vth) of the drive transistor Td, and this second capacitor element. In addition, when the image signal voltage (Vdata) is written to the second capacitor element, other capacitance components including parasitic capacitance are not connected in series to the second capacitor element. Thus, the writing efficiency can be effectively improved.

なお、実施の形態2の画像表示装置では、容量Cs2の両端に接続され、かつ、Tth制御線にてオン/オフ制御されるスイッチングトランジスタTmを備えるように構成しているので、実施の形態1のシーケンスでは必要であったOLED初期化期間を特別に設ける必要はなく書き込み期間と同時に実施できるので、発光期間の充分な確保が可能となり、設計の容易性が確保される。   Note that the image display apparatus according to the second embodiment is configured to include the switching transistor Tm that is connected to both ends of the capacitor Cs2 and is on / off controlled by the Tth control line. In this sequence, it is not necessary to provide a special OLED initialization period, and it can be performed simultaneously with the writing period, so that a sufficient light emission period can be secured, and the ease of design is secured.

また、実施の形態2の画像表示装置(画素回路)の駆動方法では、
(a)駆動トランジスタTdの閾値電圧(Vth)を容量Csに保持させる工程
(b)画像信号電圧(Vdata)を容量Cs2に保持させる工程
(c)容量Csに保持された閾値電圧(Vth)と容量Cs2に保持された画像信号電圧(Vdata)の両者を加算して駆動トランジスタTdのゲート電極とソース電極との間に印加する工程
を含むようにしているので、書き込み効率を効果的に改善しつつ、閾値電圧の変動の影響を受けない発光光度(輝度)を得ることが可能となる。
In the driving method of the image display device (pixel circuit) according to the second embodiment,
(A) Step of holding the threshold voltage (Vth) of the driving transistor Td in the capacitor Cs (b) Step of holding the image signal voltage (Vdata) in the capacitor Cs2 (c) Threshold voltage (Vth) held in the capacitor Cs Since the step of adding both of the image signal voltage (Vdata) held in the capacitor Cs2 and applying between the gate electrode and the source electrode of the driving transistor Td is included, effectively improving the writing efficiency, It is possible to obtain luminous intensity (brightness) that is not affected by fluctuations in threshold voltage.

なお、図8に示す画素回路では、容量Cs2の一端が、常時、駆動トランジスタTdのソース電極(第1電極)に接続されるような構成としているが、この容量Cs2の一端は、少なくとも発光期間において、駆動トランジスタTdのソース電極(第1電極)またはドレイン電極(第2電極)に接続されていればよい。特に、画像信号の書き込み期間であっても、駆動トランジスタTdのソース電極またはドレイン電極に接続されている必要はなく、この書き込み期間中において、略一定の電位が保持される、例えば電源線10、Tth制御線11あるいは接地線などの定電位線に電気的に接続されるような構成であってもよい。   In the pixel circuit shown in FIG. 8, one end of the capacitor Cs2 is always connected to the source electrode (first electrode) of the drive transistor Td. However, one end of the capacitor Cs2 is at least in the light emission period. In this case, it may be connected to the source electrode (first electrode) or the drain electrode (second electrode) of the driving transistor Td. In particular, even during the writing period of the image signal, it is not necessary to be connected to the source electrode or the drain electrode of the drive transistor Td, and a substantially constant potential is maintained during this writing period. It may be configured to be electrically connected to a constant potential line such as the Tth control line 11 or a ground line.

また、上記でいう定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも該当する所定期間において、定電位が維持されていればよい。   The constant potential mentioned above does not have to be a constant potential in all of the preparation period, the threshold voltage detection period, the writing period, and the light emission period, and the constant potential is maintained at least for a predetermined period. That's fine.

また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Cs2により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。   Further, the meaning of the constant potential does not need to be a constant potential in a strict sense, and a predetermined potential fluctuation can be allowed within the scope of the purpose of obtaining an effect of increasing the writing efficiency by the additional capacitor Cs2.

また、図8に示す画素回路では、容量Cs2の他端が、容量Csを介して駆動トランジスタTdのゲート電極(制御電極)に常時接続されるような構成としているが、この容量Cs2の他端は、少なくとも発光期間において、駆動トランジスタTdのゲート電極(制御電極)に電気的に接続されるような構成であってもよい。   In the pixel circuit shown in FIG. 8, the other end of the capacitor Cs2 is always connected to the gate electrode (control electrode) of the drive transistor Td via the capacitor Cs. May be configured to be electrically connected to the gate electrode (control electrode) of the drive transistor Td at least during the light emission period.

また、図8に示す画素回路では、容量Csの一端が駆動トランジスタTdのゲート電極(制御電極)と閾値電圧検出用トランジスタとの接続点に接続され、他端が、スイッチングトランジスタTs,Tmおよび容量Cs2の各接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Csの一端または他端がフローティング(いずれの端とも電気的に接続されずに浮遊している状態)されていて、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタTdのゲート電極(制御電極)またはソース電極(第1電極)もしくはドレイン電極(第2電極)に接続されていればよい。   In the pixel circuit shown in FIG. 8, one end of the capacitor Cs is connected to the connection point between the gate electrode (control electrode) of the drive transistor Td and the threshold voltage detection transistor, and the other end is connected to the switching transistors Ts and Tm and the capacitor. Although it is configured such that it is always connected to each connection point of Cs2, at least one end or the other end of the capacitor Cs is floated (a state where it is floating without being electrically connected to either end) at least during the writing period. In the light emission period, either one end or the other end is connected to the gate electrode (control electrode), the source electrode (first electrode), or the drain electrode (second electrode) of the drive transistor Td. It only has to be.

以上のように、本発明にかかる画像表示装置およびその駆動方法は、画素回路における書き込み効率の改善に大きく寄与することができる発明として有用である。   As described above, the image display device and the driving method thereof according to the present invention are useful as an invention that can greatly contribute to the improvement of the writing efficiency in the pixel circuit.

本発明の実施の形態1にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。It is a figure which shows the structure of the pixel circuit corresponding to 1 pixel of the image display apparatus concerning Embodiment 1 of this invention. 図1に示した画素回路の一般的な動作を説明するためのシーケンス図である。FIG. 2 is a sequence diagram for explaining a general operation of the pixel circuit shown in FIG. 1. 図2に示した準備期間の動作を説明する図である。It is a figure explaining operation | movement of the preparation period shown in FIG. 図2に示した閾値電圧検出期間の動作を説明する図である。It is a figure explaining the operation | movement of the threshold voltage detection period shown in FIG. 図2に示したOLED初期化/Cs2初期化期間の動作を説明する図である。FIG. 3 is a diagram for explaining an operation in an OLED initialization / Cs2 initialization period shown in FIG. 2. 図2に示した書き込み期間の動作を説明する図である。FIG. 3 is a diagram illustrating an operation during a writing period illustrated in FIG. 2. 図2に示した発光期間の動作を説明する図である。It is a figure explaining the operation | movement of the light emission period shown in FIG. 本発明の実施の形態2にかかる画像表示装置の1画素に対応する画素回路の構成を示す図である。It is a figure which shows the structure of the pixel circuit corresponding to 1 pixel of the image display apparatus concerning Embodiment 2 of this invention. 図8に示した画素回路の一般的な動作を説明するためのシーケンス図である。FIG. 9 is a sequence diagram for explaining a general operation of the pixel circuit shown in FIG. 8. 図9に示した準備期間の動作を説明する図である。It is a figure explaining operation | movement of the preparation period shown in FIG. 図9に示したCs/Cs2初期化期間の動作を説明する図である。It is a figure explaining the operation | movement of the Cs / Cs2 initialization period shown in FIG. 図9に示した閾値電圧検出期間の動作を説明する図である。It is a figure explaining the operation | movement of the threshold voltage detection period shown in FIG. 図9に示した書き込み/OLED初期化期間の動作を説明する図である。FIG. 10 is a diagram for explaining the operation in the write / OLED initialization period shown in FIG. 9. 図9に示した発光期間の動作を説明する図である。It is a figure explaining the operation | movement of the light emission period shown in FIG.

符号の説明Explanation of symbols

10 電源線
11 Tth制御線
12 マージ線
13 走査線
14 画像信号線
OLED 有機EL素子
Td 駆動トランジスタ
Tth 閾値電圧検出用トランジスタ
Ts,Tm スイッチングトランジスタ
Cs,Cs2 容量
DESCRIPTION OF SYMBOLS 10 Power supply line 11 Tth control line 12 Merge line 13 Scan line 14 Image signal line OLED Organic EL element Td Drive transistor Tth Threshold voltage detection transistor Ts, Tm Switching transistor Cs, Cs2 Capacitance

Claims (12)

発光手段と、
制御端子、第1端子および第2端子を具備し、前記制御端子と、前記第1端子または前記第2端子のいずれかの端との間に印加される電位差に応じて前記発光手段の発光を制御するドライバ手段と、
前記ドライバ手段の前記制御端子に直接的または間接的に接続される第1容量素子と、
前記発光手段の発光輝度に対応する画像信号電位を供給する信号線に直接的または間接的に接続され、且つ前記第1容量素子に直接的または間接的に接続される第2容量素子と、
を備えた画像表示装置の駆動方法において、
前記ドライバ手段の閾値電圧を検出して該閾値電圧に対応する電圧を前記第1容量素子に保持させるステップと、
前記画像信号に対応する電圧を前記信号線を介して前記第2容量素子に書き込むことにより、前記第2容量素子に前記画像信号電圧を保持させるステップと、
前記第1容量素子と前記第2容量素子とを電気的に直列に接続することにより、前記第1容量素子に保持された閾値電圧と前記第2容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ手段の前記制御端子と前記第1端子または前記第2端子のいずれかの端子との間に印加するステップと、
を含むことを特徴とする画像表示装置の駆動方法。
Light emitting means;
A control terminal; a first terminal; and a second terminal, wherein the light emitting means emits light according to a potential difference applied between the control terminal and one of the first terminal and the second terminal. Driver means to control;
A first capacitive element connected directly or indirectly to the control terminal of the driver means;
A second capacitive element connected directly or indirectly to a signal line for supplying an image signal potential corresponding to the light emission luminance of the light emitting means, and directly or indirectly connected to the first capacitive element;
In a method for driving an image display device comprising:
Detecting a threshold voltage of the driver means and holding the voltage corresponding to the threshold voltage in the first capacitor element;
Writing the voltage corresponding to the image signal to the second capacitive element via the signal line, thereby causing the second capacitive element to hold the image signal voltage;
By electrically connecting the first capacitive element and the second capacitive element in series, the threshold voltage held in the first capacitive element and the image signal voltage held in the second capacitive element Adding a voltage and applying the added voltage between the control terminal of the driver means and either the first terminal or the second terminal;
A method for driving an image display device, comprising:
前記発光手段に蓄積された電荷を放電させるステップを更に備えることを特徴とする請求項1に記載の画像表示装置の駆動方法。   The method for driving an image display device according to claim 1, further comprising the step of discharging the charge accumulated in the light emitting means. 前記発光手段に蓄積された電荷の放電は、前記第1容量素子に前記ドライバ手段の閾値電圧を保持させた後であって、前記第2容量素子に前記画像信号電圧を保持させる前に行なわれることを特徴とする請求項2に記載の画像表示装置の駆動方法。   The discharge of the electric charge accumulated in the light emitting means is performed after the first capacitive element holds the threshold voltage of the driver means and before the second capacitive element holds the image signal voltage. The method for driving an image display device according to claim 2. 前記第2容量素子に前記画像信号電圧を書き込んでいる間、前記第1容量素子はフローティング状態にあることを特徴とする請求項1〜3のいずれか一つに記載の画像表示装置の駆動方法。   4. The driving method of the image display device according to claim 1, wherein the first capacitor element is in a floating state while the image signal voltage is written to the second capacitor element. 5. . 前記ドライバ手段の閾値電圧を検出している間、前記第1容量素子と前記第2容量素子とは電気的に並列に接続されていることを特徴とする請求項1〜4のいずれか一つに記載の画像表示装置の駆動方法。   The first capacitor element and the second capacitor element are electrically connected in parallel while the threshold voltage of the driver means is detected. A driving method of the image display device according to the above. 発光手段と、
制御端子、第1端子および第2端子を有し、該制御端子と該第1端子または該第2端子のいずれかの端との電位差に応じて該第1端子と該第2端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、
前記ドライバ手段の制御端子に直接的または間接的に接続され、前記ドライバ手段の閾値電圧を保持する第1容量素子と、
前記発光手段の発光輝度に対応する画像信号電圧が信号線を介して供給される第2容量素子と、を備え、
前記第2容量素子は、前記発光手段の発光期間中に前記第1容量素子の前記第2電極に直接的または間接的に接続される第2容量素子と、
を備えたことを特徴とする画像表示装置。
Light emitting means;
A control terminal, a first terminal, and a second terminal are provided, and between the first terminal and the second terminal according to a potential difference between the control terminal and one end of the first terminal or the second terminal. Driver means for controlling the light emission of the light emitting means by controlling the current flowing through
A first capacitive element connected directly or indirectly to a control terminal of the driver means and holding a threshold voltage of the driver means;
A second capacitive element to which an image signal voltage corresponding to the light emission luminance of the light emitting means is supplied via a signal line,
The second capacitive element includes a second capacitive element connected directly or indirectly to the second electrode of the first capacitive element during a light emission period of the light emitting means;
An image display device comprising:
前記第2容量素子に画像信号電圧を供給している間、前記第1容量素子はフローティング状態にあることを特徴とする請求項6に記載の画像表示装置。   The image display apparatus according to claim 6, wherein the first capacitor element is in a floating state while an image signal voltage is supplied to the second capacitor element. 前記発光手段の発光期間中に、前記第1容量素子が前記ドライバ手段の前記制御電極に電気的に接続されることを特徴とする請求項6または7に記載の画像表示装置。   8. The image display device according to claim 6, wherein the first capacitive element is electrically connected to the control electrode of the driver unit during a light emission period of the light emitting unit. 9. 前記第2容量素子は、前記ドライバ手段の前記第1端子または前記第2端子のいずれかの端子に電気的に接続されることを特徴とする請求項6〜8のいずれか一つに記載の画像表示装置。   9. The device according to claim 6, wherein the second capacitor element is electrically connected to one of the first terminal and the second terminal of the driver unit. 10. Image display device. 前記画像データが前記信号線を介して前記第2容量素子に書き込まれる書き込み期間中に、電位が略一定に保持される電位線をさらに備え、
前記第2容量素子が、前記電位線に電気的に接続されることを特徴とする請求項6〜9のいずれか一つに記載の画像表示装置。
A potential line that holds the potential substantially constant during a writing period in which the image data is written to the second capacitor element via the signal line;
The image display apparatus according to claim 6, wherein the second capacitor element is electrically connected to the potential line.
所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備えたことを特徴とする請求項6〜10のいずれか一つに記載の画像表示装置。   The image display device according to claim 6, further comprising a switching element that electrically connects the pair of electrodes of the second capacitor element during a predetermined period. 所定の期間に前記第2容量素子の一対の電極との間を電気的に接続するスイッチング素子をさらに備え、
前記閾値電圧検出手段の制御端子と前記スイッチング素子の制御端子とが共通の制御線に電気的に接続されていることを特徴とする請求項7に記載の画像表示装置。
A switching element that electrically connects between the pair of electrodes of the second capacitor element for a predetermined period;
The image display apparatus according to claim 7, wherein a control terminal of the threshold voltage detection unit and a control terminal of the switching element are electrically connected to a common control line.
JP2006023660A 2006-01-31 2006-01-31 Image display device and driving method thereof Active JP5154755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006023660A JP5154755B2 (en) 2006-01-31 2006-01-31 Image display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006023660A JP5154755B2 (en) 2006-01-31 2006-01-31 Image display device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2007206273A true JP2007206273A (en) 2007-08-16
JP5154755B2 JP5154755B2 (en) 2013-02-27

Family

ID=38485814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006023660A Active JP5154755B2 (en) 2006-01-31 2006-01-31 Image display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP5154755B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009086253A (en) * 2007-09-28 2009-04-23 Kyocera Corp Image display apparatus and method of driving image display apparatus
JP2009104013A (en) * 2007-10-25 2009-05-14 Sony Corp Display device, driving method thereof, and electronic apparatus
JP2009157148A (en) * 2007-12-27 2009-07-16 Seiko Epson Corp Method for driving light-emitting device and light-emitting device, electronic equipment
JP2009271337A (en) * 2008-05-08 2009-11-19 Sony Corp Display device, driving method for display device and electronic device
JP2009300853A (en) * 2008-06-16 2009-12-24 Sony Corp Display device and method of driving the same, and electronic device
JP2010002498A (en) * 2008-06-18 2010-01-07 Sony Corp Panel and drive control method
JP2010085675A (en) * 2008-09-30 2010-04-15 Kyocera Corp Image display device and method for driving the same
JP2010152165A (en) * 2008-12-25 2010-07-08 Kyocera Corp Image display apparatus
CN102262857A (en) * 2010-05-26 2011-11-30 精工爱普生株式会社 Electro-optical device, method for driving electro-optical device, control circuit and electronic device
JP2011248037A (en) * 2010-05-26 2011-12-08 Seiko Epson Corp Electronic device and driving method thereof
CN101656046B (en) * 2008-08-19 2012-01-11 索尼株式会社 Display device and display drive method
JP2013200541A (en) * 2012-03-23 2013-10-03 Samsung Display Co Ltd Pixel circuit, method of driving pixel circuit, and organic light emitting display device
WO2014146340A1 (en) * 2013-03-21 2014-09-25 京东方科技集团股份有限公司 Pixel circuit and driving method therefor, and display apparatus
US9001105B2 (en) 2010-07-06 2015-04-07 Samsung Display Co., Ltd. Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
US9064458B2 (en) 2009-08-03 2015-06-23 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9183778B2 (en) 2009-08-03 2015-11-10 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
CN105989796B (en) * 2015-02-05 2019-08-30 群创光电股份有限公司 Organic LED display panel and driving method with critical voltage compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066249A1 (en) * 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
JP2006011428A (en) * 2004-06-29 2006-01-12 Samsung Sdi Co Ltd Light emitting display device and method for driving thereof
JP2007522492A (en) * 2004-01-07 2007-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066249A1 (en) * 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
JP2007522492A (en) * 2004-01-07 2007-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
JP2006011428A (en) * 2004-06-29 2006-01-12 Samsung Sdi Co Ltd Light emitting display device and method for driving thereof

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009086253A (en) * 2007-09-28 2009-04-23 Kyocera Corp Image display apparatus and method of driving image display apparatus
US8217862B2 (en) 2007-10-25 2012-07-10 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
JP2009104013A (en) * 2007-10-25 2009-05-14 Sony Corp Display device, driving method thereof, and electronic apparatus
JP2009157148A (en) * 2007-12-27 2009-07-16 Seiko Epson Corp Method for driving light-emitting device and light-emitting device, electronic equipment
JP2009271337A (en) * 2008-05-08 2009-11-19 Sony Corp Display device, driving method for display device and electronic device
US8300038B2 (en) 2008-05-08 2012-10-30 Sony Corporation Display apparatus, display-apparatus driving method and electronic instrument
KR101557292B1 (en) 2008-05-08 2015-10-06 가부시키가이샤 제이올레드 Display apparatus display-apparatus driving method and electronic instrument
JP4640443B2 (en) * 2008-05-08 2011-03-02 ソニー株式会社 Display device, display device driving method, and electronic apparatus
JP2009300853A (en) * 2008-06-16 2009-12-24 Sony Corp Display device and method of driving the same, and electronic device
CN101609643B (en) * 2008-06-18 2011-10-12 索尼株式会社 Panel and drive control method
US8477087B2 (en) 2008-06-18 2013-07-02 Sony Corporation Panel and drive control method
JP2010002498A (en) * 2008-06-18 2010-01-07 Sony Corp Panel and drive control method
CN101656046B (en) * 2008-08-19 2012-01-11 索尼株式会社 Display device and display drive method
JP2010085675A (en) * 2008-09-30 2010-04-15 Kyocera Corp Image display device and method for driving the same
JP2010152165A (en) * 2008-12-25 2010-07-08 Kyocera Corp Image display apparatus
US9693045B2 (en) 2009-08-03 2017-06-27 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9064458B2 (en) 2009-08-03 2015-06-23 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9183778B2 (en) 2009-08-03 2015-11-10 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9911385B2 (en) 2009-08-03 2018-03-06 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
JP2011248037A (en) * 2010-05-26 2011-12-08 Seiko Epson Corp Electronic device and driving method thereof
JP2011248039A (en) * 2010-05-26 2011-12-08 Seiko Epson Corp Electro-optic device, driving method and control circuit thereof, and electronic equipment including the device
CN102262857B (en) * 2010-05-26 2015-07-08 精工爱普生株式会社 Electro-optical device, method for driving electro-optical device, control circuit and electronic device
CN102262857A (en) * 2010-05-26 2011-11-30 精工爱普生株式会社 Electro-optical device, method for driving electro-optical device, control circuit and electronic device
US9001105B2 (en) 2010-07-06 2015-04-07 Samsung Display Co., Ltd. Organic light emitting display including power source drivers configured to supply a plurality of voltage levels
JP2013200541A (en) * 2012-03-23 2013-10-03 Samsung Display Co Ltd Pixel circuit, method of driving pixel circuit, and organic light emitting display device
WO2014146340A1 (en) * 2013-03-21 2014-09-25 京东方科技集团股份有限公司 Pixel circuit and driving method therefor, and display apparatus
US9508287B2 (en) 2013-03-21 2016-11-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display apparatus
CN105989796B (en) * 2015-02-05 2019-08-30 群创光电股份有限公司 Organic LED display panel and driving method with critical voltage compensation

Also Published As

Publication number Publication date
JP5154755B2 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5154755B2 (en) Image display device and driving method thereof
JP5538477B2 (en) Image display device and driving method thereof
JP5080248B2 (en) Image display device
JP5115180B2 (en) Self-luminous display device and driving method thereof
JP4734529B2 (en) Display device
JP5157467B2 (en) Self-luminous display device and driving method thereof
JP4786437B2 (en) Driving method of image display device
US20070285359A1 (en) Display apparatus
JP5627175B2 (en) Image display device
JP2007155754A (en) Image display device and method of driving same
JP2008164796A (en) Pixel circuit and display device and driving method thereof
JP2008203478A (en) Display device and driving method thereof
JP2010008521A (en) Display device
JP5738270B2 (en) Display device
US8933920B2 (en) Display device and method of driving the same
JPWO2007040088A1 (en) Image display device and driving method thereof
JP5028207B2 (en) Image display device and driving method of image display device
JP5423859B2 (en) Self-luminous display device and driving method thereof
KR101102021B1 (en) Electro-Luminescence Display Device
JP2005215102A (en) Pixel circuit, display apparatus, and driving method for same
JP6041455B2 (en) Image display device and driving method of image display device
JP5650374B2 (en) Image display device and driving method of image display device
JP5789585B2 (en) Display device and electronic device
JP2008250003A (en) Display device
JP2006058800A (en) Light emitting display device, electronic equipment loaded with device, and driving method for light emitting display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

AA92 Notification that decision to refuse application was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250