JP2007201048A - Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device - Google Patents

Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2007201048A
JP2007201048A JP2006016066A JP2006016066A JP2007201048A JP 2007201048 A JP2007201048 A JP 2007201048A JP 2006016066 A JP2006016066 A JP 2006016066A JP 2006016066 A JP2006016066 A JP 2006016066A JP 2007201048 A JP2007201048 A JP 2007201048A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
stage
rotating shaft
photoresist film
rotating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006016066A
Other languages
Japanese (ja)
Inventor
Kazuaki Chiba
和秋 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006016066A priority Critical patent/JP2007201048A/en
Publication of JP2007201048A publication Critical patent/JP2007201048A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor substrate processing apparatus capable of suppressing in-plane variation in terms of processing amount. <P>SOLUTION: The semiconductor substrate processing apparatus comprises a stage 10 which holds a semiconductor substrate 1; a rotating shaft 12 which is attached to the lower surface of the stage 10 for rotating the stage 10, with the fitting position variable; and a chemical supplying means 16 which supplies chemical on the semiconductor substrate 1 held by the stage 10. In the semiconductor substrate processing apparatus, the chemical is stirred by rotating the semiconductor substrate while it is treated with the chemical. Although the stirring amount of the chemical positioned at rotational center is small when compared to other region, the fitting position of the rotating shaft 12 to the stage 10 can be changed in the semiconductor substrate processing apparatus. By changing rotational center while the chemical is stirred, in-plane variation can be suppressed in the process amount of the chemical. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、薬液を用いて半導体基板を処理する半導体基板処理装置及び半導体装置の製造方法に関する。特に本発明は、処理量に面内ばらつきが生じることを抑制できる半導体基板処理装置及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor substrate processing apparatus for processing a semiconductor substrate using a chemical solution and a method for manufacturing the semiconductor device. In particular, the present invention relates to a semiconductor substrate processing apparatus and a method for manufacturing a semiconductor device that can suppress in-plane variation in processing amount.

図6は、従来の半導体基板処理装置の構成を説明する為の側面図である。この半導体基板処理装置は、シリコンウェハ101に形成されたフォトレジスト膜(図示せず)を現像するための装置である。シリコンウェハ101はステージ110上に保持される。シリコンウェハ101上には、吐出ノズル116から現像液が吐出される。吐出ノズル116から吐出された現像液は、現像液の表面張力によってシリコンウェハ101上に保持され、パドル102を形成する。   FIG. 6 is a side view for explaining the configuration of a conventional semiconductor substrate processing apparatus. This semiconductor substrate processing apparatus is an apparatus for developing a photoresist film (not shown) formed on the silicon wafer 101. The silicon wafer 101 is held on the stage 110. A developer is discharged from the discharge nozzle 116 onto the silicon wafer 101. The developer discharged from the discharge nozzle 116 is held on the silicon wafer 101 by the surface tension of the developer to form the paddle 102.

ステージ110の下面の中心には回転軸112が取り付けられている。回転軸112にはモータ114からの動力が伝達される。これにより、ステージ110、及びシリコンウェハ101は回転軸112を中心として回転する。シリコンウェハ101が回転することにより、パドル102を形成している現像液には遠心力が働き、現像液が攪拌される。このため、フォトレジスト膜の現像量に面内ばらつきが生じることが抑制される。
特開平11−54427号公報(図1)
A rotating shaft 112 is attached to the center of the lower surface of the stage 110. Power from the motor 114 is transmitted to the rotating shaft 112. Thereby, the stage 110 and the silicon wafer 101 rotate around the rotation axis 112. As the silicon wafer 101 rotates, a centrifugal force acts on the developer forming the paddle 102, and the developer is stirred. For this reason, in-plane variation in the development amount of the photoresist film is suppressed.
Japanese Patent Laid-Open No. 11-54427 (FIG. 1)

上記した従来技術において、パドルを形成している現像液は、遠心力によって攪拌される。一方、回転中心に位置する現像液には遠心力が働かない。このため、回転中心に位置する現像液は攪拌量が小さくなり、回転中心に位置するフォトレジスト膜の現像量が、他の部分と比較して小さくなってしまう。   In the prior art described above, the developer forming the paddle is agitated by centrifugal force. On the other hand, centrifugal force does not act on the developer located at the center of rotation. For this reason, the amount of agitation of the developer located at the center of rotation is small, and the amount of development of the photoresist film located at the center of rotation is small compared to other portions.

本発明は上記のような事情を考慮してなされたものであり、その目的は、従来と比較して薬液による処理量に面内ばらつきが生じることを抑制できる半導体基板処理装置及び半導体装置の製造方法を提供することにある。   The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to manufacture a semiconductor substrate processing apparatus and a semiconductor device capable of suppressing in-plane variations in the amount of treatment with a chemical compared to the conventional case. It is to provide a method.

上記課題を解決するため、本発明に係る半導体基板処理装置は、半導体基板を保持するステージと、
前記ステージを回転させるために前記ステージの下面に取り付けられ、かつ取り付け位置が可変である回転軸と、
前記ステージに保持された半導体基板上に薬液を供給する薬液供給手段とを具備する。
In order to solve the above problems, a semiconductor substrate processing apparatus according to the present invention includes a stage for holding a semiconductor substrate,
A rotating shaft attached to the lower surface of the stage for rotating the stage and having a variable mounting position;
And a chemical supply means for supplying the chemical onto the semiconductor substrate held on the stage.

この半導体基板処理装置によれば、半導体基板を薬液で処理している時に半導体基板を回転させることにより、薬液を攪拌する。回転中心に位置する薬液の攪拌量は他の領域と比較して小さいが、この半導体基板処理装置では、前記ステージに対する前記回転軸の取り付け位置を変更することができる。従って、薬液を攪拌する処理の間で回転中心を変更することにより、薬液の処理量に面内ばらつきが生じることを抑制できる。   According to this semiconductor substrate processing apparatus, the chemical solution is agitated by rotating the semiconductor substrate when the semiconductor substrate is being processed with the chemical solution. Although the amount of stirring of the chemical solution located at the center of rotation is small compared to other regions, in this semiconductor substrate processing apparatus, the mounting position of the rotating shaft with respect to the stage can be changed. Therefore, by changing the rotation center during the process of stirring the chemical solution, it is possible to suppress the occurrence of in-plane variation in the treatment amount of the chemical solution.

前記回転軸に対して前記ステージを持ち上げるステージ持ち上げ手段と、前記回転軸を横方向に移動させる回転軸移動手段とを更に具備してもよい。この場合、前記ステージ持ち上げ手段が前記ステージを持ち上げている間に、前記回転軸移動手段が前記回転軸を移動させるにより、前記ステージに対する前記回転軸の取り付け位置を変更することができる。   You may further comprise the stage lifting means which lifts the said stage with respect to the said rotating shaft, and the rotating shaft moving means which moves the said rotating shaft to a horizontal direction. In this case, while the stage lifting means lifts the stage, the rotating shaft moving means moves the rotating shaft, thereby changing the mounting position of the rotating shaft with respect to the stage.

前記薬液は、例えばフォトレジスト膜の現像液、又はフォトレジスト溶液である   The chemical solution is, for example, a photoresist film developer or a photoresist solution.

本発明に係る半導体装置の製造方法は、半導体基板を、下面に回転軸が取り付けられたステージに保持させる工程と、
前記半導体基板上に薬液を供給する工程と、
前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させる工程と、
前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させる工程とを具備する。
The method for manufacturing a semiconductor device according to the present invention includes a step of holding a semiconductor substrate on a stage having a rotating shaft attached to the lower surface,
Supplying a chemical onto the semiconductor substrate;
Rotating the stage and the semiconductor substrate by rotating the rotating shaft;
Changing the mounting position of the rotating shaft with respect to the stage;
A step of rotating the stage and the semiconductor substrate again by rotating the rotating shaft again.

前記回転軸の取り付け位置を変更する工程は、前記回転軸に対して前記ステージを持ち上げる工程と、前記回転軸を横方向に移動させる工程と、前記ステージを下ろす工程とを具備してもよい。   The step of changing the mounting position of the rotating shaft may include a step of lifting the stage with respect to the rotating shaft, a step of moving the rotating shaft in a lateral direction, and a step of lowering the stage.

本発明に係る他の半導体装置の製造方法は、半導体基板上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を露光する工程と、
前記フォトレジスト膜を現像する工程と、
現像後の前記フォトレジスト膜をマスクとして前記半導体基板に不純物を注入する工程と、
を具備し、
前記フォトレジスト膜を現像する工程は、
前記フォトレジスト膜が塗布された半導体基板を、下面に回転軸が取り付けられたステージに保持する工程と、
前記半導体基板上に現像液を供給する工程と、
前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させることにより、前記半導体基板上の現像液を攪拌する工程と、
前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させることにより、前記半導体基板上の現像液を攪拌する工程とを具備する。
Another method of manufacturing a semiconductor device according to the present invention includes a step of forming a photoresist film on a semiconductor substrate,
Exposing the photoresist film;
Developing the photoresist film;
Implanting impurities into the semiconductor substrate using the developed photoresist film as a mask;
Comprising
The step of developing the photoresist film includes:
Holding the semiconductor substrate coated with the photoresist film on a stage having a rotating shaft attached to the lower surface;
Supplying a developer onto the semiconductor substrate;
Stirring the developer on the semiconductor substrate by rotating the stage and the semiconductor substrate by rotating the rotating shaft;
Changing the mounting position of the rotating shaft with respect to the stage;
A step of stirring the developer on the semiconductor substrate by rotating the rotating shaft again to rotate the stage and the semiconductor substrate again.

この半導体装置の製造方法によれば、前記フォトレジスト膜を現像する工程において、現像量に面内ばらつきが生じることが抑制される。従って、前記フォトレジスト膜が厚い場合(例えば0.5μm以上)であっても、該フォトレジスト膜に形成される開口部の寸法精度が高くなり、前記半導体基板のうち不純物が注入される領域の寸法精度が高くなる。   According to this method for manufacturing a semiconductor device, in-plane variation in the development amount is suppressed in the step of developing the photoresist film. Therefore, even when the photoresist film is thick (for example, 0.5 μm or more), the dimensional accuracy of the opening formed in the photoresist film is increased, and the region of the semiconductor substrate where the impurity is implanted is increased. Dimensional accuracy increases.

以下、図面を参照して本発明の実施形態について説明する。図1(A)は、本発明の第1の実施形態に係る半導体基板処理装置の構成を説明する為の側面図である。この半導体基板処理装置は、シリコンウェハ1に形成されたフォトレジスト膜(図示せず)を現像するための装置である。シリコンウェハ1は円板状のステージ10上に保持される。シリコンウェハ1の表面には、吐出ノズル16から現像液が吐出される。吐出ノズル16から吐出された現像液は、現像液の表面張力によってシリコンウェハ1上に保持され、パドル20を形成する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a side view for explaining the configuration of the semiconductor substrate processing apparatus according to the first embodiment of the present invention. This semiconductor substrate processing apparatus is an apparatus for developing a photoresist film (not shown) formed on the silicon wafer 1. The silicon wafer 1 is held on a disk-shaped stage 10. A developer is discharged from the discharge nozzle 16 onto the surface of the silicon wafer 1. The developer discharged from the discharge nozzle 16 is held on the silicon wafer 1 by the surface tension of the developer to form a paddle 20.

ステージ10の下面には回転軸12が取り付けられている。回転軸12は、ステージ10の下面に設けられた溝10aに嵌め込まれている。回転軸12にはモータ22からの動力が伝達される。これにより、ステージ10及びシリコンウェハ1は回転軸12を中心として回転する。シリコンウェハ1が回転することにより、パドル20を形成している現像液には遠心力が働き、現像液が攪拌される。このため、フォトレジスト膜の現像量に面内ばらつきが生じることが抑制される。   A rotating shaft 12 is attached to the lower surface of the stage 10. The rotating shaft 12 is fitted in a groove 10 a provided on the lower surface of the stage 10. Power from the motor 22 is transmitted to the rotary shaft 12. Thereby, the stage 10 and the silicon wafer 1 rotate around the rotation axis 12. As the silicon wafer 1 rotates, a centrifugal force acts on the developer forming the paddle 20, and the developer is stirred. For this reason, in-plane variation in the development amount of the photoresist film is suppressed.

また、ステージ10の下面に対する回転軸12の取り付け位置は可変である。詳細には、回転軸12は、ステージ10の中心、及びステージ10の中心から少し離れた場所(例えば半径の10%以上50%以下ほど離れた場所)に取り付けることができるようになっている。   Further, the mounting position of the rotary shaft 12 with respect to the lower surface of the stage 10 is variable. Specifically, the rotating shaft 12 can be attached to the center of the stage 10 and a place slightly away from the center of the stage 10 (for example, a place about 10% to 50% away from the radius).

また、半導体基板処理装置には、ステージ10を持ち上げるための複数(例えば4本)のリフトピン14、及び回転軸12を横方向に移動させるための移動機構24が設けられている。移動機構24は、動力源となるモータ(図示せず)と、ラックや歯車等の動力伝達機構を組み合わせたものである。   Further, the semiconductor substrate processing apparatus is provided with a plurality of (for example, four) lift pins 14 for lifting the stage 10 and a moving mechanism 24 for moving the rotating shaft 12 in the lateral direction. The moving mechanism 24 is a combination of a motor (not shown) serving as a power source and a power transmission mechanism such as a rack or gear.

図1(B)は、ステージ10に対する回転軸12の取り付け位置を変える方法を説明する為の側面図である。ステージ10に対する回転軸12の取り付け位置を変えるとき、リフトピン14は上方に移動してステージ10の下面の縁を上方に押し上げる。これにより、ステージ10は回転軸12に対して上方に持ち上げられる。この状態において、移動機構24は回転軸12を横方向に移動させる。その後、リフトピン14は下方に移動して、ステージ10の溝10aに回転軸12を嵌め込む。   FIG. 1B is a side view for explaining a method of changing the mounting position of the rotating shaft 12 with respect to the stage 10. When changing the mounting position of the rotary shaft 12 with respect to the stage 10, the lift pin 14 moves upward and pushes up the edge of the lower surface of the stage 10 upward. Thereby, the stage 10 is lifted upward with respect to the rotating shaft 12. In this state, the moving mechanism 24 moves the rotating shaft 12 in the lateral direction. Thereafter, the lift pin 14 moves downward, and the rotating shaft 12 is fitted into the groove 10 a of the stage 10.

図2(A)はステージ10の下面を示す平面図であり、図2(B)は回転軸12の上面図である。ステージ10の下面に設けられた溝10aは、平面形状が略長方形であり、ステージ10の中心を通っている。溝10aの短辺の長さは、回転軸12の直径に略等しい。溝10aの2つの長辺それぞれには、凹部10bが、長辺の両端部及び中心部それぞれに設けられている。   FIG. 2A is a plan view showing the lower surface of the stage 10, and FIG. 2B is a top view of the rotating shaft 12. The groove 10 a provided on the lower surface of the stage 10 has a substantially rectangular planar shape and passes through the center of the stage 10. The length of the short side of the groove 10 a is substantially equal to the diameter of the rotating shaft 12. In each of the two long sides of the groove 10a, a recess 10b is provided at each of both ends and the center of the long side.

回転軸12の上端には、凹部10bに嵌る凸部12aが2つ設けられている。2つの凸部12aは回転軸12の中心を挟んで互いに対向する位置に設けられており、溝10aの凹部10bに嵌る形状をしている。図1に示したリフトピン14及び移動機構24は、2つの凸部12aが嵌め込まれる凹部10bを変えることにより、ステージ10に対する回転軸12の位置を変える。   At the upper end of the rotating shaft 12, two convex portions 12a that fit into the concave portion 10b are provided. The two convex portions 12a are provided at positions facing each other across the center of the rotating shaft 12, and have a shape that fits into the concave portion 10b of the groove 10a. The lift pin 14 and the moving mechanism 24 shown in FIG. 1 change the position of the rotary shaft 12 with respect to the stage 10 by changing the concave portion 10b into which the two convex portions 12a are fitted.

図3は、図1に示した半導体基板処理装置を用いて、シリコンウェハ1に形成されたフォトレジスト膜を現像する方法を説明するフローチャートである。図4(A)は、図3のS4におけるパドル20の状態を示す図であり、図4(B)は、図3のS8におけるパドル20の状態を示す図である。   FIG. 3 is a flowchart for explaining a method of developing the photoresist film formed on the silicon wafer 1 using the semiconductor substrate processing apparatus shown in FIG. 4A is a diagram showing the state of the paddle 20 in S4 of FIG. 3, and FIG. 4B is a diagram showing the state of the paddle 20 in S8 of FIG.

まず、回転軸12をステージ10の下面の中心に取り付ける。次いで、フォトレジスト膜が塗布されたシリコンウェハ1をステージ10上に保持させる。フォトレジスト膜の膜厚は、0.5μm以上である。このとき、シリコンウェハ1とステージ10が同心になるようにする。次いで、吐出ノズル16からシリコンウェハ1上に現像液を吐出する。これにより、シリコンウェハ1の表面にはパドル20が形成される(S2)。   First, the rotating shaft 12 is attached to the center of the lower surface of the stage 10. Next, the silicon wafer 1 coated with the photoresist film is held on the stage 10. The film thickness of the photoresist film is 0.5 μm or more. At this time, the silicon wafer 1 and the stage 10 are concentric. Next, the developer is discharged from the discharge nozzle 16 onto the silicon wafer 1. Thereby, the paddle 20 is formed on the surface of the silicon wafer 1 (S2).

次いで、モータ22を動作させ、ステージ10及びシリコンウェハ1を回転させる。このとき、パドル20を形成している現像液が遠心力によってシリコンウェハ1上から飛び出ないようにする。これにより、パドル20を形成する現像液が攪拌される(S4)。なお、図4(A)に示すように、この状態では、回転中心はシリコンウェハ1の中心であるため、シリコンウェハ1の中心上に位置する現像液は、攪拌量が少ない。   Next, the motor 22 is operated to rotate the stage 10 and the silicon wafer 1. At this time, the developer forming the paddle 20 is prevented from jumping out of the silicon wafer 1 by centrifugal force. As a result, the developer forming the paddle 20 is stirred (S4). As shown in FIG. 4A, in this state, since the rotation center is the center of the silicon wafer 1, the developer located on the center of the silicon wafer 1 has a small amount of stirring.

次いで、モータ22を停止させ、ステージ10及びシリコンウェハ1を静止させる。次いで、リフトピン14及び移動機構24を用いて、ステージ10に対する回転軸12の取り付け位置を、ステージ10の中心から他の場所へ移動させる(S6)。   Next, the motor 22 is stopped, and the stage 10 and the silicon wafer 1 are stopped. Next, using the lift pins 14 and the moving mechanism 24, the attachment position of the rotary shaft 12 with respect to the stage 10 is moved from the center of the stage 10 to another place (S6).

次いで、モータ22を再び動作させ、ステージ10及びシリコンウェハ1を回転させる。このとき、パドル20を形成している現像液が遠心力によってシリコンウェハ1上から飛び出ないようにする。これにより、パドル20を形成する現像液が攪拌される(S8)。   Next, the motor 22 is operated again, and the stage 10 and the silicon wafer 1 are rotated. At this time, the developer forming the paddle 20 is prevented from jumping out of the silicon wafer 1 by centrifugal force. As a result, the developer forming the paddle 20 is stirred (S8).

図4(B)に示すように、S8の処理において、回転中心はシリコンウェハ1の中心以外の場所に移動しているため、S4の処理において現像液の攪拌量が少なかった部分においても、S6の処理では十分に攪拌される。このため、フォトレジスト膜の現像量にばらつきが生じることが、シリコンウェハ1の全面にわたって抑制される。   As shown in FIG. 4B, in the process of S8, since the rotation center has moved to a place other than the center of the silicon wafer 1, even in the part where the stirring amount of the developer was small in the process of S4, S6 In this process, the mixture is sufficiently stirred. For this reason, variation in the development amount of the photoresist film is suppressed over the entire surface of the silicon wafer 1.

その後、回転速度を上昇させ、パドル20を形成している現像液を遠心力によりシリコンウェハ1の表面から除去する(S10)。なお、S10の処理を行う前に、S6及びS8に示した処理を複数回繰り返しても良い。   Thereafter, the rotational speed is increased, and the developer forming the paddle 20 is removed from the surface of the silicon wafer 1 by centrifugal force (S10). In addition, before performing the process of S10, you may repeat the process shown to S6 and S8 several times.

以上、本発明の第1の実施形態によれば、ステージ10の下面に取り付けられた回転軸12を複数の場所に取り付けることができる。従って、パドル20を形成する現像液を攪拌する処理を行っている間に回転軸12を移動させることにより、パドル20の全体にわたって現像液を十分に攪拌することができる。このため、フォトレジスト膜の現像量にばらつきが生じることが、シリコンウェハ1の全面にわたって抑制される。   As mentioned above, according to the 1st Embodiment of this invention, the rotating shaft 12 attached to the lower surface of the stage 10 can be attached to several places. Therefore, the developer can be sufficiently stirred over the entire paddle 20 by moving the rotary shaft 12 while the developer for forming the paddle 20 is being stirred. For this reason, variation in the development amount of the photoresist film is suppressed over the entire surface of the silicon wafer 1.

次に、第2の実施形態について説明する。第2の実施形態は、図1に示した半導体処理装置を、シリコンウェハ1上にフォトレジスト膜を形成する装置として使用するものである。この場合、吐出ノズル16からはフォトレジスト溶液が吐出される。   Next, a second embodiment will be described. In the second embodiment, the semiconductor processing apparatus shown in FIG. 1 is used as an apparatus for forming a photoresist film on a silicon wafer 1. In this case, a photoresist solution is discharged from the discharge nozzle 16.

本半導体処理装置を用いてフォトレジスト膜を形成する場合、フォトレジスト溶液をシリコンウェハ1上に吐出した後、ステージ10及びシリコンウェハ1を回転させる処理を、回転軸12の位置を変更しながら複数回行う。これにより、フォトレジスト膜の膜厚の面内ばらつきが抑制される。   When a photoresist film is formed using this semiconductor processing apparatus, a plurality of processes for rotating the stage 10 and the silicon wafer 1 after discharging the photoresist solution onto the silicon wafer 1 while changing the position of the rotary shaft 12 are performed. Do it once. Thereby, the in-plane variation in the film thickness of the photoresist film is suppressed.

図5は、本発明の第3の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、第1及び第2の実施形態で示した半導体基板処理装置を用いてフォトレジスト膜を形成及び現像し、このフォトレジスト膜を用いて半導体装置を製造する方法である。   FIG. 5 is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to the third embodiment of the present invention. The present embodiment is a method of forming and developing a photoresist film using the semiconductor substrate processing apparatus shown in the first and second embodiments, and manufacturing a semiconductor device using the photoresist film.

まず、図5(A)に示すように、シリコンウェハ1上にフォトレジスト膜50を形成し、フォトレジスト膜50を露光及び現像する。これにより、フォトレジスト膜50には開口部50aが形成される。フォトレジスト膜50の厚さは0.5μm以上である。なお、フォトレジスト膜50を形成する処理は、第2の実施形態で示した半導体基板処理装置を用いて行われ、フォトレジスト膜50を現像する処理は、第1の実施形態で示した半導体基板処理装置を用いて行われる。このため、フォトレジスト膜50の膜厚の面内ばらつきは抑制され、かつフォトレジスト膜50の現像量の面内ばらつきは抑制される。従って、フォトレジスト膜50が厚くても、開口部50aの寸法精度は高くなる。   First, as shown in FIG. 5A, a photoresist film 50 is formed on the silicon wafer 1, and the photoresist film 50 is exposed and developed. As a result, an opening 50 a is formed in the photoresist film 50. The thickness of the photoresist film 50 is 0.5 μm or more. The process for forming the photoresist film 50 is performed using the semiconductor substrate processing apparatus shown in the second embodiment, and the process for developing the photoresist film 50 is performed in the semiconductor substrate shown in the first embodiment. This is done using a processing device. For this reason, the in-plane variation in the film thickness of the photoresist film 50 is suppressed, and the in-plane variation in the development amount of the photoresist film 50 is suppressed. Therefore, even if the photoresist film 50 is thick, the dimensional accuracy of the opening 50a is increased.

次いで、フォトレジスト膜50をマスクとしてシリコンウェハ1にN型不純物イオンを注入する。これにより、開口部50a内に位置するシリコンウェハ1にはN型ウェル1aが形成される。開口部50aの寸法精度が高いため、N型ウェル1aの寸法精度も高くなる。   Next, N-type impurity ions are implanted into the silicon wafer 1 using the photoresist film 50 as a mask. Thereby, an N-type well 1a is formed in the silicon wafer 1 located in the opening 50a. Since the dimensional accuracy of the opening 50a is high, the dimensional accuracy of the N-type well 1a is also high.

その後、図5(B)に示すように、フォトレジスト膜50を除去する。次いで、シリコンウェハ1上にフォトレジスト膜51を形成し、フォトレジスト膜51を露光及び現像する。これにより、フォトレジスト膜51には、N型ウェル1aの一部上に位置する開口部51aが形成される。なお、フォトレジスト膜51を形成する処理は、第2の実施形態で示した半導体基板処理装置を用いて行われ、フォトレジスト膜51を現像する処理は、第1の実施形態で示した半導体基板処理装置を用いて行われる。このため、フォトレジスト膜51の膜厚の面内ばらつきは抑制され、かつフォトレジスト膜51の現像量の面内ばらつきは抑制される。従って、フォトレジスト膜51が厚くても、開口部51aの寸法精度は高くなる。   Thereafter, as shown in FIG. 5B, the photoresist film 50 is removed. Next, a photoresist film 51 is formed on the silicon wafer 1, and the photoresist film 51 is exposed and developed. As a result, an opening 51 a located on a part of the N-type well 1 a is formed in the photoresist film 51. The process for forming the photoresist film 51 is performed using the semiconductor substrate processing apparatus shown in the second embodiment, and the process for developing the photoresist film 51 is performed in the semiconductor substrate shown in the first embodiment. This is done using a processing device. For this reason, the in-plane variation in the film thickness of the photoresist film 51 is suppressed, and the in-plane variation in the development amount of the photoresist film 51 is suppressed. Therefore, even if the photoresist film 51 is thick, the dimensional accuracy of the opening 51a is increased.

次いで、フォトレジスト膜51をマスクとしてシリコンウェハ1にP型不純物イオンを注入する。このとき、P型不純物の濃度がN型ウェル1aのN型不純物濃度より高くなるようにする。これにより、開口部51a内に位置するシリコンウェハ1には、N型ウェル1a内に位置するP型ウェル1bが形成される。開口部51aの寸法精度が高いため、P型ウェル1bの寸法精度も高くなる。なお、図5(A),(B)に示した処理において、P型不純物イオン及びN型不純物イオンの注入エネルギーを調節して、P型ウェル1bがN型ウェル1aより浅くなるようにする。   Next, P-type impurity ions are implanted into the silicon wafer 1 using the photoresist film 51 as a mask. At this time, the concentration of the P-type impurity is set to be higher than the N-type impurity concentration of the N-type well 1a. As a result, a P-type well 1b located in the N-type well 1a is formed in the silicon wafer 1 located in the opening 51a. Since the dimensional accuracy of the opening 51a is high, the dimensional accuracy of the P-type well 1b is also high. 5A and 5B, the implantation energy of P-type impurity ions and N-type impurity ions is adjusted so that the P-type well 1b is shallower than the N-type well 1a.

その後、図5(C)に示すように、フォトレジスト膜51を除去する。次いで、素子分離膜2を形成し、N型ウェル1aが形成された領域及びP型ウェル1bが形成された領域を相互に分離する。素子分離膜2は、例えばLOCOS酸化法により形成されるが、トレンチアイソレーション法によりシリコンウェハ1に埋め込まれても良い。   Thereafter, as shown in FIG. 5C, the photoresist film 51 is removed. Next, the element isolation film 2 is formed, and the region where the N-type well 1a is formed and the region where the P-type well 1b is formed are separated from each other. The element isolation film 2 is formed by, for example, a LOCOS oxidation method, but may be embedded in the silicon wafer 1 by a trench isolation method.

次いで、シリコンウェハ1を熱酸化する。これにより、N型ウェル1aが形成されたシリコンウェハ1にはゲート酸化膜3aが形成され、P型ウェル1bが形成されたシリコンウェハ1にはゲート酸化膜3bが形成される。次いで、ゲート酸化膜3a,3b上を含む全面上にポリシリコン膜を形成する。次いで、ポリシリコン膜上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてポリシリコン膜を選択的にエッチングする。これにより、ゲート酸化膜3a上に位置するゲート電極4a、及びゲート酸化膜3b上に位置するゲート電極4bが形成される。その後、レジストパターンを除去する。   Next, the silicon wafer 1 is thermally oxidized. As a result, the gate oxide film 3a is formed on the silicon wafer 1 on which the N-type well 1a is formed, and the gate oxide film 3b is formed on the silicon wafer 1 on which the P-type well 1b is formed. Next, a polysilicon film is formed on the entire surface including the gate oxide films 3a and 3b. Next, a resist pattern (not shown) is formed on the polysilicon film, and the polysilicon film is selectively etched using this resist pattern as a mask. Thereby, the gate electrode 4a located on the gate oxide film 3a and the gate electrode 4b located on the gate oxide film 3b are formed. Thereafter, the resist pattern is removed.

次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、N型ウェル1aが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、及びゲート電極4aをマスクとして シリコンウェハ1にP型不純物を注入する。これにより、N型ウェル1aには、P型トランジスタの低濃度不純物領域6aが形成される。その後、フォトレジスト膜を除去する。   Next, a photoresist film (not shown) is applied on the entire surface including the region where the N-type well 1a is formed and the region where the P-type well 1b is formed, and this photoresist film is exposed and developed. As a result, an opening located on the region where the N-type well 1a is formed is formed in the photoresist film. Next, P-type impurities are implanted into the silicon wafer 1 using the photoresist film, the element isolation film 2, and the gate electrode 4a as a mask. Thereby, a low concentration impurity region 6a of a P-type transistor is formed in the N-type well 1a. Thereafter, the photoresist film is removed.

次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上に、再びフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、P型ウェル1bが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、及びゲート電極4bをマスクとして シリコンウェハ1にN型不純物を注入する。これにより、P型ウェル1bには、N型トランジスタの低濃度不純物領域6bが形成される。その後、フォトレジスト膜を除去する。   Next, a photoresist film (not shown) is applied again on the entire surface including the region where the N-type well 1a is formed and the region where the P-type well 1b is formed, and this photoresist film is exposed and developed. To do. As a result, an opening located on the region where the P-type well 1b is formed is formed in the photoresist film. Next, N-type impurities are implanted into the silicon wafer 1 using the photoresist film, the element isolation film 2, and the gate electrode 4b as a mask. As a result, a low-concentration impurity region 6b of an N-type transistor is formed in the P-type well 1b. Thereafter, the photoresist film is removed.

次いで、ゲート電極4a,4bを含む全面上に酸化シリコン膜をCVD法により形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極4a,4bの側壁にはサイドウォール5a,5bが形成される。   Next, a silicon oxide film is formed on the entire surface including the gate electrodes 4a and 4b by the CVD method, and this silicon oxide film is etched back. Thereby, side walls 5a and 5b are formed on the side walls of the gate electrodes 4a and 4b.

次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、N型ウェル1aが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、ゲート電極4a、及びサイドウォール5aをマスクとして シリコンウェハ1にP型不純物を注入する。これにより、N型ウェル1aには、P型トランジスタのソース及びドレインとなる不純物領域7aが形成される。その後、フォトレジスト膜を除去する。   Next, a photoresist film (not shown) is applied on the entire surface including the region where the N-type well 1a is formed and the region where the P-type well 1b is formed, and this photoresist film is exposed and developed. As a result, an opening located on the region where the N-type well 1a is formed is formed in the photoresist film. Next, P-type impurities are implanted into the silicon wafer 1 using the photoresist film, the element isolation film 2, the gate electrode 4a, and the sidewall 5a as a mask. As a result, impurity regions 7a serving as the source and drain of the P-type transistor are formed in the N-type well 1a. Thereafter, the photoresist film is removed.

次いで、N型ウェル1aが形成された領域、及びP型ウェル1bが形成された領域それぞれを含む全面上に、再びフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜には、P型ウェル1bが形成された領域上に位置する開口部が形成される。次いで、フォトレジスト膜、素子分離膜2、ゲート電極4b、及びサイドウォール5bをマスクとして シリコンウェハ1にN型不純物を注入する。これにより、P型ウェル1bには、N型トランジスタのソース及びドレインとなる不純物領域7bが形成される。その後、フォトレジスト膜を除去する。
このようにして、P型トランジスタ及びN型トランジスタが形成される。
Next, a photoresist film (not shown) is applied again on the entire surface including the region where the N-type well 1a is formed and the region where the P-type well 1b is formed, and this photoresist film is exposed and developed. To do. As a result, an opening located on the region where the P-type well 1b is formed is formed in the photoresist film. Next, N-type impurities are implanted into the silicon wafer 1 using the photoresist film, the element isolation film 2, the gate electrode 4b, and the sidewalls 5b as masks. As a result, impurity regions 7b serving as the source and drain of the N-type transistor are formed in the P-type well 1b. Thereafter, the photoresist film is removed.
In this way, a P-type transistor and an N-type transistor are formed.

以上、本発明の第3の実施形態によれば、N型ウェル1a及びP型ウェル1bを形成するときのフォトレジスト膜50,51を、第2の実施形態で説明した装置を用いて形成し、第1の実施形態で説明した装置を用いて現像している。従って、フォトレジスト膜50,51に形成される開口部50a,51aの寸法精度が高くなり、N型ウェル1a及びP型ウェル1bの寸法精度が高くなる。   As described above, according to the third embodiment of the present invention, the photoresist films 50 and 51 for forming the N-type well 1a and the P-type well 1b are formed using the apparatus described in the second embodiment. Development is performed using the apparatus described in the first embodiment. Accordingly, the dimensional accuracy of the openings 50a and 51a formed in the photoresist films 50 and 51 is increased, and the dimensional accuracy of the N-type well 1a and the P-type well 1b is increased.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第3の実施形態において、P型トランジスタ及びN型トランジスタそれぞれは、他の形式のトランジスタであっても良い。また、第1の実施形態において、吐出ノズル16から吐出される薬液は、現像液及びフォトレジスト溶液以外の薬液(例えばエッチング液)であってもよい。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the third embodiment, each of the P-type transistor and the N-type transistor may be another type of transistor. In the first embodiment, the chemical solution discharged from the discharge nozzle 16 may be a chemical solution (for example, an etching solution) other than the developer and the photoresist solution.

(A)は、本発明の第1の実施形態に係る半導体基板処理装置の構成を説明する為の側面図、(B)はステージ10に対する回転軸12の取り付け位置を変える方法を説明する為の側面図。(A) is a side view for demonstrating the structure of the semiconductor substrate processing apparatus which concerns on the 1st Embodiment of this invention, (B) is for demonstrating the method to change the attachment position of the rotating shaft 12 with respect to the stage 10. FIG. Side view. (A)はステージ10の下面を示す平面図、(B)は回転軸12の上面図。FIG. 4A is a plan view showing a lower surface of the stage 10, and FIG. 4B is a top view of the rotating shaft 12. フォトレジスト膜を現像する方法を説明するフローチャート。The flowchart explaining the method to develop a photoresist film. (A)は図3のS4におけるパドル20の状態を示す図、(B)は図3のS8におけるパドル20の状態を示す図。(A) is a figure which shows the state of the paddle 20 in S4 of FIG. 3, (B) is a figure which shows the state of the paddle 20 in S8 of FIG. 本発明の第3の実施形態に係る半導体装置の製造方法を説明する為の断面図。Sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. 従来の半導体基板処理装置の構成を説明する為の側面図。The side view for demonstrating the structure of the conventional semiconductor substrate processing apparatus.

符号の説明Explanation of symbols

1,101…シリコンウェハ、1a…N型ウェル、1b…P型ウェル、2…素子分離膜、3a,3b…ゲート酸化膜、4a,4b…ゲート電極、5a,5b…サイドウォール、6a,6b…低濃度不純物領域、7a,7b…不純物領域、10,110…ステージ、10a…溝、10b…凹部、12,112…回転軸、12a…凸部、14…リフトピン、16,116…吐出ノズル、20,102…パドル(現像液)、22,114…モータ、24…移動機構、50,51…フォトレジスト膜、50a,50b…開口部 DESCRIPTION OF SYMBOLS 1,101 ... Silicon wafer, 1a ... N type well, 1b ... P type well, 2 ... Element isolation film, 3a, 3b ... Gate oxide film, 4a, 4b ... Gate electrode, 5a, 5b ... Side wall, 6a, 6b ... low concentration impurity region, 7a, 7b ... impurity region, 10, 110 ... stage, 10a ... groove, 10b ... concave portion, 12, 112 ... rotating shaft, 12a ... convex portion, 14 ... lift pin, 16, 116 ... discharge nozzle, 20, 102 ... Paddle (developer), 22, 114 ... Motor, 24 ... Moving mechanism, 50, 51 ... Photoresist film, 50a, 50b ... Opening

Claims (8)

半導体基板を保持するステージと、
前記ステージを回転させるために前記ステージの下面に取り付けられ、かつ取り付け位置が可変である回転軸と、
前記ステージに保持された半導体基板上に薬液を供給する薬液供給手段と、
を具備する半導体基板処理装置。
A stage for holding a semiconductor substrate;
A rotating shaft attached to the lower surface of the stage for rotating the stage and having a variable mounting position;
A chemical supply means for supplying a chemical onto the semiconductor substrate held on the stage;
A semiconductor substrate processing apparatus comprising:
前記回転軸に対して前記ステージを持ち上げるステージ持ち上げ手段と、
前記回転軸を横方向に移動させる回転軸移動手段と、
を更に具備する請求項1に記載の半導体基板処理装置。
Stage lifting means for lifting the stage relative to the rotation axis;
A rotating shaft moving means for moving the rotating shaft in a lateral direction;
The semiconductor substrate processing apparatus according to claim 1, further comprising:
前記薬液はフォトレジスト膜の現像液である請求項1又は2に記載の半導体基板処理装置。   The semiconductor substrate processing apparatus according to claim 1, wherein the chemical solution is a developer for a photoresist film. 前記薬液はフォトレジスト溶液である請求項1又は2に記載の半導体基板処理装置。   The semiconductor substrate processing apparatus according to claim 1, wherein the chemical solution is a photoresist solution. 半導体基板を、下面に回転軸が取り付けられたステージに保持させる工程と、
前記半導体基板上に薬液を供給する工程と、
前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させる工程と、
前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させる工程と、
を具備する半導体装置の製造方法。
Holding the semiconductor substrate on a stage having a rotating shaft attached to the lower surface;
Supplying a chemical onto the semiconductor substrate;
Rotating the stage and the semiconductor substrate by rotating the rotating shaft;
Changing the mounting position of the rotating shaft with respect to the stage;
Rotating the stage and the semiconductor substrate again by rotating the rotating shaft again;
A method for manufacturing a semiconductor device comprising:
前記回転軸の取り付け位置を変更する工程は、
前記回転軸に対して前記ステージを持ち上げる工程と、
前記回転軸を横方向に移動させる工程と、
前記ステージを下ろす工程と、
を具備する請求項5に記載の半導体装置の製造方法。
The step of changing the mounting position of the rotating shaft includes:
Lifting the stage relative to the rotational axis;
Moving the rotating shaft in a lateral direction;
Lowering the stage;
A method for manufacturing a semiconductor device according to claim 5.
半導体基板上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を露光する工程と、
前記フォトレジスト膜を現像する工程と、
現像後の前記フォトレジスト膜をマスクとして前記半導体基板に不純物を注入する工程と、
を具備し、
前記フォトレジスト膜を現像する工程は、
前記フォトレジスト膜が塗布された半導体基板を、下面に回転軸が取り付けられたステージに保持する工程と、
前記半導体基板上に現像液を供給する工程と、
前記回転軸を回転させることにより前記ステージ及び前記半導体基板を回転させることにより、前記半導体基板上の現像液を攪拌する工程と、
前記ステージに対する前記回転軸の取り付け位置を変更する工程と、
前記回転軸を再び回転させることにより、前記ステージ及び前記半導体基板を再び回転させることにより、前記半導体基板上の現像液を攪拌する工程と、
を具備する半導体装置の製造方法。
Forming a photoresist film on a semiconductor substrate;
Exposing the photoresist film;
Developing the photoresist film;
Implanting impurities into the semiconductor substrate using the developed photoresist film as a mask;
Comprising
The step of developing the photoresist film includes:
Holding the semiconductor substrate coated with the photoresist film on a stage having a rotating shaft attached to the lower surface;
Supplying a developer onto the semiconductor substrate;
Stirring the developer on the semiconductor substrate by rotating the stage and the semiconductor substrate by rotating the rotating shaft;
Changing the mounting position of the rotating shaft with respect to the stage;
A step of stirring the developer on the semiconductor substrate by rotating the rotating shaft again to rotate the stage and the semiconductor substrate again;
A method for manufacturing a semiconductor device comprising:
前記フォトレジスト膜の厚さは0.5μm以上である請求項7に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 7, wherein a thickness of the photoresist film is 0.5 μm or more.
JP2006016066A 2006-01-25 2006-01-25 Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device Withdrawn JP2007201048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006016066A JP2007201048A (en) 2006-01-25 2006-01-25 Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006016066A JP2007201048A (en) 2006-01-25 2006-01-25 Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2007201048A true JP2007201048A (en) 2007-08-09

Family

ID=38455349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016066A Withdrawn JP2007201048A (en) 2006-01-25 2006-01-25 Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2007201048A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157860A (en) * 2017-05-23 2017-09-07 東京エレクトロン株式会社 Developing method, developing device, and computer-readable recording medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443370A (en) * 1987-08-05 1989-02-15 Mitsubishi Electric Corp Spin coating device and spin coating method
JPH01159080A (en) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd Rotary coating device
JPH07211611A (en) * 1994-01-12 1995-08-11 Nec Kansai Ltd Resist developer for semiconductor substrate
JPH1154427A (en) * 1997-08-05 1999-02-26 Nittetsu Semiconductor Kk Method of development in photolithographic process
JP2000114167A (en) * 1998-08-04 2000-04-21 Tokyo Electron Ltd Device and method for forming film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443370A (en) * 1987-08-05 1989-02-15 Mitsubishi Electric Corp Spin coating device and spin coating method
JPH01159080A (en) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd Rotary coating device
JPH07211611A (en) * 1994-01-12 1995-08-11 Nec Kansai Ltd Resist developer for semiconductor substrate
JPH1154427A (en) * 1997-08-05 1999-02-26 Nittetsu Semiconductor Kk Method of development in photolithographic process
JP2000114167A (en) * 1998-08-04 2000-04-21 Tokyo Electron Ltd Device and method for forming film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157860A (en) * 2017-05-23 2017-09-07 東京エレクトロン株式会社 Developing method, developing device, and computer-readable recording medium

Similar Documents

Publication Publication Date Title
US10770303B2 (en) Mechanisms for forming patterns using multiple lithography processes
JPH10270546A (en) Shallow trench isolation(sti) method of semiconductor element
JP4138601B2 (en) Manufacturing method of semiconductor device
KR100910462B1 (en) Semiconductor device and method for fabricating the same
JP5401763B2 (en) Coating liquid coating method and semiconductor device manufacturing method
KR101276948B1 (en) Method for manufacturing semiconductor device
JP5474068B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2004134449A (en) Method of manufacturing semiconductor device
JP2007201048A (en) Semiconductor substrate processing apparatus, and manufacturing method of semiconductor device
JP3958199B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4863770B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2005236083A (en) Manufacturing method of semiconductor device
JP2006024953A (en) Semiconductor apparatus and its manufacturing method
US20220301849A1 (en) Method for reducing charging of semiconductor wafers
JP2007048781A (en) Manufacturing method of semiconductor device
KR100406732B1 (en) Fabricating method of devise isolation structure
KR20070044604A (en) Method for forming semiconductor device
JP4930725B2 (en) Semiconductor device
KR20030057933A (en) Method for forming an align key
KR20030055794A (en) Method for forming isolation layer of semiconductor device
CN109659231A (en) Improve the method for device homogeneity in photoresist stripping process
KR20020002760A (en) Manufacturing method for semiconductor device
JP2005156576A (en) Method for relaxing alignment accuracy condition in manufacturing of integrated circuit
JP2009070864A (en) Fabrication process of semiconductor device, and semiconductor device
KR20060062433A (en) Method for fabricating well of high voltage device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110125