JP2007194494A - Laminated filter - Google Patents

Laminated filter Download PDF

Info

Publication number
JP2007194494A
JP2007194494A JP2006012873A JP2006012873A JP2007194494A JP 2007194494 A JP2007194494 A JP 2007194494A JP 2006012873 A JP2006012873 A JP 2006012873A JP 2006012873 A JP2006012873 A JP 2006012873A JP 2007194494 A JP2007194494 A JP 2007194494A
Authority
JP
Japan
Prior art keywords
inductor
varistor
layer
multilayer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006012873A
Other languages
Japanese (ja)
Other versions
JP4238251B2 (en
Inventor
Takahiro Sato
高弘 佐藤
Katsunari Moriai
克成 森合
Kentaro Yoshida
賢太郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006012873A priority Critical patent/JP4238251B2/en
Publication of JP2007194494A publication Critical patent/JP2007194494A/en
Application granted granted Critical
Publication of JP4238251B2 publication Critical patent/JP4238251B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated filter wherein the reduction of its high-frequency characteristic is prevented. <P>SOLUTION: In the laminated filter 1, there are disposed an inductor 10 wherein conductors 12<SB>1</SB>-12<SB>8</SB>of the inductor are formed, and a varistor 20 wherein a hot electrode 16 and a ground electrode 17 are formed to form an interface P and as form diffusing layers along both the sides of the interface P. The diffusing layers have a varistor diffusing layer 8D which contains in the varistor 20 the specific substances for revealing only the function of the varistor 20 that they are existent in the degree of the function being not revealed substantially, and have an inductor diffusing layer 6D which contains in the inductor 10 the specific substances for revealing only the function of the varistor 20 that they are existent in the degree of impeding the function of the inductor layer substantially. Further, the conductors 12<SB>1</SB>-12<SB>8</SB>of the inductor, the hot electrode 16, and the ground electrode 17 are disposed in the portions wherefrom the diffusing layers of the inductor 10 and the varistor 20 are excluded. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、積層型フィルタ、より詳しくは、バリスタ部とインダクタ部とが積層されてなる積層型フィルタに関する。   The present invention relates to a multilayer filter, and more particularly to a multilayer filter in which a varistor part and an inductor part are laminated.

近年、電子機器は、高速動作のための伝送信号の高周波数化や、省電力化のための低電圧化等が進められている。このような状況下、電子機器においては、優れた信頼性を確保する観点から、ノイズやサージ等を除去する技術がますます重要になってきている。そこで、ノイズ及びサージの両方を一つのチップで除去し得る素子として、バリスタ部及びインダクタ部が積層されてなる積層型フィルタが注目を集めている。   In recent years, electronic devices have been promoted to increase the frequency of transmission signals for high-speed operation and to reduce the voltage for power saving. Under such circumstances, technology for removing noise, surges, and the like is becoming increasingly important in electronic devices from the viewpoint of ensuring excellent reliability. Therefore, a multilayer filter in which a varistor part and an inductor part are laminated has attracted attention as an element capable of removing both noise and surge with a single chip.

このような積層型フィルタとしては、半導体磁器と磁性材料磁器とを接合し、これを一体焼結して得られた複合機能素子が知られている（例えば、特許文献１参照）。
特開平７−２２０９０６号公報 As such a multilayer filter, a composite functional element obtained by joining a semiconductor ceramic and a magnetic material ceramic and sintering them integrally is known (for example, see Patent Document 1).
Japanese Patent Laid-Open No. 7-220906

しかしながら、上述した従来の積層型フィルタでは、バリスタ部とインダクタ部とで積層体を構成している材料が異なっているため、焼結時における両者の体積変化の程度が大きく異なり、このため、一体焼結の際に両者の境に応力が発生し易い傾向にあった。そして、これに起因して、バリスタ部とインダクタ部とが剥離し易いという問題があった。   However, in the conventional multilayer filter described above, since the materials constituting the multilayer body are different between the varistor part and the inductor part, the degree of volume change between the two during sintering is greatly different. There was a tendency for stress to occur between the two during sintering. As a result, there is a problem that the varistor part and the inductor part are easily separated.

そこで、本発明者らは、まず、積層型フィルタにおいて、バリスタ部とインダクタ部との剥離を低減するために、インダクタ部を、バリスタ部を構成している積層体と同じ材料により形成することを試みた。その結果、一体焼結を行った場合であっても、バリスタ部とインダクタ部との剥離が極めて生じ難くなることが判明した。   In view of this, the inventors of the present invention firstly in the multilayer filter, in order to reduce the separation between the varistor part and the inductor part, the inductor part is formed from the same material as the multilayer body constituting the varistor part. Tried. As a result, it has been found that even when integral sintering is performed, separation between the varistor portion and the inductor portion is extremely difficult to occur.

ところが、通常バリスタ部の積層体を構成している材料は、極めて低抵抗であるという特性を有していることからインダクタの材料としては適しておらず、このような積層型フィルタは、高周波用途への適用が困難なものであった。   However, the material that normally constitutes the laminate of the varistor part is not suitable as an inductor material because of its extremely low resistance, and such a multilayer filter is not suitable for high frequency applications. Application to was difficult.

本発明者らは、このような知見に基づいて更に研究を進めた結果、インダクタ部をバリスタ部の構成材料と同じ積層体から構成するとともに、両構成材料の添加物を異ならせることによって、インダクタ部の積層体の高抵抗化が図れることを見出した。しかしながら、実際にこのような積層型フィルタを試作したところ、高周波特性が低下してしまう場合があることが判明した。   As a result of further research based on such knowledge, the inventors of the present invention configured the inductor part from the same laminate as the constituent material of the varistor part, and made the inductor different from each other by using different additives. It was found that the resistance of the laminated body can be increased. However, when such a multilayer filter was actually prototyped, it was found that the high-frequency characteristics might be deteriorated.

そこで、本発明は、高周波特性の低下を防止した積層型フィルタを提供することを目的とする。   In view of the above, an object of the present invention is to provide a multilayer filter that prevents deterioration of high-frequency characteristics.

本発明者らは、試作した積層型フィルタを詳細に解析した結果、インダクタ層とバリスタ層との間の界面付近に特定の現象が起こっていることを発見した。そこで、本発明者らは、界面付近に着目して試行錯誤を繰り返した結果、以下のような構成の積層型フィルタであれば、高周波特性の低下を防止できることを見出した。   As a result of detailed analysis of the prototype multilayer filter, the present inventors have found that a specific phenomenon occurs near the interface between the inductor layer and the varistor layer. Thus, as a result of repeating trial and error focusing on the vicinity of the interface, the present inventors have found that a multilayer filter having the following configuration can prevent the high-frequency characteristics from being deteriorated.

本発明の積層型フィルタは、インダクタ導体部が形成されたインダクタ層と、バリスタ導体部が形成されたバリスタ層とが界面を形成するように配置されている積層型フィルタであって、界面の両側に沿って形成される拡散層を備え、拡散層は、インダクタ層又はバリスタ層の機能のみを発現するための特定物質を、インダクタ層及びバリスタ層のうち機能を発現すべき方の層において、機能を実質的に発現しない程度に含有する第１領域と、特定物質を、インダクタ層及びバリスタ層のうち機能を発現しない方の層において、当該層の機能を実質的に阻害する程度に含有する第２領域と、を有し、インダクタ導体部及びバリスタ導体部は、インダクタ層及びバリスタ層の拡散層を除く部分に配置されている。   The multilayer filter according to the present invention is a multilayer filter in which an inductor layer in which an inductor conductor portion is formed and a varistor layer in which a varistor conductor portion is formed are arranged so as to form an interface, on both sides of the interface A diffusion layer is formed along the diffusion layer, and the diffusion layer functions as a specific substance for expressing only the function of the inductor layer or the varistor layer, and functions as a function of the inductor layer and the varistor layer. And a specific substance in a layer that does not exhibit a function among the inductor layer and the varistor layer, and includes a first region that substantially inhibits the function of the layer. The inductor conductor portion and the varistor conductor portion are arranged in a portion excluding the diffusion layer of the inductor layer and the varistor layer.

本発明の積層型フィルタによれば、機能を実質的に発現しない第１領域と、層の機能が実質的に阻害された第２領域とを除く部分に、インダクタ導体部及びバリスタ導体部が配置されるので、インダクタ導体部及びバリスタ導体部は、機能を実質的に発現する領域に配置されることとなる。よって、フィルタ特性の低下を防止することができる。すなわち、高周波特性の低下を防止することができる。   According to the multilayer filter of the present invention, the inductor conductor portion and the varistor conductor portion are arranged in a portion excluding the first region where the function is not substantially expressed and the second region where the function of the layer is substantially inhibited. Therefore, the inductor conductor portion and the varistor conductor portion are arranged in a region that substantially exhibits the function. Therefore, it is possible to prevent the filter characteristics from being deteriorated. That is, it is possible to prevent the high frequency characteristics from being deteriorated.

また、本発明の積層型フィルタのインダクタ導体部は、界面から１００μｍ以上離れた位置に配置され、バリスタ導体部は、界面から４０μｍ以上離れた位置に配置されていることも好ましい。このようにすることにより、インダクタ導体部及びバリスタ導体部は、確実に第１領域及び第２領域を除いて配置されることとなる。すなわち、より確実に高周波特性の低下を防止することができる。   In addition, it is also preferable that the inductor conductor portion of the multilayer filter of the present invention is disposed at a position away from the interface by 100 μm or more, and the varistor conductor portion is disposed at a position away from the interface by 40 μm or more. By doing in this way, an inductor conductor part and a varistor conductor part will be arrange | positioned except a 1st area | region and a 2nd area | region reliably. That is, it is possible to more reliably prevent the high frequency characteristics from being deteriorated.

本発明によれば、高周波特性の低下を防止することができる積層型フィルタを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the multilayer filter which can prevent the fall of a high frequency characteristic can be provided.

本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown for illustration only. Subsequently, embodiments of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals, and redundant description is omitted.

[第１の実施形態]
図１を参照して積層型フィルタ１について説明する。図１は、第１の実施形態に係る積層型フィルタの斜視図である。図１に示されるように、積層型フィルタ１は、直方体状の積層体２を備えている。積層体２において、その長手方向における両端部には、入力端子電極３及び出力端子電極４が形成されており、その長手方向と直交する方向における両端面には、一対のグランド端子電極５が形成されている。 [First embodiment]
The multilayer filter 1 will be described with reference to FIG. FIG. 1 is a perspective view of the multilayer filter according to the first embodiment. As shown in FIG. 1, the multilayer filter 1 includes a rectangular parallelepiped laminated body 2. In the laminate 2, the input terminal electrode 3 and the output terminal electrode 4 are formed at both ends in the longitudinal direction, and a pair of ground terminal electrodes 5 are formed on both end surfaces in the direction orthogonal to the longitudinal direction. Has been.

積層体２について図２及び図３を参照して説明する。図２は、第１の実施形態に係る積層型フィルタの積層体の分解斜視図である。図３は、積層型フィルタの中央断面を示す。断面は、積層体２の長手方向及び積層方向と平行な面である。   The laminated body 2 is demonstrated with reference to FIG.2 and FIG.3. FIG. 2 is an exploded perspective view of the multilayer body of the multilayer filter according to the first embodiment. FIG. 3 shows a central section of the multilayer filter. The cross section is a plane parallel to the longitudinal direction and the stacking direction of the stacked body 2.

積層体２は、複数のインダクタ層６１〜６９が積層されてなるインダクタ積層部７と、複数のバリスタ層８１〜８４が積層されてなるバリスタ積層部９と、を含む。インダクタ積層部７とバリスタ積層部９とは、界面Ｐを形成するように配置されている。積層体２において、インダクタ層６９とバリスタ層８１との間に界面Ｐが形成されている。 The multilayer body 2 includes an inductor laminated portion 7 in which a plurality of inductor layers 6 1 to 6 9 are laminated, and a varistor laminated portion 9 in which a plurality of varistor layers 8 1 to 8 4 are laminated. The inductor multilayer portion 7 and the varistor multilayer portion 9 are arranged so as to form the interface P. In the laminate 2, the interface P is formed between the inductor layer 6 9 and the varistor layer 8 1.

インダクタ層６１〜６９は、電気的絶縁性を有する材料により長方形薄板状に形成されており、入力端子電極３が形成される縁部から時計回りに縁部６ａ，６ｂ，６ｃ，６ｄを有している。また、インダクタ層６１〜６９は、ＺｎＯを主成分とするセラミック材料から構成されている。 The inductor layers 6 1 to 6 9 are formed in a rectangular thin plate shape from an electrically insulating material, and the edges 6 a, 6 b, 6 c, and 6 d are clockwise from the edge where the input terminal electrode 3 is formed. Have. The inductor layer 61 through 9 is composed of a ceramic material mainly composed of ZnO.

インダクタ層６１〜６９を構成するセラミック材料は、ＺｎＯのほか、添加物としてＰｒ、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、Ｐｒを添加すると特に好ましい。Ｐｒの添加により、インダクタ層６１〜６９とバリスタ層８１〜８４との体積変化率の差を容易に低減することができる。また、インダクタ層６１〜６９には、バリスタ積層部９との接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。 The ceramic material constituting the inductor layers 6 1 to 6 9 may contain a metal element such as Pr, K, Na, Cs, and Rb as an additive in addition to ZnO. Among these, it is particularly preferable to add Pr. The addition of Pr, the difference in volume change between the inductor layer 61 through 9 and the varistor layer 8 1-8 4 can be easily reduced. Further, the inductor layers 61 through 65 9, in order to improve the bonding between the varistor multilayer section 9, Cr, Ca and Si may be further included.

インダクタ層６１〜６９中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ層６１〜６９に含まれる添加物の好適な含有量は、当該インダクタ層に含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。 These metal elements contained in the inductor layer 6 in 1-6 9 may be present in various forms such as a single metal or oxide. Suitable content of the additive contained in the inductor layers 61 through 65 9, the total amount of ZnO contained in the inductor layers, if it is more than 0.02 mol% 2 mol% or less preferred. The content of these metal elements can be measured using, for example, an inductively coupled high frequency plasma emission spectrometer (ICP).

バリスタ層８１〜８４は、長方形薄板状に形成されており、入力端子電極３が形成される縁部から時計回りに縁部８ａ，８ｂ，８ｃ，８ｄを有している。また、バリスタ層８１〜８４は、ＺｎＯを主成分とするセラミック材料から構成されている。 The varistor layers 8 1 to 8 4 are formed in a rectangular thin plate shape, and have edge portions 8a, 8b, 8c, and 8d in a clockwise direction from the edge portion on which the input terminal electrode 3 is formed. The varistor layers 8 1 to 8 4 are made of a ceramic material mainly composed of ZnO.

このセラミック材料中には、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ（特定物質）並びにＡｌ（特定物質）が更に含まれている。ここで、バリスタ層８１〜８４は、Ｐｒに加えてＣｏを含むことから、優れた電圧非直線特性、高い誘電率（ε）を有するものとなる。また、Ａｌを更に含むことから、低抵抗となる。 This ceramic material further contains at least one element selected from the group consisting of Pr and Bi, Co (specific substance), and Al (specific substance) as additives. Here, since the varistor layers 8 1 to 8 4 contain Co in addition to Pr, the varistor layers 8 1 to 8 4 have excellent voltage nonlinear characteristics and a high dielectric constant (ε). Moreover, since Al is further included, it becomes low resistance.

Ｃｏは、バリスタ層８１〜８４及びインダクタ層６１〜６９の主成分であるＺｎＯ中に含有させることにより優れた電圧非直線特性、高い誘電率（ε）を有するので、バリスタ機能を向上させる物質であると共にインダクタ機能を阻害する物質である。また、Ａｌは、主成分であるＺｎＯ中に含有させることにより低効率を下げる物質なので、バリスタ機能を向上させる物質であると共にインダクタ機能を阻害する物質である。すなわち、Ｃｏ及びＡｌは、バリスタ機能のみを発現する物質である。 Co has excellent voltage nonlinearity and high dielectric constant (ε) when incorporated in ZnO which is the main component of the varistor layers 8 1 to 8 4 and the inductor layers 6 1 to 6 9 , and thus has a varistor function. It is a substance that improves and inhibits the inductor function. In addition, Al is a substance that lowers the efficiency by being contained in ZnO, which is the main component, so that it is a substance that improves the varistor function and inhibits the inductor function. That is, Co and Al are substances that express only the varistor function.

バリスタ層８１〜８４の添加物としての金属元素は、バリスタ層８１〜８４において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層８１〜８４は、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。 Metal elements as an additive of the varistor layer 8 1-8 4, in the varistor layer 8 1-8 4, can be present in the form such as elemental metal or oxide. The varistor layers 8 1 to 8 4 may further contain metal elements other than those described above (for example, Cr, Ca, Si, K, etc.) as additives for the purpose of further improving the characteristics. Good.

またこのように、インダクタ層６１〜６９とバリスタ層８１〜８４との構成材料と同じ構成とすることにより、インダクタ積層部７とバリスタ積層部９との間の剥離を防止することができる。引き続いて、より詳細にインダクタ層６１〜６９とバリスタ層８１〜８４について説明する。 In addition, in this way, by using the same configuration as the constituent materials of the inductor layers 6 1 to 6 9 and the varistor layers 8 1 to 8 4 , peeling between the inductor multilayer portion 7 and the varistor multilayer portion 9 can be prevented. Can do. Subsequently, the inductor layers 6 1 to 6 9 and the varistor layers 8 1 to 8 4 will be described in more detail.

インダクタ層６１〜６８は、Ｃｏ及びＡｌを添加せず、Ｃｏ及びＡｌを含有しないように形成される。よって、インダクタ層６１〜６８は、誘電率が小さく、しかも抵抗率が高いため、インダクタ層の構成材料として極めて好適な特性を有している。 The inductor layers 6 1 to 6 8 are formed so that Co and Al are not added and Co and Al are not contained. Therefore, the inductor layer 61 through 8 has a small dielectric constant, and since a high resistivity, have extremely favorable properties as the constituent material of the inductor layer.

インダクタ層６９は、インダクタ層６１〜６８と同様に、Ｃｏ及びＡｌを添加せず、Ｃｏ及びＡｌを含有しない材料から形成される。しかし、製造工程において、インダクタ層６９となるインダクタグリーンシートは、バリスタ層８１となるバリスタグリーンシートに含まれるＣｏ及びＡｌが拡散する。すなわち、インダクタ層６９は、界面Ｐに沿ってＣｏ及びＡｌを含有するインダクタ拡散層６Ｄ（第２領域）を有する。 The inductor layer 6 9, like the inductor layer 61 through 8, without adding Co and Al, is formed of a material containing no Co and Al. However, in the manufacturing process, the inductor green sheets for inductor layer 6 9, Co and Al contained in the varistor green sheet comprising a varistor layer 8 1 is diffused. That is, the inductor layer 6 9, having an inductor diffusion layer 6D containing Co and Al along the interface P (second region).

インダクタ拡散層６Ｄは、インダクタ機能を実質的に阻害する程度にＣｏ及びＡｌを含有する領域である。すなわち、インダクタ拡散層６Ｄは、誘電率がインダクタ層６１〜６８における誘電率よりも高く、インダクタ機能が阻害される。インダクタ拡散層６Ｄの厚さ寸法は、約１００μｍ以上である。 The inductor diffusion layer 6D is a region containing Co and Al to such an extent that the inductor function is substantially inhibited. That is, the inductor diffusion layer 6D has a dielectric constant higher than the dielectric constant in the inductor layer 61 through 8, the inductor function is inhibited. The thickness of the inductor diffusion layer 6D is about 100 μm or more.

バリスタ層８１は、バリスタ層８２〜８４と同様な材料から作成される。しかし、製造工程において、バリスタ層８１となるバリスタグリーンシートは、含有するＣｏ及びＡｌがインダクタ層８９となるインダクタグリーンシートへ拡散する。すなわち、バリスタ層８１は、界面Ｐに沿ってＣｏ及びＡｌの含有率がバリスタ層８２〜８４の含有率よりも低下したバリスタ拡散層８Ｄ（第１領域）を有する。 Varistor layer 8 1 is made from the same material as the varistor layer 8 2-8 4. However, in the manufacturing process, the varistor green sheets for a varistor layer 8 1, Co and Al is diffused into the inductor green sheets for inductor layer 8 9 contains. That is, the varistor layer 8 1 comprises a varistor diffusion layer 8D the content of Co and Al along the interface P is lower than the content of the varistor layer 8 2-8 4 (first region).

バリスタ拡散層８Ｄは、バリスタ機能を実質的に発現しない程度にＣｏ及びＡｌを含有する領域である。すなわち、バリスタ拡散層８Ｄの誘電率は、バリスタ層８２〜８４の誘電率よりも低く、バリスタ機能を実質的に発現できない。バリスタ拡散層８Ｄの厚さは、約４０μｍ以上である。 The varistor diffusion layer 8D is a region containing Co and Al to such an extent that the varistor function is not substantially exhibited. That is, the dielectric constant of the varistor diffusion layer 8D is lower than the dielectric constant of the varistor layer 8 2-8 4, can not substantially exhibit the varistor function. The thickness of the varistor diffusion layer 8D is about 40 μm or more.

インダクタ積層部７において、インダクタ層６３，６７上のそれぞれには、縁部６ｂ、縁部６ｃ及び縁部６ｄに沿って延在するインダクタ導体部１２１，１２２が形成されており、インダクタ層６５上には、縁部６ｄ、縁部６ａ及び縁部６ｂに沿って延在するインダクタ導体部１２３が形成されている。また、インダクタ層６４，６８上のそれぞれには、縁部６ａ、縁部６ｂ及び縁部６ｃに沿って延在するインダクタ導体部１２４，１２５が形成されており、インダクタ層６６上には、縁部６ｃ、縁部６ｄ及び縁部６ａに沿って延在するインダクタ導体部１２６が形成されている。更に、インダクタ層６２上には、入力端子電極３と接続されたインダクタ導体部１２７が形成されており、インダクタ層６９上には、出力端子電極４と接続されたインダクタ導体部１２８が形成されている。 In the inductor laminated portion 7, the inductor conductors 12 1 and 12 2 extending along the edge 6 b, the edge 6 c, and the edge 6 d are formed on the inductor layers 6 3 and 6 7 , respectively. on the inductor layer 6 5, edges 6d, the inductor conductor portion 12 3 extending along the edges 6a and the edges 6b are formed. Further, on each of the inductor layer 6 4, 6 8, edges 6a, the inductor conductor 12 4 extending along the edge portion 6b and the edge 6c, 12 5 are formed, the inductor layer 6 6 the upper edges 6c, the inductor conductor 12 6 extending along the edge portion 6d and the edge portion 6a is formed. Furthermore, on the inductor layer 6 2 has an input terminal electrode 3 and an inductor connected conductor portions 12 7 are formed, on the inductor layer 6 9, the output terminal electrode 4 and connected to the inductor conductor portion 12 8 Is formed.

そして、インダクタ導体部１２１の縁部６ｄ側且つ縁部６ａ側の端部とインダクタ導体部１２４の縁部６ｄ側且つ縁部６ａ側の端部とは、インダクタ層６３に形成されたスルーホールを介して電気的に接続されている。また、インダクタ導体部１２４の縁部６ｃ側且つ縁部６ｄ側の端部とインダクタ導体部１２３の縁部６ｃ側且つ縁部６ｄ側の端部とは、インダクタ層６４に形成されたスルーホールを介して電気的に接続されており、インダクタ導体部１２３の縁部６ｂ側且つ縁部６ｃ側の端部とインダクタ導体部１２６の縁部６ｂ側且つ縁部６ｃ側の端部とは、インダクタ層６５に形成されたスルーホールを介して電気的に接続されている。更に、インダクタ導体部１２６の縁部６ａ側且つ縁部６ｂ側の端部とインダクタ導体部１２２の縁部６ａ側且つ縁部６ｂ側の端部とは、インダクタ層６６に形成されたスルーホールを介して電気的に接続されており、インダクタ導体部１２２の縁部６ｄ側且つ縁部６ａ側の端部とインダクタ導体部１２５の縁部６ｄ側且つ縁部６ａ側の端部とは、インダクタ層６７に形成されたスルーホールを介して電気的に接続されている。 Then, the end portions of the inductor conductor 12 first edge 6d side and edge 6a side and the inductor conductor portion 12 4 of the edge portion 6d side and edge 6a side of the end portion, which is formed on the inductor layer 6 3 It is electrically connected through a through hole. Further, the end portion of the edge portion 6c side and edge 6d side of the inductor conductor 12 4 and the inductor conductor portion 12 3 of the edge portion 6c side and edge 6d side of the end portion, which is formed on the inductor layer 6 4 are electrically connected via a through-hole, the inductor conductor 12 third edge 6b side and end edge 6c side and the edge portion of the inductor conductor 12 6 6b side and edge 6c side end and it is electrically connected via through holes formed in the inductor layer 6 5. Furthermore, the end portion of the edge 6a side and edge portion 6b side of the inductor conductor 12 6 and the inductor conductor 12 2 of the edge portion 6a side and edge portion 6b side of the end portion, which is formed on the inductor layer 6 6 are electrically connected via a through-hole, the inductor conductor 12 2 of the edge portion 6d side and end edge 6a side and the inductor conductor portion 12 5 of the edge 6d side and edge 6a side of the end portion and it is electrically connected via through holes formed in the inductor layer 6 7.

また、インダクタ導体部１２７とインダクタ導体部１２１の縁部６ａ側且つ縁部６ｂ側の端部とは、インダクタ層６２に形成されたスルーホールを介して電気的に接続されており、インダクタ導体部１２８とインダクタ導体部１２５の縁部６ｃ側且つ縁部６ｄ側の端部とは、インダクタ層６８に形成されたスルーホールを介して電気的に接続されている。 Further, the inductor conductor 12 7 and the inductor conductor 12 first edge 6a side and edge portion 6b side of the end, are electrically connected via through holes formed in the inductor layer 6 2, the inductor conductor portion 12 8 and the inductor conductor 12 5 edges 6c side and edge 6d side of the end, are electrically connected via through holes formed in the inductor layer 6 8.

以上により、積層型フィルタ１は、インダクタ積層部７内に形成された複数のインダクタ導体部１２１〜１２８が電気的に接続されることにより構成されたコイルを含むインダクタ部（インダクタ層）１０を備える。一連のインダクタ導体部１２１〜１２８は、一端が入力端子電極３と電気的に接続されると共に、他端が出力端子電極４と電気的に接続されることになる。なお、インダクタ導体部１２１〜１２８は、Ａｇ及びＰｄを含む材料により形成されており、インダクタ部１０は、その両端で４Ω〜１００Ωの直流抵抗を有している。 As described above, the multilayer filter 1 includes an inductor portion (inductor layer) 10 including a coil configured by electrically connecting a plurality of inductor conductor portions 12 1 to 12 8 formed in the inductor multilayer portion 7. Is provided. One end of the series of inductor conductor portions 12 1 to 12 8 is electrically connected to the input terminal electrode 3, and the other end is electrically connected to the output terminal electrode 4. The inductor conductor portions 12 1 to 12 8 are made of a material containing Ag and Pd, and the inductor portion 10 has a DC resistance of 4Ω to 100Ω at both ends.

バリスタ積層部９において、バリスタ層８３上には、その中央部を縁部８ｂに沿って延在し、一端が縁部８ｃに到達して出力端子電極４と電気的に接続されたホット電極（バリスタ導体部）１６が形成されている。また、バリスタ層８２上には、その中央部を縁部８ａに沿って延在し、両端が縁部８ｂ及び縁部８ｄに到達してグランド端子電極５と電気的に接続されたグランド電極（バリスタ導体部）１７が形成されている。 In the varistor multilayer section 9, on the varistor layer 8 3, the hot electrode central portion thereof extending along an edge 8b and one end is connected to the electrically output terminal electrode 4 reaches the edge 8c A (varistor conductor portion) 16 is formed. Further, on the varistor layer 8 2, a central portion extending along the edge 8a of the ground electrode whose both ends are connected to the ground terminal electrodes 5 electrically reaches the edge 8b and the edge 8d A (varistor conductor portion) 17 is formed.

これにより、積層型フィルタ１は、出力端子電極４と電気的に接続されたホット電極１６、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８２を挟んでバリスタ部内に形成されることにより構成された１対のバリスタ電極を含むバリスタ部（バリスタ層）２０を備えることになる。なお、ホット電極１６及びグランド電極１７は、Ａｇ及びＰｄを含む材料により形成されている。 Thus, the multilayer filter 1, the output terminal electrode 4 electrically connected to the hot electrode 16 and ground terminal electrode 5 and electrically connected to the ground electrode 17 in the varistor portion across the varistor layer 8 2 A varistor part (varistor layer) 20 including a pair of varistor electrodes formed by being formed is provided. Note that the hot electrode 16 and the ground electrode 17 are formed of a material containing Ag and Pd.

インダクタ導体部１２１〜１２８は、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから１００μｍ以上離れた位置に形成されている。すなわち、インダクタ導体部１２８とバリスタ積層部９との間に位置するインダクタ層６９の厚さ寸法Ｄ１は、１００μｍ以上である。 Inductor conductor portions 12 1 to 12 8 are formed on the inductor layer 6 2-6 8, it is formed on the 100μm or more away from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9. That is, the thickness D1 of the inductor layer 6 9 located between the inductor conductor portion 12 8 and the varistor multilayer section 9 is 100μm or more.

ホット電極１６及びグランド電極１７は、バリスタ層８２を挟んで形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、ホット電極１６とインダクタ積層部７との間に位置するバリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。 Hot electrodes 16 and ground electrodes 17 is formed across the varistor layer 8 2 is formed in 40μm or more away from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9. That is, the thickness D2 of the varistor layer 8 1 located between the hot electrode 16 and the inductor multilayer section 7 is 40μm or more.

次に、上述した積層型フィルタ１の製造方法について説明する。   Next, a method for manufacturing the multilayer filter 1 described above will be described.

まず、インダクタ層６１〜層６９となるインダクタグリーンシートを用意する。このインダクタグリーンシートは、例えば、ＺｎＯ、Ｐｒ6Ｏ11、Ｃｒ2Ｏ3、ＣａＣＯ3、ＳｉＯ2及びＫ2ＣＯ3の混合粉を原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。 First, a inductor green sheets for inductor layers 6 1 to layer 6 9. This inductor green sheet is obtained by, for example, applying slurry using a mixed powder of ZnO, Pr 6 O 11 , Cr 2 O 3 , CaCO 3 , SiO 2, and K 2 CO 3 on a film by a doctor blade method. It is formed.

インダクタ層６１〜６８となるインダクタグリーンシートは、例えば、厚さが２０μｍ程度となるように塗布することで形成される。インダクタ層６９となるインダクタグリーンシートは、焼成後の厚さ寸法Ｄ１が１００μｍ以上となるように、厚さ２０μｍ程度に塗布して形成したインダクタグリーンシートを複数重ねて形成される。 Inductor the inductor layer 61 through 8 green sheets, for example, be formed by coating to a thickness of about 20 [mu] m. The inductor green sheets for inductor layer 6 9, thickness D1 after baking so that the above 100 [mu] m, is formed overlapping a plurality of formed by coating thickness of about 20μm inductor green sheets.

また、バリスタ層８１〜８４となるバリスタグリーンシートを用意する。このバリスタグリーンシートは、例えば、ＺｎＯ、Ｐｒ6Ｏ11、ＣｏＯ、Ｃｒ2Ｏ3、ＣａＣＯ3、ＳｉＯ2、Ｋ2ＣＯ3及びＡｌ2Ｏ3の混合粉を原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。 In addition, varistor green sheets to be varistor layers 8 1 to 8 4 are prepared. For example, this varistor green sheet is obtained by using a doctor blade method to produce a slurry using a mixed powder of ZnO, Pr 6 O 11 , CoO, Cr 2 O 3 , CaCO 3 , SiO 2 , K 2 CO 3 and Al 2 O 3 as raw materials. It is formed by coating on a film.

バリスタ層８２〜８４となるバリスタグリーンシートは、例えば、厚さが３０μｍ程度となるように塗布することで形成される。バリスタ層８１となるバリスタグリーンシートは、焼成後の厚さ寸法Ｄ２が４０μｍ以上となるように、厚さ３０μｍ程度に塗布して形成したバリスタグリーンシートを複数重ねて形成される。 The varistor green sheets to be the varistor layers 8 2 to 8 4 are formed, for example, by coating so that the thickness becomes about 30 μm. Varistor green sheet comprising a varistor layer 8 1, thickness D2 after baking so that the above 40 [mu] m, is formed overlapping a plurality of formed by coating thickness of about 30μm varistor green sheet.

続いて、インダクタ層６２〜６８となるインダクタグリーンシートの所定の位置（すなわち、インダクタ導体部１２１〜１２７に対してスルーホールを形成すべき位置）に、レーザー加工等によってスルーホールを形成する。 Subsequently, a predetermined position of the inductor green sheets for inductor layer 6 2-6 8 (i.e., position for forming a through-hole with respect to the inductor conductor portions 12 1 to 12 7) in the through hole by laser processing, etc. Form.

続いて、インダクタ層６２〜６９となるインダクタグリーンシート上に、インダクタ導体部１２１〜１２８に対応する導体パターンを形成する。この導体パターンは、Ａｇ及びＰｄを主成分とする導体ペーストをインダクタグリーンシート上にスクリーン印刷することで、例えば、焼成後の厚さが１４μｍ程度となるように形成される。なお、インダクタ層６２〜６８となるインダクタグリーンシートに形成されたスルーホール内には、インダクタグリーンシート上への導体ペーストのスクリーン印刷によって、導体ペーストが充填される。 Subsequently, the inductor layer 6 2-6 9 become inductor green sheets to form a conductive pattern corresponding to the inductor conductor portions 12 1 to 12 8. This conductor pattern is formed so that the thickness after firing is about 14 μm, for example, by screen-printing a conductor paste mainly composed of Ag and Pd on the inductor green sheet. Note that the through holes formed in the inductor green sheets for inductor layer 6 2-6 8, by screen printing of a conductive paste to the inductor green sheets, conductive paste is filled.

また、バリスタ層８２，８３となるバリスタグリーンシート上に、ホット電極１６及びグランド電極１７に対応する導体パターンを形成する。この導体パターンは、Ａｇ及びＰｄを主成分とする導体ペーストをバリスタグリーンシート上にスクリーン印刷することで、例えば、焼成後の厚さが３μｍ程度となるように形成される。 In addition, conductor patterns corresponding to the hot electrode 16 and the ground electrode 17 are formed on the varistor green sheet to be the varistor layers 8 2 and 8 3 . This conductor pattern is formed by screen-printing a conductor paste mainly composed of Ag and Pd on a varistor green sheet, for example, so that the thickness after firing becomes about 3 μm.

続いて、インダクタ層６１〜６９となるインダクタグリーンシートと、バリスタ層８１〜８４となるバリスタグリーンシートとを所定の順序で積層して圧着し、チップ単位に切断する。その後、所定の温度（例えば、１１００〜１２００℃程度の温度）で焼成して、積層体２を得る。 Subsequently, the inductor green sheets to be the inductor layers 6 1 to 6 9 and the varistor green sheets to be the varistor layers 8 1 to 8 4 are laminated and pressed in a predetermined order and cut into chips. Thereafter, the laminate 2 is obtained by firing at a predetermined temperature (for example, a temperature of about 1100 to 1200 ° C.).

その際に、インダクタグリーンシートと隣り合って積層されたバリスタグリーンシートからインダクタグリーンシートへＣｏ及びＡｌが拡散して、インダクタグリーンシート及びバリスタグリーンシートの界面Ｐ付近にそれぞれ拡散層が形成される。すなわち、Ｃｏ及びＡｌを含有するインダクタ拡散層６Ｄと、Ｃｏ及びＡｌを含有率が低下したバリスタ拡散層とが形成されることとなる。   At that time, Co and Al diffuse from the varistor green sheet laminated adjacent to the inductor green sheet to the inductor green sheet, and diffusion layers are formed in the vicinity of the interface P between the inductor green sheet and the varistor green sheet. That is, the inductor diffusion layer 6D containing Co and Al and the varistor diffusion layer having a reduced content of Co and Al are formed.

このようにして、インダクタ導体部１２１〜１２８は、界面Ｐから１００μｍ以上離れた位置に配置され、ホット電極１６及びグランド電極１７は、界面Ｐから４０μｍ以上離れた位置に配置されることとなる。 In this way, the inductor conductor portions 12 1 to 12 8 are arranged at a position away from the interface P by 100 μm or more, and the hot electrode 16 and the ground electrode 17 are arranged at a position away from the interface P by 40 μm or more. Become.

続いて、積層体２の外表面に、入力端子電極３、出力端子電極４及びグランド端子電極５を形成して、積層型フィルタ１を完成させる。各端子電極３〜５は、積層体２の外表面に、Ａｇを主成分とする導体ペーストを転写して所定の温度（例えば、７００℃〜８００℃の温度）で焼付けを行い、更に、Ｎｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ／Ａｇ、又はＮｉ／Ａｇを用いた電気めっきを施すことで、形成される。積層型フィルタ１の完成寸法は、長さ１．０ｍｍ、幅０．５ｍｍ、厚さ０．５ｍｍである。   Subsequently, the input terminal electrode 3, the output terminal electrode 4, and the ground terminal electrode 5 are formed on the outer surface of the multilayer body 2 to complete the multilayer filter 1. Each of the terminal electrodes 3 to 5 is baked at a predetermined temperature (for example, a temperature of 700 ° C. to 800 ° C.) by transferring a conductor paste mainly composed of Ag onto the outer surface of the laminate 2, and further Ni It is formed by performing electroplating using / Sn, Cu / Ni / Sn, Ni / Au, Ni / Pd / Au, Ni / Pd / Ag, or Ni / Ag. The completed dimensions of the multilayer filter 1 are a length of 1.0 mm, a width of 0.5 mm, and a thickness of 0.5 mm.

以上説明したように、積層型フィルタ１は、図４に示されるように、インダクタ部１０及びバリスタ部２０によってＬ型の回路を構成し、インダクタ部１０は、４Ω〜１００Ωの直流抵抗を有することになる。これにより、バリスタ電圧を越える高い電圧のノイズが入力に印加された際に、バリスタ効果によって急激に流れた電流がノイズとなって通過するのを阻止することができる。   As described above, in the multilayer filter 1, as shown in FIG. 4, the inductor unit 10 and the varistor unit 20 constitute an L-type circuit, and the inductor unit 10 has a DC resistance of 4Ω to 100Ω. become. As a result, when high-voltage noise exceeding the varistor voltage is applied to the input, it is possible to prevent the current that has flowed rapidly due to the varistor effect from passing as noise.

本実施形態の積層型フィルタ１によれば、隣り合うインダクタ積層部７とバリスタ積層部９とが互いに同じ成分ＺｎＯを主成分として含有するので、インダクタ部１０とバリスタ部２０との間に生じる剥離を防止できる。   According to the multilayer filter 1 of the present embodiment, the adjacent inductor multilayer portion 7 and the varistor multilayer portion 9 contain the same component ZnO as the main components, so that peeling occurs between the inductor portion 10 and the varistor portion 20. Can be prevented.

また、ＺｎＯ、Ｐｒ6Ｏ11、ＣｏＯ、Ｃｒ2Ｏ3、ＣａＣＯ3、ＳｉＯ2、Ｋ2ＣＯ3及びＡｌ2Ｏ3の混合粉を原料としたバリスタグリーンシートと、ＺｎＯ、Ｐｒ6Ｏ11、Ｃｒ2Ｏ3、ＣａＣＯ3、ＳｉＯ2及びＫ2ＣＯ3の混合粉を原料としたインダクタグリーンシートとを積層して加熱することにより、積層体２を形成するので、バリスタグリーンシートとインダクタグリーンシートとの間の界面Ｐに沿って拡散が起こる。すなわち、インダクタ拡散層６９及びバリスタ拡散層８１が形成される。 Further, a varistor green sheet made of a mixed powder of ZnO, Pr 6 O 11 , CoO, Cr 2 O 3 , CaCO 3 , SiO 2 , K 2 CO 3 and Al 2 O 3 , ZnO, Pr 6 O 11 , Since the laminate 2 is formed by laminating and heating an inductor green sheet made of a mixed powder of Cr 2 O 3 , CaCO 3 , SiO 2 and K 2 CO 3 , a varistor green sheet and an inductor green sheet are formed. Diffusion occurs along the interface P between the two. That is, the inductor diffusion layer 6 9 and the varistor diffusion layer 8 1 is formed.

バリスタ拡散層８１におけるＣｏ及びＡｌの含有率は、バリスタ層８２〜８４におけるＣｏ及びＡｌの含有率より低く、ばらつくので、バリスタ拡散層８１における誘電率は低下すると共にばらつく。また、インダクタ拡散層６９は、Ｃｏ及びＡｌを含有し、その含有率はばらつくので、インダクタ層６９に含まれる拡散層における誘電率は、高くなると共にばらつく。 The content of Co and Al in the varistor diffusion layer 8 1 is lower than the content of Co and Al in the varistor layer 8 2-8 4, will differ, varies with the dielectric constant in the varistor diffusion layer 8 1 decreases. The inductor diffusion layer 6 9 contains Co and Al, since its content varies, the dielectric constant in the diffusion layer included in the inductor layer 6 9, varies with the higher.

本実施形態の積層型フィルタ１によれば、インダクタ機能が実質的に阻害されたインダクタ拡散層６Ｄと、バリスタ機能を実質的に発現しないバリスタ拡散層８Ｄとを除く部分に、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７が配置されるので、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７は、機能を実質的に発現する層に配置されることとなる。よって、フィルタ特性の低下を防止することができる。すなわち、高周波特性の低下を防止することができる。 According to the multilayer filter 1 of the present embodiment, the inductor conductor portion 12 1 is provided in a portion excluding the inductor diffusion layer 6D in which the inductor function is substantially inhibited and the varistor diffusion layer 8D that does not substantially exhibit the varistor function. since 12 8 and hot electrode 16 and ground electrode 17 is disposed, the inductor conductor portions 12 1 to 12 8 and the hot electrode 16 and ground electrode 17, and thus arranged in layers substantially express a functional . Therefore, it is possible to prevent the filter characteristics from being deteriorated. That is, the high frequency characteristics can be prevented from deteriorating.

また、本実施形態の積層型フィルタ１のインダクタ導体部１２１〜１２８は、界面Ｐから１００μｍ以上離れた位置に配置され、ホット電極１６及びグランド電極１７は、界面から４０μｍ以上離れた位置に配置されていることも好ましい。このようにすることにより、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７は、確実にインダクタ拡散層６Ｄ及びバリスタ拡散層８Ｄを除いて配置されることとなる。すなわち、より確実にフィルタ特性の低下を防止することができる。 In addition, the inductor conductor portions 12 1 to 12 8 of the multilayer filter 1 of the present embodiment are arranged at a position separated by 100 μm or more from the interface P, and the hot electrode 16 and the ground electrode 17 are arranged at a position separated by 40 μm or more from the interface. It is also preferred that they are arranged. By doing so, the inductor conductor portions 12 1 to 12 8, the hot electrode 16 and the ground electrode 17 are surely arranged except for the inductor diffusion layer 6D and the varistor diffusion layer 8D. That is, it is possible to more reliably prevent the filter characteristics from being deteriorated.

上記実施形態では、積層型フィルタ１の外形寸法が長さ１．０ｍｍ、幅０．５ｍｍ、厚さ０．５ｍｍであるとしたが、この寸法に限られない。外形寸法が長さ３．２ｍｍ、幅１．６ｍｍ、厚さ０．８５ｍｍの大きさより小さい小型の積層型フィルタにおいて上記効果が有効である。   In the above embodiment, the outer dimensions of the multilayer filter 1 are 1.0 mm in length, 0.5 mm in width, and 0.5 mm in thickness. However, the dimensions are not limited thereto. The above effect is effective in a small multilayer filter whose outer dimensions are smaller than a length of 3.2 mm, a width of 1.6 mm, and a thickness of 0.85 mm.

［第２の実施形態］
第２の実施形態に係る積層型フィルタ１は、バリスタ部２０の構成において第１の実施形態に係る積層型フィルタ１と相違している。 [Second Embodiment]
The multilayer filter 1 according to the second embodiment is different from the multilayer filter 1 according to the first embodiment in the configuration of the varistor part 20.

すなわち、図５に示されるように、バリスタ積層部９は、複数のバリスタ層８１〜８６が積層されて構成されている。バリスタ層８３上には、その中央部を縁部８ｂに沿って延在し、一端が縁部８ｃに到達して出力端子電極４と電気的に接続されたホット電極１６１が形成されており、バリスタ層８５上には、その中央部を縁部８ｂに沿って延在し、一端が縁部８ａに到達して入力端子電極３と電気的に接続されたホット電極１６２が形成されている。また、バリスタ層８２，８４上のそれぞれには、その中央部を縁部８ａに沿って延在し、両端が縁部８ｂ及び縁部８ｄに到達してグランド端子電極５と電気的に接続されたグランド電極１７が形成されている。 That is, as shown in FIG. 5, the varistor laminated portion 9 is configured by laminating a plurality of varistor layers 8 1 to 8 6 . On the varistor layer 8 3, the central portion extending along the edge portion 8b of one end is hot electrodes 16 1 connected to the output electrode 4 electrically reaches the edge 8c is formed cage, on the varistor layer 8 5 extends along the central portion to the edge portion 8b, one hot electrode 16 2 which is connected to the input terminal electrode 3 and the electrically reaches the edge 8a is formed Has been. Further, on each of the varistor layers 8 2 and 8 4 , the central portion extends along the edge portion 8 a and both ends reach the edge portion 8 b and the edge portion 8 d to be electrically connected to the ground terminal electrode 5. A connected ground electrode 17 is formed.

これにより、積層型フィルタ１は、出力端子電極４と電気的に接続されたホット電極１６１、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８２を挟んでバリスタ積層部９内に形成されることにより構成されたバリスタ部２０１と、入力端子電極３と電気的に接続されたホット電極１６２、及びグランド端子電極５と電気的に接続されたグランド電極１７がバリスタ層８４を挟んでバリスタ積層部９内に形成されることにより構成されたバリスタ部２０２とを備えることになる。 Thus, the multilayer filter 1, the varistor stack output electrode 4 electrically connected to the hot electrode 16 1, and the ground terminal electrode 5 and electrically connected to the ground electrode 17 sandwiching the varistor layer 8 2 the varistor portion 20 1 formed by being formed in part 9, the input terminal electrode 3 is electrically connected to the hot electrodes 16 2, and the ground terminal electrode 5 and electrically connected to the ground electrode 17 It will be provided with a varistor portion 20 2 which is constituted by being formed in the varistor multilayer section 9 across the varistor layer 8 4.

また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されている。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。 Further, the inductor layer 6 9, the inductor diffusion layer 6D along the interface P is formed. Further, the varistor layer 8 1, the varistor diffusion layer 8D along the interface P is formed.

インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから１００μｍ以上離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、１００μｍ以上である。 Inductor conductor portions 12 1 to 12 8, as in the first embodiment, is formed on the inductor layer 6 2-6 8, a position apart more than 100μm from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9 Is formed. That is, the thickness D1 of the inductor layer 6 9 is 100μm or more.

ホット電極１６１，１６２及びグランド電極１７は、バリスタ層８２〜８５に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。 Hot electrodes 16 1, 16 2 and the ground electrode 17 is formed on the varistor layer 8 2-8 5, are formed in 40μm or more away from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9 . That is, the thickness D2 of the varistor layer 8 1 is 40μm or more.

以上のように構成された積層型フィルタ１は、図６に示されるように、インダクタ部１０及びバリスタ部２０１，２０２によってπ型の回路を構成し、インダクタ部１０は、４Ω〜１００Ωの直流抵抗を有することになる。これにより、バリスタ電圧を越える高い電圧のノイズが入力に印加された際に、バリスタ効果によって急激に流れた電流がノイズとなって通過するのを阻止することができる。 Multilayer filter 1 constructed as described above, as shown in FIG. 6, constitute a π-type circuit of the inductor portion 10 and the varistor 20 1, 20 2, the inductor section 10, the 4Ω~100Ω It will have DC resistance. As a result, when high-voltage noise exceeding the varistor voltage is applied to the input, it is possible to prevent the current that has flown suddenly due to the varistor effect from passing as noise.

本実施形態の積層型フィルタ１によれば、インダクタ機能が実質的に阻害されたインダクタ拡散層６Ｄと、バリスタ機能を実質的に発現しないバリスタ拡散層８Ｄとを除く部分に、インダクタ導体部１２１〜１２８及びホット電極１６１，１６２及びグランド電極１７が配置されるので、インダクタ導体部１２１〜１２８及びホット電極１６１，１６２及びグランド電極１７は、機能を実質的に発現する層に配置されることとなる。よって、フィルタ特性の低下を防止することができる。すなわち、高周波特性の低下を防止することができる。 According to the multilayer filter 1 of the present embodiment, the inductor conductor portion 12 1 is provided in a portion excluding the inductor diffusion layer 6D in which the inductor function is substantially inhibited and the varistor diffusion layer 8D that does not substantially exhibit the varistor function. since 12 8 and the hot electrode 16 1, 16 2 and the ground electrode 17 is disposed, the inductor conductor portions 12 1 to 12 8 and the hot electrodes 16 1, 16 2 and the ground electrode 17, substantially express a functional Will be placed in a layer. Therefore, it is possible to prevent the filter characteristics from being deteriorated. That is, it is possible to prevent the high frequency characteristics from being deteriorated.

また、本実施形態の積層型フィルタ１のインダクタ導体部１２１〜１２８は、界面Ｐから１００μｍ以上離れた位置に配置され、ホット電極１６１，１６２及びグランド電極１７は、界面から４０μｍ以上離れた位置に配置されていることも好ましい。このようにすることにより、インダクタ導体部１２１〜１２８及びホット電極１６１，１６２及びグランド電極１７は、確実にインダクタ拡散層６Ｄ及びバリスタ拡散層８Ｄを除いて配置されることとなる。すなわち、より確実にフィルタ特性の低下を防止することができる。 The inductor conductor portions 12 1 to 12 8 of the multilayer filter 1 of this embodiment is disposed at a position apart more than 100μm from the interface P, the hot electrode 16 1, 16 2 and the ground electrode 17, 40 [mu] m or more from the interface It is also preferable that they are arranged at separate positions. By doing so, the inductor conductor portions 12 1 to 12 8 and the hot electrodes 16 1, 16 2 and the ground electrode 17 becomes to be arranged with the exception of the positively inductor diffusion layer 6D and varistor diffusion layer 8D. That is, it is possible to more reliably prevent the filter characteristics from being deteriorated.

［第３の実施形態］
第３の実施形態に係る積層型フィルタ１は、アレイ状に構成されている点で第１の実施形態に係る積層型フィルタ１と相違している。 [Third Embodiment]
The multilayer filter 1 according to the third embodiment is different from the multilayer filter 1 according to the first embodiment in that it is configured in an array.

すなわち、図７に示されるように、積層体２において、その長手方向と直交する方向における両端面には、４対のグランド端子電極５が並設されている。そして、図８に示されるように、インダクタ積層部７内には、４組のインダクタ導体部１２１〜１２８が並設されており、バリスタ積層部９内には、４組のホット電極１６及びグランド電極１７が並設されている。 That is, as shown in FIG. 7, in the laminated body 2, four pairs of ground terminal electrodes 5 are arranged in parallel on both end faces in a direction orthogonal to the longitudinal direction. As shown in FIG. 8, four sets of inductor conductor portions 12 1 to 12 8 are arranged in parallel in the inductor multilayer portion 7, and four sets of hot electrodes 16 are arranged in the varistor multilayer portion 9. And the ground electrode 17 is arranged in parallel.

また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されている。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。 Further, the inductor layer 6 9, the inductor diffusion layer 6D along the interface P is formed. Further, the varistor layer 8 1, the varistor diffusion layer 8D along the interface P is formed.

インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから１００μｍ以上離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、１００μｍ以上である。 Inductor conductor portions 12 1 to 12 8, as in the first embodiment, is formed on the inductor layer 6 2-6 8, a position apart more than 100μm from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9 Is formed. That is, the thickness D1 of the inductor layer 6 9 is 100μm or more.

ホット電極１６及びグランド電極１７は、バリスタ層８２〜８３に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。 Hot electrodes 16 and ground electrodes 17 are formed on the varistor layer 8 2-8 3, it is formed in 40μm or more away from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9. That is, the thickness D2 of the varistor layer 8 1 is 40μm or more.

以上のように構成された積層型フィルタ１は、図９に示されるように、インダクタ部１０及びバリスタ部２０によって４組のＬ型の回路を構成することになる。このようにアレイ状に構成された積層型フィルタ１によっても、ダンピング効果が奏される。   In the multilayer filter 1 configured as described above, four sets of L-shaped circuits are configured by the inductor section 10 and the varistor section 20 as shown in FIG. The damping effect is also exhibited by the multilayer filter 1 configured in an array.

本実施形態の積層型フィルタ１によれば、インダクタ機能が実質的に阻害されたインダクタ拡散層６Ｄと、バリスタ機能を実質的に発現しないバリスタ拡散層８Ｄとを除く部分に、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７が配置されるので、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７は、機能を実質的に発現する層に配置されることとなる。よって、フィルタ特性の低下を防止することができる。すなわち、高周波特性の低下を防止することができる。 According to the multilayer filter 1 of the present embodiment, the inductor conductor portion 12 1 is provided in a portion excluding the inductor diffusion layer 6D in which the inductor function is substantially inhibited and the varistor diffusion layer 8D that does not substantially exhibit the varistor function. since 12 8 and hot electrode 16 and ground electrode 17 is disposed, the inductor conductor portions 12 1 to 12 8 and the hot electrode 16 and ground electrode 17, and thus arranged in layers substantially express a functional . Therefore, it is possible to prevent the filter characteristics from being deteriorated. That is, it is possible to prevent the high frequency characteristics from being deteriorated.

また、本実施形態の積層型フィルタ１のインダクタ導体部１２１〜１２８は、界面Ｐから１００μｍ以上離れた位置に配置され、ホット電極１６及びグランド電極１７は、界面から４０μｍ以上離れた位置に配置されていることも好ましい。このようにすることにより、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７は、確実にインダクタ拡散層６Ｄ及びバリスタ拡散層８Ｄを除いて配置されることとなる。すなわち、より確実にフィルタ特性の低下を防止することができる。 In addition, the inductor conductor portions 12 1 to 12 8 of the multilayer filter 1 of the present embodiment are arranged at a position separated by 100 μm or more from the interface P, and the hot electrode 16 and the ground electrode 17 are arranged at a position separated by 40 μm or more from the interface. It is also preferred that they are arranged. By doing so, the inductor conductor portions 12 1 to 12 8, the hot electrode 16 and the ground electrode 17 are surely arranged except for the inductor diffusion layer 6D and the varistor diffusion layer 8D. That is, it is possible to more reliably prevent the filter characteristics from being deteriorated.

［第４の実施形態］
第４の実施形態に係る積層型フィルタ１は、アレイ状に構成されている点で第２の実施形態に係る積層型フィルタ１と相違している。 [Fourth Embodiment]
The multilayer filter 1 according to the fourth embodiment is different from the multilayer filter 1 according to the second embodiment in that it is configured in an array.

すなわち、図１０に示されるように、インダクタ積層部７内には、４組のインダクタ導体部１２１〜１２８が並設されており、バリスタ部内には、４組のホット電極１６１及びグランド電極１７及び４組のホット電極１６２及びグランド電極１７が並設されている。 That is, as shown in FIG. 10, in the inductor multilayer section 7, four sets of the inductor conductor portions 12 1 to 12 8 are arranged, inside varistor section, four sets of hot electrodes 16 1 and ground electrode 17 and four pairs of hot electrodes 16 2 and the ground electrode 17 are juxtaposed.

また、インダクタ層６９には、界面Ｐに沿ってインダクタ拡散層６Ｄが形成されている。また、バリスタ層８１には、界面Ｐに沿ってバリスタ拡散層８Ｄが形成されている。 Further, the inductor layer 6 9, the inductor diffusion layer 6D along the interface P is formed. Further, the varistor layer 8 1, the varistor diffusion layer 8D along the interface P is formed.

インダクタ導体部１２１〜１２８は、第１実施形態と同様に、インダクタ層６２〜６８に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから１００μｍ以上離れた位置に形成されている。すなわち、インダクタ層６９の厚さ寸法Ｄ１は、１００μｍ以上である。 Inductor conductor portions 12 1 to 12 8, as in the first embodiment, is formed on the inductor layer 6 2-6 8, a position apart more than 100μm from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9 Is formed. That is, the thickness D1 of the inductor layer 6 9 is 100μm or more.

ホット電極１６１，１６２及びグランド電極１７は、バリスタ層８２〜８５に形成され、インダクタ積層部７とバリスタ積層部９との間の界面Ｐから４０μｍ以上離れた位置に形成されている。すなわち、バリスタ層８１の厚さ寸法Ｄ２は、４０μｍ以上である。 Hot electrodes 16 1, 16 2 and the ground electrode 17 is formed on the varistor layer 8 2-8 5, are formed in 40μm or more away from the interface P between the inductor multilayer section 7 and the varistor multilayer section 9 . That is, the thickness D2 of the varistor layer 8 1 is 40μm or more.

以上のように構成された積層型フィルタ１は、図１１に示されるように、インダクタ部
１０及びバリスタ部２０１，２０２によって４組のπ型の回路を構成することになる。このようにアレイ状に構成された積層型フィルタ１によっても、ダンピング効果が奏される。 In the multilayer filter 1 configured as described above, four sets of π-type circuits are configured by the inductor unit 10 and the varistor units 20 1 and 20 2 as shown in FIG. The damping effect is also exhibited by the multilayer filter 1 configured in an array.

本実施形態の積層型フィルタ１によれば、インダクタ機能が実質的に阻害されたインダクタ拡散層６Ｄと、バリスタ機能を実質的に発現しないバリスタ拡散層８Ｄとを除く部分に、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７が配置されるので、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７は、機能を実質的に発現する層に配置されることとなる。よって、フィルタ特性の低下を防止することができる。すなわち、高周波特性の低下を防止することができる。 According to the multilayer filter 1 of the present embodiment, the inductor conductor portion 12 1 is provided in a portion excluding the inductor diffusion layer 6D in which the inductor function is substantially inhibited and the varistor diffusion layer 8D that does not substantially exhibit the varistor function. since 12 8 and hot electrode 16 and ground electrode 17 is disposed, the inductor conductor portions 12 1 to 12 8 and the hot electrode 16 and ground electrode 17, and thus arranged in layers substantially express a functional . Therefore, it is possible to prevent the filter characteristics from being deteriorated. That is, it is possible to prevent the high frequency characteristics from being deteriorated.

また、本実施形態の積層型フィルタ１のインダクタ導体部１２１〜１２８は、界面Ｐから１００μｍ以上離れた位置に配置され、ホット電極１６及びグランド電極１７は、界面から４０μｍ以上離れた位置に配置されていることも好ましい。このようにすることにより、インダクタ導体部１２１〜１２８及びホット電極１６及びグランド電極１７は、確実にインダクタ拡散層６Ｄ及びバリスタ拡散層８Ｄを除いて配置されることとなる。すなわち、より確実にフィルタ特性の低下を防止することができる。 In addition, the inductor conductor portions 12 1 to 12 8 of the multilayer filter 1 of the present embodiment are arranged at a position separated by 100 μm or more from the interface P, and the hot electrode 16 and the ground electrode 17 are arranged at a position separated by 40 μm or more from the interface. It is also preferred that they are arranged. By doing so, the inductor conductor portions 12 1 to 12 8, the hot electrode 16 and the ground electrode 17 are surely arranged except for the inductor diffusion layer 6D and the varistor diffusion layer 8D. That is, it is possible to more reliably prevent the filter characteristics from being deteriorated.

以下、本発明を実施例により更に詳細に説明するが、本発明は本実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to a present Example.

（積層型フィルタの作製）
まず、上述した積層型フィルタ１の製造方法に従い、積層型フィルタの各サンプルを製造した。まず、ＺｎＯにＰｒ６Ｏ１１、ＣｏＯ、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２、Ｋ２ＣＯ３及びＡｌ２Ｏ３を添加したバリスタ層形成用ペーストを準備するとともに、ＺｎＯにＰｒ６Ｏ１１、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２及びＫ２ＣＯ３を添加したインダクタ層形成用のペーストを準備した。 (Production of multilayer filter)
First, according to the manufacturing method of the multilayer filter 1 described above, each sample of the multilayer filter was manufactured. First, a paste for forming a varistor layer in which Pr 6 O 11 , CoO, Cr 2 O 3 , CaCO 3 , SiO 2 , K 2 CO 3 and Al 2 O 3 are added to ZnO is prepared, and Pr 6 O 11 is added to ZnO. , Cr 2 O 3 , CaCO 3 , SiO 2 and K 2 CO 3 were added to prepare a paste for forming the inductor layer.

続いて、これらのペーストを用いて、バリスタグリーンシート及びインダクタグリーンシートを製造した。その後、各シート上に、それぞれ図２に示すようなパターンとなるように、スクリーン印刷法によりホット電極及びグランド電極（バリスタ積層部）又はインダクタ導体（インダクタ積層部）形成用の導体ペーストを塗布した。なお、ホット電極、グランド電極、及びインダクタ導体形成用のペーストとしては、Ｐｄを主成分として含むものを用いた。   Subsequently, varistor green sheets and inductor green sheets were manufactured using these pastes. Thereafter, a conductive paste for forming a hot electrode and a ground electrode (varistor laminated portion) or an inductor conductor (inductor laminated portion) was applied on each sheet by a screen printing method so as to have a pattern as shown in FIG. . In addition, as a hot electrode, a ground electrode, and an inductor conductor forming paste, a paste containing Pd as a main component was used.

次に、導体ペーストが塗布された各シート（バリスタグリーンシート及びインダクタグリーンシート）を、図２に示す順序で積層し、圧着して、焼成することにより積層体を形成させた。そして、この積層体に、Ａｇペーストを焼き付けることにより入出力電極及びグランド電極を形成して、図１、２及び３に示す構造を有する積層型フィルタのサンプルを得た。   Next, each sheet (varistor green sheet and inductor green sheet) coated with the conductive paste was laminated in the order shown in FIG. 2, pressed and fired to form a laminate. Then, an input / output electrode and a ground electrode were formed on this laminate by baking an Ag paste, and a sample of a multilayer filter having the structure shown in FIGS.

なお、この実施例においては、インダクタ積層部７及びバリスタ積層部９における誘電率の特性評価を行うために、評価用の積層型フィルタＳ１を作成した。すなわち、各積層型フィルタにおけるインダクタ積層部７及びバリスタ積層部９中に、積層方向において平行に配置された一対の内部電極をそれぞれ設けて積層型フィルタＳ１を作成した。図１２は、インダクタ積層部及びバリスタ積層部に２対の内部電極が設けられた状態の積層型フィルタＳ１の断面構造を模式的に示す図である。なお、図１２においては、インダクタ導体部及びバリスタ電極対を省略している。   In this example, a multilayer filter S1 for evaluation was prepared in order to evaluate the dielectric constant characteristics in the inductor multilayer portion 7 and the varistor multilayer portion 9. That is, a multilayer filter S1 was prepared by providing a pair of internal electrodes arranged in parallel in the stacking direction in the inductor multilayer portion 7 and the varistor multilayer portion 9 in each multilayer filter. FIG. 12 is a diagram schematically showing a cross-sectional structure of the multilayer filter S1 in a state where two pairs of internal electrodes are provided in the inductor multilayer portion and the varistor multilayer portion. In FIG. 12, the inductor conductor portion and the varistor electrode pair are omitted.

インダクタ積層部７中には、１対の内部電極３１，３２が形成されている。内部電極３２が、バリスタ積層部９側に形成されている。内部電極３１は、入力端子電極３が形成された積層体２の面に露出するように設けられて、内部電極３１と入力端子電極３とは電気的に接続されている。内部電極３２は、出力端子電極４が形成された積層体２の面に露出するように設けられて、内部電極３２と出力端子電極４とは電気的に接続されている。内部電極３１，３２は、インダクタ導体部とは接しないように設けられている。   A pair of internal electrodes 31 and 32 are formed in the inductor multilayer portion 7. An internal electrode 32 is formed on the varistor laminated portion 9 side. The internal electrode 31 is provided so as to be exposed on the surface of the multilayer body 2 on which the input terminal electrode 3 is formed, and the internal electrode 31 and the input terminal electrode 3 are electrically connected. The internal electrode 32 is provided so as to be exposed on the surface of the multilayer body 2 on which the output terminal electrode 4 is formed, and the internal electrode 32 and the output terminal electrode 4 are electrically connected. The internal electrodes 31 and 32 are provided so as not to contact the inductor conductor portion.

バリスタ積層部９中には、１対の内部電極３３，３４が形成されている。内部電極３３が、インダクタ積層部７側に形成されている。内部電極３３、入力端子電極３が形成された積層体２の面に露出するように設けられて、内部電極３３と入力端子電極３とは電気的に接続されている。内部電極３４は、出力端子電極４が形成された積層体２の面に露出するように設けられて、内部電極３４と出力端子電極４とは電気的に接続されている。内部電極３３，３４は、バリスタ電極対とは接しないように設けられている。   A pair of internal electrodes 33 and 34 are formed in the varistor laminated portion 9. An internal electrode 33 is formed on the inductor multilayer portion 7 side. The internal electrode 33 and the input terminal electrode 3 are provided so as to be exposed on the surface of the laminated body 2 on which the internal electrode 33 and the input terminal electrode 3 are formed, and the internal electrode 33 and the input terminal electrode 3 are electrically connected. The internal electrode 34 is provided so as to be exposed on the surface of the multilayer body 2 on which the output terminal electrode 4 is formed, and the internal electrode 34 and the output terminal electrode 4 are electrically connected. The internal electrodes 33 and 34 are provided so as not to contact the varistor electrode pair.

インダクタ積層部７中のバリスタ積層部９側に形成された内部電極３２と界面Ｐとの間の距離ＤＳ１を変化させた積層型フィルタＳ１を複数作成した。また、バリスタ積層部９中のインダクタ積層部７側の内部電極３３と界面Ｐとの間の距離ＤＳ２を変化させた積層型フィルタＳ１を複数作成した。各積層型フィルタＳ１における、内部電極３１と内部電極３２との間の距離、及び重なる面積と、内部電極３３と内部電極３４との間の距離、及び重なる面積とが、同じになるように形成されている。   A plurality of multilayer filters S1 were produced in which the distance DS1 between the internal electrode 32 formed on the varistor multilayer part 9 side in the inductor multilayer part 7 and the interface P was changed. In addition, a plurality of multilayer filters S1 in which the distance DS2 between the internal electrode 33 on the inductor multilayer portion 7 side in the varistor multilayer portion 9 and the interface P were changed were created. In each multilayer filter S1, the distance between the internal electrode 31 and the internal electrode 32 and the overlapping area are the same as the distance between the internal electrode 33 and the internal electrode 34, and the overlapping area. Has been.

（インダクタ積層部及びバリスタ積層部の誘電率の評価）
各積層型フィルタＳ１に形成された内部電極による静電容量を測定した。インピーダンスアナライザ（４２８４Ａ、ヒューレットパッカード社製）を用いて、１ＭＨｚ、入力信号レベル（測定電圧）１Ｖｒｍｓの条件において静電容量を測定した。各１対の内部電極間における比誘電率は、ε´＝Ｃｄ／ε０Ｓの式より静電容量Ｃの値から評価できる。なお、式中、ε０は真空の誘電率、ｄは１対の内部電極間の距離、Ｓは１対の内部電極間の重なり面積である。 (Evaluation of dielectric constant of inductor laminate and varistor laminate)
The electrostatic capacitance by the internal electrode formed in each multilayer filter S1 was measured. Using an impedance analyzer (4284A, manufactured by Hewlett Packard), the capacitance was measured under the conditions of 1 MHz and an input signal level (measurement voltage) of 1 Vrms. The relative dielectric constant between each pair of internal electrodes can be evaluated from the value of the capacitance C by the equation ε ′ = Cd / ε 0 S. In the equation, ε 0 is the dielectric constant of vacuum, d is the distance between the pair of internal electrodes, and S is the overlapping area between the pair of internal electrodes.

上記の測定の結果を表１及び表２に示す。表１は、インダクタ積層部７における内部電極３２と界面Ｐとの間の距離ＤＳ１と、内部電極３２と内部電極３１との間のインダクタ層の比誘電率に依存する静電容量と、の関係を示すものである。表２は、バリスタ積層部９における内部電極３３と界面Ｐとの間の距離ＤＳ２と、内部電極３３と内部電極３４との間のインダクタ層の比誘電率に依存する静電容量と、の関係を示すものである。

Figure 2007194494

Figure 2007194494
 The results of the above measurements are shown in Tables 1 and 2. Table 1 shows the relationship between the distance DS1 between the internal electrode 32 and the interface P in the inductor multilayer portion 7 and the capacitance depending on the relative dielectric constant of the inductor layer between the internal electrode 32 and the internal electrode 31. Is shown. Table 2 shows the relationship between the distance DS2 between the internal electrode 33 and the interface P in the varistor laminated portion 9 and the capacitance depending on the relative dielectric constant of the inductor layer between the internal electrode 33 and the internal electrode 34. Is shown.
Figure 2007194494
Figure 2007194494

表１に示すように、距離ＤＳ１が０〜４０μｍの範囲では、静電容量が比較的高く、インダクタ層の機能を実質的に阻害されている。また、距離ＤＳ１の値に対して誘電率の変化が大きい。距離ＤＳ１が８８μｍ、より好ましくは、９７μｍ以上において、静電容量の値が比較的低く、距離ＤＳ１の値に対して安定する。すなわち、インダクタ積層部７において、界面Ｐからの距離が約１００μｍ以上のインダクタ層は、比誘電率の値が低く、界面Ｐからの距離に対して安定している。   As shown in Table 1, when the distance DS1 is in the range of 0 to 40 μm, the capacitance is relatively high, and the function of the inductor layer is substantially inhibited. Further, the change in the dielectric constant is large with respect to the value of the distance DS1. When the distance DS1 is 88 μm, more preferably 97 μm or more, the capacitance value is relatively low and stable with respect to the distance DS1 value. That is, in the inductor multilayer portion 7, the inductor layer having a distance of about 100 μm or more from the interface P has a low relative dielectric constant and is stable with respect to the distance from the interface P.

表２に示すように、距離ＤＳ２が０〜２７μｍの範囲では、静電容量が比較的低く、バリスタ層の機能を実質的に発現できない。また、距離ＤＳ２の値に対して誘電率の変化が大きい。距離ＤＳ２が４０μｍ以上において、静電容量の値が比較的低く、距離ＤＳ１の値に対して安定する。すなわち、バリスタ積層部９において、界面Ｐからの距離が約４０μｍ以上のバリスタ層は、比誘電率の値が高く、界面Ｐからの距離に対して安定している。
（インダクタ積層部とバリスタ積層部との間の剥離の評価） As shown in Table 2, when the distance DS2 is in the range of 0 to 27 μm, the capacitance is relatively low and the function of the varistor layer cannot be substantially exhibited. Further, the change in the dielectric constant is large with respect to the value of the distance DS2. When the distance DS2 is 40 μm or more, the capacitance value is relatively low and stable with respect to the distance DS1 value. That is, in the varistor laminated portion 9, the varistor layer having a distance of about 40 μm or more from the interface P has a high relative dielectric constant and is stable with respect to the distance from the interface P.
(Evaluation of delamination between inductor laminate and varistor laminate)

各積層型フィルタＳ１を観察したところ、いずれもインダクタ積層部７とバリスタ積層部９との間における剥離は認められなかった。   When each multilayer filter S1 was observed, no peeling was observed between the inductor multilayer portion 7 and the varistor multilayer portion 9.

よって、ＺｎＯを主成分とし、添加物としてＰｒ、Ｃｏ及びＡｌを含むバリスタ層と、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有していないインダクタ層を有する積層型フィルタにおいては、バリスタ部とインダクタ部との剥離が極めて生じ難いことが確認された。また、この積層型フィルタにおいてインダクタ導体部が形成されたインダクタ層は、比誘電率が５０を下回り、また、抵抗率が１ＭΩを超えることから、インダクタとして十分に実用可能であることが確認された。   Therefore, in a multilayer filter having a varistor layer containing ZnO as a main component and containing Pr, Co and Al as additives and an inductor layer containing ZnO as a main component and substantially free of Co and Al, It was confirmed that the separation between the inductor portion and the inductor portion is extremely difficult to occur. In addition, it was confirmed that the inductor layer in which the inductor conductor portion is formed in this multilayer filter has a relative dielectric constant lower than 50 and a resistivity exceeding 1 MΩ, so that it can be sufficiently practical as an inductor. .

第１の実施形態に係る積層型フィルタの斜視図である。1 is a perspective view of a multilayer filter according to a first embodiment. 第１の実施形態に係る積層型フィルタの積層体の分解斜視図である。It is a disassembled perspective view of the laminated body of the laminated filter which concerns on 1st Embodiment. 第１の実施形態に係る積層型フィルタの断面構造を模式的に示す図である。It is a figure which shows typically the cross-sectional structure of the multilayer filter which concerns on 1st Embodiment. 第１の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the first embodiment. 第２の実施形態に係る積層型フィルタの素体の分解斜視図である。It is a disassembled perspective view of the element body of the multilayer filter which concerns on 2nd Embodiment. 第２の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the second embodiment. 第３の実施形態に係る積層型フィルタの斜視図である。It is a perspective view of the multilayer filter which concerns on 3rd Embodiment. 第３の実施形態に係る積層型フィルタの素体の分解斜視図である。It is a disassembled perspective view of the element | base_body of the multilayer filter which concerns on 3rd Embodiment. 第３の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the third embodiment. 第４の実施形態に係る積層型フィルタの素体の分解斜視図である。It is a disassembled perspective view of the element | base_body of the multilayer filter which concerns on 4th Embodiment. 第４の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the fourth embodiment. インダクタ積層部及びバリスタ積層部に内部電極が設けられた状態の積層型フィルタの断面構造を模式的に示す図である。It is a figure which shows typically the cross-section of a multilayer filter in the state by which the internal electrode was provided in the inductor laminated part and the varistor laminated part.

符号の説明Explanation of symbols

１…積層型フィルタ、２…積層体、３…入力端子電極、４…出力端子電極、５…グランド端子電極（第３の端子電極）、６１〜６９…インダクタ層、６Ｄ…インダクタ拡散層、７…インダクタ積層部、８１〜８６…バリスタ層、８Ｄ…バリスタ拡散層、９…バリスタ積層部、１０…インダクタ部、１２１〜１２８…インダクタ導体部、１６，１６１，１６２…ホット電極、１７…グランド電極、２０，２０１，２０２…バリスタ部。
1 ... multilayer filter, 2 ... laminate 3 ... input terminal electrode, 4 ... output terminal electrode, 5 ... ground terminal electrode (third terminal electrode) 61 through 9 ... inductor layer, 6D ... inductor diffusion layer , 7 ... Inductor laminated portion, 8 1 to 8 6 ... Varistor layer, 8D ... Varistor diffusion layer, 9 ... Varistor laminated portion, 10 ... Inductor portion, 12 1 to 12 8 ... Inductor conductor portion, 16, 16 1 , 16 2 ... hot electrode, 17 ... ground electrode, 20, 20 1 , 20 2 ... varistor part.

Claims (2)

インダクタ導体部が形成されたインダクタ層と、バリスタ導体部が形成されたバリスタ層とが界面を形成するように配置されている積層型フィルタであって、前記界面の両側に沿って形成される拡散層を備え、
前記拡散層は、
前記インダクタ層又は前記バリスタ層の機能のみを発現するための特定物質を、前記インダクタ層及び前記バリスタ層のうち前記機能を発現すべき方の層において、前記機能を実質的に発現しない程度に含有する第１領域と、
前記特定物質を、前記インダクタ層及び前記バリスタ層のうち前記機能を発現しない方の層において、当該層の機能を実質的に阻害する程度に含有する第２領域と、を有し、
前記インダクタ導体部及び前記バリスタ導体部は、前記インダクタ層及び前記バリスタ層の前記拡散層を除く部分に配置されている、積層型フィルタ。 A multilayer filter in which an inductor layer in which an inductor conductor portion is formed and a varistor layer in which a varistor conductor portion is formed are arranged so as to form an interface, and a diffusion formed along both sides of the interface With layers,
The diffusion layer is
A specific substance for expressing only the function of the inductor layer or the varistor layer is contained in such a layer that does not substantially exhibit the function in the inductor layer and the varistor layer that should exhibit the function. A first region to be
A second region containing the specific substance in the inductor layer and the varistor layer that does not exhibit the function in a layer that substantially inhibits the function of the layer;
The inductor filter and the varistor conductor are disposed in a portion of the inductor layer and the varistor layer excluding the diffusion layer. 前記インダクタ導体部は、前記界面から１００μｍ以上離れた位置に配置され、
前記バリスタ導体部は、前記界面から４０μｍ以上離れた位置に配置されている、請求項１に記載の積層型フィルタ。
The inductor conductor portion is disposed at a position away from the interface by 100 μm or more,
The multilayer filter according to claim 1, wherein the varistor conductor portion is disposed at a position separated by 40 μm or more from the interface.
JP2006012873A 2006-01-20 2006-01-20 Multilayer filter Active JP4238251B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006012873A JP4238251B2 (en) 2006-01-20 2006-01-20 Multilayer filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012873A JP4238251B2 (en) 2006-01-20 2006-01-20 Multilayer filter

Publications (2)

Publication Number Publication Date
JP2007194494A true JP2007194494A (en) 2007-08-02
JP4238251B2 JP4238251B2 (en) 2009-03-18

Family

ID=38449930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006012873A Active JP4238251B2 (en) 2006-01-20 2006-01-20 Multilayer filter

Country Status (1)

Country Link
JP (1) JP4238251B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468881B2 (en) 2006-12-07 2008-12-23 Tdk Corporation Multilayer electronic component
US7529077B2 (en) 2007-01-12 2009-05-05 Tdk Corporation Composite electronic component
JP2009099930A (en) * 2007-10-16 2009-05-07 Ceratech Corp Magnetic body, and dielectric composite electronic component
JP2010034464A (en) * 2008-07-31 2010-02-12 Toko Inc Lamination type electronic component
US7719387B2 (en) 2007-03-27 2010-05-18 Tdk Corporation Multilayer filter composed of varistor section and inductor section

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468881B2 (en) 2006-12-07 2008-12-23 Tdk Corporation Multilayer electronic component
US7529077B2 (en) 2007-01-12 2009-05-05 Tdk Corporation Composite electronic component
US7719387B2 (en) 2007-03-27 2010-05-18 Tdk Corporation Multilayer filter composed of varistor section and inductor section
JP2009099930A (en) * 2007-10-16 2009-05-07 Ceratech Corp Magnetic body, and dielectric composite electronic component
JP2010034464A (en) * 2008-07-31 2010-02-12 Toko Inc Lamination type electronic component

Also Published As

Publication number Publication date
JP4238251B2 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
JP4246716B2 (en) Multilayer filter
JP4150394B2 (en) Manufacturing method of multilayer filter
KR101761937B1 (en) an electronic component and a manufacturing method thereof
JP4736526B2 (en) Common mode noise filter
CN104282438A (en) Ceramic electronic component and method for manufacturing the same
KR20140011695A (en) Multi-layered ceramic electronic parts and method of manufacturing the same
JP7020455B2 (en) Laminated coil parts
JP4238251B2 (en) Multilayer filter
CN111986880B (en) Laminated coil component
CN103177875B (en) Monolithic ceramic electronic component
JP2006351954A (en) Stacked common mode filter
JP2020194804A (en) Laminated coil component
JP5014856B2 (en) Multilayer filter
JP2020194808A (en) Laminated coil component
JP2022064955A (en) Laminated coil component and bias-tee circuit
US10217567B2 (en) Multilayer capacitors
JP2021108326A (en) Multilayer coil component
JP2020194805A (en) Laminated coil component
JP7306541B2 (en) bias tee circuit
JP4252950B2 (en) Multilayer filter
JP2006352568A (en) Multilayer filter
JP2022059620A (en) Stacked coil component
JP2006025145A (en) Laminated type lc composite component
JP2007129345A (en) Laminated filter
JP2007158839A (en) Laminated filter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081219

R150 Certificate of patent or registration of utility model

Ref document number: 4238251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5