JP2007192925A - Wiring board and liquid crystal display - Google Patents

Wiring board and liquid crystal display Download PDF

Info

Publication number
JP2007192925A
JP2007192925A JP2006009090A JP2006009090A JP2007192925A JP 2007192925 A JP2007192925 A JP 2007192925A JP 2006009090 A JP2006009090 A JP 2006009090A JP 2006009090 A JP2006009090 A JP 2006009090A JP 2007192925 A JP2007192925 A JP 2007192925A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
insulating film
conductive portion
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006009090A
Other languages
Japanese (ja)
Inventor
Shigeyasu Mori
重恭 森
Atsushi Nakazawa
淳 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006009090A priority Critical patent/JP2007192925A/en
Publication of JP2007192925A publication Critical patent/JP2007192925A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board capable of attaining low resistance of wiring and improving reliability without changing film thickness and width, and to provide a liquid crystal display comprising the wiring board. <P>SOLUTION: In the wiring board having such a structure that first wiring, an insulating film and second wiring are stacked in this order, the wiring board has a conductive part in a region facing the second wiring under the insulation film, the insulation film has an opening part of exposing the conductive part to the second wiring side and the second wiring covers the opening part of the insulation film and is connected with the conductive part. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配線板及び液晶表示装置に関する。より詳しくは、液晶表示パネルの構成部材として好適に用いられる配線板及び液晶表示装置に関するものである。 The present invention relates to a wiring board and a liquid crystal display device. More specifically, the present invention relates to a wiring board and a liquid crystal display device that are preferably used as components of a liquid crystal display panel.

配線板は、液晶表示装置、有機エレクトロルミネセンス(EL)表示装置、及び、太陽電池等の電子装置の構成部材として利用されており、これらの電子装置の製造技術が進歩するとともに、配線板の製造技術は、益々高度化している。 Wiring boards are used as components of electronic devices such as liquid crystal display devices, organic electroluminescence (EL) display devices, and solar cells. As the manufacturing technology of these electronic devices advances, Manufacturing technology is becoming increasingly sophisticated.

以下、液晶表示パネルを構成するアクティブマトリクス基板を例に挙げて説明する。
一般的に、アクティブマトリクス基板は、m行の走査線(ゲート配線)とn列のデータ線(ソース配線)とからなるm×nマトリクス配線の交点に、スイッチング素子である薄膜トランジスタ(TFT)が設けられた構造を有する。走査線にはアドレス信号(線順次走査信号)が供給され、データ線にはフレーム走査期間ごとに極性反転された並列表示信号が供給される。このうち、並列表示信号は、アドレス信号でオン・オフ制御されるTFTを介して、各画素の容量に書き込まれ、画素電極に供給される電圧と対向共通電極に供給される電圧との電位差によって、各々の画素電極上の液晶が動作する。
Hereinafter, an active matrix substrate constituting the liquid crystal display panel will be described as an example.
In general, an active matrix substrate is provided with a thin film transistor (TFT) as a switching element at the intersection of an m × n matrix wiring composed of m rows of scanning lines (gate wiring) and n columns of data lines (source wiring). Have a structured. An address signal (line sequential scanning signal) is supplied to the scanning lines, and a parallel display signal whose polarity is inverted every frame scanning period is supplied to the data lines. Of these, the parallel display signal is written to the capacitance of each pixel via a TFT that is controlled to be turned on / off by an address signal, and is based on the potential difference between the voltage supplied to the pixel electrode and the voltage supplied to the counter common electrode. The liquid crystal on each pixel electrode operates.

このようなデータ線を低抵抗化する方法としては、データ線の膜厚や幅(パターン幅)を大きくして、配線の断面積を大きくする方法がある。しかしながら、パターンレイアウトの制約や、製造装置の処理能力等の問題で、容易に実現することができないという点で改善の余地があった。 As a method of reducing the resistance of such a data line, there is a method of increasing the thickness and width (pattern width) of the data line to increase the cross-sectional area of the wiring. However, there is room for improvement in that it cannot be easily realized due to problems such as restrictions on the pattern layout and processing capability of the manufacturing apparatus.

これに対し、半導体基板上に形成された半円筒状又は半円柱状の第1の信号又は電源配線に、半円筒状又は半円柱状の第2の信号又は電源配線を積み重ねて形成した半導体装置が開示されている(例えば、特許文献1参照。)。これにより、1層で平らな配線に比べて、低抵抗化が可能であることに加え、半導体装置の面積を削減することができる。しかしながら、下地を加工する際の加工の制御性が悪く、任意の配線抵抗が得られないという点で改善の余地があった。 On the other hand, a semiconductor device formed by stacking a semi-cylindrical or semi-columnar second signal or power wiring on a semi-cylindrical or semi-cylindrical first signal or power wiring formed on a semiconductor substrate. Is disclosed (for example, see Patent Document 1). As a result, the resistance of the semiconductor device can be reduced as compared to a flat wiring with one layer, and the area of the semiconductor device can be reduced. However, there is room for improvement in that the controllability of processing when processing the base is poor and an arbitrary wiring resistance cannot be obtained.

また、画素電極を成す導電部が、導体ラインの上にある絶縁層上の導体トラックも成し、導体トラックが絶縁層に形成した少なくとも1つの接点開口を経て導体ラインに接続されるようにした液晶表示装置が開示されている(例えば、特許文献2参照。)。しかしながら、プロセスを複雑にして歩留まりを落とすという点で改善の余地があった。
特開平4−196225号公報 特表2002−530719号公報
Further, the conductive portion forming the pixel electrode also forms a conductor track on the insulating layer above the conductor line, and the conductor track is connected to the conductor line through at least one contact opening formed in the insulating layer. A liquid crystal display device is disclosed (for example, see Patent Document 2). However, there is room for improvement in terms of complicating the process and reducing yield.
Japanese Patent Laid-Open No. 4-196225 Special Table 2002-530719

本発明は、上記現状に鑑みてなされたものであり、膜厚や幅を変更することなく、配線の低抵抗化及び信頼性の向上が可能な配線板及び液晶表示装置を提供することを目的とするものである。 The present invention has been made in view of the above situation, and an object thereof is to provide a wiring board and a liquid crystal display device capable of reducing the resistance and improving the reliability of the wiring without changing the film thickness and width. It is what.

本発明者らは、走査線(第1配線)、絶縁膜及びデータ線(第2配線)がこの順に積層された構造を有する配線板におけるデータ線の低抵抗化について種々検討したところ、走査線と同一の層等に導電部を設けることに着目した。そこで、絶縁膜下のデータ線と対向する領域に導電部を設け、絶縁膜には導電部をデータ線側に露出する開口部を形成し、絶縁膜の開口部を被覆しかつ導電部に接続するようにデータ線を形成することにより、データ線の断面積を増やすことができる結果、膜厚やパターン幅を変更することなく、データ線を低抵抗化することができることを見いだした。また、このようなデータ線は、導電部と接続された領域で積層構造を有するため、断線等のパターン欠陥が低減される結果、信頼性が向上されることを見いだした。これにより、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。 The inventors of the present invention have made various studies on reducing the resistance of data lines in a wiring board having a structure in which a scanning line (first wiring), an insulating film, and a data line (second wiring) are stacked in this order. Focusing on the provision of the conductive portion in the same layer or the like. Therefore, a conductive part is provided in a region facing the data line under the insulating film, an opening is formed in the insulating film to expose the conductive part on the data line side, and the opening of the insulating film is covered and connected to the conductive part. As a result, by forming the data line, the cross-sectional area of the data line can be increased. As a result, it has been found that the resistance of the data line can be reduced without changing the film thickness and the pattern width. Moreover, since such a data line has a laminated structure in the region connected to the conductive portion, it has been found that reliability is improved as a result of reducing pattern defects such as disconnection. Thus, the inventors have conceived that the above problems can be solved brilliantly and have reached the present invention.

すなわち、本発明は、第1配線、絶縁膜及び第2配線がこの順に積層された構造を有する配線板であって、上記配線板は、絶縁膜下の第2配線と対向する領域に導電部を有し、上記絶縁膜は、導電部を第2配線側に露出する開口部を有し、上記第2配線は、絶縁膜の開口部を被覆し、導電部に接続されている配線板(以下「第1配線板」ともいう。)である。上記第1配線は、絶縁膜下に配置されており、第2配線は絶縁膜上に配置されている。上記第1配線及び第2配線は、通常、平面視したときに交差部を有するように配置されており、絶縁膜によって、短絡(リーク)が防止されている。 That is, the present invention is a wiring board having a structure in which a first wiring, an insulating film, and a second wiring are laminated in this order, and the wiring board has a conductive portion in a region facing the second wiring under the insulating film. The insulating film has an opening that exposes the conductive part to the second wiring side, and the second wiring covers the opening of the insulating film and is connected to the conductive part ( Hereinafter also referred to as “first wiring board”. The first wiring is disposed below the insulating film, and the second wiring is disposed on the insulating film. The first wiring and the second wiring are normally arranged so as to have an intersection when viewed in plan, and a short circuit (leakage) is prevented by the insulating film.

上記第1配線板は、絶縁膜下の第2配線と対向する領域に導電部を有し、上記絶縁膜は、導電部を第2配線側に露出する開口部を有し、上記第2配線は、絶縁膜の開口部を被覆し、導電部に接続されている。これにより、例えば図1(a)に示すように、絶縁膜の開口部2aや導電部3aを利用することにより、膜厚や幅を変更することなく、絶縁膜上に配置された配線(第2配線)1の断面積を大きくすることができるため、低抵抗化が可能となる。また、第2配線1の平面積(平面視したときの面積)を縮小することができ、デバイスサイズを縮小化することができる。更に、第2配線1の構造が積層構造(2層構造等)となるので、単層構造の場合に比べて、断線等のパターン欠陥が低減され、信頼性を向上させることができる。 The first wiring board has a conductive portion in a region facing the second wiring under the insulating film, the insulating film has an opening that exposes the conductive portion to the second wiring side, and the second wiring Covers the opening of the insulating film and is connected to the conductive portion. Thereby, for example, as shown in FIG. 1A, by using the opening 2a and the conductive portion 3a of the insulating film, the wiring (first layer) arranged on the insulating film without changing the film thickness and width. (2 wiring) Since the cross-sectional area of 1 can be increased, the resistance can be reduced. In addition, the planar area (area when viewed in plan) of the second wiring 1 can be reduced, and the device size can be reduced. Furthermore, since the structure of the second wiring 1 is a laminated structure (such as a two-layer structure), pattern defects such as disconnection can be reduced and reliability can be improved as compared with a single-layer structure.

上記導電部は、絶縁膜下の第2配線と対向する領域に配置されている、すなわち平面視したときに第2配線と重複する部分を有する限り、第2配線と重複しない部分を有していてもよいが、全てが第2配線の領域内に位置することが好ましい。これにより、導電部がアルミニウム(Al)等の遮光性を有する材料からなる場合に、開口率の低下を防ぐことができる。上記導電部の数は、第2配線に対し、単数であってもよく、複数であってもよい。上記導電部の材料としては特に限定されず、金属等の導体、シリコン(Si)、ゲルマニウム(Ge)等の半導体、高ドープ濃度の不純物半導体等が挙げられる。上記導電部の形成方法としては特に限定されず、例えば、スパッタ法によって金属を堆積(成膜)した後、ドライエッチング法やウェットエッチング法によって金属膜をパターニングする方法が挙げられる。 The conductive portion is disposed in a region facing the second wiring under the insulating film, that is, has a portion that does not overlap with the second wiring as long as it has a portion that overlaps with the second wiring when seen in a plan view. However, it is preferable that all are located within the region of the second wiring. Thereby, when a conductive part consists of material which has light-shielding properties, such as aluminum (Al), the fall of an aperture ratio can be prevented. The number of the conductive portions may be single or plural with respect to the second wiring. The material for the conductive portion is not particularly limited, and examples thereof include conductors such as metals, semiconductors such as silicon (Si) and germanium (Ge), and highly doped impurity semiconductors. The method for forming the conductive part is not particularly limited, and examples thereof include a method of depositing a metal by sputtering (film formation) and then patterning the metal film by dry etching or wet etching.

上記絶縁膜の開口部は、導電部の少なくとも一部を第2配線側に露出するものである限り、導電部の全部を露出していてもよい。また、導電部が複数ある場合には、1つの絶縁膜の開口部が複数の導電部を第2配線側に露出していてもよい。更に、上記絶縁膜の開口部の数は、1つの導電部に対し、単数であってもよく、複数であってもよい。上記絶縁膜の開口部の形状は特に限定されず、例えば、断面形状は、図1(a)に示すような側面が平面である形状、図2(a)に示すような側面が下に凸の曲面である形状、図2(b)に示すような側面が上に凸の曲面である形状等が挙げられる。 As long as the opening part of the said insulating film exposes at least one part of a conductive part to the 2nd wiring side, the whole conductive part may be exposed. In addition, when there are a plurality of conductive portions, an opening of one insulating film may expose the plurality of conductive portions on the second wiring side. Furthermore, the number of openings in the insulating film may be single or plural for one conductive portion. The shape of the opening of the insulating film is not particularly limited. For example, the cross-sectional shape is a shape having a flat side surface as shown in FIG. 1A, and the side surface as shown in FIG. A shape having a curved surface, a shape having a convex side surface as shown in FIG.

上記絶縁膜の材料としては特に限定されず、酸化シリコン(SiO)や窒化シリコン(Si等)等が挙げられる。上記絶縁膜の形成方法としては特に限定されず、プラズマ化学的気相成長(CVD)法、スピンコート法等が挙げられる。上記絶縁膜の開口部の形成方法としては、ドライエッチング法やウェットエッチング法等が挙げられる。 The material for the insulating film is not particularly limited, and examples thereof include silicon oxide (SiO 2 ) and silicon nitride (Si 3 N 4 etc.). The method for forming the insulating film is not particularly limited, and examples thereof include a plasma chemical vapor deposition (CVD) method and a spin coating method. Examples of the method for forming the opening of the insulating film include a dry etching method and a wet etching method.

上記第2配線は、絶縁膜の開口部の少なくとも一部分を被覆するものである限り、絶縁膜の開口部の全部を被覆していてもよい。上記第2配線は、例えば図1(a)に示すように、一部が絶縁膜上に乗り上げており、かつ絶縁膜の開口部を被覆していることが好ましい。これによれば、図3に示すような配線1が絶縁膜2上に乗り上げていない形態に比べて、配線の平面積及び断面積を増大させることができ、配線を低抵抗化することができる。 The second wiring may cover the entire opening of the insulating film as long as it covers at least a part of the opening of the insulating film. For example, as shown in FIG. 1A, it is preferable that a part of the second wiring runs on the insulating film and covers the opening of the insulating film. According to this, compared with the form in which the wiring 1 as shown in FIG. 3 does not run on the insulating film 2, the plane area and the cross-sectional area of the wiring can be increased, and the resistance of the wiring can be reduced. .

上記第2配線はまた、導電部と電気的に接続されている限り、導電部に接していてもよく、接していなくてもよい。例えば、上記第2配線が導体からなり、導電部が半導体からなる場合に、オーム性接合を形成するために、合金層や高ドープ濃度の不純物半導体層等が、第2配線と導電部との間に介在してもよい。ただし、製造工程の簡略化の観点から見ると、上記第2配線は、導電部に接していることが好ましい。 As long as the second wiring is electrically connected to the conductive portion, the second wiring may or may not be in contact with the conductive portion. For example, when the second wiring is made of a conductor and the conductive portion is made of a semiconductor, an alloy layer, a highly doped impurity semiconductor layer, or the like is formed between the second wiring and the conductive portion in order to form an ohmic junction. It may be interposed between them. However, from the viewpoint of simplification of the manufacturing process, the second wiring is preferably in contact with the conductive portion.

本発明の第1配線板は、上記第1配線、絶縁膜、第2配線及び導電部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。なお、上記第1配線及び第2配線の材料は特に限定されず、導電部で例示した材料等が挙げられる。 The first wiring board of the present invention may or may not have other components as long as the first wiring, the insulating film, the second wiring, and the conductive portion are included as components. There is no particular limitation. In addition, the material of the said 1st wiring and 2nd wiring is not specifically limited, The material etc. which were illustrated by the electroconductive part are mentioned.

本発明の第1配線板における好ましい形態について以下に詳しく説明する。
上記導電部は、第1配線の材料からなることが好ましい。これによれば、導電部を第1配線と同一の工程で形成することができることから、工程数を増加させることなく、本発明の作用効果を得ることができる。
The preferable form in the 1st wiring board of this invention is demonstrated in detail below.
The conductive part is preferably made of a material for the first wiring. According to this, since the conductive portion can be formed in the same process as the first wiring, the operational effect of the present invention can be obtained without increasing the number of processes.

上記絶縁膜の開口部は、第2配線の幅方向に複数設けられたものであり、上記第2配線は、絶縁膜の複数の開口部を一体的に被覆し、導電部に接続されていることが好ましい。これによれば、例えば図5に示すように、第2配線11の断面積をより大きくすることができる結果、第2配線11の抵抗をより低くすることができる。上記絶縁膜の複数の開口部は、形状及び大きさが同一であることが好ましく、形状及び大きさが同一の開口部が、幅方向に略平行に配列されていることがより好ましい。 A plurality of openings in the insulating film are provided in the width direction of the second wiring, and the second wiring integrally covers the plurality of openings in the insulating film and is connected to the conductive portion. It is preferable. According to this, as shown in FIG. 5, for example, the cross-sectional area of the second wiring 11 can be increased, and as a result, the resistance of the second wiring 11 can be further reduced. The plurality of openings in the insulating film preferably have the same shape and size, and more preferably have the same shape and size arranged in parallel in the width direction.

上記第1配線は、走査線(ゲート配線ともいう。)であり、上記第2配線は、データ線(ソース配線又は信号線ともいう。)であり、上記導電部は、走査線の材料からなることが好ましい。これによれば、開口率を低減させることなく、工程数を増加させることなく、データ線の低抵抗化及び信頼性の向上が可能なアクティブマトリクス基板等を提供することができる。この場合、絶縁膜の開口部は、通常、トランジスタ部に接続口を形成する工程と同一の工程で形成されることが好ましい。
なお、上記走査線の材料としては、金属等の導体(高融点金属)が好適であり、データ線の材料としては、金属等の導体(Al等の低抵抗金属)が好適である。また、上記第1配線は、データ線であり、上記第2配線は、走査線であり、上記は、データ線の材料からなる形態もまた、上述の形態と同様の作用効果が得られることから、好適である。
The first wiring is a scanning line (also referred to as a gate wiring), the second wiring is a data line (also referred to as a source wiring or a signal line), and the conductive portion is made of a material for the scanning line. It is preferable. According to this, it is possible to provide an active matrix substrate or the like that can reduce the resistance of the data line and improve the reliability without reducing the aperture ratio and without increasing the number of steps. In this case, the opening of the insulating film is usually preferably formed in the same process as the process of forming the connection port in the transistor portion.
The scanning line material is preferably a conductor such as metal (high melting point metal), and the data line material is preferably a metal conductor (low resistance metal such as Al). In addition, the first wiring is a data line, the second wiring is a scanning line, and the above-described form made of the material of the data line also has the same effect as the above-described form. Is preferable.

本発明はまた、配線、絶縁膜及び画素電極がこの順に積層された構造を有する配線板であって、上記絶縁膜は、配線を画素電極の形成面に露出する開口部を有し、上記配線板は、更に絶縁膜の開口部を被覆する導電部を有し、配線が導電部に接続されている配線板(以下「第2配線板」という。)でもある。本発明の第2配線板の構成は、例えば図1(b)に示すように、配線と導電部との配置関係が反対になったこと以外は、図1(a)等の本発明の第1配線板と同様である。したがって、本発明の第2配線板によれば、本発明の第1配線板と同様の作用効果を得ることができる。 The present invention is also a wiring board having a structure in which a wiring, an insulating film, and a pixel electrode are laminated in this order, wherein the insulating film has an opening that exposes the wiring to a formation surface of the pixel electrode. The board is also a wiring board (hereinafter referred to as a “second wiring board”) having a conductive portion covering the opening of the insulating film and having the wiring connected to the conductive portion. The configuration of the second wiring board of the present invention is the same as that of the first wiring board of FIG. 1A except that the arrangement relationship between the wiring and the conductive portion is reversed, as shown in FIG. The same as 1 wiring board. Therefore, according to the 2nd wiring board of the present invention, the same operation effect as the 1st wiring board of the present invention can be acquired.

上記導電部は、平面視したときに配線と重複する部分を有する限り、配線と重複しない部分を有していてもよいが、全てが配線の領域内に位置することが好ましい。これにより、導電部がアルミニウム(Al)等の遮光性を有する材料からなる場合に、開口率の低下を防ぐことができる。 The conductive portion may have a portion that does not overlap with the wiring as long as it has a portion that overlaps with the wiring when seen in a plan view, but it is preferable that all of the conductive portions are located in the wiring region. Thereby, when a conductive part consists of material which has light-shielding properties, such as aluminum (Al), the fall of an aperture ratio can be prevented.

本発明の第2配線板は、上記配線、絶縁膜、画素電極及び導電部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。上記配線、絶縁膜及び導電部の材料、形状、好適な形態等の詳細については、本発明の第1配線板における説明を参照するものとする。上記画素電極の材料としては、酸化インジウム錫(ITO)等の透明導電性材料、アルミニウム等の反射導電性材料等が挙げられる。 The second wiring board of the present invention may or may not have other components as long as the wiring, the insulating film, the pixel electrode, and the conductive portion are included as the components, and particularly limited. Is not to be done. The details of the materials, shapes, suitable forms, etc. of the wiring, insulating film and conductive part are referred to the description of the first wiring board of the present invention. Examples of the material for the pixel electrode include a transparent conductive material such as indium tin oxide (ITO), and a reflective conductive material such as aluminum.

本発明の第2配線板における好ましい形態について以下に詳しく説明する。
上記導電部は、画素電極の材料からなることが好ましい。これによれば、工程数を増加させることなく、本発明の作用効果を得ることができる。この場合、上記絶縁膜の開口部は、画素電極と薄膜トランジスタ(TFT)のドレイン電極とを電気的に接続するコンタクトホール用の貫通孔等と同一の工程で形成されることが好ましい。
なお、上記画素電極が単層構造を有する部分と積層構造を有する部分とを有する等、複数の種類を有する場合、導電部は、いずれか1種類の画素電極の材料からなることが好ましい。
The preferable form in the 2nd wiring board of this invention is demonstrated in detail below.
The conductive part is preferably made of a material for the pixel electrode. According to this, the operation and effect of the present invention can be obtained without increasing the number of steps. In this case, the opening of the insulating film is preferably formed in the same process as a through hole for a contact hole that electrically connects a pixel electrode and a drain electrode of a thin film transistor (TFT).
Note that when the pixel electrode has a plurality of types such as a portion having a single layer structure and a portion having a laminated structure, the conductive portion is preferably made of any one kind of pixel electrode material.

上記画素電極は、透明導電層と反射導電層とが積層された構造を有し、上記導電部は、画素電極の積層構造を有することが好ましい。これにより、導電部の断面積が大きくなる結果、それと電気的に接続される配線の抵抗をより低くすることができる。上記透明導電層の材料としては、酸化インジウム錫(ITO)等が挙げられる。上記反射導電層の材料としては、アルミニウム(Al)等が挙げられる。 Preferably, the pixel electrode has a structure in which a transparent conductive layer and a reflective conductive layer are stacked, and the conductive portion has a stacked structure of pixel electrodes. As a result, the cross-sectional area of the conductive portion is increased, and as a result, the resistance of the wiring electrically connected thereto can be further reduced. Examples of the material for the transparent conductive layer include indium tin oxide (ITO). Examples of the material of the reflective conductive layer include aluminum (Al).

上記配線は、データ線であることが好ましい。これによれば、データ線の抵抗を低くすることができ、表示品位を向上させることができる。上記配線は、走査線であってもよい。これによれば、走査線の抵抗を低くすることができ、表示品位を向上させることができる。 The wiring is preferably a data line. According to this, the resistance of the data line can be lowered, and the display quality can be improved. The wiring may be a scanning line. According to this, the resistance of the scanning line can be lowered, and the display quality can be improved.

本発明は更に、第1配線、絶縁膜及び第2配線がこの順に積層された構造を有する配線板であって、上記第2配線は、平面視したときに、第1配線と交差する部分を有し、上記交差部における幅が平均の幅よりも大きい配線板(以下「第3配線板」ともいう。)でもある。第1配線が配置された領域は、減光又は遮光領域であり、通常、表示に関与しない。したがって、第1配線との交差部における第2配線の幅を大きくすることにより、開口率の低減を抑制しつつ、第2配線を低抵抗化することができる。
なお、上記第2配線の平均の幅よりも大きい部分は、平面視したときに、第1配線との交差部と重複している限り、第1配線と重複しない領域に位置していてもよい。開口率の観点からは、上記第2配線の平均の幅よりも大きい部分は、第1配線との交差部内に位置することが好ましい。
The present invention further provides a wiring board having a structure in which a first wiring, an insulating film, and a second wiring are laminated in this order, and the second wiring has a portion intersecting with the first wiring when viewed in plan. It is also a wiring board (hereinafter also referred to as “third wiring board”) having a width greater than the average width at the intersection. The area where the first wiring is arranged is a dimming or shading area, and usually does not participate in display. Therefore, by increasing the width of the second wiring at the intersection with the first wiring, it is possible to reduce the resistance of the second wiring while suppressing a reduction in the aperture ratio.
The portion larger than the average width of the second wiring may be located in a region that does not overlap with the first wiring as long as it overlaps with the intersection with the first wiring in plan view. . From the viewpoint of the aperture ratio, it is preferable that a portion larger than the average width of the second wiring is located in an intersection with the first wiring.

上記第1配線は、走査線であり、上記第2配線は、データ線であることが好ましい。上記走査線とデータ線とは、通常、平面視したときに交差部を有するように配置される。上記データ線について、交差部における幅を平均の幅よりも大きくすることにより、開口率の低減を抑制しつつ、データ線を低抵抗化することができる。 Preferably, the first wiring is a scanning line, and the second wiring is a data line. The scanning line and the data line are usually arranged so as to have an intersection when viewed in plan. With respect to the data line, by making the width at the intersecting portion larger than the average width, it is possible to reduce the resistance of the data line while suppressing the reduction of the aperture ratio.

なお、上記第1配線は、蓄積容量(Cs)配線であり、上記第2配線は、データ線であってもよい。上記Cs配線とデータ線とは、通常、平面視したときに交差部を有するように配置される。上記データ線について、交差部における幅を平均の幅よりも大きくすることにより、開口率の低減を抑制しつつ、データ線を低抵抗化することができる。 The first wiring may be a storage capacitor (Cs) wiring, and the second wiring may be a data line. The Cs wiring and the data line are usually arranged so as to have an intersection when viewed in plan. With respect to the data line, by making the width at the intersecting portion larger than the average width, it is possible to reduce the resistance of the data line while suppressing the reduction of the aperture ratio.

上記第1配線板、第2配線板又は第3配線板は、アクティブマトリクス基板であることが好ましい。本発明の第1配線板、第2配線板及び第3配線板は、開口率を低減させることなく、データ線等の低抵抗化及び信頼性の向上が可能であることから、高信頼性を有し、液晶表示装置等に好適なアクティブマトリクス基板を提供することができる。 The first wiring board, the second wiring board, or the third wiring board is preferably an active matrix substrate. Since the first wiring board, the second wiring board, and the third wiring board of the present invention can reduce the resistance of the data line and the like and improve the reliability without reducing the aperture ratio, the high reliability can be achieved. And an active matrix substrate suitable for a liquid crystal display device or the like can be provided.

本発明はそして、上記第1配線板、第2配線板又は第3配線板を含んで構成された液晶表示装置でもある。本発明の第1配線板、第2配線板及び第3配線板は、開口率を低減させることなく、データ線等の低抵抗化及び信頼性の向上が可能であることから、高信頼性かつ高品質の液晶表示装置を提供することができる。 The present invention is also a liquid crystal display device including the first wiring board, the second wiring board, or the third wiring board. Since the first wiring board, the second wiring board, and the third wiring board of the present invention can reduce the resistance of data lines and the like and improve the reliability without reducing the aperture ratio, A high-quality liquid crystal display device can be provided.

本発明の配線板によれば、膜厚や幅を変更することなく、配線の低抵抗化が可能となるともに、断線等のパターン欠陥を低減させることができる結果、信頼性を向上させることができる。 According to the wiring board of the present invention, the resistance of the wiring can be reduced without changing the film thickness and width, and pattern defects such as disconnection can be reduced, resulting in improved reliability. it can.

以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to embodiments, but the present invention is not limited only to these embodiments.

(実施形態1)
図4は、本発明の実施形態1に係るアクティブマトリクス基板(配線板)の構成を示す断面模式図である。
本実施形態は、図4に示すように、ソース電極配線(第2配線)11の下の層間絶縁膜12を除去して、ゲート電極配線(第1配線)と同一の工程で形成される導電部13aと直結したものである。これにより、ソース電極配線11の断面積は大きくなるため、膜厚や幅及び工程数を変更することなく、配線抵抗を小さくすることが可能である。
(Embodiment 1)
FIG. 4 is a schematic cross-sectional view showing the configuration of the active matrix substrate (wiring board) according to Embodiment 1 of the present invention.
In the present embodiment, as shown in FIG. 4, the interlayer insulating film 12 under the source electrode wiring (second wiring) 11 is removed, and the conductive film formed in the same process as the gate electrode wiring (first wiring). It is directly connected to the portion 13a. Thereby, since the cross-sectional area of the source electrode wiring 11 becomes large, it is possible to reduce the wiring resistance without changing the film thickness, the width, and the number of processes.

なお、ソース電極配線11の構造としては、チタン(Ti)層/アルミニウム(Al)層/Ti層(Al層をTi層で挟みこんだ構造。Ti層はバリア層として機能する。)が挙げられる。また、導電部13a及びゲート電極配線の材料としては、タングステン(W)が挙げられる。更に、層間絶縁膜12の材料としては、シリコン酸化(SiO)膜、又は、SiO膜とSiN膜との積層膜が挙げられる。 As the structure of the source electrode wiring 11, titanium (Ti) layer / aluminum (Al) layer / Ti layer (a structure in which an Al layer is sandwiched between Ti layers; the Ti layer functions as a barrier layer) can be mentioned. . An example of the material for the conductive portion 13a and the gate electrode wiring is tungsten (W). Further, examples of the material of the interlayer insulating film 12 include a silicon oxide (SiO 2 ) film or a laminated film of a SiO 2 film and a SiN X film.

(実施形態2)
図5は、本発明の実施形態2に係るアクティブマトリクス基板(配線板)の構成を示す断面模式図である。
本実施形態は、図5に示すように、実施形態1に対し、層間絶縁膜12に凹凸をつけたものである。すなわち、層間絶縁膜12の開口部12aがソース電極配線(第2配線)11の幅方向に複数設けられたものである。これにより、ソース電極配線11の断面積はより大きくなるため、膜厚や幅及び工程数を変更することなく、配線抵抗をより小さくすることが可能である。
(Embodiment 2)
FIG. 5 is a schematic cross-sectional view showing a configuration of an active matrix substrate (wiring board) according to Embodiment 2 of the present invention.
In the present embodiment, as shown in FIG. 5, the interlayer insulating film 12 is made uneven with respect to the first embodiment. That is, a plurality of openings 12 a of the interlayer insulating film 12 are provided in the width direction of the source electrode wiring (second wiring) 11. Thereby, since the cross-sectional area of the source electrode wiring 11 becomes larger, it is possible to make the wiring resistance smaller without changing the film thickness, width, and number of steps.

(実施形態3)
図6は、本発明の実施形態3に係るアクティブマトリクス基板(配線板)の構成を示す断面模式図である。
本実施形態は、図6に示すように、ソース電極配線(配線)11b上の層間絶縁膜14を除去した後、画素電極とともに、酸化インジウム錫(ITO)からなる配線(透明導電層)15a、及び、アルミニウム(Al)からなる配線(反射導電層)15bを形成したものである。これにより、膜厚や幅及び工程数を変更することなく、ソース電極配線11bの断面積を大きくすることができるため、配線抵抗を小さくすることが可能である。
(Embodiment 3)
FIG. 6 is a schematic cross-sectional view showing a configuration of an active matrix substrate (wiring board) according to Embodiment 3 of the present invention.
In the present embodiment, as shown in FIG. 6, after the interlayer insulating film 14 on the source electrode wiring (wiring) 11b is removed, the wiring (transparent conductive layer) 15a made of indium tin oxide (ITO) is formed together with the pixel electrode. And wiring (reflective conductive layer) 15b made of aluminum (Al) is formed. Accordingly, the cross-sectional area of the source electrode wiring 11b can be increased without changing the film thickness, width, and number of steps, and thus the wiring resistance can be reduced.

(実施形態4)
図7は、本発明の実施形態4に係るアクティブマトリクス基板(配線板)の構成を示す平面模式図である。図8(a)〜(c)はそれぞれ、図7のA1−A2、B1−B2、C1−C2線における断面模式図である。
本実施形態では、ソース電極配線11及びゲート電極配線13の各々の抵抗を小さくするために、以下のような構成を採っている。すなわち、ソース電極配線11の抵抗を下げるために、図8(a)に示すように、ゲート電極配線(第1配線)13と同一の工程で形成した導電部13aをソース電極配線(第2配線)11の下に配置し、ソース電極配線11と導電部13aとの間の層間絶縁膜14を除去し、直結することで、ソース電極配線11の断面積を大きくしている。また、ゲート電極配線(配線)13の抵抗を下げるために、図8(b)に示すように、ゲート電極配線13上の層間絶縁膜14を除去し、ソース電極配線11と同一の工程で形成した導電部11aと直結することで、ゲート電極配線の断面積を大きくしている。更に、図8(c)に示すように、ソース電極配線11とゲート電極配線13との交差部では、パターン幅を増やして、配線抵抗を低減させている。
これにより、膜厚や幅及び工程数を変更することなく、配線の低抵抗化及び信頼性の向上が可能である。
(Embodiment 4)
FIG. 7 is a schematic plan view showing a configuration of an active matrix substrate (wiring board) according to Embodiment 4 of the present invention. FIGS. 8A to 8C are cross-sectional schematic views taken along lines A1-A2, B1-B2, and C1-C2 in FIG. 7, respectively.
In the present embodiment, the following configuration is adopted in order to reduce the resistance of each of the source electrode wiring 11 and the gate electrode wiring 13. That is, in order to reduce the resistance of the source electrode wiring 11, as shown in FIG. 8A, the conductive portion 13a formed in the same process as the gate electrode wiring (first wiring) 13 is replaced with the source electrode wiring (second wiring). ) 11, the interlayer insulating film 14 between the source electrode wiring 11 and the conductive portion 13 a is removed and directly connected to increase the cross-sectional area of the source electrode wiring 11. Further, in order to lower the resistance of the gate electrode wiring (wiring) 13, the interlayer insulating film 14 on the gate electrode wiring 13 is removed and formed in the same process as the source electrode wiring 11 as shown in FIG. 8B. By directly connecting to the conductive portion 11a, the cross-sectional area of the gate electrode wiring is increased. Further, as shown in FIG. 8C, at the intersection of the source electrode wiring 11 and the gate electrode wiring 13, the pattern width is increased to reduce the wiring resistance.
Thereby, the resistance of the wiring can be reduced and the reliability can be improved without changing the film thickness, the width, and the number of steps.

(a)は、本発明の第1配線板の一構成を示す断面模式図であり、(b)は、本発明の第2配線板の一構成を示す断面模式図である。(A) is a cross-sectional schematic diagram which shows one structure of the 1st wiring board of this invention, (b) is a cross-sectional schematic diagram which shows one structure of the 2nd wiring board of this invention. (a)及び(b)はそれぞれ、本発明の第1配線板の一構成を示す断面模式図である。(A) And (b) is a cross-sectional schematic diagram which respectively shows one structure of the 1st wiring board of this invention. 本発明の第1配線板の一構成を示す断面模式図である。It is a cross-sectional schematic diagram which shows one structure of the 1st wiring board of this invention. 本発明の実施形態1に係るアクティブマトリクス基板(配線板)に設けられたソース電極配線(第2配線)等の幅方向の断面形状を示す模式図である。It is a schematic diagram which shows the cross-sectional shape of the width direction of the source electrode wiring (2nd wiring) etc. which were provided in the active matrix substrate (wiring board) which concerns on Embodiment 1 of this invention. 本発明の実施形態2に係るアクティブマトリクス基板(配線板)に設けられたソース電極配線(第2配線)等の幅方向の断面形状を示す模式図である。It is a schematic diagram which shows the cross-sectional shape of the width direction, such as a source electrode wiring (2nd wiring) provided in the active matrix substrate (wiring board) which concerns on Embodiment 2 of this invention. 本発明の実施形態3に係るアクティブマトリクス基板(配線板)に設けられたソース電極配線(第2配線)等の幅方向の断面形状を示す模式図である。It is a schematic diagram which shows the cross-sectional shape of the width direction, such as a source electrode wiring (2nd wiring) provided in the active matrix substrate (wiring board) which concerns on Embodiment 3 of this invention. 本発明の実施形態4に係るアクティブマトリクス基板(配線板)の構成を示す平面模式図である。It is a plane schematic diagram which shows the structure of the active matrix substrate (wiring board) which concerns on Embodiment 4 of this invention. (a)〜(c)はそれぞれ、図7のA1−A2線、B1−B2線、C1−C2線における断面模式図である。(A)-(c) is a cross-sectional schematic diagram in the A1-A2 line | wire, B1-B2 line | wire, and C1-C2 line | wire of FIG. 7, respectively.

符号の説明Explanation of symbols

0:基板
1:第2配線
1a:配線
2:絶縁膜
2a:絶縁膜の開口部
3a:導電部
10:ガラス基板
11:ソース電極配線(第2配線)
11a、13a、15:導電部
11b:ソース電極配線(配線)
12、14:層間絶縁膜(絶縁膜)
12a、14a:開口部(絶縁膜の開口部)
13:ゲート電極配線(第1配線、配線)
15a:透明導電性材料からなる配線(透明導電層)
15b:反射導電性材料からなる配線(反射導電層)
0: substrate 1: second wiring 1a: wiring 2: insulating film 2a: insulating film opening 3a: conductive portion 10: glass substrate 11: source electrode wiring (second wiring)
11a, 13a, 15: conductive portion 11b: source electrode wiring (wiring)
12, 14: Interlayer insulating film (insulating film)
12a, 14a: Opening (insulating film opening)
13: Gate electrode wiring (first wiring, wiring)
15a: Wiring made of a transparent conductive material (transparent conductive layer)
15b: wiring made of a reflective conductive material (reflective conductive layer)

Claims (12)

第1配線、絶縁膜及び第2配線がこの順に積層された構造を有する配線板であって、
該配線板は、絶縁膜下の第2配線と対向する領域に導電部を有し、
該絶縁膜は、導電部を第2配線側に露出する開口部を有し、
該第2配線は、絶縁膜の開口部を被覆し、導電部に接続されていることを特徴とする配線板。
A wiring board having a structure in which a first wiring, an insulating film, and a second wiring are laminated in this order,
The wiring board has a conductive portion in a region facing the second wiring under the insulating film,
The insulating film has an opening that exposes the conductive portion to the second wiring side,
The wiring board, wherein the second wiring covers the opening of the insulating film and is connected to the conductive part.
前記導電部は、第1配線の材料からなることを特徴とする請求項1記載の配線板。 The wiring board according to claim 1, wherein the conductive portion is made of a material of the first wiring. 前記絶縁膜の開口部は、第2配線の幅方向に複数設けられたものであり、
該第2配線は、絶縁膜の複数の開口部を一体的に被覆し、導電部に接続されていることを特徴とする請求項1又は2記載の配線板。
A plurality of openings in the insulating film are provided in the width direction of the second wiring,
The wiring board according to claim 1, wherein the second wiring integrally covers a plurality of openings of the insulating film and is connected to the conductive portion.
前記第1配線は、走査線であり、
前記第2配線は、データ線であり、
前記導電部は、走査線の材料からなることを特徴とする請求項2又は3記載の配線板。
The first wiring is a scanning line;
The second wiring is a data line;
4. The wiring board according to claim 2, wherein the conductive portion is made of a scanning line material.
配線、絶縁膜及び画素電極がこの順に積層された構造を有する配線板であって、
該絶縁膜は、配線を画素電極の形成面に露出する開口部を有し、
該配線板は、更に絶縁膜の開口部を被覆する導電部を有し、配線が導電部に接続されていることを特徴とする配線板。
A wiring board having a structure in which wirings, insulating films and pixel electrodes are laminated in this order,
The insulating film has an opening that exposes the wiring on the formation surface of the pixel electrode,
The wiring board further includes a conductive portion that covers the opening of the insulating film, and the wiring is connected to the conductive portion.
前記導電部は、画素電極の材料からなることを特徴とする請求項5記載の配線板。 The wiring board according to claim 5, wherein the conductive portion is made of a material for a pixel electrode. 前記画素電極は、透明導電層と反射導電層とが積層された構造を有し、
前記導電部は、画素電極の積層構造を有することを特徴とする請求項6記載の配線板。
The pixel electrode has a structure in which a transparent conductive layer and a reflective conductive layer are laminated,
The wiring board according to claim 6, wherein the conductive portion has a laminated structure of pixel electrodes.
前記配線は、データ線であることを特徴とする請求項5〜7のいずれかに記載の配線板。 The wiring board according to claim 5, wherein the wiring is a data line. 第1配線、絶縁膜及び第2配線がこの順に積層された構造を有する配線板であって、
該第2配線は、平面視したときに、第1配線と交差する部分を有し、該交差部における幅が平均の幅よりも大きいことを特徴とする配線板。
A wiring board having a structure in which a first wiring, an insulating film, and a second wiring are laminated in this order,
The wiring board, wherein the second wiring has a portion intersecting with the first wiring when viewed in plan, and a width at the intersecting portion is larger than an average width.
前記第1配線は、走査線であり、
前記第2配線は、データ線であることを特徴とする請求項9記載の配線板。
The first wiring is a scanning line;
The wiring board according to claim 9, wherein the second wiring is a data line.
前記配線板は、アクティブマトリクス基板であることを特徴とする請求項1〜10のいずれかに記載の配線板。 The wiring board according to claim 1, wherein the wiring board is an active matrix substrate. 請求項1〜11のいずれかに記載の配線板を含んで構成されたことを特徴とする液晶表示装置。 A liquid crystal display device comprising the wiring board according to claim 1.
JP2006009090A 2006-01-17 2006-01-17 Wiring board and liquid crystal display Pending JP2007192925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006009090A JP2007192925A (en) 2006-01-17 2006-01-17 Wiring board and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006009090A JP2007192925A (en) 2006-01-17 2006-01-17 Wiring board and liquid crystal display

Publications (1)

Publication Number Publication Date
JP2007192925A true JP2007192925A (en) 2007-08-02

Family

ID=38448694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006009090A Pending JP2007192925A (en) 2006-01-17 2006-01-17 Wiring board and liquid crystal display

Country Status (1)

Country Link
JP (1) JP2007192925A (en)

Similar Documents

Publication Publication Date Title
US9935163B2 (en) Display device and method for manufacturing the same
JP4336341B2 (en) Thin film transistor liquid crystal display, multilayer storage capacitor structure and method for forming the same
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
TWI311815B (en) Thin film transistor array panel and manufacturing method thereof
CN100487887C (en) Thin film transistor array panel and a manufacturing method thereof
KR101100887B1 (en) Thin film transistor, thin film transistor array panel, and manufacturing method thereof
JP7486523B2 (en) Display substrate and its manufacturing method, display device
JP2007193313A (en) Organic light emitting display and method of fabricating the same
CN103904086A (en) Thin-film transistor array substrate
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
WO2022213582A1 (en) Display panel and display apparatus
WO2018209761A1 (en) Array substrate, method for manufacturing same, and liquid crystal display panel
TWI555183B (en) Thin film transistor and pixel structure
CN104733470A (en) Panel display device and preparation method thereof
US20220406875A1 (en) Display substrate and display device
US11385732B2 (en) Array substrate, manufacturing method thereof, touch display panel and touch display device
US20120270392A1 (en) Fabricating method of active device array substrate
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
KR20100007561A (en) Thin film transistor array panel and method of fabricating the same
CN113097266A (en) Display panel and preparation method thereof
CN101969070B (en) Active element array substrate and manufacturing method thereof
JP2007192925A (en) Wiring board and liquid crystal display
JPH01255831A (en) Plane display
KR100721552B1 (en) organic electroluminescence display device and method for fabricating the same