JP2007188915A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2007188915A JP2007188915A JP2006003127A JP2006003127A JP2007188915A JP 2007188915 A JP2007188915 A JP 2007188915A JP 2006003127 A JP2006003127 A JP 2006003127A JP 2006003127 A JP2006003127 A JP 2006003127A JP 2007188915 A JP2007188915 A JP 2007188915A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- dip
- lands
- land
- flat package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 214
- 238000005476 soldering Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、フラットパッケージＩＣが実装されるプリント配線基板に関するものである。 The present invention relates to a printed wiring board on which a flat package IC is mounted.
近年、機器の小型化・薄型化に対応するため、高密度実装が可能な表面実装型ＩＣの一種としてフラットパッケージＩＣが広く用いられている。 In recent years, flat package ICs have been widely used as a type of surface-mount IC capable of high-density mounting in order to cope with downsizing and thinning of devices.
ところで、プリント配線基板にフラットパッケージＩＣ等の電子部品を半田付けする際、プリント配線基板上の配置スペースの制約から、このフラットパッケージＩＣは半田送り方向と平行に配置されることがある。このときのプリント配線基板の平面図を図６に示す。なお、ここではフラットパッケージＩＣとして、一般に広く使用されている正方形（または長方形）のパッケージの４辺に多数のリードを突設した４方向リードフラットパッケージＩＣを用いた場合を例として説明する。 By the way, when an electronic component such as a flat package IC is soldered to the printed wiring board, the flat package IC may be arranged in parallel with the solder feeding direction due to the restriction of the arrangement space on the printed wiring board. FIG. 6 shows a plan view of the printed wiring board at this time. Here, a case where a four-direction lead flat package IC in which a large number of leads protrude from four sides of a generally used square (or rectangular) package will be described as an example of the flat package IC.
図６において、白抜き矢印で示す半田送り方向に対して４方向リードフラットパッケージＩＣの側方に位置する半田ディップランド群７では、半田ディップランド間で働く表面張力の作用により半田が次々と引き取られるため、半田はスムーズに半田送り方向の前方から後方へ移動し、半田溜まりを生じることなく全ての半田ディップランド群７に半田付けすることができる。
In FIG. 6, in the solder
ところが、半田送り方向の前方と後方にあたる半田ディップランド群５，６では、半田ディップランドが半田送り方向と平行に並んでおり、半田ディップランド間での半田を引き取る作用が働きにくい。そのため、半田が引き取られずに溜まってしまうことにより半田ブリッジが発生して、短絡を引き起こすという不具合が発生してしまってしていた。
However, in the
なお、４方向リードフラットパッケージＩＣは、回路の集積度が増すほど各辺に突設されるリードの数が増加してリード間のピッチが狭くなるため、半田ディップランドの間隔も狭くなる。したがって集積度の高い回路を使用する場合はさらに半田ブリッジが発生しやすくなってしまう。 In the four-way lead flat package IC, as the degree of circuit integration increases, the number of leads projecting from each side increases and the pitch between the leads narrows, so the distance between the solder dip lands also narrows. Therefore, when a highly integrated circuit is used, solder bridges are more likely to occur.
そして半田ブリッジが発生した場合には、手半田による修正作業を行なわなければならないため、工数増加によるコストアップまたは生産数量の低下といった問題が生じてしまうことになる。 When a solder bridge occurs, correction work by manual soldering must be performed, which causes problems such as an increase in man-hours and a decrease in production quantity.
そこで従来より、このような半田ブリッジによる短絡を防止するため、４方向リードフラットパッケージＩＣを半田付進行方向に対し傾斜させてプリント配線基板に配置する方法が提案され、広く採用されている。４方向リードフラットパッケージＩＣを傾けた状態とすることで、半田ディップランド間での半田の引き取りがスムーズになるため、半田ブリッジが発生しにくくなるのである。
しかしながら、上述のように４方向リードフラットパッケージＩＣを半田送り方向に対して傾けて設けた場合は、平行に設けた場合に比べてプリント配線基板における実装面積が増加することになる。そのため、プリント配線基板をサイズの大きなものを使用しなくてはならず、コストアップを招くこととなってしまっていた。 However, when the four-direction lead flat package IC is provided to be inclined with respect to the solder feeding direction as described above, the mounting area on the printed wiring board is increased as compared with the case where the four-direction lead flat package IC is provided in parallel. Therefore, a printed wiring board having a large size has to be used, resulting in an increase in cost.
本発明は、上記課題を解決するためのもので、フラットパッケージＩＣの実装面積を大きくすることなく、半田ブリッジの発生を防止することのできるプリント配線基板を提供することを目的とする。 An object of the present invention is to provide a printed wiring board capable of preventing the occurrence of a solder bridge without increasing the mounting area of a flat package IC.
本発明は、半田送り方向と平行にフラットパッケージＩＣが装着されるよう、前記フラットパッケージＩＣのリードに対応して形成された半田ディップランドを備えたプリント配線基板であって、少なくとも半田送り方向に対してフラットパッケージＩＣの前方および後方に設けられた半田ディップランド群は半田付着面積の異なる半田ディップランドを面積が漸増するように配置して構成されていることを特徴とするプリント配線基板である。 The present invention is a printed wiring board provided with solder dip lands formed corresponding to the leads of the flat package IC so that the flat package IC is mounted in parallel with the solder feed direction, at least in the solder feed direction. On the other hand, a group of solder dip lands provided in front and rear of the flat package IC is a printed wiring board characterized in that solder dip lands having different solder adhesion areas are arranged so as to gradually increase in area. .
また、前記フラットパッケージＩＣの前方及び後方に設けられた半田ディップランド群は長さの異なる半田ディップランドを半田送り方向に対する終端面位置が隣り合うもの同士で異なるように配置して構成されていることを特徴とする請求項１記載のプリント配線基板である。
Further, the solder dip lands provided at the front and rear of the flat package IC are configured by disposing solder dip lands having different lengths so that the end surface positions in the solder feeding direction are adjacent to each other. The printed wiring board according to
上述のように構成することにより、フラットパッケージＩＣを半田送り方向と平行にプリント配線基板にするように半田ディップランドを設けても、半田ブリッジを発生させないので、基板実装面積の増加によるコストアップを招くことなく半田不良を防止することができる。 By configuring as described above, even if a solder dip land is provided so that the flat package IC is made into a printed wiring board parallel to the solder feeding direction, a solder bridge is not generated, thereby increasing the cost by increasing the board mounting area. Solder failure can be prevented without incurring.
好適と考える本発明の実施形態を、本発明の作用を示して簡単に説明する。 The preferred embodiment of the present invention will be briefly described by showing the operation of the present invention.
本発明のプリント配線基板は、半田送り方向と平行にフラットパッケージＩＣが装着されるものであって、フラットパッケージＩＣのリードに対応して半田ディップランドが設けられいる。 The printed wiring board of the present invention is one in which a flat package IC is mounted parallel to the solder feed direction, and solder dip lands are provided corresponding to the leads of the flat package IC.
そして、この半田ディップランドはフラットパッケージＩＣの各辺において半田ディップランド群を形成しており、少なくとも半田送り方向に対してフラットパッケージＩＣの前方および後方に設けられた半田ディップランド群は、半田付着面積のそれぞれ異なる半田ディップランドにより構成されていて、半田付着面積が漸増するように配置されている。そのため、半田ディップランドに付着した半田は、半田付着面積の差により生じる表面張力の差によって面積の小さいほうから大きな方に順次引き取られることにより、半田ディップランド間での半田の引取りがスムーズに行われることになる。 This solder dip land forms a solder dip land group on each side of the flat package IC. At least the solder dip land group provided in front of and behind the flat package IC in the solder feed direction is attached to the solder. The solder dip lands having different areas are arranged so that the solder adhesion area gradually increases. For this reason, the solder attached to the solder dip lands is taken out from the smaller one to the larger one due to the difference in surface tension caused by the difference in the solder attachment area, so that the solder can be taken up smoothly between the solder dip lands. Will be done.
さらに、半田送り方向に対する終端面位置が隣り合うもの同士で異なるように配置することで、終端面から半田が引き離される際に隣り合う半田ディップランドへ半田が引き取られるようになるので、面積の小さいほうから大きい方へと半田ディップランド間での半田の引取りがよりスムーズに行われることになる。 Furthermore, by arranging the end surface positions with respect to the solder feeding direction to be different between adjacent ones, the solder can be drawn to the adjacent solder dip land when the solder is separated from the end surface, so the area is small. The solder is drawn more smoothly between the solder dip lands from one side to the larger side.
したがって、フラットパッケージＩＣを半田送り方向と平行に装着しても、半田ディップランド間に半田溜まりを生じることがないため、基板実装面積を増加させることなく、半田ブリッジを防止することができる。 Therefore, even if the flat package IC is mounted in parallel with the solder feeding direction, no solder pool is generated between the solder dip lands, and solder bridging can be prevented without increasing the board mounting area.
本発明の具体的な実施例について図面に基づいて説明する。 Specific embodiments of the present invention will be described with reference to the drawings.
図１はプリント配線基板１の平面図、図２はプリント配線基板１に載置されるフラットパッケージＩＣ２を示した図であって、本実施例ではフラットパッケージＩＣ２として正方形のパッケージの４辺にリードを突設した４方向リードフラットパッケージＩＣを用いており、４方向リードフラットパッケージＩＣ２の各辺からは複数のリード３が突設されている。
FIG. 1 is a plan view of a printed
プリント配線基板１には、白抜きの矢印で示す半田送り方向と平行に４方向リードフラットパッケージＩＣ２が載置されるよう、４方向リードフラットパッケージＩＣ２のリード３に対応して半田ディップランド４（４ａ，４ｂ，４ｃ）が設けられている。
On the printed
そして、半田送り方向に対して４方向リードフラットパッケージＩＣ２の前方に設けられた半田ディップランド４ａからなる前方半田ディップランド群５、後方に設けられた半田ディップランド４ｂからなる後方半田ディップランド群６、側方に設けられた半田ディップランド４ｃからなる側方半田ディップランド群７が形成されている。
Then, a front solder
また、これら半田ディップランド群のうち、少なくとも前方半田ディップランド群５を形成する半田ディップランド４ａと、後方半田ディップランド群６を形成する半田ディップランド４ｂは、半田の付着する面積がそれぞれ異なっており、半田付着面積が漸増するように配置されている。
Of these solder dip land groups, at least the solder dip land 4a forming the front solder
上記前方半田ディップランド群５および後方半田ディップランド群６の構成についてさらに説明すると、半田ディップランド４ａ，４ｂは隣り合うものと長さが異なっており、これにより半田付着面積を異ならせている。そして、半田ディップランド４ａ，４ｂは半田送り方向に対する先端面が横一線となるように配置され、さらに半田ディップランド群を構成する一方の側端（図１では左端）を最も短くするとともに、順次長さの長いものを配置することで、半田ディップランド４ａ，４ｂの終端面が階段状に後退するように構成されている。
The configuration of the front solder
そして、それぞれの半田ディップランド群の間には、半田付け工程において、半田ディップランドに付着した半田を表面張力により引き取る半田引きランド８ａ〜８ｄが設けられている。 And between each solder dip land group, the solder drawing lands 8a-8d which take up the solder adhering to the solder dip land by surface tension in the soldering process are provided.
次に上述のように構成されるプリント配線基板１に半田付けを行う場合について説明する。
Next, a case where soldering is performed on the printed
まず最初に、前方半田ディップランド群５に半田付けが行われる。前方半田ディップランド群５は、隣り合うものと長さが異なる半田ディップランド４ａにより構成されているため半田ディップランドの終端面は階段状になっており、さらに、隣り合う半田ディップランドとの間には半田付着面積の差によって表面張力の差が生じ、半田付着面積の小さい半田ディップランドから半田付着面積の大きい半田ディップランドへ半田が引き取られる作用が発生する。そのため、まず最も短い左端のディップランドに付着した半田はその終端面から半田が引き離される際に、隣り合う半田ディップランドへ引き取られることになる。そして順次、長さの短い半田ディップランドの終端面から半田が引き離される際に隣の半田ディップランドへ引き取られるという半田の流れが生じる。
First, soldering is performed on the front solder
したがって、前方半田ディップランド群５においては、半田ディップランド４ａ間で半田の引取りがスムーズに行われるようになるので、半田ディップランド４ａでの半田ブリッジが防止される。
Therefore, in the front solder
そして、前方半田ディップランド群５と側方半田ディップランド群７の間に設けられた半田引きランド８ａ、８ｂは、前方半田ディップランド群５から半田を引き取るとともに、側方半田ディップランド群７へ引き渡される半田の流れを作る。
The soldering lands 8 a and 8 b provided between the front solder dipland
また、側方半田ディップランド群７においては、半田ディップランド４ｃ間で表面張力の作用が働くため、半田が次々と引き取られることでスムーズに半田送り方向の前方から後方へ移動し、半田溜まりを生じることなく全ての半田ディップランド４ｃが半田される。
Further, in the side solder
このように、側方半田ディップランド群７では半田付けが進行する方向と半田の引き取り方向が同じであるため、半田ディップランド４ｃを半田付着面積の異なるものとしなくても半田ブリッジはほとんど発生しない。そのため本実施例では、側方半田ディップランド群７をすべて半田付着面積が同じ半田ディップランド４ｃにより構成しているが、前方半田ディップランド群５と同様に、半田付着面積の異なる半田ディップランドにより構成しても構わない。
As described above, in the side solder
そして、側方半田ディップランド群７と後方半田ディップランド群６の間に設けられた半田引きランド８ｃ、８ｄによって、半田は側方半田ディップランド群７から引き取られ、後方半田ディップランド群６へ引き渡される。
Then, the solder is drawn from the side solder
この後方半田ディップランド群６は、前方半田ディップランド群５と同様に隣り合うものと長さが異なる半田ディップランド４ｂから構成され、その終端面は階段状になるよう構成されているため、半田付着面積の差によって順次半田が引き取られていくので、半田ディップランド４ｂでの半田ブリッジが防止される。
The rear solder
したがって、４方向リードフラットパッケージＩＣ２を半田送り方向と平行にプリント配線基板１に配置するように半田ディップランド４を形成しても半田ブリッジを発生させないので、基板実装面積の増加によるコストアップを招くことなく半田不良を防止することができる。
Therefore, even if the
図３は本発明のその他の実施例を示したプリント配線基板１の平面図であって、前方半田ディップランド群５を形成する半田ディップランド４ａと、後方半田ディップランド群６を形成する半田ディップランド４ｂは、半田送り方向に対する先端面を横一線とし、順次長さの長いものを並べて配置することで、終端面が階段状となるように構成され、さらに左端だけでなく中央部分にも最も短いディップランドを配置することで全体としては鋸歯形状となるように構成されている。なお、本実施例では左端と中央部分の２箇所に最も短いディップランドを配置したが、配置位置や数はこれに限るものではない。
FIG. 3 is a plan view of a printed
このように構成することにより、まず最も短いディップランドに付着した半田はその終端面から半田が引き離される際に、隣り合う半田ディップランドへ引き取られることになる。そして順次、長さの短い半田ディップランドの終端面から半田が引き離される際に隣の半田ディップランドへ引き取られる半田の流れが生じるため、半田ブリッジが防止される。 With this configuration, first, the solder attached to the shortest dip land is drawn to the adjacent solder dip land when the solder is pulled away from the terminal surface. Then, when the solder is sequentially pulled away from the end surface of the solder dip land having a short length, a solder flow drawn to the adjacent solder dip land is generated, so that the solder bridge is prevented.
また、図４に示すプリント配線基板１においては、半田ディップランド４ａ，４ｂは半田送り方向に対する先端面を横一線とし、さらに半田ディップランド群を構成する両端を最も短くするとともに、中央に向かって順次長さの長いものを並べて配置することで、半田ディップランド４ａ，４ｂの終端面が階段状となるように構成されている。
Further, in the printed
この場合においても、まず最も短い両端のディップランドに付着した半田はその終端面から半田が引き離される際に、隣り合う半田ディップランドへ引き取られることになる。そして順次、半田ディップランド群の両端から中央に向かって、長さの短い半田ディップランドの終端面から半田が引き離される際に隣の半田ディップランドへ引き取られる半田の流れが生じるため、半田ブリッジが防止される。 Also in this case, the solder attached to the dip lands at the shortest both ends is taken up to the adjacent solder dip lands when the solder is pulled away from the end face. Then, since the solder flows from the end surface of the solder dip land having a short length toward the center from the both ends of the solder dip land group, the solder flows to the adjacent solder dip land. Is prevented.
また、図５に示すプリント配線基板１においては、半田ディップランド４ａ，４ｂは半田送り方向に対する先端面を横一線とし、さらに半田ディップランド群を構成する中央部分を最も短くするとともに、両端に向かって順次長さの長いものを並べて配置することで、半田ディップランド４ａ，４ｂの終端面が階段状となるように構成されている。
Further, in the printed
この場合においても、まず最も短い中央部分のディップランドに付着した半田はその終端面から半田が引き離される際に、両隣の半田ディップランドへ引き取られることになる。そして順次、半田ディップランド群の中央から両端に向かって、長さの短い半田ディップランドの終端面から半田が引き離される際に隣の半田ディップランドへ引き取られる半田の流れが生じるため、半田ブリッジが防止される。 Also in this case, first, the solder adhering to the shortest dip land in the center is taken out by the solder dip lands on both sides when the solder is separated from the end face. Then, since the solder flows from the end of the solder dip land having a short length toward the both ends from the center of the solder dip land group, the solder flows to the adjacent solder dip land. Is prevented.
１ プリント配線基板
２ （４方向リード）フラットパッケージＩＣ
３ リード
４（４ａ，４ｂ，４ｃ） 半田ディップランド
５ 前方半田ディップランド群
６ 後方半田ディップランド群
1 Printed wiring board 2 (4-way lead) flat package IC
3 Lead 4 (4a, 4b, 4c)
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006003127A JP4672556B2 (en) | 2006-01-11 | 2006-01-11 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006003127A JP4672556B2 (en) | 2006-01-11 | 2006-01-11 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007188915A true JP2007188915A (en) | 2007-07-26 |
| JP4672556B2 JP4672556B2 (en) | 2011-04-20 |
Family
ID=38343896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006003127A Active JP4672556B2 (en) | 2006-01-11 | 2006-01-11 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4672556B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101554761B1 (en) | 2008-03-12 | 2015-09-21 | 인벤사스 코포레이션 | Support mounted electrically interconnected die assembly |
| JP2018020013A (en) * | 2016-08-05 | 2018-02-08 | 株式会社三洋物産 | Game machine |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128191A (en) * | 1985-11-28 | 1987-06-10 | 日本電気ホームエレクトロニクス株式会社 | Printed wiring board |
| JP2000315852A (en) * | 1999-04-28 | 2000-11-14 | Sony Corp | Circuit board |
-
2006
- 2006-01-11 JP JP2006003127A patent/JP4672556B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128191A (en) * | 1985-11-28 | 1987-06-10 | 日本電気ホームエレクトロニクス株式会社 | Printed wiring board |
| JP2000315852A (en) * | 1999-04-28 | 2000-11-14 | Sony Corp | Circuit board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101554761B1 (en) | 2008-03-12 | 2015-09-21 | 인벤사스 코포레이션 | Support mounted electrically interconnected die assembly |
| JP2018020013A (en) * | 2016-08-05 | 2018-02-08 | 株式会社三洋物産 | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4672556B2 (en) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI379624B (en) | Printed circuit board and method of producing the same | |
| US6998861B2 (en) | Wiring board and soldering method therefor | |
| JP2007266070A (en) | Printed circuit board and its connection structure | |
| JP4672556B2 (en) | Printed wiring board | |
| JP2008177506A (en) | Electronic component packaging method and electronic component packaging apparatus using same | |
| US20070205251A1 (en) | Soldering structure of through hole | |
| KR100396869B1 (en) | Junction method for a flexible printed circuit board | |
| JP2007134411A (en) | Multi-piece substrate | |
| JP2009004689A (en) | Printed wiring board | |
| JP2007207826A (en) | Printed circuit board | |
| JP2006303252A (en) | Circuit board | |
| JP6881324B2 (en) | Printed circuit boards and semiconductor devices | |
| CN207782957U (en) | The component of camera module and pedestal and substrate | |
| JP4041991B2 (en) | Printed wiring board | |
| JP2007059498A (en) | Printed wiring board | |
| JP2010056368A (en) | Transfer device and transfer method | |
| JP2007141913A (en) | Printed wiring board | |
| JP2007251032A (en) | Connection structure of circuit board and frame body | |
| JP5885162B2 (en) | Printed wiring board | |
| JPH1168298A (en) | Printed wiring board | |
| JP2009004690A (en) | Printed wiring board | |
| JP2004247726A (en) | Array printed circuit board | |
| JP2006114658A (en) | Printed wiring board | |
| JPH0414859A (en) | Lead terminal structure for electronic component | |
| JP2004356497A (en) | Printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4672556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150128 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |