JP2007187573A - Ｐｌｌ回路のテスト装置およびそのテスト方法 - Google Patents

Abstract

【課題】ＰＬＬ回路の開ループテストおよびロックアップタイムを含めた閉ループテストを同一の検査工程で実施できるようにすること。
【解決手段】この発明は、位相比較器１、ループフィルタ２、ＶＣＯ３、およびプリスケーラ４を有するＰＬＬ回路のテスト装置であって、第１スイッチ１１と、第２スイッチ１２とを備えている。第１スイッチ１１は、ＶＣＯ３とプリスケーラ４との間に設け、ＶＣＯ３とプリスケーラ４との接続、またはプリスケーラ４と第２スイッチ１２との接続を、外部からの制御によって選択的に行うようになっている。第２スイッチ１２は、第１スイッチ１１とテスト時に使用される高周波信号発生装置２１との間に設け、高周波信号発生装置２１と第１スイッチ１１との接続、または高周波信号発生装置２１と開放端子との接続を、外部からの制御によって選択的に行うようになっている。
【選択図】 図１

Description

本発明は、ＰＬＬ回路を有する高周波システムおよび高周波集積回路の検査工程の効率化を図ることができる、ＰＬＬ回路のテスト装置およびそのテスト方法に関するものである。

ＰＬＬ回路を有する高周波システムおよび高周波集積回路のテストには、開ループテストと閉ループテストとがある。
開ループテストでは、ＰＬＬ回路内の分周器の動作限界を保証するカウンターテストを実施する。閉ループテストでは、ＰＬＬ回路のロックアップタイムや位相ノイズ、スプリアス、高調波のＡＣテストを実施する。故障検出率を考えると、閉ループテストおよび開ループテストの両方を実施する必要がある。

そこで、従来は、ＰＬＬ回路を有する高周波集積回路のテストは、開ループテストと閉ループテストを２つの別検査工程で実施されていた。
図２は、従来の開ループテストを行う場合のテスト方法を示す図である。
この場合には、ＰＬＬ回路の構成要素のうち位相比較器１とプリスケーラ（分周器）４がテストの対象となり、これらは高周波集積回路５で構成されている。

テスト時には、高周波信号発生装置２１を用いて、高周波信号入力端子６にプリスケーラ４の分周動作限界近傍の周波数および振幅を有する高周波信号を入力し、かつ、基準信号発生装置２２を用いて位相比較器１に基準信号を入力する。そして、分周信号測定装置２３を用いて、所望の分周された周波数がプリスケーラ４から出力されているか検査を実施する。

図３は、従来の閉ループテストを行う場合のテスト方法を示す図である。
この場合には、ＰＬＬ回路の構成要素のである位相比較器１、ループフィルタ２、電圧制御発振器（ＶＣＯ）３、およびプリスケーラ４は、図示のようにＰＬＬループを形成した状態にする。
テスト時には、基準信号発生装置２２を用いて位相比較器１に基準信号を入力する。そして、ＶＣＯ３から高周波信号入力端子６への経路の途中で高周波信号を取り出し、この取り出した高周波信号を用いて、ＰＬＬ回路のロックアップタイム、位相ノイズ、周波数およびレベルについて、レベル及び周波数測定装置２４を用いて検査を実施する。

このため、従来のテストでは最低２種類のテストボードが必要であり、１つのデバイスを最低２回の工程で検査する必要が発生し、換言すると、１つのデバイスを最低２回搬送して検査する必要が発生し、１つのデバイスに対する検査コストを削減することが難しかった。
このような不具合を解消するために、ＰＬＬを有する集積回路の検査において、ＰＬＬ閉ループでのロック検査と、ＰＬＬ開ループでの検査を、それぞれの検査に影響を及ぼすことなく同一の基板上で実現できる集積回路の検査回路が知られている（例えば特許文献１参照）。

この検査回路は、以下のような第１の回路と第２の回路とを備えている。
第１の回路は、ＰＬＬ回路ループ内に信号混合回路を構成するインピーダンス変換トランスを設け、ＰＬＬ回路ループ内の電圧制御発振器の出力をインピーダンス変換トランスの第１の入力端に入力し、その出力端から位相比較器に伝えるものである。
第２の回路は、インピーダンス変換トランスの第２の入力端に外部から信号を入力し、第１の入力端に入力する信号とは逆位相で結合させてインピーダンス変換トランスの出力端を共通にして、位相比較器に伝えるものである。
特開２００３−１８５７１４号公報

このように従来の検査回路では、インピーダンス変換トランスを使用するが、図４に示すように、一般的にトランスの１次側の端子３１と２次側の端子３２との間のアイソレーションは１０ｄＢ程度である。
このため、従来の検査回路では、閉ループテストでのＰＬＬ回路のロック状態、すなわち定常状態での波形及び周波数の測定が可能といった記述に止まり、ＰＬＬ回路がロックするまでの時間（ロックアップタイム）、すなわち過渡状態の周波数測定にまで至っていない。
本発明の目的は、上記の点に鑑み、ＰＬＬ回路の開ループテストおよびロックアップタイムを含めた閉ループテストを同一の検査工程で実施できる、ＰＬＬ回路のテスト装置、およびそのテスト方法を提供することにある。

上記の課題を解決し本発明の目的を達成するために、本発明は以下のような構成からなる。
すなわち、請求項１に係る発明は、位相比較器、ループフィルタ、電圧制御発振器、およびプリスケーラを有するＰＬＬ回路のテスト装置であって、前記ＰＬＬ回路のＰＬＬループ内の前記電圧制御発振器と前記プリスケーラとの間に設けた第１の選択手段と、前記第１の選択手段とテスト時に使用される高周波信号発生装置との間に設けた第２の選択手段と、を備え、前記第１の選択手段は、前記電圧制御発振器と前記プリスケーラとの接続、あるいは前記プリスケーラと前記第２の選択手段との接続を選択するようになっており、前記第２の選択手段は、前記高周波信号発生装置と前記第１の選択手段との接続、あるいは前記高周波信号発生装置と開放端子との接続を選択するようになっている。

請求項２に係る発明は、請求項１に記載のＰＬＬ回路のテスト装置において、前記ＰＬＬ回路の開ループテスト時は、前記第１の選択手段は前記プリスケーラと前記第２の選択手段とを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と前記第１の選択手段とを接続し、これにより前記高周波信号発生装置からの信号を前記プリスケーラに供給するようになっている。

請求項３に係る発明は、請求項１または請求項２に記載のＰＬＬ回路のテスト装置において、前記ＰＬＬ回路の閉ループテスト時は、前記第１の選択手段は前記電圧制御発振器と前記プリスケーラとを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と開放端子とを接続し、これによりＰＬＬ閉ループを形成するようになっている。
請求項４に係る発明は、請求項１乃至請求項３のうちの何れかに記載のＰＬＬ回路のテスト装置において、前記第１および第２の選択手段は、高周波リレーまたは高周波スイッチからなる。

請求項５に係る発明は、請求項１乃至請求項４のうちの何れかに記載のＰＬＬ回路のテスト装置において、前記位相比較器および前記プリスケーラは集積回路で構成するようにした。
請求項６に係る発明は、請求項１乃至請求項５のうちの何れかに記載のＰＬＬ回路のテスト装置において、前記第１および第２の選択手段は、同じテストボード上に搭載されるようにした。

請求項７に係る発明は、位相比較器、ループフィルタ、電圧制御発振器、およびプリスケーラを有するＰＬＬ回路のテスト方法であって、前記ＰＬＬ回路のＰＬＬループ内の前記電圧制御発振器と前記プリスケーラとの間に設けた第１の選択手段と、前記第１の選択手段とテスト時に使用される高周波信号発生装置との間に設けた第２の選択手段とを連係動作させてテストを行うようにし、前記ＰＬＬ回路の開ループテスト時には、前記第１の選択手段は前記プリスケーラと前記第２の選択手段とを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と前記第１の選択手段とを接続して、前記高周波信号発生装置からの信号を前記プリスケーラに供給し、これと同時に前記位相比較器に基準信号を供給し、この状態で前記プリスケーラから出力される分周信号について所定のテストを行い、前記ＰＬＬ回路の閉ループテスト時には、前記第１の選択手段は前記電圧制御発振器と前記プリスケーラとを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と開放端子とを接続して、ＰＬＬ閉ループを形成し、これと同時に前記位相比較器に基準信号を供給し、この状態で前記電圧制御発振器から出力される信号について所定のテストを行うようにした。
請求項８に係る発明は、請求項７に記載のＰＬＬ回路のテスト方法において、前記第１および第２の選択手段を同一のテストボードに搭載し、前記開ループテストおよび閉ループテストを前記同一のテストボードを用いて続けて実施するようにした。

本発明によれば、ＰＬＬ回路を有する高周波システムや高周波集積回路の検査工程において、開ループテストとロックアップタイムを含めた閉ループテストとを、同一のテスト装置で行うことが可能となり、同一の検査工程で実施できるので、ＰＬＬ回路を含む高周波システムや高周波集積回路の検査を今まで以上に効率的に行うことができる。

以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明のＰＬＬ回路のテスト装置、およびそのテスト方法の実施形態を説明する図である。
この実施形態に係るテスト装置は、図１に示すように、位相比較器１、ループフィルタ２、電圧制御発振器（ＶＣＯ）３、およびプリスケーラ（分周器）４からなるＰＬＬ回路のテストを行うものであり、ＧＨｚ帯の高周波システムに適用されるＰＬＬ回路のテスト装置の例である
ここで、このテストの対象であるＰＬＬ回路の構成要素のうち、位相比較器１とプリスケーラ４は、例えば高周波信号を取り扱う高周波集積回路５で構成される。また、高周波集積回路５は、高周波信号入力端子６、基準信号入力端子７、および分周信号出力端子８などを備えている。

この実施形態に係るテスト装置は、テスト（検査）を行うために、図１に示すように、第１の選択手段である第１スイッチ１１と、この第１スイッチ１１と連係動作する第２の選択手段である第２スイッチ１２とを備えている。
また、この実施形態に係るテスト装置では、第１スイッチ１１、第２スイッチ１２が図示しない同一のテストボード上に予め搭載または具備され、さらにループフィルタ２およびＶＣＯ３もそのテストボード上に予め搭載または具備されている。そして、テスト時に、そのテストボード上に検査対象である高周波集積回路５が搭載されるようになっている。

第１スイッチ１１は、ＰＬＬ回路のＰＬＬループ内のＶＣＯ３とプリスケーラ４との間に設け、ＶＣＯ３とプリスケーラ４との電気的な接続、あるいはプリスケーラ４と第２スイッチ１２との電気的な接続を、外部からの制御によって選択的に行うようになっている。
第２スイッチ１２は、第１スイッチ１１とテスト時に使用される高周波信号発生装置２１との間に設け、高周波信号発生装置２１と第１スイッチ１１との電気的な接続、あるいは高周波信号発生装置２１と開放端子との電気的な接続を、外部からの制御によって選択的に行うようになっている。

さらに具体的には、第１スイッチ１１は、図示のように、可動接点１１ａ、端子１１ｂ、および端子１１ｃを有している。可動接点１１ａは高周波信号入力端子６を介してプリスケーラ４の入力側に接続され、端子１１ｂは信号線１３を介してＶＣＯ３の出力端子と接続され、端子１１ｃは第２スイッチ１２の端子１２ｂと接続されている。
また、第２スイッチ１２は、図示のように、可動接点１２ａ、端子１２ｂ、および端子１２ｃを有している。可動接点１２ａは信号線１４を介して高周波信号発生装置２１の出力端子に接続され、端子１２ｂは第１スイッチ１１の端子１１ｃと接続され、端子１２ｃは開放端子として機能するようになっている。そして、信号線１４とアースとの間に、高周波信号発生装置２１の出力インピーダンスとの整合を行う終端抵抗１５が接続されている。

第１スイッチ１１および第２スイッチ１２は、上記のような機能を有する高周波リレーまたは高周波スイッチからなることが好ましい。これは、テストの際にアイソレーションをできるだけ大きくして、回路相互間などの干渉をできるだけ小さくするためである。すなわち、閉ループテスト時には信号線１４の負荷容量、開ループテスト時には信号線１３の負荷容量がそれぞれのテストに影響を及ぼすので、これらをできるだけ小さくするためである。

ここで、高周波リレーとは、高周波信号を扱うことができるリレーであり、外部からの制御によりその可動接点およびそれに相当するものを制御して上記の機能を実現できるものである。
また、高周波スイッチとは、高周波信号を扱うことができるアナログスイッチなどであり、外部からの制御によりＭＯＳトランジスタやバイポーラトランジスタをオンオフ制御して上記の機能を実現できるものである。
なお、スイッチ１１、１２として高周波リレーを使用した場合には、所望の周波数帯においてアイソレーションが６０ｄＢ以上となるテスト装置を構成可能である。

次に、この実施形態に係るテスト装置を使用して行うＰＬＬ回路のテスト方法の一例について、図１を参照して説明する。
この例では、図１に示すテスト装置のスイッチ１１、１２として高周波リレーを使用して、所望の周波数帯においてアイソレーションが６０ｄＢ以上となるテスト装置を構成し、これにより、信号線１４の負荷容量の影響を受けず、ＰＬＬ回路自体が有するロックアップタイムを測定する場合について説明する。

まず、ＰＬＬ回路の開ループテストを実施する場合について説明する。
この場合には、第１スイッチ１１の可動接点１１ａを図示のように接点１１ｃ側に接続された状態にし、これと同時に第２スイッチ１２の可動接点１２ａを図示の位置から接点１２ｂ側に切り換える。これにより、高周波信号発生装置２１からの高周波信号が第２スイッチ１２、第１スイッチ１１、および高周波信号入力端子６を経由してプリスケーラ４に供給可能となる。

そして、高周波信号発生装置２１には、プリスケーラ４の分周動作限界近傍の周波数および振幅を有する高周波信号を発生させるので、その高周波信号がプリスケーラ４に入力される。これと同時に、基準信号発生装置２２を動作させて基準信号を発生させ、その基準信号を位相比較器１に入力させる。
また、このときには、分周信号測定装置２３の測定プローブを分周信号出力端子８に接続させ、プリスケーラ４から出力される分周信号を分周信号測定装置２３で測定し、その分周信号が所望の分周された周波数であるか否かを検査する。

次に、ＰＬＬ回路の閉ループテストを実施する場合について説明する。
この場合には、第１スイッチ１１の可動接点１１ａを接点１１ｃ側から接点１１ｂ側に切り換え、これと同時に第２スイッチ１２の可動接点１２ａを接点１２ｂ側から接点１２ｃ側に切り換える。これにより、ＶＣＯ３とプリスケーラ４とが接続され、ＰＬＬ回路は閉ループを形成する。

そして、基準信号発生装置２２を動作させて基準信号を発生させ、その基準信号を位相比較器１に入力させる。また、このときには、レベル及び周波数測定装置２４の測定プローブを信号線１３に接続させる。
これにより、レベル及び周波数測定装置２４にはＶＣＯ３からの出力信号が入力されるので、その入力された信号を用いて、ＰＬＬ回路のロックアップタイム、位相ノイズ、周波数およびレベルについて、レベル及び周波数測定装置２４で検査する。

ところで、ＰＬＬ回路の閉ループテストは、以下の２つに分類できる。
第１は、ＰＬＬ回路のロック状態、すなわち定常状態での波形（位相ノイズ、周波数およびレベル）および周波数の測定である。
第２は、ＰＬＬ回路をＯＮしてから発振周波数が所望の周波数範囲以内に安定するまでの時間、または発振周波数を変化させた場合の所望の周波数範囲以内に安定するまでの時間（ロックアップタイム）、すなわち過渡状態の周波数測定である。

ここで、ロックアップタイムとは、ＰＬＬ回路をＯＮしてから発振周波数が所望の周波数範囲以内に安定するまでの時間、もしくは発振周波数を変化させた場合の所望の周波数範囲以内に安定するまでに要する時間である。
このため、ロックアップタイムは、モジュレーションドメインアナライザ等の時系列で少なくとも１０^-6秒間隔に周波数測定が可能な計測器を用いて、ＰＬＬ回路の発振周波数の周波数変化をモニタして測定する。また、ロックアップタイムは、測定経路に想定以上の負荷容量が存在すると、その測定結果はＰＬＬ回路自体が有する本来のロックアップタイムより非常に遅くなる。このため、測定経路である信号線１４に負荷容量が存在するとロックアップタイムの測定には致命的である。しかし、この実施形態では、スイッチ１１、１２として高周波リレーを使用することで、その負荷容量の影響を排除できるようにした。

以上のように、この実施形態では、高周波リレーなどからなる２つのスイッチ１１、１２を同一のテストボード上に設け、これらを連係動作させることにより、ＰＬＬ回路の開ループおよび閉ループを形成できるようにした。
このため、この実施形態によれば、ＰＬＬ回路を有する高周波集積回路の開ループテスト、および過渡特性であるロックアップタイム、ＰＬＬ回路のロック状態、すなわち定常状態での波形及び周波数の測定を含む閉ループテストを、同一の検査工程で実現することができる。

本発明の実施形態を説明する図である。 従来のＰＬＬ回路の開ループテストの方法を説明する図である。 従来のＰＬＬ回路の閉ループテストの方法を説明する図である。 一般的なトランスを説明する図である。

符号の説明

１ 位相比較器
２ ループフィルタ
３ 電圧制御発振器（ＶＣＯ）
４ プリスケーラ（分周器）
５ 高周波集積回路
６ 高周波信号入力端子
１１ 第１スイッチ
１２ 第２スイッチ
２１ 高周波信号発生装置
２２ 基準信号発生装置
２３ 分周信号測定装置
２４ レベル及び周波数測定装置

Claims (8)

1. 位相比較器、ループフィルタ、電圧制御発振器、およびプリスケーラを有するＰＬＬ回路のテスト装置であって、
   前記ＰＬＬ回路のＰＬＬループ内の前記電圧制御発振器と前記プリスケーラとの間に設けた第１の選択手段と、
   前記第１の選択手段とテスト時に使用される高周波信号発生装置との間に設けた第２の選択手段と、を備え、
   前記第１の選択手段は、前記電圧制御発振器と前記プリスケーラとの接続、あるいは前記プリスケーラと前記第２の選択手段との接続を選択するようになっており、
   前記第２の選択手段は、前記高周波信号発生装置と前記第１の選択手段との接続、あるいは前記高周波信号発生装置と開放端子との接続を選択するようになっていることを特徴とするＰＬＬ回路のテスト装置。
2. 前記ＰＬＬ回路の開ループテスト時は、
   前記第１の選択手段は前記プリスケーラと前記第２の選択手段とを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と前記第１の選択手段とを接続し、これにより前記高周波信号発生装置からの信号を前記プリスケーラに供給するようになっていることを特徴とする請求項１に記載のＰＬＬ回路のテスト装置。
3. 前記ＰＬＬ回路の閉ループテスト時は、
   前記第１の選択手段は前記電圧制御発振器と前記プリスケーラとを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と開放端子とを接続し、これによりＰＬＬ閉ループを形成するようになっていることを特徴とする請求項１または請求項２に記載のＰＬＬ回路のテスト装置。
4. 前記第１および第２の選択手段は、高周波リレーまたは高周波スイッチからなることを特徴とする請求項１乃至請求項３のうちの何れかに記載のＰＬＬ回路のテスト装置。
5. 前記位相比較器および前記プリスケーラは集積回路で構成することを特徴とする請求項１乃至請求項４のうちの何れかに記載のＰＬＬ回路のテスト装置。
6. 前記第１および第２の選択手段は、同じテストボード上に搭載されることを特徴とする請求項１乃至請求項５のうちの何れかに記載のＰＬＬ回路のテスト装置。
7. 位相比較器、ループフィルタ、電圧制御発振器、およびプリスケーラを有するＰＬＬ回路のテスト方法であって、
   前記ＰＬＬ回路のＰＬＬループ内の前記電圧制御発振器と前記プリスケーラとの間に設けた第１の選択手段と、前記第１の選択手段とテスト時に使用される高周波信号発生装置との間に設けた第２の選択手段とを連係動作させてテストを行うようにし、
   前記ＰＬＬ回路の開ループテスト時には、前記第１の選択手段は前記プリスケーラと前記第２の選択手段とを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と前記第１の選択手段とを接続して、前記高周波信号発生装置からの信号を前記プリスケーラに供給し、これと同時に前記位相比較器に基準信号を供給し、この状態で前記プリスケーラから出力される分周信号について所定のテストを行い、
   前記ＰＬＬ回路の閉ループテスト時には、前記第１の選択手段は前記電圧制御発振器と前記プリスケーラとを接続し、かつ前記第２の選択手段は前記高周波信号発生装置と開放端子とを接続して、ＰＬＬ閉ループを形成し、これと同時に前記位相比較器に基準信号を供給し、この状態で前記電圧制御発振器から出力される信号について所定のテストを行うことを特徴とするＰＬＬ回路のテスト方法。
8. 前記第１および第２の選択手段を同一のテストボードに搭載し、前記開ループテストおよび閉ループテストを前記同一のテストボードを用いて続けて実施することを特徴とする請求項７に記載のＰＬＬ回路のテスト方法。

Images