JP2007184811A - Oscillator - Google Patents

Oscillator Download PDF

Info

Publication number
JP2007184811A
JP2007184811A JP2006002117A JP2006002117A JP2007184811A JP 2007184811 A JP2007184811 A JP 2007184811A JP 2006002117 A JP2006002117 A JP 2006002117A JP 2006002117 A JP2006002117 A JP 2006002117A JP 2007184811 A JP2007184811 A JP 2007184811A
Authority
JP
Japan
Prior art keywords
oscillation
circuit
coil
multiplication
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006002117A
Other languages
Japanese (ja)
Other versions
JP2007184811A5 (en
Inventor
Norio Nomura
記央 野村
Satoru Yoshikawa
了 由川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2006002117A priority Critical patent/JP2007184811A/en
Publication of JP2007184811A publication Critical patent/JP2007184811A/en
Publication of JP2007184811A5 publication Critical patent/JP2007184811A5/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem of a conventional oscillator wherein an oscillated frequency of a generated oscillation signal is fluctuated because a combined capacitance associated with a transistor in an oscillation circuit is fluctuated. <P>SOLUTION: The oscillator includes: a Colpitts oscillation circuit including a bipolar transistor and a crystal resonator and an oscillation capacitor connected in parallel with each other between the base of the bipolar transistor and a ground level and for generating an oscillation signal with an oscillation frequency specified by crystal resonator; and a multiple circuit including a coil and a capacitor connected in parallel with each other between the collector of the bipolar transistor and a power supply level, filtering a multiple signal with a multiple frequency being a multiple of the oscillation frequency, attached to the oscillation signal, and including a resistor connected in parallel or series with the coil. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、光通信システムや無線通信システム等に用いられる発振装置に関し、特に
、発振信号の発振周波数の逓倍である逓倍周波数を有する逓倍信号を生成する発振装置に
関する。
The present invention relates to an oscillating device used in an optical communication system, a wireless communication system, and the like, and more particularly to an oscillating device that generates a multiplied signal having a multiplied frequency that is a multiplied frequency of an oscillated signal.

図5に示されるように、従来の発振装置OSC100では、バイポーラトランジスタQ
110を有する発振回路(コルピッツ型発振回路)110が生成する発振周波数f(例え
ば、数百MHz)の発振信号S100が、バイポーラトランジスタQ120を有する増幅
回路(ベース接地型増幅回路)120により増幅され、当該発振信号S100に付随する
、例えば、前記発振周波数fの2逓倍である逓倍周波数2fの逓倍信号S200が、コイ
ルL110及びコンデンサC140からなる逓倍回路(LCフィルタ)130により濾波
され、更に、波形整形のために、第1の同調回路(LCフィルタ)140及び第2の同調
回路(LCフィルタ)150により再度、濾波される。
As shown in FIG. 5, in the conventional oscillation device OSC100, the bipolar transistor Q
An oscillation signal S100 having an oscillation frequency f (for example, several hundred MHz) generated by an oscillation circuit (Colpitts oscillation circuit) 110 having 110 is amplified by an amplification circuit (base-ground amplification circuit) 120 having a bipolar transistor Q120, A multiplication signal S200 having a multiplication frequency 2f, for example, a double of the oscillation frequency f, which is associated with the oscillation signal S100, is filtered by a multiplication circuit (LC filter) 130 including a coil L110 and a capacitor C140. For this reason, it is filtered again by the first tuning circuit (LC filter) 140 and the second tuning circuit (LC filter) 150.

しかしながら、前記逓倍回路130を構成する前記コイルL110は、本来的には内部
抵抗を有すべきでないにも拘わらず、実際には図5に示されるような内部抵抗rを有し、
当該内部抵抗rの存在に起因して、前記増幅回路120を構成するバイポーラトランジス
タQ120のコレクタ電圧が変動する。これにより、当該バイポーラトランジスタQ12
0のベース・コレクタ間の寄生容量C120bc、ベース・エミッタ間の寄生容量C12
0be、前記発振回路110を構成するバイポーラトランジスタQ110のベース・コレ
クタ間の寄生容量C110bc、及び、前記発振回路110を構成するコンデンサC11
0の容量という、4つの容量の合成容量が変動し、この結果、当該発振回路110により
生成される前記発振信号S100の発振周波数fが変動してしまうという問題があった。
However, although the coil L110 constituting the multiplier circuit 130 should not have an internal resistance in nature, it actually has an internal resistance r as shown in FIG.
Due to the presence of the internal resistance r, the collector voltage of the bipolar transistor Q120 constituting the amplifier circuit 120 varies. Thus, the bipolar transistor Q12
0 base-collector parasitic capacitance C120bc, base-emitter parasitic capacitance C12
0be, parasitic capacitance C110bc between the base and collector of the bipolar transistor Q110 constituting the oscillation circuit 110, and a capacitor C11 constituting the oscillation circuit 110
There is a problem that the combined capacitance of the four capacitors, that is, the capacitance of 0, varies, and as a result, the oscillation frequency f of the oscillation signal S100 generated by the oscillation circuit 110 varies.

上記した課題を解決すべく、本発明に係る第1の発振装置は、(1)バイポーラトラン
ジスタと、当該バイポーラトランジスタのベース及び接地電位間に、相互に並列接続され
て設けられた水晶振動子及び発振用コンデンサとを有するコルピッツ型発振回路であって
、前記水晶振動子により規定される発振周波数を有する発振信号を生成する前記コルピッ
ツ型発振回路と、(2)前記バイポーラトランジスタのコレクタ及び電源電位間に、相互
に並列接続されて設けられたコイル及びコンデンサを有する逓倍回路であって、前記発振
信号に付随する、前記発振周波数の逓倍である逓倍周波数を有する逓倍信号を濾波するた
めの前記逓倍回路と、(3)前記コイルに並列接続され、又は、直列接続された抵抗器と
を含む。
In order to solve the above-described problems, a first oscillation device according to the present invention includes: (1) a bipolar transistor, a crystal resonator provided in parallel with each other between a base and a ground potential of the bipolar transistor; A Colpitts oscillation circuit having an oscillation capacitor, the Colpitts oscillation circuit generating an oscillation signal having an oscillation frequency defined by the crystal resonator, and (2) between a collector of the bipolar transistor and a power supply potential A multiplication circuit having a coil and a capacitor connected in parallel to each other, the multiplication circuit for filtering a multiplication signal accompanying the oscillation signal and having a multiplication frequency that is a multiplication of the oscillation frequency And (3) a resistor connected in parallel to the coil or connected in series.

また、本発明に係る第2の発振装置は、(1)バイポーラトランジスタと、当該バイポ
ーラトランジスタのベース及び接地電位間に、相互に並列接続されて設けられた水晶振動
子及び発振用コンデンサとを有するコルピッツ型発振回路であって、前記水晶振動子によ
り規定される発振周波数を有する発振信号を生成する前記コルピッツ型発振回路と、(2
)前記バイポーラトランジスタのコレクタ及び電源電位間に相互に直列接続されて設けら
れた逓倍回路、及び、抵抗器であって、相互に並列接続されて設けられたコイル及びコン
デンサを有し、前記発振信号に付随する、前記発振周波数の逓倍である逓倍周波数を有す
る逓倍信号を濾波するための前記逓倍回路、及び、前記抵抗器とを含む。
The second oscillation device according to the present invention includes (1) a bipolar transistor, and a crystal resonator and an oscillation capacitor provided in parallel with each other between the base of the bipolar transistor and the ground potential. A Colpitts-type oscillation circuit that generates an oscillation signal having an oscillation frequency defined by the crystal resonator;
) A multiplier circuit provided in series with each other between the collector of the bipolar transistor and the power supply potential, and a resistor having a coil and a capacitor provided in parallel with each other, and the oscillation signal The multiplication circuit for filtering a multiplication signal having a multiplication frequency which is a multiplication of the oscillation frequency, and the resistor.

前記本発明に係る第1、第2の発振装置によれば、前記抵抗器が、前記逓倍回路の前記
コイルに並列接続され若しくは直列接続されており、又は、前記バイポーラトランジスタ
のコレクタ及び前記電源電位間で前記逓倍回路と直列接続されており、これにより、前記
コイルが有する内部抵抗の存在にも拘わらず、当該抵抗器により前記バイポーラトランジ
スタのコレクタ電圧を規定する。この結果、前記バイポーラトランジスタのベース・コレ
クタ間の寄生容量、及び、発振用コンデンサの容量という2つの容量についての合成容量
を固定することから、従来のような、当該合成容量の変動に起因して前記発振振動子によ
り規定される前記発振周波数が変動することを回避することが可能となる。
According to the first and second oscillation devices according to the present invention, the resistor is connected in parallel or in series to the coil of the multiplier circuit, or the collector of the bipolar transistor and the power supply potential Are connected in series with the multiplier circuit, and thereby the collector voltage of the bipolar transistor is defined by the resistor regardless of the presence of the internal resistance of the coil. As a result, the combined capacitance of the two capacitances, the parasitic capacitance between the base and the collector of the bipolar transistor and the capacitance of the oscillation capacitor, is fixed. It is possible to avoid fluctuations in the oscillation frequency defined by the oscillation vibrator.

本発明に係る発振装置の実施例について図面を参照して説明する。   Embodiments of an oscillation device according to the present invention will be described with reference to the drawings.

《実施例1》
図1は、実施例1の発振装置の回路図である。実施例1の発振装置OSC1は、図1に
示されるように、発振回路1と、増幅回路2と、逓倍回路3と、第1の同調回路4と、第
2の同調回路5とを含む。発振装置OSC1は、ノイズを除去するためのコンデンサC1
0(バイパスコンデンサ)を介して電源電位Vccの印加を受ける共に、例えば、その筐
体(図示せず)を経て接地電位GNDに接続されている。
Example 1
FIG. 1 is a circuit diagram of the oscillation device according to the first embodiment. As shown in FIG. 1, the oscillation device OSC1 according to the first embodiment includes an oscillation circuit 1, an amplification circuit 2, a multiplication circuit 3, a first tuning circuit 4, and a second tuning circuit 5. The oscillation device OSC1 includes a capacitor C1 for removing noise.
The power supply potential Vcc is applied through 0 (bypass capacitor), and is connected to the ground potential GND through a casing (not shown), for example.

発振回路1は、コルピッツ型発振回路であり、NPN型トランジスタQ1と、トランジ
スタQ1のベース及び接地電位GND間に設けられた水晶振動子Y1と、前記水晶振動子
Y1に並列接続され、相互に直列接続され、かつ、相互の接続点がトランジスタQ1のエ
ミッタに接続されたコンデンサC1(発振用コンデンサ)、C2と、トランジスタQ1の
エミッタ及び接地電位GND間に設けられた抵抗器R4とを有する。抵抗器R4は、発振
回路1の動作特性(負性抵抗)に加えて、増幅回路2の動作特性(増幅率)をも規定する
電流I1を定める。発振回路1は、水晶振動子Y1に固有な発振周波数fを有する発振信
号S1を生成し、当該発振信号S1をトランジスタQ1のコレクタから、後段の増幅回路
2に出力する。生成された発振信号S1は、発振周波数fの逓倍、例えば、2逓倍である
逓倍周波数2fを有する逓倍信号S2を伴っている。
The oscillation circuit 1 is a Colpitts type oscillation circuit, and is connected in parallel to an NPN transistor Q1, a crystal resonator Y1 provided between the base of the transistor Q1 and the ground potential GND, and the crystal resonator Y1 in series. Capacitors C1 (oscillation capacitors) and C2 connected to each other and connected to the emitter of the transistor Q1, and a resistor R4 provided between the emitter of the transistor Q1 and the ground potential GND. The resistor R4 determines a current I1 that also defines the operating characteristic (amplification factor) of the amplifier circuit 2 in addition to the operating characteristic (negative resistance) of the oscillation circuit 1. The oscillation circuit 1 generates an oscillation signal S1 having an oscillation frequency f unique to the crystal resonator Y1, and outputs the oscillation signal S1 from the collector of the transistor Q1 to the subsequent amplification circuit 2. The generated oscillation signal S1 is accompanied by a multiplication signal S2 having a multiplication frequency 2f that is a multiplication of the oscillation frequency f, for example, a multiplication by two.

増幅回路2は、エミッタ接地型増幅回路であり、NPN型トランジスタQ2と、トラン
ジスタQ2のベース及び接地電位GND間に設けられたコンデンサC3とを有する。トラ
ンジスタQ2のコレクタは、そのコレクタ電圧が、電源電位Vcc及びトランジスタQ2
のコレクタ間に設けられたコレクタ電圧用抵抗器RC1により支配的に規定されている。
増幅回路2のトランジスタQ2のエミッタと発振回路1のトランジスタQ1のコレクタと
は、接続されており、即ち、トランジスタQ2及びトランジスタQ1は、カスコード接続
されており、換言すれば、増幅回路2及び発振回路1は、電源電位Vcc及び接地電位G
ND間に縦続接続(直列接続)されている。電源電位Vcc及びトランジスタQ2のベー
ス間に設けられた抵抗器R1、トランジスタQ2のベース及びトランジスタQ1のベース
間に設けれらた抵抗器R2、及び、トランジスタQ1のベース及び接地電位GND間に設
けられた抵抗器R3は、トランジスタQ2のベース電圧及びトランジスタQ1のベース電
圧を規定する。このように構成される増幅回路2は、発振回路1により生成された発振信
号S1を増幅し、トランジスタQ2のコレクタから、後段の逓倍回路3に出力する。
The amplifier circuit 2 is a grounded emitter amplifier circuit, and includes an NPN transistor Q2 and a capacitor C3 provided between the base of the transistor Q2 and the ground potential GND. The collector of the transistor Q2 has a collector voltage of the power supply potential Vcc and the transistor Q2.
Is preferentially defined by a collector voltage resistor RC1 provided between the collectors of the two.
The emitter of the transistor Q2 of the amplification circuit 2 and the collector of the transistor Q1 of the oscillation circuit 1 are connected, that is, the transistor Q2 and the transistor Q1 are cascode-connected, in other words, the amplification circuit 2 and the oscillation circuit. 1 is a power supply potential Vcc and a ground potential G
Cascade connection (series connection) between NDs. A resistor R1 provided between the power supply potential Vcc and the base of the transistor Q2, a resistor R2 provided between the base of the transistor Q2 and the base of the transistor Q1, and a base between the base of the transistor Q1 and the ground potential GND. Resistor R3 defines the base voltage of transistor Q2 and the base voltage of transistor Q1. The amplifier circuit 2 configured as described above amplifies the oscillation signal S1 generated by the oscillation circuit 1 and outputs the amplified signal S1 from the collector of the transistor Q2 to the subsequent multiplication circuit 3.

逓倍回路3は、LCフィルタであり、相互に並列接続されたコイルL1及びコンデンサ
C4を備える。コイルL1が電源電位Vcc及びトランジスタQ2のコレクタ間に設けら
れており、しかも、コイルL1が、本来的には有すべきでない内部抵抗r(図5に図示)
を有していることから、トランジスタQ2のコレクタ電圧は、コイルL1の内部抵抗rの
大きさ如何により変動するおそれがある。しかしながら、当該コイルL1に上記したコレ
クタ電圧用抵抗器RC1(コレクタ電圧用抵抗器RC1の抵抗値は、内部抵抗rの抵抗値
よりも1桁以上大きい。)が並列接続されていることから、トランジスタQ2のコレクタ
電圧は、コイルL1の内部抵抗rの存在にも拘わらず、当該内部抵抗rの影響を回避しつ
つ、実質的にコレクタ電圧用抵抗器RC1のみによって確定される。このような構成を有
する逓倍回路3は、増幅回路2により増幅された、前記逓倍信号S2が付随する発振信号
S1のうち、コイルL1及びコンデンサC4により規定される上記逓倍周波数2fを有す
る逓倍信号S2を濾波し、即ち通過させ、他方で、発振信号S1を遮断し、結果的に、逓
倍信号S2を後段の第1の同調回路4に出力する。
The multiplier circuit 3 is an LC filter and includes a coil L1 and a capacitor C4 connected in parallel to each other. The coil L1 is provided between the power supply potential Vcc and the collector of the transistor Q2, and the coil L1 does not inherently have an internal resistance r (shown in FIG. 5).
Therefore, the collector voltage of the transistor Q2 may vary depending on the magnitude of the internal resistance r of the coil L1. However, since the collector voltage resistor RC1 (the resistance value of the collector voltage resistor RC1 is one digit or more larger than the resistance value of the internal resistor r) is connected in parallel to the coil L1, the transistor The collector voltage of Q2 is substantially determined only by the collector voltage resistor RC1 while avoiding the influence of the internal resistance r, despite the presence of the internal resistance r of the coil L1. The multiplication circuit 3 having such a configuration includes a multiplication signal S2 having the multiplication frequency 2f defined by the coil L1 and the capacitor C4 among the oscillation signals S1 accompanied by the multiplication signal S2 amplified by the amplification circuit 2. Is filtered, that is, passed, while the oscillation signal S1 is cut off. As a result, the multiplied signal S2 is output to the first tuning circuit 4 in the subsequent stage.

第1の同調回路4は、逓倍回路3と同様にLCフィルタであり、相互に並列接続された
コイルL2及びコンデンサC6を有する。第1の同調回路4及び逓倍回路3間には、逓倍
信号S2に含まれる直流成分を遮断すべく、カップリングコンデンサC5が設けられてい
る。第1の同調回路4は、逓倍回路3により濾波された逓倍信号S2を、コイルL2及び
コンデンサC6により規定される逓倍周波数2fで濾波することにより、逓倍信号S2に
波形整形を施す。
The first tuning circuit 4 is an LC filter similarly to the multiplication circuit 3, and includes a coil L2 and a capacitor C6 connected in parallel to each other. A coupling capacitor C5 is provided between the first tuning circuit 4 and the multiplication circuit 3 so as to cut off the direct current component included in the multiplication signal S2. The first tuning circuit 4 performs waveform shaping on the multiplied signal S2 by filtering the multiplied signal S2 filtered by the multiplier circuit 3 at a multiplied frequency 2f defined by the coil L2 and the capacitor C6.

第2の同調回路5は、基本的には、逓倍回路3及び第1の同調回路4と同様にLCフィ
ルタであり、コイルL3、コンデンサC8、C9を有する。コイルL3は、コンデンサC
8、C9に並列接続されており、かつ、コンデンサC8、C9は、相互に直列接続されて
いる。第1の同調回路4及び第2の同調回路5の間には、コンデンサC5と同様な機能を
有するカップリングコンデンサC7が設けられている。第2の同調回路5は、第1の同調
回路4により濾波された逓倍信号S2を、コイルL3、コンデンサC8、C9により規定
される逓倍周波数2fで濾波することにより、逓倍信号S2を波形整形し、当該逓倍信号
S2をコンデンサC8、C9の接続点に繋がる端子OUTから出力する。
The second tuning circuit 5 is basically an LC filter similarly to the multiplier circuit 3 and the first tuning circuit 4, and includes a coil L3 and capacitors C8 and C9. The coil L3 is a capacitor C
8 and C9, and capacitors C8 and C9 are connected in series with each other. Between the first tuning circuit 4 and the second tuning circuit 5, a coupling capacitor C7 having a function similar to that of the capacitor C5 is provided. The second tuning circuit 5 shapes the waveform of the multiplied signal S2 by filtering the multiplied signal S2 filtered by the first tuned circuit 4 with a multiplied frequency 2f defined by the coil L3 and the capacitors C8 and C9. The multiplied signal S2 is output from the terminal OUT connected to the connection point of the capacitors C8 and C9.

上述したように、実施例1の発振装置OSC1では、コレクタ電圧用抵抗器RC1が、
増幅回路2のトランジスタQ2のコレクタに接続された、逓倍回路3のコイルL1に並列
接続されていることから、トランジスタQ2のコレクタ電圧は、コイルL1の内部抵抗r
の影響を受けることを低減しつつ、実質的に、コレクタ電圧用抵抗器RC1のみにより確
定される。これにより、トランジスタQ2のコレクタ・ベース間の寄生容量、トランジス
タQ2のベース・エミッタ間の寄生容量、トランジスタQ1のコレクタ・ベース間の寄生
容量、及び、コンデンサC1の容量という4つの合成容量が固定的に定まることから、従
来の発振装置OSC100(図5に図示)のような、発振回路1により生成される発振信
号S1の発振周波数fが変動する事態を回避することが可能となる。
As described above, in the oscillation device OSC1 of the first embodiment, the collector voltage resistor RC1 is
Since it is connected in parallel to the coil L1 of the multiplier circuit 3 connected to the collector of the transistor Q2 of the amplifier circuit 2, the collector voltage of the transistor Q2 is the internal resistance r of the coil L1.
And is substantially determined only by the collector voltage resistor RC1. As a result, the four combined capacitances of the parasitic capacitance between the collector and base of the transistor Q2, the parasitic capacitance between the base and emitter of the transistor Q2, the parasitic capacitance between the collector and base of the transistor Q1, and the capacitance of the capacitor C1 are fixed. Therefore, it is possible to avoid a situation in which the oscillation frequency f of the oscillation signal S1 generated by the oscillation circuit 1 varies, such as the conventional oscillation device OSC100 (shown in FIG. 5).

《実施例2》
図2は、実施例2の発振装置の回路図である。実施例2の発振装置OSC2は、図1に
図示の実施例1の発振装置OSC1と同様に、発振回路1と、増幅回路2と、逓倍回路3
と、第1の同調回路4と、第2の同調回路5と、抵抗器R1、R2、R3、コンデンサC
5、C7、C10を含み、他方で、実施例1の発振装置OSC1と異なり、コイルL1に
並列接続されたコレクタ電圧用抵抗器RC1に代えて、コイルL1に直列接続された、よ
り正確には、電源電位Vcc及びトランジスタQ2のコレクタ間でコイルL1に直列接続
されたコレクタ電圧用抵抗器RC2(抵抗値は、コイルL1の内部抵抗rの抵抗値より1
桁以上大きい。)を有する。
Example 2
FIG. 2 is a circuit diagram of the oscillation device according to the second embodiment. The oscillation device OSC2 of the second embodiment is similar to the oscillation device OSC1 of the first embodiment illustrated in FIG.
A first tuning circuit 4, a second tuning circuit 5, resistors R1, R2, R3, a capacitor C
5, on the other hand, unlike the oscillation device OSC1 of the first embodiment, instead of the collector voltage resistor RC1 connected in parallel to the coil L1, it is more precisely connected in series to the coil L1. , A collector voltage resistor RC2 connected in series with the coil L1 between the power supply potential Vcc and the collector of the transistor Q2 (the resistance value is 1 from the resistance value of the internal resistance r of the coil L1).
More than an order of magnitude larger. ).

増幅回路2のトランジスタQ2のコレクタ電圧は、実施例1でのトランジスタQ2のコ
レクタ電圧と同様に、コイルL1の内部抵抗rによる影響を回避しつつ、コレクタ電圧用
抵抗器RC2により確定される。この結果、実施例2の発振装置OSC2では、実施例1
の発振装置OSC1と同様に、発振信号S1の発振周波数fが変動する事態を回避するこ
とができる。
Similarly to the collector voltage of the transistor Q2 in the first embodiment, the collector voltage of the transistor Q2 in the amplifier circuit 2 is determined by the collector voltage resistor RC2 while avoiding the influence of the internal resistance r of the coil L1. As a result, in the oscillation device OSC2 of the second embodiment, the first embodiment
As in the case of the oscillation device OSC1, the situation in which the oscillation frequency f of the oscillation signal S1 fluctuates can be avoided.

《実施例3》
図3は、実施例3の発振装置の回路図である。実施例3の発振装置OSC3は、図3に
示されるように、実施例1の発振装置OSC1及び実施例2の発振装置OSC2と同様に
、発振回路1と、増幅回路2と、逓倍回路3と、第1の同調回路4と、第2の同調回路5
とを含み、他方で、前記両発振装置OSC1、OSC2と異なり、逓倍回路3のコイルL
1に並列接続されたコレクタ電圧用抵抗器RC1及び当該コイルL1に直列接続されたコ
レクタ電圧用抵抗器RC2に代えて、増幅回路2及び逓倍回路3間に設けられたコレクタ
電圧用抵抗器RC3(抵抗値は、コイルL1の内部抵抗rの抵抗値より1桁以上大きい。
)を有する。
Example 3
FIG. 3 is a circuit diagram of the oscillation device according to the third embodiment. As shown in FIG. 3, the oscillation device OSC3 according to the third embodiment is similar to the oscillation device OSC1 according to the first embodiment and the oscillation device OSC2 according to the second embodiment, and includes the oscillation circuit 1, the amplification circuit 2, and the multiplication circuit 3. , First tuning circuit 4 and second tuning circuit 5
On the other hand, unlike both the oscillators OSC1 and OSC2, the coil L of the multiplier circuit 3
1 instead of the collector voltage resistor RC1 connected in parallel to the coil 1 and the collector voltage resistor RC2 connected in series to the coil L1, the collector voltage resistor RC3 (between the amplifier circuit 2 and the multiplier circuit 3) The resistance value is one digit or more larger than the resistance value of the internal resistance r of the coil L1.
).

増幅回路2のトランジスタQ2のコレクタ電圧は、実施例1、実施例2でのトランジス
タQ2のコレクタ電圧と同様に、コイルL1の内部抵抗rによる影響を避けつつ、コレク
タ電圧用抵抗器RC3により支配的に決定される。これにより、実施例3の発振装置OS
C3では、実施例1の発振装置OSC1及び実施例2の発振装置OSC2と同様に、発振
信号S1の発振周波数fが変動する事態を回避することが可能となる。
The collector voltage of the transistor Q2 of the amplifier circuit 2 is dominant by the collector voltage resistor RC3 while avoiding the influence of the internal resistance r of the coil L1, similarly to the collector voltage of the transistor Q2 in the first and second embodiments. To be determined. As a result, the oscillation device OS of the third embodiment
In C3, similarly to the oscillation device OSC1 of the first embodiment and the oscillation device OSC2 of the second embodiment, a situation in which the oscillation frequency f of the oscillation signal S1 fluctuates can be avoided.

《実施例4》
図4は、実施例4の発振装置の回路図である。実施例4の発振装置OSC4は、図4に
示されるように、実施例1〜3の発振回路1に相当する発振回路10と、実施例1〜3の
増幅回路2に相当する増幅回路20と、実施例1〜3の逓倍回路3に相当する逓倍回路3
0と、実施例1〜3の第1の同調回路4、第2の同調回路5に相当する第1の同調回路4
0、第2の同調回路50と、実施例1〜3の抵抗器R1、R2、R3、コンデンサC5、
C7、C10に相当する抵抗器R11、R12、コンデンサC14、C17、C20を含
む。さらに、発振回路10及び逓倍回路30の間に、より、正確には、発振回路10のト
ランジスタQ11のコレクタ及び逓倍回路30のコイルL11の一端(電源電位Vccに
接続されていない側の端)の間に、コレクタ電圧用抵抗器RC4(抵抗値は、コイルL1
の内部抵抗rの抵抗値より1桁以上大きい。)を有する。
Example 4
FIG. 4 is a circuit diagram of the oscillation device according to the fourth embodiment. As shown in FIG. 4, the oscillation device OSC4 according to the fourth embodiment includes an oscillation circuit 10 corresponding to the oscillation circuit 1 according to the first to third embodiments, and an amplification circuit 20 corresponding to the amplification circuit 2 according to the first to third embodiments. The multiplier circuit 3 corresponding to the multiplier circuit 3 of the first to third embodiments.
0 and the first tuning circuit 4 corresponding to the first tuning circuit 4 and the second tuning circuit 5 of the first to third embodiments.
0, the second tuning circuit 50, the resistors R1, R2, R3 of the first to third embodiments, the capacitor C5,
Resistors R11 and R12 corresponding to C7 and C10, and capacitors C14, C17, and C20 are included. Further, more precisely, between the oscillation circuit 10 and the multiplication circuit 30, the collector of the transistor Q11 of the oscillation circuit 10 and one end of the coil L11 of the multiplication circuit 30 (the end on the side not connected to the power supply potential Vcc). In the meantime, the collector voltage resistor RC4 (resistance value is coil L1
More than one digit larger than the resistance value of the internal resistance r. ).

発振回路10のトランジスタQ11のコレクタ電圧は、実施例1〜3の増幅回路2のト
ランジスタQ2のコレクタ電圧と同様に、コイルL11の内部抵抗rからの影響を回避し
つつ、コレクタ電圧用抵抗器RC4により確定される。これにより、トランジスタQ11
のコレクタ・べ−ス間容量及びコンデンサC11の合成容量が固定的に定めることから、
実施例1〜3の発振装置OSC1〜3と同様に、発振信号S10の発振周波数fが変動す
る事態を回避することが可能となる。
The collector voltage of the transistor Q11 of the oscillation circuit 10 is similar to the collector voltage of the transistor Q2 of the amplifier circuit 2 of the first to third embodiments, while avoiding the influence from the internal resistance r of the coil L11, and the collector voltage resistor RC4. Determined. Thus, transistor Q11
Because the collector-base capacitance and the combined capacitance of the capacitor C11 are fixedly determined,
Similar to the oscillators OSC1 to OSC3 of the first to third embodiments, it is possible to avoid a situation in which the oscillation frequency f of the oscillation signal S10 varies.

実施例1の発振装置の回路図。1 is a circuit diagram of an oscillation device according to Embodiment 1. FIG. 実施例2の発振装置の回路図。FIG. 6 is a circuit diagram of the oscillation device according to the second embodiment. 実施例3の発振装置の回路図。FIG. 6 is a circuit diagram of an oscillation device according to a third embodiment. 実施例4の発振装置の回路図。6 is a circuit diagram of an oscillation device according to Embodiment 4. FIG. 従来の発振装置の回路図。The circuit diagram of the conventional oscillation apparatus.

符号の説明Explanation of symbols

OSC1…発振装置、1…発振回路、2…増幅回路、3…逓倍回路、4…第1の同調回
路、第2の同調回路…、RC1…コレクタ電圧用抵抗器RC1。
OSC1 ... oscillator, 1 ... oscillator circuit, 2 ... amplifier circuit, 3 ... multiplier circuit, 4 ... first tuning circuit, second tuning circuit ..., RC1 ... collector voltage resistor RC1.

Claims (2)

バイポーラトランジスタと、当該バイポーラトランジスタのベース及び接地電位間に、
相互に並列接続されて設けられた水晶振動子及び発振用コンデンサとを有するコルピッツ
型発振回路であって、前記水晶振動子により規定される発振周波数を有する発振信号を生
成する前記コルピッツ型発振回路と、
前記バイポーラトランジスタのコレクタ及び電源電位間に、相互に並列接続されて設け
られたコイル及びコンデンサを有する逓倍回路であって、前記発振信号に付随する、前記
発振周波数の逓倍である逓倍周波数を有する逓倍信号を濾波するための前記逓倍回路と、
前記コイルに並列接続され、又は、直列接続された抵抗器とを含むことを特徴とする発
振装置。
Between the bipolar transistor and the base and ground potential of the bipolar transistor,
A Colpitts oscillation circuit having a crystal resonator and an oscillation capacitor provided in parallel with each other, the Colpitts oscillation circuit generating an oscillation signal having an oscillation frequency defined by the crystal resonator; ,
A multiplication circuit having a coil and a capacitor provided in parallel with each other between a collector and a power supply potential of the bipolar transistor, the multiplication circuit having a multiplication frequency which is a multiplication of the oscillation frequency and is associated with the oscillation signal The multiplier for filtering the signal;
An oscillation device comprising: a resistor connected in parallel to or in series with the coil.
バイポーラトランジスタと、当該バイポーラトランジスタのベース及び接地電位間に、
相互に並列接続されて設けられた水晶振動子及び発振用コンデンサとを有するコルピッツ
型発振回路であって、前記水晶振動子により規定される発振周波数を有する発振信号を生
成する前記コルピッツ型発振回路と、
前記バイポーラトランジスタのコレクタ及び電源電位間に相互に直列接続されて設けら
れた逓倍回路、及び、抵抗器であって、相互に並列接続されて設けられたコイル及びコン
デンサを有し、前記発振信号に付随する、前記発振周波数の逓倍である逓倍周波数を有す
る逓倍信号を濾波するための前記逓倍回路、及び、前記抵抗器とを含むことを特徴とする
発振装置。
Between the bipolar transistor and the base and ground potential of the bipolar transistor,
A Colpitts oscillation circuit having a crystal resonator and an oscillation capacitor provided in parallel with each other, the Colpitts oscillation circuit generating an oscillation signal having an oscillation frequency defined by the crystal resonator; ,
A multiplier circuit provided in series with each other between a collector of the bipolar transistor and a power supply potential, and a resistor, and a coil and a capacitor provided in parallel with each other. An oscillating apparatus comprising: the multiplication circuit for filtering a multiplication signal having a multiplication frequency which is a multiplication of the oscillation frequency, and the resistor.
JP2006002117A 2006-01-10 2006-01-10 Oscillator Withdrawn JP2007184811A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002117A JP2007184811A (en) 2006-01-10 2006-01-10 Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002117A JP2007184811A (en) 2006-01-10 2006-01-10 Oscillator

Publications (2)

Publication Number Publication Date
JP2007184811A true JP2007184811A (en) 2007-07-19
JP2007184811A5 JP2007184811A5 (en) 2009-01-29

Family

ID=38340501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002117A Withdrawn JP2007184811A (en) 2006-01-10 2006-01-10 Oscillator

Country Status (1)

Country Link
JP (1) JP2007184811A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831873Y1 (en) * 1969-05-23 1973-09-29
JPH0352404A (en) * 1989-07-20 1991-03-06 Nippon Dempa Kogyo Co Ltd Multiple type crystal oscillator
JPH0384434U (en) * 1989-12-20 1991-08-27
JPH09191216A (en) * 1996-01-09 1997-07-22 Sony Corp Pll circuit using ceramic oscillator, ceramic fm modulator, ceramic reference oscillator, and pll type fm modulator using ceramic reference oscillator
JPH11220337A (en) * 1998-01-30 1999-08-10 Sharp Corp Power amplifier
JP2000236217A (en) * 1999-02-15 2000-08-29 Murata Mfg Co Ltd Voltage-controlled oscillator and communications equipment using the same
JP2001298324A (en) * 2000-02-10 2001-10-26 Matsushita Electric Ind Co Ltd Oscillation circuit
JP2005176331A (en) * 2003-11-21 2005-06-30 Matsushita Electric Ind Co Ltd Amplifier, transmitter using the same and communication device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831873Y1 (en) * 1969-05-23 1973-09-29
JPH0352404A (en) * 1989-07-20 1991-03-06 Nippon Dempa Kogyo Co Ltd Multiple type crystal oscillator
JPH0384434U (en) * 1989-12-20 1991-08-27
JPH09191216A (en) * 1996-01-09 1997-07-22 Sony Corp Pll circuit using ceramic oscillator, ceramic fm modulator, ceramic reference oscillator, and pll type fm modulator using ceramic reference oscillator
JPH11220337A (en) * 1998-01-30 1999-08-10 Sharp Corp Power amplifier
JP2000236217A (en) * 1999-02-15 2000-08-29 Murata Mfg Co Ltd Voltage-controlled oscillator and communications equipment using the same
JP2001298324A (en) * 2000-02-10 2001-10-26 Matsushita Electric Ind Co Ltd Oscillation circuit
JP2005176331A (en) * 2003-11-21 2005-06-30 Matsushita Electric Ind Co Ltd Amplifier, transmitter using the same and communication device

Similar Documents

Publication Publication Date Title
KR20040082272A (en) Piezo-oscillator
JP2007116487A (en) High frequency colpitts oscillation circuit
JP2007184811A (en) Oscillator
US7369007B2 (en) Oscillating circuit for suppressing second harmonic wave
TWI583126B (en) Differential oscillator
JP4259237B2 (en) Piezoelectric oscillator
JPH0846477A (en) Active band-pass filter
JP2001077626A (en) Oscillator with buffer circuit
JP4206035B2 (en) Voltage controlled oscillator
JP2005303639A (en) Crystal oscillator
JP4190874B2 (en) Piezoelectric oscillation circuit
JPH066134A (en) Oscillation circuit having crystal vibrator
JP2005072828A (en) Crystal oscillation circuit
JP4435637B2 (en) Multiplication crystal oscillator
JP2013201507A (en) Oscillation circuit
JP6047058B2 (en) Oscillator circuit
JP2004187014A (en) Multiplication oscillation circuit of piezoelectric oscillator
JP2004304667A (en) Piezoelectric oscillator
JPS59176908A (en) High frequency oscillator
JP2007274649A (en) Oscillation circuit
JP5732322B2 (en) Oscillator circuit
JP2002100929A (en) Oscillator
JP2001148614A (en) High frequency crystal oscillator
JP2004320414A (en) Spurious suppression high frequency oscillation circuit
JPS5947485B2 (en) FET self-oscillation mixing circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20070404

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

A621 Written request for application examination

Effective date: 20081205

Free format text: JAPANESE INTERMEDIATE CODE: A621

A711 Notification of change in applicant

Effective date: 20110729

Free format text: JAPANESE INTERMEDIATE CODE: A712

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110729

A977 Report on retrieval

Effective date: 20110817

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111104