JP2007184480A

JP2007184480A - 多層インダクタ素子

Info

Publication number: JP2007184480A
Application number: JP2006002558A
Authority: JP
Inventors: Ikuhiro Shiino; 郁浩椎野; Ichiji Ofune; 一司小舟
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2006-01-10
Filing date: 2006-01-10
Publication date: 2007-07-19

Abstract

【課題】渦巻状のインダクタパターン３と導電接地パターン４とを用いる際に、導電接地パターン４のスリット５形状を選択して渦電流の発生を十分阻止する多層インダクタ素子を提供する。
【解決手段】一面側に中央部３（１）から外側方向に渦巻状に形成したインダクタパターン３を有する第１層１と、第１層１の他面側に積層され、一面側に形成した導電接地パターン４を有する第２層２とからなる多層インダクタ素子で、導電接地パターン４はインダクタパターン３の中央部３（１）に対応する位置を中心として放射状に形成された同一幅の複数の導電接地パターン６からなる。
【選択図】図１

Description

本発明は、多層インダクタ素子に係り、特に、渦巻状のインダクタパターンを形成した第１層に隣接する導電接地パターンを形成した第２層とからなり、第２層の導電接地パターンに複数のスロットを設けることにより、渦電流の発生を阻止し、高いＱをもったインダクタを得た多層インダクタ素子に関する。

従来、高周波回路を実装する場合、比較的占有面積が大きくなる構成部品、例えばインダクタ素子やキャパシタ素子を効率的な形で実装し、高周波回路全体を小型化するために、それらの構成部品を小型にすることが慣用されている。この場合、小型のインダクタ素子やキャパシタ素子を形成すれば、効率的な実装が可能になる反面、インダクタ素子やキャパシタ素子の特性を所望の特性にすることが難しく、小型のインダクタ素子やキャパシタ素子の形成には自ずと限界があった。

ここで、図３は、この種の小型のインダクタ素子の構成の一例を示すもので、特開２００１−３０８５３８号の開示のインダクタ素子に係わるものであり、（ａ）はその斜視図であり、（ｂ）はその上面図である。

図３（ａ）、（ｂ）に示されるように、このインダクタ素子は、積層された最上誘電体層（図示なし）と第１誘電体層３１と第２誘電体層３２とからなり、第１誘電体層３１の一面（最上誘電体層側の面）に渦巻状のインダクタパターン３３が装着され、第２誘電体層３２の一面（第１誘電体層３１側の面）に分離領域３５によって分離された導電接地パターン３４（１）、３４（２）が装着されている。この場合、導電接地パターン３４（１）、３４（２）間に形成されていると分離領域３５は、渦巻状のインダクタパターン３３の全外周位置に沿うように設けられ、その幅は例えば約１００μｍ程度のものである。また、渦巻状のインダクタパターン３３は、その両端に接続端子３６、３７が形成されている。

かかる構成を備えたインダクタ素子は、第２誘電体層３２の一面に形成されている導電接地パターン３４（１）、３４（２）は、分離領域３５によって分離された形になっており、導電接地パターン３４（２）だけが接地接続され、渦巻状のインダクタパターン３３と対向配置される導電接地パターン３４（１）が接地接続されないので、渦巻状のインダクタパターン３３に付与される浮遊容量が低減し、渦巻状のインダクタパターン３３からなるインダクタ素子の自己共振周波数を高めることができ、バラツキや損失の小さい小型のインダクタ素子を得ることができる。

ところで、前記特開２００１−３０８５３８号の開示の小型のインダクタ素子は、第２誘電体層３２の一面に形成されている導電接地パターン３４（１）、３４（２）を設け、渦巻状のインダクタパターン３３に付与される浮遊容量を低減させることができるものであるが、渦巻状のインダクタパターン３３の外周位置にあって、渦巻状のインダクタパターン３３を囲むように接地された導電接地パターン３４（２）が対向配置されているため、インダクタ素子の動作時に、導電接地パターン３４（２）に渦電流が流れ、インダクタ素子のＱが低下するようになる。

かかる点を改良するために、インダクタ素子の動作時に、導電接地パターンに渦電流が流れるのを防止する手段を施したインダクタ素子が提案されており、その一例として、特開２００５−１６７４６８号の開示の小型のインダクタ素子が知られている。

図４は、かかる特開２００５−１６７４６８号の開示の小型のインダクタ素子の構成の一例を示すもので、その分解斜視図である。

図４に示されるように、このインダクタ素子は、積層された第１誘電体層４１と第２誘電体層４２と第３誘電体層４３と第４誘電体層４４とからなり、第１誘電体層４１の一面（上面）に馬蹄形状の第１コイルパターン４５が装着され、第２誘電体層４２の一面（上面）に円弧状の第２コイルパターン４６が装着され、第３誘電体層４３の一面（上面）に馬蹄形状の第３コイルパターン４７が装着され、第４誘電体層４４の一面（上面）に十字型スリット４９を有する導電接地パターン４８が装着されている。この場合、第１コイルパターン４５は、一端が接続端子５０に接続され、他端が第１誘電体層４１に形成されたスルーホール配線５１を通して第２コイルパターン４６の一端に導電接続される。第２コイルパターン４６は、他端が第２誘電体層４２に形成されたスルーホール配線５２を通して第３コイルパターン４７の一端に導電接続される。第３コイルパターン４７は、他端が第１誘電体層４１及び第２誘電体層４２に通し形成されたスルーホール配線５３を通して第１誘電体層４１に形成されている接続端子５４に接続される。

かかる構成を備えたインダクタ素子は、第１コイルパターン４５と第２コイルパターン４６と第３コイルパターン４７は、それぞれスルーホール配線５１、５２、５３を通して直列状態に接続され、接続端子５１、５４間にインダクタ素子が形成される。また、このインダクタ素子とそれに対向する導電接地パターン４８との間に浮遊容量が形成される。そして、このインダクタ素子の動作時に、導電接地パターン４８の一部に渦電流が発生したとしても、その渦電流は十字型スリット４９によって阻止されるので、導電接地パターン４８全体に渦電流が流れることがなく、それによりインダクタ素子のＱの低下やインダクタンスの低下を抑制することができるものである。
特開２００１−３０８５３８号特開２００５−１６７４６８号

前記特開２００５−１６７４６８に開示のインダクタ素子は、そのインダクタ部分が第１コイルパターン４５と第２コイルパターン４６と第３コイルパターン４７とに分かれているため、導電接地パターン４８に発生する渦電流を十字型スリット４９を設けるだけで十分阻止することができ、それによりインダクタ素子のＱの低下を防ぐ等のことが可能になる。

これに対して、インダクタ部分が一つの渦巻状のインダクタパターンによって形成されているインダクタ素子は、インダクタパターンにおける渦巻状の内側部分のインダクタパターンを横切る導電接地パターンの長さと、渦巻状の外側部分のインダクタパターンを横切る導電接地パターンの長さとが大きく異なっていることから、導電接地パターンに十字型スリットを設けただけでは、渦巻状の外側部分のインダクタパターンを横切る導電接地パターンの長さが長くなるため、導電接地パターンに発生する渦電流を十分阻止することができず、その結果、インダクタ素子のＱの低下を防ぐことができなくなる。

本発明は、このような技術的背景に鑑みてなされたもので、その目的は、渦巻状のインダクタパターンと導電接地パターンとを用いる際に、導電接地パターンのスリット形状を選択して渦電流の発生を十分阻止する多層インダクタ素子を提供することにある。

前記目的を達成するために、本発明による多層インダクタ素子は、一面側に中央から外側方向に渦巻状に形成したインダクタパターンを有する第１層と、第１層の他面側に積層され、一面側に形成した導電接地パターンを有する第２層とからなるものであって、導電接地パターンは、インダクタパターンの中央に対応する位置を中心として放射状に形成された同一幅の複数の導電接地パターンからなっている第１構成手段を具備する。

この場合、第１構成手段における同一幅の複数の導電接地パターンは、インダクタパターンの中央に対応する領域が円形状に相互接続されたものである。

また、第１構成手段における同一幅の複数の導電接地パターンは、インダクタパターンの形成領域の外周位置に対応する領域が相互接続されたものである。

また、前記目的を達成するために、本発明による多層インダクタ素子は、一面側に中央から外側方向に渦巻状に形成したインダクタパターンを有する第１層と、第１層の他面側に積層され、一面側に形成した導電接地パターンを有する第２層とからなるものであって、導電接地パターンは、導電接地パターンを部分的に除去して形成した複数のスリットを有しており、複数のスリットは、それぞれインダクタパターンの形成領域の外周位置に対応する位置が一辺になり、インダクタパターンの中央に近接した位置を一辺に相対する一頂点になる３角形状のものである第２構成手段を具備する。

以上のように、本発明に係わる多層インダクタ素子によれば、渦巻状に形成したインダクタパターンとともに用いられる導電接地パターンは、インダクタパターンの中央に対応する位置を中心として放射状に形成された同一幅の複数の導電接地パターンを有するもの、または、導電接地パターンを部分的に除去して形成した複数のスリットを有し、複数のスリットは、それぞれインダクタパターンの形成領域の外周位置に対応する位置が一辺になり、インダクタパターンの中央に近接した位置を一辺に相対する一頂点になる３角形状のものであるものを用いることにより、導電接地パターンに発生する渦電流を十分阻止することが可能になり、インダクタ素子のＱの低下を防ぐことができるという効果がある。

以下、本発明の実施の形態を図面を参照して説明する。

図１は、本発明による多層インダクタ素子の構成を示すもので、その要部構成部分を示す斜視図である。

図１に示されるように、この実施の形態による多層インダクタ素子は、積層された第１誘電体層１と第２誘電体層２とからなり、第１誘電体層１の一面（上面）には、中央部３（１）と外端部３（２）との間に渦巻状に形成したインダクタパターン３が装着され、第２誘電体層２の一面（第１誘電体層１と接する面）には、後述するように導電接地パターン４を部分的に除去して形成した複数のスリット５を有する導電接地パターン４が装着される。この場合、導電接地パターン４は、渦巻状に形成したインダクタパターン３の中央部３（１）に対応する位置を中心として放射状に伸びる複数の同一幅の導電接地パターン６が形成され、これらの複数の導電接地パターン６は、渦巻状に形成したインダクタパターン３の外周位置に対応する位置までくると隣接する導電接地パターン６同士が一体化接続され、複数の導電接地パターン６が消滅してべた状の導電接地パターン４が形成されている。なお、渦巻状に形成したインダクタパターン３は、中央部３（１）と外端部３（２）にそれぞれ外部接続端子が形成され、外部接続端子を通してこの多層インダクタ素子がインアクタとして利用される。

かかる構成を有する多層インダクタ素子は、渦巻状に形成したインダクタパターン３と対向する位置に、導電接地パターン４を部分的に除去して形成した複数のスリット５を設けているので、インダクタパターン３の動作時に、複数のスリット５の間にある同一幅の導電接地パターン６に渦電流が発生したとしても、発生した渦電流はそれぞれのスリット５によってその流れが抑止され、大きな渦電流に成長することはなく十分阻止できるので、多層インダクタ素子のＱの低下を防ぐことができる。

ここで、図２は、この多層インダクタ素子における周波数変化に対するＱの変化特性を示す特性図であって、比較のために、本発明のような複数の同一幅の導電接地パターン６が形成されていない導電接地パターンを有するものの周波数変化に対するＱの変化特性を併せて提示している。

図２において、横軸方向はＧＨｚで表した使用周波数であり、縦軸方向はＱの値であって、特性曲線ａは本発明による多層インダクタ素子のものであり、特性曲線ｂ、ｃは本発明以外のインダクタ素子のものでものである。

図２に図示の特性図に示されるように、特性曲線ａ、ｂ、ｃはいずれも使用周波数の変動に対して同じように変化するＱ値を示すものであるが、特性曲線ａのＱ値は、他の２つの特性曲線ｂ、ｃに比べてＱ値が大きく、渦電流の発生に基づくＱ値の低下が少ないことがわかる。

前記実施の形態における構成は、渦巻状に形成したインダクタパターン３と対向する位置に、導電接地パターン４を部分的に除去して形成した複数のスリット５を設ける際に、複数の同一幅の導電接地パターン６を形成するようにしたものであるが、複数のスリット５の形状に注目した場合、複数のスリット５の構成として、それぞれ、渦巻状に形成したインダクタパターン３の形成領域の外周位置に対応する位置が一辺を構成し、当該インダクタパターン３の中央部３（１）に近接した位置を前記一辺に相対する一頂点を構成する３角形状のものにした場合であっても、結果的に複数の同一幅の導電接地パターン６が形成され、それによって前記実施の形態における構成と同等の機能を発揮させることができる。

本発明による多層インダクタ素子の構成を示すもので、その要部構成部分を示す斜視図である。図１に図示された多層インダクタ素子における周波数変化に対するＱの変化特性を示す特性図である。小型のインダクタ素子の構成の一例を示すもので、特開２００１−３０８５３８号の開示のインダクタ素子に係わるものである。図４は、特開２００５−１６７４６８号の開示の小型のインダクタ素子の構成の一例を示すもので、その分解斜視図である。

符号の説明

１第１誘電体層
２第２誘電体層
３インダクタパターン
３（１）中央部
３（２）外端部
４導電接地パターン
５スリット
６同一幅の導電接地パターン

Claims

一面側に中央から外側方向に渦巻状に形成したインダクタパターンを有する第１層と、前記第１層の他面側に積層され、一面側に形成した導電接地パターンを有する第２層とからなる多層インダクタ素子であって、前記導電接地パターンは、前記インダクタパターンの中央に対応する位置を中心として放射状に形成された同一幅の複数の導電接地パターンからなっていることを特徴とする多層インダクタ素子。
前記同一幅の複数の導電接地パターンは、前記インダクタパターンの中央に対応する領域が円形状に相互接続されたものであることを特徴とする請求項１に記載の多層インダクタ素子。
前記同一幅の複数の導電接地パターンは、前記インダクタパターンの形成領域の外周位置に対応する領域が相互接続されたものであることを特徴とする請求項１に記載の多層インダクタ素子。
一面側に中央から外側方向に渦巻状に形成したインダクタパターンを有する第１層と、前記第１層の他面側に積層され、一面側に形成した導電接地パターンを有する第２層とからなる多層インダクタ素子であって、前記導電接地パターンは、前記導電接地パターンを部分的に除去して形成した複数のスリットを有しており、前記複数のスリットは、それぞれ前記インダクタパターンの形成領域の外周位置に対応する位置が一辺になり、前記インダクタパターンの中央に近接した位置を前記一辺に相対する一頂点になる３角形状のものであることを特徴とする多層インダクタ素子。