JP2007172632A - Ic card and entry system using the ic card - Google Patents

Ic card and entry system using the ic card Download PDF

Info

Publication number
JP2007172632A
JP2007172632A JP2006346310A JP2006346310A JP2007172632A JP 2007172632 A JP2007172632 A JP 2007172632A JP 2006346310 A JP2006346310 A JP 2006346310A JP 2006346310 A JP2006346310 A JP 2006346310A JP 2007172632 A JP2007172632 A JP 2007172632A
Authority
JP
Japan
Prior art keywords
substrate
display device
thin film
integrated circuit
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006346310A
Other languages
Japanese (ja)
Other versions
JP4437555B2 (en
Inventor
Toru Takayama
徹 高山
Junya Maruyama
純矢 丸山
Yuugo Gotou
裕吾 後藤
Yumiko Fukumoto
由美子 福本
Mai Akiba
麻衣 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006346310A priority Critical patent/JP4437555B2/en
Publication of JP2007172632A publication Critical patent/JP2007172632A/en
Application granted granted Critical
Publication of JP4437555B2 publication Critical patent/JP4437555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a higher performance IC card capable of guaranteeing security by preventing forgery with a supposititious facial portrait, etc., furthermore, displaying an image other than facial portraits. <P>SOLUTION: The IC card comprises a display device and a plurality of thin-film integrated circuits. The plurality of thin-film integrated circuits control the drive of the display device, semiconductor elements used in the plurality of thin-film integrated circuits and the display device are formed by using a polycrystalline semiconductor film, the plurality of thin-film integrated circuits are stacked, the display device and the plurality of thin-film integrated circuits are mounted on the same print wiring substrate, and the IC card has a film thickness of 0.05 mm or large, but not larger than 1mm. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、メモリやマイクロプロセッサ(CPU)などの集積回路を内蔵したICカー
ドに関し、さらには該ICカードをキャッシュカードとして用いた場合の、取引内容の記
帳システムに関する。
The present invention relates to an IC card incorporating an integrated circuit such as a memory or a microprocessor (CPU), and further relates to a transaction content recording system when the IC card is used as a cash card.

磁気で記録するタイプの磁気カードは記録できるデータがわずか数十バイト程度である
のに対し、半導体のメモリが内蔵されているICカードは、記録できるデータが5KB程
度、もしくはそれ以上が一般的であり、格段に大きい容量を確保することができる。その
上、磁気カードのようにカード上に砂鉄をかける等の物理的方法によりデータが読み取ら
れる恐れがなく、また記憶されているデータが改ざんされにくいというメリットがある。
A magnetic card of a magnetic recording type can record only about several tens of bytes, whereas an IC card with a built-in semiconductor memory generally records about 5 KB or more. There is a much larger capacity. In addition, there is a merit that data is not read by a physical method such as putting iron on a card like a magnetic card, and stored data is not easily tampered with.

そして近年、メモリに加えてCPUが搭載されることによって、ICカードはさらに高
機能化され、その用途は、キャッシュカード、クレジットカード、プリペイドカード、診
察券、学生証や社員証等の身分証明証、定期券、会員証など多岐に渡っている。高機能化
の一例として、下記特許文献1には、単純な文字や数字などを表示できる表示装置と、数
字を入力するためのキーボードとが搭載されたICカードについて記載されている。
特公平2−7105号公報
In recent years, IC cards have become more sophisticated due to the addition of a CPU in addition to memory, and are used for cash cards, credit cards, prepaid cards, examination tickets, identification cards such as student ID cards and employee ID cards. , Commuter pass, membership card and so on. As an example of the enhancement of functionality, Japanese Patent Application Laid-Open No. 2004-228561 describes an IC card equipped with a display device that can display simple characters, numbers, and the like, and a keyboard for inputting numbers.
Japanese Patent Publication No.2-7105

特許文献1に記載されているように、ICカードに機能を付加することで、新たな利用
の仕方が可能になる。現在、ICカードを用いた電子商取引、在宅勤務、遠隔医療、遠隔
教育、行政サービスの電子化、高速道路の自動料金収受、映像配信サービス等の実用化が
進められており、将来的にはより広範な分野においてICカードが利用されると考えられ
ている。
As described in Patent Document 1, by adding a function to an IC card, a new way of use becomes possible. Currently, e-commerce using IC cards, telecommuting, telemedicine, distance education, digitization of administrative services, automatic highway toll collection, video distribution services, etc. are being put to practical use. IC cards are considered to be used in a wide range of fields.

このように利用が広がるにつれ、ICカードの不正使用が無視できない大きな問題とな
っており、ICカード使用の際の本人認証の確実性を如何に高めるかが、今後の課題であ
る。
As usage expands in this way, unauthorized use of IC cards has become a major problem that cannot be ignored, and how to increase the certainty of personal authentication when using IC cards is a future issue.

不正使用の防止策の一つにICカードへの顔写真の掲載がある。顔写真を掲載すること
で、ATM等の無人の端末装置ではない限り、ICカード使用の際に第三者が目視で本人
の認証を行なうことが可能である。そして、至近距離で使用者の顔を撮影できるような防
犯用の監視カメラを設置していない場合でも、不正使用の防止を効果的に行なうことがで
きる。
One way to prevent unauthorized use is to post a photo of your face on an IC card. By posting a facial photograph, a third party can visually identify the person when using an IC card, unless the terminal is an unattended terminal device such as an ATM. Even when a security monitoring camera capable of photographing the user's face at a close distance is not installed, unauthorized use can be effectively prevented.

しかし、一般的に顔写真は印刷法によりICカードに転写されており、偽造によって比
較的容易にすり替ることができるという落とし穴がある。
However, in general, a facial photograph is transferred to an IC card by a printing method, and there is a pitfall that it can be replaced relatively easily by forgery.

またICカードの厚さは一般的に0.7mmと薄い。そのため、集積回路が搭載される
エリアが限られている場合、高機能化を目指そうとすると、回路規模やメモリ容量のより
大きい集積回路をその限られた容積の中により多く搭載する必要がある。
The thickness of the IC card is generally as thin as 0.7 mm. Therefore, when the area where the integrated circuit is mounted is limited, it is necessary to mount more integrated circuits having a larger circuit scale and memory capacity in the limited volume in order to increase the functionality.

そこで本発明は、顔写真のすり替などの偽造を防止することでセキュリティを確保する
ことができ、なおかつ顔写真以外の画像の表示できる、より高機能なICカードの提案を
課題とする。
Therefore, an object of the present invention is to propose a more sophisticated IC card that can ensure security by preventing counterfeiting such as face photo replacement and can display images other than face photos.

本発明では、ICカード内に収まるような薄さの表示装置を、ICカード内に搭載する
。具体的には、以下の手法を用いて集積回路と表示装置を作製する。
In the present invention, a display device thin enough to fit in the IC card is mounted in the IC card. Specifically, an integrated circuit and a display device are manufactured using the following method.

まず第1の基板上に金属膜を成膜し、該金属膜の表面を酸化することで数nmの極薄い
金属酸化膜を成膜する。次に該金属酸化膜上に絶縁膜、半導体膜を順に積層するように成
膜する。そして該半導体膜を用いて、集積回路または表示装置に用いられる半導体素子を
作製する。なお本明細書では、既存のシリコンウェハを用いて形成された集積回路と区別
するために、以下、本発明で用いる上記集積回路を薄膜集積回路と呼ぶ。半導体素子を形
成したら、該素子を覆うように第2の基板を貼り合わせ、第1の基板と第2の基板の間に
半導体素子が挟まれた状態にする。
First, a metal film is formed on the first substrate, and the surface of the metal film is oxidized to form a very thin metal oxide film of several nm. Next, an insulating film and a semiconductor film are sequentially stacked on the metal oxide film. Then, a semiconductor element used for an integrated circuit or a display device is manufactured using the semiconductor film. In this specification, in order to distinguish from an integrated circuit formed using an existing silicon wafer, the integrated circuit used in the present invention is hereinafter referred to as a thin film integrated circuit. After the semiconductor element is formed, a second substrate is attached so as to cover the element, and the semiconductor element is sandwiched between the first substrate and the second substrate.

そして第1の基板の半導体素子が形成されている側とは反対の側に、第1の基板の剛性
を補強するために第3の基板を貼り合わせる。第2の基板よりも第1の基板の剛性が高い
ほうが、第1の基板を引き剥がす際に、半導体素子に損傷が与えられにくくスムーズに剥
がすことができる。ただし第3の基板は、後に第1の基板を半導体素子から引き剥がす際
に、第1の基板の剛性が十分であれば、必ずしも貼り合わせる必要はない。
Then, a third substrate is bonded to the side of the first substrate opposite to the side where the semiconductor element is formed in order to reinforce the rigidity of the first substrate. When the first substrate is higher in rigidity than the second substrate, the semiconductor element is less likely to be damaged when the first substrate is peeled off, and can be removed smoothly. Note that the third substrate is not necessarily bonded to the first substrate if the first substrate has sufficient rigidity when the first substrate is peeled off from the semiconductor element later.

次に、加熱処理等を施すことで金属酸化膜を結晶化し、脆性を高め、基板を半導体素子
から剥離しやすくする。そして第1の基板を第3の基板と共に、半導体素子から引き剥が
す。なお、金属酸化膜を結晶化するための加熱処理は、第3の基板を貼り合わせる前であ
ってもよいし、第2の基板を貼り合わせる前であってもよい。或いは、半導体素子を形成
する工程において行なわれる加熱処理が、この金属酸化膜の結晶化の工程を兼ねていても
良い。
Next, heat treatment or the like is performed to crystallize the metal oxide film, increase brittleness, and facilitate separation of the substrate from the semiconductor element. Then, the first substrate is peeled off from the semiconductor element together with the third substrate. Note that the heat treatment for crystallizing the metal oxide film may be performed before the third substrate is bonded, or may be performed before the second substrate is bonded. Alternatively, the heat treatment performed in the step of forming the semiconductor element may also serve as the step of crystallizing the metal oxide film.

この引き剥がしによって、金属膜と金属酸化膜の間で分離する部分と、絶縁膜と金属酸
化膜の間で分離する部分と、金属酸化膜自体が双方に分離する部分とが生じる。いずれに
しろ、半導体素子は第2の基板側に貼り付くように、第1の基板から引き剥がされる。
By this peeling, a portion that is separated between the metal film and the metal oxide film, a portion that is separated between the insulating film and the metal oxide film, and a portion where the metal oxide film itself is separated into both are generated. In any case, the semiconductor element is peeled off from the first substrate so as to stick to the second substrate side.

そして第1の基板を剥離した後、半導体素子をプリント配線基板またはインターポーザ
にマウントし、第2の基板を剥離する。なお、第2の基板は必ずしも剥離する必要はなく
、第2の基板の厚さが問題にならないようであれば、貼り付けたまま完成としても良い。
After the first substrate is peeled off, the semiconductor element is mounted on a printed wiring board or an interposer, and the second substrate is peeled off. Note that the second substrate is not necessarily peeled off, and the second substrate may be completed as long as the thickness of the second substrate does not matter.

なお表示装置の表示素子は、マウントした後に作製する。具体的に液晶表示装置の場合
、例えば半導体素子の一つであるTFTに電気的に接続された液晶セルの画素電極や、該
画素電極を覆っている配向膜を作製してからマウントし、その後、別途作製しておいた対
向基板を貼り合わせて液晶を注入し完成させるようにする。
Note that the display element of the display device is manufactured after mounting. Specifically, in the case of a liquid crystal display device, for example, a pixel electrode of a liquid crystal cell electrically connected to a TFT, which is one of semiconductor elements, and an alignment film covering the pixel electrode are manufactured and then mounted. Then, a counter substrate prepared separately is bonded and liquid crystal is injected to complete.

また第1の基板を剥離した後、半導体素子をプリント配線基板またはインターポーザで
はなく、表示装置の土台となる別の基板に貼り合わせるようにしても良い。そして表示素
子を形成して表示装置が完成した後、表示装置を土台となる基板ごとプリント配線基板ま
たはインターポーザにマウントするようにしても良い。この場合、第2の基板の剥離は、
マウントの前に行なわれることになる。なお、土台となる基板の厚さは、ICカード自体
の薄膜化を妨げることのない程度とし、具体的には数百μm以下程度とするのが望ましい
Further, after the first substrate is peeled off, the semiconductor element may be bonded to another substrate which is a base of the display device instead of the printed wiring board or the interposer. After the display element is formed and the display device is completed, the display device may be mounted on the printed wiring board or the interposer together with the base substrate. In this case, the peeling of the second substrate is
It will be done before mounting. Note that the thickness of the base substrate is preferably set so as not to hinder the thinning of the IC card itself, specifically, about several hundred μm or less.

また、半導体素子を用いて形成された表示装置または薄膜集積回路と、プリント配線基
板またはインターポーザと、の電気的な接続(ボンディング)は、フリップチップ法、TA
B(Tape Automated Bonding)法を用いても、またワイヤボンディング法を用いても良い
。フリップチップ法を用いる場合、ボンディングはマウントと同時に行なわれる。ワイヤ
ボンディング法を用いる場合、ボンディングの工程は、マウントした後、第2の基板が剥
離された状態で行なう。
In addition, electrical connection (bonding) between a display device or a thin film integrated circuit formed using a semiconductor element and a printed wiring board or an interposer is performed by a flip chip method, TA
A B (Tape Automated Bonding) method or a wire bonding method may be used. When the flip chip method is used, bonding is performed simultaneously with the mounting. When the wire bonding method is used, the bonding process is performed in a state where the second substrate is peeled off after mounting.

なお1つの基板上に、複数の薄膜集積回路や表示装置を形成する場合、途中でダイシン
グを行ない、薄膜集積回路や表示装置を互いに切り離すようにする。ダイシングを行なう
タイミングは、薄膜集積回路の場合パッケージングの有無によって異なり、表示装置の場
合土台となる基板の有無によって異なるが、いずれの場合においてもプリント配線基板に
マウントまたは実装される前に行なう。
Note that in the case where a plurality of thin film integrated circuits and display devices are formed over one substrate, dicing is performed in the middle so that the thin film integrated circuits and display devices are separated from each other. The timing of dicing differs depending on the presence or absence of packaging in the case of a thin film integrated circuit, and varies depending on the presence or absence of a base substrate in the case of a display device.

また薄膜集積回路をパッケージングする場合、同一のインターポーザ上に複数の薄膜集
積回路をマウントしてMCPとして用いても良い。この場合も、薄膜集積回路間の電気的
なワイヤボンディング法を用いても良いし、フリップチップ法を用いても良い。
When a thin film integrated circuit is packaged, a plurality of thin film integrated circuits may be mounted on the same interposer and used as an MCP. Also in this case, an electrical wire bonding method between thin film integrated circuits may be used, or a flip chip method may be used.

またインターポーザは、プリント配線基板との電気的接続をリードフレームで行なうタ
イプであっても良いし、バンプを用いて行なうタイプであっても良いし、その他公知の形
態を有していても良い。
The interposer may be of a type that makes electrical connection with the printed wiring board using a lead frame, may be a type that uses bumps, or may have a known form.

本発明では、シリコンウェハで作製された集積回路の膜厚が50μm程度であるのに対
し、膜厚500nm以下の薄膜の半導体膜を用いて、トータルの膜厚が1μm以上5μm
以下、代表的には2μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また
表示装置の厚さを0.5mm程度、より望ましくは0.02mm程度とすることができる
。よって、表示装置を薄さ0.05mm以上1mm以下のICカードに搭載することが可
能であり、また、回路規模やメモリ容量のより大きい薄膜集積回路を、ICカードの限ら
れた容積の中により多く搭載することができ、小型化、軽量化を妨げずにICカードの多
機能を実現することができる。
In the present invention, the thickness of an integrated circuit made of a silicon wafer is about 50 μm, whereas a thin semiconductor film having a thickness of 500 nm or less is used, and the total thickness is 1 μm to 5 μm.
In the following, a remarkably thin thin film integrated circuit of typically about 2 μm can be formed. The thickness of the display device can be about 0.5 mm, more preferably about 0.02 mm. Therefore, the display device can be mounted on an IC card having a thickness of 0.05 mm or more and 1 mm or less, and a thin film integrated circuit having a larger circuit scale and a larger memory capacity can be used in a limited volume of the IC card. Many IC cards can be mounted, and the multi-functions of the IC card can be realized without hindering the reduction in size and weight.

また本発明は、シリコンウェハに比べて安価で大型のガラス基板を用いることができる
ので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産すること
ができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用すること
も可能なので、コストを削減することができる。
In addition, since the present invention can use a large-sized glass substrate that is cheaper than a silicon wafer, thin film integrated circuits can be mass-produced at a lower cost and with a higher throughput, and production costs can be drastically reduced. be able to. Further, since the substrate can be used repeatedly, the cost can be reduced.

また、シリコンウェハで作製された集積回路のように、クラックや研磨痕の原因となる
バックグラインド処理を行なう必要がなく、また厚さのバラツキも、薄膜集積回路を構成
する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百nm程度
であり、バックグラインド処理による数〜数十μmのばらつきと比べて飛躍的に小さく抑
えることができる。
In addition, unlike an integrated circuit manufactured using a silicon wafer, there is no need to perform back-grind processing that causes cracks and polishing marks, and variations in thickness also occur when each film constituting the thin film integrated circuit is formed. Therefore, it is about several hundreds of nanometers at most, and can be remarkably reduced as compared with the variation of several to several tens of micrometers due to the back grinding process.

またプリント配線基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが
可能なので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼
り付けられるような、曲面を有する形状にICカードを形成することも可能である。
In addition, since a thin film integrated circuit and a display device can be attached to match the shape of the printed wiring board, the degree of freedom of the shape of the IC card is increased. Therefore, for example, the IC card can be formed in a shape having a curved surface that can be attached to a cylindrical bin or the like.

なお、薄膜集積回路はプリント配線基板上にベアチップとして直接実装する形態に限定
されず、インターポーザ上にマウントしてパッケージングしてから実装する形態も取り得
る。ベアチップとして実装することで小型化、軽量化を図ることができる。一方、パッケ
ージングしてから実装することで、パッケージングメーカーから供給された薄膜集積回路
を電子機器メーカー側で実装する際に、クリーンルームや特殊なボンダ等の設備・技術を
必要とせず、実装を容易にすることができる。そして、薄膜集積回路を外部環境から守り
、プリント配線基板のフットプリントを標準化することができ、サブミクロンスケールの
薄膜集積回路の配線をプリント配線基板と同程度のミリメートルスケールまで拡大するこ
とができる。
Note that the thin film integrated circuit is not limited to a form in which the thin film integrated circuit is directly mounted on the printed wiring board as a bare chip, and a form in which the thin film integrated circuit is mounted after being mounted on the interposer and packaged is also possible. By mounting as a bare chip, it is possible to reduce the size and weight. On the other hand, by mounting after packaging, when mounting the thin film integrated circuit supplied by the packaging manufacturer on the electronic equipment manufacturer side, installation is not required without equipment / technology such as a clean room or special bonder. Can be easily. Further, the thin film integrated circuit can be protected from the external environment, the footprint of the printed wiring board can be standardized, and the wiring of the submicron scale thin film integrated circuit can be expanded to the same millimeter scale as the printed wiring board.

パッケージは、CSP(Chip Size Package)、MCP(Multi Chip Package)のみな
らず、DIP(Dual In-line Package)、QFP(Quad Flat Package)、SOP(Small
Outline Package)などのあらゆる公知の形態が可能である。
Packages include not only CSP (Chip Size Package) and MCP (Multi Chip Package), but also DIP (Dual In-line Package), QFP (Quad Flat Package), SOP (Small)
Any known form such as Outline Package) is possible.

なお表示装置は、例えば液晶表示装置、有機発光素子に代表される発光素子を各画素に
備えた発光装置、DMD(Digital Micromirror Device)等を用いることができる。また
薄膜集積回路にはマイクロプロセッサ(CPU)、メモリ、電源回路、またその他のデジ
タル回路やアナログ回路を設けることができる。さらに該表示装置の駆動回路や、該駆動
回路に供給する信号を生成するコントローラを薄膜集積回路内に設けても良い。
As the display device, for example, a liquid crystal display device, a light emitting device including a light emitting element typified by an organic light emitting element in each pixel, a DMD (Digital Micromirror Device), or the like can be used. The thin film integrated circuit can be provided with a microprocessor (CPU), a memory, a power supply circuit, and other digital and analog circuits. Further, a driver circuit for the display device and a controller for generating a signal to be supplied to the driver circuit may be provided in the thin film integrated circuit.

なお本発明はカードのみに限定されず、上述したような薄膜集積回路及び表示装置を兼
ね備え、なおかつホストとのデータの送受が可能な携帯型の記録媒体をその範疇に含む。
Note that the present invention is not limited to a card, and includes a portable recording medium having the above-described thin film integrated circuit and a display device and capable of transmitting / receiving data to / from a host.

このように本発明では、シリコンウェハに比べて安価で大型のガラス基板を用いること
ができるので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産
することができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用
することも可能なので、コストを削減することができる。
As described above, in the present invention, since a large-sized glass substrate that is cheaper than a silicon wafer can be used, a thin film integrated circuit can be mass-produced at a lower cost and with a higher throughput. Can be suppressed. Further, since the substrate can be used repeatedly, the cost can be reduced.

また本発明では飛躍的に薄い薄膜集積回路を形成することができるので、回路規模やメ
モリ容量のより大きい薄膜集積回路を、ICカードの限られた容積の中により多く搭載す
ることができる。また表示装置を薄さ0.05mm以上1mm以下のICカードに搭載す
ることが可能な程度の厚さで形成することができる。したがって、小型化、軽量化を妨げ
ずにICカードの多機能を実現することができる。
Further, in the present invention, since a thin film integrated circuit can be remarkably thinned, a larger number of thin film integrated circuits having a larger circuit scale and memory capacity can be mounted in a limited volume of the IC card. In addition, the display device can be formed with a thickness that allows the display device to be mounted on an IC card having a thickness of 0.05 mm to 1 mm. Therefore, the multi-function of the IC card can be realized without hindering the reduction in size and weight.

またプリント配線基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが
可能なので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼
り付けられるような、曲面を有する形状にICカードを形成することも可能である。
In addition, since a thin film integrated circuit and a display device can be attached to match the shape of the printed wiring board, the degree of freedom of the shape of the IC card is increased. Therefore, for example, the IC card can be formed in a shape having a curved surface that can be attached to a cylindrical bin or the like.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本実施の形態の記載内容に限定して解釈されるものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

図1(A)に、本発明のICカードの上面図を示す。図1(A)に示すICカードは、
ICカードに設けられた接続端子と端末装置のリーダライタとを電気的に接続し、データ
の送受信を行なう接触型であるが、非接触でデータの送受信を行なう非接触型であっても
よい。
FIG. 1A shows a top view of the IC card of the present invention. The IC card shown in FIG.
A contact type in which a connection terminal provided in the IC card and a reader / writer of the terminal device are electrically connected and data is transmitted and received is a contact type, but a non-contact type in which data is transmitted and received without contact may be used.

101はカード本体であり、102はカード本体101に搭載されている表示装置の画
素部、103は同じくカード本体101に搭載されている薄膜集積回路の接続端子に相当
する。
Reference numeral 101 denotes a card body, 102 denotes a pixel portion of a display device mounted on the card body 101, and 103 corresponds to a connection terminal of a thin film integrated circuit mounted on the card body 101.

図1(B)に、図1(A)に示したカード本体の内部に封止されているプリント配線基
板104の構成を示す。また図1(C)に、図1(B)に示したプリント配線基板104
の裏側の構成を示す。プリント配線基板104の一方の面には表示装置105が実装され
ており、他方の面には薄膜集積回路106が実装されている。
FIG. 1B shows the configuration of the printed wiring board 104 sealed inside the card body shown in FIG. FIG. 1C shows the printed wiring board 104 shown in FIG.
The structure of the back side of is shown. A display device 105 is mounted on one surface of the printed wiring board 104, and a thin film integrated circuit 106 is mounted on the other surface.

なお図1に示すICカードは、表示装置105と薄膜集積回路106が、プリント配線
基板104の異なる面に実装されているが、共に同じ面に実装されていても良い。図1に
示すように、表示装置105と薄膜集積回路106が、プリント配線基板104の異なる
面に実装されている場合、表示装置105に電気的に接続されているリード(配線)10
8と、薄膜集積回路106に電気的に接続されているリード(配線)109とを、コンタ
クトホール107を介して電気的に接続させる。
In the IC card shown in FIG. 1, the display device 105 and the thin film integrated circuit 106 are mounted on different surfaces of the printed wiring board 104, but both may be mounted on the same surface. As shown in FIG. 1, when the display device 105 and the thin film integrated circuit 106 are mounted on different surfaces of the printed wiring board 104, leads (wiring) 10 that are electrically connected to the display device 105.
8 and a lead (wiring) 109 electrically connected to the thin film integrated circuit 106 are electrically connected through a contact hole 107.

接続端子103は、端末装置に備えられたリーダライタと直接接続し、端末装置とIC
カードとの間のデータの送受信を行なうための端子である。図2(A)に、図1(B)に
示した接続端子103の拡大図を示す。また、図2(B)に、図1(C)に示した薄膜集
積回路106の拡大図を示す。
The connection terminal 103 is directly connected to a reader / writer provided in the terminal device, and the terminal device and the IC.
A terminal for transmitting / receiving data to / from the card. FIG. 2A shows an enlarged view of the connection terminal 103 shown in FIG. FIG. 2B is an enlarged view of the thin film integrated circuit 106 shown in FIG.

図2(A)では、プリント配線基板104の一方の面に、接続端子103が8つ設けら
れている例を示しており、無論接続端子の数はこれに限定されない。また図2(B)に示
すように、プリント配線基板104の他方の面に、パッド111が複数設けられている。
FIG. 2A shows an example in which eight connection terminals 103 are provided on one surface of the printed wiring board 104, and the number of connection terminals is not limited thereto. Further, as shown in FIG. 2B, a plurality of pads 111 are provided on the other surface of the printed wiring board 104.

パッド111は、ワイヤ112によって薄膜集積回路106と電気的に接続されている
。パッド111には、プリント配線基板104に設けられたコンタクトホール110を介
して接続端子103と電気的に接続されたものや、リード109に電気的に接続されたも
のが存在する。また時には、ワイヤ112を設けずに薄膜集積回路106と電気的に接続
することなく、接続端子103やリード109と電気的に接続されているパッド111を
設けても良い。
The pad 111 is electrically connected to the thin film integrated circuit 106 by a wire 112. Some pads 111 are electrically connected to the connection terminals 103 via contact holes 110 provided in the printed wiring board 104 and others are electrically connected to the leads 109. In some cases, the pads 111 that are electrically connected to the connection terminals 103 and the leads 109 may be provided without being electrically connected to the thin film integrated circuit 106 without providing the wires 112.

また図2(C)に、表示装置105とリード108の接続部分の断面図を示す。図2(
C)に示すように、表示装置105に設けられた端子114とリード108とが、ワイヤ
113によって電気的に接続されており、リード108とリード109とが、コンタクト
ホール107を介して電気的に接続されている。
FIG. 2C is a cross-sectional view of a connection portion between the display device 105 and the lead 108. FIG.
C), the terminal 114 and the lead 108 provided in the display device 105 are electrically connected by the wire 113, and the lead 108 and the lead 109 are electrically connected through the contact hole 107. It is connected.

なお本実施の形態では、パッド111と薄膜集積回路106との間の電気的な接続を、
ワイヤボンディング法を用いて行っているが、本発明はこれに限定されない。ワイヤボン
ディング法に限らず、ソルダーボールを用いたフリップチップ法で接続しても良いし、そ
の他の方法を用いていても良い。また、表示装置105とリード108との間の電気的な
接続は、ワイヤボンディング法に限定されず、その他の方法を用いていても良い。
Note that in this embodiment, the electrical connection between the pad 111 and the thin film integrated circuit 106 is
Although the wire bonding method is used, the present invention is not limited to this. The connection is not limited to the wire bonding method, but may be connected by a flip chip method using a solder ball, or other methods may be used. Further, the electrical connection between the display device 105 and the leads 108 is not limited to the wire bonding method, and other methods may be used.

また接続端子103と薄膜集積回路106との間の電気的な接続は、本実施の形態に示
した形態に限定されない。例えばパッドを設けずに、コンタクトホールを介して直接ワイ
ヤで接続端子と薄膜集積回路とを接続するようにしても良い。
Further, the electrical connection between the connection terminal 103 and the thin film integrated circuit 106 is not limited to the mode shown in this embodiment mode. For example, the connection terminal and the thin film integrated circuit may be directly connected to each other through a contact hole without providing a pad.

次に、薄膜集積回路の作製方法について述べた後、表示装置の作製方法について述べる
。なお本実施の形態では、半導体素子として2つのTFTを例に挙げて示すが、薄膜集積
回路と表示装置に含まれる半導体素子はこれに限定されず、あらゆる回路素子を用いるこ
とができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、
コイル、容量素子、インダクタなどが代表的に挙げられる。
Next, after describing a method for manufacturing a thin film integrated circuit, a method for manufacturing a display device will be described. Note that in this embodiment mode, two TFTs are shown as examples of the semiconductor element; however, the semiconductor element included in the thin film integrated circuit and the display device is not limited to this, and any circuit element can be used. For example, in addition to TFT, a storage element, a diode, a photoelectric conversion element, a resistance element,
A coil, a capacitive element, an inductor, etc. are typically mentioned.

まず図3(A)に示すように、スパッタ法を用いて第1の基板500上に金属膜501
を成膜する。ここでは金属膜501にタングステンを用い、膜厚を10nm〜200nm
、好ましくは50nm〜75nmとする。なお本実施の形態では第1の基板500上に直
接金属膜501を成膜するが、例えば酸化珪素、窒化珪素、窒化酸化珪素等の絶縁膜で第
1の基板500を覆ってから、金属膜501を成膜するようにしても良い。
First, as shown in FIG. 3A, a metal film 501 is formed over the first substrate 500 by sputtering.
Is deposited. Here, tungsten is used for the metal film 501, and the film thickness is 10 nm to 200 nm.
The thickness is preferably 50 nm to 75 nm. Note that in this embodiment, the metal film 501 is directly formed over the first substrate 500; however, the metal film is covered after the first substrate 500 is covered with an insulating film such as silicon oxide, silicon nitride, or silicon nitride oxide. 501 may be formed.

そして金属膜501の成膜後、大気に曝すことなく酸化物膜502を積層するように成
膜する。ここでは酸化物膜502として酸化珪素膜を膜厚150nm〜300nmとなる
ように成膜する。なお、スパッタ法を用いる場合、第1の基板500の端面にも成膜が施
される。そのため、後の工程における剥離の際に、酸化物膜502が第1の基板500側
に残ってしまうのを防ぐために、端面に成膜された金属膜501と酸化物膜502とをO
2アッシングなどで選択的に除去することが好ましい。
Then, after the metal film 501 is formed, the oxide film 502 is formed without being exposed to the air. Here, a silicon oxide film is formed as the oxide film 502 so as to have a thickness of 150 nm to 300 nm. Note that in the case where a sputtering method is used, film formation is also performed on an end surface of the first substrate 500. Therefore, in order to prevent the oxide film 502 from remaining on the first substrate 500 side at the time of peeling in a later process, the metal film 501 and the oxide film 502 formed on the end surface are O.
It is preferable to selectively remove by two ashing or the like.

また酸化物膜502の成膜の際に、スパッタの前段階としてターゲットと基板との間を
シャッターで遮断してプラズマを発生させる、プレスパッタを行なう。プレスパッタはA
rを10sccm、O2をそれぞれ30sccmの流量とし、第1の基板500の温度を
270℃、成膜パワーを3kWの平衡状態に保って行なう。プレスパッタにより、金属膜
501と酸化物膜502の間に極薄い数nm(ここでは3nm)程度の金属酸化膜503
が形成される。金属酸化膜503は、金属膜501の表面が酸化することで形成される。
よって本実施の形態では、金属酸化膜503は酸化タングステンで形成される。
When the oxide film 502 is formed, pre-sputtering is performed in which plasma is generated by blocking the target and the substrate with a shutter as a pre-sputtering step. Prespatter is A
r is set to 10 sccm, O 2 is set to a flow rate of 30 sccm, the temperature of the first substrate 500 is maintained at 270 ° C., and the deposition power is maintained at 3 kW in an equilibrium state. By pre-sputtering, a metal oxide film 503 having a very thin thickness of several nm (here, 3 nm) between the metal film 501 and the oxide film 502 is used.
Is formed. The metal oxide film 503 is formed by oxidizing the surface of the metal film 501.
Therefore, in this embodiment, the metal oxide film 503 is formed using tungsten oxide.

なお本実施の形態では、プレスパッタにより金属酸化膜503を形成しているが、本発
明はこれに限定されない。例えば酸素、または酸素にAr等の不活性ガスを添加し、プラ
ズマにより意図的に金属膜501の表面を酸化し、金属酸化膜503を形成するようにし
ても良い。
Note that although the metal oxide film 503 is formed by pre-sputtering in this embodiment mode, the present invention is not limited to this. For example, oxygen or an inert gas such as Ar may be added to oxygen, and the surface of the metal film 501 may be intentionally oxidized by plasma to form the metal oxide film 503.

次に酸化物膜502を成膜した後、PCVD法を用いて下地膜504を成膜する。ここ
では下地膜504として、酸化窒化珪素膜を膜厚100nm程度となるように成膜する。
そして下地膜504を成膜した後、大気に曝さずに半導体膜505を形成する。半導体膜
505の膜厚は25〜100nm(好ましくは30〜60nm)とする。なお半導体膜5
05は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪
素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用
いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
Next, after an oxide film 502 is formed, a base film 504 is formed by a PCVD method. Here, a silicon oxynitride film is formed as the base film 504 so as to have a thickness of about 100 nm.
Then, after the base film 504 is formed, the semiconductor film 505 is formed without being exposed to the air. The thickness of the semiconductor film 505 is 25 to 100 nm (preferably 30 to 60 nm). Semiconductor film 5
05 may be an amorphous semiconductor or a polycrystalline semiconductor. As the semiconductor, not only silicon but also silicon germanium can be used. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%.

次に図3(B)に示すように、半導体膜505を公知の技術により結晶化する。公知の
結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザ光を用いたレーザ結晶化法
、赤外光を用いたランプアニール結晶化法がある。或いは特開平7−130652号公報
で開示された技術に従って、触媒元素を用いる結晶化法を用いることもできる。
Next, as shown in FIG. 3B, the semiconductor film 505 is crystallized by a known technique. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser crystallization method using laser light, and a lamp annealing crystallization method using infrared light. Alternatively, a crystallization method using a catalytic element can be used according to the technique disclosed in Japanese Patent Application Laid-Open No. 7-130552.

また、なお予め多結晶半導体膜である半導体膜505を、スパッタ法、プラズマCVD
法、熱CVD法などで形成するようにしても良い。
Further, a semiconductor film 505 which is a polycrystalline semiconductor film is previously formed by sputtering, plasma CVD.
It may be formed by a method, a thermal CVD method, or the like.

本実施の形態ではレーザ結晶化により、半導体膜505を結晶化する。連続発振が可能
な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ光を照射することで、大
粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4レーザ(基本波10
64nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。
具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により
高調波に変換し、出力10Wのレーザ光を得る。また非線形光学素子を用いて、高調波を
射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状
のレーザ光に成形して、半導体膜505に照射する。このときのエネルギー密度は0.0
1〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そし
て、走査速度を10〜2000cm/s程度とし、矢印の方向に向かってレーザ光を照射
する。
In this embodiment mode, the semiconductor film 505 is crystallized by laser crystallization. By using a solid-state laser capable of continuous oscillation and irradiating laser light of the second to fourth harmonics of the fundamental wave, a crystal having a large grain size can be obtained. For example, typically, an Nd: YVO 4 laser (fundamental wave 10
It is desirable to use the second harmonic (532 nm) and the third harmonic (355 nm) of 64 nm.
Specifically, laser light emitted from a continuous wave YVO 4 laser is converted into a harmonic by a non-linear optical element to obtain laser light with an output of 10 W. There is also a method of emitting harmonics using a nonlinear optical element. Then, the semiconductor film 505 is irradiated with a laser beam that is preferably shaped into a rectangular or elliptical shape on the irradiation surface by an optical system. The energy density at this time is 0.0
About 1-100 MW / cm < 2 > (preferably 0.1-10 MW / cm < 2 >) is required. And a scanning speed shall be about 10-2000 cm / s, and a laser beam is irradiated toward the direction of an arrow.

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを
照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレー
ザ光とを照射するようにしても良い。
Laser crystallization may be performed by irradiating a continuous wave fundamental laser beam and a continuous wave harmonic laser beam, or a continuous wave fundamental laser beam and a pulsed harmonic laser beam. You may make it irradiate with light.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い
。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度
のばらつきによって生じる閾値のばらつきを抑えることができる。
Note that laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Thereby, roughness of the semiconductor surface due to laser light irradiation can be suppressed, and variation in threshold value caused by variation in interface state density can be suppressed.

上述した半導体膜505へのレーザ光の照射により、結晶性がより高められた半導体膜
506が形成される。次に、図3(C)に示すように半導体膜506をパターニングし、
島状の半導体膜507、508が形成され、該島状の半導体膜507、508を用いてT
FTに代表される各種の半導体素子が形成される。なお本実施の形態では、下地膜504
と島状の半導体膜507、508とが接しているが、半導体素子によっては、下地膜50
4と島状の半導体膜507、508との間に、電極や絶縁膜等が形成されていても良い。
例えば半導体素子の1つであるボトムゲート型のTFTの場合、下地膜504と島状の半
導体膜507、508との間に、ゲート電極とゲート絶縁膜が形成される。
By irradiating the semiconductor film 505 with the laser light, the semiconductor film 506 with higher crystallinity is formed. Next, the semiconductor film 506 is patterned as shown in FIG.
The island-shaped semiconductor films 507 and 508 are formed, and the island-shaped semiconductor films 507 and 508 are used to form T
Various semiconductor elements represented by FT are formed. Note that in this embodiment mode, the base film 504 is used.
And the island-shaped semiconductor films 507 and 508 are in contact with each other.
An electrode, an insulating film, or the like may be formed between 4 and the island-shaped semiconductor films 507 and 508.
For example, in the case of a bottom gate TFT which is one of semiconductor elements, a gate electrode and a gate insulating film are formed between a base film 504 and island-shaped semiconductor films 507 and 508.

本実施の形態では、島状の半導体膜507、508を用いてトップゲート型のTFT5
09、510を形成する(図3(D))。具体的には、島状の半導体膜507、508を
覆うようにゲート絶縁膜511を成膜する。そして、ゲート絶縁膜511上に導電膜を成
膜し、パターニングすることで、ゲート電極512、513を形成する。そして、ゲート
電極512、513や、あるいはレジストを成膜しパターニングしたものをマスクとして
用い、島状の半導体膜507、508にn型を付与する不純物を添加し、ソース領域、ド
レイン領域、さらにはLDD領域等を形成する。なおここではTFT509、510をn
型とするが、p型のTFTの場合は、p型の導電性を付与する不純物を添加する。
In this embodiment mode, a top gate TFT 5 is formed using island-shaped semiconductor films 507 and 508.
09 and 510 are formed (FIG. 3D). Specifically, a gate insulating film 511 is formed so as to cover the island-shaped semiconductor films 507 and 508. Then, a conductive film is formed over the gate insulating film 511 and patterned to form gate electrodes 512 and 513. Then, using the gate electrodes 512 and 513 or a resist film formed and patterned as a mask, an impurity imparting n-type is added to the island-shaped semiconductor films 507 and 508, and the source region, the drain region, and further LDD regions and the like are formed. Here, the TFTs 509 and 510 are n
In the case of a p-type TFT, an impurity imparting p-type conductivity is added.

上記一連の工程によってTFT509、510を形成することができる。なおTFTの
作製方法は、上述した工程に限定されない。
The TFTs 509 and 510 can be formed through the above series of steps. Note that a method for manufacturing a TFT is not limited to the above-described steps.

次にTFT509、510を覆って第1の層間絶縁膜514を成膜する。そして、ゲー
ト絶縁膜511及び第1の層間絶縁膜514にコンタクトホールを形成した後、コンタク
トホールを介してTFT509、510と接続する配線515〜518を、第1の層間絶
縁膜514に接するように形成する。そして配線515〜518を覆うように、第1の層
間絶縁膜514上に第2の層間絶縁膜519を成膜する。
Next, a first interlayer insulating film 514 is formed so as to cover the TFTs 509 and 510. Then, after forming contact holes in the gate insulating film 511 and the first interlayer insulating film 514, wirings 515 to 518 connected to the TFTs 509 and 510 through the contact holes are in contact with the first interlayer insulating film 514. Form. Then, a second interlayer insulating film 519 is formed over the first interlayer insulating film 514 so as to cover the wirings 515 to 518.

そして第2の層間絶縁膜519にコンタクトホールを形成し、該コンタクトホールを介
して配線518と接続する端子520が、第2の層間絶縁膜519上に形成される。なお
本実施の形態では、端子520が配線518を介してTFT510と電気的に接続されて
いるが、半導体素子と端子520との電気的な接続の形態は、これに限定されない。
Then, a contact hole is formed in the second interlayer insulating film 519, and a terminal 520 connected to the wiring 518 through the contact hole is formed on the second interlayer insulating film 519. Note that although the terminal 520 is electrically connected to the TFT 510 through the wiring 518 in this embodiment, the form of electrical connection between the semiconductor element and the terminal 520 is not limited thereto.

次に、第2の層間絶縁膜519及び端子520上に保護層521を形成する。保護層5
21は、後に第2の基板を張り合わせたり剥離したりする際に、第2の層間絶縁膜519
及び端子520の表面を保護することができ、なおかつ第2の基板の剥離後に除去するこ
とが可能な材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレ
ート系、シリコーン系の樹脂を全面に塗布し、焼成することで保護層521を形成するこ
とができる。
Next, a protective layer 521 is formed over the second interlayer insulating film 519 and the terminal 520. Protective layer 5
21 denotes a second interlayer insulating film 519 when the second substrate is attached or peeled later.
In addition, a material that can protect the surface of the terminal 520 and can be removed after the second substrate is peeled is used. For example, the protective layer 521 can be formed by applying an epoxy-based, acrylate-based, or silicone-based resin soluble in water or alcohols over the entire surface and baking it.

本実施の形態ではスピンコートで水溶性樹脂(東亜合成製:VL−WSHL10)を膜
厚30μmとなるように塗布し、仮硬化させるために2分間の露光を行ったあと、UV光
を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させて、保
護層521を形成する(図3(E))。
In this embodiment, a water-soluble resin (manufactured by Toagosei Co., Ltd .: VL-WSHL10) is applied by spin coating so as to have a film thickness of 30 μm, and after exposure for 2 minutes for temporary curing, UV light is applied from the back surface. Exposure is performed for 2.5 minutes and 10 minutes from the surface for a total of 12.5 minutes, followed by main curing to form a protective layer 521 (FIG. 3E).

なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗
布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、
第2の層間絶縁膜519と保護層521を共に同じ溶媒に可溶な有機樹脂を用いる場合、
後の工程において保護層521の除去がスムーズに行なわれるように、第2の層間絶縁膜
519を覆うように、なおかつ第2の層間絶縁膜519と端子520との間に挟まれるよ
うに、無機絶縁膜(SiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜)を形成
しておくことが好ましい。
In addition, when laminating | stacking several organic resin, there exists a possibility that it may melt | dissolve partially at the time of application | coating or baking with the solvent currently used between organic resins, or adhesiveness may become high too much. Therefore,
When the second interlayer insulating film 519 and the protective layer 521 are both made of an organic resin soluble in the same solvent,
In order to smoothly remove the protective layer 521 in a later step, an inorganic layer is formed so as to cover the second interlayer insulating film 519 and to be sandwiched between the second interlayer insulating film 519 and the terminal 520. It is preferable to form an insulating film (SiN x film, SiN x O y film, AlN x film, or AlN x O y film).

次に、後の剥離を行ない易くするために、金属酸化膜503を結晶化させる。結晶化に
より、金属酸化膜503が粒界において割れやすくなり、脆性を高めることができる。本
実施の形態では、420℃〜550℃、0.5〜5時間程度加熱処理を行ない、結晶化を
行なった。
Next, the metal oxide film 503 is crystallized in order to facilitate subsequent peeling. By crystallization, the metal oxide film 503 is easily broken at the grain boundary, and brittleness can be increased. In this embodiment mode, heat treatment is performed at 420 ° C. to 550 ° C. for about 0.5 to 5 hours to perform crystallization.

次に、金属酸化膜503と酸化物膜502の間の密着性、または金属酸化膜503と金
属膜501の間の密着性を部分的に低下させ、剥離開始のきっかけとなる部分を形成する
処理を行なう。具体的には、剥離しようとする領域の周縁に沿って外部から局所的に圧力
を加えて金属酸化膜503の層内または界面近傍の一部に損傷を与える。本実施の形態で
は、ダイヤモンドペンなどの硬い針を金属酸化膜503の端部近傍に垂直に押しつけ、そ
のまま荷重をかけた状態で金属酸化膜503に沿って動かす。好ましくは、スクライバー
装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このよ
うに、剥離を行なう前に、剥離が開始されるきっかけとなるような、密着性の低下した部
分を形成することで、後の剥離工程における不良を低減させることができ、歩留まり向上
につながる。
Next, treatment for partially reducing the adhesion between the metal oxide film 503 and the oxide film 502 or the adhesion between the metal oxide film 503 and the metal film 501 to form a part that triggers the start of peeling. To do. Specifically, pressure is locally applied from the outside along the periphery of the region to be peeled to damage a part of the metal oxide film 503 or a portion near the interface. In this embodiment, a hard needle such as a diamond pen is pressed perpendicularly near the end of the metal oxide film 503 and moved along the metal oxide film 503 with a load applied as it is. Preferably, a scriber device is used, the pushing amount is 0.1 mm to 2 mm, and the pressure is applied. In this way, by forming a portion with reduced adhesion that triggers the start of peeling before peeling, defects in the subsequent peeling step can be reduced, leading to improved yield. .

次いで、両面テープ522を用い、保護層521に第2の基板523を貼り付け、さら
に両面テープ524を用い、第1の基板500に第3の基板525を貼り付ける(図4(
A))。なお両面テープではなく接着剤を用いてもよい。例えば紫外線によって剥離する
接着剤を用いることで、第2の基板剥離の際に半導体素子にかかる負担を軽減させること
ができる。第3の基板525は、後の剥離工程で第1の基板500が破損することを防ぐ
。第2の基板523および第3の基板525としては、第1の基板500よりも剛性の高
い基板、例えば石英基板、半導体基板を用いることが好ましい。
Next, the second substrate 523 is attached to the protective layer 521 using the double-sided tape 522, and the third substrate 525 is attached to the first substrate 500 using the double-sided tape 524 (FIG. 4 (
A)). Note that an adhesive may be used instead of the double-sided tape. For example, by using an adhesive that is peeled off by ultraviolet rays, it is possible to reduce the burden on the semiconductor element when the second substrate is peeled off. The third substrate 525 prevents the first substrate 500 from being damaged in a subsequent peeling step. As the second substrate 523 and the third substrate 525, it is preferable to use a substrate having higher rigidity than the first substrate 500, such as a quartz substrate or a semiconductor substrate.

次いで、金属膜501と酸化物膜502とを物理的に引き剥がす。引き剥がしは、先の
工程において、金属酸化膜503の金属膜501または酸化物膜502に対する密着性が
部分的に低下した領域から開始する。
Next, the metal film 501 and the oxide film 502 are physically peeled off. The peeling starts from a region where the adhesion of the metal oxide film 503 to the metal film 501 or the oxide film 502 is partially lowered in the previous step.

引き剥がしによって、金属膜501と金属酸化膜503の間で分離する部分と、酸化物
膜502と金属酸化膜503の間で分離する部分と、金属酸化膜503自体が双方に分離
する部分とが生じる。そして第2の基板523側に半導体素子(ここではTFT509、
510)が、第3の基板525側に第1の基板500及び金属膜501が、それぞれ張り
付いたまま分離する。引き剥がしは比較的小さな力(例えば、人間の力、ノズルから吹付
けられるガスの風圧、超音波等)で行なうことができる。剥離後の状態を図4(B)に示
す。
A portion separated between the metal film 501 and the metal oxide film 503, a portion separated between the oxide film 502 and the metal oxide film 503, and a portion where the metal oxide film 503 itself is separated into both by peeling. Arise. Then, on the second substrate 523 side, a semiconductor element (here, TFT 509,
510) separates the first substrate 500 and the metal film 501 on the third substrate 525 side while sticking to each other. The peeling can be performed with a relatively small force (for example, a human force, a wind pressure of a gas blown from a nozzle, an ultrasonic wave, etc.). The state after peeling is shown in FIG.

次に、接着剤526でプリント配線基板527と、部分的に金属酸化膜503が付着し
ている酸化物膜502とを接着する(図4(C))。なお本実施の形態では、薄膜集積回
路をベアチップとしてプリント配線基板に実装する例について示すが、パッケージングし
てから実装する場合は、インターポーザにマウントする。
Next, the printed wiring board 527 is bonded to the oxide film 502 to which the metal oxide film 503 is partially attached with an adhesive 526 (FIG. 4C). Note that in this embodiment mode, an example in which a thin film integrated circuit is mounted on a printed wiring board as a bare chip is shown; however, when it is mounted after packaging, it is mounted on an interposer.

この接着の際に、両面テープ522による第2の基板523と保護層521との間の密
着力よりも、接着剤526による酸化物膜502とプリント配線基板527との間の密着
力の方が高くなるように、接着剤526の材料を選択することが重要である。
At the time of adhesion, the adhesion force between the oxide film 502 and the printed wiring board 527 by the adhesive 526 is greater than the adhesion force between the second substrate 523 and the protective layer 521 by the double-sided tape 522. It is important to select the material of the adhesive 526 so that it is high.

なお、金属酸化膜503が酸化物膜502の表面に残存していると、プリント配線基板
527との密着性が悪くなる場合があるので、完全にエッチング等で除去してからプリン
ト配線基板に接着させ、密着性を高めるようにしても良い。
Note that if the metal oxide film 503 remains on the surface of the oxide film 502, the adhesion with the printed wiring board 527 may be deteriorated. To improve the adhesion.

プリント配線基板527として、セラミックス基板、ガラスエポキシ基板、ポリイミド
基板等の公知の材料を用いることができる。なお薄膜集積回路や表示装置において発生し
た熱を拡散させるために、2〜30W/mK程度の高い熱伝導率を有するのが望ましい。
As the printed wiring board 527, a known material such as a ceramic substrate, a glass epoxy substrate, or a polyimide substrate can be used. In order to diffuse the heat generated in the thin film integrated circuit and the display device, it is desirable to have a high thermal conductivity of about 2 to 30 W / mK.

プリント配線基板527上には、パッド530が設けられている。パッド530は、例
えば銅にはんだ、金またはスズをメッキすることで形成されている。
A pad 530 is provided on the printed wiring board 527. The pad 530 is formed, for example, by plating solder, gold or tin on copper.

接着剤526としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の
光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに、銀、ニッ
ケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませて接着剤
526も高い熱伝導性を備えていることが好ましい。
Examples of the adhesive 526 include a reactive curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and various curable adhesives such as an anaerobic adhesive. Furthermore, it is preferable that the adhesive 526 has high thermal conductivity by including powder or filler made of silver, nickel, aluminum, and aluminum nitride.

次に図5(A)に示すように、保護層521から両面テープ522と第2の基板523
を順に、または同時に剥がす。
Next, as shown in FIG. 5A, the double-sided tape 522 and the second substrate 523 are formed from the protective layer 521.
In order or simultaneously.

そして図5(B)に示すように保護層521を除去する。ここでは保護層521に水溶
性の樹脂が使われているので、水に溶かして除去する。保護層521が残留していると不
良の原因となる場合は、除去後の表面に洗浄処理やO2プラズマ処理を施し、残留してい
る保護層521を除去することが好ましい。
Then, as shown in FIG. 5B, the protective layer 521 is removed. Here, since a water-soluble resin is used for the protective layer 521, it is dissolved in water and removed. If the remaining protective layer 521 causes a failure, it is preferable to remove the remaining protective layer 521 by performing a cleaning process or an O 2 plasma process on the surface after the removal.

次に、図5(C)に示すようにワイヤボンディング法を用いて、端子520とパッド5
30をワイヤ532で接続する。マウントと電気的な接続を行なうことで、実装が完了す
る。
Next, as shown in FIG. 5C, the wire bonding method is used to form the terminals 520 and the pads 5.
30 are connected by a wire 532. Mounting is completed by making electrical connection with the mount.

なお、薄膜集積回路をインターポーザ上にマウントしてパッケージングする場合は、気
密封止方式または樹脂封止方式等で封止することができる。気密封止方式を用いる場合、
一般的にはセラミック、金属またはガラス等のケースを用いて封止する。また樹脂封止方
式を用いる場合、具体的にはモールド樹脂等が用いられる。なお必ずしも薄膜集積回路を
封止する必要はないが、パッケージの強度を高めたり、薄膜集積回路において発生した熱
を放熱したり、隣接する回路からの電磁ノイズを遮ったりすることができる。
Note that when a thin film integrated circuit is mounted over an interposer and packaged, it can be sealed by an airtight sealing method, a resin sealing method, or the like. When using the hermetic sealing method,
Generally, sealing is performed using a case such as ceramic, metal, or glass. When using a resin sealing method, specifically, a mold resin or the like is used. Note that the thin film integrated circuit is not necessarily sealed, but the strength of the package can be increased, heat generated in the thin film integrated circuit can be dissipated, and electromagnetic noise from adjacent circuits can be blocked.

なお本実施の形態では、金属膜501としてタングステンを用いているが、本発明にお
いて金属膜はこの材料に限定されない。その表面に金属酸化膜503が形成され、該金属
酸化膜503を結晶化することで基板を引き剥がすことができるような金属を含む材料で
あれば良い。例えば、Wの他にTiN、WN、Mo等を用いることができる。またこれら
の合金を金属膜として用いる場合、その組成比によって結晶化の際の加熱処理の最適な温
度が異なる。よって組成比を調整することで、半導体素子の作製工程にとって妨げとなら
ない温度で加熱処理を行なうことができ、半導体素子のプロセスの選択肢が制限されにく
い。
Note that in this embodiment mode, tungsten is used for the metal film 501, but the metal film is not limited to this material in the present invention. Any metal-containing material may be used as long as a metal oxide film 503 is formed on the surface and the substrate can be peeled off by crystallizing the metal oxide film 503. For example, TiN, WN, Mo or the like can be used in addition to W. Further, when these alloys are used as metal films, the optimum temperature for the heat treatment during crystallization differs depending on the composition ratio. Therefore, by adjusting the composition ratio, heat treatment can be performed at a temperature that does not interfere with the manufacturing process of the semiconductor element, and options for the process of the semiconductor element are not easily limited.

なおレーザ結晶化の際、各薄膜集積回路を、レーザ光のビームスポットの走査方向に対
して垂直な方向における幅に収まる領域に形成することで、薄膜集積回路が、ビームスポ
ットの長軸の両端に形成される結晶性の劣った領域(エッジ)を横切るのを防ぎ、少なく
とも結晶粒界のほとんど存在しない半導体膜を、薄膜集積回路内の半導体素子に用いるこ
とができる。
During laser crystallization, each thin film integrated circuit is formed in a region that fits in a width in a direction perpendicular to the scanning direction of the beam spot of the laser beam, so that the thin film integrated circuit can be Thus, a semiconductor film which is prevented from crossing an inferior crystallinity region (edge) formed at least and has almost no crystal grain boundary can be used for a semiconductor element in a thin film integrated circuit.

上記作製方法によって、トータルの膜厚1μm以上5μm以下、代表的には2μm程度
の飛躍的に薄い薄膜集積回路を形成することができる。なお薄膜集積回路の厚さには、半
導体素子自体の厚さのみならず、金属酸化膜と半導体素子との間に設けた絶縁膜の厚さと
、半導体素子を形成した後に覆う層間絶縁膜の厚さと、端子の厚さとを含める。
By the above manufacturing method, a remarkably thin thin film integrated circuit having a total film thickness of 1 μm to 5 μm, typically about 2 μm, can be formed. Note that the thickness of the thin film integrated circuit includes not only the thickness of the semiconductor element itself, but also the thickness of the insulating film provided between the metal oxide film and the semiconductor element, and the thickness of the interlayer insulating film that is covered after the semiconductor element is formed. And the thickness of the terminal.

次に、図6を用いて、本発明の表示装置の作製方法について説明する。   Next, a method for manufacturing a display device of the present invention will be described with reference to FIGS.

図6は、プリント配線基板6000上に、接着剤6001によってマウントされた表示
装置6002の断面図に相当する。図6では、表示装置6002として液晶表示装置を用
いた例を示す。
6 corresponds to a cross-sectional view of a display device 6002 mounted on a printed wiring board 6000 with an adhesive 6001. FIG. FIG. 6 illustrates an example in which a liquid crystal display device is used as the display device 6002.

図6に示す表示装置6002では、まず図3(A)に示した作製方法に従って、半導体
膜まで形成する。そして該半導体膜を用いたTFT6003と、該TFT6003を覆っ
ている無機絶縁膜で形成されたパッシベーション膜6015と、層間絶縁膜6005と、
該TFT6003に電気的に接続され、なおかつ層間絶縁膜6005上に形成された画素
電極6004と、同じく層間絶縁膜6005上に形成された表示装置6002用の端子6
006と、画素電極6004を覆っている配向膜6007とを形成する。そして配向膜6
007にはラビング処理を施しておく。また配向膜6007を形成する前に、絶縁膜を用
いてスペーサ6008を形成しても良い。なお端子6006は、配向膜6007によって
覆われず、露出させるようにする。
In the display device 6002 illustrated in FIG. 6, first, a semiconductor film is formed in accordance with the manufacturing method illustrated in FIG. A TFT 6003 using the semiconductor film, a passivation film 6015 formed of an inorganic insulating film covering the TFT 6003, an interlayer insulating film 6005,
The pixel electrode 6004 that is electrically connected to the TFT 6003 and formed on the interlayer insulating film 6005 and the terminal 6 for the display device 6002 that is also formed on the interlayer insulating film 6005.
006 and an alignment film 6007 covering the pixel electrode 6004 are formed. And the alignment film 6
In 007, a rubbing process is performed. Further, the spacer 6008 may be formed using an insulating film before the alignment film 6007 is formed. Note that the terminal 6006 is not covered with the alignment film 6007 but is exposed.

そして、図3(E)に示した作製方法に従って、配向膜6007上に保護膜を形成し、
図4(A)〜図5(B)に示した工程に従って、第1の基板を剥離した後、プリント配線
基板にマウントし、第2の基板と保護膜を除去する。
Then, a protective film is formed over the alignment film 6007 in accordance with the manufacturing method illustrated in FIG.
In accordance with the steps shown in FIGS. 4A to 5B, the first substrate is peeled off, then mounted on a printed wiring board, and the second substrate and the protective film are removed.

そして別途形成しておいた対向基板6009を、シール材6010を用いて配向膜60
07に貼り合わせる。シール材にはフィラーが混入されていても良い。対向基板6009
は、その厚さが数百μm程度の基板6011上に、透明導電膜からなる対向電極6012
と、ラビング処理が施された配向膜6013が形成されている。なおこれらに加えて、カ
ラーフィルタや、ディスクリネーションを防ぐための遮蔽膜などが形成されていても良い
。また、偏光板6014を、対向基板6009の対向電極6012が形成されている面と
は逆の面に、貼り合わせておく。
Then, the counter substrate 6009 that is separately formed is aligned with the alignment film 60 using a sealant 6010.
Paste to 07. A filler may be mixed in the sealing material. Counter substrate 6009
Is a counter electrode 6012 made of a transparent conductive film on a substrate 6011 having a thickness of about several hundred μm.
Thus, an alignment film 6013 subjected to rubbing treatment is formed. In addition to these, a color filter, a shielding film for preventing disclination, and the like may be formed. Further, the polarizing plate 6014 is attached to a surface opposite to the surface where the counter electrode 6012 of the counter substrate 6009 is formed.

なお基板6011はプラスチック基板を用いることができる。プラスチック基板として
は、極性基のついたノルボルネン樹脂からなるARTON:JSR製を用いることができ
る。また、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、
ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエー
テルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PE
I)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド
などのプラスチック基板を用いることができる。
Note that a plastic substrate can be used as the substrate 6011. As the plastic substrate, ARTON: JSR made of norbornene resin with a polar group can be used. In addition, polyethylene terephthalate (PET), polyethersulfone (PES),
Polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PE
A plastic substrate such as I), polyarylate (PAR), polybutylene terephthalate (PBT), or polyimide can be used.

そして液晶6025を注入して封止し、表示装置が完成する。そして表示装置6002
用の端子6006と、プリント配線基板6000に設けられたリードとを、ワイヤボンデ
ィング法等を用いて、電気的に接続することで、実装が完了する。
Then, liquid crystal 6025 is injected and sealed to complete the display device. The display device 6002
Mounting is completed by electrically connecting the terminal 6006 for use with the leads provided on the printed wiring board 6000 using a wire bonding method or the like.

なお本実施の形態では、表示装置の作製工程において、第1の基板を剥離した後プリン
ト配線基板にマウントしているが、本発明はこれに限定されない。表示装置の土台となる
基板を別途用意し、第1の基板を剥離した後、該土台となる基板に貼り合わせるようにし
ても良い。そして、プリント配線基板に、該土台となる基板ごとマウントするようにして
も良い。この場合、表示装置が完成してからプリント配線基板に該表示装置をマウントす
ることが可能である。つまり、液晶表示装置の場合、液晶を注入して封止することで表示
装置を完成させてから、プリント配線基板にマウントすることができる。例えば発光装置
では、表示素子である発光素子の作製は、電界発光層の成膜や陰極の成膜などの工程が含
まれるので、プリント配線基板上において行なうのが難しい。よって発光装置の場合、土
台となる基板を用い、表示装置を完成させてから、プリント配線基板にマウントする方法
が有効である。
Note that in this embodiment mode, in the manufacturing process of the display device, the first substrate is peeled and then mounted on the printed wiring board; however, the present invention is not limited to this. A substrate serving as a base of the display device may be separately prepared, and after the first substrate is peeled off, the substrate may be bonded to the base substrate. And you may make it mount the board | substrate used as this foundation on a printed wiring board. In this case, the display device can be mounted on the printed wiring board after the display device is completed. That is, in the case of a liquid crystal display device, it is possible to mount the liquid crystal display device on a printed wiring board after completing the display device by injecting and sealing liquid crystal. For example, in a light-emitting device, a light-emitting element that is a display element is difficult to perform on a printed wiring board because it includes steps such as formation of an electroluminescent layer and formation of a cathode. Therefore, in the case of a light emitting device, it is effective to mount a substrate on a printed wiring board after a display device is completed using a base substrate.

なお、図6に示した液晶表示装置は反射型であるが、バックライトの搭載が可能であれ
ば透過型であってもよい。反射型の液晶表示装置の場合、画像の表示を行なうために消費
される電力を透過型よりも抑えることができる。透過型の液晶表示装置の場合、反射型と
異なり暗いところでの画像の認識が容易になる。
Note that the liquid crystal display device illustrated in FIG. 6 is a reflective type, but may be a transmissive type as long as a backlight can be mounted. In the case of a reflective liquid crystal display device, the power consumed to display an image can be suppressed as compared with the transmissive type. In the case of a transmissive liquid crystal display device, unlike a reflective type, it is easy to recognize an image in a dark place.

なお本発明で用いる表示装置は、顔写真で人物を識別できる程度の解像度を有している
ことが必要である。よって、証明写真の代わりに用いるのならば、少なくともQVGA(
320×240)程度の解像度が必要であると考えられる。
Note that the display device used in the present invention needs to have a resolution that can identify a person by a facial photograph. Therefore, if it is used instead of ID photo, at least QVGA (
It is considered that a resolution of about 320 × 240) is necessary.

プリント配線基板への薄膜集積回路、表示装置の実装が完了したら、プリント配線基板
を封止材で封止する。カードの封止には一般的に用いられている材料を使用することがで
き、例えばポリエステル、アクリル酸、ポリ酢酸ビニル、プロピレン、塩化ビニル、アク
リロニトリルブタジエンスチレン樹脂、ポリエチレンテレフタレート等の高分子材料を用
いることが可能である。なお封止の際、表示装置の画素部が露出するようにし、なおかつ
接触型のICカードの場合は、画素部に加えて接続端子も露出するようにする。封止によ
って、図1(A)に示したような外観を有するICカードを形成することができる。
When the mounting of the thin film integrated circuit and the display device on the printed wiring board is completed, the printed wiring board is sealed with a sealing material. Commonly used materials can be used for sealing the card. For example, polymer materials such as polyester, acrylic acid, polyvinyl acetate, propylene, vinyl chloride, acrylonitrile butadiene styrene resin, and polyethylene terephthalate are used. It is possible. Note that the pixel portion of the display device is exposed at the time of sealing, and in the case of a contact type IC card, the connection terminal is also exposed in addition to the pixel portion. By sealing, an IC card having an appearance as shown in FIG. 1A can be formed.

次に、薄膜集積回路と表示装置の構成の一形態について説明する。図7に、本発明のI
Cカードに搭載された薄膜集積回路201と表示装置202のブロック図を示す。
Next, one mode of a thin film integrated circuit and a display device is described. FIG. 7 shows the I of the present invention.
A block diagram of a thin film integrated circuit 201 and a display device 202 mounted on a C card is shown.

薄膜集積回路201に設けられたインターフェース203を介して、プリント配線基板
に設けられた接続端子215との間で、信号の送受信が行なわれる。またインターフェー
ス203を介して接続端子215からの電源電圧の供給も行なわれる。
Signals are transmitted / received to / from the connection terminals 215 provided on the printed wiring board via the interface 203 provided in the thin film integrated circuit 201. In addition, a power supply voltage is supplied from the connection terminal 215 via the interface 203.

また図7に示す薄膜集積回路201には、CPU204、ROM205、RAM206
、EEPROM207、コプロセッサ208、コントローラ209が設けられている。
7 includes a CPU 204, a ROM 205, and a RAM 206.
, An EEPROM 207, a coprocessor 208, and a controller 209 are provided.

CPU204によって、ICカードの全ての処理が制御されており、ROM205には
、CPU204において用いられる各種プログラムが記憶されている。コプロセッサ20
8は、メインとなるCPU204の働きを助ける副プロセッサであり、RAM206は端
末装置との間の通信時のバッファとして機能する他、データ処理時の作業エリアとしても
用いられる。そしてEEPROM207は、信号として入力されたデータを定められたア
ドレスに記憶する。
The CPU 204 controls all processing of the IC card, and the ROM 205 stores various programs used in the CPU 204. Coprocessor 20
Reference numeral 8 denotes a sub processor that assists the main CPU 204. The RAM 206 functions as a buffer for communication with the terminal device and is also used as a work area for data processing. The EEPROM 207 stores data input as a signal at a predetermined address.

なお、顔写真などの画像データを、書き換え可能な状態で記憶させるならばEEPRO
M207に記憶し、書き換えが不可能な状態で記憶させるならばROM205に記憶する
。また別途画像データの記憶用のメモリを用意しておいても良い。
If image data such as a facial photograph is stored in a rewritable state, EEPRO
If it is stored in the M207 and cannot be rewritten, it is stored in the ROM 205. A separate memory for storing image data may be prepared.

コントローラ209は、画像データを含む信号に表示装置202の仕様に合わせてデー
タ処理を施し、ビデオ信号として表示装置202に供給する。またコントローラ209は
、接続端子215から入力された電源電圧や各種信号をもとに、Hsync信号、Vsy
nc信号、クロック信号CLK、交流電圧(AC Cont)等を生成し、表示装置202に供
給する。
The controller 209 performs data processing on a signal including image data in accordance with the specification of the display device 202 and supplies the signal to the display device 202 as a video signal. In addition, the controller 209 determines the Hsync signal, Vsy, based on the power supply voltage and various signals input from the connection terminal 215.
An nc signal, a clock signal CLK, an alternating voltage (AC Cont), and the like are generated and supplied to the display device 202.

表示装置202には、表示素子が各画素に設けられた画素部210と、前記画素部21
0に設けられた画素を選択する走査線駆動回路211と、選択された画素にビデオ信号を
供給する信号線駆動回路212とが設けられている。
The display device 202 includes a pixel portion 210 in which a display element is provided for each pixel, and the pixel portion 21.
A scanning line driving circuit 211 for selecting a pixel provided in 0 and a signal line driving circuit 212 for supplying a video signal to the selected pixel are provided.

なお図7に示した薄膜集積回路201と表示装置202の構成は一例であり、本発明は
この構成に限定されない。表示装置202は画像を表示する機能を有していれば良く、ア
クティブ型であってもパッシブ型であっても良い。また薄膜集積回路201は表示装置2
02の駆動を制御する信号を表示装置202に供給することができる機能を有していれば
良い。
Note that the structures of the thin film integrated circuit 201 and the display device 202 illustrated in FIG. 7 are examples, and the present invention is not limited to this structure. The display device 202 only needs to have a function of displaying an image, and may be an active type or a passive type. Further, the thin film integrated circuit 201 includes the display device 2.
It is only necessary to have a function of supplying a signal for controlling the driving of 02 to the display device 202.

このように顔写真のデータを、表示装置において表示させることで、印刷法を用いた場
合に比べて顔写真のすり替えを困難にすることができる。さらに顔写真のデータをROM
等の書き換えが不可のメモリに記憶することで、偽造されるのを防ぐことができ、ICカ
ードのセキュリティをより確保することができる。また、無理にICカードを分解すると
ROMが壊れるような構成にしておけば、より確実に偽造を防止することができる。
Thus, by displaying the face photograph data on the display device, it is possible to make it difficult to replace the face photograph as compared with the case where the printing method is used. Furthermore, ROM of photo data
For example, it can be prevented from being counterfeited and the security of the IC card can be further ensured. Also, if the ROM is broken if the IC card is forcibly disassembled, forgery can be prevented more reliably.

また表示装置に用いられる半導体膜や絶縁膜等に、シリアルナンバーを刻印しておけば
、例えばROMに画像データを記憶させる前のICカードが、盗難等により第三者に不正
に渡ったとしても、シリアルナンバーからその流通のルートをある程度割り出すことが可
能である。この場合、復元不可能な程度に表示装置を分解しないと消せないような位置に
、シリアルナンバーを刻印しておくとより効果的である。
Also, if a serial number is engraved on a semiconductor film or an insulating film used in a display device, for example, even if an IC card before storing image data in a ROM is illegally passed to a third party due to theft or the like It is possible to determine the distribution route to some extent from the serial number. In this case, it is more effective to mark the serial number at a position where the display device cannot be erased unless it is disassembled to such an extent that it cannot be restored.

本発明のICカードは、薄膜集積回路がシリコンウェハで作製したものに比べて飛躍的
に薄いので、ICカードの決められた容積の中により多くの薄膜集積回路を積層させて実
装することができる。よってプリント配線基板上にレイアウトされる薄膜集積回路の面積
を抑えつつ、回路規模やメモリ容量をより大きくすることができ、ICカードをより高機
能化することができる。
Since the IC card of the present invention is remarkably thin as compared with a thin film integrated circuit made of a silicon wafer, more thin film integrated circuits can be stacked and mounted in a predetermined volume of the IC card. . Therefore, the circuit scale and the memory capacity can be increased while suppressing the area of the thin film integrated circuit laid out on the printed wiring board, and the IC card can have higher functionality.

また、半導体素子の作製工程における加熱処理の温度に対し、プラスチック基板は耐性
が低く用いることが難しい。しかし本発明では、加熱処理を含む作製工程は温度に対する
耐性が比較的高いガラス基板やシリコンウェハ等を用い、該作製工程が終了してから半導
体素子をプラスチック基板上に移すことができるので、ガラス基板などに比べて薄いプラ
スチック基板を用いることができる。そして、ガラス基板の上に形成されている表示装置
の厚さが、せいぜい2、3mm程度であるのに対し、本発明ではプラスチック基板を用い
ることで、表示装置の厚さを0.5mm程度、より望ましくは0.02mm程度と飛躍的
に薄くすることができる。よって、ICカードへの搭載も可能となり、よりICカードを
高機能化させることができる。
In addition, it is difficult to use a plastic substrate because it has low resistance to the temperature of heat treatment in the manufacturing process of the semiconductor element. However, in the present invention, a glass substrate or a silicon wafer having a relatively high resistance to temperature is used for a manufacturing process including heat treatment, and a semiconductor element can be transferred onto a plastic substrate after the manufacturing process is completed. A plastic substrate that is thinner than a substrate or the like can be used. And while the thickness of the display device formed on the glass substrate is at most about 2 or 3 mm, in the present invention, by using a plastic substrate, the thickness of the display device is about 0.5 mm, More desirably, the thickness can be drastically reduced to about 0.02 mm. Therefore, it can be mounted on an IC card, and the IC card can be further enhanced.

なお、本発明のICカードは接触型に限定されず、非接触型であっても良い。図8を用
いて、非接触型の本発明のICカードの構成を示す。
The IC card of the present invention is not limited to the contact type, and may be a non-contact type. The configuration of the non-contact type IC card of the present invention will be described with reference to FIG.

図8(A)に、非接触型のICカードに封止されているプリント配線基板301の構成
を示す。図8(A)に示すように、プリント配線基板301には、表示装置302と薄膜
集積回路303が実装されており、表示装置302と薄膜集積回路303はリード304
を介して電気的に接続されている。なお、図8(A)では、プリント配線基板301の一
方の面に薄膜集積回路303と表示装置302とが共に実装されているが、本発明はこれ
に限定されない。プリント配線基板301の一方の面に表示装置302が実装され、他方
の面に薄膜集積回路303が実装されていても良い。
FIG. 8A shows a structure of a printed wiring board 301 sealed with a non-contact type IC card. As shown in FIG. 8A, a display device 302 and a thin film integrated circuit 303 are mounted on a printed wiring board 301, and the display device 302 and the thin film integrated circuit 303 are connected to leads 304.
It is electrically connected via. In FIG. 8A, the thin film integrated circuit 303 and the display device 302 are mounted on one surface of the printed wiring board 301; however, the present invention is not limited to this. The display device 302 may be mounted on one surface of the printed wiring board 301 and the thin film integrated circuit 303 may be mounted on the other surface.

図8(B)に、図8(A)に示したプリント配線基板301の、裏側の構成を示す。図
8(B)に示すように、プリント配線基板301にアンテナコイル305が実装されてい
る。アンテナコイル305により、端末装置との間のデータの送受信を、電磁誘導を用い
て非接触で行なうことができるので、接触型に比べてICカードが物理的な磨耗や損傷を
受けにくい。
FIG. 8B shows a configuration of the back side of the printed wiring board 301 shown in FIG. As shown in FIG. 8B, an antenna coil 305 is mounted on a printed wiring board 301. Since the antenna coil 305 can transmit and receive data to and from the terminal device in a non-contact manner using electromagnetic induction, the IC card is less susceptible to physical wear and damage than the contact type.

図8(B)では、アンテナコイル305が作り込まれたプリント配線基板301を用い
る例を示しているが、別途作製しておいたアンテナコイルをプリント配線基板301に実
装するようにしても良い。例えば銅線などをコイル状に巻き、100μm程度の厚さを有
する2枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイ
ルとして用いることができる。
Although FIG. 8B illustrates an example in which the printed wiring board 301 in which the antenna coil 305 is formed is used, a separately manufactured antenna coil may be mounted on the printed wiring board 301. For example, a coil formed by winding a copper wire or the like and sandwiching the copper wire between two plastic films having a thickness of about 100 μm can be used as an antenna coil.

また図8(B)では、1つのICカードにアンテナコイル305が1つだけ用いられて
いるが、図8(C)に示すようにアンテナコイル305が複数用いられていても良い。
In FIG. 8B, only one antenna coil 305 is used for one IC card, but a plurality of antenna coils 305 may be used as shown in FIG. 8C.

次に、非接触型のICカードにおける、薄膜集積回路と表示装置の構成の一形態につい
て説明する。図9に、本発明のICカードに搭載された薄膜集積回路401と表示装置4
02のブロック図を示す。
Next, one mode of a thin film integrated circuit and a display device in a non-contact type IC card will be described. FIG. 9 shows the thin film integrated circuit 401 and the display device 4 mounted on the IC card of the present invention.
A block diagram of 02 is shown.

400は入力用アンテナコイルであり、413は出力用アンテナコイルである。また4
03aは入力用インターフェースであり、403bは出力用インターフェースである。な
お各種アンテナコイルの数は、図9に示した数に限定されない。
Reference numeral 400 denotes an input antenna coil, and reference numeral 413 denotes an output antenna coil. 4
03a is an input interface, and 403b is an output interface. The number of various antenna coils is not limited to the number shown in FIG.

図9に示す薄膜集積回路401には、図7の場合と同様に、CPU404、ROM40
5、RAM406、EEPROM407、コプロセッサ408、コントローラ409が設
けられている。また表示装置402には、画素部410と、走査線駆動回路411と、信
号線駆動回路412とが設けられている。
As in the case of FIG. 7, the thin film integrated circuit 401 shown in FIG.
5, a RAM 406, an EEPROM 407, a coprocessor 408, and a controller 409. Further, the display device 402 is provided with a pixel portion 410, a scanning line driver circuit 411, and a signal line driver circuit 412.

入力用アンテナコイル400によって、端末装置から入力された交流の電源電圧や各種
信号は、入力用インターフェース403aにおいて波形整形されたり直流化されたりし、
各種回路に供給される。また薄膜集積回路401から出力される出力信号は、出力用イン
ターフェース403bにおいて変調され、出力用アンテナコイル413によって端末装置
に送られる。
The input power supply voltage and various signals input from the terminal device by the input antenna coil 400 are subjected to waveform shaping or DC conversion in the input interface 403a.
Supplied to various circuits. The output signal output from the thin film integrated circuit 401 is modulated by the output interface 403b and sent to the terminal device by the output antenna coil 413.

図10(A)に入力用インターフェース403aのより詳しい構成を示す。図10(A
)に示す入力用インターフェース403aは、整流回路420と、復調回路421とが設
けられている。入力用アンテナコイル400から入力された交流の電源電圧は、整流回路
420において整流化され、直流の電源電圧として薄膜集積回路401内の各種回路に供
給される。また、入力用アンテナコイル400から入力された交流の各種信号は、復調回
路421において復調され、薄膜集積回路401内の各種回路に供給される。
FIG. 10A shows a more detailed configuration of the input interface 403a. FIG.
) Is provided with a rectifier circuit 420 and a demodulation circuit 421. The AC power supply voltage input from the input antenna coil 400 is rectified in the rectifier circuit 420 and supplied to various circuits in the thin film integrated circuit 401 as a DC power supply voltage. In addition, various AC signals input from the input antenna coil 400 are demodulated by the demodulation circuit 421 and supplied to various circuits in the thin film integrated circuit 401.

図10(B)に出力用インターフェース403bのより詳しい構成を示す。図10(B
)に示す出力用インターフェース403bは、変調回路423と、アンプ424とが設け
られている。薄膜集積回路401内の各種回路から出力用インターフェース403bに入
力された各種信号は、変調回路423において変調され、アンプ424において増幅また
は緩衝増幅された後、出力用アンテナコイル413から端末装置に送られる。
FIG. 10B shows a more detailed configuration of the output interface 403b. FIG. 10 (B
The output interface 403b shown in FIG. 4 includes a modulation circuit 423 and an amplifier 424. Various signals input to the output interface 403b from various circuits in the thin film integrated circuit 401 are modulated in the modulation circuit 423, amplified or buffered in the amplifier 424, and then sent from the output antenna coil 413 to the terminal device. .

なお本実施の形態では、非接触型としてコイルアンテナを用いた例を示したが、非接触
型のICカードはこれに限定されず、発光素子や光センサ等を用いて光でデータの送受信
を行なうようにしても良い。
Note that in this embodiment mode, an example in which a coil antenna is used as a non-contact type is shown; however, a non-contact type IC card is not limited to this, and data can be transmitted and received by light using a light emitting element, an optical sensor, or the like. You may make it do.

また本実施の形態では、アンテナコイルや接続端子を介してリーダライタから電源電圧
が供給されている例について示したが、本発明はこれに限定されない。例えば、リチウム
電池等の超薄型の電池を内蔵していても良いし、太陽電池を備えていても良い。
In this embodiment mode, an example in which a power supply voltage is supplied from a reader / writer via an antenna coil or a connection terminal is described; however, the present invention is not limited to this. For example, an ultra-thin battery such as a lithium battery may be incorporated, or a solar battery may be provided.

このように本発明では、シリコンウェハに比べて安価で大型のガラス基板を用いること
ができるので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産
することができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用
することも可能なので、コストを削減することができる。
As described above, in the present invention, since a large-sized glass substrate that is cheaper than a silicon wafer can be used, a thin film integrated circuit can be mass-produced at a lower cost and with a higher throughput. Can be suppressed. Further, since the substrate can be used repeatedly, the cost can be reduced.

また本発明では飛躍的に薄い薄膜集積回路を形成することができるので、回路規模やメ
モリ容量のより大きい薄膜集積回路を、ICカードの限られた容積の中により多く搭載す
ることができる。また表示装置を薄さ0.05mm以上1mm以下のICカードに搭載す
ることが可能な程度の厚さで形成することができる。したがって、小型化、軽量化を妨げ
ずにICカードの多機能を実現することができる。
Further, in the present invention, since a thin film integrated circuit can be remarkably thinned, a larger number of thin film integrated circuits having a larger circuit scale and memory capacity can be mounted in a limited volume of the IC card. In addition, the display device can be formed with a thickness that allows the display device to be mounted on an IC card having a thickness of 0.05 mm to 1 mm. Therefore, the multi-function of the IC card can be realized without hindering the reduction in size and weight.

またプリント配線基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが
可能なので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼
り付けられるような、曲面を有する形状にICカードを形成することも可能である。
In addition, since a thin film integrated circuit and a display device can be attached to match the shape of the printed wiring board, the degree of freedom of the shape of the IC card is increased. Therefore, for example, the IC card can be formed in a shape having a curved surface that can be attached to a cylindrical bin or the like.

以下、本発明の実施例について説明する。 Examples of the present invention will be described below.

(実施例1)
本実施例では、接触型のICカードに搭載されているインターポーザと薄膜集積回路と
の電気的な接続の仕方について説明する。
Example 1
In this embodiment, an electrical connection method between an interposer mounted on a contact type IC card and a thin film integrated circuit will be described.

図11(A)に、ワイヤボンディング法でインターポーザに接続されている薄膜集積回
路の、断面構造を表す斜視図を示す。601はインターポーザ、602は薄膜集積回路に
相当する。薄膜集積回路602はインターポーザ601上に、マウント用の接着剤604
によりマウントされている。
FIG. 11A is a perspective view showing a cross-sectional structure of a thin film integrated circuit connected to an interposer by a wire bonding method. Reference numeral 601 corresponds to an interposer, and 602 corresponds to a thin film integrated circuit. The thin film integrated circuit 602 is mounted on the interposer 601 with an adhesive 604 for mounting.
Mounted by.

また図11(A)に示すインターポーザ601には、薄膜集積回路602がマウントさ
れている面の裏の面側に、接続端子605が設けられている。そしてインターポーザ60
1に設けられたパッド606は、インターポーザ601に設けられたコンタクトホールを
介して、接続端子605と電気的に接続している。
In addition, in the interposer 601 illustrated in FIG. 11A, a connection terminal 605 is provided on the back surface side of the surface on which the thin film integrated circuit 602 is mounted. And interposer 60
The pad 606 provided in 1 is electrically connected to the connection terminal 605 through a contact hole provided in the interposer 601.

なお本実施例では、接続端子605とパッド606とがコンタクトホールを介して直接
接続しているが、例えばインターポーザ601の内部において多層化された配線を設け、
該配線を介して電気的に接続されるようにしても良い。
In this embodiment, the connection terminal 605 and the pad 606 are directly connected via a contact hole. For example, a multi-layered wiring is provided inside the interposer 601.
You may make it electrically connect through this wiring.

そして、図11(A)では、薄膜集積回路602とパッド606とが、ワイヤ607に
よって電気的に接続されている。図11(B)に、図11(A)に示したパッケージの断
面図を示す。薄膜集積回路602には半導体素子609が設けられており、また薄膜集積
回路602のインターポーザ601が設けられている側とは反対側に、薄膜集積回路用の
パッド608が設けられている。パッド608は該半導体素子609と電気的に接続され
ている。そして薄膜集積回路用のパッド608は、インターポーザ601に設けられたパ
ッド606と、ワイヤ607によって接続されている。
In FIG. 11A, the thin film integrated circuit 602 and the pad 606 are electrically connected by a wire 607. FIG. 11B is a cross-sectional view of the package illustrated in FIG. The thin film integrated circuit 602 is provided with a semiconductor element 609, and a thin film integrated circuit pad 608 is provided on the side of the thin film integrated circuit 602 opposite to the side where the interposer 601 is provided. The pad 608 is electrically connected to the semiconductor element 609. The thin film integrated circuit pad 608 is connected to the pad 606 provided in the interposer 601 by a wire 607.

次に図11(C)に、フリップチップ法を用いてインターポーザに接続されている薄膜
集積回路の断面図を示す。図11(C)に示すパッケージは、薄膜集積回路622にソル
ダーボール627が設けられている。ソルダーボール627は、薄膜集積回路622のイ
ンターポーザ621側に設けられており、同じく薄膜集積回路622に設けられたパッド
628に接続されている。そして薄膜集積回路622に設けられている半導体素子629
が、パッド628と接続されている。パッド628は、半導体素子629としてTFTを
用いる場合、該TFTのゲート電極と同じ導電膜から形成されていても良い。
Next, FIG. 11C is a cross-sectional view of a thin film integrated circuit connected to an interposer using a flip chip method. In the package illustrated in FIG. 11C, a solder ball 627 is provided on the thin film integrated circuit 622. The solder ball 627 is provided on the interposer 621 side of the thin film integrated circuit 622 and is connected to a pad 628 similarly provided in the thin film integrated circuit 622. Then, a semiconductor element 629 provided in the thin film integrated circuit 622 is used.
Is connected to the pad 628. In the case where a TFT is used as the semiconductor element 629, the pad 628 may be formed of the same conductive film as the gate electrode of the TFT.

ソルダーボール627は、インターポーザ621に設けられたパッド626と接続され
ている。そして図11(C)では、ソルダーボール627間の隙間を埋めるように、アン
ダーフィル624が設けられている。またインターポーザ621の接続端子625は、イ
ンターポーザ621の薄膜集積回路622がマウントされている側とは反対の側に設けら
れている。そしてインターポーザ621に設けられたパッド626は、インターポーザ6
25に設けられたコンタクトホールを介して、接続端子625と電気的に接続している。
The solder ball 627 is connected to a pad 626 provided on the interposer 621. In FIG. 11C, an underfill 624 is provided so as to fill a gap between the solder balls 627. The connection terminal 625 of the interposer 621 is provided on the side opposite to the side on which the thin film integrated circuit 622 of the interposer 621 is mounted. The pad 626 provided on the interposer 621 is connected to the interposer 6.
The connection terminal 625 is electrically connected through a contact hole provided in 25.

フリップチップ法の場合、接続すべきパッドの数が増加しても、ワイヤボンディング法
に比べて、比較的パッド間のピッチを広く確保することができるので、端子数の多い薄膜
集積回路の接続に向いている。
In the case of the flip chip method, even if the number of pads to be connected is increased, a relatively wide pitch between pads can be secured as compared with the wire bonding method, so that a thin film integrated circuit having a large number of terminals can be connected. It is suitable.

次に図11(D)に、フリップチップ法を用いて積層されている薄膜集積回路の断面図
を示す。図11(D)では、インターポーザ633上に2つの薄膜集積回路630、63
1が積層されている。そしてインターポーザ633に設けられたパッド636と、薄膜集
積回路630との電気的な接続は、ソルダーボール634を用いて行なわれている。また
、薄膜集積回路630と薄膜集積回路631との電気的な接続も、ソルダーボール632
を用いて行なわれている。
Next, FIG. 11D is a cross-sectional view of thin film integrated circuits which are stacked using a flip chip method. In FIG. 11D, two thin film integrated circuits 630 and 63 are formed over the interposer 633.
1 is laminated. The pads 636 provided on the interposer 633 are electrically connected to the thin film integrated circuit 630 by using solder balls 634. Further, electrical connection between the thin film integrated circuit 630 and the thin film integrated circuit 631 is also performed by the solder ball 632.
It is done using.

なお図11(A)〜図11(D)では、薄膜集積回路がベアチップとしてインターポー
ザにマウントされた例を示したが、本発明では薄膜集積回路がパッケージングされてから
マウントされていても良い。この場合も、薄膜集積回路とインターポーザとの電気的な接
続は、ソルダーボールを用いたものであっても、ワイヤを用いたものであっても、その組
み合わせであっても良い。
11A to 11D show an example in which the thin film integrated circuit is mounted on the interposer as a bare chip, but in the present invention, the thin film integrated circuit may be mounted after being packaged. Also in this case, the electrical connection between the thin film integrated circuit and the interposer may be a solder ball, a wire, or a combination thereof.

なおソルダーボールとパッドとの接続は、熱圧着や、超音波による振動を加えた熱圧着
等様々な方法を用いることができる。なお、アンダーフィルが圧着後のソルダーボール間
の隙間を埋めるようにし、接続部分の機械的強度や、パッケージで発生した熱の拡散など
の効率を高めるようにしても良い。アンダーフィルは必ずしも用いる必要はないが、イン
ターポーザまたはインターポーザと、薄膜集積回路との熱膨張係数のミスマッチから生ず
る応力により、接続不良が起こるのを防ぐことができる。超音波を加えて圧着する場合、
単に熱圧着する場合に比べて接続不良を抑えることができる。特に、薄膜集積回路と、イ
ンターポーザまたはインターポーザとの間の接続点が100より多い場合に有効である
In addition, various methods, such as thermocompression bonding and the thermocompression bonding which applied the vibration by an ultrasonic wave, can be used for the connection of a solder ball and a pad. Note that the underfill may fill the gaps between the solder balls after the pressure bonding so as to increase the mechanical strength of the connection portion and the efficiency of diffusion of heat generated in the package. The underfill is not necessarily used, but it is possible to prevent a connection failure from occurring due to a stress caused by a thermal expansion coefficient mismatch between the interposer or the interposer and the thin film integrated circuit. When crimping by applying ultrasonic waves,
Connection failure can be suppressed as compared with the case of simply thermocompression bonding. In particular, it is effective when the number of connection points between the thin film integrated circuit and the interposer or the interposer is more than 100.

(実施例2)
本実施例では、本発明のICカードを銀行のキャッシュカードとして用いる場合の、具
体的な利用方法の一例について説明する。
(Example 2)
In this embodiment, an example of a specific usage method when the IC card of the present invention is used as a bank cash card will be described.

図12に示すように、まず銀行などの金融機関において口座を開設する際に、預金者の
顔写真の画像データを、キャッシュカードの薄膜集積回路に設けられたROMに記憶する
。ROMに顔写真のデータを記憶することで、顔写真のすり替などの偽造を防止すること
ができる。そして該キャッシュカードを預金者に提供することで、キャッシュカードの使
用が開始される。
As shown in FIG. 12, when opening an account in a financial institution such as a bank, image data of a depositor's face photo is stored in a ROM provided in a thin film integrated circuit of a cash card. By storing face photo data in the ROM, forgery such as face photo replacement can be prevented. Then, by using the cash card to the depositor, the use of the cash card is started.

キャッシュカードはATM(自動現金預入払出機)または窓口における取引に用いられ
る。そして引き出し、預け入れ、振り込み等の取引が行なわれると、キャッシュカードの
薄膜集積回路に設けられているEEPROMに、預金残高や、取引日時などの明細が記憶
されるようにする。
Cash cards are used for transactions at ATMs (automatic cash deposit and withdrawal machines) or counters. When a transaction such as withdrawal, deposit, or transfer is performed, details such as the deposit balance and transaction date and time are stored in the EEPROM provided in the thin film integrated circuit of the cash card.

この取引の後、キャッシュカードの画素部において、預金残高や取引日時などの明細が
表示されるようにし、一定時間経過後に該表示が消えるようにプログラムしておいても良
い。そして、この取引の際、例えば自動振り込みよる引き落としなどの、キャッシュカー
ドを用いずに行なわれた決済をすべてICカード内に記帳し、画素部においてこれを確認
することができるようにしても良い。
After this transaction, details such as the deposit balance and transaction date and time may be displayed in the pixel portion of the cash card, and it may be programmed so that the display disappears after a certain period of time. Then, at the time of this transaction, for example, all payments made without using a cash card, such as debiting by automatic transfer, may be recorded in the IC card and confirmed in the pixel unit.

また、デビットカード(R)のように銀行のキャッシュカードを用い、現金のやり取り
なしに口座から直接支払いを行なって決済する前に、決済を行なう際に用いる端末装置を
介して銀行のホストコンピュータから残高の情報を引き出し、ICカードの画素部にその
残高を表示するようにしても良い。端末装置において残高を表示すると使用している際に
背後から第三者に盗み見られる怖れがあるが、ICカードの画素部に残高を表示すること
で、盗み見られることなくICカードの使用者が残高を確認することができる。そして、
販売店に設置された決済に用いる端末装置を用いて残高の確認をすることができるので、
決済の前に残高を確認するためにわざわざ銀行の窓口やATMなどで残高照会や記帳を行
なう煩雑さを解消することができる。
In addition, a bank cash card such as a debit card (R) is used, and payment is made directly from an account without exchange of cash. The balance information may be extracted and the balance displayed on the pixel portion of the IC card. When using the terminal device to display the balance, there is a fear that it may be seen by a third party from behind, but by displaying the balance on the pixel portion of the IC card, the IC card user can see it without being seen You can check your balance. And
Since you can check the balance using the terminal device used for payment at the store,
In order to confirm the balance before settlement, it is possible to eliminate the trouble of making a balance inquiry and book entry at a bank counter or ATM.

なお本発明のICカードはキャッシュカードに限定されない。本発明のICカードを定
期券やプリペイドカードとして用い、残金が画素部に表示されるようにしても良い。
The IC card of the present invention is not limited to a cash card. The IC card of the present invention may be used as a commuter pass or a prepaid card so that the balance is displayed on the pixel portion.

(実施例3)
本実施例では、1つの基板から複数の液晶表示装置を作製する場合について説明する。
(Example 3)
In this embodiment, a case where a plurality of liquid crystal display devices are manufactured from one substrate will be described.

図13(A)に、第1の基板1301上に複数の液晶表示装置を同時に作製している場
合の、基板の上面図を示す。配向膜が形成された第1の基板1301には、液晶が封入さ
れる領域を囲むようにレイアウトされたシール材1302が形成されている。そして、シ
ール材1302で囲まれた領域に液晶1303が滴下されている。
FIG. 13A is a top view of a substrate in the case where a plurality of liquid crystal display devices are manufactured over the first substrate 1301 at the same time. A sealant 1302 laid out so as to surround a region where liquid crystal is sealed is formed on the first substrate 1301 on which the alignment film is formed. Then, a liquid crystal 1303 is dropped in a region surrounded by the sealing material 1302.

図13(B)に、図13(A)の破線A−A’における断面図を示す。図13(B)に
示すように、液晶1303はシール材1302で囲まれた領域に滴下されている。次に図
13(C)に示すように、液晶1303をシール材1302で囲まれた領域に封入するよ
うに、対向基板1304を貼り合わせて圧着する。
FIG. 13B is a cross-sectional view taken along dashed line AA ′ in FIG. As shown in FIG. 13B, the liquid crystal 1303 is dropped in a region surrounded by the sealant 1302. Next, as illustrated in FIG. 13C, the counter substrate 1304 is attached and pressure-bonded so that the liquid crystal 1303 is sealed in the region surrounded by the sealant 1302.

対向基板の圧着後、図13(D)に示すように、第1の基板1301を剥離して除去し
た後、図13(E)に示すようにプラスチック基板1305を貼り合わせる。そして破線
の位置でダイシングを行ない、図13(F)のように表示装置を互いに切り離す。
After the counter substrate is pressed, the first substrate 1301 is peeled and removed as shown in FIG. 13D, and then a plastic substrate 1305 is attached as shown in FIG. 13E. Then, dicing is performed at the position of the broken line, and the display devices are separated from each other as shown in FIG.

なお本実施例では液晶表示装置の場合について述べたが、本発明はこれに限定されず、
発光装置やその他の表示装置であっても複数同時に作製することが可能である。
In this embodiment, the case of a liquid crystal display device has been described. However, the present invention is not limited to this,
A plurality of light emitting devices and other display devices can be manufactured at the same time.

図14に、本実施例の液晶表示装置の断面図を示す。図14(A)に示す液晶表示装置
は、画素に柱状のスペーサ1401が設けられており、該柱状のスペーサ1401によっ
て対向基板1402と素子側の基板1403との間の密着性を高めている。これにより、
第1の基板の剥離の際にシール材と重なる領域以外の半導体素子が第1の基板側に残留し
てしまうのを防ぐことができる。
FIG. 14 is a cross-sectional view of the liquid crystal display device of this example. In a liquid crystal display device illustrated in FIG. 14A, a columnar spacer 1401 is provided in a pixel, and the columnar spacer 1401 improves adhesion between the counter substrate 1402 and the element-side substrate 1403. This
It is possible to prevent the semiconductor element other than the region overlapping with the sealant from being left on the first substrate side when the first substrate is peeled off.

また図14(B)に、ネマチック液晶、スメクチック液晶、強誘電性液晶或いはそれら
が高分子樹脂中に含有されたPDLC(ポリマー分散型液晶)を用いた液晶表示装置の断
面図を示す。PDLC1404を用いることで、対向基板1402と素子側の基板140
3との間の密着性が高められ、第1の基板の剥離の際にシール材と重なる領域以外の半導
体素子が第1の基板側に残留してしまうのを防ぐことができる。
FIG. 14B is a cross-sectional view of a liquid crystal display device using nematic liquid crystal, smectic liquid crystal, ferroelectric liquid crystal, or PDLC (polymer dispersed liquid crystal) in which they are contained in a polymer resin. By using the PDLC 1404, the counter substrate 1402 and the element-side substrate 140 are used.
3 can be improved, and semiconductor elements other than the region overlapping with the sealing material when the first substrate is peeled off can be prevented from remaining on the first substrate side.

本発明のICカードの外観図と、内部の構造を示す図。The figure which shows the external view of the IC card of this invention, and an internal structure. 接続端子と薄膜集積回路の拡大図と、表示装置とプリント配線基板との接続部分の拡大図。The enlarged view of a connection terminal and a thin film integrated circuit, and the enlarged view of the connection part of a display apparatus and a printed wiring board. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 液晶表示装置の断面図。Sectional drawing of a liquid crystal display device. 薄膜集積回路と表示装置のブロック図。The block diagram of a thin film integrated circuit and a display apparatus. 本発明のICカードの内部の構造を示す図。The figure which shows the internal structure of the IC card of this invention. 薄膜集積回路と表示装置のブロック図。The block diagram of a thin film integrated circuit and a display apparatus. 入出力用インターフェースの構造を示すブロック図。The block diagram which shows the structure of the interface for input / output. 薄膜集積回路の構造を示す断面図。Sectional drawing which shows the structure of a thin film integrated circuit. 本発明のICカードの利用方法を示す図。The figure which shows the utilization method of IC card of this invention. 本発明の表示装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a display device of the present invention. 液晶表示装置の断面図。Sectional drawing of a liquid crystal display device.

Claims (17)

基板と、薄膜集積回路と、表示装置と、端子とを有し、
前記基板の一方の面に、前記薄膜集積回路が第1の接着剤を介して設けられ、
前記基板の他方の面に、前記基板に設けられたコンタクトホールを介して前記薄膜集積回路と電気的に接続された前記端子と、前記表示装置とが第2の接着剤を介して設けられ、
前記薄膜集積回路によって前記表示装置の駆動が制御されていることを特徴とするICカード。
A substrate, a thin film integrated circuit, a display device, and a terminal;
The thin film integrated circuit is provided on one surface of the substrate via a first adhesive,
On the other surface of the substrate, the terminal electrically connected to the thin film integrated circuit through a contact hole provided in the substrate, and the display device are provided via a second adhesive,
An IC card, wherein driving of the display device is controlled by the thin film integrated circuit.
基板と、薄膜集積回路と、表示装置と、アンテナとを有し、
前記基板の一方の面に、前記薄膜集積回路が第1の接着剤を介して設けられ、
前記基板の他方の面に、前記基板に設けられたコンタクトホールを介して前記薄膜集積回路と電気的に接続された前記アンテナと前記表示装置とが第2の接着剤を介して設けられ、
前記薄膜集積回路によって前記表示装置の駆動が制御されていることを特徴とするICカード。
A substrate, a thin film integrated circuit, a display device, and an antenna;
The thin film integrated circuit is provided on one surface of the substrate via a first adhesive,
On the other surface of the substrate, the antenna and the display device electrically connected to the thin film integrated circuit through a contact hole provided in the substrate are provided through a second adhesive,
An IC card, wherein driving of the display device is controlled by the thin film integrated circuit.
請求項1又は請求項2において、
前記薄膜集積回路及び前記表示装置に用いられている半導体素子は、多結晶半導体膜を用いて形成されていることを特徴とするICカード。
In claim 1 or claim 2,
An IC card, wherein a semiconductor element used in the thin film integrated circuit and the display device is formed using a polycrystalline semiconductor film.
基板と、積層された複数の薄膜集積回路と、表示装置と、端子とを有し、
前記基板の一方の面に、前記積層された複数の薄膜集積回路が第1の接着剤を介して設けられ、
前記基板の他方の面に、前記基板に設けられたコンタクトホールを介して前記積層された複数の薄膜集積回路と電気的に接続された前記端子と、前記表示装置とが第2の接着剤を介して設けられ、
前記積層された複数の薄膜集積回路によって前記表示装置の駆動が制御されていることを特徴とするICカード。
A substrate, a plurality of stacked thin film integrated circuits, a display device, and a terminal;
A plurality of stacked thin film integrated circuits are provided on one surface of the substrate via a first adhesive;
On the other surface of the substrate, the terminal electrically connected to the stacked thin film integrated circuits through a contact hole provided in the substrate, and the display device have a second adhesive. Provided through
The IC card, wherein driving of the display device is controlled by the plurality of stacked thin film integrated circuits.
基板と、積層された複数の薄膜集積回路と、表示装置と、アンテナとを有し、
前記基板の一方の面に、前記積層された複数の薄膜集積回路が第1の接着剤を介して設けられ、
前記基板の他方の面に、前記基板に設けられたコンタクトホールを介して前記積層された複数の薄膜集積回路と電気的に接続された前記アンテナと前記表示装置とが第2の接着剤を介して設けられ、
前記積層された複数の薄膜集積回路によって前記表示装置の駆動が制御されていることを特徴とするICカード。
A substrate, a plurality of stacked thin film integrated circuits, a display device, and an antenna;
A plurality of stacked thin film integrated circuits are provided on one surface of the substrate via a first adhesive;
On the other surface of the substrate, the antenna and the display device electrically connected to the plurality of stacked thin film integrated circuits through a contact hole provided in the substrate via a second adhesive Provided,
The IC card, wherein driving of the display device is controlled by the plurality of stacked thin film integrated circuits.
請求項4又は請求項5において、
前記積層された複数の薄膜集積回路及び前記表示装置に用いられている半導体素子は、多結晶半導体膜を用いて形成されていることを特徴とするICカード。
In claim 4 or claim 5,
The IC card, wherein the plurality of stacked thin film integrated circuits and the semiconductor elements used in the display device are formed using a polycrystalline semiconductor film.
請求項4乃至請求項6のいずれか一において、
前記積層された複数の薄膜集積回路の各薄膜集積回路の厚さが1μm以上5μm以下であることを特徴とするICカード。
In any one of Claims 4 thru | or 6,
An IC card, wherein a thickness of each of the stacked thin film integrated circuits is 1 μm or more and 5 μm or less.
請求項1乃至請求項7のいずれ一において、
前記ICカードの厚さは、0.05mm以上1mm以下であることを特徴とするICカード。
In any one of Claim 1 thru | or 7,
The IC card has a thickness of 0.05 mm to 1 mm.
請求項1乃至請求項8のいずれか一において、
前記基板は、プリント配線基板であることを特徴とするICカード。
In any one of Claims 1 thru | or 8,
The IC card is a printed wiring board.
請求項1乃至請求項9のいずれか一において、
前記表示装置は、液晶表示装置又は発光装置であることを特徴とするICカード。
In any one of Claims 1 thru | or 9,
The IC card, wherein the display device is a liquid crystal display device or a light emitting device.
請求項1乃至請求項10のいずれか一において、
前記表示装置は、パッシブマトリクス型又はアクティブマトリクス型であることを特徴とするICカード。
In any one of Claims 1 thru | or 10,
2. The IC card according to claim 1, wherein the display device is a passive matrix type or an active matrix type.
請求項1乃至請求項11のいずれか一において、
前記ICカードは、電池を有することを特徴とするICカード。
In any one of Claims 1 thru | or 11,
The IC card has a battery.
請求項1乃至請求項12のいずれか一に記載の前記ICカードと端末装置を有する記帳システムであって、
前記ICカードは、前記端末装置で行なわれた取引の金額、前記取引の日時または預金残高を前記薄膜集積回路において記録する手段を有し、
前記記録された前記取引の金額、前記取引の日時または前記預金残高を前記表示装置において表示することを特徴とする記帳システム。
A bookkeeping system comprising the IC card according to any one of claims 1 to 12 and a terminal device,
The IC card has means for recording in the thin film integrated circuit the amount of the transaction performed at the terminal device, the date and time of the transaction or the deposit balance,
The bookkeeping system, wherein the recorded amount of the transaction, the date and time of the transaction, or the deposit balance are displayed on the display device.
第1の基板及び第2の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
前記第1の基板及び前記第2の基板それぞれに形成された前記半導体膜を結晶化し、
前記第1の基板及び前記第2の基板それぞれの前記結晶化された半導体膜を用いて、前記第1の基板上に薄膜集積回路及び前記第2の基板上に表示装置を形成し、
前記薄膜集積回路を間に挟んで前記第1の基板と向かい合うように、第1の接着剤を用いて第3の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第2の基板と向かい合うように、第2の接着剤を用いて第4の基板を貼り合わせ、
前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第1の基板及び前記第2の基板を取り除き、
前記薄膜集積回路の前記絶縁膜が形成された側を、第3の接着剤を用いて第5の基板の一方の面に貼り合わせ、
前記表示装置の前記絶縁膜が形成された側を、第4の接着剤を用いて前記第5の基板の他方の面に貼り合わせ、
前記第1の接着剤及び前記第2の接着剤を除去することで、前記第3の基板及び前記第4の基板を取り除き、
前記薄膜集積回路と前記第5の基板の他方の面に設けられた端子とを、前記第5の基板に設けられたコンタクトホールを介して電気的に接続し、
前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするICカードの作製方法。
A metal film, a metal oxide film, an insulating film, and a semiconductor film are sequentially stacked on the first substrate and the second substrate,
Crystallizing the semiconductor film formed on each of the first substrate and the second substrate;
Forming a thin film integrated circuit on the first substrate and a display device on the second substrate using the crystallized semiconductor films of the first substrate and the second substrate,
A third substrate is bonded using a first adhesive so as to face the first substrate across the thin film integrated circuit, and the second substrate is sandwiched between the display device. The fourth substrate is bonded using the second adhesive so as to face each other,
By separating the metal oxide film into the metal film side and the insulating film side, the first substrate and the second substrate are removed,
The side on which the insulating film is formed of the thin film integrated circuit is bonded to one surface of a fifth substrate using a third adhesive,
The side of the display device on which the insulating film is formed is bonded to the other surface of the fifth substrate using a fourth adhesive,
By removing the first adhesive and the second adhesive, the third substrate and the fourth substrate are removed,
Electrically connecting the thin film integrated circuit and a terminal provided on the other surface of the fifth substrate through a contact hole provided in the fifth substrate;
A method for manufacturing an IC card, wherein the thin film integrated circuit and the display device are electrically connected.
第1の基板及び第2の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
前記第1の基板及び前記第2の基板それぞれに形成された前記半導体膜を結晶化し、
前記第1の基板及び前記第2の基板それぞれの前記結晶化された半導体膜を用いて、前記第1の基板上に薄膜集積回路及び前記第2の基板上に表示装置を形成し、
前記薄膜集積回路を間に挟んで前記第1の基板と向かい合うように、第1の接着剤を用いて第3の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第2の基板と向かい合うように、第2の接着剤を用いて第4の基板を貼り合わせ、
前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第1の基板及び前記第2の基板を取り除き、
前記薄膜集積回路の前記絶縁膜が形成された側を、第3の接着剤を用いて第5の基板の一方の面に貼り合わせ、
前記表示装置の前記絶縁膜が形成された側を、第4の接着剤を用いて前記第5の基板の他方の面に貼り合わせ、
前記第1の接着剤及び前記第2の接着剤を除去することで、前記第3の基板及び前記第4の基板を取り除き、
前記薄膜集積回路と前記第5の基板の他方の面に設けられたアンテナとを、前記第5の基板に設けられたコンタクトホールを介して電気的に接続し、
前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするICカードの作製方法。
A metal film, a metal oxide film, an insulating film, and a semiconductor film are sequentially stacked on the first substrate and the second substrate,
Crystallizing the semiconductor film formed on each of the first substrate and the second substrate;
Forming a thin film integrated circuit on the first substrate and a display device on the second substrate using the crystallized semiconductor films of the first substrate and the second substrate,
A third substrate is bonded using a first adhesive so as to face the first substrate across the thin film integrated circuit, and the second substrate is sandwiched between the display device. The fourth substrate is bonded using the second adhesive so as to face each other,
By separating the metal oxide film into the metal film side and the insulating film side, the first substrate and the second substrate are removed,
The side on which the insulating film is formed of the thin film integrated circuit is bonded to one surface of a fifth substrate using a third adhesive,
The side of the display device on which the insulating film is formed is bonded to the other surface of the fifth substrate using a fourth adhesive,
By removing the first adhesive and the second adhesive, the third substrate and the fourth substrate are removed,
Electrically connecting the thin film integrated circuit and the antenna provided on the other surface of the fifth substrate through a contact hole provided in the fifth substrate;
A method for manufacturing an IC card, wherein the thin film integrated circuit and the display device are electrically connected.
請求項14又は請求項15において、
前記第5の基板は、プリント配線基板であることを特徴とするICカードの作製方法。
In claim 14 or claim 15,
The method for manufacturing an IC card, wherein the fifth substrate is a printed wiring board.
請求項14乃至請求項16のいずれか一において、
前記表示装置は、液晶表示装置又は発光装置であることを特徴とするICカードの作製方法。
In any one of Claims 14 thru | or 16,
The method for manufacturing an IC card, wherein the display device is a liquid crystal display device or a light emitting device.
JP2006346310A 2002-12-27 2006-12-22 IC card manufacturing method Expired - Fee Related JP4437555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006346310A JP4437555B2 (en) 2002-12-27 2006-12-22 IC card manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002378803 2002-12-27
JP2006346310A JP4437555B2 (en) 2002-12-27 2006-12-22 IC card manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003424174A Division JP4393857B2 (en) 2002-12-27 2003-12-22 Method for producing recording medium

Publications (2)

Publication Number Publication Date
JP2007172632A true JP2007172632A (en) 2007-07-05
JP4437555B2 JP4437555B2 (en) 2010-03-24

Family

ID=38299022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346310A Expired - Fee Related JP4437555B2 (en) 2002-12-27 2006-12-22 IC card manufacturing method

Country Status (1)

Country Link
JP (1) JP4437555B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010108387A (en) * 2008-10-31 2010-05-13 Dainippon Printing Co Ltd Card with display
JP4524719B2 (en) * 2008-10-17 2010-08-18 コニカミノルタエムジー株式会社 Array type ultrasonic transducer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524719B2 (en) * 2008-10-17 2010-08-18 コニカミノルタエムジー株式会社 Array type ultrasonic transducer
JPWO2010044312A1 (en) * 2008-10-17 2012-03-15 コニカミノルタエムジー株式会社 Array type ultrasonic transducer
US8531089B2 (en) 2008-10-17 2013-09-10 Konica Minolta Medical & Graphic, Inc. Array-type ultrasonic vibrator
JP2010108387A (en) * 2008-10-31 2010-05-13 Dainippon Printing Co Ltd Card with display

Also Published As

Publication number Publication date
JP4437555B2 (en) 2010-03-24

Similar Documents

Publication Publication Date Title
KR101013478B1 (en) IC card and booking-account system using the IC card
JP4393859B2 (en) Method for producing recording medium
JP5165080B2 (en) IC card and IC card manufacturing method
KR101024958B1 (en) Ic card and booking account system using the ic card
EP1439410A2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
JP4393857B2 (en) Method for producing recording medium
JP4437555B2 (en) IC card manufacturing method
JP4646925B2 (en) IC card manufacturing method
JP2005100380A (en) Ic card

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees