JP4393859B2 - Method for producing recording medium - Google Patents

Method for producing recording medium Download PDF

Info

Publication number
JP4393859B2
JP4393859B2 JP2003426321A JP2003426321A JP4393859B2 JP 4393859 B2 JP4393859 B2 JP 4393859B2 JP 2003426321 A JP2003426321 A JP 2003426321A JP 2003426321 A JP2003426321 A JP 2003426321A JP 4393859 B2 JP4393859 B2 JP 4393859B2
Authority
JP
Japan
Prior art keywords
film
substrate
card
integrated circuit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003426321A
Other languages
Japanese (ja)
Other versions
JP2004220591A (en
JP2004220591A5 (en
Inventor
舜平 山崎
徹 高山
純矢 丸山
裕吾 後藤
由美子 大野
麻衣 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003426321A priority Critical patent/JP4393859B2/en
Publication of JP2004220591A publication Critical patent/JP2004220591A/en
Publication of JP2004220591A5 publication Critical patent/JP2004220591A5/ja
Application granted granted Critical
Publication of JP4393859B2 publication Critical patent/JP4393859B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、メモリやマイクロプロセッサ(CPU)などの集積回路を内蔵した電子カードに代表されるカードに関し、さらには該電子カードをキャッシュカードとして用いた場合の、取引内容の記帳システムに関する。   The present invention relates to a card typified by an electronic card incorporating an integrated circuit such as a memory or a microprocessor (CPU), and more particularly to a transaction content recording system when the electronic card is used as a cash card.

磁気で記録するタイプの磁気カードは記録できるデータがわずか数十バイト程度であるのに対し、半導体のメモリが内蔵されている電子カード(ICカード)は、記録できるデータが5KB程度、もしくはそれ以上が一般的であり、格段に大きい容量を確保することができる。その上、磁気カードのようにカード上に砂鉄をかける等の物理的方法によりデータが読み取られる恐れがなく、また記憶されているデータが改ざんされにくいというメリットがある。   A magnetic card of a magnetic recording type can record only a few tens of bytes, whereas an electronic card (IC card) with a built-in semiconductor memory can record data of about 5 KB or more. In general, a much larger capacity can be secured. In addition, there is a merit that data is not read by a physical method such as putting iron on a card like a magnetic card, and stored data is not easily tampered with.

なお、電子カードに代表されるカードには、身分証明書の代わりになるようなIDカード、プラスチックカードのような可撓性を有するセミハードカード等が含まれる。   Cards typified by electronic cards include ID cards that can be used instead of identification cards, flexible semi-hard cards such as plastic cards, and the like.

そして近年、メモリに加えてCPUが搭載されることによって、ICカードはさらに高機能化され、その用途は、キャッシュカード、クレジットカード、プリペイドカード、診察券、学生証や社員証等の身分証明証、定期券、会員証など多岐に渡っている。高機能化の一例として、下記特許文献1には、単純な文字や数字などを表示できる表示装置と、数字を入力するためのキーボードとが搭載されたICカードについて記載されている。   In recent years, IC cards have become more sophisticated due to the addition of a CPU in addition to memory, and are used for cash cards, credit cards, prepaid cards, examination tickets, identification cards such as student ID cards and employee ID cards. , Commuter pass, membership card and so on. As an example of the enhancement of functionality, Japanese Patent Application Laid-Open No. 2004-228561 describes an IC card equipped with a display device that can display simple characters, numbers, and the like, and a keyboard for inputting numbers.

特公平2−7105号公報Japanese Patent Publication No.2-7105

特許文献1に記載されているように、ICカードに機能を付加することで、新たな利用の仕方が可能になる。現在、ICカードを用いた電子商取引、在宅勤務、遠隔医療、遠隔教育、行政サービスの電子化、高速道路の自動料金収受、映像配信サービス等の実用化が進められており、将来的にはより広範な分野においてICカードが利用されると考えられている。   As described in Patent Document 1, by adding a function to an IC card, a new way of use becomes possible. Currently, electronic commerce using IC cards, telecommuting, telemedicine, distance education, digitization of administrative services, automatic toll collection on highways, video distribution services, etc. are being put to practical use. IC cards are considered to be used in a wide range of fields.

このように利用が広がるにつれ、ICカードの不正使用が無視できない大きな問題となっており、ICカード使用の際の本人認証の確実性を如何に高めるかが、今後の課題である。   As usage expands in this way, unauthorized use of IC cards has become a major problem that cannot be ignored, and how to increase the certainty of personal authentication when using IC cards is a future issue.

不正使用の防止策の一つにICカードへの顔写真の掲載がある。顔写真を掲載することで、ATM等の無人の端末装置ではない限り、ICカード使用の際に第三者が目視で本人の認証を行なうことが可能である。そして、至近距離で使用者の顔を撮影できるような防犯用の監視カメラを設置していない場合でも、不正使用の防止を効果的に行なうことができる。   One way to prevent unauthorized use is to post a photo of your face on an IC card. By posting a facial photograph, a third party can visually identify the person when using an IC card, unless the terminal is an unattended terminal device such as an ATM. Even when a security monitoring camera capable of photographing the user's face at a close distance is not installed, unauthorized use can be effectively prevented.

しかし、一般的に顔写真は印刷法によりICカードに転写されており、偽造によって比較的容易にすり替が可能であるという落とし穴がある。   However, in general, a facial photograph is transferred to an IC card by a printing method, and there is a pitfall that it can be replaced relatively easily by forgery.

またICカードの厚さは一般的に0.7mmと薄い。そのため、集積回路が搭載されるエリアが限られている場合、高機能化を目指そうとすると、回路規模やメモリ容量のより大きい集積回路をその限られた容積の中により多く搭載する必要がある。   The thickness of the IC card is generally as thin as 0.7 mm. Therefore, when the area where the integrated circuit is mounted is limited, it is necessary to mount more integrated circuits having a larger circuit scale and memory capacity in the limited volume in order to increase the functionality.

そこで本発明は、顔写真のすり替などの偽造を防止することでセキュリティを確保することができ、なおかつ顔写真以外の画像の表示できる、より高機能なICカードの提案を課題とする。   Therefore, an object of the present invention is to propose a more sophisticated IC card that can ensure security by preventing counterfeiting such as face photo replacement and can display images other than face photos.

本発明では集積回路に加えて、ICカード内に収まるような薄さの表示装置を、ICカード内に搭載する。具体的には、以下の手法を用いて集積回路と表示装置を作製する。   In the present invention, in addition to the integrated circuit, a display device thin enough to fit in the IC card is mounted in the IC card. Specifically, an integrated circuit and a display device are manufactured using the following method.

まず第1の基板上に金属膜を成膜し、該金属膜の表面を酸化することで数nmの極薄い金属酸化膜を成膜する。次に該金属酸化膜上に絶縁膜、半導体膜を順に積層するように成膜する。そして該半導体膜を用いて、集積回路及び表示装置に用いられる半導体素子を作製する。本明細書では、既存のシリコンウェハを用いて形成された集積回路と区別するために、以下、本発明で用いる上記集積回路を薄膜集積回路と呼ぶ。   First, a metal film is formed on the first substrate, and the surface of the metal film is oxidized to form a very thin metal oxide film of several nm. Next, an insulating film and a semiconductor film are sequentially stacked on the metal oxide film. Then, a semiconductor element used for an integrated circuit and a display device is manufactured using the semiconductor film. In this specification, in order to distinguish from the integrated circuit formed using the existing silicon wafer, the said integrated circuit used by this invention is hereafter called a thin film integrated circuit.

なお本発明では、半導体素子を形成する工程において行なわれる加熱処理によって金属酸化膜が結晶化されるようにする。結晶化させることで金属酸化膜の脆性が高まり、基板を半導体素子から剥離しやすくなる。なお、必ずしも半導体素子を形成する工程において行なわれる加熱処理が、この金属酸化膜の結晶化の工程を兼ねていなくとも良いが、後に貼り合わせるカード基板やカバー材、さらに液晶表示装置に用いられる対向基板などが耐熱性に劣る場合は、それらを貼り合わせる前に加熱処理を行なうことが望ましい。   In the present invention, the metal oxide film is crystallized by heat treatment performed in the process of forming the semiconductor element. Crystallization increases the brittleness of the metal oxide film, which makes it easier to peel the substrate from the semiconductor element. Note that the heat treatment performed in the process of forming the semiconductor element does not necessarily serve as the process of crystallizing the metal oxide film, but the card substrate and cover material to be bonded later, and the counter used in the liquid crystal display device When the substrate or the like is inferior in heat resistance, it is desirable to perform heat treatment before bonding them together.

そして半導体素子を形成したら、表示装置に用いられる表示素子を作製する前に、該半導体素子を覆うように第2の基板を貼り合わせ、第1の基板と第2の基板の間に半導体素子が挟まれた状態を作る。   After the semiconductor element is formed, before the display element used for the display device is manufactured, the second substrate is attached so as to cover the semiconductor element, and the semiconductor element is interposed between the first substrate and the second substrate. Create a sandwiched state.

そして第1の基板の半導体素子が形成されている側とは反対の側に、第1の基板の剛性を補強するために第3の基板を貼り合わせる。第2の基板よりも第1の基板の剛性が高いほうが、第1の基板を引き剥がす際に、半導体素子に損傷が与えられにくくスムーズに剥がすことができる。ただし第3の基板は、後に第1の基板を半導体素子から引き剥がす際に、第1の基板の剛性が十分であれば、必ずしも貼り合わせる必要はない。   Then, a third substrate is bonded to the side of the first substrate opposite to the side where the semiconductor element is formed in order to reinforce the rigidity of the first substrate. When the first substrate is higher in rigidity than the second substrate, the semiconductor element is less likely to be damaged when the first substrate is peeled off, and can be removed smoothly. Note that the third substrate is not necessarily bonded to the first substrate if the first substrate has sufficient rigidity when the first substrate is peeled off from the semiconductor element later.

そして第1の基板を第3の基板と共に、半導体素子から引き剥がす。この引き剥がしによって、金属膜と金属酸化膜の間で分離する部分と、絶縁膜と金属酸化膜の間で分離する部分と、金属酸化膜自体が双方に分離する部分とが生じる。いずれにしろ、半導体素子は第2の基板側に貼り付くように、第1の基板から引き剥がされる。   Then, the first substrate is peeled off from the semiconductor element together with the third substrate. By this peeling, a portion that is separated between the metal film and the metal oxide film, a portion that is separated between the insulating film and the metal oxide film, and a portion where the metal oxide film itself is separated into both are generated. In any case, the semiconductor element is peeled off from the first substrate so as to stick to the second substrate side.

そして第1の基板を剥離した後、半導体素子をICカード用の基板(以下、カード基板と呼ぶ)にマウントし、第2の基板を剥離する。その後、表示装置に設けられる表示素子を作製する。表示素子を作製した後、該半導体素子や該表示素子を用いた集積回路及び表示装置を覆うように、半導体素子及び表示素子の保護用の基板(以下、カバー材と呼ぶ)を貼り合わせ、集積回路及び表示装置がカード基板とカバー材との間に挟まれた状態を作る。   After the first substrate is peeled off, the semiconductor element is mounted on an IC card substrate (hereinafter referred to as a card substrate), and the second substrate is peeled off. Thereafter, a display element provided in the display device is manufactured. After a display element is manufactured, a semiconductor element and a substrate for protecting the display element (hereinafter referred to as a cover material) are bonded to cover the semiconductor element, an integrated circuit using the display element, and a display device. The circuit and the display device are sandwiched between the card substrate and the cover material.

カード基板とカバー材の厚さは、その合計の膜厚がICカード自体の薄膜化を妨げることのない程度とし、具体的には数百μm程度とするのが望ましい。   The thickness of the card substrate and the cover material is preferably set such that the total thickness does not hinder the thinning of the IC card itself, and specifically, about several hundred μm.

なおこの状態でICカードを完成としても良いが、カード基板とカバー材とを樹脂で封止して、ICカードの機械的強度を高めるようにしても良い。   In this state, the IC card may be completed, but the card substrate and the cover material may be sealed with a resin to increase the mechanical strength of the IC card.

また、表示装置の表示素子は、マウントした後に作製しても良いが、マウントする前に作製しても良い。この場合、第2の基板を剥離した後にカバー材を貼り合わせても良いし、第2の基板の厚さが問題にならないようであれば、第2の基板を剥離せずに、貼り付けたまま完成としても良い。   In addition, the display element of the display device may be manufactured after mounting or may be manufactured before mounting. In this case, the cover material may be pasted after the second substrate is peeled off, or the second substrate is stuck without peeling if the thickness of the second substrate does not matter. It may be completed as it is.

また、マウントした後に表示素子を作製する場合、液晶表示装置の作製工程において、例えば半導体素子の一つであるTFTに電気的に接続された液晶セルの画素電極や、該画素電極を覆っている配向膜を作製してからマウントし、その後、別途作製しておいた対向基板を貼り合わせて液晶を注入し表示装置を完成させるようにする。なおカバー材の表面に対向電極、カラーフィルタ、偏光板、配向膜等を作製しておき、対向基板の代わりに用いるようにしても良い。   Further, when a display element is manufactured after mounting, in the manufacturing process of the liquid crystal display device, for example, the pixel electrode of a liquid crystal cell electrically connected to a TFT which is one of semiconductor elements, or the pixel electrode is covered. The alignment film is manufactured and then mounted, and then a counter substrate that has been separately manufactured is bonded together to inject liquid crystal to complete the display device. Note that a counter electrode, a color filter, a polarizing plate, an alignment film, or the like may be prepared on the surface of the cover material and used instead of the counter substrate.

また、別途作製された薄膜集積回路を貼り合わせ、薄膜集積回路を積層して回路規模やメモリの容量を大きくするようにしても良い。本発明のICカードは、薄膜集積回路がシリコンウェハで作製したものに比べて飛躍的に薄いので、ICカードの決められた容積の中により多くの薄膜集積回路を積層させて実装することができる。よって薄膜集積回路のレイアウトに占める面積を抑えつつ、回路規模やメモリ容量をより大きくすることができ、ICカードをより高機能化することができる。積層した薄膜集積回路どうしの接続は、フリップチップ法、TAB(Tape Automated Bonding)法、ワイヤボンディング法などの、公知の接続方法を用いることができる。   Alternatively, a separately manufactured thin film integrated circuit may be bonded and the thin film integrated circuits may be stacked to increase the circuit scale or the memory capacity. Since the IC card of the present invention is remarkably thin as compared with a thin film integrated circuit made of a silicon wafer, more thin film integrated circuits can be stacked and mounted in a predetermined volume of the IC card. . Therefore, the circuit scale and the memory capacity can be increased while suppressing the area occupied in the layout of the thin film integrated circuit, and the IC card can be made more functional. For connection between the stacked thin film integrated circuits, a known connection method such as a flip chip method, a TAB (Tape Automated Bonding) method, a wire bonding method, or the like can be used.

また、シリコンウェハを用いた集積回路を実装し、薄膜集積回路と接続するようにしても良い。シリコンウェハを用いた集積回路にはインダクタ、コンデンサ、抵抗などが含まれる。   Alternatively, an integrated circuit using a silicon wafer may be mounted and connected to a thin film integrated circuit. An integrated circuit using a silicon wafer includes an inductor, a capacitor, a resistor, and the like.

なお、積層する薄膜集積回路またはシリコンウェハを用いた集積回路はベアチップとして直接実装する形態に限定されず、インターポーザ上にマウントしてパッケージングしてから実装する形態も取り得る。パッケージは、CSP(Chip Size Package)、MCP(Multi Chip Package)のみならず、DIP(Dual In-line Package)、QFP(Quad Flat Package)、SOP(Small Outline Package)などのあらゆる公知の形態が可能である。   Note that a thin film integrated circuit or an integrated circuit using a silicon wafer to be stacked is not limited to a form that is directly mounted as a bare chip, but may be a form that is mounted on an interposer and packaged. The package can be not only CSP (Chip Size Package) and MCP (Multi Chip Package) but also DIP (Dual In-line Package), QFP (Quad Flat Package), and SOP (Small Outline Package). It is.

なお1つの大型基板から複数のICカードを形成する場合、途中でダイシングを行ない、薄膜集積回路と表示装置をICカードごとに互いに切り離すようにする。   Note that when a plurality of IC cards are formed from one large substrate, dicing is performed in the middle so that the thin film integrated circuit and the display device are separated from each other for each IC card.

本発明では、シリコンウェハで作製された集積回路の膜厚が50μm程度であるのに対し、膜厚500nm以下の薄膜の半導体膜を用いて、トータルの膜厚が1μm以上5μm以下、代表的には2μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また表示装置の厚さを0.5mm、より望ましくは0.02mm程度とすることができる。よって、表示装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可能である。   In the present invention, an integrated circuit manufactured using a silicon wafer has a thickness of about 50 μm, whereas a thin semiconductor film having a thickness of 500 nm or less is used, and the total thickness is typically 1 μm to 5 μm. Can form a remarkably thin thin film integrated circuit of about 2 μm. Further, the thickness of the display device can be set to 0.5 mm, more preferably about 0.02 mm. Therefore, the display device can be mounted on an IC card having a thickness of 0.05 mm to 1.5 mm.

また本発明は、シリコンウェハに比べて安価で大型のガラス基板を用いることができるので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産することができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用することも可能なので、薄膜集積回路にかかるコストを削減することができる。   In addition, since the present invention can use a large-sized glass substrate that is cheaper than a silicon wafer, thin film integrated circuits can be mass-produced at a lower cost and with a higher throughput, and production costs can be drastically reduced. be able to. In addition, since the substrate can be used repeatedly, the cost for the thin film integrated circuit can be reduced.

また、シリコンウェハで作製された集積回路のように、クラックや研磨痕の原因となるバックグラインド処理を行なう必要がなく、また、厚さのバラツキも、薄膜集積回路を構成する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百nm程度であり、バックグラインド処理による数〜数十μmのばらつきと比べて飛躍的に小さく抑えることができる。   In addition, unlike an integrated circuit manufactured using a silicon wafer, there is no need to perform back-grind processing that causes cracks and polishing marks, and variations in thickness are also caused by the formation of each film constituting a thin film integrated circuit. Since it depends on the variation in time, it is about several hundreds of nanometers at most, and can be remarkably reduced as compared with the variation of several to several tens of μm by the back grinding process.

またカード基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが可能なので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼り付けられるような、曲面を有する形状にICカードを形成することも可能である。   In addition, since a thin film integrated circuit and a display device can be attached to match the shape of the card substrate, the degree of freedom of the shape of the IC card is increased. Therefore, for example, the IC card can be formed in a shape having a curved surface that can be attached to a cylindrical bin or the like.

なお表示装置は、例えば液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、DMD(Digital Micromirror Device)等を用いることができる。また薄膜集積回路にはマイクロプロセッサ(CPU)、メモリ、電源回路、またその他のデジタル回路やアナログ回路を設けることができる。さらに該表示装置の駆動回路や、該駆動回路に供給する信号を生成するコントローラを薄膜集積回路内に設けても良い。   As the display device, for example, a liquid crystal display device, a light emitting device including a light emitting element typified by an organic light emitting element in each pixel, a DMD (Digital Micromirror Device), or the like can be used. The thin film integrated circuit can be provided with a microprocessor (CPU), a memory, a power supply circuit, and other digital and analog circuits. Further, a driver circuit for the display device and a controller for generating a signal to be supplied to the driver circuit may be provided in the thin film integrated circuit.

なお本発明はカードのみに限定されず、上述したような薄膜集積回路及び表示装置を兼ね備え、なおかつホストとのデータの送受が可能な携帯型の記録媒体をその範疇に含む。   Note that the present invention is not limited to a card, and includes a portable recording medium having the above-described thin film integrated circuit and a display device and capable of transmitting / receiving data to / from a host.

本発明では、シリコンウェハで作製された集積回路の膜厚が50μm程度であるのに対し、膜厚500nm以下の薄膜の半導体膜を用いて、トータルの膜厚が1μm以上5μm以下、代表的には2μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また表示装置の厚さを0.5mm、より望ましくは0.02mm程度とすることができる。よって、表示装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可能である。   In the present invention, an integrated circuit manufactured using a silicon wafer has a thickness of about 50 μm, whereas a thin semiconductor film having a thickness of 500 nm or less is used, and the total thickness is typically 1 μm to 5 μm. Can form a remarkably thin thin film integrated circuit of about 2 μm. Further, the thickness of the display device can be set to 0.5 mm, more preferably about 0.02 mm. Therefore, the display device can be mounted on an IC card having a thickness of 0.05 mm to 1.5 mm.

また本発明は、シリコンウェハに比べて安価で大型のガラス基板を用いることができるので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産することができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用することも可能なので、薄膜集積回路にかかるコストを削減することができる。   In addition, since the present invention can use a large-sized glass substrate that is cheaper than a silicon wafer, thin film integrated circuits can be mass-produced at a lower cost and with a higher throughput, and production costs can be drastically reduced. be able to. In addition, since the substrate can be used repeatedly, the cost for the thin film integrated circuit can be reduced.

また、シリコンウェハで作製された集積回路のように、クラックや研磨痕の原因となるバックグラインド処理を行なう必要がなく、また、厚さのバラツキも、薄膜集積回路を構成する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百nm程度であり、バックグラインド処理による数〜数十μmのばらつきと比べて飛躍的に小さく抑えることができる。   In addition, unlike an integrated circuit manufactured using a silicon wafer, there is no need to perform back-grind processing that causes cracks and polishing marks, and variations in thickness are also caused by the formation of each film constituting a thin film integrated circuit. Since it depends on the variation in time, it is about several hundreds of nanometers at most, and can be remarkably reduced as compared with the variation of several to several tens of μm by the back grinding process.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

図1(A)に、本発明のICカードの上面図を示す。図1(A)に示すICカードは、非接触で端末装置のリードライタとデータの送受信を行なう非接触型である。101はカード本体であり、102はカード本体101に搭載されている表示装置の画素部に相当する。   FIG. 1A shows a top view of the IC card of the present invention. The IC card shown in FIG. 1A is a non-contact type that transmits and receives data to and from a reader / writer of a terminal device without contact. Reference numeral 101 denotes a card body, and 102 corresponds to a pixel portion of a display device mounted on the card body 101.

図1(B)に、図1(A)に示したカード本体101の内部に封止されているカード基板104の構成を示す。カード基板104の一方の面には表示装置105と薄膜集積回路106が形成されている。表示装置105と薄膜集積回路106は配線108によって電気的に接続されている。   FIG. 1B shows the configuration of the card substrate 104 sealed inside the card body 101 shown in FIG. A display device 105 and a thin film integrated circuit 106 are formed on one surface of the card substrate 104. The display device 105 and the thin film integrated circuit 106 are electrically connected by a wiring 108.

またカード基板104上には、薄膜集積回路106と電気的に接続されたアンテナコイル103が形成されている。アンテナコイル103により、端末装置との間のデータの送受信を、電磁誘導を用いて非接触で行なうことができるので、接触型に比べてICカードが物理的な磨耗による損傷を受けにくい。   An antenna coil 103 electrically connected to the thin film integrated circuit 106 is formed on the card substrate 104. Since the antenna coil 103 can transmit and receive data to and from the terminal device in a non-contact manner using electromagnetic induction, the IC card is less likely to be damaged by physical wear than the contact type.

なお図1(B)では、アンテナコイル103をカード基板104上に形成した例を示しているが、別途作製しておいたアンテナコイルをカード基板104に実装するようにしても良い。例えば銅線などをコイル状に巻き、100μm程度の厚さを有する2枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイルとして用いることができる。   1B shows an example in which the antenna coil 103 is formed on the card substrate 104, an antenna coil that is separately manufactured may be mounted on the card substrate 104. For example, a coil formed by winding a copper wire or the like and sandwiching the copper wire between two plastic films having a thickness of about 100 μm can be used as an antenna coil.

また図1(B)では、1つのICカードにアンテナコイル103が1つだけ用いられているが、図1(C)に示すようにアンテナコイル103が複数用いられていても良い。   In FIG. 1B, only one antenna coil 103 is used for one IC card, but a plurality of antenna coils 103 may be used as shown in FIG.

次に、薄膜集積回路及び表示装置の作製方法について述べる。なお本実施の形態では、半導体素子としてTFTを例に挙げて示すが、薄膜集積回路と表示装置に含まれる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。   Next, a method for manufacturing a thin film integrated circuit and a display device is described. Note that in this embodiment mode, a TFT is described as an example of a semiconductor element; however, a semiconductor element included in a thin film integrated circuit and a display device is not limited to this, and any circuit element can be used. For example, in addition to the TFT, a memory element, a diode, a photoelectric conversion element, a resistance element, a coil, a capacitor element, an inductor, and the like can be typically given.

まず図5(A)に示すように、スパッタ法を用いて第1の基板500上に金属膜501を成膜する。ここでは金属膜501にタングステンを用い、膜厚を10nm〜200nm、好ましくは50nm〜75nmとする。なお本実施の形態では第1の基板500上に直接金属膜501を成膜するが、例えば酸化珪素、窒化珪素、窒化酸化珪素等の絶縁膜で第1の基板500を覆ってから、金属膜501を成膜するようにしても良い。   First, as shown in FIG. 5A, a metal film 501 is formed over the first substrate 500 by a sputtering method. Here, tungsten is used for the metal film 501, and the film thickness is 10 nm to 200 nm, preferably 50 nm to 75 nm. Note that in this embodiment, the metal film 501 is directly formed over the first substrate 500; however, the metal film is covered after the first substrate 500 is covered with an insulating film such as silicon oxide, silicon nitride, or silicon nitride oxide. 501 may be formed.

そして金属膜501の成膜後、大気に曝すことなく絶縁膜を構成する酸化物膜502を、積層するように成膜する。ここでは酸化物膜502として酸化珪素膜を膜厚150nm〜300nmとなるように成膜する。なお、スパッタ法を用いる場合、第1の基板500の端面にも成膜が施される。そのため、後の工程における剥離の際に、酸化物膜502が第1の基板500側に残ってしまうのを防ぐために、端面に成膜された金属膜501と酸化物膜502とをO2アッシングなどで選択的に除去することが好ましい。 Then, after the metal film 501 is formed, the oxide film 502 constituting the insulating film is formed so as to be stacked without being exposed to the air. Here, a silicon oxide film is formed as the oxide film 502 so as to have a thickness of 150 nm to 300 nm. Note that in the case where a sputtering method is used, film formation is also performed on an end surface of the first substrate 500. Therefore, in order to prevent the oxide film 502 from remaining on the first substrate 500 side at the time of peeling in a later process, the metal film 501 and the oxide film 502 formed on the end surface are subjected to O 2 ashing. It is preferable to remove selectively.

また酸化物膜502の成膜の際に、スパッタの前段階としてターゲットと基板との間をシャッターで遮断してプラズマを発生させる、プレスパッタを行なう。プレスパッタはArを10sccm、O2をそれぞれ30sccmの流量とし、第1の基板500の温度を270℃、成膜パワーを3kWの平衡状態に保って行なう。プレスパッタにより、金属膜501と酸化物膜502の間に極薄い数nm(ここでは3nm)程度の金属酸化膜503が形成される。金属酸化膜503は、金属膜501の表面が酸化することで形成される。よって本実施の形態では、金属酸化膜503は酸化タングステンで形成される。 When the oxide film 502 is formed, pre-sputtering is performed in which plasma is generated by blocking the target and the substrate with a shutter as a pre-sputtering step. Pre-sputtering is performed with Ar at a flow rate of 10 sccm and O 2 at a flow rate of 30 sccm, the temperature of the first substrate 500 being 270 ° C., and the deposition power being 3 kW in an equilibrium state. By pre-sputtering, a very thin metal oxide film 503 having a thickness of several nm (here, 3 nm) is formed between the metal film 501 and the oxide film 502. The metal oxide film 503 is formed by oxidizing the surface of the metal film 501. Therefore, in this embodiment, the metal oxide film 503 is formed using tungsten oxide.

なお本実施の形態では、プレスパッタにより金属酸化膜503を形成しているが、本発明はこれに限定されない。例えば酸素、または酸素にAr等の不活性ガスを添加し、プラズマにより意図的に金属膜501の表面を酸化し、金属酸化膜503を形成するようにしても良い。   Note that although the metal oxide film 503 is formed by pre-sputtering in this embodiment mode, the present invention is not limited to this. For example, oxygen or an inert gas such as Ar may be added to oxygen, and the surface of the metal film 501 may be intentionally oxidized by plasma to form the metal oxide film 503.

次に酸化物膜502を成膜した後、PCVD法を用いて絶縁膜を構成する下地膜504を成膜する。ここでは下地膜504として、酸化窒化珪素膜を膜厚100nm程度となるように成膜する。そして下地膜504を成膜した後、大気に曝さずに半導体膜505を形成する。半導体膜505の膜厚は25〜100nm(好ましくは30〜60nm)とする。なお半導体膜505は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。   Next, after an oxide film 502 is formed, a base film 504 which forms an insulating film is formed by a PCVD method. Here, a silicon oxynitride film is formed as the base film 504 so as to have a thickness of about 100 nm. Then, after the base film 504 is formed, the semiconductor film 505 is formed without being exposed to the air. The thickness of the semiconductor film 505 is 25 to 100 nm (preferably 30 to 60 nm). Note that the semiconductor film 505 may be an amorphous semiconductor or a polycrystalline semiconductor. As the semiconductor, not only silicon but also silicon germanium can be used. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%.

次に、半導体膜505を公知の技術により結晶化する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザ光を用いたレーザ結晶化法、赤外光を用いたランプアニール結晶化法がある。或いは特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法を用いることもできる。   Next, the semiconductor film 505 is crystallized by a known technique. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser crystallization method using laser light, and a lamp annealing crystallization method using infrared light. Alternatively, a crystallization method using a catalytic element can be used according to the technique disclosed in Japanese Patent Application Laid-Open No. 7-130552.

本実施の形態ではレーザ結晶化により、半導体膜505を結晶化する。レーザ結晶化の前に、半導体膜のレーザに対する耐性を高めるために、500℃1時間の熱アニールを該半導体膜に対して行なう。本実施の形態では、この加熱処理によって、金属酸化膜503の脆性が高められ、後の第1の基板の剥離が行ない易くなる。結晶化により、金属酸化膜503が粒界において割れやすくなり、脆性を高めることができる。本実施の形態の場合、金属酸化膜503の結晶化は420℃〜550℃、0.5〜5時間程度の加熱処理が望ましい。   In this embodiment mode, the semiconductor film 505 is crystallized by laser crystallization. Prior to laser crystallization, thermal annealing at 500 ° C. for 1 hour is performed on the semiconductor film in order to increase the resistance of the semiconductor film to the laser. In this embodiment mode, this heat treatment increases the brittleness of the metal oxide film 503 and facilitates subsequent peeling of the first substrate. By crystallization, the metal oxide film 503 is easily broken at the grain boundary, and brittleness can be increased. In this embodiment mode, the metal oxide film 503 is preferably crystallized by heat treatment at 420 ° C. to 550 ° C. for about 0.5 to 5 hours.

そして連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。また非線形光学素子を用いて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜505に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/s程度とし、照射する。 By using a solid-state laser capable of continuous oscillation and irradiating laser light of the second harmonic to the fourth harmonic of the fundamental wave, a crystal having a large grain size can be obtained. For example, typically, it is desirable to use the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm). Specifically, laser light emitted from a continuous wave YVO 4 laser is converted into a harmonic by a non-linear optical element to obtain laser light with an output of 10 W. There is also a method of emitting harmonics using a nonlinear optical element. Then, the semiconductor film 505 is irradiated with a laser beam that is preferably shaped into a rectangular or elliptical shape on the irradiation surface by an optical system. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / s.

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを照射するようにしても良い。   Laser crystallization may be performed by irradiating a continuous wave fundamental laser beam and a continuous wave harmonic laser beam, or a continuous wave fundamental laser beam and a pulsed harmonic laser beam. You may make it irradiate with light.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値電圧のばらつきを抑えることができる。   Note that laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Thereby, roughness of the semiconductor surface due to laser light irradiation can be suppressed, and variation in threshold voltage caused by variation in interface state density can be suppressed.

上述した半導体膜505へのレーザ光の照射により、結晶性がより高められた半導体膜506が形成される。なお、予め多結晶半導体膜である半導体膜506を、スパッタ法、プラズマCVD法、熱CVD法などで形成するようにしても良い。   By irradiating the semiconductor film 505 with the laser light, the semiconductor film 506 with higher crystallinity is formed. Note that the semiconductor film 506 which is a polycrystalline semiconductor film may be formed in advance by a sputtering method, a plasma CVD method, a thermal CVD method, or the like.

次に、図5(B)に示すように半導体膜をパターニングし、島状の半導体膜507、508を形成し、該島状の半導体膜507、508を用いてTFTに代表される各種の半導体素子を形成する。なお本実施の形態では、下地膜504と島状の半導体膜507、508とが接しているが、半導体素子によっては、下地膜504と島状の半導体膜507、508との間に、電極や絶縁膜等が形成されていても良い。例えば半導体素子の1つであるボトムゲート型のTFTの場合、下地膜504と島状の半導体膜507、508との間に、ゲート電極とゲート絶縁膜が形成される。 Next, as shown in FIG. 5B, the semiconductor film is patterned to form island-shaped semiconductor films 507 and 508, and various semiconductors typified by TFTs using the island-shaped semiconductor films 507 and 508 are formed. An element is formed. Note that in this embodiment mode, the base film 504 and the island-shaped semiconductor films 507 and 508 are in contact with each other. However, depending on the semiconductor element, an electrode or an electrode may be provided between the base film 504 and the island-shaped semiconductor films 507 and 508. An insulating film or the like may be formed. For example, in the case of a bottom gate TFT which is one of semiconductor elements, a gate electrode and a gate insulating film are formed between a base film 504 and island-shaped semiconductor films 507 and 508.

本実施の形態では、島状の半導体膜507、508を用いてトップゲート型のTFT509、510を形成する(図5(C))。具体的には、島状の半導体膜507、508を覆うようにゲート絶縁膜511を成膜する。そして、ゲート絶縁膜511上に導電膜を成膜し、パターニングすることで、ゲート電極512、513を形成する。さらに本実施の形態では、該導電膜のパターニングによりアンテナコイル506を形成する。そして、ゲート電極512、513や、あるいはレジストを成膜しパターニングしたものをマスクとして用い、島状の半導体膜507、508にn型を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはLDD領域等を形成する。なおここではTFT509、510を共にn型とするが、p型のTFTの場合は、p型の導電性を付与する不純物を添加する。   In this embodiment mode, top-gate TFTs 509 and 510 are formed using island-shaped semiconductor films 507 and 508 (FIG. 5C). Specifically, a gate insulating film 511 is formed so as to cover the island-shaped semiconductor films 507 and 508. Then, a conductive film is formed over the gate insulating film 511 and patterned to form gate electrodes 512 and 513. Further, in this embodiment mode, the antenna coil 506 is formed by patterning the conductive film. Then, using the gate electrodes 512 and 513 or a resist film formed and patterned as a mask, an impurity imparting n-type is added to the island-shaped semiconductor films 507 and 508, and the source region, the drain region, and further LDD regions and the like are formed. Note that both the TFTs 509 and 510 are n-type here, but in the case of a p-type TFT, an impurity imparting p-type conductivity is added.

上記一連の工程によってTFT509、510を形成することができる。なおTFTの作製方法は、上述した工程に限定されない。またアンテナコイル506と薄膜集積回路との電気的な接続は、上述した形態に限定されない。   The TFTs 509 and 510 can be formed through the above series of steps. Note that a method for manufacturing a TFT is not limited to the above-described steps. The electrical connection between the antenna coil 506 and the thin film integrated circuit is not limited to the above-described form.

次にTFT509、510及びアンテナコイル506を覆って、第1の層間絶縁膜514を成膜する。そして、ゲート絶縁膜511及び第1の層間絶縁膜514にコンタクトホールを形成した後、コンタクトホールを介してTFT509、510、アンテナコイル506と接続する配線515〜518を、第1の層間絶縁膜514に接するように形成する。   Next, a first interlayer insulating film 514 is formed so as to cover the TFTs 509 and 510 and the antenna coil 506. Then, after forming contact holes in the gate insulating film 511 and the first interlayer insulating film 514, wirings 515 to 518 connected to the TFTs 509 and 510 and the antenna coil 506 through the contact holes are connected to the first interlayer insulating film 514. It forms so that it may touch.

配線515によって、薄膜集積回路に用いられるTFT509とアンテナコイル506とが電気的に接続される。なおアンテナコイル506は必ずしもゲート電極と同じ導電膜で形成しなくとも良く、配線515〜518と同じ導電膜で形成しても良い。   Through the wiring 515, the TFT 509 used in the thin film integrated circuit and the antenna coil 506 are electrically connected. Note that the antenna coil 506 is not necessarily formed using the same conductive film as the gate electrode, and may be formed using the same conductive film as the wirings 515 to 518.

また、表示装置の画素部のスイッチング素子として用いられるTFT510は、配線518と電気的に接続されているが、配線518の一部は後に形成される液晶セルの画素電極としても機能する。   Further, the TFT 510 used as a switching element in the pixel portion of the display device is electrically connected to the wiring 518, but part of the wiring 518 also functions as a pixel electrode of a liquid crystal cell to be formed later.

次に絶縁膜を用いたスペーサ519を形成する。そして、配線518及びスペーサ519を覆って配向膜520を成膜し、ラビング処理を施す。なお配向膜520は薄膜集積回路やアンテナコイル506と重なるように形成しておいても良い。   Next, a spacer 519 using an insulating film is formed. Then, an alignment film 520 is formed so as to cover the wiring 518 and the spacer 519, and a rubbing process is performed. Note that the alignment film 520 may be formed so as to overlap with the thin film integrated circuit or the antenna coil 506.

次に、液晶を封止するためのシール材521を形成する。そして図6(A)に示すように、シール材521で囲まれた領域に液晶522を滴下する。そして図6(B)に示すように、別途形成しておいた対向基板523を、シール材521を用いて貼り合わせる。シール材にはフィラーが混入されていても良い。対向基板523の厚さは数百μm程度であり、透明導電膜からなる対向電極524と、ラビング処理が施された配向膜526が形成されている。なおこれらに加えて、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜などが形成されていても良い。また、偏光板527を、対向基板523の対向電極524が形成されている面の逆の面に、貼り合わせておく。   Next, a sealing material 521 for sealing the liquid crystal is formed. Then, as shown in FIG. 6A, a liquid crystal 522 is dropped in a region surrounded by the sealant 521. Then, as illustrated in FIG. 6B, a counter substrate 523 which is separately formed is bonded using a sealant 521. A filler may be mixed in the sealing material. The counter substrate 523 has a thickness of about several hundred μm, and is formed with a counter electrode 524 made of a transparent conductive film and an alignment film 526 subjected to rubbing treatment. In addition to these, a color filter, a shielding film for preventing disclination, and the like may be formed. Further, the polarizing plate 527 is attached to a surface opposite to the surface where the counter electrode 524 of the counter substrate 523 is formed.

対向電極524と液晶522と配線518とが重なった部分が液晶セル528に相当する。液晶セル528が完成したら、表示装置529が完成する。なお本実施の形態では薄膜集積回路530と対向基板523とを重ねていないが、敢えて対向基板523と薄膜集積回路530とを重ねるようにしても良い。その場合、ICカードの機械的強度を高めるために、対向基板と薄膜集積回路との間に絶縁性を有する樹脂を充填させるようにしても良い。   A portion where the counter electrode 524, the liquid crystal 522, and the wiring 518 overlap corresponds to the liquid crystal cell 528. When the liquid crystal cell 528 is completed, the display device 529 is completed. Note that although the thin film integrated circuit 530 and the counter substrate 523 are not stacked in this embodiment mode, the counter substrate 523 and the thin film integrated circuit 530 may be stacked. In that case, in order to increase the mechanical strength of the IC card, an insulating resin may be filled between the counter substrate and the thin film integrated circuit.

なお本実施の形態ではディスペンサ式(滴下式)を用いて液晶を封入しているが、本発明はこれに限定されない。対向基板を貼り合わせてから毛細管現象を用いて液晶を封入するディップ式(汲み上げ式)を用いていても良い。   In the present embodiment, liquid crystal is sealed using a dispenser type (dropping type), but the present invention is not limited to this. A dip type (pumping type) in which liquid crystal is sealed using a capillary phenomenon after the counter substrate is bonded may be used.

次に図7(A)に示すように、薄膜集積回路530及び表示装置529を覆って保護層531を形成する。保護層531は、後に第2の基板を張り合わせたり剥離したりする際に、薄膜集積回路530及び表示装置529を保護することができ、なおかつ第2の基板の剥離後に除去することが可能な材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコーン系の樹脂を全面に塗布することで保護層531を形成することができる。   Next, as illustrated in FIG. 7A, a protective layer 531 is formed so as to cover the thin film integrated circuit 530 and the display device 529. The protective layer 531 is a material that can protect the thin film integrated circuit 530 and the display device 529 when the second substrate is attached or peeled later, and can be removed after the second substrate is peeled off. Is used. For example, the protective layer 531 can be formed by applying an epoxy-based, acrylate-based, or silicone-based resin soluble in water or alcohols over the entire surface.

本実施の形態ではスピンコートで水溶性樹脂(東亜合成製:VL−WSHL10)を膜厚30μmとなるように塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させて、保護層531を形成する。   In this embodiment, a water-soluble resin (manufactured by Toagosei Co., Ltd .: VL-WSHL10) is applied by spin coating so as to have a film thickness of 30 μm, and after exposure for 2 minutes for temporary curing, UV light is applied from the back surface. The protective layer 531 is formed by performing exposure for 2.5 minutes and 10 minutes from the surface for a total of 12.5 minutes.

なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第1の層間絶縁膜514と保護層531を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層531の除去がスムーズに行なわれるように、第1の層間絶縁膜514を覆うように、無機絶縁膜(SiNX膜、SiNXY膜、AlNX膜、またはAlNXY膜)を形成しておくことが好ましい。 In addition, when laminating | stacking several organic resin, there exists a possibility that it may melt | dissolve partially at the time of application | coating or baking with the solvent currently used between organic resins, or adhesiveness may become high too much. Therefore, when both the first interlayer insulating film 514 and the protective layer 531 are made of an organic resin that is soluble in the same solvent, the first interlayer insulating film is removed so that the protective layer 531 can be removed smoothly in the subsequent process. It is preferable to form an inorganic insulating film (SiN x film, SiN x O y film, AlN x film, or AlN x O y film) so as to cover 514.

次に、金属酸化膜503と酸化物膜502の間の密着性、または金属酸化膜503と金属膜501の間の密着性を部分的に低下させ、剥離開始のきっかけとなる部分を形成する処理を行なう。具体的には、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて金属酸化膜503の層内または界面近傍の一部に損傷を与える。本実施の形態では、ダイヤモンドペンなどの硬い針を金属酸化膜503の端部近傍に垂直に押しつけ、そのまま荷重をかけた状態で金属酸化膜503に沿って動かす。好ましくは、スクライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このように、剥離を行なう前に、剥離が開始されるきっかけとなるような、密着性の低下した部分を形成することで、後の剥離工程における不良を低減させることができ、歩留まり向上につながる。   Next, treatment for partially reducing the adhesion between the metal oxide film 503 and the oxide film 502 or the adhesion between the metal oxide film 503 and the metal film 501 to form a part that triggers the start of peeling. To do. Specifically, pressure is locally applied from the outside along the periphery of the region to be peeled to damage a part of the metal oxide film 503 or a portion near the interface. In this embodiment, a hard needle such as a diamond pen is pressed perpendicularly near the end of the metal oxide film 503 and moved along the metal oxide film 503 with a load applied as it is. Preferably, a scriber device is used, the pushing amount is 0.1 mm to 2 mm, and the pressure is applied. In this way, by forming a portion with reduced adhesion that triggers the start of peeling before peeling, defects in the subsequent peeling step can be reduced, leading to improved yield. .

次いで、両面テープ532を用い、保護層531に第2の基板533を貼り付け、さらに両面テープ534を用い、第1の基板500に第3の基板535を貼り付ける。なお両面テープではなく接着剤を用いてもよい。例えば紫外線によって剥離する接着剤を用いることで、第2の基板剥離の際に半導体素子にかかる負担を軽減させることができる。第3の基板535は、後の剥離工程で第1の基板500が破損することを防ぐために貼り合わせる。第2の基板533および第3の基板535としては、第1の基板500よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。   Next, the second substrate 533 is attached to the protective layer 531 using the double-sided tape 532, and the third substrate 535 is attached to the first substrate 500 using the double-sided tape 534. Note that an adhesive may be used instead of the double-sided tape. For example, by using an adhesive that is peeled off by ultraviolet rays, it is possible to reduce the burden on the semiconductor element when the second substrate is peeled off. The third substrate 535 is attached to prevent the first substrate 500 from being damaged in a later peeling step. As the second substrate 533 and the third substrate 535, it is preferable to use a substrate having higher rigidity than the first substrate 500, such as a quartz substrate or a semiconductor substrate.

次いで、金属膜501と酸化物膜502とを物理的に引き剥がす。引き剥がしは、先の工程において、金属酸化膜503の金属膜501または酸化物膜502に対する密着性が部分的に低下した領域から開始する。   Next, the metal film 501 and the oxide film 502 are physically peeled off. The peeling starts from a region where the adhesion of the metal oxide film 503 to the metal film 501 or the oxide film 502 is partially lowered in the previous step.

引き剥がしによって、金属膜501と金属酸化膜503の間で分離する部分と、酸化物膜502と金属酸化膜503の間で分離する部分と、金属酸化膜503自体が双方に分離する部分とが生じる。そして第2の基板533側に半導体素子(ここではTFT509、510)が、第3の基板535側に第1の基板500及び金属膜501が、それぞれ張り付いたまま分離する。引き剥がしは比較的小さな力(例えば、人間の力、ノズルから吹付けられるガスの風圧、超音波等)で行なうことができる。剥離後の状態を図7(B)に示す。   A portion separated between the metal film 501 and the metal oxide film 503, a portion separated between the oxide film 502 and the metal oxide film 503, and a portion where the metal oxide film 503 itself is separated into both by peeling. Arise. Then, the semiconductor element (here, TFTs 509 and 510) is separated on the second substrate 533 side, and the first substrate 500 and the metal film 501 are separated on the third substrate 535 side, respectively. The peeling can be performed with a relatively small force (for example, a human force, a wind pressure of a gas blown from a nozzle, an ultrasonic wave, etc.). The state after peeling is shown in FIG.

次に、接着剤539でカード基板540と、部分的に金属酸化膜503が付着している酸化物層502とを接着する(図8(A))。この接着の際に、両面テープ532による第2の基板533と保護層531との間の密着力よりも、接着剤539による酸化物層502とカード基板540との間の密着力の方が高くなるように、接着剤539の材料を選択することが重要である。   Next, the card substrate 540 and the oxide layer 502 to which the metal oxide film 503 is partially attached are bonded to each other with an adhesive 539 (FIG. 8A). At the time of adhesion, the adhesion between the oxide layer 502 and the card substrate 540 by the adhesive 539 is higher than the adhesion between the second substrate 533 and the protective layer 531 by the double-sided tape 532. As such, it is important to select the material for the adhesive 539.

接着剤539としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに好ましくは、銀、ニッケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませて接着剤539も高い熱伝導性を備えていることが好ましい。   Examples of the adhesive 539 include various curable adhesives such as a reactive curable adhesive, a thermosetting adhesive, a photocurable adhesive such as an ultraviolet curable adhesive, and an anaerobic adhesive. More preferably, it is preferable that the adhesive 539 has high thermal conductivity by containing powder or filler made of silver, nickel, aluminum, aluminum nitride.

なお、金属酸化膜503が酸化物膜502の表面に残存していると、カード基板540との密着性が悪くなる場合があるので、完全にエッチング等で除去してからカード基板に接着させ、密着性を高めるようにしても良い。   If the metal oxide film 503 remains on the surface of the oxide film 502, the adhesion with the card substrate 540 may be deteriorated. Therefore, the metal oxide film 503 is completely removed by etching or the like and then adhered to the card substrate. You may make it improve adhesiveness.

次に図8(B)に示すように、保護層531から両面テープ532と第2の基板533を順に、または同時に剥がす。   Next, as illustrated in FIG. 8B, the double-sided tape 532 and the second substrate 533 are peeled from the protective layer 531 in order or simultaneously.

そして図9(A)に示すように保護層531を除去する。ここでは保護層531に水溶性の樹脂が使われているので、水に溶かして除去する。保護層531が残留していると不良の原因となる場合は、除去後の表面に洗浄処理やO2プラズマ処理を施し、残留している保護層531の一部を除去することが好ましい。 Then, as shown in FIG. 9A, the protective layer 531 is removed. Here, since a water-soluble resin is used for the protective layer 531, it is dissolved in water and removed. In the case where the protective layer 531 remains causes a failure, it is preferable to perform a cleaning process or an O 2 plasma process on the surface after the removal to remove a part of the remaining protective layer 531.

次に、図9(B)に示すように、薄膜集積回路530及び表示装置529を樹脂542で覆い、薄膜集積回路530及び表示装置529を保護するためのカバー材543を設ける。この状態でICカードを完成としても良いが、カード基板540及びカバー材543を覆うように、封止材で封止しても良い。またカバー材543は必ずしも設ける必要はなく、そのままカード基板540を封止材で封止するようにしても良い。   Next, as illustrated in FIG. 9B, the thin film integrated circuit 530 and the display device 529 are covered with a resin 542, and a cover material 543 for protecting the thin film integrated circuit 530 and the display device 529 is provided. Although the IC card may be completed in this state, it may be sealed with a sealing material so as to cover the card substrate 540 and the cover material 543. Further, the cover material 543 is not necessarily provided, and the card substrate 540 may be sealed with a sealing material as it is.

ICカードの封止には一般的に用いられている材料を使用することができ、例えばポリエステル、アクリル酸、ポリ酢酸ビニル、プロピレン、塩化ビニル、アクリロニトリルブタジエンスチレン樹脂、ポリエチレンテレフタレート等の高分子材料を用いることが可能である。なお封止の際、表示装置の画素部が露出するようにし、なおかつ接触型のICカードの場合は、画素部に加えて接続端子も露出するようにする。封止によって、図1(A)に示したような外観を有するICカードを形成することができる。   Commonly used materials can be used for sealing the IC card. For example, polymer materials such as polyester, acrylic acid, polyvinyl acetate, propylene, vinyl chloride, acrylonitrile butadiene styrene resin, and polyethylene terephthalate are used. It is possible to use. Note that the pixel portion of the display device is exposed at the time of sealing, and in the case of a contact type IC card, the connection terminal is also exposed in addition to the pixel portion. By sealing, an IC card having an appearance as shown in FIG. 1A can be formed.

封止材で封止することにより、ICカードの機械的強度を高めたり、薄膜集積回路や表示装置から発生した熱を放熱したり、ICカードに隣接する回路からの電磁ノイズを遮ったりすることができる。   By sealing with a sealing material, increase the mechanical strength of the IC card, dissipate heat generated from thin film integrated circuits and display devices, or block electromagnetic noise from circuits adjacent to the IC card. Can do.

なおカード基板540、カバー材543、対向基板523はプラスチック基板を用いることができる。プラスチック基板としては、極性基のついたノルボルネン樹脂からなるARTON:JSR製を用いることができる。また、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネイト(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板を用いることができる。カード基板540は薄膜集積回路や表示装置において発生した熱を拡散させるために、2〜30W/mK程度の高い熱伝導率を有するのが望ましい。   Note that a plastic substrate can be used for the card substrate 540, the cover material 543, and the counter substrate 523. As the plastic substrate, ARTON: JSR made of norbornene resin with a polar group can be used. Polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), poly A plastic substrate such as arylate (PAR), polybutylene terephthalate (PBT), or polyimide can be used. The card substrate 540 preferably has a high thermal conductivity of about 2 to 30 W / mK in order to diffuse the heat generated in the thin film integrated circuit and the display device.

なお本実施の形態では、金属膜501としてタングステンを用いているが、本発明において金属膜はこの材料に限定されない。その表面に金属酸化膜503が形成され、該金属酸化膜503を結晶化することで基板を引き剥がすことができるような金属を含む材料であれば良い。例えば、Wの他、TiN、WN、Mo等を用いることができる。またこれらの合金を金属膜として用いる場合、その組成比によって結晶化の際の加熱処理の最適な温度が異なる。よって組成比を調整することで、半導体素子の作製工程にとって妨げとならない温度で加熱処理を行なうことができ、半導体素子のプロセスの選択肢が制限されにくい。   Note that in this embodiment mode, tungsten is used for the metal film 501, but the metal film is not limited to this material in the present invention. Any metal-containing material may be used as long as a metal oxide film 503 is formed on the surface and the substrate can be peeled off by crystallizing the metal oxide film 503. For example, TiN, WN, Mo, etc. can be used in addition to W. Further, when these alloys are used as metal films, the optimum temperature for the heat treatment during crystallization differs depending on the composition ratio. Therefore, by adjusting the composition ratio, heat treatment can be performed at a temperature that does not interfere with the manufacturing process of the semiconductor element, and options for the process of the semiconductor element are not easily limited.

なおレーザ結晶化の際、各薄膜集積回路を、レーザ光のビームスポットの走査方向に対して垂直な方向における幅に収まる領域に形成することで、薄膜集積回路が、ビームスポットの長軸の両端に形成される結晶性の劣った領域(エッジ)を横切るのを防ぎ、少なくとも結晶粒界のほとんど存在しない半導体膜を、薄膜集積回路内の半導体素子に用いることができる。   During laser crystallization, each thin film integrated circuit is formed in a region that fits in a width in a direction perpendicular to the scanning direction of the beam spot of the laser beam, so that the thin film integrated circuit has both ends of the long axis of the beam spot. Thus, a semiconductor film which is prevented from crossing an inferior crystallinity region (edge) formed at least and has almost no crystal grain boundary can be used for a semiconductor element in a thin film integrated circuit.

上記作製方法によって、トータルの膜厚1μm以上5μm以下、代表的には2μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また表示装置の厚さWDPを0.5mm、より望ましくは0.02mm程度とすることができる。よって、表示装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可能である。なお薄膜集積回路の厚さWICには、半導体素子自体の厚さのみならず、金属酸化膜と半導体素子との間に設けた絶縁膜の厚さと、半導体素子を形成した後に覆う層間絶縁膜の厚さとを含める。 By the above manufacturing method, a remarkably thin thin film integrated circuit having a total film thickness of 1 μm to 5 μm, typically about 2 μm, can be formed. Further, the thickness W DP of the display device can be set to about 0.5 mm, more preferably about 0.02 mm. Therefore, the display device can be mounted on an IC card having a thickness of 0.05 mm to 1.5 mm. The thickness W IC of the thin film integrated circuit includes not only the thickness of the semiconductor element itself, but also the thickness of the insulating film provided between the metal oxide film and the semiconductor element, and the interlayer insulating film covered after the semiconductor element is formed. The thickness of and include.

なお、本実施の形態に示した液晶表示装置は反射型であるが、バックライトの搭載が可能であれば透過型であってもよい。反射型の液晶表示装置の場合、画像の表示を行なうために消費される電力を透過型よりも抑えることができる。透過型の液晶表示装置の場合、反射型と異なり暗いところでの画像の認識が容易になる。   Note that although the liquid crystal display device described in this embodiment mode is a reflective type, it may be a transmissive type as long as a backlight can be mounted. In the case of a reflective liquid crystal display device, the power consumed to display an image can be suppressed as compared with the transmissive type. In the case of a transmissive liquid crystal display device, unlike a reflective type, it is easy to recognize an image in a dark place.

なお本発明で用いる表示装置は、顔写真で人物を識別できる程度の解像度を有していることが必要である。よって、証明写真の代わりに用いるのならば、少なくともQVGA(320×240)程度の解像度が必要であると考えられる。   Note that the display device used in the present invention needs to have a resolution that can identify a person by a facial photograph. Therefore, if it is used instead of the ID photo, it is considered that a resolution of at least about QVGA (320 × 240) is necessary.

次に、大型の基板を用いて複数のICカードを形成する例について説明する。図2(A)に、大型のカード基板201上に複数のICカードに対応した表示装置、アンテナコイル、集積回路が形成されている様子を示す。図2(A)は、保護層を除去した後、樹脂を用いてカバー材を貼り付ける前の状態に相当する。破線で囲んだ領域202が、1つのICカードに対応している。なお表示装置として液晶表示装置を用いる場合、液晶の注入はディスペンサ式でもディップ式でも良いが、図2(A)に示すように、ディップ式で用いる液晶の注入口がカード基板の端部にくるように配置できない場合は、ディスペンサ式を用いる。   Next, an example of forming a plurality of IC cards using a large substrate will be described. FIG. 2A shows a state where a display device, an antenna coil, and an integrated circuit corresponding to a plurality of IC cards are formed over a large card substrate 201. FIG. 2A corresponds to a state before the cover material is pasted using a resin after removing the protective layer. A region 202 surrounded by a broken line corresponds to one IC card. When a liquid crystal display device is used as the display device, the liquid crystal may be injected by a dispenser type or a dip type, but as shown in FIG. 2A, the liquid crystal injection port used in the dip type comes to the end of the card substrate. If it cannot be arranged like this, a dispenser type is used.

次に図2(B)に示すように、各ICカードに対応する集積回路、表示装置及びアンテナコイルを覆うように、樹脂203を塗布する。なお図2(B)では、各ICカードに対応するように、樹脂203を塗布する領域が互いに分離しているが、全面に塗布するようにしても良い。   Next, as shown in FIG. 2B, a resin 203 is applied so as to cover the integrated circuit, the display device, and the antenna coil corresponding to each IC card. In FIG. 2B, the areas to which the resin 203 is applied are separated from each other so as to correspond to each IC card, but may be applied to the entire surface.

次に、図2(C)に示すように、カバー材204を貼り合わせる。そして破線205に沿ってダイシングを行ない、ICカードを互いに切り離す。この状態で完成としても良いが、この後封止材で封止して完成としても良い。   Next, as illustrated in FIG. 2C, the cover material 204 is attached. Then, dicing is performed along the broken line 205 to separate the IC cards from each other. Although it may be completed in this state, it may be completed by sealing with a sealing material thereafter.

図3(A)に、図2(C)の破線A−A’における断面図を示す。図3(A)に示す断面図では、カード基板201とカバー材204との間に、薄膜集積回路207と表示装置206に加え、シリコンウェハで形成された集積回路208が設けられている。集積回路は、コンデンサ、インダクタ、抵抗などを含んでいても良い。   FIG. 3A is a cross-sectional view taken along dashed line A-A ′ in FIG. In the cross-sectional view shown in FIG. 3A, an integrated circuit 208 formed of a silicon wafer is provided between the card substrate 201 and the cover member 204 in addition to the thin film integrated circuit 207 and the display device 206. The integrated circuit may include a capacitor, an inductor, a resistor, and the like.

次に図3(B)に、図3(A)とは異なる構造を有するICカードの断面図を示す。図3(B)に示すICカードは、カード基板221上に薄膜集積回路222と、表示装置223とが設けられている。そして図3(B)では、表示装置の表示素子を封止している基板224の一部が、カバー材225に設けられた開口部において露出している。基板224は光を透過する材料で形成されている。具体的に基板224は、例えば液晶表示装置ならば対向基板に相当し、発光装置ならば発光素子を封止するための基板に相当する。そして、カバー材225には、光を透過しないような材料が用いられている。なおカード基板221も光を透過しないような材料を用いても良い。上記構成によって、画素部のみ光を透過させることができる。   Next, FIG. 3B is a cross-sectional view of an IC card having a structure different from that in FIG. In the IC card illustrated in FIG. 3B, a thin film integrated circuit 222 and a display device 223 are provided over a card substrate 221. In FIG. 3B, part of the substrate 224 that seals the display element of the display device is exposed in the opening provided in the cover member 225. The substrate 224 is formed of a material that transmits light. Specifically, the substrate 224 corresponds to, for example, a counter substrate in a liquid crystal display device, and corresponds to a substrate for sealing a light emitting element in a light emitting device. The cover material 225 is made of a material that does not transmit light. The card substrate 221 may also be made of a material that does not transmit light. With the above structure, light can be transmitted through only the pixel portion.

次に、非接触型のICカードにおける、薄膜集積回路と表示装置の構成の一形態について説明する。図4に、本発明のICカードに搭載された薄膜集積回路401と表示装置402のブロック図を示す。   Next, one mode of a thin film integrated circuit and a display device in a non-contact type IC card will be described. FIG. 4 is a block diagram of the thin film integrated circuit 401 and the display device 402 mounted on the IC card of the present invention.

400は入力用アンテナコイルであり、413は出力用アンテナコイルである。また403aは入力用インターフェースであり、403bは出力用インターフェースである。なお各種アンテナコイルの数は、図4に示した数に限定されない。   Reference numeral 400 denotes an input antenna coil, and reference numeral 413 denotes an output antenna coil. 403a is an input interface, and 403b is an output interface. The number of various antenna coils is not limited to the number shown in FIG.

入力用アンテナコイル400によって、端末装置から入力された交流の電源電圧や各種信号は、入力用インターフェース403aにおいて復調されたり直流化されたりし、各種回路に供給される。また薄膜集積回路401から出力される各種信号は、出力用インターフェース403bにおいて変調され、出力用アンテナコイル413によって端末装置に送られる。   The input power supply voltage and various signals input from the terminal device by the input antenna coil 400 are demodulated or converted to direct current by the input interface 403a and supplied to various circuits. Various signals output from the thin film integrated circuit 401 are modulated by the output interface 403b and sent to the terminal device by the output antenna coil 413.

また図4に示す薄膜集積回路401には、CPU404、ROM405、RAM406、EEPROM407、コプロセッサ408、コントローラ409が設けられている。   A thin film integrated circuit 401 illustrated in FIG. 4 includes a CPU 404, a ROM 405, a RAM 406, an EEPROM 407, a coprocessor 408, and a controller 409.

CPU404によって、ICカードの全ての処理が制御されており、ROM405には、CPU404において用いられる各種プログラムが記憶されている。コプロセッサ408は、メインとなるCPU404の働きを助ける副プロセッサであり、RAM406は端末装置との間の通信時のバッファとして機能する他、データ処理時の作業エリアとしても用いられる。そしてEEPROM407は、信号として入力されたデータを定められたアドレスに記憶する。   All processing of the IC card is controlled by the CPU 404, and various programs used in the CPU 404 are stored in the ROM 405. The coprocessor 408 is a sub processor that helps the main CPU 404 to function. The RAM 406 functions as a buffer for communication with the terminal device, and is also used as a work area for data processing. The EEPROM 407 stores data input as a signal at a predetermined address.

なお、顔写真などの画像データを、書き換え可能な状態で記憶させるならばEEPROM407に記憶し、書き換えが不可能な状態で記憶させるならばROM405に記憶する。また別途画像データの記憶用のメモリを用意しておいても良い。   Note that image data such as a face photograph is stored in the EEPROM 407 if it is stored in a rewritable state, and is stored in the ROM 405 if it is stored in a state where it cannot be rewritten. A separate memory for storing image data may be prepared.

コントローラ409は、画像データを含む信号に表示装置402の仕様に合わせてデータ処理を施し、ビデオ信号として表示装置402に供給する。またコントローラ409は、入力用インターフェース403aから入力された電源電圧や各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)等を生成し、表示装置402に供給する。   The controller 409 performs data processing on a signal including image data in accordance with the specifications of the display device 402 and supplies the signal to the display device 402 as a video signal. In addition, the controller 409 generates an Hsync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and the like based on the power supply voltage and various signals input from the input interface 403 a and supplies them to the display device 402. .

表示装置402には、表示素子が各画素に設けられた画素部410と、前記画素部410に設けられた画素を選択する走査線駆動回路411と、選択された画素にビデオ信号を供給する信号線駆動回路412とが設けられている。   The display device 402 includes a pixel portion 410 in which a display element is provided in each pixel, a scanning line driver circuit 411 that selects a pixel provided in the pixel portion 410, and a signal that supplies a video signal to the selected pixel. A line driving circuit 412 is provided.

図10(A)に入力用インターフェース403aのより詳しい構成を示す。図10(A)に示す入力用インターフェース403aは、整流回路420と、復調回路421とが設けられている。入力用アンテナコイル400から入力された交流の電源電圧は、整流回路420において整流化され、直流の電源電圧として薄膜集積回路401内の各種回路に供給される。また、入力用アンテナコイル400から入力された交流の各種信号は、復調回路421において復調される。そして復調されることで波形整形された各種信号は、薄膜集積回路401内の各種回路に供給される。   FIG. 10A shows a more detailed configuration of the input interface 403a. An input interface 403a illustrated in FIG. 10A includes a rectifier circuit 420 and a demodulation circuit 421. The AC power supply voltage input from the input antenna coil 400 is rectified in the rectifier circuit 420 and supplied to various circuits in the thin film integrated circuit 401 as a DC power supply voltage. In addition, various AC signals input from the input antenna coil 400 are demodulated by the demodulation circuit 421. Various signals whose waveforms are shaped by being demodulated are supplied to various circuits in the thin film integrated circuit 401.

図10(B)に出力用インターフェース403bのより詳しい構成を示す。図10(B)に示す出力用インターフェース403bは、変調回路423と、アンプ424とが設けられている。薄膜集積回路401内の各種回路から出力用インターフェース403bに入力された各種信号は、変調回路423において変調され、アンプ424において増幅または緩衝増幅された後、出力用アンテナコイル413から端末装置に送られる。   FIG. 10B shows a more detailed configuration of the output interface 403b. An output interface 403b illustrated in FIG. 10B includes a modulation circuit 423 and an amplifier 424. Various signals input to the output interface 403b from various circuits in the thin film integrated circuit 401 are modulated in the modulation circuit 423, amplified or buffered in the amplifier 424, and then sent from the output antenna coil 413 to the terminal device. .

なお本実施の形態では、非接触型としてアンテナコイルを用いた例を示したが、非接触型のICカードはこれに限定されず、発光素子や光センサ等を用いて光でデータの送受信を行なうようにしても良い。   Note that in this embodiment mode, an example in which an antenna coil is used as a non-contact type is shown; however, a non-contact type IC card is not limited to this, and data can be transmitted and received by light using a light emitting element, an optical sensor, or the like. You may make it do.

また本発明のICカードは非接触型のICカードに限定されず、接触型のICカードであってもよい。図14(A)に接触型のICカードの外観図を示す。接触型のICカードには接続端子1501が設けられており、接続端子1501と端末装置のリードライタを電気的に接続することで、データの送受信を行なうことができる。   The IC card of the present invention is not limited to a non-contact type IC card, and may be a contact type IC card. FIG. 14A shows an external view of a contact type IC card. The contact type IC card is provided with a connection terminal 1501. Data can be transmitted and received by electrically connecting the connection terminal 1501 and the reader / writer of the terminal device.

また本実施の形態では、端末装置のリーダライタから電源電圧が供給されている例について示したが、本発明はこれに限定されない。例えば図14(B)に示すように、ICカードに太陽電池1502が設けられていても良い。また、リチウム電池等の超薄型の電池を内蔵していても良い。   Further, although an example in which the power supply voltage is supplied from the reader / writer of the terminal device has been described in this embodiment, the present invention is not limited to this. For example, as shown in FIG. 14B, a solar cell 1502 may be provided on the IC card. Further, an ultra-thin battery such as a lithium battery may be incorporated.

なお図4、図10に示した薄膜集積回路401と表示装置402の構成は一例であり、本発明はこの構成に限定されない。表示装置402は画像を表示する機能を有していれば良く、アクティブ型であってもパッシブ型であっても良い。また薄膜集積回路401は表示装置402の駆動を制御する信号を表示装置402に供給することができる機能を有していれば良い。また例えばGPSなどの機能を有していても良い。   Note that the structures of the thin film integrated circuit 401 and the display device 402 illustrated in FIGS. 4 and 10 are examples, and the present invention is not limited to this structure. The display device 402 only needs to have a function of displaying an image, and may be an active type or a passive type. The thin film integrated circuit 401 only needs to have a function of supplying a signal for controlling driving of the display device 402 to the display device 402. Moreover, you may have functions, such as GPS, for example.

このように顔写真のデータを、表示装置において表示させることで、印刷法を用いた場合に比べて顔写真のすり替えを困難にすることができる。さらに顔写真のデータをROM等の書き換えが不可のメモリに記憶することで、偽造されるのを防ぐことができ、ICカードのセキュリティをより確保することができる。また、無理にICカードを分解するとROMが壊れるような構成にしておけば、より確実に偽造を防止することができる。   Thus, by displaying the face photograph data on the display device, it is possible to make it difficult to replace the face photograph as compared with the case where the printing method is used. Furthermore, by storing face photo data in a non-rewritable memory such as a ROM, it is possible to prevent forgery and to further ensure the security of the IC card. Also, if the ROM is broken if the IC card is forcibly disassembled, forgery can be prevented more reliably.

また表示装置に用いられる半導体膜や絶縁膜等に、シリアルナンバーを刻印しておけば、例えばROMに画像データを記憶させる前のICカードが、盗難等により第三者に不正に渡ったとしても、シリアルナンバーからその流通のルートをある程度割り出すことが可能である。この場合、復元不可能な程度に表示装置を分解しないと消せないような位置に、シリアルナンバーを刻印しておくとより効果的である。   Also, if a serial number is engraved on a semiconductor film or an insulating film used in a display device, for example, even if an IC card before storing image data in a ROM is illegally passed to a third party due to theft or the like It is possible to determine the distribution route to some extent from the serial number. In this case, it is more effective to mark the serial number at a position where the display device cannot be erased unless it is disassembled to such an extent that it cannot be restored.

また、半導体素子の作製工程における加熱処理の温度に対し、プラスチックの基板は耐性が低く用いることが難しい。しかし本発明では、加熱処理を含む作製工程は温度に対する耐性が比較的高いガラス基板やシリコンウェハ等を用い、該作製工程が終了してから半導体素子をプラスチックでできたカード基板上に移すことができるので、ガラス基板などに比べて厚さの薄いプラスチック基板上に集積回路や表示装置を形成することができる。そして、ガラス基板を用いて形成された表示装置の厚さが、せいぜい2、3mm程度であるのに対し、本発明ではプラスチック基板を用いることで、表示装置の厚さを0.5mm程度、より望ましくは0.02mm程度と飛躍的に薄くすることができる。よって、表示装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可能でり、小型化、軽量化を妨げずにICカードの高機能化を実現することができる。   In addition, it is difficult to use a plastic substrate because it has low resistance to the temperature of heat treatment in the manufacturing process of the semiconductor element. However, in the present invention, a manufacturing process including heat treatment uses a glass substrate or a silicon wafer having a relatively high resistance to temperature, and after the manufacturing process is completed, the semiconductor element can be transferred onto a card substrate made of plastic. Therefore, an integrated circuit or a display device can be formed over a plastic substrate that is thinner than a glass substrate or the like. The thickness of the display device formed using the glass substrate is at most about 2 or 3 mm, whereas in the present invention, the thickness of the display device is about 0.5 mm or more by using a plastic substrate. Desirably, the thickness can be drastically reduced to about 0.02 mm. Therefore, the display device can be mounted on an IC card having a thickness of 0.05 mm or more and 1.5 mm or less, and high functionality of the IC card can be realized without hindering the reduction in size and weight.

また本発明では飛躍的に薄い薄膜集積回路を形成することができるので、薄膜集積回路を積層することで回路規模やメモリ容量のより大きい薄膜集積回路を、ICカードの限られた容積の中により多く搭載することができる。   In addition, since a thin film integrated circuit can be dramatically reduced in the present invention, a thin film integrated circuit having a larger circuit scale and memory capacity can be formed by stacking thin film integrated circuits in a limited volume of an IC card. Many can be installed.

またカード基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが可能なので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼り付けられるような、曲面を有する形状にICカードを形成することも可能である。   In addition, since a thin film integrated circuit and a display device can be attached to match the shape of the card substrate, the degree of freedom of the shape of the IC card is increased. Therefore, for example, the IC card can be formed in a shape having a curved surface that can be attached to a cylindrical bin or the like.

以下、本発明の実施例について説明する。 Examples of the present invention will be described below.

(実施例1)
本実施例では、液晶表示装置を完成してから第1の基板を剥がす場合において用いる、液晶の材料について説明する。
Example 1
In this embodiment, a liquid crystal material used in the case where the first substrate is peeled after the liquid crystal display device is completed will be described.

図11に、本実施例の液晶表示装置の断面図を示す。図11(A)に示す液晶表示装置は、画素に柱状のスペーサ1401が設けられており、該柱状のスペーサ1401によって対向基板1402と素子側の基板1403との間の密着性を高めている。これにより、第1の基板の剥離の際にシール材と重なる領域以外の半導体素子が第1の基板側に残留してしまうのを防ぐことができる。   FIG. 11 is a cross-sectional view of the liquid crystal display device of this example. In a liquid crystal display device illustrated in FIG. 11A, a columnar spacer 1401 is provided in a pixel, and the columnar spacer 1401 improves adhesion between the counter substrate 1402 and the element-side substrate 1403. Accordingly, it is possible to prevent the semiconductor element other than the region overlapping with the sealant from being left on the first substrate side when the first substrate is peeled off.

また図11(B)に、ネマチック液晶、スメクチック液晶、強誘電性液晶或いはそれらが高分子樹脂中に含有されたPDLC(ポリマー分散型液晶)を用いた液晶表示装置の断面図を示す。PDLC1404を用いることで、対向基板1402と素子側の基板1403との間の密着性が高められ、第1の基板の剥離の際にシール材と重なる領域以外の半導体素子が第1の基板側に残留してしまうのを防ぐことができる。   FIG. 11B is a cross-sectional view of a liquid crystal display device using a nematic liquid crystal, a smectic liquid crystal, a ferroelectric liquid crystal, or PDLC (polymer dispersion type liquid crystal) containing them in a polymer resin. By using the PDLC 1404, adhesion between the counter substrate 1402 and the element-side substrate 1403 is improved, and semiconductor elements other than the region overlapping with the sealant when the first substrate is peeled are formed on the first substrate side. It can be prevented from remaining.

(実施例2)
本実施例では、本発明のICカードに搭載されている発光装置の構成について説明する。
(Example 2)
In this embodiment, the structure of a light emitting device mounted on an IC card of the present invention will be described.

図12において、カード基板6000に、下地膜6001が形成されており、該下地膜6001上にトランジスタ6002が形成されている。またトランジスタ6002は、第1の層間絶縁膜6006で覆われており、第1の層間絶縁膜6006上には第2の層間絶縁膜6007と、第3の層間絶縁膜6008とが積層されている。   In FIG. 12, a base film 6001 is formed on a card substrate 6000, and a transistor 6002 is formed on the base film 6001. The transistor 6002 is covered with a first interlayer insulating film 6006, and a second interlayer insulating film 6007 and a third interlayer insulating film 6008 are stacked over the first interlayer insulating film 6006. .

第1の層間絶縁膜6006は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または窒化酸化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い窒化酸化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜6006として用いても良い。   The first interlayer insulating film 6006 can be formed using a single layer or a stack of silicon oxide, silicon nitride, or silicon nitride oxide films by a plasma CVD method or a sputtering method. Alternatively, a film in which a silicon oxynitride film with a higher oxygen molar ratio than nitrogen is stacked over a silicon nitride oxide film with a higher nitrogen molar ratio than oxygen may be used as the first interlayer insulating film 6006.

なお、第1の層間絶縁膜6006を成膜した後、加熱処理(300〜550℃で1〜12時間の熱処理)を行なうと、第1の層間絶縁膜6006に含まれる水素により、活性層6003に含まれる半導体のダングリングボンドを終端する(水素化)ことができる。   Note that when heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours) is performed after the first interlayer insulating film 6006 is formed, the active layer 6003 is formed by hydrogen contained in the first interlayer insulating film 6006. It is possible to terminate (hydrogenate) the dangling bonds of the semiconductor contained in the substrate.

また第2の層間絶縁膜6007は、有機樹脂膜、無機絶縁膜、シロキサン系材料を出発材料として形成されたSi−O結合とSi−CHx結合手を含む絶縁膜等を用いることができる。本実施例では非感光性のアクリルを用いる。第3の層間絶縁膜6008は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。   As the second interlayer insulating film 6007, an organic resin film, an inorganic insulating film, an insulating film including a Si—O bond and a Si—CHx bond formed using a siloxane-based material as a starting material, or the like can be used. In this embodiment, non-photosensitive acrylic is used. As the third interlayer insulating film 6008, a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture or oxygen as compared with other insulating films is used. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like.

また図12では、TiNで形成された陽極6010上に、正孔注入層6011として膜厚20nmのCuPc、正孔輸送層6012として膜厚40nmのα−NPD、発光層6013としてDMQdが添加された膜厚37.5nmのAlq3、電子輸送層6014として膜厚37.5nmのAlq3、電子注入層6015として膜厚1nmのCaF2、10〜30nmの膜厚を有するAlで形成された陰極6016が順に積層されている。図12では、陽極6010として光を透過しない材料を用い、なおかつ陰極6016の膜厚を10〜30nmとして光を透過させることで、発光素子から発せられる光が陰極6016側から得られるようにした。なお陰極6016側から光をえるためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本実施例では陰極側から光が発せられる発光素子の構成を示す。 In FIG. 12, CuPc having a thickness of 20 nm is added as the hole injection layer 6011, α-NPD having a thickness of 40 nm is added as the hole transport layer 6012, and DMQd is added as the light emitting layer 6013 on the anode 6010 made of TiN. Alq having a thickness of 37.5 nm 3, Alq 3 having a film thickness of 37.5 nm as an electron transporting layer 6014, CaF 2 film thickness 1nm as an electron injection layer 6015, a cathode formed of Al having a thickness of 10 to 30 nm 6016 Are sequentially stacked. In FIG. 12, a material that does not transmit light is used for the anode 6010, and light is transmitted with the thickness of the cathode 6016 set to 10 to 30 nm so that light emitted from the light emitting element can be obtained from the cathode 6016 side. In order to obtain light from the cathode 6016 side, there is a method of using ITO whose work function is reduced by adding Li in addition to a method of reducing the film thickness. In this embodiment, a structure of a light-emitting element that emits light from the cathode side is shown.

トランジスタ6002は、発光素子に供給する電流を制御する駆動用トランジスタであり、発光素子と直接、または他の回路素子を介して直列に接続されている。   The transistor 6002 is a driving transistor that controls a current supplied to the light emitting element, and is connected to the light emitting element directly or in series via another circuit element.

陽極6010は第3の層間絶縁膜6008上に形成されている。また第3の層間絶縁膜6008上には隔壁として用いる有機樹脂膜6018が形成されている。なお本実施例では隔壁として有機樹脂膜を用いているが、無機絶縁膜、シロキサン系材料を出発材料として形成されたSi−O結合とSi−CHx結合手を含む絶縁膜等を隔壁として用いることができる。有機樹脂膜6018は開口部6017を有しており、該開口部において陽極6010、正孔注入層6011、正孔輸送層6012、発光層6013、電子輸送層6014、電子注入層6015、陰極6016が重なり合うことで発光素子6019が形成されている。   The anode 6010 is formed on the third interlayer insulating film 6008. Further, an organic resin film 6018 used as a partition is formed over the third interlayer insulating film 6008. In this embodiment, an organic resin film is used as the partition. However, an inorganic insulating film, an insulating film including a Si—O bond and a Si—CHx bond formed using a siloxane-based material as the partition, and the like are used as the partition. Can do. The organic resin film 6018 has an opening 6017 in which an anode 6010, a hole injection layer 6011, a hole transport layer 6012, a light emitting layer 6013, an electron transport layer 6014, an electron injection layer 6015, and a cathode 6016 are provided. The light emitting element 6019 is formed by overlapping.

そして有機樹脂膜6018及び陰極6016上に、保護膜6020が成膜されている。保護膜6020は第3の層間絶縁膜6008と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。   A protective film 6020 is formed over the organic resin film 6018 and the cathode 6016. As the third interlayer insulating film 6008, the protective film 6020 is a film that is less likely to transmit a substance that causes deterioration of the light-emitting element such as moisture or oxygen than other insulating films. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like. In addition, the above-described film that hardly transmits a substance such as moisture or oxygen and a film that easily allows a substance such as moisture or oxygen to pass through can be stacked to be used as a protective film.

また有機樹脂膜6018の開口部6017における端部は、有機樹脂膜6018上に一部重なって形成されている電界発光層に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。   Further, the end of the organic resin film 6018 in the opening 6017 may be rounded so that the electroluminescent layer formed on the organic resin film 6018 partially overlaps so that there is no hole in the end. desirable. Specifically, it is desirable that the radius of curvature of the curve drawn by the cross section of the organic resin film in the opening is about 0.2 to 2 μm.

上記構成により、後に形成される正孔注入層6011、正孔輸送層6012、発光層6013、電子輸送層6014、電子注入層6015を含む電界発光層と、陰極6016のカバレッジを良好とすることができ、陽極6010と陰極6016がショートするのを防ぐことができる。また上記各層の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。   With the above structure, the coverage of the electroluminescent layer including the hole injection layer 6011, the hole transport layer 6012, the light-emitting layer 6013, the electron transport layer 6014, and the electron injection layer 6015 to be formed later and the cathode 6016 is improved. In addition, the anode 6010 and the cathode 6016 can be prevented from being short-circuited. Further, by relaxing the stress in each of the above layers, a defect called “shrink” in which a light emitting region is reduced can be reduced, and reliability can be improved.

なお、実際には図12まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性の封止用基板でパッケージング(封入)することが好ましい。その際、第2の基板剥離の工程において封止用基板が剥がれてしまうのを防ぐために、樹脂を封入して封止用基板の密着性を高めるようにする。   In actuality, when completed up to FIG. 12, it is packaged with a protective film (laminate film, ultraviolet curable resin film, etc.) or a translucent sealing substrate that is highly airtight and less degassed so as not to be exposed to the outside air. It is preferable to enclose (enclose). At that time, in order to prevent the sealing substrate from being peeled off in the second substrate peeling step, a resin is sealed to improve the adhesion of the sealing substrate.

なお図12に示した発光装置はカバー材を貼り付ける前の状態に相当する。本実施例では、発光素子6019から発せられる光が、矢印で示すようにカバー材側に照射されることになる。なお本発明はこれに限定されず、発光素子から発せられる光がカード基板がわに向いていても良い。この場合、画素部に表示される画像はカード基板側から見ることになる。   Note that the light-emitting device illustrated in FIG. 12 corresponds to a state before the cover material is attached. In this embodiment, light emitted from the light emitting element 6019 is irradiated to the cover material side as indicated by an arrow. The present invention is not limited to this, and the light emitted from the light emitting element may be directed to the card substrate. In this case, the image displayed on the pixel portion is viewed from the card substrate side.

なお、本発明の発光装置は図12に示した構成に限定されない。   Note that the light-emitting device of the present invention is not limited to the configuration shown in FIG.

(実施例3)
本実施例では、本発明のICカードを銀行のキャッシュカードとして用いる場合の、具体的な利用方法の一例について説明する。
(Example 3)
In this embodiment, an example of a specific usage method when the IC card of the present invention is used as a bank cash card will be described.

図13に示すように、まず銀行などの金融機関において口座を開設する際に、預金者の顔写真の画像データを、キャッシュカードの薄膜集積回路に設けられたROMに記憶する。ROMに顔写真のデータを記憶することで、顔写真のすり替などの偽造を防止することができる。そして該キャッシュカードを預金者に提供することで、キャッシュカードの使用が開始される。   As shown in FIG. 13, when opening an account in a financial institution such as a bank, image data of a depositor's face photo is stored in a ROM provided in a thin film integrated circuit of a cash card. By storing face photo data in the ROM, forgery such as face photo replacement can be prevented. Then, by using the cash card to the depositor, the use of the cash card is started.

キャッシュカードはATM(自動現金預入払出機)または窓口における取引に用いられる。そして引き出し、預け入れ、振り込み等の取引が行なわれると、キャッシュカードの薄膜集積回路に設けられているEEPROMに、預金残高や、取引日時などの明細が記憶されるようにする。   Cash cards are used for transactions at ATMs (automatic cash deposit and withdrawal machines) or counters. When a transaction such as withdrawal, deposit, or transfer is performed, details such as the deposit balance and transaction date and time are stored in the EEPROM provided in the thin film integrated circuit of the cash card.

この取引の後、キャッシュカードの画素部において、預金残高や取引日時などの明細が表示されるようにし、一定時間経過後に該表示が消えるようにプログラムしておいても良い。そして、この取引の際、例えば自動振り込みによる引き落としなどの、キャッシュカードを用いずに行なわれた決済をすべてICカード内に記帳し、画素部においてこれを確認することができるようにしても良い。   After this transaction, details such as the deposit balance and transaction date and time may be displayed in the pixel portion of the cash card, and it may be programmed so that the display disappears after a certain period of time. Then, at the time of this transaction, for example, all payments made without using a cash card, such as withdrawal by automatic transfer, may be recorded in the IC card, and this can be confirmed in the pixel portion.

また、デビットカード(R)のように銀行のキャッシュカードを用い、現金のやり取りなしに口座から直接支払いを行なって決済する前に、決済を行なう際に用いる端末装置を介して銀行のホストコンピュータから残高の情報を引き出し、ICカードの画素部にその残高を表示するようにしても良い。端末装置において残高を表示すると使用している際に背後から第三者に盗み見られる怖れがあるが、ICカードの画素部に残高を表示することで、盗み見られることなくICカードの使用者が残高を確認することができる。そして、販売店に設置された決済に用いる端末装置を用いて残高の確認をすることができるので、決済の前に残高を確認するためにわざわざ銀行の窓口やATMなどで残高照会や記帳を行なう煩雑さを解消することができる。   In addition, a bank cash card such as a debit card (R) is used, and payment is made directly from an account without exchange of cash. The balance information may be extracted and the balance displayed on the pixel portion of the IC card. When using the terminal device to display the balance, there is a fear that it may be seen by a third party from behind, but by displaying the balance on the pixel portion of the IC card, the IC card user can see it without being seen You can check your balance. And since the balance can be confirmed using the terminal device used for settlement installed in the store, in order to confirm the balance before settlement, the balance is inquired and booked at a bank counter or ATM. Complexity can be eliminated.

なお本発明のICカードはキャッシュカードに限定されない。本発明のICカードを定期券やプリペイドカードとして用い、残金が画素部に表示されるようにしても良い。   The IC card of the present invention is not limited to a cash card. The IC card of the present invention may be used as a commuter pass or a prepaid card so that the balance is displayed on the pixel portion.

(実施例4)
本実施例では、プラスチック基板上にマウントされた表示装置と、集積回路の一つであるCPUの写真を示す。
Example 4
In this embodiment, a photograph of a display device mounted on a plastic substrate and a CPU which is one of integrated circuits is shown.

まず図15(A)に、本発明のICカードのカード基板の構成を示す。1501は表示装置であり、1502は集積回路であり、1503は集積回路に含まれるCPUに相当する。   First, FIG. 15A shows the configuration of the card substrate of the IC card of the present invention. Reference numeral 1501 denotes a display device, 1502 denotes an integrated circuit, and 1503 corresponds to a CPU included in the integrated circuit.

図15(B)に、膜厚200μmのポリカーボネイト基板上に形成された表示装置の写真を示す。図15(B)に示す表示装置は発光装置であり、写真はポリカーボネイト基板側から撮影している。1504は信号線駆動回路、1505は走査線駆動回路、1506は画素部に相当する。図15(C)に、図15(B)に示す発光装置の画素部1506の拡大図を示す。図15(C)に示すように、各画素に発光素子が備えられている。発光素子から発せられる光はポリカーボネイト基板側に向いている。   FIG. 15B shows a photograph of a display device formed over a polycarbonate substrate having a thickness of 200 μm. The display device illustrated in FIG. 15B is a light-emitting device, and a photograph is taken from the polycarbonate substrate side. Reference numeral 1504 denotes a signal line driver circuit, 1505 denotes a scanning line driver circuit, and 1506 denotes a pixel portion. FIG. 15C illustrates an enlarged view of the pixel portion 1506 of the light-emitting device illustrated in FIG. As shown in FIG. 15C, each pixel is provided with a light emitting element. The light emitted from the light emitting element is directed to the polycarbonate substrate side.

また図15(D)に、表示装置と電気的に接続している配線の拡大図を示す。配線1507〜1509は、それぞれ順に表示装置に備えられている走査線駆動回路1505に供給されるクロックバー信号、クロック信号、スタートパルス信号が入力されている。そして配線1507〜1509は、表示装置に用いられているTFTどうしを電気的に接続している配線と、同じ導電膜から形成されている。   FIG. 15D is an enlarged view of wirings electrically connected to the display device. The wirings 1507 to 1509 are each input with a clock bar signal, a clock signal, and a start pulse signal that are supplied to the scan line driver circuit 1505 provided in the display device in order. The wirings 1507 to 1509 are formed of the same conductive film as the wiring that electrically connects the TFTs used in the display device.

また図15(E)に、膜厚200μmのポリカーボネイト基板上に形成されたCPU1503の写真を示す。図15(E)に示すCPU1503の写真は、ポリカーボネイト基板側から撮影している。そしてCPU1503が有している演算回路1510の拡大図を図15(F)に示す。   FIG. 15E shows a photograph of the CPU 1503 formed over a polycarbonate substrate with a thickness of 200 μm. The photograph of the CPU 1503 shown in FIG. 15E is taken from the polycarbonate substrate side. An enlarged view of the arithmetic circuit 1510 included in the CPU 1503 is illustrated in FIG.

このように、集積回路と表示装置をプラスチック基板上に形成することで、可撓性を有するICカードを形成することが可能である。   As described above, by forming the integrated circuit and the display device over the plastic substrate, a flexible IC card can be formed.

(実施例5)
本実施例では、転写を用いて実際にプラスチック基板上に形成された、発光装置の断面と、その構成について説明する。
(Example 5)
In this example, a cross section of a light-emitting device actually formed on a plastic substrate using transfer and a configuration thereof will be described.

まず本実施例で観察した試料について説明する。本実施例では、まずポリカーボネイトからなるプラスチック基板上に、発光素子の動作を制御するためのTFTを転写した。次に、該TFTと電気的に接続された発光素子を形成し、該発光素子を間に挟んで先のプラスチック基板と重なるように、別途用意したプラスチック基板を貼り合わせた。なお、先のプラスチック基板と後に貼り合わされたプラスチック基板とを区別するために、前者を第1のプラスチック基板、後者を第2のプラスチック基板と呼ぶ。なお、TFTを転写する際に用いた接着剤と、第2のプラスチック基板を貼り合わせる際に用いた接着剤とは、共にエポキシ樹脂を用いた。   First, the sample observed in this example will be described. In this example, first, a TFT for controlling the operation of the light emitting element was transferred onto a plastic substrate made of polycarbonate. Next, a light-emitting element electrically connected to the TFT was formed, and a separately prepared plastic substrate was attached so as to overlap the previous plastic substrate with the light-emitting element interposed therebetween. In order to distinguish between the previous plastic substrate and the plastic substrate bonded later, the former is called a first plastic substrate and the latter is called a second plastic substrate. Note that an epoxy resin was used for both the adhesive used for transferring the TFT and the adhesive used for attaching the second plastic substrate.

図16に、本実施例で用意した試料の、走査電子顕微鏡(SEM)により得られた断面の写真を示す。図16においてNo.20で示されるのは第1のプラスチック基板、No.19で示されるのは接着剤、No.2で示されるのは接着剤、No.1で示されるのは第2のプラスチック基板である。No.19で示される接着剤と、No.2で示される接着剤との間には、TFT及び発光素子が形成されている。なお、No.1で示される第2のプラスチック基板と、No.2で示されるのは接着剤との間に層が存在しているように見えるが、該層は、測定のため断面を研磨した際に、第2のプラスチック基板とNo.2で示される接着剤とが一部剥離した領域に相当する。   FIG. 16 shows a photograph of a cross section obtained by a scanning electron microscope (SEM) of the sample prepared in this example. In FIG. Reference numeral 20 denotes a first plastic substrate, no. Reference numeral 19 indicates an adhesive, No. 2 shows an adhesive, no. Reference numeral 1 denotes a second plastic substrate. No. No. 19 adhesive, and No. 19 Between the adhesive indicated by 2, a TFT and a light emitting element are formed. In addition, No. No. 1 and a second plastic substrate; In FIG. 2, it appears that a layer exists between the adhesive and the layer, when the cross section is polished for measurement, the layer is no. This corresponds to a region where the adhesive indicated by 2 is partially peeled off.

次に図17に、No.1で示される第2のプラスチック基板の組成を特定するために行なった、EDX測定の結果を示す。また図20に、No.20で示される第1のプラスチック基板の組成を特定するため、EDX測定を行った結果を示す。図17、図20に示すように、ポリカーボネイトの成分である炭素と、酸素が検出された他、電子線による試料のチャージアップを防ぐために形成した導電膜に含まれているPtが検出されている。   Next, in FIG. The result of the EDX measurement performed in order to specify the composition of the 2nd plastic substrate shown by 1 is shown. In FIG. The result of the EDX measurement for specifying the composition of the first plastic substrate indicated by 20 is shown. As shown in FIGS. 17 and 20, in addition to the detection of carbon and oxygen, which are components of polycarbonate, Pt contained in a conductive film formed to prevent charge-up of the sample by an electron beam is detected. .

次に図18に、No.2で示される接着剤の組成を特定するために行なった、EDX測定の結果を示す。また図19に、No.19で示される接着剤の組成を特定するために行なった、EDX測定の結果を示す。図18、図19に示すように、エポキシ樹脂の成分である炭素と、酸素が検出された他、電子線による試料のチャージアップを防ぐために形成した導電膜に含まれているPtが検出されている。   Next, in FIG. The result of the EDX measurement performed in order to specify the composition of the adhesive agent shown by 2 is shown. In FIG. The result of the EDX measurement performed in order to specify the composition of the adhesive agent shown by 19 is shown. As shown in FIG. 18 and FIG. 19, in addition to the detection of carbon and oxygen as components of the epoxy resin, Pt contained in the conductive film formed to prevent the sample from being charged up by the electron beam was detected. Yes.

次に、本実施例で用意した試料の、TEM(透過型電子顕微鏡)により得られたTFT及び発光素子の写真について説明する。   Next, photographs of TFTs and light-emitting elements obtained by TEM (transmission electron microscope) of the sample prepared in this example will be described.

図21に、TFTと、該TFTに接続された配線の、TEMにより得られた写真を示す。4001はエポキシ樹脂からなる接着剤、4002は酸化珪素、窒化酸化珪素を順に積層した下地膜、4003はTFTが有する島状の半導体膜、4004は酸化珪素からなるゲート絶縁膜、4005はTaNとWとを順に積層したゲート電極、4006は窒化珪素からなる第1の層間絶縁膜、4007はアクリルからなる第2の層間絶縁膜、4008はTi、Al−Si、Tiを順に積層した配線、4009は窒化珪素からなる第3の層間絶縁膜、4010はアクリルからなる隔壁、4011は隔壁4010に形成した窒化珪素膜、4012は電界発光層、4013はAlからなる陰極、4014はエポキシ樹脂からなる接着剤に相当する。   FIG. 21 shows a photograph obtained by TEM of the TFT and the wiring connected to the TFT. 4001 is an adhesive made of epoxy resin, 4002 is a base film in which silicon oxide and silicon nitride oxide are sequentially laminated, 4003 is an island-like semiconductor film of the TFT, 4004 is a gate insulating film made of silicon oxide, and 4005 is TaN and W , 4006 is a first interlayer insulating film made of silicon nitride, 4007 is a second interlayer insulating film made of acrylic, 4008 is a wiring in which Ti, Al—Si, and Ti are sequentially laminated, and 4009 is Third interlayer insulating film made of silicon nitride, 4010 is a partition made of acrylic, 4011 is a silicon nitride film formed on the partition 4010, 4012 is an electroluminescent layer, 4013 is a cathode made of Al, and 4014 is an adhesive made of epoxy resin. It corresponds to.

図22に、TEMにより得られた発光素子の写真を示す。なお、図21において既に示したものについては、同じ符号を付す。4015はITOからなる陽極に相当する。陽極4015と、電界発光層4012と、陰極4013とが重なり合ったところが、発光素子に相当する。   FIG. 22 shows a photograph of the light-emitting element obtained by TEM. In addition, the same code | symbol is attached | subjected about what was already shown in FIG. Reference numeral 4015 corresponds to an anode made of ITO. A portion where the anode 4015, the electroluminescent layer 4012, and the cathode 4013 overlap corresponds to a light emitting element.

図23に、TEMにより得られたTFTの写真を示す。なお、図21において既に示したものについては、同じ符号を付す。図23に示した各層の組成を特定するために行った、EDX測定の結果を、図24〜図36に示す。なお図24〜図36において検出されているGaのピークは、収束イオンビーム加工観察装置(FIB)により試料を加工する際に、ビームの形成に用いられたGaであると考えられる。   FIG. 23 shows a photograph of the TFT obtained by TEM. In addition, the same code | symbol is attached | subjected about what was already shown in FIG. The results of the EDX measurement performed to specify the composition of each layer shown in FIG. 23 are shown in FIGS. Note that the Ga peak detected in FIGS. 24 to 36 is considered to be Ga used for beam formation when a sample is processed by a focused ion beam processing observation apparatus (FIB).

図24が、図23に示した接着剤4014のPoint2におけるEDX測定の結果に相当する。図24に示すように、エポキシ樹脂の成分に相当する炭素と酸素とが検出された。   FIG. 24 corresponds to the result of the EDX measurement at Point 2 of the adhesive 4014 shown in FIG. As shown in FIG. 24, carbon and oxygen corresponding to the components of the epoxy resin were detected.

図25が、図23に示した陰極4013のPoint3におけるEDX測定の結果に相当する。図25に示すようにAlが検出された。   FIG. 25 corresponds to the result of EDX measurement at Point 3 of the cathode 4013 shown in FIG. As shown in FIG. 25, Al was detected.

図26が、図23に示した電界発光層4012のPoint4−1におけるEDX測定の結果に相当する。図26に示すように、電界発光層の成分に相当する炭素、酸素、Alが検出された。   FIG. 26 corresponds to the result of the EDX measurement at the point 4-1 of the electroluminescent layer 4012 shown in FIG. As shown in FIG. 26, carbon, oxygen, and Al corresponding to the components of the electroluminescent layer were detected.

図27が、図23に示した窒化珪素膜4011のPoint5におけるEDX測定の結果に相当する。図27に示すように窒素、珪素が検出された。   FIG. 27 corresponds to the result of EDX measurement at Point 5 of the silicon nitride film 4011 shown in FIG. As shown in FIG. 27, nitrogen and silicon were detected.

図28が、図23に示した第3の層間絶縁膜4009のPoint11におけるEDX測定の結果に相当する。図28に示すように、窒化珪素の成分に相当する窒素と珪素とが検出された。   FIG. 28 corresponds to the result of the EDX measurement at the point 11 of the third interlayer insulating film 4009 shown in FIG. As shown in FIG. 28, nitrogen and silicon corresponding to silicon nitride components were detected.

図29が、図23に示した第2の層間絶縁膜4007のPoint12におけるEDX測定の結果に相当する。図29に示すように、アクリルの成分に相当する炭素と酸素とが検出された。   FIG. 29 corresponds to the result of the EDX measurement at the point 12 of the second interlayer insulating film 4007 shown in FIG. As shown in FIG. 29, carbon and oxygen corresponding to acrylic components were detected.

図30が、図23に示した第1の層間絶縁膜4006のPoint13におけるEDX測定の結果に相当する。図30に示すように、窒化珪素の成分に相当する窒素と珪素とが検出された。   FIG. 30 corresponds to the result of the EDX measurement at the point 13 of the first interlayer insulating film 4006 shown in FIG. As shown in FIG. 30, nitrogen and silicon corresponding to silicon nitride components were detected.

図31が、図23に示したゲート電極4005のPoint14におけるEDX測定の結果に相当する。また図32が、図23に示したゲート電極4005のPoint15におけるEDX測定の結果に相当する。図31に示すように、ゲート電極4005はPoint14ではWが検出された。また図32に示すように、ゲート電極4005はPoint15ではTaが検出された。   FIG. 31 corresponds to the result of the EDX measurement at the point 14 of the gate electrode 4005 shown in FIG. 32 corresponds to the result of the EDX measurement at the point 15 of the gate electrode 4005 shown in FIG. As shown in FIG. 31, W was detected in the gate electrode 4005 at the point 14. Further, as shown in FIG. 32, Ta was detected in the gate electrode 4005 at the point 15.

図33が、図23に示したゲート絶縁膜4004のPoint16におけるEDX測定の結果に相当する。図33に示すように、酸化珪素の成分に相当する珪素と酸素とが検出された。   FIG. 33 corresponds to the result of the EDX measurement at the point 16 of the gate insulating film 4004 shown in FIG. As shown in FIG. 33, silicon and oxygen corresponding to silicon oxide components were detected.

図34が、図23に示した島状の半導体膜4003のPoint17におけるEDX測定の結果に相当する。図34に示すように、珪素が検出された。   FIG. 34 corresponds to the result of EDX measurement at Point 17 of the island-shaped semiconductor film 4003 illustrated in FIG. As shown in FIG. 34, silicon was detected.

図35が、図23に示した下地膜4002のPoint18におけるEDX測定の結果に相当する。図35に示すように、酸化珪素の成分に相当する珪素と酸素とが検出された。なお実際には、下地膜4002は、酸化珪素で形成された膜上に、窒化酸化珪素で形成された膜を有している。   FIG. 35 corresponds to the result of the EDX measurement at the point 18 of the base film 4002 shown in FIG. As shown in FIG. 35, silicon and oxygen corresponding to silicon oxide components were detected. Note that actually, the base film 4002 has a film formed of silicon nitride oxide on a film formed of silicon oxide.

図36が、図23に示した接着剤4001のPoint19におけるEDX測定の結果に相当する。図36に示すように、エポキシ樹脂の成分に相当する炭素と酸素とが検出された。   FIG. 36 corresponds to the result of the EDX measurement at the point 19 of the adhesive 4001 shown in FIG. As shown in FIG. 36, carbon and oxygen corresponding to the components of the epoxy resin were detected.

本発明のICカードの外観図と、内部の構造を示す図。The figure which shows the external view of the IC card of this invention, and an internal structure. 大型のカード基板を用いた本発明のICカードの作製方法を示す図。The figure which shows the preparation methods of the IC card of this invention using a large sized card board. 本発明のICカードの断面図を示す図。The figure which shows sectional drawing of the IC card of this invention. 薄膜集積回路と表示装置のブロック図。The block diagram of a thin film integrated circuit and a display apparatus. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 半導体素子の作製方法を示す図。10A and 10B illustrate a method for manufacturing a semiconductor element. 入出力用インターフェースの構造を示すブロック図。The block diagram which shows the structure of the interface for input / output. 液晶表示装置の断面図。Sectional drawing of a liquid crystal display device. 発光装置の断面図。Sectional drawing of a light-emitting device. 本発明のICカードの利用方法を示す図。The figure which shows the utilization method of IC card of this invention. 本発明のICカードの外観を示す図。The figure which shows the external appearance of the IC card of this invention. プラスチック基板上に形成された薄膜集積回路と表示装置の写真。A photograph of a thin film integrated circuit and a display device formed on a plastic substrate. 実施例5で用意した試料の、SEMにより得られた断面の写真。The photograph of the cross section obtained by SEM of the sample prepared in Example 5. FIG. 図16におけるPoint1のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point1 in FIG. 図16におけるPoint2のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point2 in FIG. 図16におけるPoint19のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point19 in FIG. 図16におけるPoint20のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point20 in FIG. 実施例5で用意した試料の、TEMにより得られた断面の写真。The photograph of the cross section obtained by TEM of the sample prepared in Example 5. 実施例5で用意した試料の、TEMにより得られた断面の写真。The photograph of the cross section obtained by TEM of the sample prepared in Example 5. 実施例5で用意した試料の、TEMにより得られた断面の写真。The photograph of the cross section obtained by TEM of the sample prepared in Example 5. 図23におけるPoint2のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point2 in FIG. 図23におけるPoint3のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point3 in FIG. 図23におけるPoint4−1のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point4-1 in FIG. 図23におけるPoint5のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point5 in FIG. 図23におけるPoint11のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point11 in FIG. 図23におけるPoint12のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point12 in FIG. 図23におけるPoint13のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point13 in FIG. 図23におけるPoint14のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point14 in FIG. 図23におけるPoint15のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point15 in FIG. 図23におけるPoint16のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point16 in FIG. 図23におけるPoint17のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point17 in FIG. 図23におけるPoint18のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point18 in FIG. 図23におけるPoint19のEDX測定の結果を示す図。The figure which shows the result of the EDX measurement of Point19 in FIG.

Claims (7)

第1の基板上に金属膜を形成し
前記金属膜上に酸化物膜を形成し、
前記酸化物膜上に多結晶半導体膜を形成し、
前記多結晶半導体膜を用いて、薄膜集積回路及び表示装置を形成し、
前記薄膜集積回路及び前記表示装置を第1の樹脂で覆い、
前記第1の樹脂上に第2の基板を貼り合わせ、
前記金属膜と前記酸化物膜とを剥離し、
前記酸化物膜の前記金属膜が剥離された部分に接着剤を介して第1のプラスチック基板を貼り合わせ、
前記第1の樹脂と前記第2の基板を剥離し、
前記第1の樹脂を除去し、
前記第1のプラスチック基板上の前記薄膜集積回路及び前記表示装置を第2の樹脂で覆い、
前記第2の樹脂上に第2のプラスチック基板を貼り合わせることを特徴とする記録媒体の作製方法。
Forming a metal film on the first substrate;
Oxide film is formed on the metal film,
Forming a polycrystalline semiconductor film on the oxide film;
A thin film integrated circuit and a display device are formed using the polycrystalline semiconductor film,
Covering the thin film integrated circuit and the display device with a first resin;
A second substrate is bonded onto the first resin,
Peeling off the metal film and the oxide film;
The first plastic substrate is bonded to the portion of the oxide film from which the metal film has been peeled off via an adhesive,
Peeled and the second substrate and the first resin,
Removing the first resin;
Covering the thin film integrated circuit and the display device on the first plastic substrate with a second resin,
A method for manufacturing a recording medium, wherein a second plastic substrate is bonded to the second resin.
第1の基板上に金属膜を形成し
前記金属膜上に酸化物膜を形成し、
前記酸化物膜上に多結晶半導体膜を形成し、
前記多結晶半導体膜を用いて、薄膜集積回路及び表示装置を形成し、
前記薄膜集積回路上に導電膜を形成し、
前記導電膜を用いてアンテナを形成し、
前記アンテナ、前記薄膜集積回路、及び前記表示装置を第1の樹脂で覆い、
前記第1の樹脂上に第2の基板を貼り合わせ、
前記金属膜と前記酸化物膜とを剥離し、
前記酸化物膜の前記金属膜が剥離された部分に接着剤を介して第1のプラスチック基板を貼り合わせ、
前記第1の樹脂と前記第2の基板を剥離し、
前記第1の樹脂を除去し、
前記第1のプラスチック基板上の前記薄膜集積回路及び前記表示装置を第2の樹脂で覆い、
前記第2の樹脂上に第2のプラスチック基板を貼り合わせることを特徴とする記録媒体の作製方法。
Forming a metal film on the first substrate;
Oxide film is formed on the metal film,
Forming a polycrystalline semiconductor film on the oxide film;
A thin film integrated circuit and a display device are formed using the polycrystalline semiconductor film,
Forming a conductive film on the thin film integrated circuit;
An antenna is formed using the conductive film,
Covering the antenna, the thin film integrated circuit, and the display device with a first resin,
A second substrate is bonded onto the first resin,
Peeling off the metal film and the oxide film;
The first plastic substrate is bonded to the portion of the oxide film from which the metal film has been peeled off via an adhesive,
Peeled and the second substrate and the first resin,
Removing the first resin;
Covering the thin film integrated circuit and the display device on the first plastic substrate with a second resin,
A method for manufacturing a recording medium, wherein a second plastic substrate is bonded to the second resin.
請求項または請求項において、
前記多結晶半導体膜は、前記酸化物膜上に半導体膜を形成し、当該半導体膜を結晶化することにより形成されることを特徴とする記録媒体の作製方法。
In claim 1 or claim 2 ,
The method for producing a recording medium, wherein the polycrystalline semiconductor film is formed by forming a semiconductor film over the oxide film and crystallizing the semiconductor film .
請求項3において、In claim 3,
前記酸化物膜上に形成される半導体膜は、膜厚が25nm以上100nm以下であることを特徴とする記録媒体の作製方法。The method for manufacturing a recording medium, wherein the semiconductor film formed over the oxide film has a thickness of 25 nm to 100 nm.
請求項3または請求項4において、In claim 3 or claim 4,
前記酸化物膜上に形成される半導体膜に加熱処理を行うことを特徴とする記録媒体の作製方法。A method for manufacturing a recording medium, wherein a heat treatment is performed on a semiconductor film formed over the oxide film.
請求項1乃至請求項5のいずれか一項において、In any one of Claims 1 to 5,
前記金属膜の表面を酸化して金属酸化膜を形成することを特徴とする記録媒体の作製方法。A method for manufacturing a recording medium, comprising forming a metal oxide film by oxidizing a surface of the metal film.
請求項1乃至請求項6のいずれか一項において、In any one of Claims 1 thru | or 6,
前記金属膜として、W、TiN、WN、またはMoを用いることを特徴とする記録媒体の作製方法。A method for manufacturing a recording medium, wherein W, TiN, WN, or Mo is used as the metal film.
JP2003426321A 2002-12-27 2003-12-24 Method for producing recording medium Expired - Fee Related JP4393859B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426321A JP4393859B2 (en) 2002-12-27 2003-12-24 Method for producing recording medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002378853 2002-12-27
JP2003426321A JP4393859B2 (en) 2002-12-27 2003-12-24 Method for producing recording medium

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007000971A Division JP4646925B2 (en) 2002-12-27 2007-01-09 IC card manufacturing method

Publications (3)

Publication Number Publication Date
JP2004220591A JP2004220591A (en) 2004-08-05
JP2004220591A5 JP2004220591A5 (en) 2007-02-15
JP4393859B2 true JP4393859B2 (en) 2010-01-06

Family

ID=32911217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426321A Expired - Fee Related JP4393859B2 (en) 2002-12-27 2003-12-24 Method for producing recording medium

Country Status (1)

Country Link
JP (1) JP4393859B2 (en)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP2005100380A (en) * 2003-08-29 2005-04-14 Semiconductor Energy Lab Co Ltd Ic card
JP4912641B2 (en) * 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 Manufacturing method of wireless chip
US7808090B2 (en) 2004-09-09 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
JP2006108654A (en) * 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd Radio chip
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
JP4845461B2 (en) * 2004-09-14 2011-12-28 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
EP2348460B1 (en) * 2004-10-18 2014-04-23 Semiconductor Energy Laboratory Co, Ltd. Organic anti fuse memory
EP1817796B1 (en) * 2004-11-30 2013-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4712545B2 (en) * 2004-11-30 2011-06-29 株式会社半導体エネルギー研究所 Semiconductor device
KR101169262B1 (en) 2004-12-03 2012-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP4954537B2 (en) * 2004-12-03 2012-06-20 株式会社半導体エネルギー研究所 Semiconductor device
EP1839335A4 (en) * 2005-01-21 2011-09-14 Semiconductor Energy Lab Semiconductor device
JP5100012B2 (en) * 2005-01-28 2012-12-19 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
WO2006080322A1 (en) 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006237593A (en) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd Storage device and semiconductor device
KR101125174B1 (en) 2005-01-31 2012-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Memory device and semiconductor device
EP1854140A4 (en) 2005-02-10 2008-06-04 Semiconductor Energy Lab Memory element and semiconductor device
JP5046524B2 (en) * 2005-02-10 2012-10-10 株式会社半導体エネルギー研究所 Storage element, storage device, and electronic device
JP5025141B2 (en) * 2005-02-28 2012-09-12 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device
JP4900659B2 (en) * 2005-02-28 2012-03-21 株式会社半導体エネルギー研究所 Semiconductor device
EP1696368B1 (en) 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4974541B2 (en) * 2005-03-08 2012-07-11 株式会社半導体エネルギー研究所 Manufacturing method of wireless chip
US20060202269A1 (en) 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
JP5210501B2 (en) * 2005-06-01 2013-06-12 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2007036216A (en) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd Semiconductor device and wireless communication system
US20090255995A1 (en) * 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
JP4916680B2 (en) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 Manufacturing method and peeling method of semiconductor device
KR101233639B1 (en) * 2005-12-27 2013-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101117921B1 (en) * 2007-03-19 2012-06-20 나그라아이디 에스.에이. Card With Digital Display
JP2009086067A (en) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd Ic card with display, display module, and display module manufacturing method

Also Published As

Publication number Publication date
JP2004220591A (en) 2004-08-05

Similar Documents

Publication Publication Date Title
JP4393859B2 (en) Method for producing recording medium
KR101024958B1 (en) Ic card and booking account system using the ic card
JP5165080B2 (en) IC card and IC card manufacturing method
KR101013478B1 (en) IC card and booking-account system using the IC card
JP4393857B2 (en) Method for producing recording medium
JP4646925B2 (en) IC card manufacturing method
JP4437555B2 (en) IC card manufacturing method
JP2005100380A (en) Ic card

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4393859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees