JP2007170356A - Pfm signal-capturing device - Google Patents

Pfm signal-capturing device Download PDF

Info

Publication number
JP2007170356A
JP2007170356A JP2005372893A JP2005372893A JP2007170356A JP 2007170356 A JP2007170356 A JP 2007170356A JP 2005372893 A JP2005372893 A JP 2005372893A JP 2005372893 A JP2005372893 A JP 2005372893A JP 2007170356 A JP2007170356 A JP 2007170356A
Authority
JP
Japan
Prior art keywords
pfm signal
pfm
memory
timer
timer values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005372893A
Other languages
Japanese (ja)
Other versions
JP5010144B2 (en
Inventor
Yasuhiro Tanaka
康弘 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005372893A priority Critical patent/JP5010144B2/en
Publication of JP2007170356A publication Critical patent/JP2007170356A/en
Application granted granted Critical
Publication of JP5010144B2 publication Critical patent/JP5010144B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PFM signal-capturing device for capturing and demodulating PFM signals from low to high frequencies. <P>SOLUTION: The PFM signal-capturing device captures and demodulates PFM signals at a modulated pulse frequencies. The device comprises a DMA control means for DMA transmitting timer values to a memory for every leading or trailing edge of the PFM signals, and a demodulation means which reads the update two timer values from the memory at every specified period of time to determine pulse periods and demodulates the PFM signals from the pulse periods. The number of timer values stored in the memory is the predetermined number, and the number of pulses of the PFM signals which can be determined in the specified period of time when the frequency of the PFM signals is smallest. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＰＦＭ信号取り込み装置に関し、パルス周波数が変調されたＰＦＭ信号を取り込んで復調するＰＦＭ信号取り込み装置に関する。   The present invention relates to a PFM signal capturing device, and more particularly to a PFM signal capturing device that captures and demodulates a PFM signal whose pulse frequency is modulated.

エンジンの吸入空気の流量を測定するデジタルエアフローメータは、吸入空気の流量に応じたパルス周波数のＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ：パルス周波数変調）信号を出力している。このＰＦＭ信号をエンジン制御用のＥＣＵ（電子制御装置）に取り込んで吸入空気の流量を復調する場合、従来のＥＣＵは、ＰＦＭ信号のパルス立ち上がりもしくは立ち下がりのエッジ毎に割込みを発生し、割込み処理の中でインプットキャプチャレジスタからエッジ入力時刻値をＲＡＭに取り込み、前回のエッジ入力時刻値と比較することでパルスの周期を算出し、パルスの周期を流量に変換することが一般に行われていた。   A digital air flow meter that measures the flow rate of the intake air of the engine outputs a PFM (Pulse Frequency Modulation) signal having a pulse frequency corresponding to the flow rate of the intake air. When this PFM signal is taken into an ECU (electronic control unit) for engine control and the flow rate of intake air is demodulated, the conventional ECU generates an interrupt at every rising edge or falling edge of the PFM signal, and interrupt processing is performed. In general, an edge input time value is fetched from an input capture register into a RAM, and compared with a previous edge input time value, a pulse period is calculated, and the pulse period is converted into a flow rate.

なお、特許文献１には、センサ部からの流量に対応するパルス信号の周期より求められた周波数を測定し、周波数に基づいて瞬時流量を算出することが記載されている。   Patent Document 1 describes that a frequency obtained from a cycle of a pulse signal corresponding to a flow rate from a sensor unit is measured, and an instantaneous flow rate is calculated based on the frequency.

特許文献２には、メモリに格納されたパルス立ち上がり数からパルス周期を演算することが記載されている。   Patent Document 2 describes that the pulse period is calculated from the number of rising pulses stored in a memory.

特許文献３には、センサ情報をメモリに書き込むのにＤＭＡを用いることでタイマ割り込みによる負担を軽減することが記載されている。
特開２０００−９７７３９ 特開平５−５２７７３号 特開２００１−４８４１６ Japanese Patent Application Laid-Open No. H10-228561 describes that the burden due to timer interruption is reduced by using DMA to write sensor information in a memory.
JP 200097739 A JP-A-5-52773 JP 2001-48416 A

従来のＰＦＭ信号取り込み装置は、ＰＦＭ信号のエッジ毎に割込み処理でインプットキャプチャレジスタからエッジ入力時刻値をＲＡＭに取り込まなければならない。デジタルエアフローメータでは、大流量の場合にＰＦＭ信号のパルス間隔は数１０μｓｅｃとなり、このパルス間隔では割込み処理を実施できないという問題があった。ちなみに、エンジン回転同期の割込み処理は、回転数６０００ｒｐｍにおいて２８０μｓｅｃ間隔で行われ、これより頻度の高い割込み処理の追加は実質的に無理である。   The conventional PFM signal capturing device must capture the edge input time value from the input capture register into the RAM by interrupt processing for each edge of the PFM signal. In the digital air flow meter, when the flow rate is large, the pulse interval of the PFM signal is several tens of microseconds, and there is a problem that interrupt processing cannot be performed at this pulse interval. Incidentally, interrupt processing for engine rotation synchronization is performed at intervals of 280 μsec at a rotational speed of 6000 rpm, and it is practically impossible to add more frequent interrupt processing.

本発明は、上述の点に鑑みてなされたものであり、低周波数から高周波数までのＰＦＭ信号を取り込んで復調することができるＰＦＭ信号取り込み装置を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a PFM signal capturing device that can capture and demodulate PFM signals from low frequencies to high frequencies.

本発明のＰＦＭ信号取り込み装置は、パルス周波数が変調されたＰＦＭ信号を取り込んで復調するＰＦＭ信号取り込み装置において、
前記ＰＦＭ信号の立ち上がりまたは立ち下がりのエッジ毎にタイマ値をメモリにＤＭＡ転送するＤＭＡ制御手段と、
所定期間毎に、前記メモリから最新の２つのタイマ値を読み出してパルス周期を求め、前記パルス周期から前記ＰＦＭ信号を復調する復調手段を有し、
前記メモリに格納されるタイマ値の数は、所定数で、かつ、前記ＰＦＭ信号の周波数が最小の場合に前記所定期間内に得られる前記ＰＦＭ信号のパルス数であることにより、低周波数から高周波数までのＰＦＭ信号を取り込んで復調することができる。 The PFM signal capturing device of the present invention is a PFM signal capturing device that captures and demodulates a PFM signal whose pulse frequency is modulated.
DMA control means for DMA-transferring the timer value to the memory at every rising or falling edge of the PFM signal;
For each predetermined period, the latest two timer values are read from the memory to obtain a pulse period, and a demodulating unit that demodulates the PFM signal from the pulse period,
The number of timer values stored in the memory is a predetermined number, and is the number of pulses of the PFM signal obtained within the predetermined period when the frequency of the PFM signal is minimum. Up to frequency PFM signals can be captured and demodulated.

前記ＰＦＭ信号取り込み装置において、
前記復調手段は、前記メモリからタイマ値を読み出す際に前記メモリに前記所定数のタイマ値が格納されていない場合、前回復調した値を保持することができる。 In the PFM signal capturing device,
When the predetermined number of timer values are not stored in the memory when the timer value is read from the memory, the demodulating unit can hold the previously demodulated value.

また、本発明のＰＦＭ信号取り込み装置は、パルス周波数が変調されたＰＦＭ信号を取り込んで復調するＰＦＭ信号取り込み装置において、
前記ＰＦＭ信号の立ち上がりまたは立ち下がりのエッジ毎にタイマ値をメモリにＤＭＡ転送するＤＭＡ制御手段と、
所定期間毎に、前記メモリから最新の２つのタイマ値を読み出してパルス周期を求め、前記パルス周期から前記ＰＦＭ信号を復調する復調手段を有し、
前記メモリに格納されるタイマ値の数は、所定数で、かつ、前記ＰＦＭ信号の周波数が最大の場合に前記所定期間内に得られる前記ＰＦＭ信号のパルス数以上であることにより、低周波数から高周波数までのＰＦＭ信号を取り込んで復調することができる。 The PFM signal capturing device of the present invention is a PFM signal capturing device that captures and demodulates a PFM signal whose pulse frequency is modulated.
DMA control means for DMA-transferring the timer value to the memory at every rising or falling edge of the PFM signal;
For each predetermined period, the latest two timer values are read from the memory to obtain a pulse period, and a demodulating unit that demodulates the PFM signal from the pulse period,
The number of timer values stored in the memory is a predetermined number, and when the frequency of the PFM signal is maximum, the number of timer values is equal to or greater than the number of pulses of the PFM signal obtained within the predetermined period. PFM signals up to high frequencies can be captured and demodulated.

本発明によれば、ＰＦＭ信号が高周波数であってもＰＦＭ信号を取り込んで復調することができる。   According to the present invention, even if the PFM signal has a high frequency, the PFM signal can be captured and demodulated.

以下、図面に基づいて本発明の実施形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

＜ＰＦＭ信号取り込み装置の構成＞
図１は、本発明のＰＦＭ信号取り込み装置の一実施形態のブロック図を示す。同図中、デジタルエアフローメータ１０は、吸入空気の流量に応じたパルス周波数の図２に示すようなＰＦＭ信号を生成して、エンジン制御用のＥＣＵ２０に供給する。 <Configuration of PFM signal capturing device>
FIG. 1 shows a block diagram of an embodiment of a PFM signal capturing apparatus of the present invention. In the figure, the digital air flow meter 10 generates a PFM signal having a pulse frequency corresponding to the flow rate of the intake air as shown in FIG. 2 and supplies it to the ECU 20 for engine control.

ＥＣＵ２０は、内部にジェネラルタイマ２１、インプットキャプチャレジスタ２２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２３，２４、ＤＭＡＣ（Ｄｉｒｅｃｔ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ）２５、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ Ｕｎｉｔ）２６、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２７を有している。ＰＦＭ信号はＩＯポート２８に供給される。   The ECU 20 includes a general timer 21, an input capture register 22, RAMs (Random Access Memory) 23 and 24, a DMAC (Direct Access Memory Controller) 25, an ALU (Arithmetic and Logic Unit) 26, and a ROM (Read Only Memory) 27. Have. The PFM signal is supplied to the IO port 28.

ジェネラルタイマ２１はシステムクロックをカウントしてタイマ値を生成すると共に、ＥＣＵ内部で使用する各種タイミング信号を生成している。上記タイマ値はインプットキャプチャレジスタ２２に供給され、４ｍｓｅｃ周期のタイミング信号はＡＬＵ２６に供給される。   The general timer 21 counts the system clock to generate a timer value and generates various timing signals used inside the ECU. The timer value is supplied to the input capture register 22, and a timing signal having a period of 4 msec is supplied to the ALU 26.

インプットキャプチャレジスタ２２は、ＩＯポート２８から供給されるＰＦＭ信号のパルス立ち下がりのエッジでトリガされ、そのタイミングでジェネラルタイマ２１から供給されるタイマ値を格納し、格納したタイマ値をＲＡＭ２３に供給する。ＲＡＭ２３には、複数のタイマ値が格納される。   The input capture register 22 is triggered by the pulse falling edge of the PFM signal supplied from the IO port 28, stores the timer value supplied from the general timer 21 at that timing, and supplies the stored timer value to the RAM 23. . The RAM 23 stores a plurality of timer values.

ＤＭＡＣ２５は、ＩＯポート２８から供給されるＰＦＭ信号のパルス立ち下がりのエッジでトリガされ、そのタイミングでインプットキャプチャレジスタ２２に格納されているタイマ値を読み出しＲＡＭ２３にＤＭＡ転送する。また、ＤＭＡＣ２５はＲＡＭ２３の書き込み用のアドレスポインタ（ＤＴＣＲ２）を管理する。   The DMAC 25 is triggered by the pulse falling edge of the PFM signal supplied from the IO port 28, reads the timer value stored in the input capture register 22 at that timing, and DMA-transfers it to the RAM 23. The DMAC 25 manages a write address pointer (DTCR2) in the RAM 23.

ＡＬＵ２６は、ジェネラルタイマ２１から４ｍｓｅｃ周期のタイミング信号を供給される毎に、ＲＯＭ２７に格納されている流量演算処理のプログラムを実行する。この流量演算処理で、ＡＬＵ２６はＤＭＡＣ２５から２つのタイマ値を読み出して、ＰＦＭ信号の周期を演算し、この周期を吸入空気の流量に換算してＲＡＭ２４に格納する。ＲＡＭ２４に格納された流量は、ＡＬＵ２６で実行される燃料噴射量制御処理等の別の処理で使用される。   The ALU 26 executes a flow rate calculation processing program stored in the ROM 27 every time a timing signal having a period of 4 msec is supplied from the general timer 21. In this flow rate calculation process, the ALU 26 reads two timer values from the DMAC 25, calculates the cycle of the PFM signal, converts this cycle to the flow rate of intake air, and stores it in the RAM 24. The flow rate stored in the RAM 24 is used in another process such as a fuel injection amount control process executed by the ALU 26.

＜第１実施形態＞
図３（Ａ），（Ｂ）はＡＬＵ２６が実行するソフトウェア処理の第１実施形態のフローチャートを示す。この実施形態では、デジタルエアフローメータ１０の出力するＰＦＭ信号は、周波数が最小の場合に４ｍｓｅｃ内に３パルス以上とされており、ＲＡＭ２３に格納されるタイマ値の数は、ＰＦＭ信号の周波数が最小の場合に４ｍｓｅｃ内に得られるＰＦＭ信号のパルス数である「３」とされている。 <First Embodiment>
FIGS. 3A and 3B show a flowchart of the first embodiment of software processing executed by the ALU 26. In this embodiment, the PFM signal output from the digital airflow meter 10 has three or more pulses within 4 msec when the frequency is minimum, and the number of timer values stored in the RAM 23 is the minimum frequency of the PFM signal. In this case, the number of pulses of the PFM signal obtained within 4 msec is “3”.

図３（Ａ）の処理は電源投入時等にＡＬＵ２６が実行するイニシャル処理である。同図中、ステップＳ１１でＡＬＵ２６はアドレスポインタ（ＤＴＣＲ２）に「３」を設定する。また、ステップＳ１２でＤＭＡ転送の転送先開始アドレスＭＡＲ２にＲＡＭ２３の所定アドレス（＆ｃａｐｔｉｍ）を設定する。ステップＳ１３でＡＬＵ２６はＤＭＡＣ２５にＤＭＡ許可を与え、転送完了フラグに「０」をセットし、この処理を終了する。   The process of FIG. 3A is an initial process executed by the ALU 26 when the power is turned on. In the figure, the ALU 26 sets “3” in the address pointer (DTCR2) in step S11. In step S12, a predetermined address (& captim) in the RAM 23 is set to the transfer destination start address MAR2 of the DMA transfer. In step S13, the ALU 26 grants DMA permission to the DMAC 25, sets "0" in the transfer completion flag, and ends this processing.

図３（Ｂ）の処理はジェネラルタイマ２１から４ｍｓｅｃ周期のタイミング信号を供給される毎にＡＬＵ２６が実行する流量演算処理である。同図中、ステップＳ２１でＡＬＵ２６は転送完了フラグが「１」であるか否かを判別する。転送完了フラグが「１」の場合はステップＳ２２でｃａｐｔｉｍ［１］からｃａｐｔｉｍ［２］を減算して周期ｃｙｃを算出し、ステップＳ２３で周期ｃｙｃを吸入空気の流量に換算してＲＡＭ２４に格納する。この際に、ＲＯＭ２７に予め設定されている周期／流量マップを用いる。   The process of FIG. 3B is a flow rate calculation process executed by the ALU 26 every time a timing signal having a period of 4 msec is supplied from the general timer 21. In the figure, in step S21, the ALU 26 determines whether or not the transfer completion flag is “1”. If the transfer completion flag is “1”, the cycle cyc is calculated by subtracting captim [2] from captim [1] in step S22, and the cycle cyc is converted into the flow rate of intake air in step S23 and stored in the RAM 24. . At this time, a period / flow rate map preset in the ROM 27 is used.

一方、転送完了フラグが「０」の場合は、何らかの異常でＤＭＡ転送が完了しなかったとみなし、ＲＡＭ２４に格納されている前回の流量を保持する。   On the other hand, when the transfer completion flag is “0”, it is considered that the DMA transfer has not been completed due to some abnormality, and the previous flow rate stored in the RAM 24 is held.

次に、ステップＳ２５でＡＬＵ２６はアドレスポインタ（ＤＴＣＲ２）に「３」を設定する。また、ステップＳ２６でＤＭＡ転送の転送先開始アドレスＭＡＲ２にＲＡＭ２３の所定アドレス（＆ｃａｐｔｉｍ）を設定する。さらに、ステップＳ２７でＡＬＵ２６はＤＭＡＣ２５にＤＭＡ許可を与え、転送完了フラグに「０」をセットし、この処理を終了する。   In step S25, the ALU 26 sets “3” in the address pointer (DTCR2). In step S26, a predetermined address (& captim) in the RAM 23 is set as the transfer destination start address MAR2 of the DMA transfer. Furthermore, in step S27, the ALU 26 grants DMA permission to the DMAC 25, sets "0" in the transfer completion flag, and ends this processing.

図４は、ジェネラルタイマ２１及びインプットキャプチャレジスタ２２が実行するハードウェア処理の第１実施形態のフローチャートを示す。このハードウェア処理は、ＰＦＭ信号のパルス立ち下がりのエッジが入力されると実行される。   FIG. 4 shows a flowchart of the first embodiment of the hardware processing executed by the general timer 21 and the input capture register 22. This hardware processing is executed when a pulse falling edge of the PFM signal is input.

同図中、インプットキャプチャレジスタ２２はステップＳ３１でジェネラルタイマ２１から供給されるタイマ値を格納する。ＤＭＡＣ２５はステップＳ３２でアドレスポインタ（ＤＴＣＲ２）の値が「０」か否かを判別する。そして、「０」ではない場合にのみ、ステップＳ３３でインプットキャプチャレジスタ２２に格納されたタイマ値をアドレスポインタ（ＤＴＣＲ２）が指示するＲＡＭ２３のアドレスに転送し、ＤＭＡＣ２５はステップＳ３４でアドレスポインタ（ＤＴＣＲ２）の値を「１」だけデクリメントして処理を終了する。   In the figure, the input capture register 22 stores the timer value supplied from the general timer 21 in step S31. In step S32, the DMAC 25 determines whether or not the value of the address pointer (DTCR2) is “0”. Only when it is not “0”, the timer value stored in the input capture register 22 in step S33 is transferred to the address of the RAM 23 indicated by the address pointer (DTCR2), and the DMAC 25 receives the address pointer (DTCR2) in step S34. The value is decremented by “1” and the process is terminated.

一方、ステップＳ３２でアドレスポインタ（ＤＴＣＲ２）の値が「０」の場合は、ステップＳ３５で転送完了フラグに「１」をセットし、この処理を終了する。   On the other hand, if the value of the address pointer (DTCR2) is “0” in step S32, “1” is set in the transfer completion flag in step S35, and this process is terminated.

この実施形態においては、図２に示すように、イニシャル処理後、ＰＦＭ信号のパルス立ち下がりのエッジが入力される毎に、タイマ値ｔ０，ｔ１，ｔ２がＲＡＭ２３に格納され、次の流量演算処理ではタイマ値ｔ１，ｔ２から吸入空気の流量が求められＲＡＭ２４に格納される。その後、同様にして、ＰＦＭ信号のパルス立ち下がりのエッジが入力される毎に、タイマ値ｔ１０，ｔ１１，ｔ１２がＲＡＭ２３に格納され、次の流量演算処理ではタイマ値ｔ１１，ｔ１２から吸入空気の流量が求められＲＡＭ２４に格納される。   In this embodiment, as shown in FIG. 2, after the initial processing, every time a pulse falling edge of the PFM signal is input, the timer values t0, t1, t2 are stored in the RAM 23, and the next flow rate calculation processing is performed. Then, the flow rate of the intake air is obtained from the timer values t1 and t2, and stored in the RAM 24. Thereafter, in the same manner, each time the pulse falling edge of the PFM signal is input, the timer values t10, t11, t12 are stored in the RAM 23. In the next flow rate calculation process, the intake air flow rate from the timer values t11, t12 is stored. Is obtained and stored in the RAM 24.

このように、ＲＡＭ２３に格納されるタイマ値の数は、所定数で、かつ、ＰＦＭ信号の周波数が最小の場合に４ｍｓｅｃの所定期間内に得られるＰＦＭ信号のパルス数であるため、低周波数から高周波数までのＰＦＭ信号を取り込んで復調することができる。   Thus, since the number of timer values stored in the RAM 23 is a predetermined number and the number of pulses of the PFM signal obtained within a predetermined period of 4 msec when the frequency of the PFM signal is minimum, the number of timer values is low. PFM signals up to high frequencies can be captured and demodulated.

＜第２実施形態＞
図５（Ａ），（Ｂ）はＡＬＵ２６が実行するソフトウェア処理の第２実施形態のフローチャートを示す。この実施形態では、デジタルエアフローメータ１０の出力するＰＦＭ信号は、周波数が最小の場合に４ｍｓｅｃ内に３パルス以上とされており、ＲＡＭ２３に格納されるタイマ値の数は、ＰＦＭ信号の周波数が最大の場合に４ｍｓｅｃ内に得られるＰＦＭ信号のパルス数以上であり例えば「２５５」とされている。 Second Embodiment
5A and 5B show a flowchart of the second embodiment of the software processing executed by the ALU 26. FIG. In this embodiment, the PFM signal output from the digital airflow meter 10 has three or more pulses within 4 msec when the frequency is minimum, and the number of timer values stored in the RAM 23 is the maximum frequency of the PFM signal. In this case, it is equal to or greater than the number of pulses of the PFM signal obtained within 4 msec, for example “255”.

図５（Ａ）の処理は電源投入時等にＡＬＵ２６が実行するイニシャル処理である。同図中、ステップＳ４１でＡＬＵ２６はアドレスポインタ（ＤＴＣＲ２）に「２５５」を設定する。また、ステップＳ４２でＤＭＡ転送の転送先開始アドレスＭＡＲ２にＲＡＭ２３の所定アドレス（＆ｃａｐｔｉｍ）を設定する。ステップＳ４３でＡＬＵ２６はＤＭＡＣ２５にＤＭＡ許可を与えることで、ＤＭＡ転送処理を終了する。   The process of FIG. 5A is an initial process executed by the ALU 26 when the power is turned on. In the figure, in step S41, the ALU 26 sets "255" in the address pointer (DTCR2). In step S42, a predetermined address (& captim) in the RAM 23 is set as the transfer destination start address MAR2 of the DMA transfer. In step S43, the ALU 26 grants DMA permission to the DMAC 25, thereby ending the DMA transfer process.

図５（Ｂ）の処理はジェネラルタイマ２１から４ｍｓｅｃ周期のタイミング信号を供給される毎にＡＬＵ２６が実行する流量演算処理である。同図中、ステップＳ５２でｃａｐｔｉｍ［ＤＴＣＲ２］からｃａｐｔｉｍ［ＤＴＣＲ２＋１］を減算して周期ｃｙｃを算出し、ステップＳ５３で周期ｃｙｃを吸入空気の流量に換算してＲＡＭ２４に格納する。この際に、ＲＯＭ２７に予め設定されている周期／流量マップを用いる。   The process of FIG. 5B is a flow rate calculation process executed by the ALU 26 every time a timing signal having a period of 4 msec is supplied from the general timer 21. In the figure, in step S52, captim [DTCR2 + 1] is subtracted from captim [DTCR2 + 1] to calculate the cycle cyc. In step S53, the cycle cyc is converted into the flow rate of the intake air and stored in the RAM 24. At this time, a period / flow rate map preset in the ROM 27 is used.

次に、ステップＳ５５でＡＬＵ２６はアドレスポインタ（ＤＴＣＲ２）に「２５５」を設定する。また、ステップＳ５６でＤＭＡ転送の転送先開始アドレスＭＡＲ２にＲＡＭ２３の所定アドレス（＆ｃａｐｔｉｍ）を設定する。ステップＳ５７でＡＬＵ２６はＤＭＡＣ２５にＤＭＡ許可を与える。   Next, in step S55, the ALU 26 sets “255” to the address pointer (DTCR2). In step S56, a predetermined address (& captim) in the RAM 23 is set as the transfer destination start address MAR2 of the DMA transfer. In step S57, the ALU 26 grants DMA permission to the DMAC 25.

図６は、ジェネラルタイマ２１及びインプットキャプチャレジスタ２２が実行するハードウェア処理の第２実施形態のフローチャートを示す。このハードウェア処理は、ＰＦＭ信号のパルス立ち下がりのエッジが入力されると実行される。   FIG. 6 shows a flowchart of a second embodiment of hardware processing executed by the general timer 21 and the input capture register 22. This hardware processing is executed when a pulse falling edge of the PFM signal is input.

同図中、インプットキャプチャレジスタ２２はステップＳ６１でジェネラルタイマ２１から供給されるタイマ値を格納する。ＤＭＡＣ２５はステップＳ６３でインプットキャプチャレジスタ２２に格納されたタイマ値をアドレスポインタ（ＤＴＣＲ２）が指示するＲＡＭ２３のアドレスに転送し、ＤＭＡＣ２５はステップＳ６４でアドレスポインタ（ＤＴＣＲ２）の値を「１」だけデクリメントして処理を終了する。   In the figure, the input capture register 22 stores the timer value supplied from the general timer 21 in step S61. The DMAC 25 transfers the timer value stored in the input capture register 22 in step S63 to the address of the RAM 23 indicated by the address pointer (DTCR2), and the DMAC 25 decrements the value of the address pointer (DTCR2) by “1” in step S64. To finish the process.

この実施形態では、ＲＡＭ２３に格納されるタイマ値の数は、所定数で、かつ、ＰＦＭ信号の周波数が最大の場合に４ｍｓｅｃの所定期間内に得られるＰＦＭ信号のパルス数であるため、低周波数から高周波数までのＰＦＭ信号を取り込んで復調することができる。また、４ｍｓｅｃ毎の処理でＤＭＡ転送するタイマ値の数を最大値（２５５）としておき、４ｍｓｅｃ毎のソフトウェア処理では、その時点で最新２つの入力のタイマ値から周期ｃｙｃを求めて流量を換算するため、ソフトウェア処理が実行される直前の流量を求めることができる。   In this embodiment, the number of timer values stored in the RAM 23 is a predetermined number and the number of PFM signal pulses obtained within a predetermined period of 4 msec when the frequency of the PFM signal is maximum. To high frequency PFM signals can be captured and demodulated. In addition, the number of timer values to be DMA-transferred every 4 msec is set to the maximum value (255). In the software processing every 4 msec, the flow rate is converted by obtaining the cycle cyc from the timer values of the two most recent inputs at that time. Therefore, the flow rate immediately before the software processing is executed can be obtained.

なお、ＤＭＡＣ２５が請求項記載のＤＭＡ制御手段に相当し、ＡＬＵ２６が復調手段に相当する。   The DMAC 25 corresponds to the DMA control means described in the claims, and the ALU 26 corresponds to the demodulation means.

本発明のＰＦＭ信号取り込み装置の一実施形態のブロック図である。It is a block diagram of one Embodiment of the PFM signal capture device of this invention. ＰＦＭ信号の波形とタイマ値の転送の様子を示す図である。It is a figure which shows the mode of the transfer of the waveform of a PFM signal, and a timer value. ソフトウェア処理の第１実施形態のフローチャートである。It is a flowchart of 1st Embodiment of software processing. ハードウェア処理の第１実施形態のフローチャートである。It is a flowchart of 1st Embodiment of a hardware process. ソフトウェア処理の第２実施形態のフローチャートである。It is a flowchart of 2nd Embodiment of software processing. ハードウェア処理の第２実施形態のフローチャートである。It is a flowchart of 2nd Embodiment of a hardware process.

符号の説明Explanation of symbols

１０ デジタルエアフローメータ
２０ ＥＣＵ
２１ ジェネラルタイマ
２２ インプットキャプチャレジスタ
２３，２４ ＲＡＭ
２５ ＤＭＡＣ
２６ ＡＬＵ
２７ ＲＯＭ
２８ ＩＯポート 10 Digital air flow meter 20 ECU
21 General timer 22 Input capture register 23, 24 RAM
25 DMAC
26 ALU
27 ROM
28 IO port

Claims (3)

パルス周波数が変調されたＰＦＭ信号を取り込んで復調するＰＦＭ信号取り込み装置において、
前記ＰＦＭ信号の立ち上がりまたは立ち下がりのエッジ毎にタイマ値をメモリにＤＭＡ転送するＤＭＡ制御手段と、
所定期間毎に、前記メモリから最新の２つのタイマ値を読み出してパルス周期を求め、前記パルス周期から前記ＰＦＭ信号を復調する復調手段を有し、
前記メモリに格納されるタイマ値の数は、所定数で、かつ、前記ＰＦＭ信号の周波数が最小の場合に前記所定期間内に得られる前記ＰＦＭ信号のパルス数であることを特徴とするＰＦＭ信号取り込み装置。 In a PFM signal capturing device that captures and demodulates a PFM signal whose pulse frequency is modulated,
DMA control means for DMA-transferring the timer value to the memory at every rising or falling edge of the PFM signal;
For each predetermined period, the latest two timer values are read from the memory to obtain a pulse period, and a demodulating unit that demodulates the PFM signal from the pulse period,
The number of timer values stored in the memory is a predetermined number and is the number of pulses of the PFM signal obtained within the predetermined period when the frequency of the PFM signal is minimum. Capture device. 請求項１記載のＰＦＭ信号取り込み装置において、
前記復調手段は、前記メモリからタイマ値を読み出す際に前記メモリに前記所定数のタイマ値が格納されていない場合、前回復調した値を保持することを特徴とするＰＦＭ信号取り込み装置。 The PFM signal capturing device according to claim 1,
The PFM signal capturing device according to claim 1, wherein when the predetermined number of timer values is not stored in the memory when the timer value is read from the memory, the demodulating unit holds a previously demodulated value. パルス周波数が変調されたＰＦＭ信号を取り込んで復調するＰＦＭ信号取り込み装置において、
前記ＰＦＭ信号の立ち上がりまたは立ち下がりのエッジ毎にタイマ値をメモリにＤＭＡ転送するＤＭＡ制御手段と、
所定期間毎に、前記メモリから最新の２つのタイマ値を読み出してパルス周期を求め、前記パルス周期から前記ＰＦＭ信号を復調する復調手段を有し、
前記メモリに格納されるタイマ値の数は、所定数で、かつ、前記ＰＦＭ信号の周波数が最大の場合に前記所定期間内に得られる前記ＰＦＭ信号のパルス数以上であることを特徴とするＰＦＭ信号取り込み装置。 In a PFM signal capturing device that captures and demodulates a PFM signal whose pulse frequency is modulated,
DMA control means for DMA-transferring the timer value to the memory at every rising or falling edge of the PFM signal;
For each predetermined period, the latest two timer values are read from the memory to obtain a pulse period, and a demodulating unit that demodulates the PFM signal from the pulse period,
The number of timer values stored in the memory is a predetermined number and is equal to or greater than the number of pulses of the PFM signal obtained within the predetermined period when the frequency of the PFM signal is maximum. Signal acquisition device.
JP2005372893A 2005-12-26 2005-12-26 PFM signal capture device Expired - Fee Related JP5010144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005372893A JP5010144B2 (en) 2005-12-26 2005-12-26 PFM signal capture device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005372893A JP5010144B2 (en) 2005-12-26 2005-12-26 PFM signal capture device

Publications (2)

Publication Number Publication Date
JP2007170356A true JP2007170356A (en) 2007-07-05
JP5010144B2 JP5010144B2 (en) 2012-08-29

Family

ID=38297216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005372893A Expired - Fee Related JP5010144B2 (en) 2005-12-26 2005-12-26 PFM signal capture device

Country Status (1)

Country Link
JP (1) JP5010144B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739994A (en) * 2019-10-23 2020-01-31 网络通信与安全紫金山实验室 free space optical communication link establishing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111202A (en) * 1987-10-23 1989-04-27 Nippon Denso Co Ltd Arithmetic unit for cycle of pulse signal
JP2002183077A (en) * 2000-12-12 2002-06-28 Fujitsu Ten Ltd Dma communication controlling method, transferred data processing method and engine controller
JP2005284557A (en) * 2004-03-29 2005-10-13 Fujitsu Ltd Microcomputer whose internal memory can be monitored

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111202A (en) * 1987-10-23 1989-04-27 Nippon Denso Co Ltd Arithmetic unit for cycle of pulse signal
JP2002183077A (en) * 2000-12-12 2002-06-28 Fujitsu Ten Ltd Dma communication controlling method, transferred data processing method and engine controller
JP2005284557A (en) * 2004-03-29 2005-10-13 Fujitsu Ltd Microcomputer whose internal memory can be monitored

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739994A (en) * 2019-10-23 2020-01-31 网络通信与安全紫金山实验室 free space optical communication link establishing method
CN110739994B (en) * 2019-10-23 2022-05-03 网络通信与安全紫金山实验室 Free space optical communication link establishing method

Also Published As

Publication number Publication date
JP5010144B2 (en) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5010144B2 (en) PFM signal capture device
JP2011061512A (en) A/d conversion processing apparatus
JP2006161645A (en) Sensor signal processing device for power train control
JP2001280192A (en) Engine controller
JP2005190195A (en) Microcontroller
JPS61244856A (en) Signal processing apparatus for engine
JP2006113023A (en) Rotation angle detecting device
JP2010251842A (en) Controller and control method
JP5578158B2 (en) Signal processing device
JP2990111B2 (en) Timer circuit
JP2005315169A (en) Crankshaft rotation synchronous processing system and engine control device
JP2006215706A (en) Microcomputer and wake-up detection method
JP2008147825A (en) Signal processing circuit
JP2513050B2 (en) Rotation speed detector
JP2003017319A (en) Current control apparatus of inductive load
JPH0664483B2 (en) Pulse counter
JPH067644Y2 (en) Printing equipment
JP2000055958A (en) Duty ratio deciding circuit and method for deciding duty rato
JP2006118960A (en) Apparatus for counting rotation speed of rotator, its method, and rotator control apparatus
JP3661497B2 (en) Automatic adjustment device and video projector
JP2009014559A (en) Flow rate detector and program
JPH10307150A (en) Meter driving system
JP2005017235A (en) Pulse width measuring device and method
JP2005204219A (en) Timing generator
JP2004348568A (en) Debug system device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110509

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R151 Written notification of patent or utility model registration

Ref document number: 5010144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees