JP2007166762A - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP2007166762A
JP2007166762A JP2005358862A JP2005358862A JP2007166762A JP 2007166762 A JP2007166762 A JP 2007166762A JP 2005358862 A JP2005358862 A JP 2005358862A JP 2005358862 A JP2005358862 A JP 2005358862A JP 2007166762 A JP2007166762 A JP 2007166762A
Authority
JP
Japan
Prior art keywords
voltage
power supply
variable reference
output
error amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005358862A
Other languages
Japanese (ja)
Other versions
JP4388011B2 (en
Inventor
Hiroki Sato
裕樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Digital Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Solutions Corp filed Critical Toshiba Corp
Priority to JP2005358862A priority Critical patent/JP4388011B2/en
Publication of JP2007166762A publication Critical patent/JP2007166762A/en
Application granted granted Critical
Publication of JP4388011B2 publication Critical patent/JP4388011B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress overshoot and undershoot. <P>SOLUTION: The switching power supply comprising a variable reference power supply Vref outputting a variable reference voltage depending on the operation, and an error amplifier IC11 for determining the differential voltage between the variable reference voltage and the output voltage and outputting a voltage depending on the differential voltage thus determined is further provided with a comparison circuit 21 for detecting whether the output voltage from the error amplifier reached a high level or not during operation for elevating the output voltage and detecting whether the output voltage from the error amplifier reached a low level or not during operation for lowering the output voltage, and a delay circuit 31 for lowering the variable reference voltage fed to the error amplifier by a predetermined voltage and sustaining that voltage level for a predetermined time before returning to the original voltage level when a high level output from the comparison circuit is detected, and elevating the variable reference voltage fed to the error amplifier by a predetermined voltage and sustaining that voltage level for a predetermined time before returning to the original voltage level when a low level output from the comparison circuit is detected. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、出力電圧を変化させることができる可変電圧型のスイッチング電源装置に関し、特に、出力電圧を変化させた時のオーバーシュートおよびアンダーシュートを抑制する技術に関する。   The present invention relates to a variable voltage type switching power supply device capable of changing an output voltage, and more particularly to a technique for suppressing overshoot and undershoot when an output voltage is changed.

図11は、従来のフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置の1次側は、直流電源V1、トランジスタQ1およびPWM制御回路11から構成されている。直流電源V1の出力端子間には、トランスT1の1次巻線とトランジスタQ1とが直列に接続されている。トランジスタQ1は、スイッチング素子として機能し、例えばMOSFETから構成されている。PWM制御回路11は、トランジスタQ1のゲートに接続されている。   FIG. 11 is a circuit diagram showing a configuration of a variable voltage type switching power supply device adopting a conventional forward method. The primary side of this switching power supply device is composed of a DC power supply V1, a transistor Q1, and a PWM control circuit 11. The primary winding of the transformer T1 and the transistor Q1 are connected in series between the output terminals of the DC power supply V1. The transistor Q1 functions as a switching element and is composed of, for example, a MOSFET. The PWM control circuit 11 is connected to the gate of the transistor Q1.

PWM制御回路11には、2次側からフォトカプラDS11を介してフィードバックされるパルス幅制御信号が入力される。パルス幅制御信号は、詳細は後述するが、出力端子OUTから出力される出力電圧voutを反映した信号である。PWM制御回路11は、2次側からフィードバックされるパルス幅制御信号に基づき、出力電圧voutが所定の目標電圧となるようにデューティが調整されたパルス信号を生成し、トランジスタQ1のゲートに送る。これにより、トランジスタQ1はパルス信号に応じてオン/オフし、出力電圧voutが目標電圧で一定になるように制御する。   A pulse width control signal fed back from the secondary side via the photocoupler DS11 is input to the PWM control circuit 11. Although described in detail later, the pulse width control signal is a signal reflecting the output voltage vout output from the output terminal OUT. The PWM control circuit 11 generates a pulse signal whose duty is adjusted so that the output voltage vout becomes a predetermined target voltage based on the pulse width control signal fed back from the secondary side, and sends the pulse signal to the gate of the transistor Q1. Thereby, the transistor Q1 is turned on / off according to the pulse signal, and the output voltage vout is controlled to be constant at the target voltage.

また、スイッチング電源装置の2次側には、整流平滑回路および制御回路が設けられている。整流平滑回路は、ダイオードD1、ダイオードD2、チョークコイルL1およびコンデンサC1から構成されている。ダイオードD1のアノードは、トランスT1の2次巻線の一端に接続され、カソードはチョークコイルL1の一端およびダイオードD2のカソードに接続されている。ダイオードD2のアノードはトランスT1の2次巻線の他端(グランド)に接続、つまり接地されている。チョークコイルL1の他端は、コンデンサC1の一端および出力端子OUTに接続されており、コンデンサC1の他端は接地されている。負荷LOADは、出力端子OUTとグランドとの間に接続される。   A rectifying / smoothing circuit and a control circuit are provided on the secondary side of the switching power supply device. The rectifying and smoothing circuit includes a diode D1, a diode D2, a choke coil L1, and a capacitor C1. The anode of the diode D1 is connected to one end of the secondary winding of the transformer T1, and the cathode is connected to one end of the choke coil L1 and the cathode of the diode D2. The anode of the diode D2 is connected to the other end (ground) of the secondary winding of the transformer T1, that is, is grounded. The other end of the choke coil L1 is connected to one end of the capacitor C1 and the output terminal OUT, and the other end of the capacitor C1 is grounded. The load LOAD is connected between the output terminal OUT and the ground.

制御回路は、上述したパルス幅制御信号を生成する。この制御回路は、抵抗R11〜R18、コンデンサC12〜C14、誤差増幅器IC11、可変基準電源Vrefから構成されている。可変基準電源Vrefは、操作に応じて、可変基準電源Vrefから出力される可変基準電圧vrefを変化させ、出力電圧voutを目標電圧に設定するために使用される。出力端子OUTとグランドとの間には、抵抗R14と抵抗R15とが直列に接続されている。抵抗R14の両端間には、コンデンサC13と抵抗R13とが直列に接続されている。   The control circuit generates the pulse width control signal described above. This control circuit includes resistors R11 to R18, capacitors C12 to C14, an error amplifier IC11, and a variable reference power supply Vref. The variable reference power supply Vref is used to change the variable reference voltage vref output from the variable reference power supply Vref according to an operation and set the output voltage vout as a target voltage. A resistor R14 and a resistor R15 are connected in series between the output terminal OUT and the ground. A capacitor C13 and a resistor R13 are connected in series between both ends of the resistor R14.

誤差増幅器IC11の反転入力端子(−)(以下、「反転入力端子IC11−」と記す)は、抵抗R14と抵抗R15との接続点に接続されており、出力電圧voutを抵抗R14と抵抗R15とで分圧した電圧、つまり出力電圧voutに比例した電圧が供給される。また、誤差増幅器IC11の非反転入力端子(+)(以下、「非反転入力端子IC11+」と記す)は、コンデンサC14の一端および抵抗R18の一端に接続されており、コンデンサC14の他端は接地され、抵抗R18の他端は可変基準電源Vrefに接続されている。この非反転入力端子IC11+には、可変基準電源Vrefから抵抗R18を介して可変基準電圧vrefが供給される。   The inverting input terminal (−) of the error amplifier IC11 (hereinafter referred to as “inverting input terminal IC11−”) is connected to a connection point between the resistor R14 and the resistor R15, and the output voltage vout is connected to the resistor R14 and the resistor R15. Is supplied, that is, a voltage proportional to the output voltage vout. The non-inverting input terminal (+) of the error amplifier IC11 (hereinafter referred to as “non-inverting input terminal IC11 +”) is connected to one end of the capacitor C14 and one end of the resistor R18, and the other end of the capacitor C14 is grounded. The other end of the resistor R18 is connected to the variable reference power supply Vref. The non-inverting input terminal IC11 + is supplied with the variable reference voltage vref from the variable reference power supply Vref via the resistor R18.

誤差増幅器IC11の出力端子OPoutと反転入力端子IC11−との間には、抵抗R16が接続され、この抵抗R16の両端間には、抵抗R12とコンデンサC12とが直列に接続されている。また、誤差増幅器IC11の出力端子OPoutは、抵抗R11の一端に接続され、抵抗R11の他端はフォトカプラDS11の発光素子を経由して電源VCCに接続されている。フォトカプラDS11の発光素子の両端間には抵抗R17が接続されている。   A resistor R16 is connected between the output terminal OPout and the inverting input terminal IC11- of the error amplifier IC11, and a resistor R12 and a capacitor C12 are connected in series between both ends of the resistor R16. The output terminal OPout of the error amplifier IC11 is connected to one end of the resistor R11, and the other end of the resistor R11 is connected to the power supply VCC via the light emitting element of the photocoupler DS11. A resistor R17 is connected between both ends of the light emitting element of the photocoupler DS11.

なお、抵抗R12とコンデンサC12とが直列に接続されて成る直列回路は位相を遅らせ、抵抗R13とコンデンサC13とが直列に接続されて成る直列回路は位相を進めるために設けられており、これら両直列回路の作用によって、制御回路における異常発振の発生を抑えて安定した動作が得られるようになっている。   A series circuit in which the resistor R12 and the capacitor C12 are connected in series delays the phase, and a series circuit in which the resistor R13 and the capacitor C13 are connected in series is provided to advance the phase. The operation of the series circuit suppresses the occurrence of abnormal oscillation in the control circuit so that a stable operation can be obtained.

次に、このように構成される従来のスイッチング電源装置の一般的な動作を説明する。このスイッチング電源装置においては、可変基準電源Vrefを操作して可変基準電圧vrefを変化させることにより、誤差増幅器IC11の出力端子OPoutから出力される電圧が変化し、出力電圧voutに比例した電圧と可変基準電圧vrefとの差に応じた信号がフォトカプラDS11を介して、パルス幅制御信号としてPWM制御回路11にフィードバックされる。PWM制御回路11は、パルス幅制御信号に応じたデューティを有するパルス信号を生成してトランジスタQ1に送る。これにより、トランジスタQ1のオン/オフ期間が変化し、これに伴って出力電圧voutが変化する。以上のフィードバック動作が繰り返されることにより、出力電圧voutは、可変基準電源Vrefによって設定された目標電圧で一定になる。   Next, a general operation of the conventional switching power supply device configured as described above will be described. In this switching power supply device, by operating the variable reference power supply Vref to change the variable reference voltage vref, the voltage output from the output terminal OPout of the error amplifier IC11 changes, and the voltage proportional to the output voltage vout is variable. A signal corresponding to the difference from the reference voltage vref is fed back to the PWM control circuit 11 as a pulse width control signal via the photocoupler DS11. The PWM control circuit 11 generates a pulse signal having a duty corresponding to the pulse width control signal and sends it to the transistor Q1. As a result, the on / off period of the transistor Q1 changes, and the output voltage vout changes accordingly. By repeating the above feedback operation, the output voltage vout becomes constant at the target voltage set by the variable reference power supply Vref.

次に、前述したスイッチング電源装置において、出力電圧voutを上昇させるように可変基準電源Vrefが操作された場合の動作を説明する。図12(a)に示すように、時刻t0において、可変基準電源Vrefから出力される可変基準電圧vrefを低い電圧から高い電圧に急激に変化させると、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧も、図12(b)に示すように、可変基準電圧vrefと同様に変化する。これにより、誤差増幅器IC11の出力端子OPoutから出力される電圧は、図12(c)に示すように、抵抗R12、コンデンサC12、抵抗R13およびコンデンサC13の定数によって決定される応答速度に応じた傾きで上昇し、その後、誤差増幅器IC11の仕様にしたがった高レベル(以下、「Hレベル」という)になって安定する。   Next, the operation when the variable reference power supply Vref is operated to increase the output voltage vout in the above-described switching power supply apparatus will be described. As shown in FIG. 12A, when the variable reference voltage vref output from the variable reference power supply Vref is suddenly changed from a low voltage to a high voltage at time t0, it is applied to the non-inverting input terminal IC11 + of the error amplifier IC11. As shown in FIG. 12B, the applied voltage also changes in the same manner as the variable reference voltage vref. As a result, the voltage output from the output terminal OPout of the error amplifier IC11 has a slope corresponding to the response speed determined by the constants of the resistor R12, the capacitor C12, the resistor R13, and the capacitor C13, as shown in FIG. And then stabilizes at a high level (hereinafter referred to as “H level”) according to the specification of the error amplifier IC11.

また、誤差増幅器IC11の出力端子OPoutから出力される電圧が、パルス幅制御信号としてPWM制御回路11にフィードバックされることにより、PWM制御回路11は、オン幅を広くしたパルス信号をトランジスタQ1のゲートに送る。これにより、図12(d)に示すように、出力端子OUTから出力される出力電圧voutが上昇する。そして、時刻t1において、誤差増幅器IC11の反転入力端子IC11−に印加される電圧、つまり出力電圧voutに比例した電圧が可変基準電圧vrefに到達すると、誤差増幅器IC11の出力端子OPoutから出力される電圧は下降を始める。   Further, the voltage output from the output terminal OPout of the error amplifier IC11 is fed back to the PWM control circuit 11 as a pulse width control signal, so that the PWM control circuit 11 converts the pulse signal having a wide ON width into the gate of the transistor Q1. Send to. As a result, as shown in FIG. 12D, the output voltage vout output from the output terminal OUT increases. At time t1, when a voltage applied to the inverting input terminal IC11− of the error amplifier IC11, that is, a voltage proportional to the output voltage vout reaches the variable reference voltage vref, a voltage output from the output terminal OPout of the error amplifier IC11. Begins to descend.

一方、出力電圧voutは、誤差増幅器IC11の出力端子OPoutから出力される電圧が下降を始めても応答遅れによって上昇を続けるので、図12(d)に示すように、オーバーシュートが発生する。このオーバーシュートした出力電圧voutは、その後、応答遅れが回復されることにより下降に転じる。そして、この出力電圧voutは、時刻t2において、誤差増幅器IC11の出力端子OPoutから出力される電圧が可変基準電圧vrefと出力電圧voutとが均衡して一定になることにより、目標電圧で一定になる。   On the other hand, the output voltage vout continues to increase due to a response delay even when the voltage output from the output terminal OPout of the error amplifier IC11 starts to decrease, so that overshoot occurs as shown in FIG. The overshooted output voltage vout then turns down as the response delay is recovered. The output voltage vout becomes constant at the target voltage at time t2 because the voltage output from the output terminal OPout of the error amplifier IC11 becomes constant by balancing the variable reference voltage vref and the output voltage vout. .

次に、上述したスイッチング電源装置において、出力電圧voutを下降させるように可変基準電源Vrefが操作された場合の動作を説明する。図13(a)に示すように、時刻t0において、可変基準電源Vrefから出力される可変基準電圧vrefを高い電圧から低い電圧に急激に変化させると、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧も、図13(b)に示すように、可変基準電圧vrefと同様に変化する。これにより、誤差増幅器IC11の出力端子OPoutから出力される電圧は、図13(c)に示すように、抵抗R12、コンデンサC12、抵抗R13およびコンデンサC13の定数によって決定される応答速度に応じた傾きで下降し、その後、誤差増幅器IC11の仕様にしたがった低レベル(以下、「Lレベル」という)になって安定する。   Next, the operation when the variable reference power supply Vref is operated so as to lower the output voltage vout in the above-described switching power supply device will be described. As shown in FIG. 13A, when the variable reference voltage vref output from the variable reference power supply Vref is suddenly changed from a high voltage to a low voltage at time t0, it is applied to the non-inverting input terminal IC11 + of the error amplifier IC11. The applied voltage also changes in the same manner as the variable reference voltage vref as shown in FIG. As a result, the voltage output from the output terminal OPout of the error amplifier IC11 has a slope corresponding to the response speed determined by the constants of the resistor R12, the capacitor C12, the resistor R13, and the capacitor C13, as shown in FIG. And then stabilizes at a low level (hereinafter referred to as “L level”) according to the specification of the error amplifier IC11.

また、誤差増幅器IC11の出力端子OPoutから出力される電圧が、パルス幅制御信号としてPWM制御回路11にフィードバックされることにより、PWM制御回路11は、オン幅を狭くしたパルス信号をトランジスタQ1のゲートに送る。これにより、図13(d)に示すように、出力端子OUTから出力される出力電圧voutは下降する。そして、時刻t1において、誤差増幅器IC11の反転入力端子IC11−に印加される電圧、つまり、出力電圧voutに比例した電圧が可変基準電圧vrefに到達すると、誤差増幅器IC11の出力端子OPoutから出力される電圧は上昇を始める。   Further, the voltage output from the output terminal OPout of the error amplifier IC11 is fed back to the PWM control circuit 11 as a pulse width control signal, so that the PWM control circuit 11 receives a pulse signal with a narrowed on width as the gate of the transistor Q1. Send to. As a result, as shown in FIG. 13D, the output voltage vout output from the output terminal OUT decreases. At time t1, when a voltage applied to the inverting input terminal IC11- of the error amplifier IC11, that is, a voltage proportional to the output voltage vout reaches the variable reference voltage vref, it is output from the output terminal OPout of the error amplifier IC11. The voltage starts to rise.

一方、出力電圧voutは、誤差増幅器IC11の出力端子OPoutから出力される電圧が上昇を始めても応答遅れによって下降を続けるので、図13(d)に示すように、アンダーシュートが発生する。このアンダーシュートした出力電圧voutは、その後、応答遅れが回復されることにより上昇に転じる。そして、この出力電圧voutは、時刻t2において、誤差増幅器IC11の出力端子OPoutから出力される電圧は、可変基準電圧vrefと出力電圧voutが均衡することにより一定になり、出力電圧voutも目標電圧で一定になる。   On the other hand, since the output voltage vout continues to decrease due to a response delay even when the voltage output from the output terminal OPout of the error amplifier IC11 starts increasing, an undershoot occurs as shown in FIG. The undershooted output voltage vout then turns up as the response delay is recovered. The output voltage vout is constant at the time t2 from the output terminal OPout of the error amplifier IC11 by balancing the variable reference voltage vref and the output voltage vout. The output voltage vout is also the target voltage. It becomes constant.

なお、この分野の技術として、特許文献1は、特性や仕様を柔軟に変化させることができる電源装置を開示している。この電源装置において、参照電圧レジスタは、電源回路の出力電圧voutを指示する参照値を格納する。デジタルフィルタは、電源回路の出力電圧と参照電圧レジスタに格納されている参照値との差を増幅する。パルス幅計算部は、出力電圧が参照値に一致するようなデューティを算出し、そのデューティに対応するパルス信号のオン時間を生成する。参照値演算部は、電源回路の出力電流または電源回路の周囲の温度に従って参照電圧レジスタを更新する。   As a technique in this field, Patent Document 1 discloses a power supply device capable of flexibly changing characteristics and specifications. In this power supply device, the reference voltage register stores a reference value indicating the output voltage vout of the power supply circuit. The digital filter amplifies the difference between the output voltage of the power supply circuit and the reference value stored in the reference voltage register. The pulse width calculation unit calculates a duty such that the output voltage matches the reference value, and generates an ON time of the pulse signal corresponding to the duty. The reference value calculation unit updates the reference voltage register according to the output current of the power supply circuit or the temperature around the power supply circuit.

また、特許文献2は、系の安定性に優れ、且つ、負荷電流や入力電圧の急激な変化に対する出力電圧の追随性が良いスイッチング電源装置およびその制御装置を開示している。このスイッチング電源装置においては、コントローラICは、時比率調整部、補正用帰還ループおよび平均電流値生成部を備えている。時比率調整部は、平滑回路の出力電圧に応じて出力電圧の変動を抑制するようにPWM信号の時比率を変化させる。補正用帰還ループは時比率調整部に設けられており、PWM信号Dのパルス幅に補正を与える。平均電流値生成部は、比較器の前段側に平均値信号を入力して位相を進める。また、ドループ調整部は、個々の平均値の低周波成分に比例した値を平均値とは逆符号で時利率調整部内に加える。   Patent Document 2 discloses a switching power supply device that is excellent in system stability and has good output voltage followability with respect to sudden changes in load current and input voltage, and a control device therefor. In this switching power supply device, the controller IC includes a duty ratio adjustment unit, a correction feedback loop, and an average current value generation unit. The duty ratio adjusting unit changes the duty ratio of the PWM signal so as to suppress the fluctuation of the output voltage according to the output voltage of the smoothing circuit. The correction feedback loop is provided in the duty ratio adjusting unit, and corrects the pulse width of the PWM signal D. The average current value generation unit inputs an average value signal to the previous stage of the comparator and advances the phase. The droop adjustment unit adds a value proportional to the low frequency component of each average value into the hourly rate adjustment unit with a sign opposite to that of the average value.

また、特許文献3は、出力コンデンサを備えている電源装置であって、指令電圧が低い方向に変更された場合に、速やかに変更後の指令電圧に応じた出力電圧を発生する電源装置を開示している。この電源装置は、指令電圧と出力電圧とを比較し、指令電圧に応じた出力電圧が得られるように動作するスイッチング電源部と、この電源部の出力側に接続された出力コンデンサとを有し、指令電圧と出力電圧とを比較し、指令電圧が出力電圧より低くなった時に、出力コンデンサの電荷を放電する。
特開平11−289753号公報 特開2004−304960号公報 特開2003−333837号公報
Further, Patent Document 3 discloses a power supply device including an output capacitor, which quickly generates an output voltage corresponding to the changed command voltage when the command voltage is changed in a lower direction. is doing. This power supply device has a switching power supply unit that operates so as to obtain an output voltage corresponding to the command voltage by comparing the command voltage and the output voltage, and an output capacitor connected to the output side of the power supply unit. The command voltage is compared with the output voltage, and when the command voltage becomes lower than the output voltage, the charge of the output capacitor is discharged.
Japanese Patent Laid-Open No. 11-289553 JP 2004-304960 A JP 2003-333837 A

上述したように、従来のスイッチング電源装置によれば、可変基準電源Vrefの出力電圧を急激に変化させた場合、出力電圧vrefにオーバーシュートおよびアンダーシュートが発生する。これらオーバーシュートおよびアンダーシュートを抑制するためには、抵抗R12、コンデンサC12、抵抗R13およびコンデンサC13の定数を変更し、応答速度を速める必要がある。しかしながら、応答速度を速めると制御が不安定になるという問題がある。   As described above, according to the conventional switching power supply device, when the output voltage of the variable reference power supply Vref is suddenly changed, overshoot and undershoot occur in the output voltage vref. In order to suppress these overshoots and undershoots, it is necessary to change the constants of the resistor R12, the capacitor C12, the resistor R13, and the capacitor C13 to increase the response speed. However, there is a problem that the control becomes unstable when the response speed is increased.

また、図11に示した従来のスイッチング電源装置のコンデンサC14の容量を増やし、可変基準電源Vrefから出力される可変基準電圧vrefの変化が急激であっても、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧の変化を緩やかにすることにより、オーバーシュートおよびアンダーシュートを抑えることが可能であるが、出力側の負荷条件により、出力電圧が変化する時間が変わるため、立下り時の場合は、コンデンサC14の容量を最低負荷時の出力電圧の立下り時間に合わせる必要があり、大容量のコンデンサが必要となる。また、定格負荷の場合であっても出力の応答が非常に遅くなるという問題がある。   Further, even if the capacitance of the capacitor C14 of the conventional switching power supply device shown in FIG. 11 is increased and the change of the variable reference voltage vref output from the variable reference power supply Vref is abrupt, the non-inverting input terminal IC11 + of the error amplifier IC11 It is possible to suppress overshoot and undershoot by gradual changes in the voltage applied to the output, but the time it takes for the output voltage to change depends on the load condition on the output side. Therefore, it is necessary to match the capacity of the capacitor C14 with the fall time of the output voltage at the minimum load, and a large capacity capacitor is required. Further, there is a problem that the output response becomes very slow even in the case of rated load.

本発明の課題は、制御の安定化および大容量のコンデンサを必要とせずに応答の高速化を保ちつつ、オーバーシュートおよびアンダーシュートを抑制することができるスイッチング電源装置を提供することにある。   An object of the present invention is to provide a switching power supply apparatus that can suppress overshoot and undershoot while maintaining high speed of response without requiring stabilization of a control and a large-capacitance capacitor.

上述した課題を解決するために、請求項1記載の発明は、操作に応じた電圧を可変基準電圧として出力する可変基準電源と、可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を出力電圧として出力するスイッチング電源装置において、出力電圧を上昇させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が高レベルになったか否かを検出する比較回路と、比較回路により高レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路とを備えたことを特徴とする。   In order to solve the above-described problem, the invention described in claim 1 is a variable reference power supply that outputs a voltage according to an operation as a variable reference voltage, and a difference voltage between the variable reference voltage and the output voltage from the variable reference power supply. In a switching power supply that outputs a voltage corresponding to an operation as an output voltage by switching a DC power supply according to a difference voltage obtained by the error amplifier and an error amplifier to be obtained, a variable reference power supply is provided so as to increase the output voltage. When operated, a comparison circuit that detects whether or not the voltage output from the error amplifier has become a high level, and when the comparison circuit detects that the voltage has become a high level, the variable reference power supply is switched from the error amplifier to the error amplifier. A delay circuit that lowers the variable reference voltage to be sent by a predetermined voltage, holds it for a predetermined time, and returns to the original variable reference voltage after the predetermined time has elapsed. It is characterized in.

請求項3記載の発明は、操作に応じた電圧を可変基準電圧として出力する可変基準電源と、可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を出力電圧として出力するスイッチング電源装置において、出力電圧を下降させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が低レベルになったか否かを検出する比較回路と、比較回路により低レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路とを備えたことを特徴とする。   According to a third aspect of the present invention, there is provided a variable reference power supply that outputs a voltage according to an operation as a variable reference voltage, an error amplifier that determines a difference voltage between the variable reference voltage and the output voltage from the variable reference power supply, and an error amplifier. When a variable reference power supply is operated so as to lower the output voltage in a switching power supply device that outputs a voltage according to the operation as an output voltage by switching the DC power supply according to the difference voltage that is output, it is output from the error amplifier A comparison circuit for detecting whether or not a low voltage has been lowered, and a variable reference voltage sent from the variable reference power source to the error amplifier when the comparison circuit detects that the voltage has been lowered to a predetermined voltage. And a delay circuit that raises the voltage and holds it for a predetermined time, and then returns to the original variable reference voltage after the predetermined time has elapsed.

請求項5記載の発明は、操作に応じた電圧を可変基準電圧として出力する可変基準電源と、可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を出力電圧として出力するスイッチング電源装置において、出力電圧を上昇させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が高レベルになったか否かを検出する第1比較回路と、第1比較回路により高レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第1遅延回路と、出力電圧を下降させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が低レベルになったか否かを検出する第2比較回路と、第2比較回路により低レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第2遅延回路とを備えたことを特徴とする。   According to a fifth aspect of the present invention, there is provided a variable reference power source that outputs a voltage according to an operation as a variable reference voltage, an error amplifier that determines a difference voltage between the variable reference voltage and the output voltage from the variable reference power source, and an error amplifier. In a switching power supply device that outputs a voltage according to the operation as an output voltage by switching the DC power supply according to the difference voltage, the error amplifier outputs when the variable reference power supply is operated to increase the output voltage. A first comparison circuit for detecting whether or not the voltage to be applied has become a high level, and a variable reference voltage sent from the variable reference power source to the error amplifier when the first comparison circuit detects that the voltage has become a high level A first delay circuit that reduces the output voltage by a predetermined voltage and holds it for a predetermined time, and returns the original variable reference voltage to the original variable reference voltage after the predetermined time has elapsed. When the variable reference power supply is operated, the second comparison circuit for detecting whether or not the voltage output from the error amplifier has become low level and the second comparison circuit detects that the voltage has become low level And a second delay circuit that raises the variable reference voltage sent from the variable reference power source to the error amplifier by a predetermined voltage, holds it for a predetermined time, and returns to the original variable reference voltage after the predetermined time has elapsed. It is characterized by.

請求項1記載の発明によれば、出力電圧を高い電圧に変化させる時に、比較回路および遅延回路によって、一旦、目標電圧より所定電圧だけ低い電圧が出力される状態を設けて、出力電圧が目標電圧を越えないように構成したので、出力電圧を上昇させるように可変基準電源を操作した場合のオーバーシュートを抑えることができる。   According to the first aspect of the present invention, when the output voltage is changed to a high voltage, the comparator circuit and the delay circuit once provide a state in which a voltage lower than the target voltage by a predetermined voltage is provided, so that the output voltage is the target voltage. Since it is configured not to exceed the voltage, it is possible to suppress overshoot when the variable reference power supply is operated so as to increase the output voltage.

請求項3記載の発明によれば、出力電圧を低い電圧に変化させる時に、比較回路および遅延回路によって、一旦、目標電圧より所定電圧だけ高い電圧が出力される状態を設けて、出力電圧が目標電圧を下回らないように構成したので、出力電圧を下降させるように可変基準電源を操作した場合のオーバーシュートを抑えることができる。   According to the third aspect of the invention, when the output voltage is changed to a low voltage, the comparator circuit and the delay circuit once provide a state in which a voltage higher than the target voltage by a predetermined voltage is provided so that the output voltage is the target voltage. Since it is configured not to fall below the voltage, it is possible to suppress overshoot when the variable reference power supply is operated so as to lower the output voltage.

請求項5記載の発明によれば、請求項1および請求項3記載の発明と同様の理由により、出力電圧を上昇させるように可変基準電源を操作した場合のオーバーシュートおよび出力電圧を下降させるように可変基準電源を操作した場合のアンダーシュートの双方を抑えることができる。   According to the fifth aspect of the invention, for the same reason as the first and third aspects of the invention, the overshoot and the output voltage when the variable reference power supply is operated to increase the output voltage are decreased. Both undershoots when the variable reference power supply is operated can be suppressed.

以下、本発明の実施例を、図面を参照しながら詳細に説明する。なお、以下の実施例においては、背景技術の欄で説明したスイッチング電源装置の構成部分と同一または相当する構成部分には、同一の符号を付して説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, the same or corresponding components as those of the switching power supply device described in the background section will be described with the same reference numerals.

図1は、本発明の実施例1に係るフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、図11に示した従来のスイッチング電源装置に、比較回路21および遅延回路31が追加されて構成されている。   FIG. 1 is a circuit diagram showing a configuration of a variable voltage type switching power supply apparatus employing a forward method according to Embodiment 1 of the present invention. This switching power supply device is configured by adding a comparison circuit 21 and a delay circuit 31 to the conventional switching power supply device shown in FIG.

誤差増幅器IC11の出力端子OPoutには比較回路21が接続されている。この比較回路21は、誤差増幅器IC11の出力端子OPoutから出力される電圧が、誤差増幅器IC11の仕様にしたがったHレベルになったかどうかを検出する。この比較回路21における検出結果は、遅延回路31に送られる。この比較回路21の詳細は後述する。   The comparison circuit 21 is connected to the output terminal OPout of the error amplifier IC11. The comparison circuit 21 detects whether or not the voltage output from the output terminal OPout of the error amplifier IC11 has become the H level according to the specification of the error amplifier IC11. The detection result in the comparison circuit 21 is sent to the delay circuit 31. Details of the comparison circuit 21 will be described later.

遅延回路31の出力端子は誤差増幅器IC11の非反転入力端子IC11+に接続されている。この遅延回路31は、比較回路21から送られてくる検出結果に応答して、可変基準電源Vrefから誤差増幅器IC11に送られる可変基準電圧vrefを所定電圧だけ低下させて所定時間だけ保持し、この所定時間が経過した後に元の可変基準電圧に戻す。ここで、低下させる所定電圧は、出力電圧voutを上昇させるように可変基準電源Vrefが操作された時に、この出力電圧voutに現れるオーバーシュート分に対応する電圧である。この遅延回路31の詳細は後述する。   The output terminal of the delay circuit 31 is connected to the non-inverting input terminal IC11 + of the error amplifier IC11. In response to the detection result sent from the comparison circuit 21, the delay circuit 31 reduces the variable reference voltage vref sent from the variable reference power supply Vref to the error amplifier IC11 by a predetermined voltage and holds it for a predetermined time. After a predetermined time has elapsed, the original variable reference voltage is restored. Here, the predetermined voltage to be decreased is a voltage corresponding to an overshoot that appears in the output voltage vout when the variable reference power supply Vref is operated so as to increase the output voltage vout. Details of the delay circuit 31 will be described later.

図2は、比較回路21および遅延回路31のうちの、オーバーシュートを抑制するための回路の構成を示す回路図である。なお、このオーバーシュートを抑制するための回路は、比較回路21および遅延回路31の各一部を一体にして構成されているので、以下では、これらをオーバーシュート抑制回路41と呼ぶ。   FIG. 2 is a circuit diagram showing a configuration of a circuit for suppressing overshoot in comparison circuit 21 and delay circuit 31. Since the circuit for suppressing this overshoot is configured by integrating each part of the comparison circuit 21 and the delay circuit 31, these are hereinafter referred to as an overshoot suppression circuit 41.

このオーバーシュート抑制回路41は、図2に丸で囲って示すように、ダイオードD21、抵抗R21〜R24、コンデンサC21およびNPN型のトランジスタQ21から構成されている。ダイオードD21のアノードは、誤差増幅器IC11の出力端子OPoutに接続され、カソードは抵抗R21の一端に接続されている。抵抗R21の他端は、コンデンサC21の一端および抵抗R22の一端に接続されている。コンデンサC21の他端は接地されている。抵抗R22の他端は、抵抗R23の一端に接続され、抵抗R23の他端は接地されている。トランジスタQ21のベースは抵抗R22と抵抗R23の接続点に接続されており、エミッタは接地され、コレクタは抵抗R24を介して誤差増幅器IC11の非反転入力端子IC11+に接続されている。   The overshoot suppression circuit 41 includes a diode D21, resistors R21 to R24, a capacitor C21, and an NPN transistor Q21, as shown by being circled in FIG. The anode of the diode D21 is connected to the output terminal OPout of the error amplifier IC11, and the cathode is connected to one end of the resistor R21. The other end of the resistor R21 is connected to one end of the capacitor C21 and one end of the resistor R22. The other end of the capacitor C21 is grounded. The other end of the resistor R22 is connected to one end of the resistor R23, and the other end of the resistor R23 is grounded. The base of the transistor Q21 is connected to the connection point of the resistors R22 and R23, the emitter is grounded, and the collector is connected to the non-inverting input terminal IC11 + of the error amplifier IC11 via the resistor R24.

図3は、比較回路21および遅延回路31のうちの、アンダーシュートを抑制するための回路の構成を示す回路図である。なお、このアンダーシュートを抑制するための回路は、比較回路21および遅延回路31の各一部を一体にして構成されているので、以下では、これらをアンダーシュート抑制回路51と呼ぶ。   FIG. 3 is a circuit diagram showing a configuration of a circuit for suppressing undershoot in comparison circuit 21 and delay circuit 31. Since the circuit for suppressing this undershoot is configured by integrating each part of the comparison circuit 21 and the delay circuit 31, these are hereinafter referred to as an undershoot suppression circuit 51.

このアンダーシュート抑制回路51は、ダイオードD31、抵抗R31〜R34、コンデンサC31およびPNP型のトランジスタQ31から構成されている。ダイオードD31のカソードは、誤差増幅器IC11の出力端子OPoutに接続され、アノードは抵抗R31の一端に接続されている。抵抗R31の他端は、コンデンサC31の一端および抵抗R32の一端に接続されている。コンデンサC21の他端は電源VCCに接続されている。抵抗R32の他端は、抵抗R33の一端に接続され、抵抗R33の他端は電源VCCに接続されている。トランジスタQ31のベースは抵抗R32と抵抗R33の接続点に電源VCCに接続され、エミッタは接地され、コレクタは抵抗R34を介して非反転入力端子IC11+に接続されている。   The undershoot suppression circuit 51 includes a diode D31, resistors R31 to R34, a capacitor C31, and a PNP transistor Q31. The cathode of the diode D31 is connected to the output terminal OPout of the error amplifier IC11, and the anode is connected to one end of the resistor R31. The other end of the resistor R31 is connected to one end of the capacitor C31 and one end of the resistor R32. The other end of the capacitor C21 is connected to the power supply VCC. The other end of the resistor R32 is connected to one end of the resistor R33, and the other end of the resistor R33 is connected to the power supply VCC. The base of the transistor Q31 is connected to the power supply VCC at the connection point between the resistors R32 and R33, the emitter is grounded, and the collector is connected to the non-inverting input terminal IC11 + via the resistor R34.

次に、このように構成される本発明の実施例1に係るスイッチング電源装置の一般的な動作を説明する。このスイッチング電源装置においては、可変基準電源Vrefを操作して可変基準電圧vrefを変化させることにより、誤差増幅器IC11の出力端子OPoutから出力される電圧が変化し、出力電圧voutに比例した電圧と可変基準電圧vrefとの差に応じた信号がフォトカプラDS11を介して、パルス幅制御信号としてPWM制御回路11にフィードバックされる。PWM制御回路11は、パルス幅制御信号に応じたデューティを有するパルス信号を生成してトランジスタQ1に送る。これにより、トランジスタQ1のオン/オフ期間が変化し、これに伴って出力電圧voutが変化する。以上のフィードバック動作が繰り返されることにより、出力電圧voutは、可変基準電源Vrefによって設定された目標電圧で一定になる。   Next, a general operation of the switching power supply device according to Embodiment 1 of the present invention configured as described above will be described. In this switching power supply device, by operating the variable reference power supply Vref to change the variable reference voltage vref, the voltage output from the output terminal OPout of the error amplifier IC11 changes, and the voltage proportional to the output voltage vout is variable. A signal corresponding to the difference from the reference voltage vref is fed back to the PWM control circuit 11 as a pulse width control signal via the photocoupler DS11. The PWM control circuit 11 generates a pulse signal having a duty corresponding to the pulse width control signal and sends it to the transistor Q1. As a result, the on / off period of the transistor Q1 changes, and the output voltage vout changes accordingly. By repeating the above feedback operation, the output voltage vout becomes constant at the target voltage set by the variable reference power supply Vref.

次に、前述したスイッチング電源装置において、出力電圧voutを上昇させるように可変基準電源Vrefが操作された場合の動作を説明する。図4(a)に示すように、時刻T0において、可変基準電源Vrefから出力される可変基準電圧vrefを低い電圧から高い電圧に急激に変化させると、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧も、図4(c)に示すように、可変基準電圧vrefと同様に変化する。これにより、誤差増幅器IC11の出力端子OPoutから出力される電圧は、図4(b)に示すように、抵抗R12、コンデンサC12、抵抗R13およびコンデンサC13の定数によって決定される応答速度に応じた傾きで上昇し、時刻T1でHレベルになって安定する。   Next, the operation when the variable reference power supply Vref is operated to increase the output voltage vout in the above-described switching power supply apparatus will be described. As shown in FIG. 4A, when the variable reference voltage vref output from the variable reference power supply Vref is suddenly changed from a low voltage to a high voltage at time T0, it is applied to the non-inverting input terminal IC11 + of the error amplifier IC11. The applied voltage also changes in the same manner as the variable reference voltage vref, as shown in FIG. As a result, the voltage output from the output terminal OPout of the error amplifier IC11 has a slope corresponding to the response speed determined by the constants of the resistor R12, the capacitor C12, the resistor R13, and the capacitor C13, as shown in FIG. 4B. It rises at, and becomes H level and stabilizes at time T1.

また、誤差増幅器IC11の出力端子OPoutから出力される電圧が、パルス幅制御信号としてPWM制御回路11にフィードバックされることにより、PWM制御回路11は、オン幅を広くしたパルス信号をトランジスタQ1のゲートに送る。これにより、図4(d)に示すように、出力端子OUTから出力される出力電圧voutが上昇する。   Further, the voltage output from the output terminal OPout of the error amplifier IC11 is fed back to the PWM control circuit 11 as a pulse width control signal, so that the PWM control circuit 11 converts the pulse signal having a wide ON width into the gate of the transistor Q1. Send to. As a result, as shown in FIG. 4D, the output voltage vout output from the output terminal OUT increases.

上記動作と並行して、オーバーシュート抑制回路41(比較回路21および遅延回路31の各一部)では、誤差増幅器IC11の出力端子OPoutから出力される電圧が上昇して時刻T1でHレベルになると、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧が、可変基準電圧vrefより若干低い電圧になるように下げられる。   In parallel with the above operation, in the overshoot suppression circuit 41 (a part of each of the comparison circuit 21 and the delay circuit 31), the voltage output from the output terminal OPout of the error amplifier IC11 rises and becomes H level at time T1. The voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11 is lowered so as to be slightly lower than the variable reference voltage vref.

具体的には、誤差増幅器IC11の出力端子OPoutから出力される電圧がHレベルになると、図2に示すダイオードD21および抵抗R21を介して電流がコンデンサC21に流れ込み、コンデンサC21が充電される。また、ダイオードD21、抵抗R21および抵抗R22を介してトランジスタQ21のベースに電流が流れ始めることにより、時刻T1において誤差増幅器IC11の非反転入力端子IC11+に印加される電圧が降下を始める。そして、コンデンサC21が充電されることにより、その両端間電圧を抵抗R22と抵抗R23とで分圧した電圧が、時刻T2において所定値になると、トランジスタQ21がオンする。   Specifically, when the voltage output from the output terminal OPout of the error amplifier IC11 becomes H level, current flows into the capacitor C21 via the diode D21 and the resistor R21 shown in FIG. 2, and the capacitor C21 is charged. In addition, when a current starts to flow to the base of the transistor Q21 via the diode D21, the resistor R21, and the resistor R22, the voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11 starts to drop at time T1. Then, when the capacitor C21 is charged and the voltage obtained by dividing the voltage between both ends by the resistor R22 and the resistor R23 becomes a predetermined value at time T2, the transistor Q21 is turned on.

トランジスタQ2が時刻T2においてオンすることにより、抵抗R24およびトランジスタQ21を介してグランドに電流が流れるので、図4(c)に示すように、誤差増幅器IC11の非反転入力端子IC11+に印加されていた電圧が、時刻T2において、所定電圧だけ降下して可変基準電圧vrefより若干低い電圧で一定になる。ここで、降下する所定電圧は、抵抗R24の抵抗値によって決定される。この場合、抵抗R24の抵抗値は、出力電圧voutに現れるオーバーシュート分に対応する電圧になるよう決定される。   When the transistor Q2 is turned on at the time T2, a current flows to the ground via the resistor R24 and the transistor Q21. Therefore, as shown in FIG. 4C, the transistor Q2 is applied to the non-inverting input terminal IC11 + of the error amplifier IC11. At time T2, the voltage drops by a predetermined voltage and becomes constant at a voltage slightly lower than the variable reference voltage vref. Here, the predetermined voltage to be dropped is determined by the resistance value of the resistor R24. In this case, the resistance value of the resistor R24 is determined to be a voltage corresponding to the overshoot appearing in the output voltage vout.

出力電圧voutの上昇に伴って、誤差増幅器IC11の反転入力端子IC11−に印加される電圧、つまり出力電圧voutに比例した電圧が可変基準電圧vrefより若干低い電圧に到達すると、誤差増幅器IC11の出力端子OPoutから出力される電圧は下降を始める。   When the voltage applied to the inverting input terminal IC11− of the error amplifier IC11, that is, the voltage proportional to the output voltage vout reaches a voltage slightly lower than the variable reference voltage vref as the output voltage vout increases, the output of the error amplifier IC11. The voltage output from the terminal OPout begins to drop.

一方、出力電圧voutは、誤差増幅器IC11の出力端子OPoutから出力される電圧が下降を始めても応答遅れによって上昇を続けるので、図4(d)に示すように、オーバーシュートが発生する。しかしながら、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧は、可変基準電圧vrefより若干低い電圧になっているので、このオーバーシュートは、誤差増幅器IC11の非反転入力端子IC11+に可変基準電圧vrefが印加された場合の出力電圧voutを越えることはない。その後、このオーバーシュートした出力電圧voutは、時刻T3において下降に転じる。そして、この出力電圧voutは、時刻T4において、誤差増幅器IC11の出力端子OPoutから出力される電圧が可変基準電圧vrefより若干低い電圧と出力電圧voutとが均衡して一定になることにより、目標電圧より若干低い電圧で一定になる。   On the other hand, the output voltage vout continues to increase due to a response delay even when the voltage output from the output terminal OPout of the error amplifier IC11 starts to decrease, so that an overshoot occurs as shown in FIG. However, since the voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11 is slightly lower than the variable reference voltage vref, this overshoot occurs at the non-inverting input terminal IC11 + of the error amplifier IC11. The output voltage vout when vref is applied is not exceeded. Thereafter, the overshooted output voltage vout starts to decrease at time T3. The output voltage vout is equal to the target voltage because the voltage output from the output terminal OPout of the error amplifier IC11 is slightly lower than the variable reference voltage vref and the output voltage vout becomes constant at time T4. It becomes constant at a slightly lower voltage.

時刻T4において、誤差増幅器IC11の出力端子OPoutから出力される電圧が所定レベルまで下がると、ダイオードD21が逆バイアスになり、コンデンサC21の充電が停止される。その結果、コンデンサC21に蓄積されている電荷は、抵抗R22および抵抗R23を介して徐々に放電する。そして、放電が進んで、抵抗R22と抵抗R23とにより分圧された電圧が、時刻T5において所定値以下になると、トランジスタQ21がオフし、誤差増幅器IC11の非反転入力端子IC11+には元の可変基準電圧vrefが印加される。これにより、出力電圧voutは、可変基準電圧vrefに応じた目標電圧で一定になる。なお、可変基準電源Vrefから誤差増幅器IC11に送られる可変基準電圧vrefを所定電圧だけ低下さる所定時間は、コンデンサC21の放電時間、つまりコンデンサC21、抵抗R22および抵抗R23によって構成される回路の時定数によって決定される。   At time T4, when the voltage output from the output terminal OPout of the error amplifier IC11 drops to a predetermined level, the diode D21 is reverse-biased and charging of the capacitor C21 is stopped. As a result, the electric charge accumulated in the capacitor C21 is gradually discharged through the resistor R22 and the resistor R23. When the discharge proceeds and the voltage divided by the resistors R22 and R23 becomes equal to or lower than the predetermined value at the time T5, the transistor Q21 is turned off, and the original variable is supplied to the non-inverting input terminal IC11 + of the error amplifier IC11. A reference voltage vref is applied. As a result, the output voltage vout becomes constant at a target voltage corresponding to the variable reference voltage vref. The predetermined time during which the variable reference voltage vref sent from the variable reference power supply Vref to the error amplifier IC11 is reduced by a predetermined voltage is the discharge time of the capacitor C21, that is, the time constant of the circuit constituted by the capacitor C21, the resistor R22, and the resistor R23. Determined by.

以上のように、出力電圧voutを高い電圧に変化させる時に、オーバーシュート抑制回路41によって、一旦、目標電圧より若干低い電圧が出力される状態を設けて、出力電圧が目標電圧を越えないように構成したので、出力電圧voutを上昇させるように可変基準電源Vrefを操作した場合のオーバーシュートを抑えることができる。   As described above, when the output voltage vout is changed to a high voltage, the overshoot suppression circuit 41 once provides a state in which a voltage slightly lower than the target voltage is output so that the output voltage does not exceed the target voltage. Since the configuration is adopted, it is possible to suppress overshoot when the variable reference power supply Vref is operated so as to increase the output voltage vout.

次に、上述したスイッチング電源装置において、出力電圧voutを下降させるように可変基準電源Vrefが操作された場合の動作を説明する。図5に示すように、時刻T0において、可変基準電源Vrefから出力される可変基準電圧vrefを高い電圧から低い電圧に急激に変化させると、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧も、図5(c)に示すように、可変基準電圧vrefと同様に変化する。これにより、誤差増幅器IC11の出力端子OPoutから出力される電圧は、図5(b)に示すように、抵抗R12、コンデンサC12、抵抗R13およびコンデンサC13の定数によって決定される応答速度に応じた傾きで下降し、時刻T1でLレベルになって安定する。   Next, the operation when the variable reference power supply Vref is operated so as to lower the output voltage vout in the above-described switching power supply device will be described. As shown in FIG. 5, when the variable reference voltage vref output from the variable reference power supply Vref is suddenly changed from a high voltage to a low voltage at time T0, the voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11. Also, as shown in FIG. 5C, it changes in the same manner as the variable reference voltage vref. As a result, the voltage output from the output terminal OPout of the error amplifier IC11 has a slope corresponding to the response speed determined by the constants of the resistor R12, the capacitor C12, the resistor R13, and the capacitor C13, as shown in FIG. 5B. At time T1, becomes low level and stabilizes.

また、誤差増幅器IC11の出力端子OPoutから出力される電圧が、パルス幅制御信号としてPWM制御回路11にフィードバックされることにより、PWM制御回路11は、オン幅を短くしたパルス信号をトランジスタQ1のゲートに送る。これにより、図5(d)に示すように、出力端子OUTから出力される出力電圧voutが下降する。   Further, the voltage output from the output terminal OPout of the error amplifier IC11 is fed back to the PWM control circuit 11 as a pulse width control signal, so that the PWM control circuit 11 receives a pulse signal with a shortened ON width as a gate of the transistor Q1. Send to. As a result, as shown in FIG. 5D, the output voltage vout output from the output terminal OUT decreases.

上記動作と並行して、アンダーシュート抑制回路51(比較回路21および遅延回路31の各一部)では、誤差増幅器IC11の出力端子OPoutから出力される電圧が下降して時刻T1でLレベルになると、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧が、可変基準電圧vrefより若干高い電圧になるように上げられる。   In parallel with the above operation, in the undershoot suppression circuit 51 (a part of each of the comparison circuit 21 and the delay circuit 31), the voltage output from the output terminal OPout of the error amplifier IC11 drops and becomes L level at time T1. The voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11 is raised so as to be slightly higher than the variable reference voltage vref.

具体的には、誤差増幅器IC11の出力端子OPoutから出力される電圧がLレベルになると、図3に示す電源VCC、コンデンサC31、抵抗R31およびダイオードD31といった経路で電流が流れることによりコンデンサC31が充電される。また、抵抗R32、抵抗R31およびダイオードD31を介してトランジスタQ31のベースに電流が流れ始めることにより、時刻T1において誤差増幅器IC11の非反転入力端子IC11+に印加される電圧が上昇を始める。そして、コンデンサC31が充電されることにより、その両端間電圧を抵抗R32と抵抗R33とで分圧した電圧が、時刻T2において所定値になると、トランジスタQ31がオンする。   Specifically, when the voltage output from the output terminal OPout of the error amplifier IC11 becomes L level, the capacitor C31 is charged by the current flowing through the path of the power supply VCC, the capacitor C31, the resistor R31, and the diode D31 shown in FIG. Is done. In addition, when a current starts to flow to the base of the transistor Q31 via the resistor R32, the resistor R31, and the diode D31, the voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11 starts increasing at time T1. Then, when the capacitor C31 is charged and the voltage obtained by dividing the voltage between both ends by the resistor R32 and the resistor R33 becomes a predetermined value at time T2, the transistor Q31 is turned on.

トランジスタQ3が時刻T2においてオンすることにより、電源VCCからトランジスタQ31および抵抗Rを介して電流が流れるので、図5(c)に示すように、誤差増幅器IC11の非反転入力端子IC11+に印加されていた電圧が、時刻T2において、所定電圧だけ上昇して可変基準電圧vrefより若干高い電圧で一定になる。ここで、上昇する所定電圧は、抵抗R34の抵抗値によって決定される。この場合、抵抗R34の抵抗値は、出力電圧voutに現れるアンダーシュート分に対応する電圧になるよう決定される。   When the transistor Q3 is turned on at the time T2, a current flows from the power supply VCC through the transistor Q31 and the resistor R. Therefore, as shown in FIG. 5C, it is applied to the non-inverting input terminal IC11 + of the error amplifier IC11. The voltage increases by a predetermined voltage and becomes constant at a voltage slightly higher than the variable reference voltage vref at time T2. Here, the predetermined voltage that rises is determined by the resistance value of the resistor R34. In this case, the resistance value of the resistor R34 is determined to be a voltage corresponding to an undershoot appearing in the output voltage vout.

出力電圧voutの下降に伴って、誤差増幅器IC11の反転入力端子IC11−に印加される電圧、つまり出力電圧voutに比例した電圧が可変基準電圧vrefより若干高い電圧に到達すると、誤差増幅器IC11の出力端子OPoutから出力される電圧は上昇を始める。   When the voltage applied to the inverting input terminal IC11− of the error amplifier IC11, that is, the voltage proportional to the output voltage vout reaches a voltage slightly higher than the variable reference voltage vref as the output voltage vout decreases, the output of the error amplifier IC11. The voltage output from the terminal OPout starts to rise.

一方、出力電圧voutは、誤差増幅器IC11の出力端子OPoutから出力される電圧が下降を始めても応答遅れによって下降を続けるので、図5(d)に示すように、アンダーシュートが発生する。しかしながら、誤差増幅器IC11の非反転入力端子IC11+に印加される電圧は、可変基準電圧vrefより若干高い電圧になっているので、このアンダーシュートは、誤差増幅器IC11の非反転入力端子IC11+に可変基準電圧vrefが印加された場合の出力電圧voutを下回ることはない。その後、このアンダーシュートした出力電圧voutは、時刻T3において上昇に転じる。そして、この出力電圧voutは、時刻T4において、誤差増幅器IC11の出力端子OPoutから出力される電圧が可変基準電圧vrefより若干高い電圧と出力電圧voutとが均衡して一定になることにより、目標電圧より若干高い電圧で一定になる。   On the other hand, since the output voltage vout continues to decrease due to a response delay even when the voltage output from the output terminal OPout of the error amplifier IC11 starts decreasing, an undershoot occurs as shown in FIG. However, since the voltage applied to the non-inverting input terminal IC11 + of the error amplifier IC11 is slightly higher than the variable reference voltage vref, this undershoot occurs at the variable reference voltage at the non-inverting input terminal IC11 + of the error amplifier IC11. It does not fall below the output voltage vout when vref is applied. Thereafter, the undershooted output voltage vout starts to increase at time T3. The output voltage vout is equal to the target voltage at time T4 because the voltage output from the output terminal OPout of the error amplifier IC11 is slightly higher than the variable reference voltage vref in balance with the output voltage vout. It becomes constant at a slightly higher voltage.

時刻T4において、誤差増幅器IC11の出力端子OPoutから出力される電圧が所定レベルまで上がると、ダイオードD31が逆バイアスになり、コンデンサC31の充電が停止される。その結果、コンデンサC31に蓄積されている電荷は、抵抗R32および抵抗R33を介して徐々に放電する。そして、放電が進んで、抵抗R32と抵抗R33とにより分圧された電圧が、時刻T5において所定値以下になると、トランジスタQ31がオフし、誤差増幅器IC11の非反転入力端子IC11+には元の可変基準電圧vrefが印加される。これにより、出力電圧voutは、可変基準電圧vrefに応じた目標電圧で一定になる。なお、可変基準電源Vrefから誤差増幅器IC11に送られる可変基準電圧vrefを所定電圧だけ低下さる所定時間は、コンデンサC31の放電時間、つまりコンデンサC31、抵抗R32および抵抗R33によって構成される回路の時定数によって決定される。   At time T4, when the voltage output from the output terminal OPout of the error amplifier IC11 rises to a predetermined level, the diode D31 is reverse-biased and charging of the capacitor C31 is stopped. As a result, the electric charge accumulated in the capacitor C31 is gradually discharged through the resistor R32 and the resistor R33. When the discharge proceeds and the voltage divided by the resistor R32 and the resistor R33 becomes equal to or lower than the predetermined value at time T5, the transistor Q31 is turned off, and the original variable is supplied to the non-inverting input terminal IC11 + of the error amplifier IC11. A reference voltage vref is applied. As a result, the output voltage vout becomes constant at a target voltage corresponding to the variable reference voltage vref. The predetermined time during which the variable reference voltage vref sent from the variable reference power supply Vref to the error amplifier IC11 is reduced by a predetermined voltage is the discharge time of the capacitor C31, that is, the time constant of the circuit constituted by the capacitor C31, the resistor R32, and the resistor R33. Determined by.

以上のように、出力電圧voutを低い電圧に変化させる時に、アンダーシュート抑制回路51によって、一旦、目標電圧より若干高い電圧が出力される状態を設けて、出力電圧が目標電圧を下回らないように構成したので、出力電圧voutを下降させるように可変基準電源Vrefを操作した場合のアンダーシュートを抑えることができる。   As described above, when the output voltage vout is changed to a low voltage, a state in which a voltage slightly higher than the target voltage is once output by the undershoot suppression circuit 51 is provided so that the output voltage does not fall below the target voltage. Since it comprised, the undershoot at the time of operating the variable reference power supply Vref so that the output voltage vout may be lowered | hung can be suppressed.

上述した実施例1に係るスイッチング電源装置では、オーバーシュート抑制回路41とアンダーシュート抑制回路51とを別個に備えた構成を説明したが、これらを同時に備えるように変形できる。この場合、図2に示す回路構成に、図3に示すアンダーシュート抑制回路51を追加するように構成できる。この場合、オーバーシュート抑制回路41の比較回路21および遅延回路31が本発明の第1比較回路および第1遅延回路にそれぞれ対応し、アンダーシュート抑制回路51の比較回路21および遅延回路31が本発明の第2比較回路および第2遅延回路にそれぞれ対応する。   In the switching power supply device according to the first embodiment described above, the configuration in which the overshoot suppression circuit 41 and the undershoot suppression circuit 51 are separately provided has been described. However, the switching power supply device can be modified to include these simultaneously. In this case, the undershoot suppression circuit 51 shown in FIG. 3 can be added to the circuit configuration shown in FIG. In this case, the comparison circuit 21 and the delay circuit 31 of the overshoot suppression circuit 41 correspond to the first comparison circuit and the first delay circuit, respectively, and the comparison circuit 21 and the delay circuit 31 of the undershoot suppression circuit 51 are the present invention. Respectively corresponding to the second comparison circuit and the second delay circuit.

この変形例に係るスイッチング電源装置の場合、オーバーシュート抑制回路41のダイオードD21とアンダーシュート抑制回路51のダイオードD31とは背反的にバイアスされるので、オーバーシュート抑制回路41とアンダーシュート抑制回路51とは相互に独立して動作し、他に影響を与えることはない。   In the case of the switching power supply according to this modification, the diode D21 of the overshoot suppression circuit 41 and the diode D31 of the undershoot suppression circuit 51 are biased oppositely, and thus the overshoot suppression circuit 41, the undershoot suppression circuit 51, Operate independently of each other and do not affect others.

この変形例に係るスイッチング電源装置によれば、出力電圧voutを上昇させるように可変基準電源Vrefを操作した場合のオーバーシュートおよび出力電圧voutを下降させるように可変基準電源Vrefを操作した場合のアンダーシュートの双方を抑えることができる。   According to the switching power supply according to this modification, an overshoot when the variable reference power supply Vref is operated to increase the output voltage vout and an undershoot when the variable reference power supply Vref is operated to decrease the output voltage vout. Both shots can be suppressed.

また、上述した実施例1では、フォワード方式を採用した可変電圧型のスイッチング電源装置について説明したが、本発明はフォワード方式に限らず、フライバック方式、共振方式、フルブリッジ方式、ハーフブリッジ方式、マグアンプ方式のスイッチング電源装置にも適用できる。以下、各方式のスイッチング電源装置を簡単に説明する。   In the above-described first embodiment, the variable voltage type switching power supply device adopting the forward method has been described. However, the present invention is not limited to the forward method, and the flyback method, the resonance method, the full bridge method, the half bridge method, It can also be applied to a mag-amp switching power supply. Hereinafter, each type of switching power supply will be briefly described.

図6は、本発明をフライバック方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、トランスT1の巻線は、トランスT1の1次巻線がオンの時に2次巻線がオフになるように、1次側の巻線と2次側の巻線が逆方向に巻かれている。また、整流平滑回路はダイオードD1とコンデンサC1とから構成されている。このフライバック方式のスイッチング電源装置によれば、励磁電流のピーク値が大きいためにトランスT1は大きくなるが、2次巻線の電圧は巻線比とスイッチング素子のオン期間とオフ期間の比に比例するため制御回路が簡単になるとともに、整流平滑回路が簡単になる。また、回路方式上、過電流保護が容易である。   FIG. 6 is a diagram showing a circuit configuration when the present invention is applied to a flyback switching power supply device. In this switching power supply, the winding of the transformer T1 is reversed between the primary winding and the secondary winding so that the secondary winding is turned off when the primary winding of the transformer T1 is on. It is wound in the direction. The rectifying / smoothing circuit includes a diode D1 and a capacitor C1. According to this flyback type switching power supply device, the transformer T1 becomes large because the peak value of the exciting current is large, but the voltage of the secondary winding is equal to the winding ratio and the ratio of the ON period and the OFF period of the switching element. The proportional circuit simplifies the control circuit and simplifies the rectifying and smoothing circuit. In addition, overcurrent protection is easy due to the circuit system.

図7は、本発明を共振方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、図6に示すフライバック方式のスイッチング電源装置においてトランジスタQ2の両端に並列にコンデンサC15が追加されて共振回路が形成されている。この共振方式のスイッチング電源装置によれば、ゼロカレントスイッチングが可能になるので、スイッチングロスを低減させることができる。   FIG. 7 is a diagram showing a circuit configuration when the present invention is applied to a resonant switching power supply device. In this switching power supply device, a resonance circuit is formed by adding a capacitor C15 in parallel to both ends of the transistor Q2 in the flyback type switching power supply device shown in FIG. According to this resonance type switching power supply device, zero current switching is possible, so that switching loss can be reduced.

図8は、本発明をフルブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、トランジスタQ1とトランジスタQ4は同時にオン/オフを繰り返し、トランジスタQ2とトランジスタQ3は同時にオン/オフを繰り返すように制御される。但し、トランジスタQ1およびトランジスタQ4と、トランジスタQ2およびトランジスタQ4とは、各オン期間は、同じ値で交互に且つ少し間を空けて繰り返される。このフルブリッジ方式のスイッチング電源装置によれば、上述したフォワード方式のスイッチング電源装置に較べて、各トランジスタに印加される電圧が半分ですむ。また、1次巻線には、入力電圧がそのまま加わるので、電流は後述するハーフブリッジの半分で済む。   FIG. 8 is a diagram showing a circuit configuration when the present invention is applied to a full-bridge switching power supply. In this switching power supply device, the transistors Q1 and Q4 are controlled to be turned on / off simultaneously, and the transistors Q2 and Q3 are controlled to be turned on / off simultaneously. However, the transistor Q1 and the transistor Q4, and the transistor Q2 and the transistor Q4 are repeatedly repeated with the same value alternately and with a short interval between them. According to this full-bridge type switching power supply device, the voltage applied to each transistor is halved as compared with the forward-type switching power supply device described above. Further, since the input voltage is directly applied to the primary winding, the current is half that of a half bridge described later.

図9は、本発明をハーフブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、トランジスタQ1とトランジスタQ2とは、少し間を空けてオン/オフされる。このハーフブリッジ方式のスイッチング電源装置によれば、磁束密度を元に戻す巻線は不要である。また、1次巻線に発生するサージ電圧もトランジスタQ1およびQ2の各ボディダイオードとコンデンサC20およびC21による回路によって吸収される。また、スイッチング周期はトランスT1の磁束密度の変化の周期であり、トランジスタQ1とQ2のオン期間は同じであるから、いずれのオン期間も周期の50%を越えることはないが、出力リプル電流、入力リプル電流ともにフォワード方式に較べて小さくなるので、コンデンサC20およびC21のリプル容量が軽減される。さらに、磁束密度の変化の幅はゼロを中心に正負に跨るので、コアの利用率がよく、1次巻線も1つで済むので、トランスのサイズを小さくできる。   FIG. 9 is a diagram showing a circuit configuration when the present invention is applied to a half-bridge type switching power supply device. In this switching power supply device, the transistor Q1 and the transistor Q2 are turned on / off after a short interval. According to the half-bridge type switching power supply device, the winding for returning the magnetic flux density is not necessary. The surge voltage generated in the primary winding is also absorbed by the circuit formed by the body diodes of the transistors Q1 and Q2 and the capacitors C20 and C21. Further, since the switching period is a period of change in the magnetic flux density of the transformer T1 and the ON periods of the transistors Q1 and Q2 are the same, neither ON period exceeds 50% of the period, but the output ripple current, Since both of the input ripple currents are smaller than those in the forward method, the ripple capacities of the capacitors C20 and C21 are reduced. Further, since the width of the change in the magnetic flux density extends from zero to positive and negative, the utilization factor of the core is good, and only one primary winding is required, so that the size of the transformer can be reduced.

図10は、マグアンプ方式のスイッチング電源装置に本発明を適用した場合の回路構成を示す図である。このスイッチング電源装置では、2次側の整流平滑回路に過飽和リアクトルL2が追加され、この過飽和リアクトルL2に、誤差増幅器IC11の出力端子OPoutから出力される電圧に応じて、リセット電流を供給するように構成されている。このマグアンプ方式のスイッチング電源装置によれば、入力電圧が変化したときに出力に現れる入力変動や、整流平滑された直流電圧が持っている交流周波数の2倍のリプルに同期して出力に現れるACリプルを抑止することができる。   FIG. 10 is a diagram illustrating a circuit configuration when the present invention is applied to a mag-amp switching power supply. In this switching power supply device, a supersaturated reactor L2 is added to the secondary side rectifying and smoothing circuit, and a reset current is supplied to the supersaturated reactor L2 in accordance with the voltage output from the output terminal OPout of the error amplifier IC11. It is configured. According to the switching power supply of the mag-amplifier type, the AC that appears at the output in synchronization with the input fluctuation that appears at the output when the input voltage changes, and the ripple that is twice the AC frequency of the rectified and smoothed DC voltage. Ripple can be suppressed.

本発明は、フォワード方式、フライバック方式、ハーフブリッジ方式、フルブリッジ方式、マグアンプ方式といった出力電圧をフィードバックして目標電圧を設定する構成を有する可変電圧型のスイッチング電源装置に利用できる。   The present invention can be used for a variable voltage type switching power supply device having a configuration in which a target voltage is set by feeding back an output voltage such as a forward method, a flyback method, a half bridge method, a full bridge method, and a mag amplifier method.

本発明の実施例1に係るフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the variable voltage type switching power supply device which employ | adopted the forward system based on Example 1 of this invention. 図1に示す比較回路および遅延回路のうちの、オーバーシュートを抑制するための回路(オーバーシュート抑制回路)の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of a circuit (overshoot suppression circuit) for suppressing overshoot out of the comparison circuit and the delay circuit illustrated in FIG. 1. 図1に示す比較回路および遅延回路のうちの、アンダーシュートを抑制するための回路(アンダーシュート抑制回路)の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a circuit (undershoot suppression circuit) for suppressing undershoot out of the comparison circuit and the delay circuit shown in FIG. 1. 本発明の実施例1に係るスイッチング電源装置において、出力電圧を上昇させる操作がなされた場合の動作を示すタイミングチャートである。5 is a timing chart illustrating an operation when an operation for increasing the output voltage is performed in the switching power supply device according to the first embodiment of the present invention. 本発明の実施例1に係るスイッチング電源装置において、出力電圧を下降させる操作がなされた場合の動作を示すタイミングチャートである。5 is a timing chart illustrating an operation when an operation for decreasing the output voltage is performed in the switching power supply device according to the first embodiment of the present invention. 本発明をフライバック方式のスイッチング電源装置に適用した場合の回路構成を示す図である。It is a figure which shows the circuit structure at the time of applying this invention to the flyback system switching power supply device. 本発明を共振方式のスイッチング電源装置に適用した場合の回路構成を示す図である。It is a figure which shows the circuit structure at the time of applying this invention to the resonance type switching power supply device. 本発明をフルブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。It is a figure which shows the circuit structure at the time of applying this invention to the switching power supply apparatus of a full bridge system. 本発明をハーフブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。It is a figure which shows the circuit structure at the time of applying this invention to the switching power supply apparatus of a half bridge system. 本発明をマグアンプ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。It is a figure which shows the circuit structure at the time of applying this invention to the switching power supply device of a mag amplifier system. 従来のフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the variable voltage type switching power supply device which employ | adopted the conventional forward system. 従来のスイッチング電源装置において、出力電圧を上昇させる操作がなされた場合の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement when operation which raises an output voltage is made | formed in the conventional switching power supply device. 従来のスイッチング電源装置において、出力電圧を下降させる操作がなされた場合の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement in case the operation which lowers | hangs output voltage is made | formed in the conventional switching power supply device.

符号の説明Explanation of symbols

11 PWM制御回路
21 比較回路、
31 遅延回路
V1 直流電源
Vref 可変基準電源
IC11 誤差増幅器
T1 トランス
DS11 フォトカプラ
Q1、Q21、Q31 トランジスタ
R11〜R18、R21〜R24、R31〜R34 抵抗
C1、C12〜C14、C21、C31 コンデンサ
D1、D2、D21、D31 ダイオード
L1 チョークコイル
LOAD 負荷


11 PWM control circuit 21 comparison circuit,
31 Delay circuit V1 DC power supply Vref Variable reference power supply IC11 Error amplifier T1 Transformer DS11 Photocoupler Q1, Q21, Q31 Transistors R11-R18, R21-R24, R31-R34 Resistors C1, C12-C14, C21, C31 Capacitors D1, D2, D21, D31 Diode L1 Choke coil LOAD Load


Claims (6)

操作に応じた電圧を可変基準電圧として出力する可変基準電源と、前記可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、前記誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を前記出力電圧として出力するスイッチング電源装置において、
前記出力電圧を上昇させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が高レベルになったか否かを検出する比較回路と、
前記比較回路により高レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路と、
を備えたことを特徴とするスイッチング電源装置。
A variable reference power supply that outputs a voltage according to an operation as a variable reference voltage, an error amplifier that obtains a difference voltage between the variable reference voltage and the output voltage from the variable reference power supply, and a difference voltage obtained by the error amplifier In the switching power supply that outputs the voltage according to the operation as the output voltage by switching the DC power supply,
A comparison circuit for detecting whether or not a voltage output from the error amplifier has become a high level when the variable reference power source is operated to increase the output voltage;
When the comparison circuit detects that the level has become high, the variable reference voltage sent from the variable reference power source to the error amplifier is reduced by a predetermined voltage and held for a predetermined time, and the predetermined time has elapsed. A delay circuit that later restores the original variable reference voltage;
A switching power supply device comprising:
前記遅延回路で低下させる所定電圧は、前記出力電圧を上昇させるように前記可変基準電源が操作された時に該出力電圧に現れるオーバーシュート分に対応する電圧であることを特徴とする請求項1記載のスイッチング電源装置。   2. The predetermined voltage to be reduced by the delay circuit is a voltage corresponding to an overshoot that appears in the output voltage when the variable reference power supply is operated to increase the output voltage. Switching power supply. 操作に応じた電圧を可変基準電圧として出力する可変基準電源と、前記可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、前記誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を前記出力電圧として出力するスイッチング電源装置において、
前記出力電圧を下降させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が低レベルになったか否かを検出する比較回路と、
前記比較回路により低レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路と、
を備えたことを特徴とするスイッチング電源装置。
A variable reference power supply that outputs a voltage according to an operation as a variable reference voltage, an error amplifier that obtains a difference voltage between the variable reference voltage and the output voltage from the variable reference power supply, and a difference voltage obtained by the error amplifier In the switching power supply that outputs the voltage according to the operation as the output voltage by switching the DC power supply,
A comparison circuit for detecting whether or not the voltage output from the error amplifier has become a low level when the variable reference power supply is operated to lower the output voltage;
When the low level is detected by the comparison circuit, the variable reference voltage sent from the variable reference power source to the error amplifier is increased by a predetermined voltage and held for a predetermined time, and the predetermined time has elapsed. A delay circuit that later restores the original variable reference voltage;
A switching power supply device comprising:
前記遅延回路で上昇させる所定電圧は、前記出力電圧を下降させるように前記可変基準電源が操作された時に該出力電圧に現れるアンダーシュート分に対応する電圧であることを特徴とする請求項3記載のスイッチング電源装置。   4. The predetermined voltage to be raised by the delay circuit is a voltage corresponding to an undershoot that appears in the output voltage when the variable reference power source is operated so as to lower the output voltage. Switching power supply. 操作に応じた電圧を可変基準電圧として出力する可変基準電源と、前記可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、前記誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を前記出力電圧として出力するスイッチング電源装置において、
前記出力電圧を上昇させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が高レベルになったか否かを検出する第1比較回路と、
前記第1比較回路により高レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第1遅延回路と、
前記出力電圧を下降させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が低レベルになったか否かを検出する第2比較回路と、
前記第2比較回路により低レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第2遅延回路と、
を備えたことを特徴とするスイッチング電源装置。
A variable reference power supply that outputs a voltage according to an operation as a variable reference voltage, an error amplifier that obtains a difference voltage between the variable reference voltage and the output voltage from the variable reference power supply, and a difference voltage obtained by the error amplifier In a switching power supply device that outputs a voltage corresponding to an operation as the output voltage by switching a DC power supply,
A first comparison circuit for detecting whether or not a voltage output from the error amplifier has become a high level when the variable reference power supply is operated to increase the output voltage;
When the high level is detected by the first comparison circuit, the variable reference voltage sent from the variable reference power source to the error amplifier is reduced by a predetermined voltage and held for a predetermined time. A first delay circuit for returning to the original variable reference voltage after elapse of time;
A second comparison circuit for detecting whether or not a voltage output from the error amplifier has become a low level when the variable reference power supply is operated so as to decrease the output voltage;
When the low level is detected by the second comparison circuit, the variable reference voltage sent from the variable reference power source to the error amplifier is increased by a predetermined voltage and held for a predetermined time. A second delay circuit for returning to the original variable reference voltage after elapse of time;
A switching power supply device comprising:
前記第1遅延回路で低下させる所定電圧は、前記出力電圧を上昇させるように前記可変基準電源が操作された時に該出力電圧に現れるオーバーシュート分に対応する電圧であり、前記第2遅延回路で上昇させる所定電圧は、前記出力電圧を下降させるように前記可変基準電源が操作された時に該出力電圧に現れるアンダーシュート分に対応する電圧であることを特徴とする請求項5記載のスイッチング電源装置。

The predetermined voltage to be decreased by the first delay circuit is a voltage corresponding to an overshoot that appears in the output voltage when the variable reference power supply is operated to increase the output voltage. 6. The switching power supply device according to claim 5, wherein the predetermined voltage to be raised is a voltage corresponding to an undershoot appearing in the output voltage when the variable reference power supply is operated so as to lower the output voltage. .

JP2005358862A 2005-12-13 2005-12-13 Switching power supply Active JP4388011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005358862A JP4388011B2 (en) 2005-12-13 2005-12-13 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005358862A JP4388011B2 (en) 2005-12-13 2005-12-13 Switching power supply

Publications (2)

Publication Number Publication Date
JP2007166762A true JP2007166762A (en) 2007-06-28
JP4388011B2 JP4388011B2 (en) 2009-12-24

Family

ID=38249036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005358862A Active JP4388011B2 (en) 2005-12-13 2005-12-13 Switching power supply

Country Status (1)

Country Link
JP (1) JP4388011B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004607A (en) * 2008-06-18 2010-01-07 Honda Motor Co Ltd Dc/dc converter, electric vehicle, and method for controlling dc/dc converter
JP2010158111A (en) * 2008-12-26 2010-07-15 Brother Ind Ltd Power supply apparatus and image forming apparatus equipped with the same
CN103151933A (en) * 2011-12-06 2013-06-12 富士电机株式会社 Switching power supply device
JP5369234B2 (en) * 2010-05-28 2013-12-18 太陽誘電株式会社 Power converter
JP2015008565A (en) * 2013-06-25 2015-01-15 ローム株式会社 Power-supplying device and electronic apparatus
KR20150046495A (en) * 2013-10-22 2015-04-30 엘지이노텍 주식회사 Dc/dc converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332355A (en) * 1989-06-27 1991-02-12 Fuji Electric Co Ltd Control circuit of dc power source device
JPH0426362A (en) * 1990-05-16 1992-01-29 Nec Commun Syst Ltd Switching regulator control system
JPH11206116A (en) * 1998-01-19 1999-07-30 Nagano Japan Radio Co Constant voltage constant current power unit
JPH11289753A (en) * 1998-03-31 1999-10-19 Fujitsu Ltd Power supply and control method for power circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332355A (en) * 1989-06-27 1991-02-12 Fuji Electric Co Ltd Control circuit of dc power source device
JPH0426362A (en) * 1990-05-16 1992-01-29 Nec Commun Syst Ltd Switching regulator control system
JPH11206116A (en) * 1998-01-19 1999-07-30 Nagano Japan Radio Co Constant voltage constant current power unit
JPH11289753A (en) * 1998-03-31 1999-10-19 Fujitsu Ltd Power supply and control method for power circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004607A (en) * 2008-06-18 2010-01-07 Honda Motor Co Ltd Dc/dc converter, electric vehicle, and method for controlling dc/dc converter
JP2010158111A (en) * 2008-12-26 2010-07-15 Brother Ind Ltd Power supply apparatus and image forming apparatus equipped with the same
JP5369234B2 (en) * 2010-05-28 2013-12-18 太陽誘電株式会社 Power converter
CN103151933A (en) * 2011-12-06 2013-06-12 富士电机株式会社 Switching power supply device
JP2015008565A (en) * 2013-06-25 2015-01-15 ローム株式会社 Power-supplying device and electronic apparatus
KR20150046495A (en) * 2013-10-22 2015-04-30 엘지이노텍 주식회사 Dc/dc converter
KR102199325B1 (en) 2013-10-22 2021-01-06 엘지이노텍 주식회사 Dc/dc converter

Also Published As

Publication number Publication date
JP4388011B2 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
US7773392B2 (en) Isolated switching power supply apparatus
JP5334438B2 (en) Method and apparatus for high voltage power supply circuit
US8575854B2 (en) Power conversion apparatus, discharge lamp ballast and headlight ballast
US8737099B2 (en) Controllers for power converters
KR20150095183A (en) Switch control circuit and resonant converter comprising thereof
TWI613883B (en) Constant on-time converter having fast transient response
KR101812703B1 (en) Over voltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same
JP5397534B2 (en) Switching power supply
KR101739552B1 (en) Hold-up time extending circuit and converter comprising the same
JP2006204090A (en) Dual-mode voltage regulator
JP2005210759A (en) Resonance type switching power supply apparatus
JP2007189877A (en) Resonant switching power supply device
JP4388011B2 (en) Switching power supply
JP2002281742A (en) Current mode dc-dc converter
JP6171556B2 (en) Switching power supply
JP4349017B2 (en) DC-DC converter and high pressure discharge lamp lighting device using the same
JP2001238444A (en) Switching power supply unit
US20140340066A1 (en) Timing generator and timing signal generation method for power converter
JP2004201385A (en) Dc-dc converter circuit
JP5696692B2 (en) Switching power supply
JP2002136123A (en) Switching power device
JP3883857B2 (en) Switching power supply device and power supply control method
JP2003289668A (en) Feedback circuit for power supply unit
JP2006230167A (en) Power supply unit
JPH0851776A (en) Self-excited flyback converter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091001

R150 Certificate of patent or registration of utility model

Ref document number: 4388011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250