JP2007163406A - Radar reception pulse separator - Google Patents

Radar reception pulse separator Download PDF

Info

Publication number
JP2007163406A
JP2007163406A JP2005363051A JP2005363051A JP2007163406A JP 2007163406 A JP2007163406 A JP 2007163406A JP 2005363051 A JP2005363051 A JP 2005363051A JP 2005363051 A JP2005363051 A JP 2005363051A JP 2007163406 A JP2007163406 A JP 2007163406A
Authority
JP
Japan
Prior art keywords
pri
pulse train
signal
detection
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005363051A
Other languages
Japanese (ja)
Other versions
JP4747823B2 (en
Inventor
Takao Yamamoto
敬央 山本
Yasuhiko Matsumoto
松本  泰彦
Kiyohiro Morita
清弘 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005363051A priority Critical patent/JP4747823B2/en
Publication of JP2007163406A publication Critical patent/JP2007163406A/en
Application granted granted Critical
Publication of JP4747823B2 publication Critical patent/JP4747823B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a radar reception pulse separator capable of selection-extracting only a pulse train signal having a desired PRI (Pulse Repetition Interval) out of the pulse train signals, and capable of sounding a speaker based on the pulse train signal, even when the pulse train signals having the specified PRIs of a plurality of targets are received overlappedly. <P>SOLUTION: The pulse train signals transmitted from radar systems in the plurality of targets are received by a reception circuit 1 and are digitized by an A/D converter 2, a digital PRI detection-selecting part 3 selection-outputs thereafter the second digital pulse train signal having the desired target PRI out of the first digital pulse train signals digitized therein, and a speaker driving circuit 4 pulse-expands to sound the speaker 5. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、レーダ装置等から送信されるパルス列信号を受信し、音声へ変換するレーダ受信パルス分離装置に関する。   The present invention relates to a radar reception pulse separation device that receives a pulse train signal transmitted from a radar device or the like and converts it into sound.

レーダ装置等から送信されたパルス列信号をレーダ受信パルス分離装置の受信回路で受信し、このパルス列信号の特徴を抽出し、所望の目標が送信するパルス列信号の既知の特徴と比較を行い、この特徴が一致した場合にスピーカを鳴らすようにすれば、このレーダ受信パルス分離装置の監視圏内に所望の目標が入ってきたことを、スピーカで鳴らされる音を聴くことにより知ることができる。このようなレーダ受信パルス分離装置は、聴音フィルタ装置とも呼ばれ、例えば、搭載したレーダ装置から特定のPRI(パルス繰返し周期:Pulse Repetition Interval)のパルス列信号を送信する航空機等の目標が領空管制圏内に侵入してきたことを耳で認知することが可能で、その音の高さから目標が何であるかを認知することも可能である。   The pulse train signal transmitted from the radar device or the like is received by the receiving circuit of the radar reception pulse separation device, and the characteristics of this pulse train signal are extracted and compared with the known features of the pulse train signal transmitted by the desired target. If the speaker is made to sound when the two match, it can be known by listening to the sound produced by the speaker that the desired target has entered the monitored area of the radar reception pulse separation device. Such a radar reception pulse separation device is also called an acoustic filter device. For example, a target such as an aircraft that transmits a pulse train signal of a specific PRI (Pulse Repetition Interval) from a mounted radar device is within an airspace control range. It is possible to recognize with the ear that it has invaded, and it is also possible to recognize what the target is from the pitch of the sound.

そこで、従来のレーダ受信パルス分離装置においては、レーダ装置等から送信されたパルス列信号を受信回路で受信し、アナログ回路からなるPRI測定部等でアナログ処理を行って、受信されたパルス列信号の特徴である例えばPRIを検出し、そのPRIが既知の所望の目標のPRIと一致した場合は所望の目標が検知されたものと判定するようにしていた(例えば、特許文献1参照)。この判定結果を用いて、スピーカを鳴らせば、耳で認知することも可能であった。   Therefore, in the conventional radar reception pulse separation device, the pulse train signal transmitted from the radar device or the like is received by the receiving circuit, the analog processing is performed by the PRI measuring unit or the like comprising an analog circuit, and the characteristics of the received pulse train signal For example, a PRI is detected, and when the PRI matches a known desired target PRI, it is determined that the desired target has been detected (see, for example, Patent Document 1). If the speaker is sounded using this determination result, it can be recognized by the ear.

特開平10−38999号公報(第2〜3頁、第1図)Japanese Patent Laid-Open No. 10-38999 (pages 2 and 3, FIG. 1)

上記のように、特許文献1に記載の従来のレーダ受信パルス分離装置は、特定のPRIを有するパルス列信号を送信するレーダ装置を搭載した所望の目標を識別するために、前記パルス列信号をアナログ回路により識別処理するようにしていたので、それぞれが特定のPRIを有するパルス列信号を送信する各々のレーダ装置を搭載する複数の目標であるような、例えば、航空機が同時に領空管制圏内に進入し、複数のパルス列信号が重なって受信されてしまうような場合には、このパルス列信号の中から、所望の目標の特定のPRIを有するパルス列信号だけを選択抽出することが困難であるという問題があった。   As described above, the conventional radar reception pulse separation device described in Patent Document 1 uses an analog circuit to identify a desired target equipped with a radar device that transmits a pulse train signal having a specific PRI. Since the identification processing is performed by, for example, an aircraft enters a territorial airspace at the same time, such as a plurality of targets each equipped with a radar device that transmits a pulse train signal having a specific PRI, However, it is difficult to selectively extract only pulse train signals having a specific target PRI from the pulse train signals.

この発明は、上記のような課題を解決するために為されたもので、特定のPRIを有する複数のパルス列信号が重なって受信されたとしても、このパルス列信号の中から、所望の目標の特定のPRIを有するパルス列信号だけを選択抽出して、このパルス列信号に基づいてスピーカを鳴らすことが可能なレーダ受信パルス分離装置を提供することを目的とする。   The present invention has been made to solve the above-described problems. Even if a plurality of pulse train signals having a specific PRI are received in an overlapping manner, the desired target is identified from the pulse train signals. It is an object of the present invention to provide a radar reception pulse separation device that can selectively extract only a pulse train signal having the PRI and sound a speaker based on the pulse train signal.

この発明に係るレーダ受信パルス分離装置は、特定のPRIを有する複数の目標のレーダ装置から送信されたパルス列信号を受信回路で受信し、前記パルス列信号をA/D変換器でデジタル化して、デジタルPRI検知選択部が前記A/D変換器から出力された第1のデジタルパルス列信号の中から所望の目標の特定のPRIを有する第2のデジタルパルス列信号を選択して出力し、スピーカ駆動回路が前記第2のデジタルパルス列信号をスピーカを鳴らすためにパルス拡張を行うようにした。   A radar reception pulse separation device according to the present invention receives a pulse train signal transmitted from a plurality of target radar devices having a specific PRI by a receiving circuit, digitizes the pulse train signal by an A / D converter, The PRI detection / selection unit selects and outputs a second digital pulse train signal having a desired target specific PRI from the first digital pulse train signals output from the A / D converter, and the speaker drive circuit The second digital pulse train signal is subjected to pulse expansion in order to sound a speaker.

この発明によれば、受信したパルス列信号をデジタル化してから、所望の目標のPRIを有するデジタルパルス列信号を選択して出力するようにしたので、複数の目標の特定のPRIを有するパルス列信号が重なって受信されたとしても、このパルス列信号の中から、所望の目標の特定のPRIを有するパルス列信号だけを選択抽出して、このパルス列に基づいてスピーカを鳴らすことができ、複数の目標の中から所望の目標を識別することができるという効果がある。   According to the present invention, since the received pulse train signal is digitized, a digital pulse train signal having a desired target PRI is selected and outputted, so that pulse train signals having a plurality of target specific PRIs overlap. Can be selected and extracted from the pulse train signal, and only a pulse train signal having a specific PRI of a desired target can be selected and a speaker can be sounded based on the pulse train. There is an effect that a desired target can be identified.

以下、この発明の実施の形態によるレーダ受信パルス分離装置を、それぞれが特定のPRIを有するパルス列信号を送信するレーダ装置を搭載した複数の目標からのパルス列信号を同時に受信した場合について説明する。   Hereinafter, the radar reception pulse separation device according to the embodiment of the present invention will be described with respect to a case where pulse train signals from a plurality of targets each equipped with a radar device each transmitting a pulse train signal having a specific PRI are received.

実施の形態1.
図1は、この発明に係るレーダ受信パルス分離装置の実施の形態1の概略構成図である。
Embodiment 1 FIG.
FIG. 1 is a schematic configuration diagram of Embodiment 1 of a radar reception pulse separation device according to the present invention.

当該レーダ受信パルス分離装置は、それぞれが特定のPRIを有するパルス列信号を送信するレーダ装置を搭載した複数の目標から送信されるパルス列信号を変調した無線周波受信信号(RXRF)を同時に受信回路1で受信し、受信処理されて復調されたパルス列信号をA/D変換器2でデジタル化して、第1のデジタルパルス列信号を得る。   The radar reception pulse separation device simultaneously receives a radio frequency reception signal (RXRF) obtained by modulating a pulse train signal transmitted from a plurality of targets each equipped with a radar device that transmits a pulse train signal having a specific PRI by a receiving circuit 1. The pulse train signal received, processed and demodulated is digitized by the A / D converter 2 to obtain a first digital pulse train signal.

次に、デジタルPRI検知選択部3において、前記第1のデジタルパルス列信号の中から所望の目標のPRIを有する第2のデジタルパルス列信号が選択して出力される。前記デジタルPRI検知選択部3から出力された前記第2のデジタルパルス列信号は、スピーカを鳴らすために、スピーカ駆動回路4で、スピーカ駆動可能な時間間隔となるようにパルス拡張が行われ、スピーカ5が所望の目標のPRIに対応した高さの音を鳴らすようになっている。   Next, the digital PRI detection selection unit 3 selects and outputs a second digital pulse train signal having a desired target PRI from the first digital pulse train signals. The second digital pulse train signal output from the digital PRI detection / selection unit 3 is subjected to pulse expansion by the speaker driving circuit 4 so as to have a time interval in which the speaker can be driven in order to sound the speaker, and the speaker 5 Sounds at a height corresponding to the desired target PRI.

なお、デジタルPRI検知選択部3は、第1のデジタルパルス列信号に含まれるPRIを検出し、この検出されたPRIが所望の目標のPRIに一致するかどうかを判定して、一致する場合は選択信号を出力するPRI検知部と、前記PRI検知部から出力された前記選択信号に基づいて前記第1のデジタルパルス列信号に含まれるパルス列を通過させるかどうか選択して、所望の目標のPRIを有する第2のデジタルパルス列信号のみを通過させる選択パルス列通過フィルタとから構成されている。   The digital PRI detection / selection unit 3 detects the PRI included in the first digital pulse train signal, determines whether or not the detected PRI matches the desired target PRI, and selects it if it matches. A PRI detection unit that outputs a signal, and whether or not to pass a pulse train included in the first digital pulse train signal based on the selection signal output from the PRI detection unit, and has a desired target PRI It comprises a selection pulse train pass filter that passes only the second digital pulse train signal.

従って、受信したパルス列信号をデジタル化してから、PRI検知部で所望の目標のPRIに一致するかどうか判定して、一致する場合は選択パルス列通過フィルタで選択出力して、所望の目標のPRIに対応した高さの音を発することが可能である。   Therefore, after digitizing the received pulse train signal, the PRI detection unit determines whether or not it matches the desired target PRI, and if it matches, the selected pulse train pass filter selectively outputs the result to obtain the desired target PRI. It is possible to emit a sound with a corresponding height.

図2は、図1の概略構成図のデジタルPRI検知選択部3として、第1のデジタルパルス列信号を並列同期処理を行うことにより所望の目標のPRIを検出する同期式のデジタルPRI検知選択部3aを用いたレーダ受信パルス分離装置の構成図である。図1と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 2 shows a synchronous digital PRI detection / selection unit 3a for detecting a desired target PRI by performing parallel synchronization processing on the first digital pulse train signal as the digital PRI detection / selection unit 3 in the schematic configuration diagram of FIG. 1 is a configuration diagram of a radar reception pulse separation device using a radar. FIG. The same reference numerals as those in FIG.

図2において、同期式のデジタルPRI検知選択部3aは、A/D変換器2の出力に対して、同期検出を行って同期検出信号を出力する検出回路を複数有する並列同期処理部6と、複数の検出回路から出力された同期検出信号に基づいてPRIを検出し、さらに、所望の目標のPRIかどうかを判定して所望の目標のPRIであれば選択信号を出力するPRI検出判定部7とからなるPRI検知部と、PRI検出判定部7から出力された選択信号に基づいてA/D変換器2から出力された第1のデジタルパルス列信号の中から所望の目標のPRIを有する第2のパルス列信号を選択して出力する選択パルス列通過フィルタ8とから構成されている。 In FIG. 2, a synchronous digital PRI detection / selection unit 3a includes a parallel synchronization processing unit 6 having a plurality of detection circuits that perform synchronization detection on the output of the A / D converter 2 and output a synchronization detection signal; A PRI detection / determination unit 7 that detects a PRI based on synchronization detection signals output from a plurality of detection circuits, further determines whether the PRI is a desired target PRI, and outputs a selection signal if the PRI is a desired target PRI. A second detector having a desired target PRI from the first digital pulse train signal output from the A / D converter 2 based on the selection signal output from the PRI detection determination unit 7. And a selected pulse train pass filter 8 for selecting and outputting the pulse train signal.

次に、図2に示したレーダ受信パルス分離装置の動作について説明する。図3は、同期式のデジタルPRI検知選択部3aを用いたレーダ受信パルス分離装置の動作を説明するための動作波形図である。 Next, the operation of the radar reception pulse separation device shown in FIG. 2 will be described. FIG. 3 is an operation waveform diagram for explaining the operation of the radar reception pulse separation device using the synchronous digital PRI detection / selection unit 3a .

図3(a)は、図2のA/D変換器2でデジタル化された第1のデジタルパルス列信号を示しており、目標Aのレーダ装置から送信されたパルス列信号の無線周波受信信号と目標Bのレーダ装置から送信されたパルス列信号の無線周波受信信号とが同時に受信回路1で受信され、受信処理により復調された後、A/D変換器2でデジタル化された場合を一例としている。ここで、所望の目標は目標Bであると想定しており、同期式のデジタルPRI検知選択部3aで、第1のデジタルパルス列信号の中から目標BのPRIを有する第2のデジタルパルス列信号が選択出力された出力波形が、図3(b)に示されている。 FIG. 3A shows a first digital pulse train signal digitized by the A / D converter 2 of FIG. 2, and the radio frequency reception signal of the pulse train signal transmitted from the radar device of the target A and the target As an example, the radio frequency reception signal of the pulse train signal transmitted from the radar device of B is simultaneously received by the reception circuit 1, demodulated by reception processing, and then digitized by the A / D converter 2. Here, it is assumed that the desired target is the target B, and the second digital pulse train signal having the PRI of the target B is selected from the first digital pulse train signals by the synchronous digital PRI detection / selection unit 3a. The output waveform selected and output is shown in FIG.

さて、目標Aと目標Bがほぼ同時にレーダ受信パルス分離装置の監視圏内に入ってきた場合、目標Aのレーダ装置から送信されたパルス列信号を変調した無線周波受信信号と目標Bのレーダ装置から送信されたパルス列信号を変調した無線周波受信信号とが同時に重なって受信回路1で受信処理されて復調され、A/D変換器2でデジタル化されて、目標Aのパルス列信号と目標Bのパルス列信号を含む、図3(a)に示すような第1のデジタルパルス列信号が、同期式のデジタルPRI検知選択部3aに入力される。 When the target A and the target B enter the monitoring range of the radar reception pulse separation device almost simultaneously, the radio frequency reception signal obtained by modulating the pulse train signal transmitted from the radar device of the target A and the radar device of the target B are transmitted. The radio frequency reception signal obtained by modulating the modulated pulse train signal is simultaneously overlapped and received and demodulated by the receiving circuit 1, digitized by the A / D converter 2, and the target A pulse train signal and the target B pulse train signal. A first digital pulse train signal as shown in FIG. 3A is input to the synchronous digital PRI detection / selection unit 3a .

次に、第1のデジタルパルス列信号は、並列同期処理部6の中に設けられた複数の検出回路において、パルス信号の立ち上がりが検出される。なお、検出回路は、オペレータの指示により、所望の目標のPRIの値が設定されており、図3(a)に示したように、最初の立ち上がりa−1を検出した後、その時点からPRIの時間が経過する毎に立ち上がりゲート幅の範囲にてパルスの立ち上がりの有無を調べ、パルスの立ち上がりを検出したことを同期をすることを検出したとして、その同期の回数をカウントし、所定回数以上(ここでは、一例として4回に設定されていることとする。)の同期をすることを連続して検出した場合に、同期検出信号を出力するように動作する。   Next, the rising edge of the first digital pulse train signal is detected by a plurality of detection circuits provided in the parallel synchronization processing unit 6. The detection circuit is set with a desired target PRI value according to an instruction from the operator. As shown in FIG. 3A, after detecting the first rise a-1, the PRI starts from that point. Each time elapses, the presence or absence of the pulse rise is checked in the range of the rise gate width, and it is detected that synchronization is detected when the pulse rise is detected. (Here, it is assumed that it is set to four times as an example.) When the synchronization is detected continuously, the operation is performed so as to output a synchronization detection signal.

つまり、図3(a)の第1のデジタルパルス列信号の波形のうち、目標Aのa−1のパルスから始まり、目標Aと目標Bのパルスからなる最初のパルス列a−1、b−1、a−2、b−2・・・に対して、a−1のパルスの立ち上がりを複数の検出回路の内の1台目の検出回路が検出すると、この1台目の検出回路はオペレータの設定したPRIの時間の経過毎に立ち上がりゲート幅の範囲内でパルスの立ち上がりの有無を監視して、立ち上がりを検出した場合は同期をすることを検出したとして、その同期の回数をカウントする。目標Aのa−2では、パルスの立ち上がりが無いので、この1台目の検出回路は同期をすることを検出しない。なお、図3(a)においては、この1台目の検出回路はa−6で立ち上がりを検出することが可能であるが、最初の立ち上がりの検出から連続して検出しないと、この検出回路は同期の回数をカウントしないでリセットするようになっている。   That is, among the waveforms of the first digital pulse train signal in FIG. 3A, the first pulse trains a-1, b-1, which start with the pulse of the target A and the pulse of the target A and B-1, When the first detection circuit of the plurality of detection circuits detects the rising edge of the pulse a-1 with respect to a-2, b-2,..., the first detection circuit is set by the operator. Every time the PRI time elapses, the presence or absence of the rising of the pulse is monitored within the range of the rising gate width, and if the rising is detected, the synchronization is detected and the number of synchronizations is counted. In the target a-2, since there is no rising edge of the pulse, the first detection circuit does not detect synchronization. In FIG. 3A, the first detection circuit can detect a rising edge at a-6, but if the detection circuit does not detect the first rising edge continuously, Reset is done without counting the number of synchronizations.

一方、目標Bのb−1のパルスから始まり、目標Aと目標Bのパルスからなる次のパルス列b−1、a−2、b−2、a−3・・・に対して、b−1の立ち上がりを2台目の検出回路が検出すると、この2台目の検出回路はオペレータの設定したPRIの時間の経過毎に立ち上がりゲート幅の範囲内でパルスの立ち上がりの有無を監視して、立ち上がりを検出した場合は同期をすることを検出したとして、その同期の回数をカウントする。目標Bのb−2では、パルスの立ち上がりが有るので、この2台目の検出回路は同期をすることを検出したとして、同期の回数を1回とカウントする。目標Bのb−3、b−4、b−5においても同様に、この2台目の検出回路は同期の回数をカウントし、所定回数である4回を連続して検出したとして、同期検出信号を出力する。PRI検出判定部7は、この2台目の検出回路から出力された同期検出信号に基づいて、第1のデジタルパルス列信号に含まれる検出されたPRIがオペレータが設定した所望の目標のPRIに一致したと判定して、選択信号を出力する。   On the other hand, for the next pulse train b-1, a-2, b-2, a-3. When the second detection circuit detects the rise of the pulse, the second detection circuit monitors the rise of the pulse within the range of the rise gate width every time the PRI time set by the operator elapses. Is detected, the number of synchronizations is counted. Since b-2 of target B has a rising edge of the pulse, the second detection circuit detects the synchronization and counts the number of synchronizations as one. Similarly, in the target B, b-3, b-4, and b-5, the second detection circuit counts the number of synchronizations, and detects that the predetermined number of times is continuously detected. Output a signal. Based on the synchronization detection signal output from the second detection circuit, the PRI detection determination unit 7 matches the detected PRI included in the first digital pulse train signal with the desired target PRI set by the operator. It is determined that a selection signal is output.

次に、選択パルス列通過フィルタ8は、PRI検出判定部7から出力された選択信号に基づいて、A/D変換器2から出力された第1のデジタルパルス列信号の中からオペレータの設定した所望の目標BのPRIを有する第2のデジタルパルス列信号を選択通過させて、図3(b)に示すような第2のデジタルパルス列信号が出力される。   Next, based on the selection signal output from the PRI detection determination unit 7, the selection pulse train pass filter 8 selects a desired digital pulse train signal set by the operator from the first digital pulse train signal output from the A / D converter 2. The second digital pulse train signal having the PRI of the target B is selectively passed to output a second digital pulse train signal as shown in FIG.

スピーカ駆動回路4は、選択パルス列通過フィルタ8から出力された第2のデジタルパルス列信号をスピーカを駆動可能な時間間隔となるようにパルス拡張を行い、スピーカ5は所望の目標BのPRIに対応した高さの音を発する。   The speaker drive circuit 4 performs pulse expansion on the second digital pulse train signal output from the selected pulse train pass filter 8 so as to have a time interval capable of driving the speaker, and the speaker 5 corresponds to the PRI of the desired target B. Sounds high.

以上においては、目標Aと識別しようとする所望の目標Bがレーダ受信パルス分離装置の監視圏内に入ってきた場合を例にとって説明したが、特定のPRIを有する目標であれば、さらに目標の数が増えても同様のレーダ受信パルス分離装置の動作によって、所望の目標BのPRIに対応した高さの音を発することが可能であるのは言うまでもない。   In the above, the case where the desired target B to be identified from the target A has entered the monitoring range of the radar reception pulse separation device has been described as an example. However, if the target has a specific PRI, the number of targets is further increased. It goes without saying that even if the frequency increases, it is possible to emit a sound having a height corresponding to the PRI of the desired target B by the operation of the same radar reception pulse separation device.

以上のように、受信したパルス列信号をデジタル化してから、複数の検出回路を有する並列同期処理部で同期検出を行ってPRIを検出し、所望の目標のPRIと一致すると判定した場合に所望の目標のPRIを有するパルス列信号を選択出力し、パルス拡張を行ってスピーカを鳴らすようにしたので、複数の目標が同時にレーダ受信パルス分離装置の監視圏内に入ってきても、その中から所望の目標を識別して所望の目標のPRIに対応した高さの音をリアルタイムで鳴らすことができるという効果がある。   As described above, after the received pulse train signal is digitized, the synchronization detection is performed by the parallel synchronization processing unit having a plurality of detection circuits to detect the PRI, and when it is determined that it matches the desired target PRI, Since the pulse train signal having the target PRI is selectively output, the pulse is expanded and the speaker is sounded, even if a plurality of targets simultaneously enter the monitoring range of the radar reception pulse separation device, the desired target can be selected from among them. And a sound having a height corresponding to a desired target PRI can be produced in real time.

ところで、受信したパルス列信号をデジタル化してから、一旦メモリ部に蓄積した上で、蓄積されたデジタルパルス列信号を読み出して単一の同期処理部で同期検出し、メモリ部の動作に対応したメモリ対応PRI検出判定部で所望の目標のPRIと一致するかどうか判定するようにすれば、複数の検出回路を設ける必要が無くなり、回路構成を簡略化できる。   By the way, the received pulse train signal is digitized, and once stored in the memory unit, the stored digital pulse train signal is read out and detected in synchronization by a single synchronization processing unit. If the PRI detection determination unit determines whether or not it matches the desired target PRI, it is not necessary to provide a plurality of detection circuits, and the circuit configuration can be simplified.

図4は、図1の概略構成図のデジタルPRI検知選択部3として、第1のデジタルパルス列信号の所定量の信号を一時的にメモリ部に記憶し、この所定量の信号の各々のパルス列の入力に対してこのパルス列毎に同期検出を行うことにより所望の目標のPRIを検出するメモリ部9を備えた同期式のデジタルPRI検知選択部3bを用いたレーダ受信パルス分離装置の構成図である。図2と同一符号は同一又は相当部分を示すので説明を省略する。 4 temporarily stores a predetermined amount of the first digital pulse train signal in the memory unit as the digital PRI detection / selection unit 3 in the schematic configuration diagram of FIG. 1, and each pulse train of the predetermined amount of signal is stored in the memory unit. It is a block diagram of a radar reception pulse separation device using a synchronous digital PRI detection / selection unit 3b provided with a memory unit 9 for detecting a desired target PRI by performing synchronous detection for each pulse train with respect to an input. . The same reference numerals as those in FIG.

図4において、メモリ部を備えた同期式のデジタルPRI検知選択部3bは、A/D変換器2の出力である第1のデジタルパルス列信号の所定量の信号を一時的に記憶するメモリ部9と、この所定量の信号の各々のパルス列の入力に対して、このパルス列毎に同期検出を行い、所定回数以上の同期をすることを連続して検出した場合に同期検出信号を出力する単一の検出回路を有する単一同期処理部10と、この検出回路から同期検出信号が出力された場合に第1のデジタルパルス列信号に含まれるPRIが所望の目標のPRIに一致したと判定し、選択信号を出力するとともに、所定量の信号の判定が終了した後に、メモリ部9に次の所定量の信号を記憶するための指示信号を出力するメモリ対応PRI検出判定部11とから構成されている。 In FIG. 4, a synchronous digital PRI detection / selection unit 3b having a memory unit temporarily stores a predetermined amount of the first digital pulse train signal that is the output of the A / D converter 2. And, for each pulse train input of this predetermined amount of signal, synchronous detection is performed for each pulse train, and a synchronization detection signal is output when it is continuously detected that synchronization is performed a predetermined number of times or more. A single synchronization processing unit 10 having a detection circuit, and when the synchronization detection signal is output from the detection circuit, it is determined that the PRI included in the first digital pulse train signal matches the desired PRI It comprises a memory-compatible PRI detection / determination unit 11 that outputs a signal and outputs an instruction signal for storing the next predetermined amount of signal in the memory unit 9 after the determination of the predetermined amount of signal is completed. .

メモリ部を備えた同期式のデジタルPRI選択部3bは、以上のように構成されているので、複数の検出回路が必要とされないため、リアルタイムで動作させることはできないものの、簡単な回路構成でデジタルPRI検知選択部を実現できるという効果がある。 Since the synchronous digital PRI selection unit 3b including the memory unit is configured as described above, a plurality of detection circuits are not required, and thus cannot be operated in real time. There is an effect that a PRI detection selection unit can be realized.

実施の形態2.
実施の形態1のレーダ受信パルス分離装置では、同期式のデジタルPRI検知選択部、及び、メモリ部を備えた同期式のデジタルPRI検知選択部を用いた場合について示したが、PRI検知部が複数のFIR(有限インパルス応答:Finite Impulse Response)回路からなる並列FIR処理部を用いて構成されたFIR回路制御式のデジタルPRI検知選択部を用いることも可能である。ここで、有限インパルス応答とは、インパルスを入力したときの出力信号が有限時間で0に収束することを意味し、FIR回路とは、いわゆるFIRフィルタの機能をする回路である。
Embodiment 2. FIG.
In the radar reception pulse separation apparatus according to the first embodiment, the case of using a synchronous digital PRI detection / selection unit and a synchronous digital PRI detection / selection unit including a memory unit has been described. However, there are a plurality of PRI detection units. It is also possible to use an FIR circuit control type digital PRI detection / selection unit configured by using a parallel FIR processing unit including a FIR (Finite Impulse Response) circuit. Here, the finite impulse response means that the output signal when an impulse is input converges to 0 in a finite time, and the FIR circuit is a circuit that functions as a so-called FIR filter.

図5は、図1の概略構成図のデジタルPRI検知選択部3として、第1のデジタルパルス列信号を並列FIR処理を行うことにより所望の目標のPRIを検出するFIR回路制御式のデジタルPRI検知選択部3cを用いたレーダ受信パルス分離装置の構成図である。図2と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 5 shows a digital PRI detection / selection unit 3 in the schematic configuration diagram of FIG. 1, which selects a desired target PRI by performing parallel FIR processing on the first digital pulse train signal. It is a block diagram of the radar receiving pulse separation apparatus using the part 3c . The same reference numerals as those in FIG.

図5において、FIR回路制御式のデジタルPRI検知選択部3cは、A/D変換器2の出力に対して、複数の遅延器と複数の乗算器とこれらの乗算器の出力を加算する加算処理部からなり、FIR処理を行って加算処理結果を出力するFIR回路を、複数有する並列FIR処理部12と、複数のFIR回路から出力された加算処理結果に基づいてPRI検出し、さらに、所望の目標のPRIかどうかを判定して所望の目標のPRIであれば選択信号を出力するとともに、FIR回路の各々の乗算器の乗算値を設定制御するFIR回路制御式PRI検出判定部13とからなるPRI検知部と、FIR回路制御式PRI検出判定部13から出力された選択信号に基づいてA/D変換器2から出力された第1のデジタルパルス列信号の中から所望の目標のPRIを有する第2のパルス列信号を選択して出力する選択パルス列通過フィルタ8とから構成されている。 In FIG. 5, an FIR circuit control type digital PRI detection / selection unit 3c adds a plurality of delay units, a plurality of multipliers, and outputs of these multipliers to the output of the A / D converter 2. A plurality of FIR circuits that perform FIR processing and output addition processing results, and perform PRI detection based on the addition processing results output from the plurality of parallel FIR processing units 12 and the plurality of FIR circuits. It is determined whether it is a target PRI or not, and if it is a desired target PRI, a selection signal is outputted and a FIR circuit controlled PRI detection determination unit 13 for setting and controlling the multiplication value of each multiplier of the FIR circuit. A desired one of the first digital pulse train signals output from the A / D converter 2 based on the selection signal output from the PRI detection unit and the FIR circuit control type PRI detection determination unit 13 And a selection pulse train pass filter 8 which selects the second pulse train signal having a target of PRI outputs.

次に、図5に示したレーダ受信パルス分離装置の動作について説明する。図6は、FIR回路制御式のデジタルPRI検知選択部3cを用いたレーダ受信パルス分離装置の動作を説明するための動作説明図である。 Next, the operation of the radar reception pulse separation device shown in FIG. 5 will be described. FIG. 6 is an operation explanatory diagram for explaining the operation of the radar reception pulse separation device using the digital PRI detection / selection unit 3c controlled by the FIR circuit.

図6(a)は、図5のA/D変換器2でデジタル化された第1のデジタルパルス列信号を示しており、目標Cのレーダ装置から送信されたパルス列信号の無線周波受信信号と目標Dのレーダ装置から送信されたパルス列信号の無線周波受信信号とが同時に受信回路1で受信され、受信処理により復調された後に、A/D変換器2でデジタル化された場合を一例としている。ここでは、所望の目標は目標Cであると想定している。   FIG. 6A shows the first digital pulse train signal digitized by the A / D converter 2 of FIG. 5, and the radio frequency reception signal of the pulse train signal transmitted from the radar device of the target C and the target An example is a case where a radio frequency reception signal of a pulse train signal transmitted from a radar device of D is simultaneously received by the reception circuit 1, demodulated by reception processing, and then digitized by the A / D converter 2. Here, it is assumed that the desired target is the target C.

図6(b)は、図6(a)の第1のデジタルパルス列信号の各々のパルス列の入力に対して、FIR回路の構成とその動作とFIR回路から出力された加算処理結果に基づくFIR回路制御式PRI検出判定部13の動作を説明するための動作説明図である。   FIG. 6B shows an FIR circuit based on the configuration and operation of the FIR circuit and the addition processing result output from the FIR circuit for each pulse train input of the first digital pulse train signal of FIG. FIG. 10 is an operation explanatory diagram for explaining the operation of the control type PRI detection determination unit 13.

FIR回路は、第1のデジタルパルス列信号の各々のパルス列の入力に対して、直列接続となる複数の遅延器14と並列接続となる複数の乗算器15とが梯子状に配列された梯子状回路と、複数の乗算器15の出力を加算する加算処理部16とから構成されている。   The FIR circuit is a ladder circuit in which a plurality of delay devices 14 connected in series and a plurality of multipliers 15 connected in parallel are arranged in a ladder shape for each pulse train input of the first digital pulse train signal. And an addition processing unit 16 that adds the outputs of a plurality of multipliers 15.

遅延器14は、入力されたパルス列に対して、所定の単位時間の遅延を与えるようになっている。また、乗算器15には、FIR回路制御式PRI検出判定部13により、目標CのPRIに対応した乗算値が設定制御されるようになっている。図6(b)においては、目標CのPRIは、遅延器14を4つ挟んだ時間間隔、つまり、遅延器14の単位時間の4倍の時間間隔となる例を示しており、従って、4つの遅延器14の両側の乗算器15には乗算値1が設定され、挟まれた内側の3つの乗算器15には乗算値0が設定されている。   The delay unit 14 gives a delay of a predetermined unit time to the input pulse train. The multiplier 15 is set and controlled by the FIR circuit control type PRI detection determination unit 13 so as to set a multiplication value corresponding to the PRI of the target C. FIG. 6B shows an example in which the PRI of the target C is a time interval with four delay devices 14 sandwiched therebetween, that is, a time interval four times the unit time of the delay device 14. Multiplier value 1 is set to multipliers 15 on both sides of one delay unit 14, and multiplier value 0 is set to the three inner multipliers 15 sandwiched therebetween.

なお、図6(b)の図中の記載に関し、目標CのPRIに対応して図の左側では4つの遅延器14が並んでいるが、図中の記載を簡略化するために、図の右側の3つのPRIに対してはそれぞれ4つの遅延器14が並ぶところを1つの遅延器14と1つの乗算器15だけを図示し、残りの3つの遅延器14とそれぞれに接続された3つの乗算器15を省略して図示している。実際には、いずれの目標CのPRIに対しても、4つの遅延器14とそれぞれに接続された4つの乗算器15が並んで梯子状回路が構成されている。   6B, four delay devices 14 are arranged on the left side of the drawing corresponding to the PRI of the target C, but in order to simplify the description in the drawing, For the three PRIs on the right side, only one delay unit 14 and one multiplier 15 are illustrated where four delay units 14 are arranged, and the remaining three delay units 14 are connected to the three PRI units. The multiplier 15 is omitted from the illustration. Actually, for any PRI of the target C, a ladder circuit is formed by arranging four delay devices 14 and four multipliers 15 connected to the delay devices 14 respectively.

また、FIR回路制御式PRI検出判定部13は、FIR回路の加算処理部16から出力された加算処理結果が所定の閾値を越えた場合に第1のデジタルパルス列信号に含まれるPRIが所望の目標のPRIに一致したと判定する閾値判定器17と、一致したと判定した場合に図5の選択パルス列通過フィルタ8に選択信号を出力する出力部18を備えている。   Further, the FIR circuit control type PRI detection determination unit 13 determines that the PRI included in the first digital pulse train signal is a desired target when the addition processing result output from the addition processing unit 16 of the FIR circuit exceeds a predetermined threshold. And a threshold value judgment unit 17 for judging that the two coincide with the PRI, and an output unit 18 for outputting a selection signal to the selection pulse train pass filter 8 shown in FIG.

ゆえに、図6(a)の目標Dのパルス列d−1、d−2・・・がFIR回路に入力されたとしても、目標DのPRIは遅延器14の単位時間の4倍とはなっていないので、遅延器14で遅延されたパルス列の各パルスに対して乗算器15で乗算値を乗算し、乗算器15の出力を加算処理部16で加算した加算処理結果は、所定の閾値を越えることができず、閾値判定器17で第1のデジタルパルス列信号に含まれるPRIが所望の目標CのPRIに一致したと判定することは無いが、図6(a)の目標Cのパルス列c−1、c−2、c−3、c−4、c−5・・・がFIR回路に入力された場合は、目標AのPRIは単位時間の丁度4倍となっているので、加算処理結果は所定の閾値を越えることとなり、閾値判定器17は第1のデジタルパルス列信号に含まれるPRIが所望の目標CのPRIに一致したと判定して、出力部18から選択信号が出力される。FIR回路の単体の動作は以上のとおりである。   Therefore, even if the target D pulse trains d-1, d-2,... In FIG. 6A are input to the FIR circuit, the PRI of the target D is four times the unit time of the delay unit 14. Therefore, the addition result obtained by multiplying each pulse of the pulse train delayed by the delay unit 14 by the multiplication value by the multiplier 15 and adding the output of the multiplier 15 by the addition processing unit 16 exceeds a predetermined threshold value. In this case, the threshold determination unit 17 does not determine that the PRI included in the first digital pulse train signal matches the PRI of the desired target C, but the pulse train c− of the target C in FIG. When 1, c-2, c-3, c-4, c-5,... Are input to the FIR circuit, the PRI of the target A is exactly four times the unit time, so the addition processing result Exceeds a predetermined threshold value, and the threshold value judgment unit 17 It is determined that the PRI to be included in the scan sequence signal matches the PRI of the desired target C, the selection signal from the output unit 18 is output. The single operation of the FIR circuit is as described above.

なお、図5に示すように、FIR回路制御式のPRI検知選択部3cのPRI検知部は、複数のFIR回路を有する並列FIR処理部12を備えており、第1のデジタルパルス列信号の各々のパルス列毎に対応するFIR回路がそれぞれFIR処理を行い、各々のFIR回路が各々の加算処理結果を出力するようになっている。 As shown in FIG. 5, the PRI detection unit of the FIR circuit control type PRI detection selection unit 3c includes a parallel FIR processing unit 12 having a plurality of FIR circuits, and each of the first digital pulse train signals. Each FIR circuit corresponding to each pulse train performs FIR processing, and each FIR circuit outputs each addition processing result.

図5と図6を用いて、FIR回路制御式のPRI検知選択部3cの動作を以下に詳細に説明する。 The operation of the FIR circuit-controlled PRI detection selection unit 3c will be described in detail below with reference to FIGS.

図6(a)の第1のデジタルパルス列信号の波形のうち、目標Cのc−1のパルスから始まり、目標Cと目標Dのパルスからなる最初のパルス列c−1、d−1、c−2、d−2・・・に対して、複数のFIR回路の内の1台目のFIR回路がFIR処理を行い、目標Cのパルス列であるc−1、c−2、c−3、c−4・・・に対する加算処理結果が1台目のFIR回路から出力される。所望の目標Cのパルス列であるので、この加算処理結果は所定の閾値を越えることから、閾値判定器17は第1のデジタルパルス列信号に含まれるPRIが所望の目標CのPRIに一致したと判定して、出力部18から選択信号が出力される。   Among the waveforms of the first digital pulse train signal shown in FIG. 6A, the first pulse trains c-1, d-1, c- that start with the c-1 pulse of the target C and comprise the pulses of the target C and the target D are shown. .., D-2..., The first FIR circuit of the plurality of FIR circuits performs FIR processing, and c-1, c-2, c-3, c, which are target C pulse trains. -4... Are added from the first FIR circuit. Since this is a pulse train of the desired target C, the result of this addition processing exceeds a predetermined threshold value, so that the threshold value judgment unit 17 judges that the PRI included in the first digital pulse train signal matches the PRI of the desired target C. Then, a selection signal is output from the output unit 18.

次に、選択パルス列通過フィルタ8は、FIR回路制御式PRI検出判定部13の出力部18から出力された選択信号に基づいて、A/D変換器2から出力された第1のデジタルパルス列信号の中から所望の目標CのPRIを有する第2のデジタルパルス列信号を選択通過させ、スピーカ駆動回路4がパルス拡張を行って、スピーカ5が所望の目標CのPRIに対応した高さの音を発する。   Next, the selection pulse train pass filter 8 is configured to output the first digital pulse train signal output from the A / D converter 2 based on the selection signal output from the output unit 18 of the FIR circuit control type PRI detection determination unit 13. The second digital pulse train signal having the PRI of the desired target C is selectively passed through, the speaker driving circuit 4 performs pulse expansion, and the speaker 5 emits a sound having a height corresponding to the PRI of the desired target C. .

一方、図6(a)の第1のデジタルパルス列信号の波形のうち、目標Dのd−1のパルスから始まり、目標Cと目標Dのパルスからなる次のパルス列d−1、c−2、d−2、c−3・・・に対して、2台目のFIR回路がFIR処理を行い、目標Dのパルス列であるd−1、d−2・・・に対する加算処理結果が2台目のFIR回路から出力されるが、所望の目標では無いので、加算処理結果は閾値を越えることは無い。   On the other hand, among the waveforms of the first digital pulse train signal shown in FIG. 6A, the next pulse trains d-1, c-2 including the target C and the pulse of the target D, starting from the pulse d-1 of the target D, The second FIR circuit performs FIR processing on d-2, c-3,..., and the result of addition processing for d-1, d-2,. However, since this is not a desired target, the addition processing result does not exceed the threshold value.

以上のように、第1のデジタルパルス列信号の各々のパルス列毎に対応するFIR回路がそれぞれFIR処理を行い、複数のFIR回路のいずれかの加算処理結果が所定の閾値を越えた場合にFIR回路制御式PRI検出判定部13から選択信号が出力されるように構成されているので、複数の目標が同時にレーダ受信パルス分離装置の監視圏内に入ってきても、その中から所望の目標を識別して所望の目標のPRIに対応した高さの音をリアルタイムで鳴らすことができるという効果がある。   As described above, the FIR circuit corresponding to each pulse train of the first digital pulse train signal performs the FIR processing, and the FIR circuit when the addition processing result of any of the plurality of FIR circuits exceeds a predetermined threshold value. Since the selection signal is output from the control-type PRI detection / determination unit 13, even if a plurality of targets enter the monitoring area of the radar reception pulse separation device at the same time, a desired target is identified from them. Thus, there is an effect that a sound having a height corresponding to a desired target PRI can be played in real time.

ところで、受信したパルス列信号をデジタル化してから、一旦メモリ部に蓄積した上で、蓄積されたデジタルパルス列信号を読み出して単一のFIR処理部でFIR処理し、メモリ部の動作に対応したメモリ対応FIR回路制御式PRI検出判定部で所望の目標のPRIと一致するかどうか判定するようにすれば、複数のFIR回路を設ける必要が無くなり、回路構成を簡略化できる。   By the way, the received pulse train signal is digitized, and once stored in the memory unit, the stored digital pulse train signal is read out, and FIR processing is performed by a single FIR processing unit. If the FIR circuit control type PRI detection / determination unit determines whether or not it matches the desired target PRI, it is not necessary to provide a plurality of FIR circuits, and the circuit configuration can be simplified.

図7は、図4の単一同期処理部10とメモリ対応PRI検出判定部11からなるPRI検知部に代えて、単一FIR処理部19とメモリ対応FIR回路制御式PRI検出判定部20からなるPRI検知部と、第1のデジタルパルス列信号の所定量の信号を一時的に記憶するメモリ部9を備えたFIR回路制御式のデジタルPRI検知選択部3dを用いたレーダ受信パルス分離装置の構成図である。図4と同一符号は同一又は相当部分を示すので説明を省略する。 7 includes a single FIR processing unit 19 and a memory-compatible FIR circuit-controlled PRI detection determination unit 20 instead of the PRI detection unit including the single synchronization processing unit 10 and the memory-compatible PRI detection determination unit 11 of FIG. Configuration diagram of a radar reception pulse separating apparatus using a PRI detection unit and a digital PRI detection selection unit 3d of the FIR circuit control type that includes a memory unit 9 that temporarily stores a predetermined amount of the first digital pulse train signal. It is. The same reference numerals as those in FIG.

図7において、メモリ部を備えたFIR回路制御式のデジタルPRI検知選択部3dは、A/D変換器2の出力である第1のデジタルパルス列信号の所定量の信号を一時的に記憶するメモリ部9と、この所定量の信号の各々のパルス列の入力に対して、このパルス列毎にFIR処理を行って加算処理結果を出力する単一のFIR回路を有する単一FIR処理部19と、このFIR回路の加算処理結果が所定の閾値を越えた場合に第1のデジタルパルス列信号に含まれるPRIが所望の目標のPRIに一致したと判定し、選択信号を出力し、所定量の信号の判定が終了した後に、メモリ部に次の所定量の信号を記憶するための指示信号を出力するとともに、単一のFIR回路の各々の乗算器の乗算値を設定制御するメモリ対応FIR回路制御式PRI検出判定部とから構成されている。 In FIG. 7, an FIR circuit control type digital PRI detection / selection unit 3d having a memory unit temporarily stores a predetermined amount of the first digital pulse train signal that is the output of the A / D converter 2. Unit 9, a single FIR processing unit 19 having a single FIR circuit that performs an FIR process for each pulse train and outputs an addition processing result for each pulse train input of the predetermined amount of signal, When the addition processing result of the FIR circuit exceeds a predetermined threshold value, it is determined that the PRI included in the first digital pulse train signal matches the desired target PRI, and a selection signal is output to determine a predetermined amount of signal. After the operation is completed, an instruction signal for storing the next predetermined amount of signal is output to the memory unit, and the multiplication value of each multiplier of the single FIR circuit is set and controlled. And a and RI detection determining unit.

メモリ部を備えたFIR回路制御式のデジタルPRI選択部3dは、以上のように構成されているので、複数のFIR回路が必要とされないため、リアルタイムで動作させることはできないものの、簡単な回路構成でデジタルPRI検知選択部を実現できるという効果がある。 Since the FRI circuit control type digital PRI selection unit 3d having a memory unit is configured as described above, a plurality of FIR circuits are not required, and thus cannot be operated in real time, but a simple circuit configuration. Thus, the digital PRI detection / selection unit can be realized.

実施の形態3.
実施の形態1のレーダ受信パルス分離装置では、同期式のデジタルPRI検知選択部を用いた場合を、実施の形態2のレーザ受信パルス分離装置では、FIR回路制御式のデジタルPRI検知選択部を用いた場合を示したが、PRI検知部が複数のFFT(高速フーリエ変換:Fast Fourier Transform)回路からなる並列FFT処理部を用いて構成されたFFT式のデジタルPRI検知選択部を用いることも可能である。
Embodiment 3 FIG.
The radar reception pulse separation device of the first embodiment uses a synchronous digital PRI detection selection unit, and the laser reception pulse separation device of the second embodiment uses an FIR circuit control type digital PRI detection selection unit. However, it is also possible to use an FFT-type digital PRI detection / selection unit in which the PRI detection unit is configured by using a parallel FFT processing unit including a plurality of FFT (Fast Fourier Transform) circuits. is there.

図8は、図1の概略構成図のデジタルPRI検知選択部3として、第1のデジタルパルス列信号を並列FFT処理を行い、得られたピリオドグラムのピークを検出することにより所望の目標のPRIを検出するFFT式のデジタルPRI検知選択部3eを用いたレーダ受信パルス分離装置の構成図である。図2と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 8 shows a digital PRI detection / selection unit 3 in the schematic configuration diagram of FIG. 1. The first digital pulse train signal is subjected to parallel FFT processing, and the peak of the obtained periodogram is detected to obtain a desired target PRI. It is a block diagram of the radar receiving pulse separation apparatus using the FFT type digital PRI detection selection part 3e to detect. The same reference numerals as those in FIG.

図8において、FFT式のデジタルPRI検知選択部3eは、A/D変換器2の出力に対して、FFT処理を行ってピリオドグラムを出力するFFT回路を複数有する並列FFT処理部21と、複数のFFT回路から出力された各々のピリオドグラムのピークを検出する振幅ピーク検出部22と、振幅ピーク検出部22で検出されたピークの内、閾値を越えたピークに対してのみPRIを算出し、このPRIが所望の目標のPRIかどうかを判定して所望の目標のPRIであれば選択信号を出力する周波数ピーク式PRI検出判定部23とからなるPRI検知部と、周波数ピーク式PRI検出判定部23から出力された選択信号に基づいてA/D変換器2から出力された第1のデジタルパルス列信号の中から所望の目標のPRIを有する第2のパルス列信号を選択して出力する選択パルス列通過フィルタ8とから構成されている。 In FIG. 8, the FFT digital PRI detection / selection unit 3 e performs an FFT process on the output of the A / D converter 2 and includes a plurality of FFT processing units 21 having a plurality of FFT circuits that output a periodogram. An amplitude peak detection unit 22 for detecting the peak of each periodogram output from the FFT circuit of the above, and calculating a PRI only for a peak that exceeds the threshold among the peaks detected by the amplitude peak detection unit 22, It is determined whether or not this PRI is a desired target PRI, and if it is a desired target PRI, a PRI detection unit including a frequency peak type PRI detection determination unit 23 that outputs a selection signal, and a frequency peak type PRI detection determination unit A second digital signal having a desired target PRI out of the first digital pulse train signal output from the A / D converter 2 based on the selection signal output from the A / D converter 2. And a selection pulse train pass filter 8 which selects and outputs the pulse train signal.

次に、図8に示したレーダ受信パルス分離装置の動作について説明する。図9は、FFT式のデジタルPRI検知選択部3eを用いたレーダ受信パルス分離装置の動作を説明するための動作波形図である。 Next, the operation of the radar reception pulse separation device shown in FIG. 8 will be described. FIG. 9 is an operation waveform diagram for explaining the operation of the radar reception pulse separation device using the FFT type digital PRI detection / selection unit 3e .

図9(a)は、図8のA/D変換器2でデジタル化された第1のデジタルパルス列信号を示しており、PRIがPRI1である目標Eのレーダ装置から送信されたパルス列信号の無線周波受信信号とPRIがPRI2である目標Fのレーダ装置から送信されたパルス列信号の無線周波受信信号とが同時に受信回路1で受信され、受信処理により復調された後、A/D変換器2でデジタル化された場合を一例としている。ここでは、所望の目標はPRIがPRI1である目標Eであると想定している。   FIG. 9A shows the first digital pulse train signal digitized by the A / D converter 2 of FIG. 8, and the radio of the pulse train signal transmitted from the radar apparatus of the target E whose PRI is PRI1. The radio frequency reception signal and the radio frequency reception signal of the pulse train signal transmitted from the radar apparatus of the target F whose PRI is PRI2 are simultaneously received by the reception circuit 1 and demodulated by the reception process, and then the A / D converter 2 The case where it is digitized is taken as an example. Here, it is assumed that the desired target is the target E whose PRI is PRI1.

図9(b)は、図9(a)の第1のデジタルパルス列信号の図中に示すFFT時間範囲の入力に対して、FFT回路でFFT処理を行って得られたピリオドグラムを示している。   FIG. 9B shows a periodogram obtained by performing FFT processing in the FFT circuit on the input of the FFT time range shown in the diagram of the first digital pulse train signal of FIG. 9A. .

さて、図8と図9を用いて、FFT式のPRI検知選択部3eの動作を以下に詳細に説明する。 Now, the operation of the FFT-type PRI detection / selection unit 3e will be described in detail below with reference to FIGS.

図9(a)の図中に示す時間軸におけるFFT時間範囲の信号を入力するように設定された、並列FFT処理部21のFFT回路によるFFT処理で得られた、図9(b)に示されたピリオドグラムには、目標EのPRIであるPRI1の逆数の周波数位置と、目標FのPRIであるPRI2の逆数の周波数位置にピークが得られる。ピリオドグラムのピークの周波数位置と強度は振幅ピーク検出部22で検出されるが、この例では、周波数ピーク式PRI検出判定部23は、PRI1に対応する周波数位置のピークは所定の閾値を越えたので、このピークに対してのみPRIをこのピークの周波数値の逆数を求めることで算出し、このPRI(=PRI1)が所望の目標EのPRIであるPRI1と一致することから、第1のデジタルパルス列信号に含まれるPRIが所望の目標EのPRIと一致したと判定し、選択信号を出力する。以後の動作は、実施の形態1や実施の形態2と同様である。   9B obtained by FFT processing by the FFT circuit of the parallel FFT processing unit 21, which is set to input a signal in the FFT time range on the time axis shown in FIG. 9A. In the periodogram thus obtained, peaks are obtained at the reciprocal frequency position of PRI1 which is the PRI of the target E and the reciprocal frequency position of PRI2 which is the PRI of the target F. The frequency position and intensity of the periodogram peak are detected by the amplitude peak detection unit 22. In this example, the frequency peak type PRI detection determination unit 23 determines that the frequency position peak corresponding to PRI1 has exceeded a predetermined threshold. Therefore, the PRI is calculated only for this peak by obtaining the reciprocal of the frequency value of this peak, and since this PRI (= PRI1) matches PRI1 which is the PRI of the desired target E, the first digital It is determined that the PRI included in the pulse train signal matches the PRI of the desired target E, and a selection signal is output. Subsequent operations are the same as those in the first and second embodiments.

ところで、ピリオドグラムに現れるピークの強度は、第1のデジタルパルス列信号の入力に対して、FFT時間範囲をどのように設定するかに依存して変動するという問題がある。図9(b)では、所望の目標がEであったので、所望の目標を識別することができたが、もし、所望の目標がFであれば、対応するピークが所定の閾値を越えることができずに、識別できないこととなる。   By the way, there is a problem that the intensity of the peak appearing in the periodogram varies depending on how the FFT time range is set with respect to the input of the first digital pulse train signal. In FIG. 9B, since the desired target is E, the desired target could be identified. However, if the desired target is F, the corresponding peak exceeds a predetermined threshold value. Cannot be identified.

そこで、図8に示すように、複数のFFT回路を有する並列FFT処理部21を備えるようにし、第1のデジタルパルス列信号を複数の時間範囲、つまりFFT時間範囲に分け、各々の時間範囲に対応する第1のデジタルパルス列信号がそれぞれ対応して時間範囲を設定されたFFT回路に入力され、各々のFFT回路からそれぞれのピリオドグラムが出力されるようにしている。   Therefore, as shown in FIG. 8, a parallel FFT processing unit 21 having a plurality of FFT circuits is provided, and the first digital pulse train signal is divided into a plurality of time ranges, that is, FFT time ranges, corresponding to each time range. The first digital pulse train signals to be input are respectively input to the FFT circuits in which the time ranges are set, and the respective periodograms are output from the respective FFT circuits.

従って、実施の形態3のレーダ受信パルス分離装置は、FFT時間範囲がそれぞれ異なるFFT回路を、複数有する並列FFT処理部21を備えているので、所望の目標のPRIの値の大小に関わらず、確実に、所望の目標を識別することが可能である。   Therefore, since the radar reception pulse separation device according to the third embodiment includes the parallel FFT processing unit 21 having a plurality of FFT circuits having different FFT time ranges, regardless of the magnitude of the desired target PRI value, It is possible to reliably identify the desired goal.

以上のように、受信したパルス列信号をデジタル化してから、この第1のデジタルパルス列信号を複数の時間範囲に分け、各々の時間範囲のパルス列を各々の時間範囲に対応する複数のFFT回路でFFT処理し、得られたピリオドグラムに検出されたピークの内、所定の閾値を越えたピークに対してのみPRIを算出し、所望の目標のPRIと一致すると判定した場合に所望の目標のPRIを有するパルス列信号を選択出力し、パルス拡張を行ってスピーカを鳴らすようにしたので、複数の目標が同時にレーダ受信パルス分離装置の監視圏内に入ってきても、その中から所望の目標を識別して所望の目標のPRIに対応した高さの音をリアルタイムで鳴らすことができるという効果がある。   As described above, after the received pulse train signal is digitized, the first digital pulse train signal is divided into a plurality of time ranges, and the pulse train of each time range is subjected to FFT by a plurality of FFT circuits corresponding to each time range. The PRI is calculated only for a peak that exceeds a predetermined threshold among the peaks detected in the obtained periodogram, and when it is determined that it matches the PRI of the desired target, the PRI of the desired target is calculated. Since the pulse train signal is selectively output, the pulse is expanded and the speaker is sounded, even if multiple targets enter the monitoring range of the radar reception pulse separation device at the same time, the desired target is identified from among them There is an effect that a sound having a height corresponding to a desired target PRI can be played in real time.

実施の形態4.
実施の形態3のレーダ受信パルス分離装置では、PRI検知部が複数のFFT回路からなる並列FFT処理部を用いた場合を示したが、PRI検知部が複数の自己相関回路からなる並列自己相関処理部を用いて構成された自己相関式のデジタルPRI検知選択部を用いることも可能である。
Embodiment 4 FIG.
In the radar reception pulse separation device according to the third embodiment, the case where the PRI detection unit uses a parallel FFT processing unit including a plurality of FFT circuits has been described. However, the parallel autocorrelation processing in which the PRI detection unit includes a plurality of autocorrelation circuits is illustrated. It is also possible to use an autocorrelation type digital PRI detection / selection unit configured by using a unit.

図10は、図1の概略構成図のデジタルPRI検知選択部3として、第1のデジタルパルス列信号を並列自己相関処理を行い、得られたオートコレログラムのピークを検出することにより所望の目標のPRIを検出する自己相関式のデジタルPRI検知選択部3fを用いたレーダ受信パルス分離装置の構成図である。図8と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 10 shows a digital PRI detection / selection unit 3 in the schematic configuration diagram of FIG. 1, which performs parallel autocorrelation processing on the first digital pulse train signal and detects the peak of the obtained autocorrelogram. It is a block diagram of a radar reception pulse separation device using an autocorrelation type digital PRI detection selection unit 3f for detecting PRI. The same reference numerals as those in FIG.

図10において、自己相関式のデジタルPRI検知選択部3fは、A/D変換器2の出力に対して、自己相関処理を行ってオートコレログラムを出力する自己相関回路を複数有する並列自己相関処理部24と、複数の自己相関回路から出力された各々のオートコレログラムのピークを検出する振幅ピーク検出部22と、振幅ピーク検出部22で検出されたピークの内、閾値を越えたピークに対してのみPRIを算出し、このPRIが所望の目標のPRIかどうかを判定して所望の目標のPRIであれば選択信号を出力する時間ピーク式PRI検出判定部25とからなるPRI検知部と、時間ピーク式PRI検出判定部25から出力された選択信号に基づいてA/D変換器2から出力された第1のデジタルパルス列信号の中から所望の目標のPRIを有する第2のパルス列信号を選択して出力する選択パルス列通過フィルタ8とから構成されている。 In FIG. 10, the autocorrelation type digital PRI detection / selection unit 3 f performs parallel autocorrelation processing including a plurality of autocorrelation circuits that perform autocorrelation processing on the output of the A / D converter 2 and output an autocorrelogram. Unit 24, amplitude peak detection unit 22 for detecting the peak of each autocorrelogram output from a plurality of autocorrelation circuits, and for peaks exceeding the threshold among the peaks detected by amplitude peak detection unit 22 A PRI detection unit comprising a time peak type PRI detection determination unit 25 that calculates a PRI only, determines whether the PRI is a desired target PRI, and outputs a selection signal if the PRI is a desired target PRI, A desired target P is selected from the first digital pulse train signals output from the A / D converter 2 based on the selection signal output from the time peak PRI detection determination unit 25. And a selection pulse train pass filter 8 which selects the second pulse train signal having an I output.

次に、図10に示したレーダ受信パルス分離装置の動作について説明する。図11は、自己相関式のデジタルPRI検知選択部3fを用いたレーダ受信パルス分離装置の動作を説明するための動作波形図である。 Next, the operation of the radar reception pulse separation device shown in FIG. 10 will be described. FIG. 11 is an operation waveform diagram for explaining the operation of the radar reception pulse separation device using the autocorrelation type digital PRI detection / selection unit 3f .

図11(a)は、図10のA/D変換器2でデジタル化された第1のデジタルパルス列信号を示しており、PRIがPRI3である目標Gのレーダ装置から送信されたパルス列信号の無線周波受信信号とPRIがPRI4である目標Hのレーダ装置から送信されたパルス列信号の無線周波受信しんごうとが同時に受信回路1で受信され、受信処理により復調された後、A/D変換器2でデジタル化された場合を一例としている。ここでは、所望の目標はPRIがPRI3である目標Gであると想定している。   FIG. 11A shows the first digital pulse train signal digitized by the A / D converter 2 of FIG. 10, and the radio of the pulse train signal transmitted from the radar device of the target G whose PRI is PRI3. The frequency reception signal and the radio frequency reception signal of the pulse train signal transmitted from the target H radar apparatus whose PRI is PRI4 are simultaneously received by the reception circuit 1 and demodulated by the reception processing, and then the A / D converter 2 The case where it is digitized is taken as an example. Here, it is assumed that the desired target is the target G whose PRI is PRI3.

図11(b)は、図11(a)の第1のデジタルパルス列信号の図中に示す自己相関処理時間範囲の入力に対して、自己相関回路で自己相関処理を行って得られたオートコレログラムを示している。   FIG. 11B shows an autocorrelation obtained by performing autocorrelation processing by an autocorrelation circuit on the input of the autocorrelation processing time range shown in the diagram of the first digital pulse train signal of FIG. Shows the program.

さて、図10と図11を用いて、自己相関式のPRI検知選択部3fの動作を以下に説明する。 The operation of the autocorrelation type PRI detection selection unit 3f will be described below with reference to FIGS.

図11(a)の図中に示す時間軸における自己相関処理時間範囲の信号を入力するように設定された、並列自己相関処理部24の自己相関回路による自己相関処理で得られた、図11(b)に示されたオートコレログラムには、目標GのPRIであるPRI3の時間位置と、目標HのPRIであるPRI4の時間位置にピークが得られる。オートコレログラムのピークの時間位置と強度は振幅ピーク検出部22で検出されるが、この例では、時間ピーク式PRI検出判定部25は、PRI3に対応する時間の位置のピークは所定の閾値を越えたので、このピークに対してのみPRIをこのピークの時間の値そのものであるとして算出し、このPRI(=PRI3)が所望の目標GのPRIであるPRI3と一致することから、第1のデジタルパルス列信号に含まれるPRIが所望の目標GのPRIと一致したと判定し、選択信号を出力する。以後の動作は、実施の形態3と同様である。   11 obtained by autocorrelation processing by the autocorrelation circuit of the parallel autocorrelation processing unit 24 set to input a signal in the time range of autocorrelation processing on the time axis shown in FIG. In the autocorrelogram shown in (b), peaks are obtained at the time position of PRI3 which is the PRI of the target G and the time position of PRI4 which is the PRI of the target H. The time position and intensity of the peak of the autocorrelogram are detected by the amplitude peak detection unit 22, but in this example, the time peak type PRI detection determination unit 25 sets a predetermined threshold value for the peak of the time position corresponding to PRI3. Since this is exceeded, the PRI is calculated only for this peak as the time value of this peak itself, and since this PRI (= PRI3) coincides with the PRI3 of the desired target G, the first It is determined that the PRI included in the digital pulse train signal matches the PRI of the desired target G, and a selection signal is output. Subsequent operations are the same as those in the third embodiment.

ところで、オートコレログラムに現れるピークの強度は、実施の形態3のピリオドグラムの場合と同様に、第1のデジタルパルス列信号の入力に対して、自己相関処理時間範囲をどのように設定するかに依存して変動するという問題がある。   By the way, the intensity of the peak appearing in the autocorrelogram is determined by how the autocorrelation processing time range is set with respect to the input of the first digital pulse train signal, as in the periodogram of the third embodiment. There is a problem of fluctuating depending on.

そこで、図10に示すように、複数の自己相関回路を有する並列自己相関処理部24を備えるようにし、第1のデジタルパルス列信号を複数の時間範囲、つまり自己相関処理時間範囲に分け、各々の時間範囲に対応する第1のデジタルパルス列信号がそれぞれ対応して時間範囲を設定された自己相関回路に入力され、各々の自己相関回路からそれぞれのオートコレログラムが出力されるようにしている。   Therefore, as shown in FIG. 10, a parallel autocorrelation processing unit 24 having a plurality of autocorrelation circuits is provided, and the first digital pulse train signal is divided into a plurality of time ranges, that is, autocorrelation processing time ranges. The first digital pulse train signals corresponding to the time ranges are inputted to the autocorrelation circuits corresponding to the respective time ranges, and the respective autocorrelograms are outputted from the respective autocorrelation circuits.

従って、実施の形態4のレーダ受信パルス分離装置は、自己相関時間範囲がそれぞれ異なる自己相関回路を、複数有する並列自己相関処理部24を備えているので、所望の目標のPRIの値の大小に関わらず、確実に、所望の目標を識別することが可能である。   Therefore, the radar received pulse separation apparatus according to the fourth embodiment includes the parallel autocorrelation processing unit 24 having a plurality of autocorrelation circuits having different autocorrelation time ranges, so that the desired target PRI value can be increased or decreased. Regardless, it is possible to reliably identify the desired goal.

以上のように、受信したパルス列信号をデジタル化してから、この第1のデジタルパルス列信号を複数の時間範囲に分け、各々の時間範囲のパルス列を各々の時間範囲に対応する複数の自己相関回路で自己相関処理し、得られたオートコレログラムに検出されたピークの内、所定の閾値を越えたピークに対してのみPRIを算出し、所望の目標のPRIと一致すると判定した場合に所望の目標のPRIを有するパルス列信号を選択出力し、パルス拡張を行ってスピーカを鳴らすようにしたので、複数の目標が同時にレーダ受信パルス分離装置の監視圏内に入ってきても、その中から所望の目標を識別して所望の目標のPRIに対応した高さの音をリアルタイムで鳴らすことができるという効果がある。   As described above, after the received pulse train signal is digitized, the first digital pulse train signal is divided into a plurality of time ranges, and each time train pulse train is divided into a plurality of autocorrelation circuits corresponding to each time range. The autocorrelation processing is performed, and the PRI is calculated only for the peaks exceeding the predetermined threshold among the peaks detected in the obtained autocorrelogram, and when it is determined that it matches the PRI of the desired target, the desired target Since the pulse train signal having the PRI of the above is selectively output, the pulse is expanded and the speaker is sounded, even if a plurality of targets enter the monitoring area of the radar reception pulse separation device at the same time, a desired target can be selected from them. There is an effect that a sound having a pitch corresponding to the desired target PRI can be played in real time.

ところで、実施の形態1乃至4においては、それぞれが特定のPRIを有するパルス列信号を送信するレーダ装置を搭載した複数の目標から送信されるパルス列信号を変調した無線周波受信信号を同時に受信回路で受信し、受信処理されて復調されたパルス列信号をA/D変換するようにした場合についてのみ説明したが、無線周波受信信号を受信回路で中間周波数にダウンコンバートし、その中間周波数の受信信号をA/D変換してデジタル信号処理をするようにレーダ受信パルス分離装置を構成しても、複数の目標の中から所望の目標を識別して所望の目標のPRIに対応した高さの音をリアルタイムで鳴らすことができるという同様の効果が得られることは言うまでも無い。   By the way, in the first to fourth embodiments, the reception circuit simultaneously receives radio frequency reception signals obtained by modulating pulse train signals transmitted from a plurality of targets each equipped with a radar device that transmits a pulse train signal having a specific PRI. Although only the case where the A / D conversion is performed on the pulse train signal that has been subjected to reception processing and demodulated has been described, the radio frequency reception signal is down-converted to an intermediate frequency by the reception circuit, and the reception signal of the intermediate frequency is converted to A Even if the radar reception pulse separation device is configured to perform digital signal processing by performing D / D conversion, a desired target is identified from a plurality of targets and a sound having a height corresponding to the PRI of the desired target is real-time. Needless to say, a similar effect can be obtained.

この発明に係るレーダ受信パルス分離装置の実施の形態1の概略構成図である。1 is a schematic configuration diagram of Embodiment 1 of a radar reception pulse separation device according to the present invention. FIG. 同期式のデジタルPRI検知選択部3aを用いたレーダ受信パルス分離装置の構成図である。It is a block diagram of the radar receiving pulse separation apparatus using the synchronous digital PRI detection selection part 3a . 同期式のデジタルPRI検知選択部3aを用いたレーダ受信パルス分離装置の動作を説明するための動作波形図である。It is an operation | movement waveform diagram for demonstrating operation | movement of the radar receiving pulse separation apparatus using the synchronous digital PRI detection selection part 3a . メモリ部9を備えた同期式のデジタルPRI検知選択部3bを用いたレーダ受信パルス分離装置の構成図である。 3 is a configuration diagram of a radar reception pulse separation device using a synchronous digital PRI detection / selection unit 3b including a memory unit 9. FIG. FIR回路制御式のデジタルPRI検知選択部3cを用いたレーダ受信パルス分離装置の構成図である。It is a block diagram of a radar reception pulse separation device using an FIR circuit control type digital PRI detection and selection unit 3c . FIR回路制御式のデジタルPRI検知選択部3cを用いたレーダ受信パルス分離装置の動作を説明するための動作説明図である。It is operation | movement explanatory drawing for demonstrating operation | movement of the radar receiving pulse separation apparatus using the digital PRI detection selection part 3c of a FIR circuit control type. メモリ部9を備えたFIR回路制御式のデジタルPRI検知選択部3dを用いたレーダ受信パルス分離装置の構成図である。2 is a configuration diagram of a radar reception pulse separation device using an FIR circuit control type digital PRI detection selection unit 3d including a memory unit 9. FIG. FFT式のデジタルPRI検知選択部3eを用いたレーダ受信パルス分離装置の構成図である。It is a block diagram of the radar receiving pulse separation apparatus using the FFT type digital PRI detection selection part 3e . FFT式のデジタルPRI検知選択部3eを用いたレーダ受信パルス分離装置の動作を説明するための動作波形図である。It is an operation waveform diagram for explaining the operation of the radar reception pulse separation device using the FFT type digital PRI detection / selection unit 3e . 自己相関式のデジタルPRI検知選択部3fを用いたレーダ受信パルス分離装置の構成図である。It is a block diagram of a radar receiving pulse separation apparatus using a digital PRI detection selection portion 3f of the autocorrelation equation. 自己相関式のデジタルPRI検知選択部3fを用いたレーダ受信パルス分離装置の動作を説明するための動作波形図である。It is an operation waveform diagram for explaining the operation of the radar reception pulse separation device using the autocorrelation type digital PRI detection / selection unit 3f .

符号の説明Explanation of symbols

1 受信回路
2 A/D変換器
3 デジタルPRI検知選択部
4 スピーカ駆動回路
5 スピーカ
DESCRIPTION OF SYMBOLS 1 Reception circuit 2 A / D converter 3 Digital PRI detection selection part 4 Speaker drive circuit 5 Speaker

Claims (8)

各々が特定のPRIのパルス列信号を送信する複数のレーダ装置の送信パルス列信号を受信する受信回路と、
受信された前記送信パルス列信号をデジタル化して第1のデジタルパルス列信号を出力するA/D変換器と、
前記第1のデジタルパルス列信号の中から所望のPRIのものを選択して第2のデジタルパルス列信号として出力するデジタルPRI検知選択部と、
前記第2のデジタルパルス列信号をスピーカを鳴らすためにパルス拡張を行うスピーカ駆動回路と、
を備えたことを特徴とするレーダ受信パルス分離装置。
A receiving circuit for receiving transmission pulse train signals of a plurality of radar devices each transmitting a pulse train signal of a specific PRI;
An A / D converter that digitizes the received transmission pulse train signal and outputs a first digital pulse train signal;
A digital PRI detection / selection unit that selects a desired PRI signal from the first digital pulse train signal and outputs it as a second digital pulse train signal;
A speaker driving circuit that performs pulse expansion to ring the second digital pulse train signal;
A radar received pulse separation device comprising:
デジタルPRI検知選択部が、
第1のデジタルパルス列信号に含まれるPRIが所望のPRIに一致するかどうかを判定して、一致する場合は選択信号を出力するPRI検知部と、
前記選択信号に基づいて前記第1のデジタルパルス列信号に含まれる第2のデジタルパルス列信号を選択して通過させる選択パルス列通過フィルタと、
から構成されていることを特徴とする請求項1に記載のレーダ受信パルス分離装置。
The digital PRI detection selection unit
A PRI detection unit that determines whether or not the PRI included in the first digital pulse train signal matches a desired PRI, and outputs a selection signal if they match,
A selection pulse train pass filter that selects and passes a second digital pulse train signal included in the first digital pulse train signal based on the selection signal;
The radar received pulse separation device according to claim 1, wherein
PRI検知部が、
第1のデジタルパルス列信号の各々のパルス列の入力に対して、前記パルス列毎に同期検出を行い、所定回数以上の同期をすることを連続して検出した場合に同期検出信号を出力する検出回路を、前記各々のパルス列に対応して複数有する並列同期処理部と、
前記検出回路のいずれかから前記同期検出信号が出力された場合に前記第1のデジタルパルス列信号に含まれるPRIが所望のPRIに一致したと判定し、選択信号を出力するPRI検出判定部と、
から構成されていることを特徴とする請求項2に記載のレーダ受信パルス分離装置。
The PRI detector
A detection circuit that performs synchronization detection for each pulse train with respect to each pulse train input of the first digital pulse train signal, and outputs a synchronization detection signal when it is continuously detected that synchronization is performed a predetermined number of times or more. A plurality of parallel synchronization processing units corresponding to each of the pulse trains;
A PRI detection determination unit that determines that the PRI included in the first digital pulse train signal matches a desired PRI when the synchronization detection signal is output from any of the detection circuits, and outputs a selection signal;
The radar reception pulse separation device according to claim 2, comprising:
PRI検知部が、
第1のデジタルパルス列信号の所定量の信号を一時的に記憶するメモリ部と、
前記所定量の信号の各々のパルス列の入力に対して、前記パルス列毎に同期検出を行い、所定回数以上の同期をすることを連続して検出した場合に同期検出信号を出力する単一の検出回路を有する単一同期処理部と、
前記同期検出信号が出力された場合に前記第1のデジタルパルス列信号に含まれるPRIが所望のPRIに一致したと判定し、選択信号を出力するとともに、前記所定量の信号の判定が終了した後に、前記メモリ部に次の所定量の信号を記憶するための指示信号を出力するメモリ対応PRI検出判定部と、
から構成されていることを特徴とする請求項2に記載のレーダ受信パルス分離装置。
The PRI detector
A memory unit for temporarily storing a predetermined amount of the first digital pulse train signal;
Single detection that outputs synchronous detection signal when synchronous detection is performed for each pulse train and synchronization is performed more than a predetermined number of times for each pulse train input of the predetermined amount of signal A single synchronization processor having a circuit;
When the synchronization detection signal is output, it is determined that the PRI included in the first digital pulse train signal matches the desired PRI, and a selection signal is output, and after the determination of the predetermined amount of signal is completed A memory-compatible PRI detection / determination unit for outputting an instruction signal for storing a next predetermined amount of signal in the memory unit;
The radar reception pulse separation device according to claim 2, comprising:
PRI検知部が、
第1のデジタルパルス列信号の各々のパルス列の入力に対して、直列接続となる複数の遅延器と並列接続となる複数の乗算器とが梯子状に配列された梯子状回路と、前記複数の乗算器の出力を加算する加算処理部とを備え、前記パルス列毎に前記複数の乗算器による乗算処理と前記加算器による加算処理を行い、加算処理結果を出力するFIR回路を、前記各々のパルス列に対応して複数有する並列FIR処理部と、
前記FIR回路のいずれかの前記加算処理結果が所定の閾値を越えた場合に前記第1のデジタルパルス列信号に含まれるPRIが所望の目標のPRIに一致したと判定し、選択信号を出力するとともに、前記FIR回路の各々の前記乗算器の乗算値を設定制御するFIR回路制御式PRI検出判定部と、
から構成されていることを特徴とする請求項2に記載のレーダ受信パルス分離装置。
The PRI detector
A ladder circuit in which a plurality of delay devices connected in series and a plurality of multipliers connected in parallel are arranged in a ladder shape with respect to each pulse train input of the first digital pulse train signal; and the plurality of multiplications An addition processing unit for adding the outputs of the multipliers, and for each pulse train, an FIR circuit that performs multiplication processing by the plurality of multipliers and addition processing by the adders and outputs an addition processing result is provided for each pulse train. A corresponding parallel FIR processing unit;
When the addition processing result of any of the FIR circuits exceeds a predetermined threshold, it is determined that the PRI included in the first digital pulse train signal matches the desired target PRI, and a selection signal is output. An FIR circuit-controlled PRI detection / determination unit for setting and controlling a multiplication value of each multiplier of the FIR circuit;
The radar reception pulse separation device according to claim 2, comprising:
PRI検知部が、
第1のデジタルパルス列信号の所定量の信号を一時的に記憶するメモリ部と、前記所定量の信号の各々のパルス列の入力に対して、並列接続となる複数の乗算器と直列接続となる複数の遅延器とが梯子状に配列された梯子状回路と、前記乗算器の出力を加算する加算処理部とを備え、前記パルス列毎に前記複数の乗算器による乗算処理と前記加算器による加算処理を行い、加算処理結果を出力する単一のFIR回路を有する単一FIR処理部と、
前記加算処理結果が所定の閾値を越えた場合に前記第1のデジタルパルス列信号に含まれるPRIが所望の目標のPRIに一致したと判定し、選択信号を出力し、前記所定量の信号の判定が終了した後に、前記メモリ部に次の所定量の信号を記憶するための指示信号を出力するするとともに、前記単一のFIR回路の各々の前記乗算器の乗算値を設定制御するメモリ対応FIR回路制御式PRI検出判定部と、
から構成されていることを特徴とする請求項2に記載のレーダ受信パルス分離装置。
The PRI detector
A memory unit that temporarily stores a predetermined amount of the first digital pulse train signal, and a plurality of multipliers that are connected in parallel to each pulse train input of the predetermined amount of signals. And a delay circuit arranged in a ladder shape, and an addition processing unit that adds the outputs of the multipliers, a multiplication process by the plurality of multipliers and an addition process by the adders for each pulse train And a single FIR processing unit having a single FIR circuit that outputs the addition processing result;
When the result of the addition processing exceeds a predetermined threshold, it is determined that the PRI included in the first digital pulse train signal matches the desired target PRI, a selection signal is output, and the predetermined amount of signal is determined. Is output, the memory unit outputs an instruction signal for storing the next predetermined amount of signal to the memory unit, and sets and controls the multiplication value of each multiplier of the single FIR circuit. A circuit-controlled PRI detection determination unit;
The radar reception pulse separation device according to claim 2, comprising:
PRI検知部が、
第1のデジタルパルス列信号の入力に対して、前記第1のデジタルパルス列信号を複数の時間範囲に分け、前記各々の時間範囲のパルス列をFFT処理してピリオドグラムを出力するFFT回路を、前記各々の時間範囲に対応して複数有する並列FFT処理部と、
前記ピリオドグラムのピークを検出する振幅ピーク検出部と、
検出されたピークの内、所定の閾値を越えたピークに対してのみPRIを算出し、該PRIが所望の目標のPRIと一致した場合に前記第1のデジタルパルス列信号に含まれるPRIが前記目標のPRIに一致したと判定し、選択信号を出力する周波数ピーク式PRI検出判定部と、
から構成されていることを特徴とする請求項2に記載のレーダ受信パルス分離装置。
The PRI detector
An FFT circuit that divides the first digital pulse train signal into a plurality of time ranges with respect to the input of the first digital pulse train signal, performs FFT processing on the pulse trains in the respective time ranges, and outputs a periodogram, A plurality of parallel FFT processing units corresponding to the time range of
An amplitude peak detector for detecting the peak of the periodogram;
Of the detected peaks, the PRI is calculated only for a peak that exceeds a predetermined threshold, and when the PRI matches a desired target PRI, the PRI included in the first digital pulse train signal is the target. A frequency peak type PRI detection / determination unit that outputs a selection signal.
The radar reception pulse separation device according to claim 2, comprising:
PRI検知部が、
第1のデジタルパルス列信号の入力に対して、前記第1のデジタルパルス列信号を複数の時間範囲に分け、前記各々の時間範囲のパルス列を自己相関処理してオートコレログラムを出力する自己相関回路を、前記各々の時間範囲に対応して複数有する並列自己相関処理部と、
前記オートコレログラムのピークを検出する振幅ピーク検出部と、
検出されたピークの内、所定の閾値を越えたピークに対してのみPRIを算出し、該PRIが所望の目標のPRIと一致した場合に前記第1のデジタルパルス列信号に含まれるPRIが前記目標のPRIに一致したと判定し、選択信号を出力する時間ピーク式PRI検出判定部と、
から構成されていることを特徴とする請求項2に記載のレーダ受信パルス分離装置。
The PRI detector
An autocorrelation circuit that divides the first digital pulse train signal into a plurality of time ranges with respect to the input of the first digital pulse train signal, and outputs an autocorrelogram by performing autocorrelation processing on the pulse train in each time range A plurality of parallel autocorrelation processing units corresponding to the respective time ranges;
An amplitude peak detector for detecting the peak of the autocorrelogram;
Of the detected peaks, the PRI is calculated only for a peak that exceeds a predetermined threshold, and when the PRI matches a desired target PRI, the PRI included in the first digital pulse train signal is the target. A time peak PRI detection / determination unit that outputs a selection signal.
The radar reception pulse separation device according to claim 2, comprising:
JP2005363051A 2005-12-16 2005-12-16 Radar reception pulse separator Active JP4747823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005363051A JP4747823B2 (en) 2005-12-16 2005-12-16 Radar reception pulse separator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005363051A JP4747823B2 (en) 2005-12-16 2005-12-16 Radar reception pulse separator

Publications (2)

Publication Number Publication Date
JP2007163406A true JP2007163406A (en) 2007-06-28
JP4747823B2 JP4747823B2 (en) 2011-08-17

Family

ID=38246463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005363051A Active JP4747823B2 (en) 2005-12-16 2005-12-16 Radar reception pulse separator

Country Status (1)

Country Link
JP (1) JP4747823B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281517A (en) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp Identification device of pulse modulation signal string
JP2009180540A (en) * 2008-01-29 2009-08-13 Mitsubishi Electric Corp Pulse specification detection device
JP2012078131A (en) * 2010-09-30 2012-04-19 Toshiba Corp Radio wave receiver and radio wave receiving method
JP2020092783A (en) * 2018-12-11 2020-06-18 日本無線株式会社 Cardiac cycle measuring device and cardiac cycle measuring program

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57191199A (en) * 1981-04-30 1982-11-24 Sundstrand Data Control Ground closing alarm device for aircraft
JPS6273168A (en) * 1985-09-27 1987-04-03 Mitsubishi Electric Corp Apparatus for measuring and detecting pulse repeating interval
JPH0829513A (en) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp Angle measuring system
JPH08129059A (en) * 1994-10-31 1996-05-21 Nec Corp Communication alarm apparatus
JPH09264946A (en) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp Apparatus and method for identifying radar
JP2000183707A (en) * 1998-12-16 2000-06-30 Mitsubishi Electric Corp Pulse train separating device
JP2000201060A (en) * 1999-01-06 2000-07-18 Mitsubishi Electric Corp Pulse column detecting device and its method
JP2000258521A (en) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp Direction finder and direction finding method
JP2001077677A (en) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp Device and method for separating pulse train
JP2001221845A (en) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp Pri-measuring apparatus
JP2001257569A (en) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp Pulse string separating device and pulse separating method
JP2002207075A (en) * 2001-01-11 2002-07-26 Fujitsu Ltd Radio wave jamming apparatus
JP2002303667A (en) * 2001-04-04 2002-10-18 Mitsubishi Electric Corp Radar discriminating device
JP2003006799A (en) * 2001-06-27 2003-01-10 Kawasaki Heavy Ind Ltd Air craft operation management support system
JP2003133922A (en) * 2001-10-24 2003-05-09 Mitsubishi Electric Corp Pulse rain detecting device and method therefor
JP2003149327A (en) * 2001-11-14 2003-05-21 Mitsubishi Electric Corp Signal processing device for doppler radar
JP2003270326A (en) * 2002-03-19 2003-09-25 Toshiba Corp Pulse signal analyzer and pulse signal analyzing method
JP2004135321A (en) * 2002-09-18 2004-04-30 Nippon Telegr & Teleph Corp <Ntt> Data communication method, data transmitting apparatus, data receiving apparatus, and data transmission program
JP2005164520A (en) * 2003-12-05 2005-06-23 Mitsubishi Electric Corp Radar device

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57191199A (en) * 1981-04-30 1982-11-24 Sundstrand Data Control Ground closing alarm device for aircraft
JPS6273168A (en) * 1985-09-27 1987-04-03 Mitsubishi Electric Corp Apparatus for measuring and detecting pulse repeating interval
JPH0829513A (en) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp Angle measuring system
JPH08129059A (en) * 1994-10-31 1996-05-21 Nec Corp Communication alarm apparatus
JPH09264946A (en) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp Apparatus and method for identifying radar
JP2000183707A (en) * 1998-12-16 2000-06-30 Mitsubishi Electric Corp Pulse train separating device
JP2000201060A (en) * 1999-01-06 2000-07-18 Mitsubishi Electric Corp Pulse column detecting device and its method
JP2000258521A (en) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp Direction finder and direction finding method
JP2001077677A (en) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp Device and method for separating pulse train
JP2001221845A (en) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp Pri-measuring apparatus
JP2001257569A (en) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp Pulse string separating device and pulse separating method
JP2002207075A (en) * 2001-01-11 2002-07-26 Fujitsu Ltd Radio wave jamming apparatus
JP2002303667A (en) * 2001-04-04 2002-10-18 Mitsubishi Electric Corp Radar discriminating device
JP2003006799A (en) * 2001-06-27 2003-01-10 Kawasaki Heavy Ind Ltd Air craft operation management support system
JP2003133922A (en) * 2001-10-24 2003-05-09 Mitsubishi Electric Corp Pulse rain detecting device and method therefor
JP2003149327A (en) * 2001-11-14 2003-05-21 Mitsubishi Electric Corp Signal processing device for doppler radar
JP2003270326A (en) * 2002-03-19 2003-09-25 Toshiba Corp Pulse signal analyzer and pulse signal analyzing method
JP2004135321A (en) * 2002-09-18 2004-04-30 Nippon Telegr & Teleph Corp <Ntt> Data communication method, data transmitting apparatus, data receiving apparatus, and data transmission program
JP2005164520A (en) * 2003-12-05 2005-06-23 Mitsubishi Electric Corp Radar device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281517A (en) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp Identification device of pulse modulation signal string
JP2009180540A (en) * 2008-01-29 2009-08-13 Mitsubishi Electric Corp Pulse specification detection device
JP2012078131A (en) * 2010-09-30 2012-04-19 Toshiba Corp Radio wave receiver and radio wave receiving method
JP2020092783A (en) * 2018-12-11 2020-06-18 日本無線株式会社 Cardiac cycle measuring device and cardiac cycle measuring program
JP7224163B2 (en) 2018-12-11 2023-02-17 日本無線株式会社 Heartbeat cycle measurement device and heartbeat cycle measurement program

Also Published As

Publication number Publication date
JP4747823B2 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
JP4929441B2 (en) Underwater detector
JP4930130B2 (en) Active sonar device, received signal processing method for sonar, and signal processing program thereof
US20120263018A1 (en) Underwater detection device and underwater detecting method
JP4747823B2 (en) Radar reception pulse separator
JP2017072590A (en) Detector, fish detector, and radar
JP2015184235A (en) Probe device, measurement method, and program
JP4810810B2 (en) Sonar method and underwater image sonar
JP4828120B2 (en) Underwater detector
JP2000304849A (en) Pulse modulation signal analyzer and radar signal recognizer
EP3260778A3 (en) System and method for electrical spark detection
JP2008139056A (en) Radar signal identifier
US4425635A (en) Fish sonar
CN115932807A (en) Echo signal processing method, circuit, chip and device of ultrasonic sensor
JP3573090B2 (en) Underwater target position detecting device and method
JP5991826B2 (en) Underwater detection device and program
JP2010019623A (en) Signal processing circuit
RU2543674C1 (en) Active sonar
JP7000963B2 (en) Sonar equipment, acoustic signal discrimination method, and program
JP2005283276A (en) Radar signal identification apparatus
JP6347660B2 (en) Fish finder, single fish detection method, and single fish detection program
JP6142671B2 (en) Acoustic target
JPS58189570A (en) Interference eliminating system of radar
JP2006220468A (en) Underwater detector and underwater detection method
US4969131A (en) Automatic detection and classification equipment for high resolution sonar
JP2900913B2 (en) Active sonar device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R151 Written notification of patent or utility model registration

Ref document number: 4747823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250