JP2007150103A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2007150103A
JP2007150103A JP2005344449A JP2005344449A JP2007150103A JP 2007150103 A JP2007150103 A JP 2007150103A JP 2005344449 A JP2005344449 A JP 2005344449A JP 2005344449 A JP2005344449 A JP 2005344449A JP 2007150103 A JP2007150103 A JP 2007150103A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
wire
semiconductor chip
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005344449A
Other languages
Japanese (ja)
Other versions
JP4917305B2 (en
Inventor
Makoto Saito
誠 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005344449A priority Critical patent/JP4917305B2/en
Publication of JP2007150103A publication Critical patent/JP2007150103A/en
Application granted granted Critical
Publication of JP4917305B2 publication Critical patent/JP4917305B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of low-cost, continuous and efficient manufacturing, while making it into a subject to form two or more semiconductor devices collectively without using a ceramic header, in the semiconductor device having a hollow structure. <P>SOLUTION: The semiconductor device comprises a lead frame having a die pad and a lead consisting of an inner lead and an outer lead; a pedestal part composed of thermosetting resin provided, so that the die pad and the inner lead of the lead might be exposed on the upper surface, and the outer lead of the lead might be exposed on the undersurface; a semiconductor chip mounted on the die pad; a wire for connecting the semiconductor chip and the inner lead; a lid which is provided in the pedestal section, and estranges and covers the semiconductor chip, the inner lead and the wire; and a cutting plane formed over the lid and the pedestal part. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、中空構造を有する半導体装置に関し、より安価にかつ効率的に提供することが出来る半導体装置及びその製造方法を提供する。   The present invention relates to a semiconductor device having a hollow structure, and provides a semiconductor device that can be provided more inexpensively and efficiently and a method for manufacturing the same.

中空構造を有する半導体装置は、例えば加速度センサ等のＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍ）技術を用いたマイクロマシニングセンサを有するシリコン構造体を搭載する場合に多く用いられる。   A semiconductor device having a hollow structure is often used when a silicon structure having a micromachining sensor using a MEMS (Micro-Electrical-Mechanical-System) technology such as an acceleration sensor is mounted.

従来の中空構造を有する半導体装置としては、例えばセラミックパッケージを用いた半導体装置が挙げられる。図５は従来の中空構造を有する半導体装置であるセラミックパッケージの断面図である。図５に示すように、セラミックパッケージは、凹型の形状を有するセラミックヘッダー５０１と、凹部内に設けられる内部導電材５０２と内部導電材５０２に接続されセラミックヘッダー５０１の外側に形成される外部導電材５０３とからなる導電部５０４と、セラミックヘッダー５０１上に搭載される半導体チップ５０５と、半導体チップ５０５と内部導電材５０２を接続するワイヤ５０６と、接着材５０７を介してセラミックヘッダー５０１に接着される蓋部５０８とからなる。   An example of a conventional semiconductor device having a hollow structure is a semiconductor device using a ceramic package. FIG. 5 is a cross-sectional view of a ceramic package which is a conventional semiconductor device having a hollow structure. As shown in FIG. 5, the ceramic package includes a ceramic header 501 having a concave shape, an internal conductive material 502 provided in the recess, and an external conductive material connected to the internal conductive material 502 and formed outside the ceramic header 501. 503, a semiconductor chip 505 mounted on the ceramic header 501, a wire 506 connecting the semiconductor chip 505 and the internal conductive material 502, and an adhesive 507 to be bonded to the ceramic header 501. And a lid 508.

しかしながら、セラミックパッケージはパッケージ自体が高価なものであり、これを用いることによって半導体装置全体としてコストが高くなってしまうことが課題として挙げられる。   However, the ceramic package itself is expensive, and the use of the ceramic package increases the cost of the entire semiconductor device.

この課題を解決する中空構造を有する半導体装置として、例えば特許文献１に記載されるものが挙げられる。図６は特許文献１に記載される中空構造を有する半導体装置の断面図である。図６に示すように、特許文献１に記載される半導体装置は、上部にリードフレーム６０１のインナーリード部６０２の上面が配されリードフレーム６０１のアウターリード６０３が外側に突き出るように配された基台６０４と、基台６０４上に接着された半導体チップ６０５と、凹み部を有する透明のプラスチックリッド６０６とからなる。
特開平６−２９１２４５号 As a semiconductor device having a hollow structure that solves this problem, for example, one described in Patent Document 1 can be cited. FIG. 6 is a cross-sectional view of a semiconductor device having a hollow structure described in Patent Document 1. In FIG. As shown in FIG. 6, the semiconductor device described in Patent Document 1 has a base in which an upper surface of an inner lead portion 602 of a lead frame 601 is arranged on an upper portion and an outer lead 603 of the lead frame 601 is projected outward. It comprises a base 604, a semiconductor chip 605 bonded on the base 604, and a transparent plastic lid 606 having a recess.
JP-A-6-291245

しかしながら、セラミックパッケージを用いた場合には、一つ一つのセラミックヘッダーについて順番に半導体チップを搭載し、ワイヤを接続し、蓋をしなくてはならず複数の半導体装置を一括して効率的に製造することが困難であるという課題も併有している。   However, when a ceramic package is used, it is necessary to mount semiconductor chips in order for each ceramic header, connect wires, and cover them. It also has a problem that it is difficult to manufacture.

また、特許文献１に記載される発明では、コストが高くなることについて記載されているが、基台６０４は一つ一つ形成されているため、連続して効率的に半導体装置を製造することについてはセラミックパッケージ同様に困難である。   In addition, in the invention described in Patent Document 1, it is described that the cost is high, but since the bases 604 are formed one by one, it is possible to manufacture semiconductor devices efficiently and continuously. As with ceramic packages, it is difficult.

そこで、本願発明は、中空構造を有する半導体装置に関し、より安価にかつ効率的に半導体装置を提供することを目的としている。   Accordingly, the present invention relates to a semiconductor device having a hollow structure, and an object thereof is to provide a semiconductor device at a lower cost and more efficiently.

本発明は、上記課題に鑑みてなされたものである。上記課題を解決するにあたり本発明の半導体装置及びその製造方法は、下記のような特徴を有している。   The present invention has been made in view of the above problems. In order to solve the above problems, the semiconductor device and the manufacturing method thereof according to the present invention have the following characteristics.

本発明の半導体装置は、ダイパッド部と、ダイパッドの周辺に設けられるインナーリードとインナーリードに隣接するアウターリードとからなるリード部とを有するリードフレームと、上面及び上面に対向する下面を有する台座部であって、台座部の上面はダイパッド部とリード部のインナーリードを露出させ、下面は前記リード部のアウターリードを露出させるように設けられた熱硬化性樹脂からなる台座部と、ダイパッド部上に搭載される半導体チップと、半導体チップとインナーリードとを電気的に接続するワイヤと、台座部に設けられ、半導体チップとインナーリードとワイヤとを離間して覆う蓋部と、蓋部と台座部に亘って形成される切断面と、を有することを特徴としている。   A semiconductor device according to the present invention includes a lead frame having a die pad portion, a lead portion including an inner lead provided around the die pad and an outer lead adjacent to the inner lead, and a pedestal portion having an upper surface and a lower surface facing the upper surface. The upper surface of the pedestal portion exposes the inner leads of the die pad portion and the lead portion, and the lower surface of the pedestal portion made of a thermosetting resin provided so as to expose the outer leads of the lead portion, and the die pad portion A semiconductor chip mounted on the semiconductor chip, a wire for electrically connecting the semiconductor chip and the inner lead, a lid portion provided on the pedestal portion and covering the semiconductor chip, the inner lead and the wire, and a lid portion and a pedestal And a cut surface formed over the portion.

また、本発明の半導体装置の製造方法は、ダイパッド部と、ダイパッド部の周辺に設けられるインナーリードとインナーリードに隣接するアウターリードとからなるリード部とを有するリードフレームを準備する工程と、ダイパッド部上に半導体チップを搭載する工程と、半導体チップとインナーリードを電気的に接続するワイヤを設ける工程と、ダイパッド部とインナーリードが露出するようにリードフレームを液状樹脂に浸す工程と、半導体チップとインナーリードとワイヤを離間して覆う蓋部を液状樹脂上に搭載する工程と、液状樹脂を硬化させることにより、ダイパッド部とインナーリード部とが露出されるとともに蓋部が固定された上面を有する台座部を形成する工程と、台座部と蓋部とをダイシングすることによって個片化する工程と、を有することを特徴としている。   According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising: preparing a lead frame having a die pad portion, a lead portion including an inner lead provided around the die pad portion and an outer lead adjacent to the inner lead; Mounting a semiconductor chip on the portion, providing a wire for electrically connecting the semiconductor chip and the inner lead, immersing the lead frame in a liquid resin so that the die pad portion and the inner lead are exposed, and the semiconductor chip And a step of mounting the lid portion on the liquid resin so as to cover the inner lead and the wire apart, and by curing the liquid resin, the die pad portion and the inner lead portion are exposed and the upper surface on which the lid portion is fixed is fixed. The step of forming the pedestal part, and the pedestal part and the lid part are diced into pieces. It is characterized by having a degree, the.

本発明の半導体装置及びその製造方法によれば、従来のセラミックパッケージよりも安価な中空構造を有する半導体装置を形成することができ、かつ効率的に半導体装置を形成することができる効果を有する。   According to the semiconductor device and the manufacturing method thereof of the present invention, it is possible to form a semiconductor device having a hollow structure that is less expensive than a conventional ceramic package, and to effectively form the semiconductor device.

以下、図面を参照して、本発明の実施の形態について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

［半導体装置の構造］
以下、図１〜図３を用いて本発明の実施例１に関する半導体装置の構造について説明する。 [Structure of semiconductor device]
Hereinafter, the structure of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.

図１は、本発明の実施例１における半導体装置の断面図である。図２は、図１における囲み部分Ａの部分拡大図である。図３は、後述する本発明の実施例１における変形例を示す図である。本発明の実施例１における半導体装置は図１に示すように、リードフレーム１１０と、台座部１２０と、半導体チップ１３０と、ワイヤ１４０と、蓋部１５０と、切断面１６０とにより構成される。   FIG. 1 is a cross-sectional view of a semiconductor device according to Embodiment 1 of the present invention. FIG. 2 is a partially enlarged view of a surrounding portion A in FIG. FIG. 3 is a diagram showing a modification in Example 1 of the present invention to be described later. As shown in FIG. 1, the semiconductor device according to the first embodiment of the present invention includes a lead frame 110, a pedestal portion 120, a semiconductor chip 130, a wire 140, a lid portion 150, and a cut surface 160.

リードフレーム１１０は、後述する半導体チップ１３０を搭載するダイパッド部１１１と、インナーリード１１２とインナーリード１１２に隣接するアウターリード１１３とからなるリード部１１４により構成される。本実施例１でのリードフレーム１１０は導電性であれば良く、例えば銅などの材料により形成される。   The lead frame 110 includes a lead part 114 including a die pad part 111 on which a semiconductor chip 130 described later is mounted, and an inner lead 112 and an outer lead 113 adjacent to the inner lead 112. The lead frame 110 in the first embodiment may be conductive, and is formed of a material such as copper, for example.

台座部１２０は、上面１２０ａと上面１２０ａに対向する下面１２０ｂとにより構成される。台座部１２０の上面１２０ａはダイパッド部１１１の上面１１１ａ及びインナーリード１１２の上面１１２ａが露出されて構成される。台座部１２０の下面１２０ｂはアウターリード１１３の下面１１３ｂが露出されて構成される。ここで、リード部１１４は一部が折れ曲がった形状を有し、これによって台座部１２０の上面１２０ａにインナーリード１１２の上面１１２ａを露出させることができると同時に台座部１２０の下面１２０ｂにアウターリード１１３の下面１１３ｂを露出させることが出来る。特許文献１に記載する半導体装置は基台６０４から突出したアウターリードを有する半導体装置であるが、本発明の半導体装置は台座部１２０の下面１２０ｂにアウターリード１１３の下面１１３ｂが露出することによって、半導体装置が搭載される実装基板に対して平行に実装することが可能となる。実装基板に搭載される場合にはアウターリード１１３の下面１１３ｂに半田ボール等を搭載して実装されることが好ましい（図示せず）。また、さらに好ましくは、半田ボールは金属又は樹脂による核のまわりを半田で覆う構造の半田ボールによって実装することが望ましい。これによって例えば加速度センサのようなマイクロマシニングセンサを実装する場合にも実装される高さを均一に保つことができるため、良好な実装が可能となる。本実施例での台座部１２０は、液状樹脂によって形成される。   The pedestal part 120 includes an upper surface 120a and a lower surface 120b that faces the upper surface 120a. The upper surface 120a of the pedestal part 120 is configured such that the upper surface 111a of the die pad part 111 and the upper surface 112a of the inner lead 112 are exposed. The lower surface 120b of the pedestal part 120 is configured such that the lower surface 113b of the outer lead 113 is exposed. Here, the lead portion 114 has a partially bent shape, whereby the upper surface 112a of the inner lead 112 can be exposed on the upper surface 120a of the pedestal portion 120, and at the same time, the outer lead 113 on the lower surface 120b of the pedestal portion 120. The lower surface 113b can be exposed. The semiconductor device described in Patent Document 1 is a semiconductor device having an outer lead protruding from the base 604. However, the semiconductor device of the present invention has the lower surface 113b of the outer lead 113 exposed on the lower surface 120b of the base 120. The semiconductor device can be mounted in parallel with the mounting substrate. When mounted on a mounting board, it is preferable to mount a solder ball or the like on the lower surface 113b of the outer lead 113 (not shown). More preferably, the solder ball is preferably mounted with a solder ball having a structure in which a core of metal or resin is covered with solder. As a result, even when a micromachining sensor such as an acceleration sensor is mounted, the mounting height can be kept uniform, so that a good mounting is possible. The pedestal 120 in the present embodiment is formed of a liquid resin.

半導体チップ１３０は、台座部１２０の上面１２０ａから露出されたダイパッド部１１１上に搭載される。半導体チップ１３０の上面１３０ａには半導体チップ１３０に形成される半導体素子（図示せず）と電気的に接続されている電極パッド１３１が設けられている。半導体チップ１３０は、一般的な回路素子が形成された半導体チップであっても良い。しかしながら、より好ましくは中空構造の半導体装置でなければ実装できない、例えば加速度センサに代表されるようなＭＥＭＳ技術を用いたマイクロマシニングセンサが形成された半導体チップが望まれる。   The semiconductor chip 130 is mounted on the die pad portion 111 exposed from the upper surface 120 a of the pedestal portion 120. An electrode pad 131 that is electrically connected to a semiconductor element (not shown) formed on the semiconductor chip 130 is provided on the upper surface 130 a of the semiconductor chip 130. The semiconductor chip 130 may be a semiconductor chip on which general circuit elements are formed. However, a semiconductor chip on which a micromachining sensor using a MEMS technology represented by, for example, an acceleration sensor, which can be mounted only by a semiconductor device having a hollow structure, is desired.

ワイヤ１４０は、電極パッド１３１とインナーリード１１２の上面１１２ａとを接続し、半導体チップ１３０に形成される半導体素子とリード部１１４とを電気的に接続している。ワイヤ１４０は導電性の金属によって形成され、例えば金（Ａｕ）やアルミニウム（Ａｌ）等の材料が用いられる。ワイヤ１４０は一般的なワイヤボンディングによって形成される。また、図２に示すように、ワイヤ１４０の高さを抑制する目的で、ワイヤ１４０を形成した後に配線高調整冶具２１０を用いてワイヤ１４０を押圧して形成することもできる。このとき、配線高調整冶具２１０によって、ワイヤ１４０は半導体チップ１３０の上面１３０ａに形成される電極パッド１３１上に頂点が形成されるように押圧することによって、ワイヤ１４０の高さを抑制することができる。このようにワイヤ１４０を形成することによりワイヤ１４０の高さを抑制することができるため、それに伴って後述する蓋部１５０の高さを低くすることができ、結果として半導体装置全体の厚さを低くすることができる。さらに電極パッド１３１上に頂点が形成されるように押圧することにより、電極パッド１３１とインナーリード１１２との間に頂点が形成されるように押圧するよりもワイヤ１４０が断線し難くなる。好ましくは配線高調整冶具２１０をワイヤ１４０の湾曲部分であって最高点となっている部分と電極パッド１３１上とを覆うように押圧することによってワイヤ１４０の高さを抑制することが、ここでの目的を効率的に達成できるため望ましい。   The wire 140 connects the electrode pad 131 and the upper surface 112a of the inner lead 112, and electrically connects the semiconductor element formed on the semiconductor chip 130 and the lead portion 114. The wire 140 is formed of a conductive metal, and for example, a material such as gold (Au) or aluminum (Al) is used. The wire 140 is formed by general wire bonding. In addition, as shown in FIG. 2, for the purpose of suppressing the height of the wire 140, the wire 140 can be formed by pressing the wire 140 using the wiring height adjusting jig 210 after the wire 140 is formed. At this time, the height of the wire 140 can be suppressed by pressing the wire 140 so that the apex is formed on the electrode pad 131 formed on the upper surface 130 a of the semiconductor chip 130 by the wiring height adjusting jig 210. it can. Since the height of the wire 140 can be suppressed by forming the wire 140 in this way, the height of the lid 150 described later can be lowered accordingly, and as a result, the thickness of the entire semiconductor device can be reduced. Can be lowered. Further, by pressing the electrode pad 131 so that the apex is formed, the wire 140 is less likely to be disconnected than when the apex is formed so that the apex is formed between the electrode pad 131 and the inner lead 112. Preferably, the height of the wire 140 is suppressed by pressing the wiring height adjusting jig 210 so as to cover the curved portion of the wire 140 that is the highest point and the electrode pad 131. This is desirable because it can efficiently achieve the purpose.

蓋部１５０は、台座部１２０の上面１２０ａに設けられており、蓋部１５０と上面１２０ａとが接する部分はダイパッド１１１とインナーリード１１２が露出する面よりも一段窪んだ構成をしている。これは台座部１２０に蓋部１５０を設ける際に上面１２０ａに対して一部を埋め込むようにして設けることにより構成される。このように構成することにより、蓋部１５０は半導体チップ１３０とリードフレーム１１０のインナーリード１１２とワイヤ１４０とを完全に密閉して覆うことができる。また、蓋部１５０は、半導体チップ１３０とインナーリード１１２とワイヤ１４０とを離間して覆っている。これによって半導体チップ１３０とワイヤ１４０は外部からの衝撃を直接的に受けることがなくなる。さらに、蓋部１５０は台座部１２０に埋め込まれた構成であるため、水分等が入り込むことによる金属部分の腐食等の不具合を低減することができる。蓋部１５０は一般的に蓋として用いられる材料により構成される。本実施例１では、熱可塑性樹脂によって構成される。   The lid portion 150 is provided on the upper surface 120a of the pedestal portion 120, and a portion where the lid portion 150 and the upper surface 120a are in contact with each other has a structure that is one step lower than the surface where the die pad 111 and the inner lead 112 are exposed. This is configured by providing a part of the upper surface 120a so as to be embedded when the lid 150 is provided on the pedestal 120. With this configuration, the lid 150 can completely seal and cover the semiconductor chip 130, the inner lead 112 of the lead frame 110, and the wire 140. The lid 150 covers the semiconductor chip 130, the inner lead 112, and the wire 140 in a spaced manner. As a result, the semiconductor chip 130 and the wire 140 are not directly subjected to external impact. Furthermore, since the lid 150 has a configuration embedded in the pedestal 120, it is possible to reduce problems such as corrosion of metal parts due to moisture entering. The lid 150 is made of a material generally used as a lid. In the present Example 1, it is comprised with a thermoplastic resin.

切断面１６０は、台座部１２０と蓋部１５０とに亘って側面に構成される。切断面１６０は、台座部１２０と蓋部１５０によって構成されるため、台座部１２０と蓋部１５０との境界線が生じるが、台座部１２０と蓋部１５０の接続面は段差を介して台座部１２０の上面１２０ａと接続されるため、上述するように水分等が半導体装置の内部に入り込みにくい構造となる。   The cut surface 160 is formed on the side surface across the pedestal portion 120 and the lid portion 150. Since the cutting surface 160 includes the pedestal part 120 and the lid part 150, a boundary line between the pedestal part 120 and the lid part 150 is generated. Since it is connected to the upper surface 120a of 120, the structure is such that moisture or the like hardly enters the semiconductor device as described above.

本発明の実施例１に関する半導体装置によれば、中空構造を有する半導体装置であるため、例えば加速度センサのようなシリコン構造体を有する半導体チップであっても良好に搭載することができる。また、セラミックヘッダーを用いずに構成するため安価な中空構造を有する半導体装置を形成することができる。さらに、台座部と蓋部とにより切断面が形成されるため、水分等に起因する不具合が生じる虞を低減することができる。   Since the semiconductor device according to the first embodiment of the present invention is a semiconductor device having a hollow structure, even a semiconductor chip having a silicon structure such as an acceleration sensor can be mounted satisfactorily. In addition, since it is configured without using a ceramic header, an inexpensive semiconductor device having a hollow structure can be formed. Furthermore, since a cut surface is formed by the pedestal portion and the lid portion, it is possible to reduce the possibility of problems caused by moisture or the like.

また、本発明の実施例１の変形例として図３のような構成であってもよい。図３は半導体チップ１３０に変えて複数の半導体チップを搭載した例である。例えば第１の半導体チップ３１０として加速度センサチップを、第２の半導体チップ３２０として加速度センサを制御する制御チップを、第３の半導体チップ３３０としてメモリチップをそれぞれ搭載したものであっても良い。これら第１の半導体チップ３１０、第２の半導体チップ３２０、第３の半導体チップ３３０は、上記例示のみならず種々の半導体チップを積層したものであっても良い。このように複数の半導体チップを搭載することによって１つ１つを個別に実装する必要がないため安価に実装することができ、半導体装置を実装する実装基板の面積を友好的に利用した実装となる。   Moreover, a configuration as shown in FIG. 3 may be used as a modification of the first embodiment of the present invention. FIG. 3 shows an example in which a plurality of semiconductor chips are mounted in place of the semiconductor chip 130. For example, an acceleration sensor chip may be mounted as the first semiconductor chip 310, a control chip for controlling the acceleration sensor as the second semiconductor chip 320, and a memory chip as the third semiconductor chip 330. The first semiconductor chip 310, the second semiconductor chip 320, and the third semiconductor chip 330 may be formed by stacking various semiconductor chips as well as the above examples. By mounting a plurality of semiconductor chips in this way, it is not necessary to mount each one individually, so that it can be mounted at a low cost, and the mounting using the area of the mounting substrate on which the semiconductor device is mounted is friendly. Become.

［半導体装置の製造方法］
以下、図４（ｓ）〜図４（ｇ）を用いて本発明の実施例１に関する半導体装置の製造方法について説明する。 [Method for Manufacturing Semiconductor Device]
Hereinafter, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.

図４（ａ）に示すように、ダイパッド部４１１と、インナーリード４１２とアウターリード４１３とからなるリード部４１４とにより構成されるリードフレーム４１０を準備する。ここで、リードフレーム４１０は、複数のリードフレーム４１０がマトリクス状にアウターリード４１３で接続されている。すなわち、図４（ａ）はその中で２つのリードフレーム４１０が接続した場合について例示するに過ぎない。接続される２つのアウターリード４１３の間には後述する個片化する工程で切断するダイシング領域４１５が画成される。また、リード部４１４はインナーリード４１２とアウターリード４１３とが段差を生じるように折り曲げられて構成される。   As shown in FIG. 4A, a lead frame 410 composed of a die pad portion 411 and a lead portion 414 composed of an inner lead 412 and an outer lead 413 is prepared. Here, the lead frame 410 has a plurality of lead frames 410 connected by outer leads 413 in a matrix. That is, FIG. 4A only illustrates the case where two lead frames 410 are connected. Between the two outer leads 413 to be connected, a dicing region 415 to be cut in a process of dividing into pieces described later is defined. The lead portion 414 is configured by bending the inner lead 412 and the outer lead 413 so that a step is generated.

図４（ｂ）に示すように、リードフレーム４１０のダイパッド部４１１に半導体チップ４３０を搭載する。ここで半導体チップ４３０の上面４３０ａには半導体チップ４３０に形成される半導体素子（図示せず）と電気的に接続される電極パッド４３１が設けられている。このとき図３に示すように複数の半導体チップを搭載してもよい。   As shown in FIG. 4B, the semiconductor chip 430 is mounted on the die pad portion 411 of the lead frame 410. Here, an electrode pad 431 that is electrically connected to a semiconductor element (not shown) formed on the semiconductor chip 430 is provided on the upper surface 430 a of the semiconductor chip 430. At this time, a plurality of semiconductor chips may be mounted as shown in FIG.

図４（ｃ）に示すように、半導体チップ４３０の上面４３０ａに設けられる電極パッド４３１と、リードフレーム４１０のインナーリード４１２とを接続するワイヤ４４０を設ける。ここで、ワイヤ４４０を設けた後に図２に示すように配線高調整冶具を用いてワイヤ４４０を押圧する押圧処理を行っても良い。押圧処理を行うことによりワイヤ４４０の高さを抑制することができる。このとき、図３に示すように複数の半導体チップを搭載した場合にはそれら複数の半導体チップを電気的に接続するワイヤをさらに設ける。   As shown in FIG. 4C, a wire 440 that connects the electrode pad 431 provided on the upper surface 430 a of the semiconductor chip 430 and the inner lead 412 of the lead frame 410 is provided. Here, after the wire 440 is provided, a pressing process of pressing the wire 440 using a wiring height adjusting jig as shown in FIG. 2 may be performed. By performing the pressing process, the height of the wire 440 can be suppressed. At this time, when a plurality of semiconductor chips are mounted as shown in FIG. 3, a wire for electrically connecting the plurality of semiconductor chips is further provided.

図４（ｄ）に示すように、凹部に液体の液状樹脂４２１を流入させた金型４７０に半導体チップ４３０が搭載されたリードフレーム４１０を浸す。このとき、液状樹脂は、リードフレーム４１０のダイパッド部４１１の上面４１１ａとインナーリード４１２の上面４１２ａとが露出されるように液面の高さを設定する。ここで液状樹脂４２１は完全な液状ではなくゲル状の粘度を有したものを用いても良い。   As shown in FIG. 4D, the lead frame 410 on which the semiconductor chip 430 is mounted is immersed in a mold 470 in which a liquid liquid resin 421 is flowed into the recess. At this time, the liquid level of the liquid resin is set so that the upper surface 411a of the die pad portion 411 of the lead frame 410 and the upper surface 412a of the inner lead 412 are exposed. Here, the liquid resin 421 may be a resin that is not completely liquid but has a gel-like viscosity.

図４（ｅ）に示すように、液体の液状樹脂４２１上に蓋部４５０を搭載する。蓋部４５０は、側面がダイシング領域４１５を覆うように構成され、半導体チップ４３０とインナーリード４１２とワイヤ４４０を離間して覆うように構成される。このとき、蓋部４５０は複数の蓋部が接合されて一体となって構成されていても良い。ここで蓋部４５０と液状樹脂４２１との接合面は、液状樹脂４２１は液体であるため搭載された蓋部４５０の接合面は液状樹脂４２１の表面よりも沈んだ構成となっている。   As shown in FIG. 4E, a lid 450 is mounted on a liquid liquid resin 421. The lid portion 450 is configured such that the side surface covers the dicing region 415, and is configured to cover the semiconductor chip 430, the inner lead 412, and the wire 440 separately. At this time, the lid 450 may be configured integrally by joining a plurality of lids. Here, the joint surface between the lid 450 and the liquid resin 421 has a configuration in which the joint surface of the lid 450 mounted thereon is sunk more than the surface of the liquid resin 421 because the liquid resin 421 is liquid.

図４（ｆ）に示すように、加熱することによって液状樹脂４２１を硬化させて台座部４２０を設ける。このとき蓋部４５０と液状樹脂４２１との接合面が液状樹脂４２１の表面よりも沈んだ構成となっているため、蓋部４５０と台座部４２０との接合面は台座部４２０の上面４２０ａに対して一部を埋め込むようにして設けられる。このように構成することにより蓋部４５０は半導体チップ４３０とリードフレーム４１０のインナーリード４１２とワイヤ４４０とを完全に密閉して覆うことができる。また、台座部４２０の下面４２０ｂは、アウターリード４１３の下面４１３ｂが露出するようにして構成されている。アウターリード４１３の下面４１３ｂを露出する方法としては、金型４７０の凹部底面にアウターリード４１３の下面４１３ｂを接触させて液状樹脂４２１を硬化させることにより形成する方法、または金型４７０の凹部底面から所定の距離だけアウターリード４１３の下面４１３ｂを離間させて液状樹脂４２１を硬化させた後に、台座部４２０の下面４２０ｂを研磨することによりアウターリード４１３の下面４１３ｂを露出させる方法とがあり、これら方法は適宜選択して用いることができる。   As shown in FIG. 4 (f), the liquid resin 421 is cured by heating to provide the pedestal 420. At this time, since the joint surface between the lid 450 and the liquid resin 421 is sunk more than the surface of the liquid resin 421, the joint surface between the lid 450 and the pedestal 420 is relative to the upper surface 420a of the pedestal 420. Provided to be partially embedded. With this configuration, the lid 450 can completely cover and cover the semiconductor chip 430, the inner leads 412 of the lead frame 410, and the wires 440. Further, the lower surface 420b of the pedestal portion 420 is configured such that the lower surface 413b of the outer lead 413 is exposed. As a method of exposing the lower surface 413b of the outer lead 413, a method of forming the liquid resin 421 by curing the liquid resin 421 by bringing the lower surface 413b of the outer lead 413 into contact with the bottom surface of the concave portion of the mold 470, or from the bottom surface of the concave portion of the mold 470. These methods include exposing the lower surface 413b of the outer lead 413 by polishing the lower surface 420b of the pedestal 420 after the lower surface 413b of the outer lead 413 is separated by a predetermined distance to cure the liquid resin 421. Can be appropriately selected and used.

図４（ｇ）に示すように、ダイシング領域４１５をブレードによってダイシングすることによりそれぞれの半導体装置に個片化する。このとき、半導体装置の側面に切断面４６０が形成される。   As shown in FIG. 4G, the dicing region 415 is diced with a blade to be separated into individual semiconductor devices. At this time, a cut surface 460 is formed on the side surface of the semiconductor device.

本願発明の実施例１に関する半導体装置の製造方法によれば、中空構造を有する半導体装置の製造方法であるため、例えば加速度センサのようなシリコン構造体を有する半導体チップであっても良好に搭載することができる。また、セラミックヘッダーを用いずに液状樹脂によって形成するためより安価な中空構造を有する半導体装置を形成することができる。また、リードフレームに半導体チップを搭載して製造されるため、セラミックヘッダーのように一つ一つについて半導体装置を形成するのではなく、複数の半導体装置を一括して形成することができる。特許文献１に記載される半導体装置において、基台６０４は一つ一つ形成されるため、連続して半導体装置を製造することは困難である。また、文献１に記載される半導体装置は樹脂を硬化させて基台６０４を形成した後にプラスチックリッド６０６を接着することによって半導体装置を製造するが、本発明では台座部の形成と台座部と蓋部の接着を同時に行うことができるため製造工程を簡易化することができるとともに工程削減により、より安価に半導体装置を製造することができる。   Since the semiconductor device manufacturing method according to the first embodiment of the present invention is a method of manufacturing a semiconductor device having a hollow structure, even a semiconductor chip having a silicon structure such as an acceleration sensor is mounted satisfactorily. be able to. In addition, since it is formed of a liquid resin without using a ceramic header, a cheaper semiconductor device having a hollow structure can be formed. Moreover, since the semiconductor chip is mounted on the lead frame, it is possible to form a plurality of semiconductor devices at once instead of forming the semiconductor devices one by one like a ceramic header. In the semiconductor device described in Patent Document 1, since the bases 604 are formed one by one, it is difficult to continuously manufacture the semiconductor devices. In addition, the semiconductor device described in Document 1 is manufactured by curing a resin to form a base 604 and then bonding a plastic lid 606. In the present invention, however, the pedestal is formed and the pedestal and lid are formed. Since the parts can be bonded simultaneously, the manufacturing process can be simplified and the semiconductor device can be manufactured at a lower cost by reducing the number of processes.

本発明の実施例１における半導体装置の断面図。Sectional drawing of the semiconductor device in Example 1 of this invention. 本発明の実施例１における半導体装置の部分拡大図。1 is a partially enlarged view of a semiconductor device according to Embodiment 1 of the present invention. 本発明の実施例１における半導体装置の変形例を示す図。FIG. 6 is a diagram illustrating a modification of the semiconductor device according to the first embodiment of the present invention. 本発明の実施例１における半導体装置の製造方法を説明する図。The figure explaining the manufacturing method of the semiconductor device in Example 1 of this invention. 本発明の実施例１における半導体装置の製造方法を説明する図。The figure explaining the manufacturing method of the semiconductor device in Example 1 of this invention. 従来のセラミックパッケージの断面図Cross-sectional view of a conventional ceramic package 従来の半導体装置の断面図。Sectional drawing of the conventional semiconductor device.

符号の説明Explanation of symbols

１１０，４１０、６０１ … リードフレーム
１１１、４１１ … ダイパッド部
１１１ａ、４１１ａ … ダイパッド部の上面
１１２，４１２、６０２ … インナーリード
１１２ａ、４１２ａ … インナーリードの上面
１１３，４１３、６０３ … アウターリード
１１３ｂ、４１３ｂ … アウターリードの下面
１１４，４１４ … リード部
１２０、４２０ … 台座部
１２０ａ、４２０ａ … 台座部の上面
１２０ｂ、４２０ｂ … 台座部の下面
１３０，４３０、５０５、６０５ … 半導体チップ
１３０ａ、４３０ａ … 半導体チップの上面
１３１、４３１ … 電極パッド
３１０ … 第１の半導体チップ
３２０ … 第２の半導体チップ
３３０ … 第３の半導体チップ
１４０、４４０、５０６ … ワイヤ
１５０，４５０、５０８ … 蓋部
１６０，４６０ … 切断面
４１５ … ダイシング領域
４２１ … 液状樹脂
４７０ … 金型
５０１ … セラミックヘッダー
５０２ … 内部導電材
５０３ … 外部導電材
５０４ … 導電部
５０７ … 接着剤
６０４ … 基台
６０６ … プラスチックリッド 110, 410, 601... Lead frame 111, 411... Die pad portion 111a, 411a... Upper surface 112, 412, 602 ... Inner lead 112a, 412a ... Inner lead upper surface 113, 413, 603 ... Outer lead 113b, 413b. Outer lead lower surface 114, 414 ... Lead portion 120, 420 ... Base portion 120a, 420a ... Base portion upper surface 120b, 420b ... Base portion lower surface 130, 430, 505, 605 ... Semiconductor chip 130a, 430a ... Semiconductor chip upper surface 131, 431 ... electrode pad 310 ... first semiconductor chip 320 ... second semiconductor chip 330 ... third semiconductor chip 140, 440, 506 ... wire 150, 450, 508 ... lid 160, 460 ... cut surface 41 DESCRIPTION OF SYMBOLS 5 ... Dicing area | region 421 ... Liquid resin 470 ... Mold 501 ... Ceramic header 502 ... Internal conductive material 503 ... External conductive material 504 ... Conductive part 507 ... Adhesive 604 ... Base 606 ... Plastic lid

Claims (7)

ダイパッド部と、該ダイパッドの周辺に設けられるインナーリードと該インナーリードに隣接するアウターリードとからなるリード部とを有するリードフレームと、
上面及び該上面に対向する下面を有する台座部であって、該台座部の該上面は前記ダイパッド部と前記リード部の前記インナーリードを露出させ、該下面は前記リード部の前記アウターリードを露出させるように設けられた熱硬化性樹脂からなる台座部と、
前記ダイパッド部上に搭載され、電極パッドを有する半導体チップと、
前記半導体チップの前記電極パッドと前記インナーリードとを電気的に接続するワイヤと、
前記台座部に設けられ、前記半導体チップと前記インナーリードと前記ワイヤとを離間して覆う蓋部と、
前記蓋部と前記台座部に亘って形成される切断面と、
を有することを特徴とする半導体装置。 A lead frame having a die pad portion, and a lead portion comprising an inner lead provided around the die pad and an outer lead adjacent to the inner lead;
A pedestal portion having an upper surface and a lower surface facing the upper surface, wherein the upper surface of the pedestal portion exposes the inner leads of the die pad portion and the lead portion, and the lower surface exposes the outer leads of the lead portion. A pedestal made of a thermosetting resin provided to allow
A semiconductor chip mounted on the die pad portion and having an electrode pad;
A wire for electrically connecting the electrode pad of the semiconductor chip and the inner lead;
A lid that is provided on the pedestal and covers the semiconductor chip, the inner lead, and the wire separately;
A cut surface formed across the lid and the pedestal;
A semiconductor device comprising: 請求項１に記載の半導体装置において、
前記切断面は、ダイシングによって設けられる切断面であることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the cut surface is a cut surface provided by dicing. 請求項１又は請求項２に記載の半導体装置において、
前記ワイヤは前記電極パッド上に該ワイヤの頂点が形成されるように設けられることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The semiconductor device according to claim 1, wherein the wire is provided so that a vertex of the wire is formed on the electrode pad. ダイパッド部と、該ダイパッド部の周辺に設けられるインナーリードと該インナーリードに隣接するアウターリードとからなるリード部とを有するリードフレームを準備する工程と、
前記ダイパッド部上に電極パッドを有する半導体チップを搭載する工程と、
前記半導体チップの電極パッドと前記インナーリードとを電気的に接続するワイヤを設ける工程と、
前記ダイパッド部と前記インナーリードが露出するようにリードフレームを液状樹脂に浸す工程と、
前記半導体チップと前記インナーリードと前記ワイヤを離間して覆う蓋部を液状樹脂上に搭載する工程と、
前記液状樹脂を硬化させることにより、前記ダイパッド部と前記インナーリード部とが露出されるとともに前記蓋部が固定された上面を有する台座部を形成する工程と、
前記台座部と前記蓋部とに亘って切断面を形成することによって個片化する工程と、
を有することを特徴とする半導体装置の製造方法。 Preparing a lead frame having a die pad portion, a lead portion including an inner lead provided around the die pad portion and an outer lead adjacent to the inner lead;
Mounting a semiconductor chip having an electrode pad on the die pad portion;
Providing a wire for electrically connecting the electrode pad of the semiconductor chip and the inner lead;
Soaking the lead frame in a liquid resin so that the die pad portion and the inner lead are exposed;
Mounting a lid on the liquid resin to cover the semiconductor chip, the inner lead, and the wire separately;
Curing the liquid resin to expose the die pad portion and the inner lead portion and forming a pedestal portion having an upper surface to which the lid portion is fixed;
A step of dividing into pieces by forming a cut surface across the pedestal portion and the lid portion;
A method for manufacturing a semiconductor device, comprising: 請求項４に記載の半導体装置の製造方法において、
前記液状樹脂は熱硬化性樹脂であることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The method for manufacturing a semiconductor device, wherein the liquid resin is a thermosetting resin. 請求項４または請求項５に記載の半導体装置の製造方法において、
前記個片化する工程は、ダイシングによって切断面が形成されることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 or 5,
The method for manufacturing a semiconductor device is characterized in that the step of dividing into pieces forms a cut surface by dicing. 請求項４乃至請求項６のいずれか１つに記載の半導体装置の製造方法において、
前記ワイヤを設ける工程は、前記電極パッド上に該ワイヤの頂点が形成されるように配線高調整冶具を用いて押圧する押圧処理を含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 4 to 6,
The step of providing the wire includes a pressing process of pressing using a wiring height adjusting jig so that the apex of the wire is formed on the electrode pad.
JP2005344449A 2005-11-29 2005-11-29 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4917305B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344449A JP4917305B2 (en) 2005-11-29 2005-11-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344449A JP4917305B2 (en) 2005-11-29 2005-11-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007150103A true JP2007150103A (en) 2007-06-14
JP4917305B2 JP4917305B2 (en) 2012-04-18

Family

ID=38211114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344449A Expired - Fee Related JP4917305B2 (en) 2005-11-29 2005-11-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4917305B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984453A (en) * 1982-11-04 1984-05-16 Nec Corp Thin type semiconductor device
JPH06104305A (en) * 1992-09-18 1994-04-15 Nippon Steel Corp Semiconductor mounting device or mounting line
JPH06291245A (en) * 1993-03-31 1994-10-18 Sony Corp Semiconductor device
JP2002368028A (en) * 2001-06-13 2002-12-20 Nec Corp Semiconductor package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984453A (en) * 1982-11-04 1984-05-16 Nec Corp Thin type semiconductor device
JPH06104305A (en) * 1992-09-18 1994-04-15 Nippon Steel Corp Semiconductor mounting device or mounting line
JPH06291245A (en) * 1993-03-31 1994-10-18 Sony Corp Semiconductor device
JP2002368028A (en) * 2001-06-13 2002-12-20 Nec Corp Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JP4917305B2 (en) 2012-04-18

Similar Documents

Publication Publication Date Title
KR100393448B1 (en) Semiconductor package and method for manufacturing the same
US20070007634A1 (en) Method for manufacturing semiconductor chip package
US20170141014A1 (en) Semiconductor package with integrated heatsink
JP2011077278A (en) Semiconductor device, and method of manufacturing the same
JP2006100636A (en) Method of manufacturing semiconductor device
US20200343168A1 (en) Lead stabilization in semiconductor packages
JP4307362B2 (en) Semiconductor device, lead frame, and lead frame manufacturing method
KR100271657B1 (en) Column lead package and manufacturing method thereof
US11037866B2 (en) Semiconductor device and method of manufacturing the same
JP5497030B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN111048468B (en) Laminate of electronic component and method for manufacturing the same
JP4917305B2 (en) Semiconductor device and manufacturing method thereof
JP2009200175A (en) Semiconductor device and manufacturing method thereof
JPH09107062A (en) Semiconductor device and manufacture thereof
JP3303825B2 (en) Method for manufacturing semiconductor device
JP4033969B2 (en) Semiconductor package, manufacturing method thereof and wafer carrier
CN111033704B (en) Integrated circuit package with stress directing material
KR100548575B1 (en) method of forming a semiconductor chip package
JP2006222259A (en) Semiconductor device and manufacturing method thereof
JP4453009B2 (en) Semiconductor device and manufacturing method thereof
KR20010087444A (en) Stacked buttom leaded plastic package and manufacturing method thereof
JP2006049398A (en) Method for manufacturing resin-sealed semiconductor device, sealing fixture therefor, and lead frame
JP2008283213A (en) Semiconductor device and method for manufacturing semiconductor device
JP2007035853A (en) Method of manufacturing semiconductor device
KR20060074712A (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4917305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees