JP2007143277A - Drive circuit for piezoelectric elements and liquid discharging device - Google Patents

Drive circuit for piezoelectric elements and liquid discharging device Download PDF

Info

Publication number
JP2007143277A
JP2007143277A JP2005333027A JP2005333027A JP2007143277A JP 2007143277 A JP2007143277 A JP 2007143277A JP 2005333027 A JP2005333027 A JP 2005333027A JP 2005333027 A JP2005333027 A JP 2005333027A JP 2007143277 A JP2007143277 A JP 2007143277A
Authority
JP
Japan
Prior art keywords
capacitor
drive signal
transistor
potential
auxiliary drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005333027A
Other languages
Japanese (ja)
Inventor
Noboru Tamura
登 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005333027A priority Critical patent/JP2007143277A/en
Publication of JP2007143277A publication Critical patent/JP2007143277A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the power consumption of a drive circuit for piezoelectric elements. <P>SOLUTION: The drive circuit for piezoelectric elements includes: a transistor that amplifies a reference signal inputted to a control terminal to generate a driving signal for operating multiple piezoelectric elements, and outputs it from an output terminal; an LC resonance circuit in which a capacitor whose capacitance is varied and an inductance are connected in series; an auxiliary driving signal generation circuit that generates an auxiliary driving signal by resonance of this LC resonance circuit, and supplies this auxiliary driving signal to the current supply terminal of the transistor for amplifying the reference signal; and a controller that varies the capacitance of the capacitor according to the number of piezoelectric elements to be operated. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、圧電素子を駆動するための駆動信号を生成する圧電素子の駆動回路および液体吐出装置に関する。   The present invention relates to a drive circuit for a piezoelectric element that generates a drive signal for driving a piezoelectric element, and a liquid ejection apparatus.

インクジェットプリンタには、ノズルからインクを吐出する動作を行う圧電素子が設けられている。この圧電素子は、インクジェットプリンタ以外にも、他の様々な機器で使用されている。このような圧電素子を備えたインクジェットプリンタをはじめとする各種機器には、圧電素子を駆動するための駆動回路が設けられている。   Inkjet printers are provided with piezoelectric elements that perform the operation of ejecting ink from nozzles. The piezoelectric element is used in various other devices besides the ink jet printer. Various devices including an ink jet printer provided with such a piezoelectric element are provided with a drive circuit for driving the piezoelectric element.

この圧電素子の駆動回路は、一般に、圧電素子を駆動するための駆動信号を生成して圧電素子に出力する。この駆動回路では、圧電素子を駆動するための駆動信号を生成するためにトランジスタを備え、当該トランジスタにより電流増幅を行って駆動信号を生成している（特許文献１、２参照）。
特開昭６３−２５０４９号公報 特開平１１−３２０８７２号公報 This drive circuit for a piezoelectric element generally generates a drive signal for driving the piezoelectric element and outputs it to the piezoelectric element. This drive circuit includes a transistor for generating a drive signal for driving the piezoelectric element, and generates a drive signal by performing current amplification with the transistor (see Patent Documents 1 and 2).
JP-A 63-25049 JP 11-320872 A

しかしながら、このように駆動信号を生成するためにトランジスタにより電流増幅を行った場合に、次のような問題が発生していた。つまり、それは、駆動回路、更に特定すればトランジスタの消費電力が非常に大きいという問題である。要するに、駆動回路の消費電力が大きいと、機器の使用電力増加になってしまい、電源を強力にしなければならないという機器自体の問題や、環境に影響を及ぼす虞があるといった問題になる。また、トランジスタの消費電力が大きいと、トランジスタから多大な熱が発生し、周囲が高温状態になり悪影響を及ぼすといった不具合が生じる虞があった。   However, when current amplification is performed by a transistor in order to generate a drive signal in this way, the following problem has occurred. That is, it is a problem that the power consumption of the drive circuit, more specifically, the transistor is very large. In short, if the power consumption of the drive circuit is large, the power consumption of the device will increase, and there will be a problem with the device itself that the power supply must be made strong, and there is a possibility of affecting the environment. In addition, when the power consumption of the transistor is large, there is a risk that a great amount of heat is generated from the transistor, and the surroundings become a high temperature state and adversely affects.

本発明は、このような事情に鑑みてなされたものであって、その目的は、圧電素子の駆動回路の消費電力の低減を図ることにある。   The present invention has been made in view of such circumstances, and an object thereof is to reduce the power consumption of the drive circuit of the piezoelectric element.

前記目的を達成するための主たる発明は、
制御端子に入力される基準信号を増幅して、複数の圧電素子を動作させるための駆動信号を生成して出力端子から出力するトランジスタと、
静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
を備えたことを特徴とする圧電素子の駆動回路である。 The main invention for achieving the object is as follows:
A transistor that amplifies a reference signal input to the control terminal, generates a drive signal for operating a plurality of piezoelectric elements, and outputs it from the output terminal;
An LC resonance circuit having a capacitor whose capacitance is changed and an inductance are connected in series. An auxiliary drive signal is generated by resonance of the LC resonance circuit, and the auxiliary drive signal is amplified by the reference signal. An auxiliary drive signal generation circuit for supplying to the current supply terminal of the transistor,
A controller for changing the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
A drive circuit for a piezoelectric element.

本発明の他の特徴は、本明細書及び添付図面の記載により明らかにする。   Other features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。   At least the following matters will become apparent from the description of the present specification and the accompanying drawings.

制御端子に入力される基準信号を増幅して、複数の圧電素子を動作させるための駆動信号を生成して出力端子から出力するトランジスタと、
静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
を備えたことを特徴とする圧電素子の駆動回路。 A transistor that amplifies a reference signal input to the control terminal, generates a drive signal for operating a plurality of piezoelectric elements, and outputs it from the output terminal;
An LC resonance circuit having a capacitor whose capacitance is changed and an inductance are connected in series. An auxiliary drive signal is generated by resonance of the LC resonance circuit, and the auxiliary drive signal is amplified by the reference signal. An auxiliary drive signal generation circuit for supplying to the current supply terminal of the transistor,
A controller for changing the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
A drive circuit for a piezoelectric element, comprising:

このような圧電素子の駆動回路にあっては、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路の共振によって生成した補助駆動信号をトランジスタの電流供給端子に供給することで、トランジスタの消費電力の低減を図ることができる。さらに、コントローラによりコンデンサの静電容量を、動作させる圧電素子の数に応じて変更することができるから、コンデンサの静電容量を適切に設定することができる。これにより、補助駆動信号生成回路の消費電力の抑制を図ることができる。   In such a piezoelectric element drive circuit, the auxiliary drive signal generated by the resonance of the LC resonance circuit in which the inductance and the capacitor are connected in series is supplied to the transistor current supply terminal, so that the power consumption of the transistor Can be reduced. Furthermore, since the capacitance of the capacitor can be changed by the controller according to the number of piezoelectric elements to be operated, the capacitance of the capacitor can be set appropriately. Thereby, the power consumption of the auxiliary drive signal generation circuit can be suppressed.

かかる圧電素子の駆動回路にあっては、前記補助駆動信号生成回路は、前記補助駆動信号として、前記トランジスタの消費電力を低減するために電位波形が定められた信号を生成しても良い。このような補助駆動信号を補助駆動信号生成回路が生成することにより、トランジスタの消費電力のより大きな低減を図ることができる。   In such a piezoelectric element drive circuit, the auxiliary drive signal generation circuit may generate a signal having a potential waveform determined as the auxiliary drive signal in order to reduce power consumption of the transistor. When the auxiliary drive signal generation circuit generates such an auxiliary drive signal, the power consumption of the transistor can be further reduced.

また、かかる圧電素子の駆動回路にあっては、前記補助駆動信号生成回路は、前記補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成しても良い。このような補助駆動信号を補助駆動信号生成回路が生成することにより、トランジスタの消費電力の低減を十分に図ることができる。   In the driving circuit of the piezoelectric element, the auxiliary driving signal generation circuit may increase the potential prior to the potential increase of the reference signal and decrease the potential of the reference signal as the auxiliary driving signal. A signal whose potential drops in advance may be generated. When the auxiliary drive signal generation circuit generates such an auxiliary drive signal, the power consumption of the transistor can be sufficiently reduced.

また、かかる圧電素子の駆動回路にあっては、前記補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有しても良い。このような電位波形を補助駆動信号が有していれば、トランジスタの消費電力のより大きな低減を図ることができる。   In the piezoelectric element drive circuit, the auxiliary drive signal may have a potential waveform approximate to the potential waveform of the reference signal. If the auxiliary drive signal has such a potential waveform, the power consumption of the transistor can be further reduced.

また、かかる圧電素子の駆動回路にあっては、前記トランジスタとして、相補的に接続されたトランジスタ対を備えていても良い。このようなトランジスタ対を備えれば、基準信号の増幅を十分に行うことができる。   In addition, the piezoelectric element drive circuit may include a pair of transistors connected complementarily as the transistor. With such a transistor pair, the reference signal can be sufficiently amplified.

また、かかる圧電素子の駆動回路にあっては、前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成されても良い。このような構成により、基準信号の増幅を効率よく行うことができる。   In the piezoelectric element drive circuit, the transistor pair may be composed of an NPN transistor and a PNP transistor whose emitter terminals are connected to each other. With such a configuration, the reference signal can be amplified efficiently.

また、かかる圧電素子の駆動回路にあっては、前記トランジスタがバイポーラトランジスタであっても良い。このようにトランジスタがバイポーラトランジスタであることで、基準信号の増幅を簡単に行うことができる。   In the piezoelectric element driving circuit, the transistor may be a bipolar transistor. As described above, since the transistor is a bipolar transistor, the reference signal can be easily amplified.

また、かかる圧電素子の駆動回路にあっては、前記コンデンサの端子間電圧が、前記補助駆動信号として前記トランジスタの電流供給端子に供給されても良い。このようにコンデンサの端子間電圧が、前記補助駆動信号としてトランジスタの電流供給端子に供給されれば、ＬＣ回路の共振により生成した補助駆動信号を簡単にトランジスタの電流供給端子に供給することができる。   In the piezoelectric element driving circuit, the voltage across the capacitor may be supplied to the current supply terminal of the transistor as the auxiliary driving signal. Thus, if the voltage between the terminals of the capacitor is supplied to the current supply terminal of the transistor as the auxiliary drive signal, the auxiliary drive signal generated by the resonance of the LC circuit can be easily supplied to the current supply terminal of the transistor. .

また、かかる圧電素子の駆動回路にあっては、前記インダクタンスを複数備えていても良い。このようにインダクタンスを複数備えれば、トランジスタの消費電力の低減を図れる補助駆動信号の生成を簡単に行うことができる。   In addition, the piezoelectric element drive circuit may include a plurality of the inductances. If a plurality of inductances are provided as described above, an auxiliary drive signal that can reduce the power consumption of the transistor can be easily generated.

また、かかる圧電素子の駆動回路にあっては、前記インダクタンスには、それぞれ異なるタイミングにて電流が流れても良い。このように各インダクタンスにそれぞれ異なるタイミングにて電流が流れることで、トランジスタの消費電力の低減を図れる補助駆動信号の生成を簡単に行うことができる。   Further, in such a piezoelectric element drive circuit, currents may flow through the inductances at different timings. In this way, current flows through each inductance at different timings, so that it is possible to easily generate an auxiliary drive signal that can reduce the power consumption of the transistor.

また、かかる圧電素子の駆動回路にあっては、前記インダクタンスに電流を流すタイミングを設定するためのスイッチ素子を備えても良い。このようなスイッチ素子を備えれば、インダクタンスに電流を流すタイミングを簡単に設定することができる。   In addition, the piezoelectric element drive circuit may include a switch element for setting a timing for supplying a current to the inductance. If such a switch element is provided, it is possible to easily set the timing of flowing a current through the inductance.

また、かかる圧電素子の駆動回路にあっては、前記スイッチ素子として、前記コンデンサを充電するために使用される第１のスイッチ素子と、前記コンデンサを放電するために使用される第２のスイッチ素子とを備えても良い。このような第１のスイッチ素子および第２のスイッチ素子を備えれば、コンデンサの充放電を簡単に行うことができる。   In the driving circuit of the piezoelectric element, as the switch element, a first switch element used for charging the capacitor and a second switch element used for discharging the capacitor And may be provided. If such a first switch element and a second switch element are provided, the capacitor can be easily charged and discharged.

また、かかる圧電素子の駆動回路にあっては、前記コンデンサを構成するための複数のコンデンサ素子を備えても良い。このようにコンデンサを構成するための複数のコンデンサ素子を備えれば、コンデンサの静電容量を簡単に変更することができる。   In addition, the piezoelectric element drive circuit may include a plurality of capacitor elements for constituting the capacitor. If a plurality of capacitor elements for configuring the capacitor are provided in this way, the capacitance of the capacitor can be easily changed.

また、かかる圧電素子の駆動回路にあっては、前記複数のコンデンサ素子が前記コンデンサを構成するために相互に並列に接続されても良い。このように複数のコンデンサ素子が相互に並列に接続されれば、コンデンサの静電容量をより簡単に変更することができる。   In the piezoelectric element drive circuit, the plurality of capacitor elements may be connected in parallel to each other to form the capacitor. Thus, if a plurality of capacitor elements are connected in parallel to each other, the capacitance of the capacitor can be changed more easily.

また、かかる圧電素子の駆動回路にあっては、前記複数のコンデンサ素子には、それそれスイッチが直列に接続されていても良い。このように複数のコンデンサ素子にそれそれスイッチが直列に接続されれば、相互に並列に接続されるコンデンサ素子を簡単に切り替えることができる。   In the drive circuit for such a piezoelectric element, a switch may be connected in series to each of the plurality of capacitor elements. If the switches are connected in series to the plurality of capacitor elements as described above, the capacitor elements connected in parallel to each other can be easily switched.

また、かかる圧電素子の駆動回路にあっては、前記コントローラは、前記スイッチをそれぞれＯＮ／ＯＦＦ制御することにより前記コンデンサの静電容量を変更しても良い。このようにスイッチがそれぞれコントローラによりＯＮ／ＯＦＦ制御されることで、コンデンサの静電容量を、動作させる圧電素子の数に応じて簡単に変更することができる。   In the piezoelectric element drive circuit, the controller may change the capacitance of the capacitor by ON / OFF controlling the switches. As described above, the switch is ON / OFF controlled by the controller, so that the capacitance of the capacitor can be easily changed according to the number of piezoelectric elements to be operated.

また、かかる圧電素子の駆動回路にあっては、前記圧電素子が、ノズルから液体を吐出する動作を行う素子であっても良い。このように圧電素子がノズルから液体を吐出する動作を行う素子である場合に、トランジスタの消費電力の低減を十分に図ることができる。   In the driving circuit for the piezoelectric element, the piezoelectric element may be an element that performs an operation of discharging a liquid from a nozzle. Thus, when the piezoelectric element is an element that performs an operation of discharging liquid from the nozzle, the power consumption of the transistor can be sufficiently reduced.

（Ａ）制御端子に入力される基準信号を増幅して、複数の圧電素子を動作させるための駆動信号を生成して出力端子から出力するトランジスタと、
（Ｂ）静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
（Ｃ）前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
（Ｄ）を備え、
（Ｅ）前記補助駆動信号生成回路は、前記補助駆動信号として、前記トランジスタの消費電力を低減するために電位波形が定められた信号を生成し、
（Ｆ）前記補助駆動信号生成回路は、前記補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成し、
（Ｇ）前記補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有し、
（Ｈ）前記トランジスタとして、相補的に接続されたトランジスタ対を備え、
（Ｉ）前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成され、
（Ｊ）前記トランジスタがバイポーラトランジスタであり、
（Ｋ）前記コンデンサの端子間電圧が、前記補助駆動信号として前記トランジスタの電流供給端子に供給され、
（Ｌ）前記インダクタンスを複数備え、
（Ｍ）前記インダクタンスには、それぞれ異なるタイミングにて電流が流れ、
（Ｎ）前記インダクタンスに電流を流すタイミングを設定するためのスイッチ素子を備え、
（Ｏ）前記スイッチ素子として、前記コンデンサを充電するために使用される第１のスイッチ素子と、前記コンデンサを放電するために使用される第２のスイッチ素子とを備え、
（Ｐ）前記コンデンサを構成するための複数のコンデンサ素子を備え、
（Ｑ）前記複数のコンデンサ素子が前記コンデンサを構成するために相互に並列に接続され、
（Ｒ）前記複数のコンデンサ素子には、それそれスイッチが直列に接続され、
（Ｓ）前記コントローラは、前記スイッチをそれぞれＯＮ／ＯＦＦ制御することにより前記コンデンサの静電容量を変更し、
（Ｔ）前記圧電素子が、ノズルから液体を吐出する動作を行う素子であることを特徴とする圧電素子の駆動回路。 (A) a transistor that amplifies a reference signal input to the control terminal, generates a drive signal for operating a plurality of piezoelectric elements, and outputs the drive signal from the output terminal;
(B) It has an LC resonance circuit in which a capacitor whose capacitance is changed and an inductance are connected in series, and an auxiliary drive signal is generated by resonance of the LC resonance circuit, and this auxiliary drive signal is used as the reference signal. An auxiliary drive signal generation circuit for supplying current to a current supply terminal of the transistor to amplify
(C) a controller that changes the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
(D)
(E) The auxiliary drive signal generation circuit generates a signal having a potential waveform determined to reduce power consumption of the transistor as the auxiliary drive signal,
(F) The auxiliary drive signal generation circuit generates, as the auxiliary drive signal, a signal whose potential increases prior to the potential increase of the reference signal and whose potential decreases prior to the potential decrease of the reference signal. And
(G) the auxiliary drive signal has a potential waveform approximate to the potential waveform of the reference signal;
(H) The transistor includes a pair of transistors connected in a complementary manner,
(I) The transistor pair is composed of an NPN transistor and a PNP transistor whose emitter terminals are connected to each other,
(J) the transistor is a bipolar transistor;
(K) A voltage between terminals of the capacitor is supplied to the current supply terminal of the transistor as the auxiliary drive signal;
(L) comprising a plurality of the inductances;
(M) Current flows through the inductances at different timings,
(N) comprising a switch element for setting a timing of flowing a current through the inductance;
(O) As the switch element, comprising a first switch element used to charge the capacitor, and a second switch element used to discharge the capacitor,
(P) comprising a plurality of capacitor elements for constituting the capacitor;
(Q) the plurality of capacitor elements are connected in parallel to each other to form the capacitor;
(R) A switch is connected to each of the plurality of capacitor elements in series;
(S) The controller changes the capacitance of the capacitor by ON / OFF controlling the switches,
(T) The piezoelectric element drive circuit, wherein the piezoelectric element is an element that performs an operation of discharging a liquid from a nozzle.

ノズルから液体を吐出する動作をそれぞれ行う複数の圧電素子と、
制御端子に入力される基準信号を増幅して、前記複数の圧電素子に前記動作をさせるための主駆動信号を生成して出力端子から出力するトランジスタと、
静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
を備えたことを特徴とすることを特徴とする液体吐出装置。 A plurality of piezoelectric elements each performing an operation of discharging liquid from a nozzle;
A transistor that amplifies a reference signal input to a control terminal, generates a main drive signal for causing the plurality of piezoelectric elements to perform the operation, and outputs the main drive signal from an output terminal;
An LC resonance circuit having a capacitor whose capacitance is changed and an inductance are connected in series. An auxiliary drive signal is generated by resonance of the LC resonance circuit, and the auxiliary drive signal is amplified by the reference signal. An auxiliary drive signal generation circuit for supplying to the current supply terminal of the transistor,
A controller for changing the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
A liquid ejecting apparatus comprising:

＝＝＝印刷システム１００の構成＝＝＝
＜全体構成＞
まず、印刷装置を印刷システムとともに説明する。ここで、図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体は、液体が吐出される対象となる対象物に相当する。また、以下の説明では、代表的な媒体である用紙を例に挙げて説明する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。この表示装置１２０は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。 === Configuration of Printing System 100 ===
<Overall configuration>
First, the printing apparatus will be described together with a printing system. Here, FIG. 1 is a diagram illustrating the configuration of the printing system 100. The illustrated printing system 100 includes a printer 1 as a printing apparatus and a computer 110 as a printing control apparatus. Specifically, the printing system 100 includes a printer 1, a computer 110, a display device 120, an input device 130, and a recording / reproducing device 140. The printer 1 prints an image on a medium such as paper, cloth, or film. This medium corresponds to an object to which liquid is ejected. In the following description, a sheet that is a typical medium will be described as an example. The computer 110 is communicably connected to the printer 1. In order to cause the printer 1 to print an image, the computer 110 outputs print data corresponding to the image to the printer 1. Computer programs such as application programs and printer drivers are installed in the computer 110. The display device 120 has a display. The display device 120 is for displaying a user interface of a computer program, for example. The input device 130 is a keyboard 131 or a mouse 132, for example. The recording / reproducing device 140 is, for example, a flexible disk drive device 141 or a CD-ROM drive device 142.

＝＝＝コンピュータ１１０＝＝＝
＜コンピュータ１１０の構成＞
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。このメモリ１１４に格納されるコンピュータプログラムとしては、前述したアプリケーションプログラムやプリンタドライバがある。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。 === Computer 110 ===
<Configuration of Computer 110>
FIG. 2 is a block diagram illustrating configurations of the computer 110 and the printer 1. First, the configuration of the computer 110 will be briefly described. The computer 110 includes the recording / reproducing device 140 and the host-side controller 111 described above. The recording / reproducing apparatus 140 is communicably connected to the host-side controller 111, and is attached to the housing of the computer 110, for example. The host-side controller 111 performs various controls in the computer 110, and the display device 120 and the input device 130 described above are also connected to be communicable. The host-side controller 111 includes an interface unit 112, a CPU 113, and a memory 114. The interface unit 112 is interposed between the printer 1 and exchanges data. The CPU 113 is an arithmetic processing unit for performing overall control of the computer 110. The memory 114 is used to secure an area for storing a computer program used by the CPU 113, a work area, and the like, and includes a RAM, an EEPROM, a ROM, a magnetic disk device, and the like. The computer program stored in the memory 114 includes the application program and printer driver described above. The CPU 113 performs various controls according to the computer program stored in the memory 114.

印刷データは、プリンタ１が解釈できる形式のデータである。印刷データには、各種のコマンドデータや画素データが含まれている。ここで、コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータや、搬送量を示すコマンドデータ、排紙を指示するコマンドデータなどがある。また、画素データは、印刷される画像を構成する画素に関するデータである。ここでは、画素データは、印刷される画像を構成する各画素に対応して用紙上に形成されるドットに関するデータ（例えば、階調値）により構成されている。本実施形態では、画素データは２ビットのデータにより構成されている。詳しくは、この画素データには、ドット無し（インクの非吐出）に対応するデータ［００］と、小ドットの形成に対応するデータ［０１］と、中ドットの形成に対応するデータ［１０］と、大ドットの形成に対応するデータ［１１］とがある。すなわち、このプリンタ１では、１画素について４階調で画像を形成するようになっている。   The print data is data in a format that can be interpreted by the printer 1. The print data includes various command data and pixel data. Here, the command data is data for instructing the printer 1 to execute a specific operation. The command data includes, for example, command data for instructing paper feed, command data for indicating the carry amount, and command data for instructing paper discharge. The pixel data is data related to the pixels constituting the image to be printed. Here, the pixel data is constituted by data (for example, gradation values) relating to dots formed on the paper corresponding to each pixel constituting the printed image. In the present embodiment, the pixel data is composed of 2-bit data. Specifically, the pixel data includes data [00] corresponding to no dot (no ink ejection), data [01] corresponding to the formation of small dots, and data [10] corresponding to the formation of medium dots. And data [11] corresponding to the formation of large dots. That is, in the printer 1, an image is formed with four gradations for one pixel.

＝＝＝プリンタ１＝＝＝
＜プリンタ１の構成＞
次に、プリンタ１の構成について説明する。ここで、図３Ａは、本実施形態のプリンタ１の構成を示す図である。図３Ｂは、本実施形態のプリンタ１の構成を説明する側面図である。なお、以下の説明では、図２も参照する。このプリンタ１は、図２に示すように、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、駆動信号生成回路５０、検出器群６０、及び、プリンタ側コントローラ７０を有する。そして、駆動信号生成回路５０とプリンタ側コントローラ７０は共通のコントローラ基板ＣＴＲに実装されている。また、ヘッドユニット４０は、ヘッド制御部ＨＣと、ヘッド４１とを有している。このプリンタ１では、プリンタ側コントローラ７０によって制御対象部、すなわち用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０（ヘッド制御部ＨＣ，ヘッド４１）、及び駆動信号生成回路５０が制御される。すなわち、プリンタ側コントローラ７０は、コンピュータ１１０から受け取った印刷データに基づいて制御対象部を制御し、用紙Ｓに画像を印刷させる。このとき、検出器群６０の各検出器は、プリンタ１内の各部の状態を検出しており、検出結果をプリンタ側コントローラ７０に出力する。各検出器からの検出結果を受けたプリンタ側コントローラ７０は、その検出結果に基づいて制御対象部を制御する。 === Printer 1 ===
<Configuration of Printer 1>
Next, the configuration of the printer 1 will be described. Here, FIG. 3A is a diagram illustrating a configuration of the printer 1 of the present embodiment. FIG. 3B is a side view illustrating the configuration of the printer 1 of the present embodiment. In the following description, FIG. 2 is also referred to. As shown in FIG. 2, the printer 1 includes a paper transport mechanism 20, a carriage moving mechanism 30, a head unit 40, a drive signal generation circuit 50, a detector group 60, and a printer-side controller 70. The drive signal generation circuit 50 and the printer-side controller 70 are mounted on a common controller board CTR. The head unit 40 includes a head control unit HC and a head 41. In the printer 1, the control target unit, that is, the paper transport mechanism 20, the carriage moving mechanism 30, the head unit 40 (head controller HC, head 41), and the drive signal generation circuit 50 are controlled by the printer-side controller 70. That is, the printer-side controller 70 controls the control target unit based on the print data received from the computer 110 and prints an image on the paper S. At this time, each detector of the detector group 60 detects the state of each part in the printer 1 and outputs the detection result to the printer-side controller 70. Upon receiving the detection results from each detector, the printer-side controller 70 controls the control target unit based on the detection results.

＜用紙搬送機構＞
用紙搬送機構２０は、媒体を搬送させる媒体搬送部に相当する。この用紙搬送機構２０は、媒体としての用紙Ｓを印刷可能な位置に送り込んだり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりするものである。この搬送方向は、次に説明するキャリッジ移動方向と交差する方向である。そして、図３Ａ及び図３Ｂに示すように、用紙搬送機構２０は、給紙ローラ２１と、搬送モータ２２と、搬送ローラ２３と、プラテン２４と、排紙ローラ２５とを有する。給紙ローラ２１は、紙挿入口に挿入された用紙Ｓをプリンタ１内に自動的に送るためのローラであり、この例ではＤ形の断面形状をしている。搬送モータ２２は、用紙Ｓを搬送方向に搬送させるためのモータであり、その動作は、プリンタ側コントローラ７０によって制御される。搬送ローラ２３は、給紙ローラ２１によって送られてきた用紙Ｓを、印刷可能な領域まで搬送するためのローラである。プラテン２４は、用紙Ｓを裏面側から支持するための部材である。排紙ローラ２５は、印刷が終了した用紙Ｓを搬送するためのローラである。 <Paper transport mechanism>
The paper transport mechanism 20 corresponds to a medium transport unit that transports a medium. The paper transport mechanism 20 feeds the paper S as a medium to a printable position, or transports the paper S by a predetermined transport amount in the transport direction. This transport direction is a direction that intersects the carriage movement direction described below. 3A and 3B, the paper transport mechanism 20 includes a paper feed roller 21, a transport motor 22, a transport roller 23, a platen 24, and a paper discharge roller 25. The paper feed roller 21 is a roller for automatically feeding the paper S inserted into the paper insertion opening into the printer 1 and has a D-shaped cross section in this example. The carry motor 22 is a motor for carrying the paper S in the carrying direction, and its operation is controlled by the printer-side controller 70. The transport roller 23 is a roller for transporting the paper S sent by the paper feed roller 21 to a printable area. The platen 24 is a member for supporting the paper S from the back side. The paper discharge roller 25 is a roller for carrying the paper S that has been printed.

＜キャリッジ移動機構＞
キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。キャリッジ移動方向には、一側から他側への移動方向と、他側から一側への移動方向が含まれている。なお、ヘッドユニット４０はヘッド４１を有する。このため、キャリッジ移動方向は、ヘッド４１が移動するヘッド移動方向（所定方向）に相当する。また、キャリッジ移動機構３０は、ヘッド４１を所定方向に移動させるヘッド移動部に相当する。このキャリッジ移動機構３０は、キャリッジモータ３１と、ガイド軸３２と、タイミングベルト３３と、駆動プーリー３４と、従動プーリー３５とを有する。キャリッジモータ３１は、キャリッジＣＲを移動させるための駆動源に相当する。このキャリッジモータ３１の動作は、プリンタ側コントローラ７０によって制御される。そして、キャリッジモータ３１の回転軸には、駆動プーリー３４が取り付けられている。この駆動プーリー３４は、キャリッジ移動方向の一端側に配置されている。駆動プーリー３４とは反対側のキャリッジ移動方向の他端側には、従動プーリー３５が配置されている。タイミングベルト３３は、キャリッジＣＲに接続されているとともに、駆動プーリー３４と従動プーリー３５とに架け渡されている。ガイド軸３２は、キャリッジＣＲを移動可能な状態で支持する。このガイド軸３２は、キャリッジ移動方向に沿って取り付けられている。従って、キャリッジモータ３１が動作すると、キャリッジＣＲはこのガイド軸３２に沿ってキャリッジ移動方向に移動する。これに伴い、ヘッド４１もヘッド移動方向に移動する。 <Carriage moving mechanism>
The carriage moving mechanism 30 is for moving the carriage CR to which the head unit 40 is attached in the carriage moving direction. The carriage movement direction includes a movement direction from one side to the other side and a movement direction from the other side to the one side. The head unit 40 has a head 41. Therefore, the carriage movement direction corresponds to the head movement direction (predetermined direction) in which the head 41 moves. The carriage moving mechanism 30 corresponds to a head moving unit that moves the head 41 in a predetermined direction. The carriage moving mechanism 30 includes a carriage motor 31, a guide shaft 32, a timing belt 33, a driving pulley 34, and a driven pulley 35. The carriage motor 31 corresponds to a drive source for moving the carriage CR. The operation of the carriage motor 31 is controlled by the printer-side controller 70. A drive pulley 34 is attached to the rotation shaft of the carriage motor 31. The drive pulley 34 is disposed on one end side in the carriage movement direction. A driven pulley 35 is disposed on the other end side in the carriage movement direction on the opposite side to the drive pulley 34. The timing belt 33 is connected to the carriage CR and is spanned between a driving pulley 34 and a driven pulley 35. The guide shaft 32 supports the carriage CR in a movable state. The guide shaft 32 is attached along the carriage movement direction. Accordingly, when the carriage motor 31 operates, the carriage CR moves along the guide shaft 32 in the carriage movement direction. Along with this, the head 41 also moves in the head moving direction.

＜ヘッドユニット＞
ヘッドユニット４０は、インクを用紙Ｓに向けて吐出させるためのものである。このヘッドユニット４０は、ヘッド４１とヘッド制御部ＨＣとを有している。ここで、図４Ａ〜図４Ｃは、ヘッド４１について説明したものである。図４Ａは、ヘッド４１の外面図である。図４Ｂは、ヘッド４１の構造を説明するための断面図である。図４Ｃは、ヘッド４１の一部を拡大して示す断面図である。なお、便宜上、ここではヘッド４１について説明し、ヘッド制御部ＨＣについては後で説明することにする。 <Head unit>
The head unit 40 is for ejecting ink toward the paper S. The head unit 40 includes a head 41 and a head controller HC. Here, FIGS. 4A to 4C describe the head 41. FIG. 4A is an external view of the head 41. FIG. 4B is a cross-sectional view for explaining the structure of the head 41. FIG. 4C is a cross-sectional view showing a part of the head 41 in an enlarged manner. For convenience, the head 41 will be described here, and the head controller HC will be described later.

ヘッド４１には、図４Ａに示すように、イエロ（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色ごとにそれぞれ複数のノズル♯１〜♯２００からなるノズル列、即ちシアンノズル列２１１Ｃ、マゼンダノズル列２１１Ｍ、イエロノズル列２１１Ｙ、およびブラックノズル列２１１Ｋが設けられている。   As shown in FIG. 4A, the head 41 has a nozzle row composed of a plurality of nozzles # 1 to # 200 for each color of yellow (Y), magenta (M), cyan (C), and black (K), that is, A cyan nozzle row 211C, a magenta nozzle row 211M, a yellow nozzle row 211Y, and a black nozzle row 211K are provided.

各ノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋの各ノズル♯１〜♯２００は、所定の方向（ここでは、用紙Ｓの搬送方向）に沿って相互に間隔をあけて直線状に１列に配列されている。各ノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋは、ヘッド４１の移動方向に沿って相互に所定の間隔をあけて平行に配置されている。各ノズル♯１〜♯２００には、インク滴を吐出するための駆動素子としてピエゾ素子（図示外）が設けられている。なお、このピエゾ素子は、圧電素子に相当する。   The nozzles # 1 to # 200 of the nozzle rows 211C, 211M, 211Y, and 211K are arranged in a line in a straight line at intervals from each other along a predetermined direction (here, the transport direction of the paper S). ing. The nozzle rows 211C, 211M, 211Y, and 211K are arranged in parallel with each other at a predetermined interval along the moving direction of the head 41. Each nozzle # 1 to # 200 is provided with a piezo element (not shown) as a drive element for ejecting ink droplets. This piezo element corresponds to a piezoelectric element.

ピエゾ素子は、その両端に設けられた電極間に所定時間幅の電圧を印加すると、電圧の印加時間に応じて伸張し、インクの流路の側壁を変形させる。これによって、インクの流路の体積がピエゾ素子の伸縮に応じて収縮し、この収縮分に相当するインクが、インク滴となって各色のノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋの各ノズル♯１〜♯２００から吐出される。   When a voltage having a predetermined time width is applied between the electrodes provided at both ends of the piezoelectric element, the piezoelectric element expands according to the voltage application time and deforms the side wall of the ink flow path. As a result, the volume of the ink flow path contracts in accordance with the expansion and contraction of the piezo element, and the ink corresponding to this contraction becomes ink droplets, and each nozzle # 1 of each color nozzle row 211C, 211M, 211Y, 211K. It is discharged from # 200.

＜ヘッド４１の構造＞
ヘッド４１は、図４Ｂに示すように、ケース４１１と、流路ユニット４１２と、ピエゾ素子ユニット４１３とを有する。ケース４１１は、ピエゾ素子ユニット４１３を収容するための収容室４１１ａが内部に形成されたブロック状の部材である。ピエゾ素子ユニット４１３は、ノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋ毎に取り付けられる。このため、ケース４１１には４つの収容室４１１ａが設けられており、４つのピエゾ素子ユニット４１３が各収容室４１１ａに収容されている。 <Structure of head 41>
As shown in FIG. 4B, the head 41 includes a case 411, a flow path unit 412, and a piezo element unit 413. The case 411 is a block-shaped member in which an accommodation chamber 411a for accommodating the piezo element unit 413 is formed. The piezo element unit 413 is attached to each of the nozzle rows 211C, 211M, 211Y, and 211K. For this reason, the case 411 is provided with four storage chambers 411a, and the four piezoelectric element units 413 are stored in the storage chambers 411a.

流路ユニット４１２は、図４Ｃに示すように、流路形成板４１２ａと、流路形成板４１２ａの一方の表面に接合された弾性板４１２ｂと、流路形成板４１２ａの他方の面に接合されたノズルプレート４１２ｃとを有する。流路形成板４１２ａは、シリコンウエハーや金属板等によって作製されている。この流路形成板４１２ａには、圧力室４１２ｄとなる溝部、ノズル連通口４１２ｅとなる貫通口、共通インク室４１２ｆとなる貫通口、インク供給路４１２ｇとなる溝部が形成されている。弾性板４１２ｂは、支持枠４１２ｈと、ピエゾ素子ＰＺＴの先端が接合されるアイランド部４１２ｊとを有する。そして、アイランド部４１２ｊの周囲には、弾性膜４１２ｉによる弾性領域が形成されている。   As shown in FIG. 4C, the flow path unit 412 is bonded to the flow path forming plate 412a, the elastic plate 412b bonded to one surface of the flow path forming plate 412a, and the other surface of the flow path forming plate 412a. Nozzle plate 412c. The flow path forming plate 412a is made of a silicon wafer, a metal plate, or the like. The flow path forming plate 412a is formed with a groove portion serving as a pressure chamber 412d, a through hole serving as a nozzle communication port 412e, a through port serving as a common ink chamber 412f, and a groove portion serving as an ink supply path 412g. The elastic plate 412b has a support frame 412h and an island portion 412j to which the tip of the piezo element PZT is joined. An elastic region is formed by the elastic film 412i around the island portion 412j.

ピエゾ素子ユニット４１３は、ピエゾ素子群４１３ａと、接着用基板４１３ｂとから構成されている。ピエゾ素子群４１３ａは櫛歯状をしており、１つ１つの櫛歯状部分がピエゾ素子ＰＺＴに相当する。このピエゾ素子群４１３ａは、ノズルＮｚ（ノズル♯１〜♯２００）に対応する数のピエゾ素子ＰＺＴを有する。つまり、ここでは、ノズルＮｚ（ノズル♯１〜♯２００）の数は、２００個であるから、ピエゾ素子群４１３ａは、２００個のピエゾ素子ＰＺＴを有する。また、接着用基板４１３ｂは、矩形状の板であり、一方の表面にピエゾ素子群４１３ａが接着され、他方の表面がケース４１１に接着されている。ピエゾ素子ＰＺＴは、対向する電極間に電位差を与えることにより変形する。この例では、素子の長手方向に伸縮する。この伸縮量は、ピエゾ素子ＰＺＴの電位に応じて定められる。そして、ピエゾ素子ＰＺＴの電位は、印加された主駆動信号ＣＯＭによって定められる。この主駆動信号ＣＯＭについては、後で詳しく説明する。従って、ピエゾ素子ＰＺＴは、印加された主駆動信号ＣＯＭの電位に応じて伸縮する。   The piezo element unit 413 includes a piezo element group 413a and an adhesive substrate 413b. The piezo element group 413a has a comb shape, and each comb-like portion corresponds to the piezo element PZT. The piezo element group 413a includes a number of piezo elements PZT corresponding to the nozzles Nz (nozzles # 1 to # 200). That is, here, since the number of nozzles Nz (nozzles # 1 to # 200) is 200, the piezo element group 413a includes 200 piezo elements PZT. The bonding substrate 413b is a rectangular plate. The piezoelectric element group 413a is bonded to one surface, and the other surface is bonded to the case 411. The piezo element PZT is deformed by applying a potential difference between opposing electrodes. In this example, it expands and contracts in the longitudinal direction of the element. The amount of expansion / contraction is determined according to the potential of the piezo element PZT. The potential of the piezo element PZT is determined by the applied main drive signal COM. The main drive signal COM will be described in detail later. Accordingly, the piezo element PZT expands and contracts according to the potential of the applied main drive signal COM.

そして、ピエゾ素子ＰＺＴが伸縮すると、アイランド部４１２ｊは圧力室４１２ｄ側に押されたり、反対方向に引かれたりする。このとき、アイランド部４１２ｊの周辺の弾性膜４１２ｉが変形するので、ノズルＮｚ（ノズル♯１〜♯２００）からインクを効率よく吐出させることができる。   When the piezo element PZT expands and contracts, the island portion 412j is pushed toward the pressure chamber 412d or pulled in the opposite direction. At this time, since the elastic film 412i around the island portion 412j is deformed, ink can be efficiently ejected from the nozzles Nz (nozzles # 1 to # 200).

＜ヘッド制御部ＨＣ＞
次に、ヘッド制御部ＨＣについて説明する。ここで、図５は、ヘッド制御部ＨＣの構成を説明するためのブロック図である。ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３と、制御ロジック８４と、ヘッド側スイッチ８５とを有する。そして、制御ロジック８４を除いた各部、すなわち、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、デコーダ８３、ヘッド側スイッチ８５は、それぞれピエゾ素子ＰＺＴ毎、即ちノズルＮｚ（ノズル♯１〜♯２００）毎に設けられる。 <Head control unit HC>
Next, the head controller HC will be described. Here, FIG. 5 is a block diagram for explaining the configuration of the head controller HC. The head controller HC includes a first shift register 81A, a second shift register 81B, a first latch circuit 82A, a second latch circuit 82B, a decoder 83, a control logic 84, and a head side switch 85. . Each part excluding the control logic 84, that is, the first shift register 81A, the second shift register 81B, the first latch circuit 82A, the second latch circuit 82B, the decoder 83, and the head-side switch 85 are respectively provided for each piezo element PZT. That is, it is provided for each nozzle Nz (nozzles # 1 to # 200).

ヘッド制御部ＨＣは、プリンタ側コントローラ７０からの画素データＳＩに基づき、インクを吐出させるべくヘッド４１の動作を制御する。具体的には、プリンタ側コントローラ７０は、ヘッド制御部ＨＣに対して画素データＳＩを送信する。ヘッド制御部ＨＣは、プリンタ側コントローラ７０から送られてきた画素データＳＩを受信して、当該画素データＳＩを第１シフトレジスタ８１Ａまたは第２シフトレジスタ８１Ｂに順次格納する。そして、ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａまたは第２シフトレジスタ８１Ｂに格納した画素データＳＩを第１ラッチ回路８２Ａまたは第２ラッチ回路８２Ｂに順次転送する。デコーダ８３は、第１ラッチ回路８２Ａまたは第２ラッチ回路８２Ｂに転送された画素データＳＩに基づき、ヘッド側スイッチ８５を制御するためのスイッチ制御信号ＳＷを生成する。ここで生成されたスイッチ制御信号ＳＷは、ヘッド側スイッチ８５へと出力される。このスイッチ制御信号ＳＷは、主駆動信号ＣＯＭの必要部分をピエゾ素子ＰＺＴへ選択的に印加させるために用いられるものであり、ヘッド側スイッチ８５は、このスイッチ制御信号ＳＷに従ってオンオフされる。これにより、ヘッド制御部ＨＣは、主駆動信号ＣＯＭのピエゾ素子ＰＺＴへの印加を制御する。   The head controller HC controls the operation of the head 41 to eject ink based on the pixel data SI from the printer controller 70. Specifically, the printer-side controller 70 transmits pixel data SI to the head controller HC. The head controller HC receives the pixel data SI sent from the printer-side controller 70, and sequentially stores the pixel data SI in the first shift register 81A or the second shift register 81B. Then, the head controller HC sequentially transfers the pixel data SI stored in the first shift register 81A or the second shift register 81B to the first latch circuit 82A or the second latch circuit 82B. The decoder 83 generates a switch control signal SW for controlling the head-side switch 85 based on the pixel data SI transferred to the first latch circuit 82A or the second latch circuit 82B. The switch control signal SW generated here is output to the head-side switch 85. The switch control signal SW is used to selectively apply a necessary portion of the main drive signal COM to the piezo element PZT, and the head-side switch 85 is turned on / off according to the switch control signal SW. As a result, the head controller HC controls the application of the main drive signal COM to the piezo element PZT.

＜主駆動信号ＣＯＭ＞
図６は、主駆動信号ＣＯＭを説明した図である。主駆動信号ＣＯＭは、図６に示すように、繰り返し周期Ｔにおける期間Ｔ１で生成される第１波形部ＳＳ１と、期間Ｔ２で生成される第２波形部ＳＳ２と、期間Ｔ３で生成される第３波形部ＳＳ３とを有する。そして、第１波形部ＳＳ１は駆動パルスＰＳ１を有している。また、第２波形部ＳＳ２は駆動パルスＰＳ２を、第３波形部ＳＳ３は駆動パルスＰＳ３を、それぞれ有している。ここで、駆動パルスＰＳ１、駆動パルスＰＳ２及び駆動パルスＰＳ３は、ノズルＮｚ（ノズル♯１〜♯２００）からインクを吐出させる際に用いられるものであり、互いに同じ波形をしている。これらの駆動パルスＰＳ１〜ＰＳ３はピエゾ素子ＰＺＴを動作させるための波形部に相当し、その電位波形はピエゾ素子ＰＺＴに行わせる動作に基づいて定められている。従って、含まれる駆動パルスの電位波形や繰り返し周期Ｔ内に含まれる個数等は適宜定めることができる。 <Main drive signal COM>
FIG. 6 is a diagram illustrating the main drive signal COM. As shown in FIG. 6, the main drive signal COM is generated in the first waveform section SS1 generated in the period T1 in the repetition period T, the second waveform section SS2 generated in the period T2, and the first waveform section SS2 generated in the period T3. 3 waveform portions SS3. The first waveform section SS1 has a drive pulse PS1. The second waveform section SS2 has a drive pulse PS2, and the third waveform section SS3 has a drive pulse PS3. Here, the drive pulse PS1, the drive pulse PS2, and the drive pulse PS3 are used when ink is ejected from the nozzles Nz (nozzles # 1 to # 200), and have the same waveform. These drive pulses PS1 to PS3 correspond to a waveform portion for operating the piezo element PZT, and the potential waveform thereof is determined based on the operation to be performed by the piezo element PZT. Therefore, the potential waveform of the included drive pulse, the number included in the repetition period T, and the like can be determined as appropriate.

＜主駆動信号ＣＯＭの印加制御＞
次に、ヘッド制御部ＨＣによる主駆動信号ＣＯＭの印加制御について説明する。ここで、図７は、主駆動信号ＣＯＭの印加制御を説明するためのタイミングチャートである。なお、以下の説明では、図５も参照する。このプリンタ１において、画素データＳＩは２ビットで構成されており、その内容はノズルＮｚ毎（ピエゾ素子ＰＺＴ毎）に定められる。この画素データＳＩは、転送用のクロックＣＬＫに同期してヘッド制御部ＨＣへ送られる。そして、画素データＳＩの上位ビット群は各第１シフトレジスタ８１Ａにセットされ、下位ビット群は各第２シフトレジスタ８１Ｂにセットされる。第１シフトレジスタ８１Ａには第１ラッチ回路８２Ａが接続され、第２シフトレジスタ８１Ｂには第２ラッチ回路８２Ｂが接続されている。ここで、プリンタ側コントローラ７０からのラッチ信号ＬＡＴがＨレベルになると、各第１ラッチ回路８２Ａは対応する画素データＳＩの上位ビットをラッチし、各第２ラッチ回路８２Ｂは画素データＳＩの下位ビットをラッチする。第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂでラッチされた画素データＳＩ（上位ビットと下位ビットの組）はそれぞれ、デコーダ８３に入力される。 <Application control of main drive signal COM>
Next, application control of the main drive signal COM by the head controller HC will be described. Here, FIG. 7 is a timing chart for explaining the application control of the main drive signal COM. In the following description, FIG. 5 is also referred to. In the printer 1, the pixel data SI is composed of 2 bits, and the content is determined for each nozzle Nz (for each piezo element PZT). The pixel data SI is sent to the head controller HC in synchronization with the transfer clock CLK. The upper bit group of the pixel data SI is set in each first shift register 81A, and the lower bit group is set in each second shift register 81B. A first latch circuit 82A is connected to the first shift register 81A, and a second latch circuit 82B is connected to the second shift register 81B. Here, when the latch signal LAT from the printer-side controller 70 becomes H level, each first latch circuit 82A latches the upper bit of the corresponding pixel data SI, and each second latch circuit 82B holds the lower bit of the pixel data SI. Latch. Pixel data SI (a set of upper bits and lower bits) latched by the first latch circuit 82A and the second latch circuit 82B is input to the decoder 83, respectively.

デコーダ８３は、画素データＳＩの上位ビット及び下位ビットに基づいてデコードを行い、ヘッド側スイッチ８５を制御するためのスイッチ制御信号ＳＷを出力する。すなわち、制御ロジック８４は、吐出されるインクの量に対応した選択データｑ０〜ｑ３を同時に出力しており、デコーダ８３は、これらの選択データｑ０〜ｑ３の中から１つの選択データを画素データＳＩに基づいて選択し、スイッチ制御信号ＳＷとして出力する。ここで、選択データｑ０は、ドット無し用の選択データである。つまり、選択データｑ０は、用紙Ｓにドットを形成しない場合において、スイッチ制御信号ＳＷとなる選択データである。選択データｑ１は、小ドット用の選択データである。つまり、選択データｑ１は、用紙Ｓに小ドットを形成する場合において、スイッチ制御信号ＳＷとなる選択データである。同様に、選択データｑ２は中ドット用の選択データ、選択データｑ３は大ドット用の選択データである。従って、デコーダ８３は、画素データＳＩがドット無しを示すデータ［００］であった場合、選択データｑ０をスイッチ制御信号ＳＷとし、小ドットの形成を示すデータ［０１］であった場合、選択データｑ１をスイッチ制御信号ＳＷとする。そして、中ドットや大ドットの形成も同様である。   The decoder 83 performs decoding based on the upper and lower bits of the pixel data SI and outputs a switch control signal SW for controlling the head side switch 85. That is, the control logic 84 simultaneously outputs selection data q0 to q3 corresponding to the amount of ink to be ejected, and the decoder 83 converts one selection data out of these selection data q0 to q3 into pixel data SI. Is selected and output as a switch control signal SW. Here, the selection data q0 is selection data for no dot. That is, the selection data q0 is selection data that becomes the switch control signal SW when dots are not formed on the paper S. The selection data q1 is selection data for small dots. That is, the selection data q1 is selection data that becomes the switch control signal SW when forming small dots on the paper S. Similarly, selection data q2 is selection data for medium dots, and selection data q3 is selection data for large dots. Accordingly, when the pixel data SI is data [00] indicating no dot, the decoder 83 uses the selection data q0 as the switch control signal SW, and when the pixel data SI is data [01] indicating formation of a small dot, the selection data Let q1 be the switch control signal SW. The same applies to the formation of medium dots and large dots.

また、制御ロジック８４は、選択データｑ０〜ｑ３の内容を、ラッチ信号ＬＡＴやチェンジ信号ＣＨによって定められるタイミングで更新する。例えば、選択データｑ０については、ラッチ信号ＬＡＴがＨレベルになったタイミングから１番目のチェンジ信号ＣＨがＨレベルになるまでの期間（期間Ｔ１に対応する。）においてデータ［０］である。そして、１番目のチェンジ信号ＣＨがＨレベルになったタイミングから２番目のチェンジ信号ＣＨがＨレベルになるまでの期間（期間Ｔ２に対応する。）においてデータ［０］である。同様に、２番目のチェンジ信号ＣＨがＨレベルになったタイミングから次の繰り返し周期Ｔのラッチ信号ＬＡＴがＨレベルになるまでの期間（期間Ｔ３に対応する。）においてデータ［０］である。同様に、選択データｑ１については、データが［０］，［１］，［０］の順で更新され、選択データｑ２については、データが［１］，［１］，［０］の順で更新され、選択データｑ３については、データが［１］，［１］，［１］の順で更新される。   Further, the control logic 84 updates the contents of the selection data q0 to q3 at a timing determined by the latch signal LAT and the change signal CH. For example, the selection data q0 is data [0] in a period (corresponding to the period T1) from the timing when the latch signal LAT becomes H level to the time when the first change signal CH becomes H level. The data [0] is a period (corresponding to the period T2) from the timing when the first change signal CH becomes H level to the time when the second change signal CH becomes H level. Similarly, data [0] in a period (corresponding to the period T3) from the timing when the second change signal CH becomes H level to the time when the latch signal LAT of the next repetition period T becomes H level. Similarly, the selection data q1 is updated in the order of [0], [1], [0], and the selection data q2 is updated in the order of [1], [1], [0]. The selected data q3 is updated in the order of [1], [1], [1].

デコーダ８３から出力されたスイッチ制御信号ＳＷは、ヘッド側スイッチ８５に入力される。このヘッド側スイッチ８５は、オン期間において主駆動信号ＣＯＭをピエゾ素子ＰＺＴへ印加させる。このため、ヘッド側スイッチ８５の入力側には、駆動信号生成回路５０からの主駆動信号ＣＯＭが印加され、ヘッド側スイッチ８５の出力側にはピエゾ素子ＰＺＴが接続されている。そして、スイッチ制御信号ＳＷがデータ［１］の場合、ヘッド側スイッチ８５がオン状態となって、主駆動信号ＣＯＭがピエゾ素子ＰＺＴに印加される。また、スイッチ制御信号ＳＷがデータ［０］の場合、ヘッド側スイッチ８５がオフ状態となるので、主駆動信号ＣＯＭはピエゾ素子ＰＺＴに印加されない。前述したように、ピエゾ素子ＰＺＴは主駆動信号ＣＯＭの印加が停止された場合において停止直前の電位を維持する。従って、主駆動信号ＣＯＭの印加が停止されている期間において、ピエゾ素子ＰＺＴは主駆動信号ＣＯＭの印加が停止される直前の変形状態を維持する。   The switch control signal SW output from the decoder 83 is input to the head side switch 85. The head-side switch 85 applies the main drive signal COM to the piezo element PZT during the ON period. Therefore, the main drive signal COM from the drive signal generation circuit 50 is applied to the input side of the head side switch 85, and the piezo element PZT is connected to the output side of the head side switch 85. When the switch control signal SW is data [1], the head-side switch 85 is turned on and the main drive signal COM is applied to the piezo element PZT. When the switch control signal SW is data [0], the head-side switch 85 is turned off, so that the main drive signal COM is not applied to the piezo element PZT. As described above, the piezo element PZT maintains the potential immediately before the stop when the application of the main drive signal COM is stopped. Therefore, during the period in which the application of the main drive signal COM is stopped, the piezo element PZT maintains the deformed state immediately before the application of the main drive signal COM is stopped.

＜検出器群＞
検出器群６０は、プリンタ１の状況を監視するためのものである。図３Ａ、図３Ｂに示すように、この検出器群６０には、リニア式エンコーダ６１、ロータリー式エンコーダ６２、紙検出器６３、及び紙幅検出器６４が含まれている。リニア式エンコーダ６１は、キャリッジＣＲのキャリッジ移動方向の位置を検出するためのものである。ロータリー式エンコーダ６２は、搬送ローラ２３の回転量を検出するためのものである。紙検出器６３は、印刷される用紙Ｓを検出するためのものである。紙幅検出器６４は、印刷される用紙Ｓの幅を検出するためのものである。 <Detector group>
The detector group 60 is for monitoring the status of the printer 1. As shown in FIGS. 3A and 3B, the detector group 60 includes a linear encoder 61, a rotary encoder 62, a paper detector 63, and a paper width detector 64. The linear encoder 61 is for detecting the position of the carriage CR in the carriage movement direction. The rotary encoder 62 is for detecting the rotation amount of the transport roller 23. The paper detector 63 is for detecting the paper S to be printed. The paper width detector 64 is for detecting the width of the paper S to be printed.

＜プリンタ側コントローラ＞
プリンタ側コントローラ７０は、プリンタ１が有する各部を制御するものである。例えば、プリンタ側コントローラ７０は、所定の搬送量で用紙Ｓを搬送させる動作と、キャリッジＣＲ（ヘッド４１）を移動させながら断続的にインクを吐出させる動作とを交互に行わせることで、用紙Ｓに画像を印刷させている。このため、プリンタ側コントローラ７０は、搬送モータ２２の回転量を制御することによって用紙Ｓの搬送を制御する。また、プリンタ側コントローラ７０は、キャリッジモータ３１の回転を制御することによってキャリッジＣＲの移動を制御する。さらに、画素データＳＩをヘッド制御部ＨＣへ出力することで、インクを吐出させるための制御を行う。加えて、プリンタ側コントローラ７０は、主駆動信号ＣＯＭ用の生成情報としてのＤＡＣ値（電位指定情報、後述する。）を駆動信号生成回路５０へ出力する制御も行っている。 <Printer side controller>
The printer-side controller 70 controls each unit included in the printer 1. For example, the printer-side controller 70 alternately performs an operation of transporting the paper S by a predetermined transport amount and an operation of intermittently ejecting ink while moving the carriage CR (head 41). Is printing an image. Therefore, the printer-side controller 70 controls the conveyance of the paper S by controlling the rotation amount of the conveyance motor 22. The printer-side controller 70 controls the movement of the carriage CR by controlling the rotation of the carriage motor 31. Furthermore, the pixel data SI is output to the head controller HC to perform control for ejecting ink. In addition, the printer-side controller 70 also performs control to output a DAC value (potential designation information, which will be described later) as generation information for the main drive signal COM to the drive signal generation circuit 50.

このプリンタ側コントローラ７０は、図２に示すように、インタフェース部７１と、ＣＰＵ７２と、メモリ７３と、制御ユニット７４とを有する。インタフェース部７１は、外部装置であるコンピュータ１１０との間でデータの受け渡しを行う。ＣＰＵ７２は、プリンタ１の全体的な制御を行うための演算処理装置である。メモリ７３は、ＣＰＵ７２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ７２は、メモリ７３に記憶されているコンピュータプログラムに従って各制御対象部を制御する。例えば、ＣＰＵ７２は、制御ユニット７４を介して用紙搬送機構２０やキャリッジ移動機構３０を制御する。例えば、搬送モータ２２やキャリッジモータ３１に対する制御信号を出力する。また、ＣＰＵ７２は、ヘッド４１の動作を制御するためのヘッド制御信号（クロックＣＬＫ，画素データＳＩ，ラッチ信号ＬＡＴ，チェンジ信号ＣＨ，図６を参照。）をヘッド制御部ＨＣへ出力したり、ＤＡＣ値やＰＷＭ制御信号を駆動信号生成回路５０へ出力したりする。   As shown in FIG. 2, the printer-side controller 70 includes an interface unit 71, a CPU 72, a memory 73, and a control unit 74. The interface unit 71 exchanges data with the computer 110 which is an external device. The CPU 72 is an arithmetic processing unit for performing overall control of the printer 1. The memory 73 is for securing an area for storing a program of the CPU 72, a work area, and the like, and is configured by a storage element such as a RAM, an EEPROM, or a ROM. Then, the CPU 72 controls each control target unit in accordance with the computer program stored in the memory 73. For example, the CPU 72 controls the paper transport mechanism 20 and the carriage movement mechanism 30 via the control unit 74. For example, control signals for the transport motor 22 and the carriage motor 31 are output. Further, the CPU 72 outputs a head control signal (clock CLK, pixel data SI, latch signal LAT, change signal CH, see FIG. 6) for controlling the operation of the head 41 to the head controller HC, or DAC. A value and a PWM control signal are output to the drive signal generation circuit 50.

＜駆動信号生成回路＞
主駆動信号ＣＯＭを生成する駆動信号生成回路５０について説明する。図８Ａは、駆動信号生成回路５０の一例について説明したものである。この駆動信号生成回路５０は、同図に示すように、波形生成回路９１と、電流増幅回路９２とを有している。図８Ｂは、波形生成回路９１に入力されるＤＡＣ値と、波形生成回路９１から出力される出力電圧との関係を説明する図である。 <Drive signal generation circuit>
The drive signal generation circuit 50 that generates the main drive signal COM will be described. FIG. 8A illustrates an example of the drive signal generation circuit 50. The drive signal generation circuit 50 includes a waveform generation circuit 91 and a current amplification circuit 92 as shown in FIG. FIG. 8B is a diagram for explaining the relationship between the DAC value input to the waveform generation circuit 91 and the output voltage output from the waveform generation circuit 91.

波形生成回路９１は、Ｄ／Ａ変換器９１１と、電圧増幅回路９１２とを有している。Ｄ／Ａ変換器９１１は、ＤＡＣ値に応じたアナログ信号ＡＮＧを出力する回路である。このＤＡＣ値は、電圧増幅回路９１２から出力させる電圧（以下、出力電圧ともいう。）を指示するための情報であり、メモリ７３に記憶された波形データに基づき、ＣＰＵ７２から出力される。本実施形態において、ＤＡＣ値は１０ビットのデータによって構成されているが、便宜上、図では１６進数で示している。   The waveform generation circuit 91 includes a D / A converter 911 and a voltage amplification circuit 912. The D / A converter 911 is a circuit that outputs an analog signal ANG corresponding to the DAC value. This DAC value is information for instructing a voltage to be output from the voltage amplifier circuit 912 (hereinafter also referred to as output voltage), and is output from the CPU 72 based on the waveform data stored in the memory 73. In the present embodiment, the DAC value is composed of 10-bit data, but for the sake of convenience, it is represented in hexadecimal in the figure.

電圧増幅回路９１２は、Ｄ／Ａ変換器９１１からのアナログ信号ＡＮＧを、ピエゾ素子ＰＺＴの動作に適した電圧まで増幅する。本実施形態の電圧増幅回路９１２では、Ｄ／Ａ変換器９１１からの出力電圧を、最大４０数Ｖまで増幅する。そして、増幅後の出力電圧は、基準信号ＳＱとして電流増幅回路９２に向けて出力される。   The voltage amplification circuit 912 amplifies the analog signal ANG from the D / A converter 911 to a voltage suitable for the operation of the piezo element PZT. In the voltage amplification circuit 912 of this embodiment, the output voltage from the D / A converter 911 is amplified to a maximum of 40 volt. The amplified output voltage is output to the current amplifier circuit 92 as the reference signal SQ.

例えば、ＣＰＵ７２からＤ／Ａ変換器９１１に入力されたＤＡＣ値が１６進数で「２４Ｅｈ」の場合（２進数で「１００１００１１１０」の場合）、電圧増幅回路９１２で増幅された後の出力電圧は２５Ｖとなる。また、ＣＰＵ７２からＤ／Ａ変換器９１１に入力されたＤＡＣ値が１６進数で「０ｈ」の場合（２進数で「００００００００００」の場合）、電圧増幅回路９１２で増幅された後の出力電圧は１．４Ｖとなり、入力されたＤＡＣ値が１６進数で「３ＦＦ」の場合（２進数で「１１１１１１１１１１」の場合）、電圧増幅回路９１２で増幅された後の出力電圧は４２．３２Ｖとなる。すなわち、波形生成回路９１の最低出力電圧は１．４Ｖであり、ＣＰＵ７２から入力されるＤＡＣ値が１つ大きくなると、波形生成回路９１の出力電圧が０．０４Ｖだけ上昇する。   For example, when the DAC value input from the CPU 72 to the D / A converter 911 is “24Eh” in hexadecimal (in the case of “1001001110” in binary), the output voltage after being amplified by the voltage amplification circuit 912 is 25V. It becomes. When the DAC value input from the CPU 72 to the D / A converter 911 is “0h” in hexadecimal (in the case of “0000000” in binary), the output voltage after being amplified by the voltage amplification circuit 912 is 1. When the input DAC value is “3FF” in hexadecimal (in the case of “1111111111” in binary), the output voltage after being amplified by the voltage amplification circuit 912 is 42.32V. That is, the minimum output voltage of the waveform generation circuit 91 is 1.4V, and when the DAC value input from the CPU 72 increases by one, the output voltage of the waveform generation circuit 91 increases by 0.04V.

図９は、Ｄ／Ａ変換器９１１によるアナログ信号ＡＮＧの生成を説明するための概念図である。図９の例において、ＣＰＵ７２は、タイミングｔ（ｎ）で電位Ｖ１に対応するＤＡＣ値を出力する。これにより、更新周期τ（ｎ）にて、Ｄ／Ａ変換器９１１から出力されるアナログ信号ＡＮＧは電位Ｖ１となる。そして、更新周期τ（ｎ＋４）までは、電位Ｖ１に対応するＤＡＣ値が順次出力される。このため、アナログ信号ＡＮＧは電位Ｖ１を維持する。また、タイミングｔ（ｎ＋５）では、電位Ｖ２に対応するＤＡＣ値が出力される。これにより、更新周期τ（ｎ＋５）にて、アナログ信号ＡＮＧは電位Ｖ１から電位Ｖ２へと下降する。同様に、タイミングｔ（ｎ＋６）では、電位Ｖ３に対応するＤＡＣ値が出力される。これにより、更新周期τ（ｎ＋６）にて、アナログ信号ＡＮＧは電位Ｖ２から電位Ｖ３へ下降する。以下同様にしてＤＡＣ値が出力されるため、アナログ信号ＡＮＧの電位は次第に下降する。そして、更新周期τ（ｎ＋１０）にてアナログ信号ＡＮＧは電位Ｖ４となる。このようなＤ／Ａ変換器９１１を有する波形生成回路９１を用いた場合、ＤＡＣ値を指定によってアナログ信号ＡＮＧの電位を変更できるので、吐出させるインクに適した主駆動信号ＣＯＭを容易に生成することができる。   FIG. 9 is a conceptual diagram for explaining the generation of the analog signal ANG by the D / A converter 911. In the example of FIG. 9, the CPU 72 outputs a DAC value corresponding to the potential V1 at timing t (n). Thereby, in the update cycle τ (n), the analog signal ANG output from the D / A converter 911 becomes the potential V1. The DAC values corresponding to the potential V1 are sequentially output until the update period τ (n + 4). For this reason, the analog signal ANG maintains the potential V1. Further, at the timing t (n + 5), the DAC value corresponding to the potential V2 is output. Thereby, the analog signal ANG falls from the potential V1 to the potential V2 in the update cycle τ (n + 5). Similarly, at the timing t (n + 6), the DAC value corresponding to the potential V3 is output. Thereby, the analog signal ANG drops from the potential V2 to the potential V3 in the update cycle τ (n + 6). Similarly, since the DAC value is output in the same manner, the potential of the analog signal ANG gradually decreases. Then, the analog signal ANG becomes the potential V4 in the update cycle τ (n + 10). When the waveform generation circuit 91 having such a D / A converter 911 is used, the potential of the analog signal ANG can be changed by designating the DAC value, so that the main drive signal COM suitable for the ink to be ejected can be easily generated. be able to.

電流増幅回路９２は、図８Ａに示すように、多数のピエゾ素子ＰＺＴが支障なく動作できるように、十分な電流を供給するための回路である。電流増幅回路９２は、トランジスタ対９２１を有する。そして、このトランジスタ対９２１は、互いのエミッタ端子同士が接続されたＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２を有する。ＮＰＮ型のトランジスタＱ１は、駆動信号の電圧上昇時に動作するトランジスタである。このＮＰＮ型のトランジスタＱ１は、そのコレクタ端子が電源側に接続され、またエミッタ端子が駆動信号の出力信号線側に接続されている。ＰＮＰ型のトランジスタＱ２は、電圧降下時に動作するトランジスタである。ＰＮＰ型のトランジスタＱ２は、そのコレクタ端子が接地（アース）側に接続され、またそのエミッタ端子が駆動信号の出力信号線側に接続されている。なお、ＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２のエミッタ同士が接続されている部分の電圧（主駆動信号ＣＯＭの電圧）は、符号ＦＢで示すように、電圧増幅回路９１２へフィードバックされている。   As shown in FIG. 8A, the current amplifier circuit 92 is a circuit for supplying a sufficient current so that a large number of piezo elements PZT can operate without any trouble. The current amplifier circuit 92 includes a transistor pair 921. The transistor pair 921 includes an NPN transistor Q1 and a PNP transistor Q2 whose emitter terminals are connected to each other. The NPN transistor Q1 is a transistor that operates when the voltage of the drive signal increases. The NPN transistor Q1 has a collector terminal connected to the power supply side and an emitter terminal connected to the drive signal output signal line side. The PNP transistor Q2 is a transistor that operates when the voltage drops. The PNP transistor Q2 has its collector terminal connected to the ground (earth) side and its emitter terminal connected to the output signal line side of the drive signal. Note that the voltage at the portion where the emitters of the NPN transistor Q1 and the PNP transistor Q2 are connected to each other (the voltage of the main drive signal COM) is fed back to the voltage amplifier circuit 912, as indicated by the symbol FB. .

そして、この電流増幅回路９２は、波形生成回路９１からの出力電圧によって動作が制御される。例えば、出力電圧が上昇状態にあると、基準信号ＳＱによってＮＰＮ型のトランジスタＱ１がオン状態となる。これに伴い、電流Ｉ１が流れて、主駆動信号ＣＯＭの電圧も上昇する。一方、出力電圧が降下状態にあると、基準信号ＳＱによってＰＮＰ型のトランジスタＱ２がオン状態となる。これに伴い、電流Ｉ２が流れて、主駆動信号ＣＯＭの電圧も降下する。なお、出力電圧が一定である場合、ＮＰＮ型のトランジスタＱ１もＰＮＰ型のトランジスタＱ２もオフ状態となる。その結果、主駆動信号ＣＯＭは一定電圧となる。   The operation of the current amplification circuit 92 is controlled by the output voltage from the waveform generation circuit 91. For example, when the output voltage is in the rising state, the NPN transistor Q1 is turned on by the reference signal SQ. Along with this, the current I1 flows and the voltage of the main drive signal COM also rises. On the other hand, when the output voltage is in a drop state, the PNP transistor Q2 is turned on by the reference signal SQ. Along with this, the current I2 flows and the voltage of the main drive signal COM also drops. Note that when the output voltage is constant, both the NPN transistor Q1 and the PNP transistor Q2 are turned off. As a result, the main drive signal COM becomes a constant voltage.

なお、トランジスタＱ１、Ｑ２のベース端子は、トランジスタの「制御端子」に相当する。また、トランジスタＱ１、Ｑ２のエミッタ端子は、トランジスタの「出力端子」に相当する。また、トランジスタＱ１、Ｑ２のコレクタ端子は、トランジスタの「電流供給端子」に相当する。   The base terminals of the transistors Q1 and Q2 correspond to “control terminals” of the transistors. The emitter terminals of the transistors Q1 and Q2 correspond to “output terminals” of the transistors. The collector terminals of the transistors Q1 and Q2 correspond to “current supply terminals” of the transistors.

また、ここでは、トランジスタとして、ＮＰＮ型のトランジスタＱ１およびＰＮＰ型のトランジスタＱ２の２種類のバイポーラトランジスタを備えた場合を例にして説明したが、電流増幅回路９２にあっては、トランジスタとして、電界効果トランジスタ（ＦＥＴ：field effect transistor）を備えていても良い。この場合、電界効果トランジスタ（ＦＥＴ）のゲートが「制御端子」に相当する。また、電界効果トランジスタ（ＦＥＴ）のソースが「出力端子」に相当する。また、電界効果トランジスタ（ＦＥＴ）のドレインが「電流供給端子」に相当する。この他、トランジスタとして基準信号ＳＱを増幅して主駆動信号を生成するようなトランジスタであれば、どのようなタイプのトランジスタであっても良い。   Here, the case where two types of bipolar transistors, ie, an NPN type transistor Q1 and a PNP type transistor Q2 are provided as transistors has been described as an example. However, in the current amplification circuit 92, an electric field is used as a transistor. An effect transistor (FET: field effect transistor) may be provided. In this case, the gate of the field effect transistor (FET) corresponds to the “control terminal”. The source of the field effect transistor (FET) corresponds to the “output terminal”. The drain of the field effect transistor (FET) corresponds to a “current supply terminal”. In addition, any type of transistor may be used as long as the transistor generates a main drive signal by amplifying the reference signal SQ.

＝＝＝従来の問題点＝＝＝
ところで、このような駆動信号生成回路５０にあっては、次のような問題があった。すなわち、トランジスタ対９２１のトランジスタＱ１、Ｑ２における消費電力が大きいという問題があった。これは、トランジスタＱ１、Ｑ２をそれぞれ正常に動作させるために、トランジスタＱ１のコレクタ端子が主駆動信号ＣＯＭの最大電位よりも高い電位に設定され、また、トランジスタＱ２のコレクタ端子が主駆動信号ＣＯＭの最小電位よりも低い電位に設定されていたためである。各トランジスタＱ１、Ｑ２の消費電力は、主に、コレクタ電流と、コレクタ−エミッタ間の電圧との積によって決まる。主駆動信号ＣＯＭの電位変化によって、コレクタ端子とエミッタ端子との間の電位差が大きくなると、トランジスタＱ１またはトランジスタＱ２における消費電力が増大し、トランジスタＱ１またはトランジスタＱ２の発熱によって高温状態になるなどの不具合が生じることがあった。 === Conventional problems ===
However, such a drive signal generation circuit 50 has the following problems. That is, there is a problem that the power consumption of the transistors Q1 and Q2 of the transistor pair 921 is large. This is because the collector terminal of the transistor Q1 is set to a potential higher than the maximum potential of the main drive signal COM in order to operate the transistors Q1 and Q2 normally, and the collector terminal of the transistor Q2 is set to the main drive signal COM. This is because the potential is set lower than the minimum potential. The power consumption of each transistor Q1, Q2 is mainly determined by the product of the collector current and the collector-emitter voltage. When the potential difference between the collector terminal and the emitter terminal increases due to the potential change of the main drive signal COM, the power consumption in the transistor Q1 or transistor Q2 increases, and the high temperature state occurs due to the heat generated in the transistor Q1 or transistor Q2. Sometimes occurred.

＝＝＝解決方法＝＝＝
本実施形態では、このような問題を解決するために、補助駆動信号を生成する補助駆動信号生成回路を備え、この補助駆動信号生成回路により生成した補助駆動信号を、駆動信号生成回路５０のトランジスタＱ１、Ｑ２のコレクタ端子に供給し、これにより、トランジスタＱ１、Ｑ２の消費電力の低減を図る。ここで補助駆動信号とは、トランジスタＱ１、Ｑ２の消費電力を低減するために生成される信号である。ここでは、補助駆動信号として、トランジスタＱ１、Ｑ２のベース端子に入力される基準信号ＳＱの信号レベルの変動に先行して電位が変動するような信号を生成する。すなわち、基準信号ＳＱの信号波形に近似した信号波形を有する信号を補助駆動信号として生成する。補助駆動信号生成回路が、このような補助駆動信号を生成してトランジスタＱ１、Ｑ２のコレクタ端子に供給することで、トランジスタＱ１、Ｑ２のコレクタ端子と、トランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくすることができる。これによって、トランジスタＱ１、Ｑ２の消費電力の低減を図ることができる。 === Solution ===
In the present embodiment, in order to solve such a problem, an auxiliary drive signal generation circuit that generates an auxiliary drive signal is provided, and the auxiliary drive signal generated by the auxiliary drive signal generation circuit is used as a transistor of the drive signal generation circuit 50. The power is supplied to the collector terminals of Q1 and Q2, thereby reducing the power consumption of the transistors Q1 and Q2. Here, the auxiliary drive signal is a signal generated in order to reduce the power consumption of the transistors Q1 and Q2. Here, as the auxiliary drive signal, a signal whose potential changes prior to the change of the signal level of the reference signal SQ input to the base terminals of the transistors Q1 and Q2 is generated. That is, a signal having a signal waveform approximate to the signal waveform of the reference signal SQ is generated as an auxiliary drive signal. The auxiliary drive signal generation circuit generates such an auxiliary drive signal and supplies the auxiliary drive signal to the collector terminals of the transistors Q1 and Q2, so that the connection between the collector terminals of the transistors Q1 and Q2 and the emitter terminals of the transistors Q1 and Q2 is performed. The potential difference can be reduced. As a result, power consumption of the transistors Q1 and Q2 can be reduced.

＝＝＝補助駆動信号生成回路＝＝＝
補助駆動信号生成回路の実施形態について説明する。この補助駆動信号生成回路は、ここでは、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成する。具体的には、この補助駆動信号生成回路では、インダクタンスを通じてコンデンサに電流を供給し、コンデンサを徐々に充電する。そして、この充電によってコンデンサに蓄積された電荷をインダクタンスを通じて放出してコンデンサを放電させる。コンデンサの端子間電圧が補助駆動信号として、駆動信号生成回路のトランジスタのコレクタ端子に供給される。これによって、この補助駆動信号生成回路は、トランジスタＱ１、Ｑ２のベース端子に入力される基準信号ＳＱの信号波形の信号レベルの変動に先行して電位が変動するような信号を生成する。 === Auxiliary Drive Signal Generation Circuit ===
An embodiment of the auxiliary drive signal generation circuit will be described. Here, the auxiliary drive signal generation circuit includes an LC resonance circuit in which an inductance and a capacitor are connected in series, and generates an auxiliary drive signal by resonance of the LC resonance circuit. Specifically, in this auxiliary drive signal generation circuit, current is supplied to the capacitor through the inductance, and the capacitor is gradually charged. Then, the charge accumulated in the capacitor by this charging is discharged through the inductance, and the capacitor is discharged. The voltage between the terminals of the capacitor is supplied as an auxiliary drive signal to the collector terminal of the transistor of the drive signal generation circuit. As a result, the auxiliary drive signal generation circuit generates a signal whose potential changes prior to the change in the signal level of the signal waveform of the reference signal SQ input to the base terminals of the transistors Q1 and Q2.

＜具体的な回路構成＞
図１０は、この補助駆動信号生成回路５２の一実施形態について説明したものである。この補助駆動信号生成回路５２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４と、インダクタンスＬ１、Ｌ２、Ｌ３と、スイッチ素子Ｍ１、Ｍ２、Ｍ３と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４とを備えている。ここで、スイッチ素子Ｍ１、Ｍ２、Ｍ３は、電界効果トランジスタ（ＦＥＴ）により構成されている。詳しくは、スイッチ素子Ｍ１、Ｍ２は、Ｐチャネル型電界効果トランジスタにより構成されている。一方、スイッチ素子Ｍ３は、Ｎチャネル型電界効果トランジスタにより構成されている。また、スイッチ素子Ｍ１、Ｍ２は、第１のスイッチ素子に相当する。また、スイッチ素子Ｍ３は、第２のスイッチ素子に相当する。また、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５は、ショットキバリアダイオードにより構成されている。 <Specific circuit configuration>
FIG. 10 illustrates an embodiment of the auxiliary drive signal generation circuit 52. The auxiliary drive signal generation circuit 52 includes capacitors C1, C2, C3, and C4, inductances L1, L2, and L3, switch elements M1, M2, and M3, diodes D1, D2, D3, D4, and D5, and a resistor R1. , R2, R3, and R4. Here, the switch elements M1, M2, and M3 are configured by field effect transistors (FETs). Specifically, the switch elements M1 and M2 are configured by P-channel field effect transistors. On the other hand, the switch element M3 is composed of an N-channel field effect transistor. The switch elements M1 and M2 correspond to the first switch element. The switch element M3 corresponds to a second switch element. The diodes D1, D2, D3, D4, and D5 are Schottky barrier diodes.

なお、図中のコンデンサＣｚは、圧電素子（ピエゾ素子）の静電容量を示す。つまり、本実施形態では、ノズル♯１〜♯２００に設けられたピエゾ素子に対して１つの駆動信号生成回路５０により主駆動信号ＣＯＭを生成するから、コンデンサＣｚは、１〜２００個分のピエゾ素子の静電容量を表わす。コンデンサＣｚの静電容量は、インクを吐出するノズルの数に応じてその都度、変動する。また、図中のＩＮ１、ＩＮ２、ＩＮ３は、それぞれ各スイッチ素子Ｍ１、Ｍ２、Ｍ３をＯＮ／ＯＦＦするための信号である。   In addition, the capacitor | condenser Cz in a figure shows the electrostatic capacitance of a piezoelectric element (piezo element). That is, in the present embodiment, the main drive signal COM is generated by one drive signal generation circuit 50 for the piezoelectric elements provided in the nozzles # 1 to # 200, and therefore the capacitor Cz has 1 to 200 piezoelectric elements. It represents the capacitance of the element. The capacitance of the capacitor Cz varies each time depending on the number of nozzles that eject ink. Further, IN1, IN2, and IN3 in the figure are signals for turning ON / OFF the respective switch elements M1, M2, and M3.

スイッチ素子Ｍ１、インダクタンスＬ１、インダクタンスＬ３およびスイッチ素子Ｍ３は、電源（ここでは、４２Ｖ）側と、アース（接地）側との間に順に直列に接続されて介設されている。スイッチ素子Ｍ２とインダクタンスＬ２とは、相互に直列に接続されて、スイッチ素子Ｍ１およびインダクタンスＬ１に対して並列に接続されている。また、コンデンサＣ４は、インダクタンスＬ３およびスイッチ素子Ｍ３に対して並列に接続されている。   The switch element M1, the inductance L1, the inductance L3, and the switch element M3 are sequentially connected in series between the power supply (here 42V) side and the ground (ground) side. The switch element M2 and the inductance L2 are connected in series with each other, and are connected in parallel to the switch element M1 and the inductance L1. The capacitor C4 is connected in parallel to the inductance L3 and the switch element M3.

さらに、スイッチ素子Ｍ１とインダクタンスＬ１との間と、アース（接地）側との間には、ダイオードＤ１が介設されている。ここで、ダイオードＤ１は、そのカソード端子がスイッチ素子Ｍ１とインダクタンスＬ１との間に接続され、また、そのアノード端子がアース（接地）側に接続されている。また、スイッチ素子Ｍ２とインダクタンスＬ２との間と、アース（接地）との間には、ダイオードＤ２が介設されている。ここで、ダイオードＤ２は、そのカソード端子がスイッチ素子Ｍ２とインダクタンスＬ２との間に接続され、また、そのアノード端子がアース（接地）側に接続されている。また、インダクタンスＬ３とスイッチ素子Ｍ３との間と、電源（ここでは、４２Ｖ）側との間には、ダイオードＤ５が介設されている。ここで、ダイオードＤ５は、そのカソード端子が電源（ここでは、４２Ｖ）側に接続され、そのアノード端子がインダクタンスＬ３とスイッチ素子Ｍ３との間に接続されている。   Furthermore, a diode D1 is interposed between the switch element M1 and the inductance L1 and between the ground (ground) side. Here, the cathode terminal of the diode D1 is connected between the switch element M1 and the inductance L1, and the anode terminal thereof is connected to the ground (ground) side. A diode D2 is interposed between the switch element M2 and the inductance L2 and between the ground (ground). Here, the cathode terminal of the diode D2 is connected between the switch element M2 and the inductance L2, and the anode terminal thereof is connected to the ground (ground) side. A diode D5 is interposed between the inductance L3 and the switch element M3 and between the power source (42V in this case). Here, the cathode terminal of the diode D5 is connected to the power source (42V in this case), and the anode terminal thereof is connected between the inductance L3 and the switch element M3.

インダクタンスＬ１とインダクタンスＬ２とは、定数が異なり、インダクタンスＬ１の方が大きい。したがって、後に説明するように、コンデンサＣ４と共振する場合は、インダクタンスＬ１を用いた場合の方が、共振周期が長い。なお、ここでは、インダクタンスＬ３はインダクタンスＬ２と同一のインダクタンスである。   The inductance L1 and the inductance L2 have different constants, and the inductance L1 is larger. Therefore, as will be described later, when resonating with the capacitor C4, the resonance period is longer when the inductance L1 is used. Here, the inductance L3 is the same inductance as the inductance L2.

またさらに、インダクタンスＬ１に対しては、抵抗Ｒ１およびコンデンサＣ１が直列に接続されて、インダクタンスＬ１に並列に接続されている。また、インダクタンスＬ２に対しては、抵抗Ｒ２およびコンデンサＣ２が直列に接続されて、インダクタンスＬ２に並列に接続されている。また、インダクタンスＬ３に対しては、抵抗Ｒ３およびコンデンサＣ３が直列に接続されて、インダクタンスＬ３に並列に接続されている。これら抵抗Ｒ１、Ｒ２、Ｒ３およびコンデンサＣ１、Ｃ２、Ｃ３は、各インダクタンスＬ１、Ｌ２、Ｌ３に流れる電流が切れたとき、電流の変化（ｄＩ／ｄｔ）による各インダクタンスＬ１、Ｌ２、Ｌ３の端子間電圧が突然０になろうとするが、実際には浮遊容量があるので高い周波数で各インダクタンスＬ１、Ｌ２、Ｌ３の端子間電圧は振動する。この振動は、コンデンサＣ１、Ｃ２、Ｃ３で周波数を下げられるとともに、抵抗Ｒ１、Ｒ２、Ｒ３で振動がすばやく減衰させられる。つまり、抵抗Ｒ１およびコンデンサＣ１は、インダクタンスＬ１の端子間電圧の振動を抑制するために設けられている。また、抵抗Ｒ２およびコンデンサＣ２は、インダクタンスＬ２の端子間電圧の振動を抑制するために設けられている。また、抵抗Ｒ３およびコンデンサＣ３は、インダクタンスＬ３の端子間電圧の振動を抑制するために設けられている。   Furthermore, a resistor R1 and a capacitor C1 are connected in series to the inductance L1, and are connected in parallel to the inductance L1. In addition, a resistor R2 and a capacitor C2 are connected in series to the inductance L2, and are connected in parallel to the inductance L2. In addition, a resistor R3 and a capacitor C3 are connected in series to the inductance L3, and are connected in parallel to the inductance L3. These resistors R1, R2, and R3 and capacitors C1, C2, and C3 are connected between the terminals of the respective inductances L1, L2, and L3 when the current flowing through the respective inductances L1, L2, and L3 is cut off due to a change in current (dI / dt). Although the voltage suddenly becomes zero, the voltage between the terminals of the inductances L1, L2, and L3 vibrates at a high frequency because there is actually a stray capacitance. The frequency of the vibration can be lowered by the capacitors C1, C2, and C3, and the vibration can be quickly damped by the resistors R1, R2, and R3. That is, the resistor R1 and the capacitor C1 are provided in order to suppress the oscillation of the voltage across the inductance L1. Further, the resistor R2 and the capacitor C2 are provided in order to suppress the vibration of the inter-terminal voltage of the inductance L2. Further, the resistor R3 and the capacitor C3 are provided in order to suppress the vibration of the voltage between the terminals of the inductance L3.

そして、コンデンサＣ４の電源側の端子が、ダイオードＤ３、Ｄ４を介して、トランジスタＱ１およびトランジスタＱ２のコレクタ端子にそれぞれ接続されている。つまり、コンデンサＣ４の端子間電圧が補助駆動信号ＳＶとして、トランジスタＱ１およびトランジスタＱ２のコレクタ端子に入力されるようになっている。ダイオードＤ３は、コンデンサＣ４の電源側の端子と、トランジスタＱ１のコレクタ端子との間に介設されている。詳しくは、ダイオードＤ３は、そのアノード端子がコンデンサＣ４の電源側の端子に接続され、また、そのカソード端子がトランジスタＱ１のコレクタ端子に接続されている。また、ダイオードＤ４は、コンデンサＣ４の電源側の端子と、トランジスタＱ２のコレクタ端子との間に介設されている。詳しくは、ダイオードＤ４は、そのアノード端子がトランジスタＱ２のコレクタ端子に接続され、またそのカソード端子がコンデンサＣ４の電源側の端子に接続されている。これらダイオードＤ３、Ｄ４は、トランジスタＱ１、Ｑ２の各コレクタ端子と、コンデンサＣ４の電源側の端子との間を流れる電流の方向を規定している。   The terminal on the power source side of the capacitor C4 is connected to the collector terminals of the transistors Q1 and Q2 via diodes D3 and D4, respectively. That is, the voltage across the capacitor C4 is input to the collector terminals of the transistors Q1 and Q2 as the auxiliary drive signal SV. The diode D3 is interposed between the power supply side terminal of the capacitor C4 and the collector terminal of the transistor Q1. Specifically, the diode D3 has its anode terminal connected to the power supply side terminal of the capacitor C4 and its cathode terminal connected to the collector terminal of the transistor Q1. The diode D4 is interposed between the power supply side terminal of the capacitor C4 and the collector terminal of the transistor Q2. Specifically, the diode D4 has an anode terminal connected to the collector terminal of the transistor Q2, and a cathode terminal connected to the power supply side terminal of the capacitor C4. These diodes D3 and D4 define the direction of current flowing between the collector terminals of the transistors Q1 and Q2 and the power supply side terminal of the capacitor C4.

スイッチ素子Ｍ１がＯＮになると、インダクタンスＬ１に電流が流れて、コンデンサＣ４に電荷が蓄積され、コンデンサＣ４が充電される。したがって、コンデンサＣ４の端子間電圧は、徐々に上昇する。すなわち、インダクタンスＬ１とコンデンサＣ４とは、ＬＣ共振回路を構成している。そして、スイッチ素子Ｍ２がＯＮになると、インダクタンスＬ２に電流が流れて、コンデンサＣ４に電荷が蓄積され、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧は、徐々に上昇する。すなわち、インダクタンスＬ２とコンデンサＣ４とは、ＬＣ共振回路を構成している。一方、スイッチ素子Ｍ３がＯＮになると、コンデンサＣ４からインダクタンスＬ３を通じて電流が流れて、コンデンサＣ４から電荷が放出される。つまり、コンデンサＣ４は放電される。これにより、コンデンサＣ４の端子間電圧は、徐々に降下する。すなわち、インダクタンスＬ３とコンデンサＣ４とは、ＬＣ共振回路を構成している。   When the switch element M1 is turned on, a current flows through the inductance L1, charges are accumulated in the capacitor C4, and the capacitor C4 is charged. Therefore, the voltage across the capacitor C4 gradually increases. That is, the inductance L1 and the capacitor C4 constitute an LC resonance circuit. When the switch element M2 is turned on, a current flows through the inductance L2, charges are accumulated in the capacitor C4, and the capacitor C4 is charged. Thereby, the voltage between terminals of the capacitor C4 gradually increases. That is, the inductance L2 and the capacitor C4 constitute an LC resonance circuit. On the other hand, when the switch element M3 is turned on, a current flows from the capacitor C4 through the inductance L3, and electric charge is discharged from the capacitor C4. That is, the capacitor C4 is discharged. Thereby, the voltage between terminals of the capacitor C4 gradually decreases. That is, the inductance L3 and the capacitor C4 constitute an LC resonance circuit.

＜基準信号と補助駆動信号＞
ここで、本実施形態の補助駆動信号生成回路５２により生成される補助駆動信号ＳＶについて説明する。図１１は、補助駆動信号ＳＶと基準信号ＳＱの各信号波形の一例について示したものである。ここで、基準信号ＳＱは、圧電素子、ここでは各ノズル♯１〜♯２００に各々設けられたピエゾ素子を動作させるための信号のことである。本実施形態の基準信号ＳＱは、同図に示すように、最小電位ＶＬから中間電位ＶＭにかけて直線的に徐々に電位が上昇する第１区間Ｐ１と、中間電位ＶＭが保持される第２区間Ｐ２と、中間電位ＶＭから最大電位ＶＨにかけて直線的に徐々に電位が上昇する第３区間Ｐ３と、最大電位ＶＨが保持される第４区間Ｐ４と、最大電位ＶＨから最小電位ＶＬにかけて急激に電位が降下する第５区間Ｐ５と、最小電位ＶＬが保持される第６区間Ｐ６とを有する。ここで、最小電位ＶＬ、中間電位ＶＭおよび最大電位ＶＨは、それぞれ所定の電位となっている。基準信号ＳＱは、これら第１区間Ｐ１〜第６区間Ｐ６を１周期として、当該周期を繰り返して生成される。 <Reference signal and auxiliary drive signal>
Here, the auxiliary drive signal SV generated by the auxiliary drive signal generation circuit 52 of the present embodiment will be described. FIG. 11 shows an example of signal waveforms of the auxiliary drive signal SV and the reference signal SQ. Here, the reference signal SQ is a signal for operating a piezoelectric element, here, a piezoelectric element provided in each of the nozzles # 1 to # 200. As shown in the figure, the reference signal SQ of the present embodiment includes a first interval P1 in which the potential gradually increases linearly from the minimum potential VL to the intermediate potential VM, and a second interval P2 in which the intermediate potential VM is held. The third section P3 in which the potential gradually increases linearly from the intermediate potential VM to the maximum potential VH, the fourth section P4 in which the maximum potential VH is held, and the potential suddenly from the maximum potential VH to the minimum potential VL. It has the 5th section P5 which falls, and the 6th section P6 in which minimum electric potential VL is held. Here, the minimum potential VL, the intermediate potential VM, and the maximum potential VH are respectively predetermined potentials. The reference signal SQ is generated by repeating the period with the first period P1 to the sixth period P6 as one period.

一方、補助駆動信号ＳＶは、トランジスタＱ１、Ｑ２の各コレクタ端子と、トランジスタＱ１、Ｑ２の各エミッタ端子との間の電位差を小さくするために、補助駆動信号生成回路５２により生成される信号である。ここで生成される補助駆動信号ＳＶは、基準信号ＳＱの電位の変動に先行して電位が変動するような信号として生成される。つまり、補助駆動信号ＳＶの信号波形は、基準信号ＳＱの信号波形に応じて形成されている。   On the other hand, the auxiliary drive signal SV is a signal generated by the auxiliary drive signal generation circuit 52 in order to reduce the potential difference between the collector terminals of the transistors Q1 and Q2 and the emitter terminals of the transistors Q1 and Q2. . The auxiliary drive signal SV generated here is generated as a signal whose potential changes prior to the change in potential of the reference signal SQ. That is, the signal waveform of the auxiliary drive signal SV is formed according to the signal waveform of the reference signal SQ.

ここで、補助駆動信号ＳＶは、基準信号ＳＱの最小電位ＶＬよりも若干低い第１電位Ｖ１から、基準信号ＳＱの中間電位ＶＭよりも若干高い第２電位Ｖ２へと徐々に電位が上昇する第１区間Ｄ１と、第２電位Ｖ２が保持される第２区間Ｄ２と、第２電位Ｖ２から、基準信号ＳＱの最大電位ＶＨよりも若干高い第３電位Ｖ３へと徐々に電位が上昇する第３区間Ｄ３と、第３電位Ｖ３が保持される第４区間Ｄ４と、第３電位Ｖ３から徐々に電位が降下して第１電位Ｖ１よりも低い電位Ｖ４に到達する第５間Ｄ５と、基準信号ＳＱの最小電位ＶＬよりも低い電位が保持される第６区間Ｄ６とを有する。   Here, the auxiliary drive signal SV is a first potential in which the potential gradually increases from the first potential V1 slightly lower than the minimum potential VL of the reference signal SQ to the second potential V2 slightly higher than the intermediate potential VM of the reference signal SQ. The first section D1, the second section D2 in which the second potential V2 is held, and the third potential in which the potential gradually increases from the second potential V2 to the third potential V3 that is slightly higher than the maximum potential VH of the reference signal SQ. A section D3, a fourth section D4 in which the third potential V3 is held, a fifth period D5 in which the potential gradually drops from the third potential V3 and reaches a potential V4 lower than the first potential V1, and a reference signal And a sixth section D6 in which a potential lower than the minimum potential VL of SQ is held.

第１区間Ｄ１は、基準信号ＳＱの第１区間Ｐ１に対応して形成されている。また、第２区間Ｄ２は、基準信号ＳＱの第２区間Ｐ２に対応して形成されている。また、第３区間Ｄ３は、基準信号ＳＱの第３区間Ｐ３に対応して形成されている。また、第４区間Ｄ４は、基準信号ＳＱの第４区間Ｐ４に対応して形成されている。また、第５区間Ｄ５は、基準信号ＳＱの第５区間Ｐ５に対応して形成されている。また、第６区間Ｄ６は、基準信号ＳＱの第６区間Ｐ６に対応して形成されている。   The first section D1 is formed corresponding to the first section P1 of the reference signal SQ. The second section D2 is formed corresponding to the second section P2 of the reference signal SQ. The third section D3 is formed corresponding to the third section P3 of the reference signal SQ. The fourth section D4 is formed corresponding to the fourth section P4 of the reference signal SQ. The fifth section D5 is formed corresponding to the fifth section P5 of the reference signal SQ. The sixth section D6 is formed corresponding to the sixth section P6 of the reference signal SQ.

第１区間Ｄ１〜第４区間Ｄ４では、補助駆動信号ＳＶの電位が、基準信号ＳＱの電位よりも若干高くなるように形成されている。一方、第５区間Ｄ５〜第６区間Ｄ６では、補助駆動信号ＳＶの電位が、基準信号ＳＱの電位よりも若干低くなるように形成されている。これは、次の理由からである。すなわち、第１区間Ｄ１〜第４区間Ｄ４の間では、トランジスタ対９２１のうちのＮＰＮ型のトランジスタＱ１を動作させるからである。ＮＰＮ型のトランジスタＱ１を動作させるためには、基準信号ＳＱの電位よりも高い電位の信号を補助駆動信号ＳＶとしてトランジスタＱ１のコレクタ端子に供給する必要がある。また、第５区間Ｄ５〜第６区間Ｄ６の間では、トランジスタ対９２１のうちのＰＮＰ型のトランジスタＱ２を動作させるからである。ＰＮＰ型のトランジスタＱ２を動作させるためには、基準信号ＳＱの電位よりも低い電位の信号を補助駆動信号ＳＶとしてトランジスタＱ２のコレクタ端子に供給する必要がある。   In the first section D1 to the fourth section D4, the potential of the auxiliary drive signal SV is formed to be slightly higher than the potential of the reference signal SQ. On the other hand, in the fifth section D5 to the sixth section D6, the potential of the auxiliary drive signal SV is formed to be slightly lower than the potential of the reference signal SQ. This is for the following reason. That is, the NPN transistor Q1 of the transistor pair 921 is operated between the first section D1 and the fourth section D4. In order to operate the NPN transistor Q1, it is necessary to supply a signal having a potential higher than that of the reference signal SQ to the collector terminal of the transistor Q1 as the auxiliary drive signal SV. In addition, the PNP transistor Q2 of the transistor pair 921 is operated between the fifth section D5 and the sixth section D6. In order to operate the PNP transistor Q2, it is necessary to supply a signal having a potential lower than that of the reference signal SQ to the collector terminal of the transistor Q2 as the auxiliary drive signal SV.

このような波形の補助駆動信号ＳＶが生成されることによって、補助駆動信号ＳＶが入力されるトランジスタＱ１、Ｑ２のコレクタ端子と、基準信号ＳＱが入力されるトランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくすることができる。これによって、トランジスタＱ１、Ｑ２にて発生する消費電力の抑制を図ることができる。   By generating the auxiliary drive signal SV having such a waveform, between the collector terminals of the transistors Q1 and Q2 to which the auxiliary drive signal SV is input and the emitter terminals of the transistors Q1 and Q2 to which the reference signal SQ is input. The potential difference can be reduced. As a result, power consumption generated in the transistors Q1 and Q2 can be suppressed.

＜補助駆動信号の生成方法＞
次に、この補助駆動信号生成回路５２による補助駆動信号ＳＶの生成方法について説明する。図１２は、補助駆動信号ＳＶの生成方法について説明したものである。ここでは、図１０を参照しながら補助駆動信号ＳＶの生成方法について説明する。 <Auxiliary drive signal generation method>
Next, a method for generating the auxiliary drive signal SV by the auxiliary drive signal generation circuit 52 will be described. FIG. 12 illustrates a method for generating the auxiliary drive signal SV. Here, a method of generating the auxiliary drive signal SV will be described with reference to FIG.

まず、第１区間Ｄ１について説明する。第１区間Ｄ１は、第１区間Ｐ１に対応しているが、第１区間Ｐ１は二つの場合に用いられる。すなわち、（１）印字をしていないときは、補助駆動信号ＳＶはグランドレベル、基準信号ＳＱは電位ＶＬにしておくが、基準信号ＳＱを図６の繰返し周期の開始時の電位である電位ＶＭまで持ち上げてやる。（２）図６の区間Ｔ１、Ｔ２、Ｔ３の終了前に、基準信号ＳＱは、電位ＶＬから電位ＶＭに上昇させる。   First, the first section D1 will be described. The first section D1 corresponds to the first section P1, but the first section P1 is used in two cases. That is, (1) When printing is not performed, the auxiliary drive signal SV is set to the ground level and the reference signal SQ is set to the potential VL, but the reference signal SQ is set to the potential VM that is a potential at the start of the repetition period of FIG. I will lift it up. (2) Prior to the end of the sections T1, T2, and T3 in FIG. 6, the reference signal SQ is raised from the potential VL to the potential VM.

第１区間Ｄ１においては、ここでは、スイッチ素子Ｍ１をＯＮにする（図１２参照）。このスイッチ素子Ｍ１のＯＮは、基準信号ＳＱの電位が最小電位ＶＬから中間電位ＶＭへと上昇を開始する動作に対応して行うものである。スイッチ素子Ｍ１をＯＮするタイミングは、基準信号ＳＱの電位が上昇を開始するタイミングよりも若干早いタイミングに設定される。他のスイッチ素子Ｍ２およびスイッチ素子Ｍ３については、ここではＯＦＦのままにしておく。スイッチ素子Ｍ１をＯＮにすると、図１０に示すように、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ１を通じてインダクタンスＬ１に電流が流れて、コンデンサＣ４に電流が供給される。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、基準信号ＳＱの電位の変動に先行して徐々に上昇する。   In the first section D1, the switch element M1 is turned on here (see FIG. 12). The switching element M1 is turned on in response to an operation in which the potential of the reference signal SQ starts to rise from the minimum potential VL to the intermediate potential VM. The timing for turning on the switch element M1 is set to a timing slightly earlier than the timing at which the potential of the reference signal SQ starts to rise. The other switch elements M2 and M3 are left off here. When the switch element M1 is turned ON, as shown in FIG. 10, a current flows from the power source side (42V in this case) to the inductance L1 through the switch element M1, and the current is supplied to the capacitor C4. For this reason, electric charge is accumulated in the capacitor C4, and the capacitor C4 is charged. As a result, the voltage across the terminals of the capacitor C4 (hereinafter referred to as “C potential”) gradually increases prior to the fluctuation of the potential of the reference signal SQ.

スイッチ素子Ｍ１は、ＯＮされてから所定時間Ｔ１を経過した後、ＯＦＦされる。スイッチ素子Ｍ１がＯＦＦにされた後であっても、インダクタンスＬ１には、電流が流れ続ける。これは、インダクタンスＬ１に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ１に流れる電流は、ダイオードＤ１を通じて接地側から供給される。これにより、コンデンサＣ４には、スイッチ素子Ｍ１がＯＦＦにされた後も電流が供給されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、さらに上昇する。   The switch element M1 is turned off after a predetermined time T1 has elapsed since it was turned on. Even after the switch element M1 is turned off, current continues to flow through the inductance L1. This is due to the energy to flow the current stored in the inductance L1. The current flowing through the inductance L1 is supplied from the ground side through the diode D1. As a result, a current is supplied to the capacitor C4 even after the switch element M1 is turned off, and the voltage across the terminals of the capacitor C4 (“C potential”) further increases.

その後、インダクタンスＬ１に流れる電流の大きさは徐々に小さくなる。このため、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。このようにして、補助駆動信号ＳＶの信号波形の第１区間Ｄ１が形成される（図１２参照）。なお、ここで、インダクタンスＬ１に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ１の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ１およびコンデンサＣ１により、インダクタンスＬ１の端子間電圧の振動を抑制することができる。   Thereafter, the magnitude of the current flowing through the inductance L1 gradually decreases. For this reason, the voltage between the terminals of the capacitor C4 (“C potential”) gradually shifts to a stable state. In this way, the first section D1 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 12). Here, when the current flowing through the inductance L1 is cut off, the rate of change (dI / dt) of the current suddenly becomes 0, and a large potential fluctuation (ground → “C potential”) occurs at the power supply side terminal of the inductance L1. Even if this occurs, the resistance R1 and the capacitor C1 can suppress the vibration of the voltage across the terminal of the inductance L1.

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定（電位Ｖ２）に保持される。これにより、補助駆動信号ＳＶの信号波形の第２区間Ｄ２が形成される（図１２参照）。第２区間Ｄ２は状況において長さが変わってもよい。すなわち、印字をしていないときの基準信号ＳＱの電位ＶＬから、繰返し周期Ｔの開始時の電位である電位ＶＭまで持ち上げてやるときと、各区間Ｔ１、Ｔ２、Ｔ３の境界のそれぞれの平坦部の長さは異なってもかまわない。   The terminal voltage (“C potential”) of the capacitor C4 is kept constant (potential V2) for a while. As a result, a second section D2 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 12). The length of the second section D2 may vary depending on the situation. That is, when the voltage is increased from the potential VL of the reference signal SQ when printing is not performed to the potential VM that is the potential at the start of the repetition period T, and the flat portions at the boundaries of the sections T1, T2, and T3, respectively. The length of can be different.

その後、スイッチ素子Ｍ２がＯＮされる。スイッチ素子Ｍ２は、基準信号ＳＱの電位が中間電位ＶＭから最大電位ＶＨへと上昇を開始する前に先行してＯＮされる（図１２参照）。このようにスイッチ素子Ｍ２がＯＮされると、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ２を通じてインダクタンスＬ２に電流が流れて、コンデンサＣ４に電流が供給される。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行してさらに上昇する。ここで、インダクタンスＬ２は、インダクタンスＬ１より小さいインダクタンスなので、コンデンサＣ４との共振周期が短い。すなわち、第３区間Ｄ３の『Ｃ電位』の立ち上がり方が第１区間Ｄ１より急峻である。このようにしているのは、基準信号ＳＱが、第３区間Ｐ３が第１区間Ｐ１より急峻であるためである。   Thereafter, the switch element M2 is turned on. The switch element M2 is turned on in advance before the potential of the reference signal SQ starts to rise from the intermediate potential VM to the maximum potential VH (see FIG. 12). When the switch element M2 is turned on in this way, a current flows from the power supply side (42V in this case) to the inductance L2 through the switch element M2, and the current is supplied to the capacitor C4. For this reason, electric charge is accumulated in the capacitor C4, and the capacitor C4 is charged. The voltage between the terminals of the capacitor C4 (“C potential”) further increases prior to the fluctuation of the potential of the reference signal SQ. Here, since the inductance L2 is an inductance smaller than the inductance L1, the resonance period with the capacitor C4 is short. That is, the rising direction of the “C potential” in the third section D3 is steeper than that in the first section D1. This is because the reference signal SQ is steeper in the third section P3 than in the first section P1.

スイッチ素子Ｍ２は、ＯＮされてから所定時間Ｔ２を経過した後、ＯＦＦされる。スイッチ素子Ｍ１がＯＦＦにされた後であっても、インダクタンスＬ２には、電流が流れ続ける。これは、インダクタンスＬ２に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ１に流れる電流は、ダイオードＤ２を通じて接地側から供給される。これにより、コンデンサＣ４には、スイッチ素子Ｍ２がＯＦＦにされた後も電流が供給され、コンデンサＣ４の端子間電圧（『Ｃ電位』）はさらに上昇する。   The switch element M2 is turned off after a predetermined time T2 has elapsed since it was turned on. Even after the switch element M1 is turned off, current continues to flow through the inductance L2. This is due to the energy to flow the current stored in the inductance L2. The current flowing through the inductance L1 is supplied from the ground side through the diode D2. As a result, a current is supplied to the capacitor C4 even after the switch element M2 is turned off, and the voltage across the terminals of the capacitor C4 (“C potential”) further increases.

インダクタンスＬ２に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。その後、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、一定に保持される。このようにして、補助駆動信号ＳＶの信号波形の第３区間Ｄ３が形成される（図１２参照）。なお、ここで、インダクタンスＬ２に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ２の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ２およびコンデンサＣ２により、インダクタンスＬ２の端子間電圧の振動を抑制することができる。   The magnitude of the current flowing through the inductance L2 gradually decreases, and the voltage between the terminals of the capacitor C4 (“C potential”) gradually shifts to a stable state. Thereafter, the terminal voltage (“C potential”) of the capacitor C4 is kept constant. In this way, the third section D3 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 12). Here, when the current flowing through the inductance L2 is cut off, the rate of change of current (dI / dt) suddenly becomes 0, and a large potential fluctuation (ground → “C potential”) occurs at the power supply side terminal of the inductance L2. Even if this occurs, the resistance R2 and the capacitor C2 can suppress the oscillation of the voltage across the terminal of the inductance L2.

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定に保持される。これにより、補助駆動信号ＳＶの信号波形の第４区間Ｄ４が形成される（図１２参照）。   The voltage between the terminals of the capacitor C4 (“C potential”) is kept constant for a while. As a result, a fourth section D4 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 12).

その後、スイッチ素子Ｍ３がＯＮされる。スイッチ素子Ｍ３は、基準信号ＳＱの電位が最大電位ＶＨから最小電位ＶＬへと降下を開始する前に先行してＯＮされる（図１２参照）。このようにスイッチ素子Ｍ３がＯＮされると、コンデンサＣ４に蓄積された電荷がインダクタンスＬ３に電流として流れ込んで、当該インダクタンスＬ３を経由して接地側へと放出される。これにより、コンデンサＣ４は徐々に放電されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行して急激に降下する。   Thereafter, the switch element M3 is turned on. The switch element M3 is turned on in advance before the potential of the reference signal SQ starts to drop from the maximum potential VH to the minimum potential VL (see FIG. 12). When the switch element M3 is turned on in this way, the electric charge accumulated in the capacitor C4 flows as a current into the inductance L3 and is discharged to the ground side via the inductance L3. As a result, the capacitor C4 is gradually discharged, and the voltage across the terminals of the capacitor C4 (“C potential”) drops abruptly prior to the fluctuation of the potential of the reference signal SQ.

スイッチ素子Ｍ３は、ＯＮされてから所定時間Ｔ３を経過した後、ＯＦＦされる。スイッチ素子Ｍ３がＯＦＦにされた後であっても、インダクタンスＬ３には、電流が流れ続ける。これは、インダクタンスＬ３に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ３に流れる電流は、ダイオードＤ５を通じて電源側（ここでは、４２Ｖ）へと放出される。   The switch element M3 is turned off after a predetermined time T3 has elapsed since it was turned on. Even after the switch element M3 is turned off, current continues to flow through the inductance L3. This is due to the energy to flow the current stored in the inductance L3. The current flowing through the inductance L3 is discharged to the power supply side (42V here) through the diode D5.

そして、インダクタンスＬ３に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。このようにして、補助駆動信号ＳＶの信号波形の第５区間Ｄ５が形成される（図１２参照）。なお、ここで、インダクタンスＬ３に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ３のアース（接地）側の端子に大きな電位変動（電源（＋４２Ｖ）→『Ｃ電位』）が生じても、抵抗Ｒ３およびコンデンサＣ３により、インダクタンスＬ３の端子間電圧の振動を抑制することができる。   The magnitude of the current flowing through the inductance L3 gradually decreases, and the voltage between the terminals of the capacitor C4 (“C potential”) gradually shifts to a stable state. In this way, the fifth section D5 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 12). Here, when the current flowing through the inductance L3 is cut off, the rate of change (dI / dt) of the current suddenly becomes 0, and a large potential fluctuation (power supply (+ 42V)) occurs at the ground (ground) side terminal of the inductance L3. → "C potential"), the oscillation of the voltage across the terminal of the inductance L3 can be suppressed by the resistor R3 and the capacitor C3.

その後、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、再び第１区間Ｄ１が始まるまでの間、基準信号ＳＱの最小電位ＶＬよりも低い電位からグランドレベルに徐々に上がっており、補助駆動信号ＳＶの信号波形の第６区間Ｄ６が形成される（図１２参照）。第６区間Ｄ６は本来、補助駆動信号が常にグランドレベルであることが望ましいが、インダクタンスやキャパシタンスの定数の精度や、スイッチ素子のＯＮ時間Ｔ１、Ｔ２、Ｔ３の時間の精度、更に避けることの出来ないコンデンサＣｚの変化（吐出ノズル数により大きく変化する）により、常にちょうどグランドレベルにするのは難しい。したがって、ほぼ、グランドレベルにする。その際、コンデンサＣｚが最大の時に、ちょうどグランドレベルに出来ればよい。そうすれば、コンデンサＣｚが最大でない場合、第５区間Ｄ５の終了時に補助駆動信号ＳＶはグランドより低くなる（コンデンサＣｚが大きい場合、コンデンサＣｚがＣ４に対して並列についているのに近い効果を示すため、コンデンサＣ４から電流が流れにくくなり、第５区間Ｄ５での補助駆動信号ＳＶの電位は上がる。逆に小さい場合は、補助駆動信号ＳＶがマイナス側に振れる）。補助駆動信号ＳＶがグランドレベルより下がると、ダイオードＤ１、インダクタンスＬ１を通して電流がグランドよりコンデンサＣ４に流れ込み、補助駆動信号ＳＶの電位がグランドレベルに徐々に近づく。このようにして、第６区間Ｄ６の終了時、したがって、第１区間Ｄ１の開始時の補助駆動信号ＳＶの電位を適切な範囲に収めることが出来る。   After that, the voltage between the terminals of the capacitor C4 ("C potential") gradually increases from a potential lower than the minimum potential VL of the reference signal SQ to the ground level until the first section D1 starts again, and the auxiliary drive A sixth section D6 of the signal waveform of the signal SV is formed (see FIG. 12). In the sixth section D6, it is originally desirable that the auxiliary drive signal is always at the ground level. However, the accuracy of the inductance and capacitance constants, the accuracy of the ON times T1, T2, and T3 of the switch elements can be further avoided. It is difficult to always make the ground level exactly due to the change of the capacitor Cz (which varies greatly depending on the number of discharge nozzles). Therefore, it is almost at the ground level. At this time, when the capacitor Cz is the maximum, it is only necessary to be at the ground level. Then, when the capacitor Cz is not maximum, the auxiliary drive signal SV becomes lower than the ground at the end of the fifth section D5 (when the capacitor Cz is large, an effect close to that the capacitor Cz is in parallel with C4 is exhibited. Therefore, it becomes difficult for the current to flow from the capacitor C4, and the potential of the auxiliary drive signal SV rises in the fifth section D5, whereas if it is small, the auxiliary drive signal SV swings to the negative side). When the auxiliary drive signal SV falls below the ground level, current flows from the ground to the capacitor C4 through the diode D1 and the inductance L1, and the potential of the auxiliary drive signal SV gradually approaches the ground level. In this way, the potential of the auxiliary drive signal SV at the end of the sixth section D6, and thus at the start of the first section D1, can be kept within an appropriate range.

このような補助駆動信号ＳＶが、トランジスタＱ１、Ｑ２のコレクタ端子に入力されることで、トランジスタＱ１、Ｑ２のコレクタ端子と、トランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくする。これにより、トランジスタＱ１、Ｑ２の消費電力を大幅に抑えることができる。なお、補助駆動信号生成回路５２も、理想的には、インダクタンスとキャパシタとスイッチで出来た回路であり、消費電力は０である。   By inputting such an auxiliary drive signal SV to the collector terminals of the transistors Q1 and Q2, the potential difference between the collector terminals of the transistors Q1 and Q2 and the emitter terminals of the transistors Q1 and Q2 is reduced. Thereby, the power consumption of the transistors Q1 and Q2 can be significantly suppressed. The auxiliary drive signal generation circuit 52 is also ideally a circuit made up of an inductance, a capacitor, and a switch, and power consumption is zero.

また、スイッチ素子Ｍ１、Ｍ２，Ｍ３がそれぞれＯＮされる時間Ｔ１、Ｔ２、Ｔ３を調節することで、コンデンサＣ４の端子間電圧（『Ｃ電位』）の変動量を調節することができる。つまり、スイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされている時間Ｔ１、Ｔ２、Ｔ３を長くすれば、コンデンサＣ４の端子間電圧（『Ｃ電位』）の変動量も大きく、補助駆動信号ＳＶの電位をダイナミックに変動させることができる。また、スイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされている時間Ｔ１、Ｔ２、Ｔ３を短くすれば、コンデンサＣ４の端子間電圧（『Ｃ電位』）の変動量も小さく、補助駆動信号ＳＶの電位変動を抑制することができる。   Further, by adjusting the times T1, T2, and T3 when the switch elements M1, M2, and M3 are turned on, the amount of fluctuation of the voltage between the terminals of the capacitor C4 (“C potential”) can be adjusted. That is, if the times T1, T2, and T3 when the switch elements M1, M2, and M3 are turned on are lengthened, the amount of variation in the voltage between the terminals of the capacitor C4 (“C potential”) increases, and the potential of the auxiliary drive signal SV It can be changed dynamically. Further, if the times T1, T2, and T3 when the switch elements M1, M2, and M3 are turned on are shortened, the amount of fluctuation in the voltage between the terminals of the capacitor C4 (“C potential”) is also small, and the potential fluctuation of the auxiliary drive signal SV. Can be suppressed.

また、スイッチ素子Ｍ１、Ｍ２，Ｍ３がそれぞれＯＮされるタイミングを変更することで、コンデンサＣ４の端子間電圧（『Ｃ電位』）が変動するタイミングを変更することができる。これにより、補助駆動信号ＳＶの電位が変動するタイミングを変更することができる。   Further, the timing at which the voltage between the terminals of the capacitor C4 (“C potential”) fluctuates can be changed by changing the timing at which the switch elements M1, M2, and M3 are turned on. Thereby, the timing at which the potential of the auxiliary drive signal SV fluctuates can be changed.

また、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数の大きさを適宜変更することで、補助駆動信号ＳＶの電位変化の傾きを調整することができる。すなわち、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数を大きくすれば、補助駆動信号ＳＶの電位変化の傾きを緩くすることができる。一方、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数を小さくすれば、補助駆動信号ＳＶの電位変化の傾きを急峻にすることができる。   Further, by appropriately changing the magnitudes of the induction coefficients of the inductances L1, L2, and L3, it is possible to adjust the gradient of the potential change of the auxiliary drive signal SV. That is, if the induction coefficients of the inductances L1, L2, and L3 are increased, the slope of the potential change of the auxiliary drive signal SV can be made gentle. On the other hand, if the induction coefficients of the inductances L1, L2, and L3 are reduced, the gradient of the potential change of the auxiliary drive signal SV can be made steep.

以上、スイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされる時間Ｔ１、Ｔ２、Ｔ３やスイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされるタイミング、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数の大きさを適宜変更することで、所望の信号波形を有する補助駆動信号ＳＶを生成することができる。   As described above, the times T1, T2, and T3 when the switch elements M1, M2, and M3 are turned on, the timing when the switch elements M1, M2, and M3 are turned on, and the induction coefficients of the inductances L1, L2, and L3 are appropriately changed. Thus, the auxiliary drive signal SV having a desired signal waveform can be generated.

なお、ここでは、補助駆動信号生成回路５２が、ＬＣ共振回路のインダクタンスとして、３つのインダクタンスＬ１、Ｌ２、Ｌ３を備えていたが、インダクタンスの数については、１つであっても２つであっても良く、さらには４つ以上であっても良い。   Here, the auxiliary drive signal generation circuit 52 includes the three inductances L1, L2, and L3 as the inductance of the LC resonance circuit, but the number of inductances is one or two. It may also be four or more.

＝＝＝コンデンサＣ４について＝＝＝
＜問題点＞
ところで、このような補助駆動信号生成回路５２にあっては、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に応じて、生成される補助駆動信号ＳＶの信号波形に変化が生じるという不具合が発生する場合があった。これは、動作するピエゾ素子ＰＺＴ（圧電素子）の数が変更されることによって、ピエゾ素子ＰＺＴ（圧電素子）に対応する静電容量（図１０中、コンデンサＣｚの静電容量に相当）が変化するために生じるものである。 === About Capacitor C4 ===
<Problem>
By the way, in such an auxiliary drive signal generation circuit 52, there is a problem that the signal waveform of the generated auxiliary drive signal SV changes depending on the number of piezoelectric elements PZT (piezoelectric elements) that are actually operated. It may occur. This is because the capacitance corresponding to the piezo element PZT (piezoelectric element) (corresponding to the capacitance of the capacitor Cz in FIG. 10) is changed by changing the number of operating piezo elements PZT (piezoelectric elements). That's what happens.

図１３は、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（図１０中、コンデンサＣｚの静電容量に相当）が異なるときに、生成される補助駆動信号ＳＶの波形について説明したものである。ここでは、コンデンサＣ４の静電容量が１．２μＦに固定されている。一方、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）は、０．５ｎＦの場合と、４００ｎＦの場合とについてそれぞれ調べた。ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦの場合に生成される補助駆動信号を補助駆動信号ＳＶ１とし、また、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が４００ｎＦの場合に生成される補助駆動信号を補助駆動信号ＳＶ２とする。   FIG. 13 illustrates the waveform of the auxiliary drive signal SV that is generated when the capacitance of the piezoelectric element PZT (piezoelectric element) (corresponding to the capacitance of the capacitor Cz in FIG. 10) is different. Here, the capacitance of the capacitor C4 is fixed to 1.2 μF. On the other hand, the capacitance (Cz) of the piezo element PZT (piezoelectric element) was examined for each of 0.5 nF and 400 nF. An auxiliary drive signal generated when the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 0.5 nF is defined as an auxiliary drive signal SV1, and the capacitance (Cz) of the piezo element PZT (piezoelectric element). The auxiliary drive signal generated when is 400 nF is referred to as auxiliary drive signal SV2.

ピエゾ素子ＰＺＴ（圧電素子）の静電容量Ｃｚが０．５ｎＦの場合に生成される補助駆動信号ＳＶ１は、同図中に実線で示すように、第１区間Ｄ１、第２区間Ｄ２、第３区間Ｄ３および第４区間Ｄ４にて、基準信号ＳＱの電位よりも高い電位となり、トランジスタＱ１を十分に動作させることができる。また、第５区間Ｄ５および第６区間Ｄ６では、補助駆動信号ＳＶ１の電位が基準信号ＳＱの電位よりも低い電位となり、補助駆動信号ＳＶ１は、トランジスタＱ２を十分に動作させることができる。   The auxiliary drive signal SV1 generated when the electrostatic capacitance Cz of the piezo element PZT (piezoelectric element) is 0.5 nF, as shown by a solid line in the drawing, is a first section D1, a second section D2, a third section. In the section D3 and the fourth section D4, the potential becomes higher than the potential of the reference signal SQ, and the transistor Q1 can be sufficiently operated. Further, in the fifth section D5 and the sixth section D6, the potential of the auxiliary drive signal SV1 is lower than the potential of the reference signal SQ, and the auxiliary drive signal SV1 can sufficiently operate the transistor Q2.

これに対して、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が４００ｎＦの場合に生成される補助駆動信号ＳＶ２は、同図中に破線で示すように、第１区間Ｄ１、第２区間Ｄ２および第３区間Ｄ３の終了間際まで基準信号ＳＱの電位よりも高い電位となり、トランジスタＱ１を動作させることができるものの、第３区間Ｄ３の終了間際から第４区間Ｄ４においては、基準信号ＳＱの電位よりも低い電位となる。このため、トランジスタＱ１のコレクタ電流を流すことが出来ず、基準信号ＳＱから流れ込むベース電流がそのままエミッタより流れ出るようになる。図１３においては基準信号ＳＱの電流供給能力が大きいことを仮定し、基準信号ＳＱが歪まない形で描かれているが、通常、基準信号ＳＱの電流供給能力は小さいので、基準信号および出力信号が所望の波形にならない。さらに、第５区間Ｄ５および第６区間Ｄ６においては、補助駆動信号ＳＶ２の電位が基準信号ＳＱの電位よりも高い電位となり、トランジスタＱ２を十分に動作させることができない。   On the other hand, the auxiliary drive signal SV2 generated when the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 400 nF, as shown by a broken line in FIG. Although the potential of the reference signal SQ is higher than the potential of the reference signal SQ until the end of the section D2 and the third section D3, the transistor Q1 can be operated. However, in the fourth section D4 from the end of the third section D3, the reference signal SQ The potential is lower than the potential. For this reason, the collector current of the transistor Q1 cannot flow, and the base current flowing from the reference signal SQ flows out from the emitter as it is. In FIG. 13, it is assumed that the current supply capability of the reference signal SQ is large, and the reference signal SQ is drawn in a form that is not distorted. However, since the current supply capability of the reference signal SQ is usually small, the reference signal and the output signal Does not have the desired waveform. Further, in the fifth section D5 and the sixth section D6, the potential of the auxiliary drive signal SV2 is higher than the potential of the reference signal SQ, and the transistor Q2 cannot be sufficiently operated.

＜解決方法＞
以上のことから、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦの場合には、トランジスタＱ１およびトランジスタＱ２を十分に動作させることができるのに対して、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が４００ｎＦの場合には、トランジスタＱ１およびトランジスタＱ２を十分に動作させることができない場合があることがわかる。これは、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦから４００ｎＦへと大きく増加したことによるものであり、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が増加しても、それに従い、コンデンサＣ４の静電容量を変化させれば、このような信号波形の変化を抑制することができる。特に、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）と、コンデンサＣ４の静電容量との合計がほぼ一定であれば、このような信号波形の変化を抑制することができる。 <Solution>
From the above, when the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 0.5 nF, the transistors Q1 and Q2 can be sufficiently operated, whereas the piezo element PZT ( It can be seen that when the electrostatic capacitance (Cz) of the piezoelectric element is 400 nF, the transistors Q1 and Q2 may not be operated sufficiently. This is because the capacitance (Cz) of the piezo element PZT (piezoelectric element) has greatly increased from 0.5 nF to 400 nF, and the capacitance (Cz) of the piezo element PZT (piezoelectric element) increases. Even if the capacitance of the capacitor C4 is changed accordingly, such a change in the signal waveform can be suppressed. In particular, if the sum of the capacitance (Cz) of the piezo element PZT (piezoelectric element) and the capacitance of the capacitor C4 is substantially constant, such a change in signal waveform can be suppressed.

一方、コンデンサＣ４の静電容量が、ピエゾ素子ＰＺＴ（圧電素子）が取り得る静電容量（２００個分のピエゾ素子ＰＺＴ（圧電素子）の静電容量の合計に相当）に対して十分大きく設定されれば、信号波形の変化を抑制することができる。しかしながら、コンデンサＣ４の静電容量をピエゾ素子ＰＺＴ（圧電素子）が取り得る静電容量（図１０中、コンデンサＣｚの静電容量に相当）よりもあまり大きく設定されると、ＬＣ共振回路に常に大きな電流が流れ、大電流に対応できる高価なスイッチング素子を使わなければならず、また、補助駆動信号生成回路５２の回路素子や経路にて電力ロスを招き、当初の目的である消費電力の低減を十分に達成できず、好ましくない。このため、コンデンサＣ４の静電容量を十分に大きくするという方法は採用することはできない。   On the other hand, the capacitance of the capacitor C4 is set to be sufficiently larger than the capacitance that the piezo element PZT (piezoelectric element) can take (corresponding to the total capacitance of 200 piezo elements PZT (piezoelectric element)). If it does, the change of a signal waveform can be suppressed. However, if the capacitance of the capacitor C4 is set to be much larger than the capacitance that can be taken by the piezo element PZT (piezoelectric element) (corresponding to the capacitance of the capacitor Cz in FIG. 10), the LC resonance circuit is always set. A large current flows and an expensive switching element that can handle the large current must be used, and power loss is caused in the circuit elements and paths of the auxiliary drive signal generation circuit 52, thereby reducing power consumption, which is the original purpose. Cannot be achieved sufficiently, which is not preferable. For this reason, the method of sufficiently increasing the capacitance of the capacitor C4 cannot be adopted.

そこで、本実施形態では、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に応じて、コンデンサＣ４の静電容量を変化させられるようにした。その結果、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）と、コンデンサＣ４の静電容量との合計が大きく変わらないようになっている。   Therefore, in the present embodiment, the capacitance of the capacitor C4 can be changed according to the number of piezo elements PZT (piezoelectric elements) that actually operate. As a result, the sum of the capacitance (Cz) of the piezo element PZT (piezoelectric element) and the capacitance of the capacitor C4 does not change significantly.

＜コンデンサＣ４の構成＞
図１４は、コンデンサＣ４の構成の一例について説明したものである。ここでは、コンデンサＣ４として、５つのコンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５を備えている。これらのコンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５は、スイッチＳＷ１〜ＳＷ５によってそれぞれ相互に並列に接続されるようになっている。すなわち、スイッチＳＷ１〜ＳＷ５は、それぞれコンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５に対応して直列に設けられている。ここでは、スイッチＳＷ１はコンデンサ素子Ｃｓ１に、またスイッチＳＷ２はコンデンサ素子Ｃｓ２に、またスイッチＳＷ３はコンデンサ素子Ｃｓ３に、またスイッチＳＷ４はコンデンサ素子Ｃｓ４に、またスイッチＳＷ５はコンデンサ素子Ｃｓ５にそれぞれ直列に接続されている。そして、各スイッチＳＷ１〜ＳＷ５がＯＮされると、各スイッチＳＷ１〜ＳＷ５に対応するコンデンサ素子Ｃｓ１〜Ｃｓ５が相互に並列に接続されるようになっている。つまり、例えば、スイッチＳＷ１とスイッチＳＷ４とがそれぞれＯＮされると、スイッチＳＷ１に対応するコンデンサ素子Ｃｓ１と、スイッチＳＷ４に対応するコンデンサ素子Ｃｓ４とが相互に並列に接続される。これにより、コンデンサＣ４の静電容量は、相互に並列に接続されたコンデンサ素子Ｃｓ１の静電容量とコンデンサ素子Ｃｓ４の静電容量との合計の静電容量となる。また、スイッチＳＷ２、スイッチＳＷ３およびスイッチＳＷ５とがそれぞれＯＮされると、スイッチＳＷ２、スイッチＳＷ３およびスイッチＳＷ５にそれぞれ対応するコンデンサ素子Ｃｓ２、Ｃｓ３、Ｃｓ５が相互に並列に接続される。これにより、コンデンサＣ４の静電容量は、相互に並列に接続されたコンデンサ素子Ｃｓ２、Ｃｓ３、Ｃｓ５の合計の静電容量となる。 <Configuration of capacitor C4>
FIG. 14 illustrates an example of the configuration of the capacitor C4. Here, the capacitor C4 includes five capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5. These capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5 are connected to each other in parallel by switches SW1 to SW5. That is, the switches SW1 to SW5 are provided in series corresponding to the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5, respectively. Here, switch SW1 is connected to capacitor element Cs1, switch SW2 is connected to capacitor element Cs2, switch SW3 is connected to capacitor element Cs3, switch SW4 is connected to capacitor element Cs4, and switch SW5 is connected to capacitor element Cs5 in series. Has been. When the switches SW1 to SW5 are turned on, the capacitor elements Cs1 to Cs5 corresponding to the switches SW1 to SW5 are connected in parallel to each other. That is, for example, when the switch SW1 and the switch SW4 are respectively turned on, the capacitor element Cs1 corresponding to the switch SW1 and the capacitor element Cs4 corresponding to the switch SW4 are connected in parallel to each other. Thereby, the capacitance of the capacitor C4 is the total capacitance of the capacitance of the capacitor element Cs1 and the capacitance of the capacitor element Cs4 connected in parallel with each other. When the switch SW2, the switch SW3, and the switch SW5 are turned on, the capacitor elements Cs2, Cs3, and Cs5 corresponding to the switch SW2, the switch SW3, and the switch SW5 are connected in parallel to each other. As a result, the capacitance of the capacitor C4 is the total capacitance of the capacitor elements Cs2, Cs3, and Cs5 connected in parallel to each other.

各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５の静電容量は、全て同じ静電容量に設定されてもよく、また、２種類以上の異なる静電容量に設定されても良く、さらに、それぞれ異なる静電容量に設定されても良い。各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５の静電容量が、少なくとも２種類以上の異なる静電容量に設定されれば、各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５の静電容量の組合せによって、コンデンサＣ４の静電容量を様々な静電容量に変更することができる。   The capacitances of the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5 may all be set to the same capacitance, or may be set to two or more different capacitances. Different capacitances may be set. If the capacitance of each capacitor element Cs1, Cs2, Cs3, Cs4, Cs5 is set to at least two different capacitances, the capacitance of each capacitor element Cs1, Cs2, Cs3, Cs4, Cs5 Depending on the combination, the capacitance of the capacitor C4 can be changed to various capacitances.

スイッチＳＷ１〜ＳＷ５は、それぞれコントローラ９６によって個別にＯＮ／ＯＦＦ制御される。コントローラ９６は、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に応じて、スイッチＳＷ１〜ＳＷ５をそれぞれＯＮ／ＯＦＦ制御してコンデンサＣ４の静電容量を変更する。ここで、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数については、コントローラ９６は、例えば、プリンタ側コントローラ７０からヘッド制御部ＨＣへと送られる画素データＳＩ等から取得することができる。すなわち、コントローラ９６は、取得した画素データＳＩ等に基づき、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数をカウントするなどして、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に関する情報を取得する。コントローラ９６は、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数が変更されるタイミングに併せて、スイッチＳＷ１〜ＳＷ５をＯＮ／ＯＦＦ制御して、コンデンサＣ４の静電容量を変更する。ところで、コントローラ９６については、プリンタ側コントローラ７０が代わりに役割を果たしても良い。すなわち、プリンタ側コントローラ７０が各スイッチＳＷ１〜ＳＷ５をそれぞれ個別にＯＮ／ＯＦＦ制御しても良い。   The switches SW1 to SW5 are individually ON / OFF controlled by the controller 96. The controller 96 controls ON / OFF of the switches SW1 to SW5 according to the number of piezo elements PZT (piezoelectric elements) that are actually operated to change the capacitance of the capacitor C4. Here, the number of piezo elements PZT (piezoelectric elements) that are actually operated can be acquired by the controller 96 from, for example, pixel data SI sent from the printer-side controller 70 to the head controller HC. That is, the controller 96 counts the number of actually operating piezo elements PZT (piezoelectric elements) based on the acquired pixel data SI and the like, for example, and information on the number of piezo elements PZT (piezoelectric elements) that actually operate To get. The controller 96 controls ON / OFF of the switches SW1 to SW5 to change the capacitance of the capacitor C4 in accordance with the timing at which the number of piezo elements PZT (piezoelectric elements) that actually operate is changed. By the way, as for the controller 96, the printer-side controller 70 may play a role instead. That is, the printer-side controller 70 may individually control ON / OFF of the switches SW1 to SW5.

また、コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５によって構成されるコンデンサＣ４の静電容量については、必ずしもピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）との合計の静電容量が一定になるように設定される必要はない。つまり、トランジスタＱ１、Ｑ２をきちんと動作させることができるように、補助駆動信号ＳＶの信号波形の変化を十分に防止することができればよく、コンデンサＣ４の静電容量と、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）との合計の静電容量がほぼ一定になれば良い。   Further, regarding the capacitance of the capacitor C4 configured by the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5, the total capacitance with the capacitance (Cz) of the piezo element PZT (piezoelectric element) is not necessarily constant. There is no need to be set to be. That is, it is sufficient that the change in the signal waveform of the auxiliary drive signal SV can be sufficiently prevented so that the transistors Q1 and Q2 can be operated properly. The capacitance of the capacitor C4 and the piezo element PZT (piezoelectric element). It is only necessary that the total capacitance with the total capacitance (Cz) becomes substantially constant.

また、コンデンサＣ４を構成するためのコンデンサ素子の数としては、ここでは５個の場合を例にして説明したが、４個以下であっても、また６個以上であっても構わない。   Further, the number of capacitor elements for constituting the capacitor C4 has been described by taking the case of 5 as an example here, but it may be 4 or less, or 6 or more.

また、スイッチＳＷ１〜ＳＷ５については、必ずしも各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５に各々対応して接続されている必要はなく、複数のコンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５のうちの一部のコンデンサ素子、例えば、コンデンサ素子Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５についてのみに対応して接続されていても良い。   The switches SW1 to SW5 do not necessarily have to be connected to the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5, respectively. May be connected corresponding to only some of the capacitor elements, for example, capacitor elements Cs2, Cs3, Cs4, and Cs5.

以下では、コンデンサ素子Ｃｓ１は０．８μＦとし、スイッチＳＷ１は常に短絡しており、コンデンサ素子Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５は０．１μＦとして、スイッチＳＷ１〜ＳＷ５は負荷に応じて開閉されるものとする。具体的には、(1)実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数が０〜１００の場合、すなわち、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数の静電容量が０〜５０ｎＦの場合は、コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５を用い、(2)実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数が１０１〜３００の場合、すなわち、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数の静電容量が５０．５〜１５０ｎＦの場合は、コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４を用い、(3)実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数が３０１〜５００の場合、すなわち、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数の静電容量が１５０．５〜２５０ｎＦの場合は、コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３を用い、(4)実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数が５０１〜７００の場合、すなわち、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数の静電容量が２５０．５〜３５０ｎＦの場合は、コンデンサ素子Ｃｓ１、Ｃｓ２を用い、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数が７０１〜８００の場合、すなわち、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数の静電容量が３５０．５〜４００ｎＦの場合は、コンデンサ素子Ｃｓ１のみを用いる。   Hereinafter, the capacitor element Cs1 is 0.8 μF, the switch SW1 is always short-circuited, the capacitor elements Cs2, Cs3, Cs4, and Cs5 are 0.1 μF, and the switches SW1 to SW5 are opened and closed according to the load. To do. Specifically, (1) when the number of piezo elements PZT (piezoelectric elements) that actually operate is 0 to 100, that is, the number of piezo elements PZT (piezoelectric elements) that actually operate is 0 to 0. In the case of 50 nF, capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5 are used. (2) When the number of piezoelectric elements PZT (piezoelectric elements) that actually operate is 101 to 300, that is, piezoelectric elements that actually operate When the capacitance of the number of PZT (piezoelectric elements) is 50.5 to 150 nF, capacitor elements Cs1, Cs2, Cs3, and Cs4 are used. (3) The number of piezoelectric elements PZT (piezoelectric elements) that actually operate is In the case of 301 to 500, that is, when the capacitance of the number of piezoelectric elements PZT (piezoelectric elements) that actually operate is 150.5 to 250 nF, the capacitor elements Cs1, Cs2, and Cs3 are used. (4) When the number of piezo elements PZT (piezoelectric elements) that actually operate is 501 to 700, that is, when the capacitance of the number of piezo elements PZT (piezoelectric elements) that actually operate is 250.5 to 350 nF When the number of piezo elements PZT (piezoelectric elements) that actually operate is 701 to 800 using the capacitor elements Cs1 and Cs2, that is, the capacitance of the number of piezo elements PZT (piezoelectric elements) that actually operate is In the case of 350.5 to 400 nF, only the capacitor element Cs1 is used.

＜実際に生成される信号波形＞
図１５は、コンデンサＣ４の静電容量を、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に応じて変更した場合に生成される補助駆動信号ＳＶの一例について説明したものである。ここでは、代表的な例として、動作するピエゾ素子ＰＺＴ（圧電素子）の数が１本、すなわち、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦの場合と、動作するピエゾ素子ＰＺＴ（圧電素子）の数が２００本すなわちピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が１００ｎＦの場合と、動作するピエゾ素子ＰＺＴ（圧電素子）の数が４００本、すなわちピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が２００ｎＦの場合と、動作するピエゾ素子ＰＺＴ（圧電素子）の数が６００本、すなわちピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が３００ｎＦの場合と、動作するピエゾ素子ＰＺＴ（圧電素子）の数が全数８００本、すなわちピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が４００ｎＦの場合とについて説明する。ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦの場合には、コンデンサＣ４の静電容量は１．２μＦに設定されている。また、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が１００ｎＦの場合には、コンデンサＣ４の静電容量は１．１μＦに設定されている。また、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が２００ｎＦの場合には、コンデンサＣ４の静電容量は１．０μＦに設定されている。また、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が３００ｎＦの場合には、コンデンサＣ４の静電容量は０．９μＦに設定されている。また、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が４００ｎＦの場合には、コンデンサＣ４の静電容量は０．８μＦに設定されている。すなわち、ここでは、コンデンサＣ４の静電容量と、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の合計の静電容量（Ｃｚ）との合計の静電容量がほぼ１．２μＦになるように設定されている。 <Signal waveform actually generated>
FIG. 15 illustrates an example of the auxiliary drive signal SV generated when the capacitance of the capacitor C4 is changed according to the number of piezo elements PZT (piezoelectric elements) that actually operate. Here, as a typical example, the number of operating piezo elements PZT (piezoelectric elements) is one, that is, the case where the capacitance (Cz) of the piezo elements PZT (piezoelectric elements) is 0.5 nF. The number of piezoelectric elements PZT (piezoelectric elements) is 200, that is, the capacitance (Cz) of the piezoelectric elements PZT (piezoelectric elements) is 100 nF, and the number of piezoelectric elements PZT (piezoelectric elements) that operate is 400, that is, piezoelectric elements. In the case where the capacitance (Cz) of the element PZT (piezoelectric element) is 200 nF, the number of piezo elements PZT (piezoelectric elements) to be operated is 600, that is, the capacitance (Cz) of the piezo element PZT (piezoelectric element). In the case of 300 nF, the total number of piezo elements PZT (piezoelectric elements) to be operated is 800, that is, the capacitance (Cz) of the piezo elements PZT (piezoelectric elements) is 400 nF. For be described. When the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 0.5 nF, the capacitance of the capacitor C4 is set to 1.2 μF. When the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 100 nF, the capacitance of the capacitor C4 is set to 1.1 μF. Further, when the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 200 nF, the capacitance of the capacitor C4 is set to 1.0 μF. When the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 300 nF, the capacitance of the capacitor C4 is set to 0.9 μF. When the capacitance (Cz) of the piezo element PZT (piezoelectric element) is 400 nF, the capacitance of the capacitor C4 is set to 0.8 μF. That is, here, the total capacitance of the capacitance of the capacitor C4 and the total capacitance (Cz) of the piezo element PZT (piezoelectric element) that actually operates is set to be approximately 1.2 μF. Has been.

ここで、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦの場合であっても、１００ｎＦの場合であっても、２００ｎＦの場合であっても、３００ｎＦの場合であっても、４００ｎＦの場合であっても、補助駆動信号ＳＶは、同図中に示すように、トランジスタＱ１、Ｑ２を十分に動作させるべく生成される。すなわち、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が０．５ｎＦ、１００ｎＦ、２００ｎＦ、３００ｎＦ、４００ｎＦの各場合にてそれぞれ生成される補助駆動信号ＳＶは、共に、第１区間Ｄ１、第２区間Ｄ２、第３区間Ｄ３および第４区間Ｄ４にて、基準信号ＳＱの電位よりも高い電位となり、かつ第５区間Ｄ５および第６区間Ｄ６では、補助駆動信号ＳＶ１の電位が基準信号ＳＱの電位よりも低い電位となる。これによって、第１区間Ｄ１、第２区間Ｄ２、第３区間Ｄ３および第４区間Ｄ４では、トランジスタＱ１を十分に動作させることができ、また、第５区間Ｄ５および第６区間Ｄ６では、トランジスタＱ２を十分に動作させることができる。また、上記で示した動作するピエゾ素子ＰＺＴ（圧電素子）の数以外でも、補助駆動信号ＳＶは、上記で示した動作するピエゾ素子ＰＺＴ（圧電素子）の数の場合から若干ずれるだけである。つまり、ピエゾ素子ＰＺＴ（圧電素子）の静電容量（Ｃｚ）が変動しても、トランジスタＱ１、Ｑ２を十分に動作させることができるような補助駆動信号ＳＶを生成することができるのである。   Here, the piezoelectric element PZT (piezoelectric element) has a capacitance (Cz) of 0.5 nF, 100 nF, 200 nF, or 300 nF. Even in the case of 400 nF, the auxiliary drive signal SV is generated to sufficiently operate the transistors Q1 and Q2, as shown in FIG. That is, the auxiliary drive signal SV generated when the electrostatic capacitance (Cz) of the piezo element PZT (piezoelectric element) is 0.5 nF, 100 nF, 200 nF, 300 nF, and 400 nF, respectively, is the first section D1, In the second section D2, the third section D3, and the fourth section D4, the potential is higher than the potential of the reference signal SQ, and in the fifth section D5 and the sixth section D6, the potential of the auxiliary drive signal SV1 is the reference signal SQ. The potential is lower than the potential. Accordingly, the transistor Q1 can be sufficiently operated in the first section D1, the second section D2, the third section D3, and the fourth section D4, and the transistor Q2 in the fifth section D5 and the sixth section D6. Can be operated sufficiently. In addition to the number of piezo elements PZT (piezoelectric elements) operating as described above, the auxiliary drive signal SV is only slightly deviated from the number of piezo elements PZT (piezoelectric elements) operating as described above. That is, the auxiliary drive signal SV that can sufficiently operate the transistors Q1 and Q2 can be generated even if the capacitance (Cz) of the piezo element PZT (piezoelectric element) fluctuates.

＝＝＝まとめ＝＝＝
以上本実施形態では、このように基準信号ＳＱの信号波形の信号レベルの変動に先行して電位が変動するような補助駆動信号ＳＶを生成して、トランジスタＱ１、Ｑ２のコレクタ端子に供給することで、トランジスタＱ１、Ｑ２のコレクタ−エミッタ間の電位差を小さくすることができ、これにより、トランジスタＱ１、Ｑ２の消費電力を大幅に抑えることができる。特に、インダクタンスＬ１、Ｌ２、Ｌ３とコンデンサＣ４とが直接されたＬＣ共振回路を備え、このＬＣ共振回路の共振によって、基準信号ＳＱの信号波形の信号レベルの変動に先行して電位が変動するような補助駆動信号ＳＶを簡単に生成することができる。すなわち、トランジスタＱ１、Ｑ２の消費電力の低減を簡単に図ることができる。 === Summary ===
As described above, in the present embodiment, the auxiliary drive signal SV whose potential changes before the change in the signal level of the signal waveform of the reference signal SQ is generated and supplied to the collector terminals of the transistors Q1 and Q2. Thus, the potential difference between the collector and the emitter of the transistors Q1 and Q2 can be reduced, and thus the power consumption of the transistors Q1 and Q2 can be significantly suppressed. In particular, an LC resonance circuit in which inductances L1, L2, L3 and a capacitor C4 are directly provided is provided, and the resonance of the LC resonance circuit causes the potential to change prior to the change in the signal level of the signal waveform of the reference signal SQ. A simple auxiliary drive signal SV can be generated easily. That is, the power consumption of the transistors Q1 and Q2 can be easily reduced.

また、実際に動作させるピエゾ素子ＰＺＴ（圧電素子）の数に応じてコンデンサＣ４の静電容量を変更することができるから、コンデンサＣ４の静電容量を適切に設定することができ、これにより、トランジスタＱ１、Ｑ２を十分に動作させることができるような補助駆動信号ＳＶを生成することができる。   Further, since the capacitance of the capacitor C4 can be changed according to the number of piezo elements PZT (piezoelectric elements) to be actually operated, the capacitance of the capacitor C4 can be set appropriately, It is possible to generate an auxiliary drive signal SV that can sufficiently operate the transistors Q1 and Q2.

また、コンデンサＣ４を構成するための複数のコンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５を備えたことで、コンデンサＣ４の静電容量を簡単な構成にて変更することができる。さらに、各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５が相互に並列に接続されることで、コンデンサの静電容量をより一層簡単に変更することができる。   In addition, since the plurality of capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5 for configuring the capacitor C4 are provided, the capacitance of the capacitor C4 can be changed with a simple configuration. Furthermore, the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5 are connected in parallel to each other, so that the capacitance of the capacitor can be changed more easily.

また、各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５にスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５が設けられたことで、コンデンサＣ４の静電容量を簡単な操作にて変更することができる。さらに、各スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５がそれぞれコントローラ９６により個別にＯＮ／ＯＦＦ制御されることで、コントローラ９６は、実際に動作させるピエゾ素子ＰＺＴ（圧電素子）の数に応じてコンデンサＣ４の静電容量を簡単に変更することができる。   Further, since the capacitors SW1, SW2, SW3, SW4, and SW5 are provided in the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5, the capacitance of the capacitor C4 can be changed with a simple operation. Further, each of the switches SW1, SW2, SW3, SW4, and SW5 is individually ON / OFF controlled by the controller 96, so that the controller 96 has capacitors according to the number of piezoelectric elements PZT (piezoelectric elements) that are actually operated. The capacitance of C4 can be easily changed.

＝＝＝他の補助駆動信号生成回路＝＝＝
＜回路構成＞
図１６は、補助駆動信号生成回路５４の他の実施形態について説明したものである。この補助駆動信号生成回路５４は、スイッチ素子Ｍ４、Ｍ５と、インダクタンスＬ５と、抵抗Ｒ５と、コンデンサＣ４、Ｃ５と、ダイオードＤ６、Ｄ７とを備えている。ここで、スイッチ素子Ｍ４、Ｍ５は、電界効果トランジスタにより構成されている。詳しくは、スイッチ素子Ｍ４は、Ｐチャネル型電界効果トランジスタにより構成されている。一方、スイッチ素子Ｍ５は、Ｎチャネル型電界効果トランジスタにより構成されている。また、スイッチ素子Ｍ４は、第１のスイッチ素子に相当する。また、スイッチ素子Ｍ５は、第２のスイッチ素子に相当する。また、ダイオードＤ６、Ｄ７は、ショットキーバリアダイオードにより構成されている。なお、図中のコンデンサＣｚは、圧電素子（ピエゾ素子）の静電容量を示す。コンデンサＣｚの静電容量は、インクを吐出するノズルの数に応じてその都度、変動する。 === Other Auxiliary Drive Signal Generation Circuit ===
<Circuit configuration>
FIG. 16 illustrates another embodiment of the auxiliary drive signal generation circuit 54. The auxiliary drive signal generation circuit 54 includes switch elements M4 and M5, an inductance L5, a resistor R5, capacitors C4 and C5, and diodes D6 and D7. Here, the switch elements M4 and M5 are configured by field effect transistors. Specifically, the switch element M4 is composed of a P-channel field effect transistor. On the other hand, the switch element M5 is composed of an N-channel field effect transistor. The switch element M4 corresponds to a first switch element. The switch element M5 corresponds to a second switch element. The diodes D6 and D7 are configured by Schottky barrier diodes. In addition, the capacitor | condenser Cz in a figure shows the electrostatic capacitance of a piezoelectric element (piezo element). The capacitance of the capacitor Cz varies each time depending on the number of nozzles that eject ink.

図１６のインダクタンスＬ５は、図１０のインダクタンスＬ１、Ｌ２、Ｌ３の中の一番小さいインダクタンスのものと等しい。図１０では、インダクタンスＬ２とＬ３が同じ定数であり、これらはインダクタンスＬ１より小さいので、インダクタンスＬ５は、インダクタンスＬ２またはインダクタンスＬ３と等しい。   The inductance L5 in FIG. 16 is equal to that of the smallest inductance among the inductances L1, L2, and L3 in FIG. In FIG. 10, since the inductances L2 and L3 are the same constant and are smaller than the inductance L1, the inductance L5 is equal to the inductance L2 or the inductance L3.

スイッチ素子Ｍ４と、インダクタンスＬ５と、コンデンサＣ４とは、電源（ここでは、４２Ｖ）側と、アース（接地）側との間に順に直列に接続されて介設されている。スイッチ素子Ｍ５は、スイッチ素子Ｍ４とインダクタンスＬ５との間と、アース（接地）側との間に介設されている。また、スイッチ素子Ｍ４とインダクタンスＬ５との間と、電源（ここでは、４２Ｖ）側との間には、ダイオードＤ６が介設されている。ここで、ダイオードＤ６は、そのカソード端子が電源側に接続され、またそのアノード端子がスイッチ素子Ｍ４とインダクタンスＬ５との間に接続されている。また、スイッチ素子Ｍ４とインダクタンスＬ５との間と、アース（接地）側との間には、ダイオードＤ７が介設されている。ダイオードＤ７は、そのカソード端子がスイッチ素子Ｍ４とインダクタンスＬ５との間に接続され、またそのアノード端子がアース（接地）側に接続されている。   The switch element M4, the inductance L5, and the capacitor C4 are connected in series between the power supply (42V here) side and the ground (ground) side in order. The switch element M5 is interposed between the switch element M4 and the inductance L5 and between the ground (ground) side. A diode D6 is interposed between the switch element M4 and the inductance L5 and between the power supply (42V in this case). Here, the cathode terminal of the diode D6 is connected to the power supply side, and the anode terminal thereof is connected between the switch element M4 and the inductance L5. A diode D7 is interposed between the switch element M4 and the inductance L5 and between the ground (ground) side. The diode D7 has a cathode terminal connected between the switch element M4 and the inductance L5, and an anode terminal connected to the ground (ground) side.

さらに、インダクタンスＬ５に対しては、抵抗Ｒ５およびコンデンサＣ５が直列に接続されて、インダクタンスＬ５に並列に接続されている。これら抵抗Ｒ５およびコンデンサＣ５は、インダクタンスＬ５に流れる電流が切れたとき、インダクタンスＬ５の端子間電圧の振動を抑制するために設けられている。   Furthermore, a resistor R5 and a capacitor C5 are connected in series to the inductance L5, and are connected in parallel to the inductance L5. The resistor R5 and the capacitor C5 are provided to suppress the vibration of the voltage across the terminal of the inductance L5 when the current flowing through the inductance L5 is cut off.

そして、コンデンサＣ４の電源側の端子が、ダイオードＤ３、Ｄ４を介して、トランジスタＱ１およびトランジスタＱ２のコレクタ端子にそれぞれ接続されている。つまり、コンデンサＣ４の端子間電圧が補助駆動信号ＳＶとして、トランジスタＱ１およびトランジスタＱ２のコレクタ端子に入力されるようになっている。   The terminal on the power source side of the capacitor C4 is connected to the collector terminals of the transistors Q1 and Q2 via diodes D3 and D4, respectively. That is, the voltage across the capacitor C4 is input to the collector terminals of the transistors Q1 and Q2 as the auxiliary drive signal SV.

スイッチ素子Ｍ４がＯＮになると、インダクタンスＬ５に電流が流れて、コンデンサＣ４に電荷が蓄積され、コンデンサＣ４が充電される。したがって、コンデンサＣ４の端子間電圧は、徐々に上昇する。一方、スイッチ素子Ｍ５がＯＮになると、コンデンサＣ４からインダクタンスＬ５を通じて電流が流れて、コンデンサＣ４から電荷が放出される。つまり、コンデンサＣ４は放電される。これにより、コンデンサＣ４の端子間電圧は、徐々に降下する。すなわち、インダクタンスＬ５とコンデンサＣ４とは、ＬＣ共振回路を構成している。   When the switch element M4 is turned on, a current flows through the inductance L5, charges are accumulated in the capacitor C4, and the capacitor C4 is charged. Therefore, the voltage across the capacitor C4 gradually increases. On the other hand, when the switch element M5 is turned on, a current flows from the capacitor C4 through the inductance L5, and charges are discharged from the capacitor C4. That is, the capacitor C4 is discharged. Thereby, the voltage between terminals of the capacitor C4 gradually decreases. That is, the inductance L5 and the capacitor C4 constitute an LC resonance circuit.

＜補助駆動信号の生成＞
次にこの補助駆動信号生成回路５４による補助駆動信号ＳＶの生成方法について説明する。図１７は、補助駆動信号ＳＶの生成方法について説明したものである。ここでは、図１６を参照しながら補助駆動信号ＳＶの生成方法について説明する。 <Generation of auxiliary drive signal>
Next, a method for generating the auxiliary drive signal SV by the auxiliary drive signal generation circuit 54 will be described. FIG. 17 illustrates a method for generating the auxiliary drive signal SV. Here, a method of generating the auxiliary drive signal SV will be described with reference to FIG.

まず、ここでは、スイッチ素子Ｍ４をＯＮにする（図１６参照）。スイッチ素子Ｍ４をＯＮするタイミングは、基準信号ＳＱの電位が上昇を開始するタイミングよりも若干早いタイミングに設定される。他のスイッチ素子Ｍ５については、ここではＯＦＦのままにしておく。スイッチ素子Ｍ４をＯＮにすると、図１６に示すように、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ４を通じてインダクタンスＬ５に電流が流れて、コンデンサＣ４に電流が供給される。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、基準信号ＳＱの電位の変動に先行して徐々に上昇する。   First, here, the switch element M4 is turned ON (see FIG. 16). The timing at which the switch element M4 is turned ON is set to a timing slightly earlier than the timing at which the potential of the reference signal SQ starts to rise. The other switch element M5 is left OFF here. When the switch element M4 is turned ON, as shown in FIG. 16, a current flows from the power source side (42V in this case) to the inductance L5 through the switch element M4, and the current is supplied to the capacitor C4. For this reason, electric charge is accumulated in the capacitor C4, and the capacitor C4 is charged. As a result, the voltage across the terminals of the capacitor C4 (hereinafter referred to as “C potential”) gradually increases prior to the fluctuation of the potential of the reference signal SQ.

そして、スイッチ素子Ｍ４は、ＯＮされてから所定時間Ｔ４を経過した後、ＯＦＦされる。スイッチ素子Ｍ４がＯＦＦにされた後であっても、インダクタンスＬ５には、電流が流れ続ける。これは、インダクタンスＬ５に蓄えられた、電流を流そうとするエネルギーによるものである。インダクタンスＬ５に流れる電流は、ダイオードＤ７を通じて接地側から供給される。これにより、コンデンサＣ４には、スイッチ素子Ｍ４がＯＦＦにされた後も電流が供給されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行してさらに上昇する。ここで、インダクタンスＬ５は、図１０のインダクタンスＬ１と比べ、インダクタンスが小さいので、『Ｃ電位』の上昇の仕方は、図１０の場合より大きい。したがって、所定時間Ｔ４は所定時間Ｔ１（図１２）に比べ短い。   The switch element M4 is turned off after a predetermined time T4 has elapsed since it was turned on. Even after the switch element M4 is turned off, current continues to flow through the inductance L5. This is due to the energy stored in the inductance L5 to flow current. The current flowing through the inductance L5 is supplied from the ground side through the diode D7. As a result, a current is supplied to the capacitor C4 even after the switch element M4 is turned off, and the voltage across the terminals of the capacitor C4 (“C potential”) further precedes the fluctuation of the potential of the reference signal SQ. To rise. Here, since the inductance L5 is smaller than the inductance L1 of FIG. 10, the way of increasing the “C potential” is larger than that of FIG. Therefore, the predetermined time T4 is shorter than the predetermined time T1 (FIG. 12).

その後、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなる。そこで、再度、スイッチ素子Ｍ４をＯＮにする（図１７参照）。すると、再び、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ４を通じてインダクタンスＬ５に電流が流れて、コンデンサＣ４に電流が供給される（図１６参照）。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、さらに上昇する。   Thereafter, the magnitude of the current flowing through the inductance L5 gradually decreases. Therefore, the switch element M4 is turned ON again (see FIG. 17). Then, again, a current flows from the power supply side (here 42V) to the inductance L5 through the switch element M4, and the current is supplied to the capacitor C4 (see FIG. 16). For this reason, electric charge is accumulated in the capacitor C4, and the capacitor C4 is charged. As a result, the inter-terminal voltage of the capacitor C4 (hereinafter referred to as “C potential”) further increases.

スイッチ素子Ｍ４は、ＯＮされてから所定時間Ｔ５を経過した後、ＯＦＦされる。スイッチ素子Ｍ４がＯＦＦされた後、しばらくの間は、ダイオードＤ７を通じてインダクタンスＬ５に電流が流れ、コンデンサＣ４は充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、基準信号ＳＱの電位の変動に先行してさらに上昇する。その後、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行しする。このようにして、補助駆動信号ＳＶの信号波形の第１区間Ｄ１が形成される（図１７参照）。なお、ここで、インダクタンスＬ５に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ５の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ５およびコンデンサＣ５により、インダクタンスＬ５の端子間電圧の振動を抑制することができる。   The switch element M4 is turned off after a predetermined time T5 has elapsed since it was turned on. For a while after the switch element M4 is turned off, a current flows through the inductor L5 through the diode D7, and the capacitor C4 is charged. As a result, the inter-terminal voltage of the capacitor C4 (hereinafter referred to as “C potential”) further increases prior to the fluctuation of the potential of the reference signal SQ. Thereafter, the magnitude of the current flowing through the inductance L5 gradually decreases, and the voltage across the terminals of the capacitor C4 (“C potential”) gradually shifts to a stable state. In this way, the first section D1 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 17). Here, when the current flowing through the inductance L5 is cut off, the rate of change (dI / dt) of the current suddenly becomes 0, and a large potential fluctuation (ground → “C potential”) occurs at the power supply side terminal of the inductance L5. Even if this occurs, the resistance R5 and the capacitor C5 can suppress the oscillation of the voltage across the terminal of the inductance L5.

なお、第１区間Ｄ１においてＴ４、Ｔ５と２回に分けて充電しているのはなるべく、基準信号ＳＱと補助駆動信号ＳＶの電位差を小さくしたいためである。   In the first section D1, charging is performed twice at T4 and T5 in order to reduce the potential difference between the reference signal SQ and the auxiliary drive signal SV as much as possible.

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定に保持される。これにより、補助駆動信号ＳＶの信号波形の第２区間Ｄ２が形成される（図１７参照）。   The voltage between the terminals of the capacitor C4 (“C potential”) is kept constant for a while. Thereby, the second section D2 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 17).

その後、スイッチ素子Ｍ４が再びＯＮされる。スイッチ素子Ｍ４は、基準信号ＳＱの電位が中間電位ＶＭから最大電位ＶＨへと上昇を開始する前に先行してＯＮされる（図１７参照）。このようにスイッチ素子Ｍ４がＯＮされると、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ４を通じて、再びインダクタンスＬ５に電流が流れて、コンデンサＣ４に電流が供給される。これにより、コンデンサＣ４が充電されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行してさらに上昇する。   Thereafter, the switch element M4 is turned on again. The switch element M4 is turned on in advance before the potential of the reference signal SQ starts to rise from the intermediate potential VM to the maximum potential VH (see FIG. 17). When the switch element M4 is turned on in this way, a current flows again from the power source side (here, 42V) through the switch element M4 to the inductance L5, and the current is supplied to the capacitor C4. As a result, the capacitor C4 is charged, and the voltage across the terminals of the capacitor C4 (“C potential”) further rises prior to the fluctuation of the potential of the reference signal SQ.

スイッチ素子Ｍ４は、ＯＮされてから所定時間Ｔ６を経過した後、ＯＦＦされる（図１７参照）。ここで、所定時間Ｔ６は、先の補助駆動信号ＳＶの信号波形の第１区間Ｄ１を形成する場合の所定時間Ｔ４、Ｔ５に比べて非常に長い時間に設定される（図１７参照）。つまり、スイッチ素子Ｍ４は、先の補助駆動信号ＳＶの信号波形の第１区間Ｄ１を形成する場合に比べて、長い時間ＯＮされ続ける。これにより、インダクタンスＬ５には、スイッチ素子Ｍ４を通じて電源（ここでは、４２Ｖ）側から長い時間にわたり電流が供給される。このため、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、急激に上昇する（図１７参照）。スイッチ素子Ｍ４がＯＦＦされた後、しばらくの間は、ダイオードＤ７を通じてインダクタンスＬ５に電流が流れ、コンデンサＣ４は充電される（図１６参照）。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、さらに上昇する。その後、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行しする。このようにして、補助駆動信号ＳＶの信号波形の第３区間Ｄ３が形成される（図１７参照）。なお、ここで、インダクタンスＬ５に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ５の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ５およびコンデンサＣ５により、インダクタンスＬ５の端子間電圧の振動を抑制することができる。   The switch element M4 is turned off after a predetermined time T6 has elapsed since it was turned on (see FIG. 17). Here, the predetermined time T6 is set to a very long time compared to the predetermined times T4 and T5 in the case of forming the first section D1 of the signal waveform of the auxiliary drive signal SV (see FIG. 17). That is, the switch element M4 continues to be turned on for a longer time than when the first section D1 of the signal waveform of the auxiliary drive signal SV is formed. As a result, a current is supplied to the inductance L5 from the power source (here, 42V) side through the switch element M4 for a long time. For this reason, the inter-terminal voltage (“C potential”) of the capacitor C4 rapidly increases (see FIG. 17). For a while after the switch element M4 is turned OFF, a current flows through the inductor L5 through the diode D7, and the capacitor C4 is charged (see FIG. 16). As a result, the inter-terminal voltage of the capacitor C4 (hereinafter referred to as “C potential”) further increases. Thereafter, the magnitude of the current flowing through the inductance L5 gradually decreases, and the voltage across the terminals of the capacitor C4 (“C potential”) gradually shifts to a stable state. In this way, the third section D3 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 17). Here, when the current flowing through the inductance L5 is cut off, the rate of change (dI / dt) of the current suddenly becomes 0, and a large potential fluctuation (ground → “C potential”) occurs at the power supply side terminal of the inductance L5. Even if this occurs, the resistance R5 and the capacitor C5 can suppress the oscillation of the voltage across the terminal of the inductance L5.

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定に保持される。これにより、補助駆動信号ＳＶの信号波形の第４区間Ｄ４が形成される（図１７参照）。   The voltage between the terminals of the capacitor C4 (“C potential”) is kept constant for a while. As a result, a fourth section D4 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 17).

その後、スイッチ素子Ｍ５がＯＮされる。スイッチ素子Ｍ５は、基準信号ＳＱの電位が最大電位ＶＨから最小電位ＶＬへと降下を開始する前に先行してＯＮされる（図１７参照）。このようにスイッチ素子Ｍ５がＯＮされると、コンデンサＣ４に蓄積された電荷がインダクタンスＬ５を通じて接地側へと放出される。これにより、コンデンサＣ４は徐々に放電されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行して急激に降下する。   Thereafter, the switch element M5 is turned on. The switch element M5 is turned on in advance before the potential of the reference signal SQ starts to drop from the maximum potential VH to the minimum potential VL (see FIG. 17). When the switch element M5 is turned on in this way, the electric charge accumulated in the capacitor C4 is discharged to the ground side through the inductance L5. As a result, the capacitor C4 is gradually discharged, and the voltage across the terminals of the capacitor C4 (“C potential”) drops abruptly prior to the fluctuation of the potential of the reference signal SQ.

スイッチ素子Ｍ５は、ＯＮされてから所定時間Ｔ７を経過した後、ＯＦＦされる。スイッチ素子Ｍ５がＯＦＦにされた後であっても、インダクタンスＬ５には、電流が流れ続ける。これは、インダクタンスＬ５に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ５に流れる電流は、ダイオードＤ６を通じて電源側（ここでは、４２Ｖ）へと放出される。   The switch element M5 is turned off after a predetermined time T7 has elapsed since it was turned on. Even after the switch element M5 is turned off, current continues to flow through the inductance L5. This is due to the energy to flow the current stored in the inductance L5. The current flowing through the inductance L5 is discharged to the power supply side (42 V here) through the diode D6.

そして、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。このようにして、補助駆動信号ＳＶの信号波形の第５区間Ｄ５が形成される（図１７参照）。なお、ここで、インダクタンスＬ５に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ５の電源側の端子に大きな電位変動（電源（＋４２Ｖ）→『Ｃ電位』）が生じても、抵抗Ｒ５およびコンデンサＣ５により、インダクタンスＬ５の端子間電圧の振動を抑制することができる。   The magnitude of the current flowing through the inductance L5 gradually decreases, and the voltage between the terminals of the capacitor C4 (“C potential”) gradually shifts to a stable state. In this way, the fifth section D5 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 17). Here, when the current flowing through the inductance L5 is cut off, the rate of change (dI / dt) of the current suddenly becomes 0, and a large potential fluctuation (power supply (+ 42V) → “C” occurs at the power supply side terminal of the inductance L5. Even if the “potential” is generated, the resistance R5 and the capacitor C5 can suppress the oscillation of the voltage across the terminal of the inductance L5.

その後、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、再び基準信号ＳＱの電位が最小電位ＶＬから上昇を開始するまでの間、基準信号ＳＱの最小電位ＶＬよりも低い電位に保持される。これにより、補助駆動信号ＳＶの信号波形の第６区間Ｄ６が形成される（図１７参照）。   Thereafter, the voltage between the terminals of the capacitor C4 (“C potential”) is held at a potential lower than the minimum potential VL of the reference signal SQ until the potential of the reference signal SQ starts to rise from the minimum potential VL again. . As a result, a sixth section D6 of the signal waveform of the auxiliary drive signal SV is formed (see FIG. 17).

このような補助駆動信号ＳＶが、トランジスタＱ１、Ｑ２のコレクタ端子に入力されることで、トランジスタＱ１、Ｑ２のコレクタ端子と、トランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくする。これにより、トランジスタＱ１、Ｑ２の消費電力を大幅に抑えることができる。   By inputting such an auxiliary drive signal SV to the collector terminals of the transistors Q1 and Q2, the potential difference between the collector terminals of the transistors Q1 and Q2 and the emitter terminals of the transistors Q1 and Q2 is reduced. Thereby, the power consumption of the transistors Q1 and Q2 can be significantly suppressed.

図１２においては、スイッチ素子をＯＮにする回数は３回であったが、図１７では４回である。スイッチング時は、有限の抵抗が発生し所謂スイッチング損失が発生するので、スイッチングの回数は少ないほうが有利であり、図１６の回路は、図１０の回路と比較して不利であると言える。しかし、回路が簡単になっており、この点では有利である。   In FIG. 12, the number of times the switch element is turned on is three, but in FIG. 17, it is four. At the time of switching, a finite resistance is generated and a so-called switching loss occurs. Therefore, it is advantageous that the number of times of switching is small, and the circuit of FIG. 16 is disadvantageous compared to the circuit of FIG. However, the circuit is simple and advantageous in this respect.

＝＝＝その他の実施の形態＝＝＝
以上、一実施形態に基づき、本発明に係るプリンタ等の印刷装置について説明したが、上記の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更または改良され得るとともに、本発明には、その等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に係る印刷装置に含まれるものである。 === Other Embodiments ===
As described above, the printing apparatus such as a printer according to the present invention has been described based on one embodiment. However, the above-described embodiment is for facilitating the understanding of the present invention, and the present invention is limited and interpreted. Not meant to be The present invention can be changed or improved without departing from the gist thereof, and needless to say, the present invention includes equivalents thereof. In particular, even the embodiments described below are included in the printing apparatus according to the present invention.

＜圧電素子について＞
前述した実施の形態では、「圧電素子」として、インクジェットプリンタに設けられ、インクを吐出する動作を行う素子（ピエゾ素子ＰＺＴ）を例にして説明したが、ここでいう「圧電素子」にあっては、このようなインクジェットプリンタに設けられ、インクを吐出する動作を行う素子に限定されない。つまり、インクジェットプリンタ以外の他の種類の各種機器等に設けられた圧電素子についても、ここでいう「圧電素子」に含まれる。 <About piezoelectric elements>
In the above-described embodiment, the “piezoelectric element” is described as an example of an element (piezo element PZT) that is provided in an ink jet printer and performs an operation of ejecting ink. Is not limited to an element that is provided in such an ink jet printer and performs an operation of ejecting ink. That is, piezoelectric elements provided in various types of devices other than ink jet printers are also included in the “piezoelectric elements” herein.

＜主駆動信号について＞
前述した実施の形態では、「主駆動信号」として、図６や図７に示すような波形を有する主駆動信号を例にして説明したが、ここでいう「主駆動信号」にあっては、このような波形を有する信号に限定されない。すなわち、圧電素子を動作させるための信号であれば、どのような波形を有する信号であっても、ここでいう「主駆動信号」に含まれる。 <Main drive signal>
In the above-described embodiment, as the “main drive signal”, the main drive signal having a waveform as shown in FIG. 6 or FIG. 7 has been described as an example. However, in the “main drive signal” here, It is not limited to a signal having such a waveform. That is, a signal having any waveform as long as it is a signal for operating the piezoelectric element is included in the “main drive signal” here.

＜補助駆動信号生成回路について＞
前述した実施の形態では、図１０や図１６に示すような回路構成を有する補助駆動信号生成回路を例にして説明したが、ここでいう「補助駆動信号生成回路」にあっては、このような構成の回路に限定されることはなく、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路を備え、このＬＣ共振回路の共振によって補助駆動信号を生成する回路であれば、どのような構成の回路であっても、ここでいう「補助駆動信号生成回路」に含まれる。 <Auxiliary drive signal generation circuit>
In the above-described embodiments, the auxiliary drive signal generation circuit having the circuit configuration as shown in FIG. 10 or FIG. 16 has been described as an example. However, in the “auxiliary drive signal generation circuit” referred to here, this is the case. The circuit is not limited to a specific configuration, and any configuration may be used as long as the circuit includes an LC resonance circuit in which an inductance and a capacitor are connected in series and generates an auxiliary drive signal by resonance of the LC resonance circuit. This circuit is also included in the “auxiliary drive signal generation circuit” here.

＜補助駆動信号について＞
前述した実施の形態では、「補助駆動信号」として、図１１や図１２、図１７に示すような波形を有する補助駆動信号を例にして説明したが、ここでいう「補助駆動信号」にあっては、このような波形を有する信号には限定されない。つまり、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路の共振によって生成され、かつトランジスタにて基準信号を増幅するためにトランジスタのコレクタ端子に供給される信号であれば、どのような波形を有する信号であっても、ここでいう「補助駆動信号」に含まれる。 <About auxiliary drive signal>
In the above-described embodiment, as the “auxiliary drive signal”, the auxiliary drive signal having a waveform as shown in FIG. 11, FIG. 12 or FIG. 17 has been described as an example. Thus, the present invention is not limited to a signal having such a waveform. In other words, any waveform can be used as long as the signal is generated by resonance of an LC resonance circuit in which an inductance and a capacitor are connected in series and is supplied to the collector terminal of the transistor to amplify the reference signal in the transistor. Even a signal having the same is included in the “auxiliary drive signal” here.

＜基準信号について＞
前述した実施の形態では、「基準信号」として、図１１や図１２、図１７に示すような波形を有する基準信号を例にして説明したが、ここでいう「基準信号」にあっては、このような波形を有する信号に限定されない。すなわち、主駆動信号を生成するための基準となる信号であれば、どのような波形を有する信号であっても、ここでいう「基準信号」に含まれる。 <About the reference signal>
In the above-described embodiment, the reference signal having the waveform as shown in FIG. 11, FIG. 12, or FIG. 17 has been described as an example of the “reference signal”. However, in the “reference signal” here, It is not limited to a signal having such a waveform. That is, any signal having any waveform as long as it is a reference signal for generating the main drive signal is included in the “reference signal” here.

＜トランジスタについて＞
前述した実施の形態では、トランジスタとして、ＮＰＮ型トランジスタＱ１と、ＰＮＰ型トランジスタＱ２とが相補的に接続されたトランジスタ対を備えた場合を例にして説明したが、ここでいう「トランジスタ」にあっては、必ずしもこのようにトランジスタ対として構成されている必要はなく、１個単独で構成されていても良く、また３個以上使用されて構成されていても良い。 <About transistors>
In the above-described embodiment, the case where a transistor pair in which an NPN transistor Q1 and a PNP transistor Q2 are complementarily connected is provided as an example has been described. Thus, it is not necessarily required to be configured as a transistor pair in this way, and may be configured as a single unit, or may be configured by using three or more units.

＜コントローラについて＞
前述した実施形態では、コントローラ９６がプリンタ側コントローラ７０からヘッド制御部ＨＣへと送られる画素データＳＩ等から実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に関する情報を取得していたが、コントローラ９６にあっては、その他の情報に基づき、実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に関する情報を取得しても良い。 <About the controller>
In the above-described embodiment, the controller 96 acquires information regarding the number of piezo elements PZT (piezoelectric elements) that actually operate from the pixel data SI or the like sent from the printer-side controller 70 to the head controller HC. In 96, information on the number of piezo elements PZT (piezoelectric elements) actually operating may be acquired based on other information.

また、前述した実施形態では、プリンタ側コントローラ７０がコントローラ９６の役割、即ち実際に動作するピエゾ素子ＰＺＴ（圧電素子）の数に応じてコンデンサＣ４の静電容量を変更する動作を行っても良い旨、説明したが、この役割については他のコントローラによって行われても良い。   In the above-described embodiment, the printer-side controller 70 may perform an operation of changing the capacitance of the capacitor C4 in accordance with the role of the controller 96, that is, the number of piezo elements PZT (piezoelectric elements) that are actually operated. However, this role may be performed by another controller.

＜コンデンサ素子について＞
前述した実施形態では、コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５がスイッチＳＷ１〜ＳＷ５によって相互に並列に接続されてコンデンサＣ４をなすように構成されていたが、コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５については、この他に直列に接続されてコンデンサＣ４をなすように構成されても良い。この場合、スイッチＳＷ１〜ＳＷ５については、例えば、各コンデンサ素子Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、Ｃｓ５に並列に接続されるように構成する。そして、各スイッチＳＷ１〜ＳＷ５をそれぞれ個別にＯＮ／ＯＦＦ制御することによってコンデンサＣ４の静電容量を変更することができる。 <About capacitor elements>
In the above-described embodiment, the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5 are connected to each other in parallel by the switches SW1 to SW5 to form the capacitor C4. However, the capacitor elements Cs1, Cs2, Cs3, In addition, Cs4 and Cs5 may be configured to be connected in series to form a capacitor C4. In this case, for example, the switches SW1 to SW5 are configured to be connected in parallel to the capacitor elements Cs1, Cs2, Cs3, Cs4, and Cs5. And the electrostatic capacitance of the capacitor | condenser C4 can be changed by carrying out ON / OFF control of each switch SW1-SW5 individually.

＜スイッチ素子について＞
前述した実施の形態では、スイッチ素子として、電界効果トランジスタ（ＦＥＴ）が用いられていたが、ここでいう「スイッチ素子」にあっては、必ずしもこのような電界効果トランジスタを用いる必要はなく、普通のトランジスタなど、他のタイプの様々な周知の素子を使用することができる。 <About switch elements>
In the above-described embodiment, the field effect transistor (FET) is used as the switch element. However, in the “switch element” referred to here, it is not always necessary to use such a field effect transistor. Various other types of well-known elements can be used, such as the above transistors.

＜液体について＞
前述した実施の形態では、「液体」としてインクを使用した場合を例にして説明していたが、ここでいう「液体」にあっては、このようなインクに限らず、その他の液体、例えば、金属材料、有機材料（例えば高分子材料）、磁性材料、導電性材料、配線材料、成膜材料、電子インク、各種加工液、遺伝子溶液といった各種液体をインクの代わりに吐出しても良い。 <About liquid>
In the above-described embodiment, the case where ink is used as the “liquid” has been described as an example. However, the “liquid” here is not limited to such an ink, but other liquids such as, for example, Various liquids such as metal materials, organic materials (for example, polymer materials), magnetic materials, conductive materials, wiring materials, film forming materials, electronic inks, various processing liquids, and gene solutions may be discharged instead of ink.

印刷システムの構成を説明する図。1 is a diagram illustrating a configuration of a printing system. コンピュータ、及びプリンタの構成を説明するブロック図。2 is a block diagram illustrating configurations of a computer and a printer. FIG. プリンタの構成を示す図。FIG. 3 is a diagram illustrating a configuration of a printer. プリンタの構成を説明する側面図。FIG. 3 is a side view illustrating the configuration of a printer. ヘッドのノズル列の構成の説明図。Explanatory drawing of a structure of the nozzle row of a head. ヘッドの構造を説明するための断面図。Sectional drawing for demonstrating the structure of a head. ヘッドの主要部の構造を説明するための一部を拡大して示す断面図。Sectional drawing which expands and shows a part for demonstrating the structure of the principal part of a head. ヘッド制御部の構成を説明するためのブロック図。The block diagram for demonstrating the structure of a head control part. 駆動信号生成回路によって生成される合成駆動信号を説明する図。The figure explaining the synthetic | combination drive signal produced | generated by the drive signal production | generation circuit. 駆動信号の印加制御を説明するためのタイミングチャート。The timing chart for demonstrating the application control of a drive signal. 駆動信号生成回路の一例を説明する説明図。Explanatory drawing explaining an example of a drive signal generation circuit. 波形生成回路に入力されるＤＡＣ値と、波形生成回路からの出力電圧との関係の説明図。Explanatory drawing of the relationship between the DAC value input into a waveform generation circuit, and the output voltage from a waveform generation circuit. Ｄ／Ａ変換器によるアナログ信号の生成の説明図。Explanatory drawing of the production | generation of the analog signal by a D / A converter. 補助駆動信号生成回路の一実施形態を示す回路図。The circuit diagram showing one embodiment of an auxiliary drive signal generating circuit. 補助駆動信号の一例を説明する説明図。Explanatory drawing explaining an example of an auxiliary drive signal. 補助駆動信号生成回路による補助駆動信号の生成方法の説明図。Explanatory drawing of the production | generation method of the auxiliary drive signal by an auxiliary drive signal generation circuit. 問題点の説明図。Illustration of the problem. コンデンサの構成の一例の説明図。Explanatory drawing of an example of a structure of a capacitor | condenser. 実際に動作するピエゾ素子（圧電素子）の数に応じてコンデンサの静電容量を変更した場合の補助駆動信号ＳＶの一例の説明図。An explanatory view of an example of auxiliary drive signal SV when the capacitance of a capacitor is changed according to the number of piezo elements (piezoelectric elements) that actually operate. 補助駆動信号生成回路の他の実施形態を示す回路図。The circuit diagram which shows other embodiment of the auxiliary | assistant drive signal generation circuit. 他の実施形態の助駆動信号生成回路による補助駆動信号の生成方法の説明図。Explanatory drawing of the production | generation method of the auxiliary drive signal by the auxiliary drive signal generation circuit of other embodiment.

符号の説明Explanation of symbols

１ プリンタ，２０ 用紙搬送機構，２１ 給紙ローラ，２２ 搬送モータ，
２３ 搬送ローラ，２４ プラテン，２５ 排紙ローラ，
３０ キャリッジ移動機構，３１ キャリッジモータ，３２ ガイド軸，
３３ タイミングベルト，３４ 駆動プーリー，３５ 従動プーリー，
４０ ヘッドユニット，４１ ヘッド，４１１ ケース，
４１１ａ 収容室，４１２ 流路ユニット，４１２ａ 流路形成板，
４１２ｂ 弾性板，４１２ｃ ノズルプレート，４１２ｄ 圧力室，
４１２ｅ ノズル連通口，４１２ｆ 共通インク室，
４１２ｇ インク供給路，４１２ｈ 支持枠，４１２ｉ 弾性膜，
４１２ｊ アイランド部，４１３ ピエゾ素子ユニット，
４１３ａ ピエゾ素子群，４１３ｂ 接着用基板，５０ 駆動信号生成回路，
５２ 補助駆動信号生成回路，５４ 補助駆動信号生成回路，
６０ 検出器群，６１ リニア式エンコーダ，
６２ ロータリー式エンコーダ，６３ 紙検出器，６４ 紙幅検出器，
７０ プリンタ側コントローラ，７１ インタフェース部，
７２ ＣＰＵ，７３ メモリ，７４ 制御ユニット，
８１Ａ 第１シフトレジスタ，８１Ｂ 第２シフトレジスタ，
８２Ａ 第１ラッチ回路，８２Ｂ 第２ラッチ回路，８３ デコーダ，
８４ 制御ロジック，８５ ヘッド側スイッチ，９１ 波形生成回路、
９２ 電流増幅回路、９１１ Ｄ／Ａ変換器、９１２ 電圧増幅回路、
９２１ トランジスタ対、９６ コントローラ、１００ 印刷システム，
１１０ コンピュータ，１１１ ホスト側コントローラ，
１１２ インタフェース部，１１３ ＣＰＵ，１１４ メモリ，
１２０ 表示装置，１３０ 入力装置，１３１ キーボード，
１３２ マウス，１４０ 記録再生装置，
１４１ フレキシブルディスクドライブ装置，
１４２ ＣＤ−ＲＯＭドライブ装置，
２１１Ｃ シアンノズル列、２１１Ｍ マゼンダノズル列、
２１１Ｙ イエロノズル列、２１１Ｋ ブラックノズル列、
Ｓ 用紙，ＣＬＫ クロック，
ＳＩ 画素データ，ＬＡＴ ラッチ信号，ＣＨ チェンジ信号，
ＣＴＲ コントローラ基板，ＨＣ ヘッド制御部，ＣＲ キャリッジ，
ＰＺＴ ピエゾ素子，Ｎｚ ノズル，ＣＯＭ 主駆動信号，ＳＱ 基準信号，
Ｑ１ トランジスタ，Ｑ２ トランジスタ，
ＳＳ１ 第１波形部，ＳＳ２ 第２波形部，ＳＳ３ 第３波形部，
ＰＳ１〜ＰＳ３ 駆動パルス，ｑ０〜ｑ３ 選択データ，
ＳＷ スイッチ制御信号，ＬＡＴ ラッチ信号，ＣＨ チェンジ信号，
τ 更新周期 1 printer, 20 paper transport mechanism, 21 paper feed roller, 22 transport motor,
23 transport roller, 24 platen, 25 paper discharge roller,
30 Carriage moving mechanism, 31 Carriage motor, 32 Guide shaft,
33 Timing belt, 34 Drive pulley, 35 Drive pulley,
40 head units, 41 heads, 411 case,
411a storage chamber, 412 flow path unit, 412a flow path forming plate,
412b elastic plate, 412c nozzle plate, 412d pressure chamber,
412e nozzle communication port, 412f common ink chamber,
412 g ink supply path, 412 h support frame, 412 i elastic membrane,
412j island, 413 piezo element unit,
413a piezo element group, 413b bonding substrate, 50 drive signal generation circuit,
52 auxiliary drive signal generation circuit, 54 auxiliary drive signal generation circuit,
60 detector groups, 61 linear encoder,
62 rotary encoder, 63 paper detector, 64 paper width detector,
70 printer side controller, 71 interface section,
72 CPU, 73 memory, 74 control unit,
81A first shift register, 81B second shift register,
82A first latch circuit, 82B second latch circuit, 83 decoder,
84 control logic, 85 head side switch, 91 waveform generation circuit,
92 current amplifier circuit, 911 D / A converter, 912 voltage amplifier circuit,
921 transistor pairs, 96 controllers, 100 printing systems,
110 computers, 111 host-side controllers,
112 interface unit, 113 CPU, 114 memory,
120 display devices, 130 input devices, 131 keyboards,
132 mouse, 140 recording and playback device,
141 flexible disk drive device,
142 CD-ROM drive device,
211C cyan nozzle row, 211M magenta nozzle row,
211Y yellow nozzle row, 211K black nozzle row,
S paper, CLK clock,
SI pixel data, LAT latch signal, CH change signal,
CTR controller board, HC head controller, CR carriage,
PZT piezo element, Nz nozzle, COM main drive signal, SQ reference signal,
Q1 transistor, Q2 transistor,
SS1 first waveform section, SS2 second waveform section, SS3 third waveform section,
PS1 to PS3 drive pulse, q0 to q3 selection data,
SW switch control signal, LAT latch signal, CH change signal,
τ Update cycle

Claims (19)

制御端子に入力される基準信号を増幅して、複数の圧電素子を動作させるための駆動信号を生成して出力端子から出力するトランジスタと、
静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
を備えたことを特徴とする圧電素子の駆動回路。 A transistor that amplifies a reference signal input to the control terminal, generates a drive signal for operating a plurality of piezoelectric elements, and outputs it from the output terminal;
An LC resonance circuit having a capacitor whose capacitance is changed and an inductance are connected in series. An auxiliary drive signal is generated by resonance of the LC resonance circuit, and the auxiliary drive signal is amplified by the reference signal. An auxiliary drive signal generation circuit for supplying to the current supply terminal of the transistor,
A controller for changing the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
A drive circuit for a piezoelectric element, comprising: 前記補助駆動信号生成回路は、前記補助駆動信号として、前記トランジスタの消費電力を低減するために電位波形が定められた信号を生成することを特徴とする請求項１に記載の圧電素子の駆動回路。   2. The piezoelectric element drive circuit according to claim 1, wherein the auxiliary drive signal generation circuit generates a signal having a potential waveform determined as the auxiliary drive signal in order to reduce power consumption of the transistor. . 前記補助駆動信号生成回路は、前記補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成することを特徴とする請求項１または２に記載の圧電素子の駆動回路。   The auxiliary drive signal generation circuit generates, as the auxiliary drive signal, a signal whose potential increases prior to the potential increase of the reference signal and whose potential decreases prior to the potential decrease of the reference signal. The piezoelectric element drive circuit according to claim 1 or 2, characterized in that: 前記補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有することを特徴とする請求項１〜３のいずれか１項に記載の圧電素子の駆動回路。   4. The piezoelectric element drive circuit according to claim 1, wherein the auxiliary drive signal has a potential waveform approximate to the potential waveform of the reference signal. 前記トランジスタとして、相補的に接続されたトランジスタ対を備えていることを特徴とする請求項１〜４のいずれか１項に記載の圧電素子の駆動回路。   5. The piezoelectric element drive circuit according to claim 1, wherein the transistor includes a pair of transistors connected in a complementary manner. 6. 前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成されることを特徴とする請求項５に記載の圧電素子の駆動回路。   6. The drive circuit for a piezoelectric element according to claim 5, wherein the transistor pair includes an NPN transistor and a PNP transistor whose emitter terminals are connected to each other. 前記トランジスタがバイポーラトランジスタであることを特徴とする請求項１〜６のいずれか１項に記載の圧電素子の駆動回路。   The piezoelectric element driving circuit according to claim 1, wherein the transistor is a bipolar transistor. 前記コンデンサの端子間電圧が、前記補助駆動信号として前記トランジスタの電流供給端子に供給されることを特徴とする請求項１〜７のいずれか１項に記載の圧電素子の駆動回路。   The piezoelectric element drive circuit according to claim 1, wherein a voltage between terminals of the capacitor is supplied to a current supply terminal of the transistor as the auxiliary drive signal. 前記インダクタンスを複数備えていることを特徴とする請求項１〜８のいずれか１項に記載の圧電素子の駆動回路。   The piezoelectric element drive circuit according to claim 1, comprising a plurality of the inductances. 前記インダクタンスには、それぞれ異なるタイミングにて電流が流れることを特徴とする請求項９に記載の圧電素子の駆動回路。   The piezoelectric element drive circuit according to claim 9, wherein current flows through the inductance at different timings. 前記インダクタンスに電流を流すタイミングを設定するためのスイッチ素子を備えたことを特徴とする請求項１〜１０のいずれか１項に記載の圧電素子の駆動回路。   The drive circuit for a piezoelectric element according to claim 1, further comprising a switch element for setting a timing for flowing a current through the inductance. 前記スイッチ素子として、前記コンデンサを充電するために使用される第１のスイッチ素子と、前記コンデンサを放電するために使用される第２のスイッチ素子とを備えたことを特徴とする請求項１１に記載の圧電素子の駆動回路。   12. The switch element according to claim 11, further comprising: a first switch element used for charging the capacitor; and a second switch element used for discharging the capacitor. The drive circuit of the piezoelectric element of description. 前記コンデンサを構成するための複数のコンデンサ素子を備えたことを特徴とする請求項１〜１２のいずれか１項に記載の圧電素子の駆動回路。   The drive circuit of the piezoelectric element according to claim 1, further comprising a plurality of capacitor elements for constituting the capacitor. 前記複数のコンデンサ素子が前記コンデンサを構成するために相互に並列に接続されることを特徴とする請求項１３に記載の圧電素子の駆動回路。   The piezoelectric element driving circuit according to claim 13, wherein the plurality of capacitor elements are connected in parallel to each other to form the capacitor. 前記複数のコンデンサ素子には、それぞれスイッチが直列に接続されていることを特徴とする請求項１４に記載の圧電素子の駆動回路。   The piezoelectric element drive circuit according to claim 14, wherein a switch is connected in series to each of the plurality of capacitor elements. 前記コントローラは、前記スイッチをそれぞれＯＮ／ＯＦＦ制御することにより前記コンデンサの静電容量を変更することを特徴とする請求項１５に記載の圧電素子の駆動回路。   The piezoelectric element driving circuit according to claim 15, wherein the controller changes the capacitance of the capacitor by performing ON / OFF control of each of the switches. 前記圧電素子が、ノズルから液体を吐出する動作を行う素子であることを特徴とする請求項１〜１６のいずれか１項に記載の圧電素子の駆動回路。   The piezoelectric element drive circuit according to claim 1, wherein the piezoelectric element is an element that performs an operation of discharging a liquid from a nozzle. （Ａ）制御端子に入力される基準信号を増幅して、複数の圧電素子を動作させるための駆動信号を生成して出力端子から出力するトランジスタと、
（Ｂ）静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
（Ｃ）前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
（Ｄ）を備え、
（Ｅ）前記補助駆動信号生成回路は、前記補助駆動信号として、前記トランジスタの消費電力を低減するために電位波形が定められた信号を生成し、
（Ｆ）前記補助駆動信号生成回路は、前記補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成し、
（Ｇ）前記補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有し、
（Ｈ）前記トランジスタとして、相補的に接続されたトランジスタ対を備え、
（Ｉ）前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成され、
（Ｊ）前記トランジスタがバイポーラトランジスタであり、
（Ｋ）前記コンデンサの端子間電圧が、前記補助駆動信号として前記トランジスタの電流供給端子に供給され、
（Ｌ）前記インダクタンスを複数備え、
（Ｍ）前記インダクタンスには、それぞれ異なるタイミングにて電流が流れ、
（Ｎ）前記インダクタンスに電流を流すタイミングを設定するためのスイッチ素子を備え、
（Ｏ）前記スイッチ素子として、前記コンデンサを充電するために使用される第１のスイッチ素子と、前記コンデンサを放電するために使用される第２のスイッチ素子とを備え、
（Ｐ）前記コンデンサを構成するための複数のコンデンサ素子を備え、
（Ｑ）前記複数のコンデンサ素子が前記コンデンサを構成するために相互に並列に接続され、
（Ｒ）前記複数のコンデンサ素子には、それぞれスイッチが直列に接続され、
（Ｓ）前記コントローラは、前記スイッチをそれぞれＯＮ／ＯＦＦ制御することにより前記コンデンサの静電容量を変更し、
（Ｔ）前記圧電素子が、ノズルから液体を吐出する動作を行う素子であることを特徴とする圧電素子の駆動回路。 (A) a transistor that amplifies a reference signal input to the control terminal, generates a drive signal for operating a plurality of piezoelectric elements, and outputs the drive signal from the output terminal;
(B) It has an LC resonance circuit in which a capacitor whose capacitance is changed and an inductance are connected in series, and an auxiliary drive signal is generated by resonance of the LC resonance circuit, and this auxiliary drive signal is used as the reference signal. An auxiliary drive signal generation circuit for supplying current to a current supply terminal of the transistor to amplify
(C) a controller that changes the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
(D)
(E) The auxiliary drive signal generation circuit generates a signal having a potential waveform determined to reduce power consumption of the transistor as the auxiliary drive signal,
(F) The auxiliary drive signal generation circuit generates, as the auxiliary drive signal, a signal whose potential increases prior to the potential increase of the reference signal and whose potential decreases prior to the potential decrease of the reference signal. And
(G) the auxiliary drive signal has a potential waveform approximate to the potential waveform of the reference signal;
(H) The transistor includes a pair of transistors connected in a complementary manner,
(I) The transistor pair is composed of an NPN transistor and a PNP transistor whose emitter terminals are connected to each other,
(J) the transistor is a bipolar transistor;
(K) A voltage between terminals of the capacitor is supplied to the current supply terminal of the transistor as the auxiliary drive signal;
(L) comprising a plurality of the inductances;
(M) Current flows through the inductances at different timings,
(N) comprising a switch element for setting a timing of flowing a current through the inductance;
(O) As the switch element, comprising a first switch element used to charge the capacitor, and a second switch element used to discharge the capacitor,
(P) comprising a plurality of capacitor elements for constituting the capacitor;
(Q) the plurality of capacitor elements are connected in parallel to each other to form the capacitor;
(R) A switch is connected in series to each of the plurality of capacitor elements,
(S) The controller changes the capacitance of the capacitor by ON / OFF controlling the switches,
(T) The piezoelectric element drive circuit, wherein the piezoelectric element is an element that performs an operation of discharging a liquid from a nozzle. ノズルから液体を吐出する動作をそれぞれ行う複数の圧電素子と、
制御端子に入力される基準信号を増幅して、前記複数の圧電素子に前記動作をさせるための主駆動信号を生成して出力端子から出力するトランジスタと、
静電容量が変更されるコンデンサとインダクタンスとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって補助駆動信号を生成して、この補助駆動信号を前記基準信号を増幅するために前記トランジスタの電流供給端子に供給する補助駆動信号生成回路と、
前記コンデンサの静電容量を、動作させる前記圧電素子の数に応じて変更するコントローラと、
を備えたことを特徴とすることを特徴とする液体吐出装置。
A plurality of piezoelectric elements each performing an operation of discharging liquid from a nozzle;
A transistor that amplifies a reference signal input to a control terminal, generates a main drive signal for causing the plurality of piezoelectric elements to perform the operation, and outputs the main drive signal from an output terminal;
An LC resonance circuit having a capacitor whose capacitance is changed and an inductance are connected in series. An auxiliary drive signal is generated by resonance of the LC resonance circuit, and the auxiliary drive signal is amplified by the reference signal. An auxiliary drive signal generation circuit for supplying to the current supply terminal of the transistor,
A controller for changing the capacitance of the capacitor according to the number of the piezoelectric elements to be operated;
A liquid ejecting apparatus comprising:
JP2005333027A 2005-11-17 2005-11-17 Drive circuit for piezoelectric elements and liquid discharging device Pending JP2007143277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005333027A JP2007143277A (en) 2005-11-17 2005-11-17 Drive circuit for piezoelectric elements and liquid discharging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333027A JP2007143277A (en) 2005-11-17 2005-11-17 Drive circuit for piezoelectric elements and liquid discharging device

Publications (1)

Publication Number Publication Date
JP2007143277A true JP2007143277A (en) 2007-06-07

Family

ID=38205468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333027A Pending JP2007143277A (en) 2005-11-17 2005-11-17 Drive circuit for piezoelectric elements and liquid discharging device

Country Status (1)

Country Link
JP (1) JP2007143277A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009061671A (en) * 2007-09-06 2009-03-26 Seiko Epson Corp Liquid jet apparatus and printer
JP2009131990A (en) * 2007-11-29 2009-06-18 Seiko Epson Corp Drive unit for capacitive load, and driving method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009061671A (en) * 2007-09-06 2009-03-26 Seiko Epson Corp Liquid jet apparatus and printer
JP2009131990A (en) * 2007-11-29 2009-06-18 Seiko Epson Corp Drive unit for capacitive load, and driving method therefor

Similar Documents

Publication Publication Date Title
JP4572722B2 (en) Liquid ejection apparatus and liquid ejection method
US8201905B2 (en) Head drive apparatus of ink jet printer, head driving method, and ink jet printer
US7731317B2 (en) Liquid jetting device
JP5256768B2 (en) Liquid ejector
US20080238964A1 (en) Drive signal generating apparatus, liquid ejecting apparatus, and drive signal generating method
JP4774924B2 (en) Piezoelectric element drive circuit and liquid ejection device
JP2011031624A (en) Capacitive load driving circuit, jetting device, and printing apparatus
JP5163207B2 (en) Liquid ejecting apparatus and printing apparatus
JP6753075B2 (en) Drive circuit and liquid discharge device
JP2007261176A (en) Liquid ejector, liquid ejection method, and program
JP4595628B2 (en) Liquid ejection apparatus and liquid ejection method
JP4774936B2 (en) Piezoelectric element drive circuit and liquid ejection device
JP2017165066A (en) Liquid discharge device, driving circuit, and integrated circuit
JP2007143277A (en) Drive circuit for piezoelectric elements and liquid discharging device
JP6766372B2 (en) Drive circuit and liquid discharge device
JP2009178950A (en) Liquid jetting apparatus
JP4760427B2 (en) Liquid discharge head control device and liquid discharge head control method
JP2009196197A (en) Liquid jet device
TW201641300A (en) Liquid ejecting device, driver circuit, and head unit
JP2017149075A (en) Liquid discharge apparatus, driving circuit, and head unit
JP2007261177A (en) Liquid ejector, liquid ejection method, and program
JP2007260933A (en) Liquid jet device, method for applying pressure change to liquid, and program
JP2007237489A (en) Liquid ejector, liquid delivery method and program
JPH11320872A (en) Capacitive load drive circuit and ink-jet recording apparatus
JP5024145B2 (en) Liquid ejector