JP2007142120A - Substrate processing device - Google Patents
Substrate processing device Download PDFInfo
- Publication number
- JP2007142120A JP2007142120A JP2005333336A JP2005333336A JP2007142120A JP 2007142120 A JP2007142120 A JP 2007142120A JP 2005333336 A JP2005333336 A JP 2005333336A JP 2005333336 A JP2005333336 A JP 2005333336A JP 2007142120 A JP2007142120 A JP 2007142120A
- Authority
- JP
- Japan
- Prior art keywords
- buffer chamber
- processing
- chamber
- gas
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は基板処理装置に係り、特に放電用電極を用いてガスプラズマを生成して基板を処理するものに関する。 The present invention relates to a substrate processing apparatus, and more particularly to an apparatus for processing a substrate by generating gas plasma using a discharge electrode.
従来、放電用電極を用いてガスプラズマを生成し、このガスプラズマにより基板を処理する基板処理装置が知られている(例えば特許文献1参照)。図7に、そのような従来の基板処理装置を示す。反応管203内にバッファ室247が設けられ、このバッファ室247内に電極保護管275に保護された放電用電極270が挿入されている。処理室201内にボート217に積載した複数のウェハ200が挿入され、ヒータ207で加熱される。処理ガスがバッファ室247に供給されると、放電用電極270により放電が起こり、ガスプラズマが生成される。このガスプラズマがバッファ室247に設けたガス噴出口からウェハに向かって噴出されてウェハ200を処理する。このような処理例として、PH3ガスをプラズマ励起してウェハにリン(P)を拡散させるプロセスがある。
2. Description of the Related Art Conventionally, there has been known a substrate processing apparatus that generates gas plasma using a discharge electrode and processes a substrate with the gas plasma (see, for example, Patent Document 1). FIG. 7 shows such a conventional substrate processing apparatus. A
この装置では、放電をバッファ室247内に限定させるため、放電用電極270が、反応管203内に挿入されたところからバッファ室257内部に入っている構造を採用している。
上記バッファ室のガス噴出口は小さく絞られているため、バッファ室内部は、ウェハが存在する処理室よりも高圧になっており、PH3などの処理ガスの分解が激しく起こる。このため、従来のように、反応管内に挿入されたところから放電用電極がバッファ室内部に入っている構造では、バッファ室下部で次のような問題が生じていた。
バッファ室の下部は、加熱手段による加熱が及ばない領域に存在するので温度が低い。またバッファ室の下部にはガス噴出口が開けられていないことから、処理ガスが淀みやすくなっている。これらの理由から、バッファ室の下部に配置される放電用電極部には、リン化合物などの処理ガス成分が多く付着してパーティクル源となっていた。
また、NF3ガスなどによるガスクリーニングで、放電用電極部に付着した処理ガス成分を除去しようとしても、放電用電極部は低温であるため、付着した処理ガス成分を有効に除去することが困難であった。
本発明の課題は、上述した従来技術の問題点を解消して、低温の放電用電極への処理ガス成分の付着を低減することが可能な基板処理装置を提供することにある。
Since the gas outlet of the buffer chamber is narrowed down, the inside of the buffer chamber is at a higher pressure than the processing chamber in which the wafer is present, and the processing gas such as PH 3 is severely decomposed. For this reason, in the conventional structure in which the discharge electrode is inserted into the buffer chamber from where it is inserted into the reaction tube, the following problems occur at the bottom of the buffer chamber.
Since the lower part of the buffer chamber exists in a region where heating by the heating means does not reach, the temperature is low. In addition, since the gas ejection port is not opened at the lower part of the buffer chamber, the processing gas is easy to stagnate. For these reasons, a large amount of a processing gas component such as a phosphorus compound adheres to the discharge electrode portion disposed in the lower portion of the buffer chamber, thereby forming a particle source.
Further, even if an attempt is made to remove the processing gas component adhering to the discharge electrode portion by gas cleaning with NF 3 gas or the like, it is difficult to effectively remove the adhering processing gas component because the discharge electrode portion is at a low temperature. Met.
An object of the present invention is to provide a substrate processing apparatus capable of solving the above-described problems of the prior art and reducing adhesion of a processing gas component to a low temperature discharge electrode.
第1の発明は、複数の基板をそれぞれ間隔を開けて積層した状態で収容する処理室と、前記処理室外に設けられ前記処理室内に収容される前記複数の基板を加熱する加熱手段と、前記処理室内に設けられたバッファ室と、前記バッファ室内に処理ガスを供給するガス供給手段と、前記バッファ室外からバッファ室内に挿入されて、前記バッファ室内に供給された前記処理ガスを励起する放電用電極と、前記バッファ室に設けられ、前記複数の基板に向けて前記ガスプラズマを噴出する複数のガス噴出口と、を備え、前記バッファ室を前記加熱手段による加熱が及ぶ前記処理室内の加熱領域に設けて、前記バッファ室外からバッファ室内に挿入される上記放電用電極のうちの前記加熱手段による加熱が及ばない放電用電極部をバッファ室外に出した基板処理装置である。
加熱領域外に存在する放電用電極部は低温であるため、当該放電用電極部が処理室内よりも高圧のバッファ室内に存在すると、当該放電用電極部への処理ガス成分が付着しやすくなるが、本発明によれば、処理室内の加熱領域外に存在する低温の放電用電極部をバッファ室外に出したので、当該放電用電極部はバッファ室内の高圧のガスプラズマにさらされることがなく、当該放電用電極部へのガス成分化合物の付着量を低減することができる。
The first invention includes a processing chamber for storing a plurality of substrates in a state of being stacked at intervals, a heating means for heating the plurality of substrates provided outside the processing chamber and stored in the processing chamber, A buffer chamber provided in the processing chamber; a gas supply means for supplying a processing gas into the buffer chamber; and a discharge chamber that is inserted into the buffer chamber from outside the buffer chamber and excites the processing gas supplied into the buffer chamber. A heating region in the processing chamber that is provided with an electrode and a plurality of gas ejection ports that are provided in the buffer chamber and eject the gas plasma toward the plurality of substrates, and the buffer chamber is heated by the heating means. Of the discharge electrode inserted into the buffer chamber from the outside of the buffer chamber, the discharge electrode portion that is not heated by the heating means is brought out of the buffer chamber. And a substrate processing apparatus.
Since the discharge electrode portion existing outside the heating region is at a low temperature, if the discharge electrode portion exists in a buffer chamber having a pressure higher than that in the processing chamber, the process gas component tends to adhere to the discharge electrode portion. According to the present invention, since the low temperature discharge electrode part that exists outside the heating region in the processing chamber is taken out of the buffer chamber, the discharge electrode part is not exposed to the high-pressure gas plasma in the buffer chamber, The adhesion amount of the gas component compound to the discharge electrode part can be reduced.
第2の発明は、第1の発明において、前記バッファ室に、前記加熱領域外に存在する前記放電用電極部を囲む遮蔽板を設けた基板処理装置である。
基板処理を行う場合に、特にバッファ室外に出ている放電用電極部での放電領域が広がり、複数の基板のうち、一部の基板に処理の不均一が生じるという問題が生じやすいが、本発明によれば、放電用電極部を囲む遮蔽板を設けたことにより放電領域が抑制されるので、このような問題を解決できる。
A second invention is the substrate processing apparatus according to the first invention, wherein the buffer chamber is provided with a shielding plate surrounding the discharge electrode portion existing outside the heating region.
When performing substrate processing, the discharge region at the discharge electrode portion that is outside the buffer chamber is particularly widened, and there is a problem that processing unevenness occurs on some of the plurality of substrates. According to the invention, since the discharge region is suppressed by providing the shielding plate surrounding the discharge electrode portion, such a problem can be solved.
本発明によれば、低温の放電用電極への処理ガス成分の付着を低減することができる。 According to the present invention, adhesion of a processing gas component to a low temperature discharge electrode can be reduced.
本発明を実施するための最良の形態において、基板処理装置は、一例として、半導体装置(IC)の製造方法における処理工程の一工程を実施する半導体製造装置として構成されている。尚、以下の説明では、基板処理装置として基板に酸化、拡散処理やCVD処理などを行う縦型の装置(以下、単に処理装置という)を適用した場合について述べる。図6は、本発明に適用される処理装置の斜透視図として示されている。 In the best mode for carrying out the present invention, as an example, the substrate processing apparatus is configured as a semiconductor manufacturing apparatus that performs one process step in a method of manufacturing a semiconductor device (IC). In the following description, a case where a vertical apparatus (hereinafter simply referred to as a processing apparatus) that performs oxidation, diffusion processing, CVD processing, or the like is applied to the substrate as the substrate processing apparatus will be described. FIG. 6 is a perspective view of a processing apparatus applied to the present invention.
図6に示されているように、シリコン等からなるウェハ(基板)200を収納したウェハキャリアとしてのカセット110が使用されている本発明の処理装置101は、筐体111を備えている。筐体111内側にはカセットステージ(基板収容器受渡し台)114が設置されている。カセット110はカセットステージ114上に工程内搬送装置(図示せず)によって搬入され、かつまた、カセットステージ114上から搬出されるようになっている。
As shown in FIG. 6, the
カセットステージ114は、工程内搬送装置によって、カセット110内のウェハ200が垂直姿勢となり、カセット110のウェハ出し入れ口が上方向を向くように載置される。カセットステージ114は、カセット110を筐体111後方に右回り縦方向90°回転し、カセット110内のウェハ200が水平姿勢となり、カセット110のウェハ出し入れ口が筐体111後方を向くように動作可能となるよう構成されている。
The
筐体111内の前後方向の略中央部には、カセット棚(基板収容器載置棚)105が設置されており、カセット棚105は複数段複数列にて複数個のカセット110を保管するように構成されている。カセット棚105にはウェハ移載機構125の搬送対象となるカセット110が収納される移載棚123が設けられている。
また、カセットステージ114の上方には予備カセット棚107が設けられ、予備的にカセット110を保管するように構成されている。
A cassette shelf (substrate container mounting shelf) 105 is installed at a substantially central portion in the front-rear direction in the
Further, a
カセットステージ114とカセット棚105との間には、カセット搬送装置(基板収容器搬送装置)118が設置されている。カセット搬送装置118は、カセット110を保持したまま昇降可能なカセットエレベータ(基板収容器昇降機構)118aと搬送機構としてのカセット搬送機構(基板収容器搬送機構)118bとで構成されており、カセットエレベータ118aとカセット搬送機構118bとの連続動作により、カセットステージ114、カセット棚105、予備カセット棚107との間で、カセット110を搬送するように構成されている。
A cassette carrying device (substrate container carrying device) 118 is installed between the
カセット棚105の後方には、ウェハ移載機構(基板移載機構)125が設置されており、ウェハ移載機構125は、ウェハ200を水平方向に回転ないし直動可能なウェハ移載装置(基板移載装置)125a、およびウェハ移載装置125aを昇降させるためのウェハ移載装置エレベータ(基板移載装置昇降機構)125bで構成されている。ウェハ移載装置エレベータ125bは、筐体111の右側端部に設置されている。これら、ウェハ移載装置エレベータ125bおよびウェハ移載装置125aの連続動作により、ウェハ移載装置125aのツイーザ(基板保持体)125cをウェハ200の載置部として、ボート(基板保持具)217に対してウェハ200を装填(チャージング)および脱装(ディスチャージング)するように構成されている。
A wafer transfer mechanism (substrate transfer mechanism) 125 is installed behind the
筐体111の後部上方には、処理炉202が設けられている。処理炉202の下端部は、炉口シャッタ(炉口開閉機構)147により開閉されるように構成されている。
処理炉202の下方にはボート217を処理炉202に昇降させる昇降機構としてのボートエレベータ(基板保持具昇降機構)115が設けられ、ボートエレベータ115の昇降台に連結された連結具としてのアーム128には蓋体としてのシールキャップ219が水平に据え付けられており、シールキャップ219はボート217を垂直に支持し、処理炉202の下端部を閉塞可能なように構成されている。
ボート217は複数本の支柱を備えており、複数枚(例えば、50枚〜150枚程度)のウェハ200をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
A
Below the
The
図6に模式的に示されているように、ウェハ移載装置エレベータ125bおよびボートエレベータ115側と反対側である筐体111の左側端部には、クリーンエアを供給するよう供給フアンおよび防塵フィルタで構成されたクリーンユニット134bが設置されており、クリーンユニット134bから吹き出されたクリーンエアは、ウェハ移載装置125a、ボート217を流通した後に、図示しない排気装置に吸い込まれて、筐体111の外部に排気されるようになっている。
As schematically shown in FIG. 6, a supply fan and a dust-proof filter are provided to supply clean air to the left end portion of the
次に、本発明の処理装置の動作について説明する。
カセット110は、カセットステージ114の上にウェハ200が垂直姿勢であって、カセット110のウェハ出し入れ口が上方向を向くように載置される。その後、カセット110は、カセットステージ114によって、カセット110内のウェハ200が水平姿勢となり、カセット110のウェハ出し入れ口が筐体111後方を向けるように、筐体111後方に右周り縦方向90°回転させられる。
Next, the operation of the processing apparatus of the present invention will be described.
The
次に、カセット110は、カセット棚105ないし予備カセット棚107の指定された棚位置へカセット搬送装置118によって自動的に搬送されて受け渡され、一時的に保管された後、カセット棚105ないし予備カセット棚107からカセット搬送装置118によって移載棚123に移載されるか、もしくは直接移載棚123に搬送される。
Next, the
カセット110が移載棚123に移載されると、ウェハ200はカセット110からウェハ移載装置125aのツイーザ125cによってウェハ出し入れ口を通じてピックアップされ、移載室124の後方にあるボート217に装填(チャージング)される。ボート217にウェハ200を受け渡したウェハ移載装置125aはカセット110に戻り、次のウェハ200をボート217に装填する。
When the
予め指定された枚数のウェハ200がボート217にそれぞれ間隔を開けて積層した状態で装填されると、炉口シャッタ147によって閉じられていた処理炉202の下端部が、炉口シャッタ147によって、開放される。続いて、複数のウェハ200をそれぞれ間隔を開けて積層したボート217は、シールキャップ219がボートエレベータ115によって上昇されることにより、処理炉202内へ搬入(ローディング)されて行く。
When a predetermined number of
ローディング後は、処理炉202にてウェハ200に酸化、拡散処理やCVD処理が実施される。処理後は、上述の逆の手順で、ウェハ200およびカセット110は筐体111の外部へ払い出される。
After loading, oxidation, diffusion processing and CVD processing are performed on the
次に、図1及び図2を用いて上述した処理炉202の第1の実施の形態の構成を説明する。図1は縦型の処理炉202の概略縦断面図、図2は図1のA−A’線断面図である。
Next, the configuration of the first embodiment of the
処理炉202は、上下に長い縦型の反応管203と、加熱手段としてのヒータ207とから構成される。
反応管203は、その下端開口が蓋体としてのシールキャップ219により気密に閉塞され、内部に処理室201が形成されるようになっている。処理室201内には複数の基板としてのウェハ200が収容される。
The
The lower end opening of the
ヒータ207は、反応管203の外周に設けられ、処理室201内の複数のウェハ200を所定温度に加熱するようになっている。ヒータ207は、断熱材207bと、加熱源としてのヒータ素線207aとから構成される。ヒータ素線207aは、ウェハ200が占有する処理室201内の基板領域に対応した反応管203の外周部に設けられる。ヒータ素線207aにより加熱が及ぶ領域を加熱領域201Aという。ヒータ素線207aにより加熱が及ばない領域を加熱領域外201Bという。
The
シールキャップ219の上には、保温・断熱キャップ218を介して基板保持手段としてのボート217が立設され、保温・断熱キャップ218はボート217を保持する保持体となっている。ボート217は処理室201内に挿入される。ボート217には、バッチ処理される複数のウェハ200がそれぞれ水平姿勢で管軸方向に間隔を開けて積層される。ボート217は上記の加熱領域201Aに設けられ、保温・断熱キャップ218は上記の加熱領域外201Bに設けられる。
On the
処理室201内にバッファ室257が設けられる。バッファ室257は、反応管203の内壁と、ボート217に積層されたウェハ200に沿って設けられた隔壁237との間に断面セグメント状に設けられる。隔壁237は複数のウェハ200と対向する凹面状の隔壁前部237aと、隔壁前部237aに連なり反応管203の内壁と接続される隔壁側部237b、バッファ室257の上部を塞ぐ隔壁上部237c、及びバッファ室257の下部を塞ぐ隔壁下部237dとから構成される。隔壁237のうち、複数のウェハ200と対向する凹面状の隔壁前部237aには、複数のウェハ200に対応した複数のガス噴出口248aが設けられる。
A
バッファ室257に処理ガスを供給するガス供給手段が設けられる。このガス供給手段は、バッファ室257内にガスを分散させるガスノズル233と、ガスノズル233に接続されるガス供給管232aとから構成される。
A gas supply means for supplying a processing gas to the
バッファ室257内には、バッファ室257内に供給された処理ガスを励起するプラズマ生成手段が設けられる。このプラズマ生成手段は、一対の放電用電極270と、これらをそれぞれ保護する一対の電極保護管275とから構成される。
In the
電極保護管275は、反応管203外から反応管203内に挿入されている。反応管203内に挿入された電極保護管275は、さらにバッファ室257外からバッファ室257内に挿入されている。この電極保護管275はバッファ室257によって完全に囲まれている電極保護管上部275aと、バッファ室257に囲まれていない電極保護管下部275bとから構成される。電極保護管上部275aは、バッファ室257内に上方に向かって直線状に設けられている。電極保護管下部275bは、電極保護管上部275aに対して鈍角に折り曲げられて反応管203の下方から外部に傾斜して取り出されている。
The
上述した電極保護管275内に、長尺な放電用電極270がそれぞれ挿入されている。電極保護管上部275aと電極保護管下部275bとの結合角度を鈍角にすることによって、長尺な放電用電極270の電極保護管275内への挿入を容易にしている。放電用電極270は、電極保護管上部275a、及び電極保護管下部275bに対応して放電用電極上部270a、及び放電用電極下部270bから構成される。放電用電極270に高周波電源が接続され、放電用電極270間での放電により電極保護管275間でプラズマPが生成される。
The
このプラズマPにより処理ガスを励起状態にして活性化し、これによって活性種を生成させ、生成された活性種をガス噴出口248aから複数のウェハ200に向けて噴出させる。少なくとも上述したバッファ室257、一対の放電用電極270、及び一対の電極保護管275から活性種を形成する活性化手段が構成される。
The plasma P activates the processing gas in an excited state, thereby generating active species, and the generated active species are ejected from the
反応管203は、その下部に排気口235が設けられる。排気口235は、ガスを排気する排気管としてのガス排気管231を介して排気手段としての真空ポンプ246に接続され、処理室201内を真空排気されるようになっている。
The
上述した処理炉202において、本実施の形態では、電極保護管下部275bへの処理ガス成分の付着を防止するために、バッファ室257の下部(隔壁下部237d)位置を上方にずらしている。この場合、バッファ室257の下部をヒータ素線207aによる加熱が及ぶ処理室201内の加熱領域201A内に移動することによって、バッファ室257の下部を上方にずらしている。上方にずらす位置は、例えば、バッファ室257の下部位置をヒータ素線207aの下端部位置よりも上側に配置するのが好ましい。なお、バッファ室257の上部(隔壁上部237c)は、下部と比べて余裕があるので、従来例と同じ位置とし、特にずらしていない。
In the above-described
このように、バッファ室257は、下部を含めた全体がヒータ207による加熱が及ぶ加熱領域201A内に設けられる。これにより、バッファ室257外からバッファ室257内に導入される放電用電極270のうち、バッファ室257内に入る放電用電極上部270aは、ヒータ207による加熱が及ぶ処理室201内の加熱領域201Aに存在することになる。また、バッファ室257外に出ている放電用電極下部270bのみが、ヒータ207による加熱が及ばない処理室201内の加熱領域外201Bに存在することになる。
As described above, the
上記の反応管203、バッファ室257、電極保護管275は例えば石英で構成される。また、ボート217、保温・断熱キャップ218は例えば石英やSiCで構成される。また、シールキャップ219は例えばステンレスやアルミニウムで構成される。
The
次に上述した処理炉202を用いて、半導体デバイスの製造工程においてMOSトランジスタのゲート電極や、抵抗、配線材料として用いられるシリコン膜の成膜後に、n型不純物であるリン(P)を拡散して、比抵抗あるいはシート抵抗の制御を行う一工程を説明する。ここでは、PH3ガスをプラズマ励起してウェハ上のシリコン膜中にリン(P)を拡散させるプロセスを説明する。
Next, phosphorus (P), which is an n-type impurity, is diffused after forming a silicon film used as a gate electrode of a MOS transistor, a resistor, or a wiring material in a semiconductor device manufacturing process using the
複数のウェハ200をそれぞれ間隔を開けて積層したボート217が処理炉202内へ搬入(ローディング)されると、処理室201はガス排気管231に接続された真空ポンプ246によって所定の圧力以下に排気される。ヒータ207への供給電力が供給されることにより、処理室201の温度が所定の温度に上昇する。
When a
処理室201の温度が予め設定された値、例えば600〜750℃に達して安定した後に、所定のガスが処理室201内に供給され、圧力が予め設定された値、例えば1000〜4000Paに達すると、一対の放電用電極270間には高周波電力が印加される。PH3ガスは、ガス供給手段であるガス供給管232aからガスノズル233に供給され、ガスノズル233からバッファ室257内に導入される。このとき、キャリアガスとしてArを同時に供給してもよい。PH3ガスがバッファ室257内に導入されると、放電用電極270間で放電が起こり、PH3プラズマがバッファ室257内で発生する。これにより励起したリン(P)を含む分子又はリン原子(以下、PH3ガスプラズマ)が、バッファ室257の各ガス噴出口248aから処理室201内のボート217に積層した状態で収容されているウェハ200に向かってそれぞれ噴出する。
After the temperature of the
PH3ガスプラズマは各ガス噴出口248aからそれぞれ噴出することにより、それぞれが対向するウェハ200間に流れ込んで各ウェハ200上のシリコン膜中に拡散して導入される。このときのPH3ガス流量は1000〜5000sccm、ドーピング時間は20〜50minである。ウェハ200に導入されなかったPH3ガスプラズマを含むガスは反応管203の下部の排気口235より真空ポンプ246で引かれてガス排気管231から排出される。
The PH 3 gas plasma is ejected from the
上述したように第1の実施の形態では、バッファ室257の下部位置を上方にずらして、放電用電極下部270bを、バッファ室257内よりは低圧で、ガスが流れる処理室201内のバッファ室257外に存在するようにしている。したがって、放電用電極下部270bは高圧のバッファ室257内のPH3の激しい分解反応下に曝されこともなく、放電用電極下部270bにガスの淀みも生じないので、放電用電極下部270bの温度が低くても、電極保護管下部275bにおけるリン化合物の付着量を大幅に低減することができ、電極保護管下部275bがパーティクル源となることを有効に防止できる。
As described above, in the first embodiment, the lower position of the
ところで、バッファ室257の下部を上方にずらすと、放電用電極270間で起こる放電がバッファ室247内に限定されなくなるため、放電用電極下部270bのあるバッファ室247外でも放電が起こる。このため処理室201内における放電領域が広がり、放電用電極下部270b近傍のボート217下部に装填されているウェハ200の膜厚均一性に影響を与えることがある。
By the way, if the lower portion of the
図5は、このようなバッファ室下部を上方にずらしたことによる影響を示す説明図で、(a)は膜厚(Thickness)特性図、(b)はウェハ上の測定点(Measuring point)を示す。図において、TOPはボートに積載されたウェハのうちの最上部のウェハ膜データ、BTMはボートに積載されたウェハのうちの最下部のウェハ膜データである。ウェハ上の測定点#1〜#9のうち、#1、#4、#6、#9がウェハの外周測定点を示す。面内均一性はTOPデータが1.6%であるのに対し、BTMでは6.9%である。TOPデータでは問題がないのに、BTMデータでは外周点#1、#6、#9の膜厚が厚くなっているのがわかる。
FIGS. 5A and 5B are explanatory views showing the effect of shifting the lower portion of the buffer chamber upward, where FIG. 5A is a film thickness (Thickness) characteristic diagram, and FIG. 5B is a measurement point (Measuring point) on the wafer. Show. In the figure, TOP is the uppermost wafer film data of the wafers loaded on the boat, and BTM is the lowermost wafer film data of the wafers loaded on the boat. Among the
そこで、バッファ室257下部を上方にずらした構成の処理炉を用いてPH3プラズマドーピングを行う場合に、上述した実施の形態のボート下部領域のウェハの膜厚均一性を改善する必要が生じる。
Therefore, when PH 3 plasma doping is performed using a processing furnace having a configuration in which the lower part of the
図3及び図4はそのような改善を施した第2の実施の形態を示し、図3は処理炉の概略縦断面、図4は図3のB−B’線断面である。 3 and 4 show a second embodiment in which such an improvement has been made. FIG. 3 is a schematic longitudinal sectional view of the processing furnace, and FIG. 4 is a sectional view taken along line B-B ′ of FIG.
第2の実施の形態では、バッファ室257に、加熱領域外201Bに存在する放電用電極下部270bを囲む遮蔽板260を設けている。遮蔽板260は、ウェハ200と対向する凹面状の隔壁前部237a及び隔壁前部237aに連なる隔壁側部237bの一部を、そのまま下方に延在させることにより構成されている。遮蔽板260で囲まれた空間は処理室201内に開いた空間であり、バッファ室257のように閉じた空間ではない。
In the second embodiment, the
遮蔽板260は、放電用電極下部270bによる処理室210内における放電領域の広がりを抑制することが可能な位置まで延在させる。遮蔽板260の下端は、例えば、放電用電極下部270bが反応管203外部に取り出される部位よりも下方であって、ガス排気管231が接続される排気口235よりも上方である。上記の遮蔽板260は、例えば石英やSiCで構成される。
The shielding
ウェハ200にPH3プラズマドーピングを行う場合に、放電用電極下部270bがバッファ室257外に出ていると、放電領域が広がり、積層した状態で処理室201内に収容されている複数のウェハ200のうち、BTMを含む近傍にあるウェハ200に処理の不均一が生じるという問題が生じるが、上述した第2の実施の形態によれば、放電領域の広がりを確実に抑制する遮蔽板260を設けたのでこのような問題を解決できる。
特に、隔壁前部237aのみならず、隔壁前部237aに連なる隔壁側部237bの一部も延在して、放電用電極下部270bを立体的に取り囲むようにしたので、単に隔壁前部237aで平面的に覆うものと比べて、放電用電極下部270bでの放電領域をより確実に抑制することができる。
When performing the PH 3 plasma doping on the
In particular, not only the barrier
なお、上述した実施の形態では、一対の放電用電極をもつ場合について説明したが、本発明は、二対以上の放電用電極をもつ場合にも適用できる。また、一対の放電用電極のうち、2つとも放電用電極が処理室201内に配置されている場合について説明したが、一対の放電用電極のうち少なくとも1つの放電用電極が処理室内に配置されている場合にも適用できる。また、プラズマ生成手段の放電用電極などの主要部を反応管内部に設けた場合について説明したが、プラズマ生成手段を反応管外面に沿うように設けた場合でも、一対の放電用電極のうち少なくとも1つの放電用電極が処理室201内に配置されている場合には適用可能である。
In the above-described embodiment, the case of having a pair of discharge electrodes has been described, but the present invention can also be applied to the case of having two or more pairs of discharge electrodes. In addition, the case where two of the pair of discharge electrodes are provided with the discharge electrode in the
200 ウェハ(基板)
201 処理室
207 ヒータ(加熱手段)
248a ガス噴出口
257 バッファ室
232a ガス供給管(ガス供給手段)
233 ガスノズル(ガス供給手段)
270 放電用電極
270b 放電用電極下部(放電用電極部)
201A 加熱領域
201B 加熱領域外
275b 電極保護管下部
P プラズマ
200 wafer (substrate)
201
233 Gas nozzle (gas supply means)
270
Claims (1)
前記処理室外に設けられ前記処理室内に収容される前記複数の基板を加熱する加熱手段と、
前記処理室内に設けられたバッファ室と、
前記バッファ室内に処理ガスを供給するガス供給手段と、
前記バッファ室外からバッファ室内に挿入されて、前記バッファ室内に供給された前記処理ガスを励起する放電用電極と、
前記バッファ室に設けられ前記複数の基板に向けて前記ガスプラズマを噴出する複数のガス噴出口と、
を備え、
前記バッファ室を前記加熱手段による加熱が及ぶ前記処理室内の加熱領域に設けて、前記バッファ室外からバッファ室内に挿入される上記放電用電極のうちの前記加熱手段による加熱が及ばない放電用電極部をバッファ室外に出したことを特徴とする基板処理装置。
A processing chamber for storing a plurality of substrates in a state of being stacked at intervals, and
Heating means for heating the plurality of substrates provided outside the processing chamber and housed in the processing chamber;
A buffer chamber provided in the processing chamber;
Gas supply means for supplying a processing gas into the buffer chamber;
A discharge electrode that is inserted into the buffer chamber from outside the buffer chamber and excites the processing gas supplied into the buffer chamber;
A plurality of gas jets provided in the buffer chamber and jetting the gas plasma toward the plurality of substrates;
With
Discharging electrode portion that is provided with a heating area in the processing chamber where the heating by the heating means reaches the buffer chamber and is not heated by the heating means among the discharging electrodes inserted from the outside of the buffer chamber into the buffer chamber. A substrate processing apparatus characterized in that the substrate processing apparatus is taken out of the buffer chamber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005333336A JP2007142120A (en) | 2005-11-17 | 2005-11-17 | Substrate processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005333336A JP2007142120A (en) | 2005-11-17 | 2005-11-17 | Substrate processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007142120A true JP2007142120A (en) | 2007-06-07 |
Family
ID=38204639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005333336A Pending JP2007142120A (en) | 2005-11-17 | 2005-11-17 | Substrate processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007142120A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016106415A (en) * | 2016-01-28 | 2016-06-16 | 株式会社日立国際電気 | Substrate processing apparatus and manufacturing method of semiconductor device |
-
2005
- 2005-11-17 JP JP2005333336A patent/JP2007142120A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016106415A (en) * | 2016-01-28 | 2016-06-16 | 株式会社日立国際電気 | Substrate processing apparatus and manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8093072B2 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
TWI470719B (en) | Substrate processing apparatus | |
US7198447B2 (en) | Semiconductor device producing apparatus and producing method of semiconductor device | |
KR101850186B1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device, and method of processing substrate | |
JP5882509B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
JP5208294B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus | |
JP2010077508A (en) | Film deposition apparatus and substrate processing apparatus | |
JP2010118462A (en) | Substrate processing apparatus | |
US20090255630A1 (en) | Substrate processing apparatus and electrode member | |
JP2011061037A (en) | Substrate processing apparatus, and method of manufacturing semiconductor device | |
JP2012114340A (en) | Substrate processing device and semiconductor device manufacturing method | |
JP2012069542A (en) | Vacuum processing system | |
JP6186022B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
JP5888820B2 (en) | Substrate processing apparatus, cleaning method, and semiconductor device manufacturing method | |
JP4654247B2 (en) | Substrate processing equipment | |
TW202123336A (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
JP3960987B2 (en) | Reaction vessel | |
JP2007142120A (en) | Substrate processing device | |
JP2009004642A (en) | Device for treating substrate | |
JP4895634B2 (en) | Substrate processing equipment | |
JP2008095126A (en) | Substrate treatment apparatus | |
JP2011142347A (en) | Substrate processing apparatus | |
JP2014143421A (en) | Substrate processing device, semiconductor manufacturing method and substrate processing method | |
JP2007250988A (en) | Substrate-treating apparatus | |
JP2006186049A (en) | Substrate processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090521 |
|
A977 | Report on retrieval |
Effective date: 20090528 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |