JP2007142061A - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
JP2007142061A
JP2007142061A JP2005332257A JP2005332257A JP2007142061A JP 2007142061 A JP2007142061 A JP 2007142061A JP 2005332257 A JP2005332257 A JP 2005332257A JP 2005332257 A JP2005332257 A JP 2005332257A JP 2007142061 A JP2007142061 A JP 2007142061A
Authority
JP
Japan
Prior art keywords
wiring layer
display device
signal line
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005332257A
Other languages
Japanese (ja)
Other versions
JP4907155B2 (en
Inventor
Toshiteru Kaneko
寿輝 金子
Daisuke Sonoda
大介 園田
Takahiro Ochiai
孝洋 落合
Kazuhiko Yanagawa
和彦 柳川
Yoshihiro Arai
好宏 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005332257A priority Critical patent/JP4907155B2/en
Publication of JP2007142061A publication Critical patent/JP2007142061A/en
Application granted granted Critical
Publication of JP4907155B2 publication Critical patent/JP4907155B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a display device that can be formed by narrowing the separation distance to other adjacent wiring layers as compared with before even if the wiring layers are formed by conductive paste. <P>SOLUTION: The display device has first and second wiring layers formed adjacently on the same layer. The first and second wiring layers are formed by applying and drying conductive ink. The first and second wiring layers are formed by coating and drying in each separate process. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、表示装置およびその製造方法に係り、特に、配線層を導電性インクにより形成した表示装置およびその製造方法に関する。   The present invention relates to a display device and a manufacturing method thereof, and more particularly to a display device having a wiring layer formed of conductive ink and a manufacturing method thereof.

たとえば液晶表示装置等の表示装置は、その基板上にマトリックス状に配置された各画素が形成され、これら各画素を駆動させるため多数の信号線からなる配線層が形成されているとともに、これら各配線層に信号を供給するための駆動回路も搭載されたものとなっている。   For example, in a display device such as a liquid crystal display device, pixels arranged in a matrix are formed on a substrate, and a wiring layer composed of a large number of signal lines is formed to drive these pixels. A drive circuit for supplying signals to the wiring layer is also mounted.

前記画素等は高精細で形成されることから、いわゆるフォトリソグラフィ技術を用いた選択エッチング方法によってパターン化された金属層、半導体層、および絶縁層等を積層させて形成され、前記金属層の中には前記配線層をも含むものであった。   Since the pixels and the like are formed with high definition, they are formed by laminating a metal layer, a semiconductor layer, an insulating layer, and the like patterned by a selective etching method using a so-called photolithography technique. Included the wiring layer.

しかし、前記選択エッチング方法を用いて配線層を形成することは、材料の大部分を回収不能で捨てなければならない等の不都合が生じることから、近年、導電性インクを用いて形成する試みがなされてきている。   However, since the formation of the wiring layer using the selective etching method has the disadvantage that most of the material cannot be recovered and must be discarded, attempts have been made in recent years to use conductive ink. It is coming.

いわゆる印刷方法あるいはインクジェット方法等を用いて配線層を形成する手法で、下記文献等に開示されている。   This is a technique for forming a wiring layer by using a so-called printing method or an inkjet method, and is disclosed in the following documents.

特開平11−207959号公報JP-A-11-207959 特開平5−95178号公報Japanese Patent Laid-Open No. 5-95178

しかし、導電性インクを用いて配線層を形成する場合、その塗布後に乾燥させることによって形成されるが、塗布の直後においては該配線層の幅は比較的大きくなっており、乾燥後において該幅は小さく縮むという性質を有する。この理由は、導電性インクに含まれる溶媒または水分が飛散されるとともに、その際に作用する表面張力によるものと推察される。   However, when a wiring layer is formed using conductive ink, it is formed by drying after coating, but the width of the wiring layer is relatively large immediately after coating, and the width after drying is reduced. Has the property of shrinking small. This reason is presumed to be due to the surface tension acting at the time when the solvent or moisture contained in the conductive ink is scattered.

このことから、たとえば互いに平行に走行する配線層群を形成する場合において、それらの離間距離に制限が付されることは免れなくなる。導電性インクの塗布の段階でそれらは互いに接触してしまう現象が発生するからである。   For this reason, for example, in the case of forming wiring layer groups that run parallel to each other, it is inevitable that the distance between them is limited. This is because a phenomenon occurs in which they come into contact with each other at the application stage of the conductive ink.

本願発明は、このような事情に基づいてなされたものであり、たとえ導電性ペーストで配線層を形成する場合においても、隣接する他の配線層との離間距離を従来よりも狭めて形成することのできる表示装置の製造方法を提供することにある。   The present invention has been made based on such circumstances, and even when a wiring layer is formed with a conductive paste, the distance between adjacent wiring layers is made narrower than before. It is an object of the present invention to provide a manufacturing method of a display device that can be used.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
(1)
本発明による表示装置の製造方法は、たとえば、同層かつ隣接して形成される第1配線層および第2配線層を有し、第1配線層および第2配線層は、いずれも導電性インクの塗布および乾燥により形成されるものであって、
前記第1配線層および第2配線層はそれぞれ別工程による塗布および乾燥によって形成することを特徴とする。
(2)
本発明による表示装置の製造方法は、たとえば、(1)の構成を前提とし、配線層は複数からなる配線層群からなり、その一本おきの各配線層を第1配線層とし、その他の配線層を第2配線層とすることを特徴とする。
(3)
本発明による表示装置の製造方法は、たとえば、同層かつ隣接して形成される第1配線層および第2配線層を有し、第1配線層および第2配線層は、いずれも導電性インクの塗布および乾燥により形成され、それらの離間距離が広い部分と狭い部分とを有して形成されるものであって、
前記第1配線層および第2配線層は、第1配線層であって第2配線層との離間距離が狭い部分を少なくとも含む箇所とそれ以外の箇所とを分け、それぞれの箇所の信号線を別工程による塗布および乾燥によって形成することを特徴とする。
(4)
本発明による表示装置は、たとえば、同層かつ隣接して形成される第1配線層および第2配線層を有し、第1配線層および第2配線層は、いずれも導電性インクにより形成され、それらの離間距離が広い部分と狭い部分とを有するものであって、
第2配線層との離間距離が狭い部分を少なくとも含む第1配線層とそれ以外の他の部分の第1配線層とが、一方が他方に重ね合わされて互いに接続されていることを特徴とする。
(5)
本発明による表示装置は、たとえば、導電性インクにより形成された配線層群を備え、これら配線層群の各配線層は少なくともその一端側にて収束されて端子に導かれる表示装置であって、
前記配線層群の少なくとも収束された箇所であって、一本おきに配置される配線層と他の残りの配線層とが別工程で形成されていることを特徴とする。
(6)
本発明による表示装置は、たとえば、(5)の構成を前提とし、前記端子は半導体チップのバンプに接続されるそれであることを特徴とする。
(7)
本発明による表示装置は、たとえば、導電性インクにより形成された配線層群を備え、これら配線層群の各配線層は少なくともその一端側にて収束されて端子に導かれる表示装置であって、
前記配線層群は絶縁膜を介して層を異にする第1配線層と第2配線層とで構成され、
前記配線層群の少なくとも収束された箇所であって端子に近接する部分を除く箇所にて一本おきに配置される配線層を前記第2配線層として形成され、
第1配線層と第2配線層との電気的接続は、前記絶縁膜に形成されたコンタクト孔を通してなされていることを特徴とする。
(8)
本発明による表示装置は、たとえば、(7)の構成を前提とし、前記配線層群の少なくとも収束された箇所にて形成された第1配線層および第2配線層のうち少なくともいずれか一方にて、一本おきに配置される配線層と他の残りの配線層とを別工程で形成されていることを特徴とする。
(9)
本発明による表示装置は、たとえば、(7)の構成を前提とし、前記端子は半導体チップのバンプに接続されるそれであることを特徴とする。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
(1)
The method for manufacturing a display device according to the present invention includes, for example, a first wiring layer and a second wiring layer that are formed in the same layer and adjacent to each other, and the first wiring layer and the second wiring layer are both conductive inks. Formed by coating and drying,
The first wiring layer and the second wiring layer are formed by coating and drying in separate steps, respectively.
(2)
The method for manufacturing a display device according to the present invention is based on, for example, the configuration (1), and the wiring layer is composed of a plurality of wiring layer groups, and every other wiring layer is a first wiring layer, The wiring layer is a second wiring layer.
(3)
The method for manufacturing a display device according to the present invention includes, for example, a first wiring layer and a second wiring layer that are formed in the same layer and adjacent to each other, and the first wiring layer and the second wiring layer are both conductive inks. Are formed by coating and drying, having a wide part and a narrow part,
The first wiring layer and the second wiring layer are divided into a portion including at least a portion of the first wiring layer and having a small separation distance from the second wiring layer and a portion other than the portion, and the signal lines at the respective portions are arranged. It is characterized by being formed by coating and drying in separate steps.
(4)
The display device according to the present invention has, for example, a first wiring layer and a second wiring layer formed in the same layer and adjacent to each other, and both the first wiring layer and the second wiring layer are formed of conductive ink. , Having a wide part and a narrow part of their separation distance,
The first wiring layer including at least a portion having a small separation distance from the second wiring layer and the other first wiring layer other than the first wiring layer are overlapped with each other and connected to each other. .
(5)
The display device according to the present invention includes, for example, a wiring layer group formed of conductive ink, and each wiring layer of the wiring layer group is converged at least on one end side thereof and led to a terminal,
In the wiring layer group, at least converged portions, and every other wiring layer and other remaining wiring layers are formed in separate steps.
(6)
The display device according to the present invention is, for example, on the premise of the configuration (5), wherein the terminals are those connected to bumps of a semiconductor chip.
(7)
The display device according to the present invention includes, for example, a wiring layer group formed of conductive ink, and each wiring layer of the wiring layer group is converged at least on one end side thereof and led to a terminal,
The wiring layer group is composed of a first wiring layer and a second wiring layer that are different layers via an insulating film,
A wiring layer arranged at every other place in a portion excluding a portion close to the terminal that is at least a converged portion of the wiring layer group is formed as the second wiring layer,
The electrical connection between the first wiring layer and the second wiring layer is made through a contact hole formed in the insulating film.
(8)
The display device according to the present invention is based on, for example, the configuration of (7), and at least one of the first wiring layer and the second wiring layer formed at least at a converged portion of the wiring layer group. The wiring layers arranged every other line and the other remaining wiring layers are formed in separate steps.
(9)
The display device according to the present invention, for example, is based on the configuration (7), and is characterized in that the terminal is connected to a bump of a semiconductor chip.

なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。   In addition, this invention is not limited to the above structure, A various change is possible in the range which does not deviate from the technical idea of this invention.

以下、図面を用いて本発明による表示装置の実施例を説明する。
図2(a)は、本発明による表示装置の一実施例を示す平面図である。図2(a)はたとえば液晶表示装置を示し、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の構成を示したものである。
Embodiments of a display device according to the present invention will be described below with reference to the drawings.
FIG. 2A is a plan view showing an embodiment of the display device according to the present invention. FIG. 2A shows a liquid crystal display device, for example, and shows the configuration of the surface on the liquid crystal side of one of the substrates that are opposed to each other with the liquid crystal interposed therebetween.

図2(a)において、基板SUB1の表面には、そのX方向に延在しy方向に並設されるゲート信号線GLと、y方向に延在しX方向に並設されるドレイン信号緑DLが形成されている。   In FIG. 2A, on the surface of the substrate SUB1, gate signal lines GL extending in the X direction and juxtaposed in the y direction, and drain signal green extending in the y direction and juxtaposed in the X direction. DL is formed.

隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLとで囲まれた各領域は画素領域を構成し、これら各画素領域の集合体によって表示部AR(図中点線枠内)が形成されるようになっている。   Each region surrounded by a pair of adjacent gate signal lines GL and a pair of adjacent drain signal lines DL constitutes a pixel region, and a display unit AR (within a dotted frame in the figure) is formed by an aggregate of these pixel regions. It is supposed to be formed.

各画素領域には、図2(b)に示すように、ゲート信号線GLからの信号によってオンする薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して一方の側のドレイン信号線DLからの信号が供給される画素電極PXが形成されている。この画素電極PXはたとえば基板SUB1と対向して配置される他の基板の液晶側の面に形成される対向電極(図示せず)との間に電界を生じせしめ、当該画素領域の液晶を挙動させるようになっている。   As shown in FIG. 2B, each pixel region is supplied with a thin film transistor TFT which is turned on by a signal from the gate signal line GL and a signal from the drain signal line DL on one side via the thin film transistor TFT. A pixel electrode PX is formed. This pixel electrode PX generates an electric field between, for example, a counter electrode (not shown) formed on the liquid crystal side surface of another substrate disposed opposite to the substrate SUB1, and the liquid crystal in the pixel region behaves. It is supposed to let you.

再び、図2(a)に戻り、各ゲート信号線GLのたとえば一端は、表示部ARを越えて延在され、走査信号駆動回路Vに接続されている。走査信号駆動回路Vはy方向に並設された複数の半導体チップCHPvから構成され、各ゲート信号線GLのそれぞれは対応する半導体チップCHPvの対応する電極に接続されている。   2A again, for example, one end of each gate signal line GL extends beyond the display portion AR and is connected to the scanning signal drive circuit V. The scanning signal driving circuit V is composed of a plurality of semiconductor chips CHPv arranged in parallel in the y direction, and each gate signal line GL is connected to a corresponding electrode of the corresponding semiconductor chip CHPv.

また、各ドレイン信号線DLのたとえば一端は、表示部ARを越えて延在され、映像信号駆動回路Hに接続されている。映像信号駆動回路HはX方向に並設された複数の半導体チップCHPhから構成され、各ドレイン信号線DLのそれぞれは対応する半導体チップCHPhの対応する電極に接続されている。   For example, one end of each drain signal line DL extends beyond the display portion AR and is connected to the video signal driving circuit H. The video signal driving circuit H includes a plurality of semiconductor chips CHPh arranged in parallel in the X direction, and each drain signal line DL is connected to a corresponding electrode of the corresponding semiconductor chip CHPh.

走査信号駆動回路Vおよび映像信号駆動回路Hがそれぞれ複数の半導体チップCHPで構成されているのは、製造歩留まりの観点から大きなものを製造することが困難であるからである。このため、各半導体チップCHPは比較的大きな間隔を有して配置されることになる。   The reason why the scanning signal driving circuit V and the video signal driving circuit H are each composed of a plurality of semiconductor chips CHP is that it is difficult to manufacture a large one from the viewpoint of manufacturing yield. For this reason, the semiconductor chips CHP are arranged with a relatively large interval.

この場合、各信号線GL、DLは、それに隣接する他の信号線との間隔が半導体チップCHPの各電極の隣接する他の電極との間隔よりも大きく構成されることから、対応する半導体チップCHPに近接する部分において屈曲され、この結果、近接する他の信号線とともに該半導体チップCHP側に収束するパターンをなして形成されることが免れなくなる。   In this case, each of the signal lines GL and DL is configured such that the distance between the other signal lines adjacent to the signal lines GL and DL is larger than the distance between the other electrodes adjacent to each electrode of the semiconductor chip CHP. It is unavoidable that it is bent at a portion close to the CHP, and as a result, forms a pattern that converges on the semiconductor chip CHP side together with other adjacent signal lines.

図1は、前記半導体チップCHPとそれに接続される信号線(配線層)の構成を拡大して示した図である。該半導体チップCHPは走査信号駆動回路Vのそれであってもよいし、また、映像信号駆動回路Hのそれであってもよい。前者の場合、図1に示す構成を右回り90°に回転させることにより、後者の場合、右回りあるいは左回り180°に回転させることにより、図2(a)に示した場合と配置的に符号することになる。   FIG. 1 is an enlarged view showing the configuration of the semiconductor chip CHP and signal lines (wiring layers) connected thereto. The semiconductor chip CHP may be that of the scanning signal driving circuit V or that of the video signal driving circuit H. In the former case, the arrangement shown in FIG. 1 is rotated 90 ° clockwise, and in the latter case, the arrangement shown in FIG. It will be signed.

なお、図1のIIIa−IIIa線における断面を図3(a)に、IIIb−IIIb線における断面を図3(b)に、IIIc−IIIc線における断面を図3(c)に示している。   A cross section taken along line IIIa-IIIa in FIG. 1 is shown in FIG. 3A, a cross section taken along line IIIb-IIIb is shown in FIG. 3B, and a cross section taken along line IIIc-IIIc is shown in FIG.

図1において、複数(図ではたとえば9本)の信号線SLが図上方から下方にかけて延在し、ほぼ同位置でそれぞれ収束する方向に屈曲し(真ん中の信号線はその必要がないことから屈曲していない)、さらに延在されて半導体チップCHPの電極に接続されるべく端子STに導かれるようになっている。   In FIG. 1, a plurality (for example, nine in the figure) of signal lines SL extend from the upper side to the lower side of the figure, and bend in directions where they converge at substantially the same position (the middle signal line is not required because it is not necessary). However, it is further extended and led to the terminal ST to be connected to the electrode of the semiconductor chip CHP.

ここで、この実施例では各信号線SLはいずれも同層で形成されたものとなっている。すなわち、基板SUB1の主表面のほぼ全域に形成された絶縁膜の上面に上述した各信号線SLが形成され、これら各信号線の収束側の端部(端子ST)において、前記半導体チップCHPがフェースダウンされてその電極がたとえば異方性導電膜等を介して前記端部(端子ST)に当接され、かつ接続されている。   In this embodiment, each signal line SL is formed in the same layer. That is, each of the signal lines SL described above is formed on the upper surface of the insulating film formed over almost the entire main surface of the substrate SUB1, and the semiconductor chip CHP is connected to the convergence side end (terminal ST) of each of the signal lines. The electrode is faced down, and the electrode is brought into contact with and connected to the end (terminal ST) through an anisotropic conductive film, for example.

ここで、前記各信号線SLのうち、一本おきのそれであって、端子STの近傍にて該端子STと接続される信号線SLaは、他の信号線SLbに対して時間的にずらして形成することを示している。   Here, among the signal lines SL, the signal lines SLa which are every other line and are connected to the terminal ST in the vicinity of the terminal ST are shifted in time with respect to the other signal lines SLb. It shows that it forms.

すなわち、信号線SLaを最初に形成し、その後において信号線SLbを形成してもよく、また、信号線SLbを最初に形成し、その後において信号線SLaを形成してもよいことを意味する。さらに換言すれば、信号線SLaと信号線SLbとは異なった工程で形成されることを意味する。   That is, it means that the signal line SLa may be formed first, and then the signal line SLb may be formed, or the signal line SLb may be formed first and then the signal line SLa may be formed. In other words, the signal line SLa and the signal line SLb are formed in different steps.

信号線SLaは、図1から明らかとなるように、信号線SLbに隣接して配置され、かつ、信号線SLbと離間距離を比較的小さくして形成されている。すなわち、相隣接する信号線SLが表示領域ARの内側から外側へかけて延在し、屈曲部を介して収束する構成において、少なくとも該屈曲後の前記端子STに及ぶ延在部において信号線SLaが形成され、この信号線SLaは他の信号線SLbと隣接している配置関係を有している。   As is apparent from FIG. 1, the signal line SLa is disposed adjacent to the signal line SLb, and is formed with a relatively small distance from the signal line SLb. That is, in the configuration in which the adjacent signal lines SL extend from the inside to the outside of the display area AR and converge via the bent portion, at least the signal line SLa in the extended portion extending to the terminal ST after the bending. And the signal line SLa is adjacent to the other signal line SLb.

導電性インクの塗布により形成される各信号線SLは、その塗布後に乾燥させることによって形成されるが、塗布の直後においては該信号線SLの幅は比較的大きくなっており、乾燥後において該幅は小さく縮むという性質を有する。導電性インクに含まれる溶媒が飛散されるとともに、その際に作用する表面張力によるものと推察される。   Each signal line SL formed by application of the conductive ink is formed by drying after the application, but the width of the signal line SL is relatively large immediately after application, and the signal line SL after drying is The width has the property of shrinking small. It is presumed that the solvent contained in the conductive ink is scattered and is due to the surface tension acting at that time.

このため、乾燥後に形成される各信号線SLにおいてその線幅に所定の値をもたせようとした場合、導電性インクの塗布の直後であって乾燥前に形成される信号線SLの幅はそれよりも大きくなって形成され、同じ工程で同様に形成する隣接した他の信号線SLとの接触が憂慮されることになる。   For this reason, when it is attempted to give a predetermined value to the line width of each signal line SL formed after drying, the width of the signal line SL formed immediately after application of the conductive ink and before drying is the same. The contact with other adjacent signal lines SL formed in the same process and formed in the same process is concerned.

図1に示した構成からなる信号線SLのように、隣接する他の信号線SLとの離間距離が比較的大きな部分と小さな部分とを有する場合に、離間距離が大きな部分においてはこれら双方の接触はないとしても、離間距離の小さな部分においてはその憂いは回避できないことになる。   As in the case of the signal line SL having the configuration shown in FIG. 1, when there are a relatively large portion and a small portion that are separated from other adjacent signal lines SL, both of these in the portion where the separation distance is large. Even if there is no contact, the anxiety cannot be avoided at a small distance.

それ故、図1において、前記各信号線SLの製造を2工程に分け、まず、最初の工程では、図1において、たとえば、図中最左側の信号線であって液晶表示部AR側から端子STにまで及ぶ信号線SLb、その右側の二本目の信号線であって液晶表示部AR側から端子STに至る手前の途中まで及ぶ信号線SLb、その右側の三本目の信号線であって液晶表示部AR側から端子STにまで及ぶ信号線SLb、その右側の四本目の信号線であって液晶表示部AR側から端子STに至る手前の途中まで及ぶ信号線SLb、……を塗布・乾燥させて形成している。   Therefore, in FIG. 1, the production of each signal line SL is divided into two steps. First, in the first step, in FIG. 1, for example, the leftmost signal line in FIG. The signal line SLb extending to ST, the second signal line on the right side thereof, which extends halfway to the terminal ST from the liquid crystal display AR side, and the third signal line on the right side thereof, which is the liquid crystal Applying and drying signal line SLb extending from display AR to terminal ST, and the fourth signal line on the right side extending from the liquid crystal display AR side to halfway before reaching terminal ST Let it form.

そして、次の工程では、図中最左側の信号線から二本目の信号線であって液晶表示部AR側から端子STに至る手前の途中から該端子STにまで及ぶ信号線SLa、図中最右側の信号線から四本目の信号線であって液晶表示部AR側から端子STに至る手前の途中から該端子STにまで及ぶ信号線SLa、図中最左側の信号線から六本目の信号線であって液晶表示部AR側から端子STに至る手前の途中から該端子STにまで及ぶ信号線SLa、……を塗布・乾燥させて形成している。   In the next step, the signal line SLa which is the second signal line from the leftmost signal line in the figure and reaches the terminal ST from the middle before reaching the terminal ST from the liquid crystal display part AR side, The fourth signal line from the right signal line and extending from the liquid crystal display AR side to the terminal ST in the middle before reaching the terminal ST, the sixth signal line from the leftmost signal line in the figure The signal lines SLa,... Extending from the liquid crystal display area AR side to the terminal ST from the middle before reaching the terminal ST are applied and dried.

このような工程を経て各信号線SLを形成することから、図中最右側の信号線から偶数本目の信号線(実質的に2工程を経て形成される信号線)において、前工程で形成した信号線と後工程で形成した信号線との電気的接続が図られることになるが、その接続は、図1の丸枠内に拡大して示したように各信号線の端部が直接に重ね合わされてなされるようになっている。なお、丸枠内に拡大して示した図は、各工程で形成した信号線の位置合わせが若干ずれた場合を示しており、これにより、各信号線の接続箇所を平面的に観察した場合でも容易に認識できるようになる。   Since each signal line SL is formed through such a process, it is formed in the previous process in the even-numbered signal lines (substantially formed through two processes) from the rightmost signal line in the drawing. The electrical connection between the signal line and the signal line formed in the subsequent process will be achieved. As shown in the enlarged circle in FIG. 1, the end of each signal line is directly connected. It is designed to be superimposed. In addition, the figure shown enlarged in the round frame shows a case where the alignment of the signal lines formed in each process is slightly shifted, and thereby, when the connection location of each signal line is observed in a plane But it will be easy to recognize.

各信号線SLを2工程に分けて形成することは、その工数が従来よりも多くなるという不都合が生じるが、導電ペーストの塗布をたとえばインクジェット方法によって行うことにより、信号線SLaはその長さが信号線SLbと比較して極めて短いことから、それに応じてその塗布(スキャン)時間を極めて短くでき、実質的に一工程で形成する場合と大差のない手間を有するに過ぎないという効果を奏する。   Forming each signal line SL in two steps has the disadvantage that the number of steps is greater than before, but the length of the signal line SLa is increased by applying the conductive paste by, for example, an inkjet method. Since it is extremely short compared with the signal line SLb, the coating (scanning) time can be extremely shortened accordingly, and there is an effect that it has only a labor that is not substantially different from the case of forming in one step.

なお、上述した実施例では、信号線SLbを最初に形成し、その後に信号線SLaを形成したものであるが、これらを逆にして、信号線SLaを最初に形成し、その後に信号線SLbを形成するようにしても同様な効果が得られることはいうまでもない。   In the above-described embodiment, the signal line SLb is formed first and then the signal line SLa is formed. However, these are reversed to form the signal line SLa first, and then the signal line SLb. It goes without saying that the same effect can be obtained even if the film is formed.

また、信号線SLの形成を2工程に分けて形成する必要から、その接続部においては信頼性のある接続がなされることが要望されるが、その信頼性は各工程のパターン合わせ精度に依存する。そして、この精度は比較的向上していることから、たとえば図5(a)、(b)、(c)に示すように、特に接続部の面積を大きくすることはなく、むしろ信号線の接続端部において幅を狭くするように形成しても良好な接続を図ることができる。   In addition, since it is necessary to form the signal line SL in two steps, it is desired that the connection portion has a reliable connection, but the reliability depends on the pattern alignment accuracy in each step. To do. Since this accuracy is relatively improved, for example, as shown in FIGS. 5 (a), 5 (b), and 5 (c), the area of the connection portion is not particularly increased, but rather the connection of the signal lines. Even if it is formed so that the width is narrowed at the end, good connection can be achieved.

図4(a)ないし(d)は、図1のIIIc−IIIc線における断面図を示し、その各信号線SLの形成の製造における工程図を示したものである。   4A to 4D are cross-sectional views taken along the line IIIc-IIIc in FIG. 1, and show process diagrams in the production of the respective signal lines SL.

まず、図4(a)に示すように、用意された基板SUB1の主表面には信号線SLの形成すべき部分に溝GTが形成されている。この溝GTの形成箇所に合わせて導電ペーストを塗布した際に該導電性ペーストの流動性により広がって流れるのを阻止せんがためである。   First, as shown in FIG. 4A, a trench GT is formed in a portion where the signal line SL is to be formed on the main surface of the prepared substrate SUB1. This is because when the conductive paste is applied in accordance with the location where the groove GT is formed, it is prevented from spreading due to the fluidity of the conductive paste.

なお、図4(a)ないし(d)において、該溝GTは基板SUB1の表面に直接に形成したように描画されているが、信号線SLを形成する表面において絶縁膜が形成されていれば、該絶縁膜の表面に該溝が形成されることになる。   In FIGS. 4A to 4D, the trench GT is drawn as if it was formed directly on the surface of the substrate SUB1, but if an insulating film is formed on the surface on which the signal line SL is formed. The trench is formed on the surface of the insulating film.

また、該溝GTはたとえば5μmの幅を有し、また隣接する他の溝GTとの離間距離も5μmとなっている。このことは、形成された信号線の幅は5μmで、隣接する他の信号線との離間距離も5μmに設定することを意味する。   Further, the groove GT has a width of 5 μm, for example, and the distance from other adjacent grooves GT is also 5 μm. This means that the width of the formed signal line is 5 μm, and the distance from other adjacent signal lines is also set to 5 μm.

まず、図4(a)に示すように、形成すべき各信号線のうち一本おきに配置される信号線SLbの形成箇所に導電ペーストCPを塗布する。この塗布方法としては印刷方法あるいはインクジェット方式のいずれであってもよい。   First, as shown in FIG. 4A, the conductive paste CP is applied to the formation positions of the signal lines SLb arranged every other signal line among the signal lines to be formed. This coating method may be either a printing method or an ink jet method.

塗布された導電ペーストCPは、それが塗布された箇所において前記溝GTの幅を越えた幅(約10μm)を有するように付着するとともに、その高さも該導電ペーストの表面張力によってある値になるが、形成しようとする信号線の高さよりも大きく形成される。この後の工程で焼成する際に溶媒が飛散され該導電ペーストが収縮することを見越して塗布するからである。   The applied conductive paste CP adheres so as to have a width (about 10 μm) that exceeds the width of the groove GT at the place where the applied paste is applied, and the height also becomes a certain value due to the surface tension of the conductive paste. However, it is formed larger than the height of the signal line to be formed. This is because the coating is performed in anticipation that the solvent is scattered and the conductive paste shrinks when firing in the subsequent step.

この場合、当該導電ペーストCPはそれと隣接して塗布される他の導電ペーストCPとは、その間の溝GTを間にして少なくとも10μm以上の離間距離が保たれることからそれら相互の接触は十分に回避できることになる。   In this case, the conductive paste CP is sufficiently separated from the other conductive paste CP applied adjacent to the conductive paste CP because a distance of at least 10 μm or more is maintained between the conductive paste CP. It can be avoided.

そして、図4(b)に示すように、乾燥を行い、該導電ペーストCP内の溶媒を飛散させる。導電ペーストCPは収縮され、その幅が約5μmとなって溝GT内に収まり、その高さも低くなって信号線SLbが形成される。   Then, as shown in FIG. 4B, drying is performed to disperse the solvent in the conductive paste CP. The conductive paste CP is shrunk, its width becomes about 5 μm and fits in the trench GT, and its height is lowered to form the signal line SLb.

次に、図4(c)に示すように、形成すべき各信号線CPのうち残りの信号線SLaの形成箇所に導電ペーストCPを塗布する。塗布された導電ペーストCPは、図4(a)の場合と同様に、それが塗布された箇所において前記溝GTの幅を越えた幅を有するように付着するとともに、その高さも形成しようとする信号線の高さよりも大きく形成される。   Next, as shown in FIG. 4C, a conductive paste CP is applied to the formation positions of the remaining signal lines SLa among the signal lines CP to be formed. Similarly to the case of FIG. 4A, the applied conductive paste CP adheres so as to have a width exceeding the width of the groove GT at the applied position, and also attempts to form its height. It is formed larger than the height of the signal line.

この場合、当該導電ペーストCPは隣接して既に焼成された信号線と約2.5μmの離間距離が保たれ、それら相互の接触は信頼性よく回避できることになる。   In this case, the conductive paste CP is maintained at a distance of about 2.5 μm from the adjacently baked signal line, and the mutual contact can be reliably avoided.

最後に、図4(d)に示すように、焼成を行い、該導電ペーストCP内の溶媒を飛散させる。図4(b)に示したと同様に、導電ペーストCPは収縮され、その幅が約5μmとなって溝GT内に収まり、その高さも低くなって信号線SLaが形成される。   Finally, as shown in FIG. 4D, firing is performed to disperse the solvent in the conductive paste CP. As shown in FIG. 4B, the conductive paste CP is shrunk, its width becomes about 5 μm and fits in the trench GT, and its height is lowered to form the signal line SLa.

これにより形成された各信号線SLはそれに隣接する他の信号線SLとの間の離間距離が約5μmとなり、所定通りの製造を行うことができる。   Each signal line SL thus formed has a separation distance of about 5 μm from the other signal lines SL adjacent thereto, and can be manufactured in a predetermined manner.

図6は、本発明による表示装置の他の実施例を示す構成図で、図1と対応した図となっている。なお、図5のVIIa−VIIaにおける断面を図7(a)に、VIIb−VIIbにおける断面を図7(b)に、VIIc−VIIcにおける断面を図7(c)に、VIId−VIIdにおける断面を図7(d)に示している。   FIG. 6 is a block diagram showing another embodiment of the display device according to the present invention and corresponds to FIG. 5A is a cross section taken along line VIIa-VIIa, FIG. 7B is a cross section taken along line VIIb-VIIb, FIG. 7C is a cross section taken along line VIIc-VIIc, and FIG. This is shown in FIG.

図6において、表示部ARから延在される各信号線SLが、互いに間隔が小さくなって収束し半導体チップCTのバンプと接続されるべく端子STに導かれるようになっていることは図1の場合と同様である。   In FIG. 6, the signal lines SL extending from the display unit AR are converged so that the distance between the signal lines SL is reduced and led to the terminals ST to be connected to the bumps of the semiconductor chip CT. It is the same as the case of.

しかし、図1の場合と比較して、前記各信号線SLはその一部において層を異にする信号線を備えて形成されていることにある。   However, as compared with the case of FIG. 1, each signal line SL is formed with a signal line having a different layer in a part thereof.

すなわち、表示部ARから延在される信号線SLが屈曲して収束する以降の領域(図中VIIb−VIIb線に対し下側の領域)であって、端子の近傍を除く領域(図中VIId−VIId線に対し上側の領域)に形成される信号線SLのうち一本おきに配置される信号線SLdが絶縁膜ILを介して下層に配置された構成となっている。   That is, a region after the signal line SL extending from the display portion AR is bent and converged (region below the line VIIb-VIIb in the drawing) and a region excluding the vicinity of the terminal (VIId in the drawing). Among the signal lines SL formed in the upper region with respect to the −VIId line), every other signal line SLd is arranged in the lower layer via the insulating film IL.

ここで、前記絶縁膜ILはたとえば表示部AR内に形成されるそれであり、表示部ARの外側にも延在されて形成されたものとして形成されている。   Here, the insulating film IL is formed, for example, in the display area AR, and is formed to extend to the outside of the display area AR.

すなわち、図6中において、実線で示した信号線SLuは前記絶縁膜ILの上層に形成され、点線で示した信号線SLdは前記絶縁膜ILの下層に形成されている。   That is, in FIG. 6, a signal line SLu indicated by a solid line is formed in an upper layer of the insulating film IL, and a signal line SLd indicated by a dotted line is formed in a lower layer of the insulating film IL.

絶縁膜ILの下層に形成された信号線SLdはその両端においてそれぞれ前記絶縁膜ILに形成されたコンタクト孔CH1、CH2を通して該絶縁膜ILの上層に形成された対応する信号線SLuと接続され、図1に示した配線層群と同様の機能をもたらしめることができる。   The signal line SLd formed in the lower layer of the insulating film IL is connected to the corresponding signal line SLu formed in the upper layer of the insulating film IL through the contact holes CH1 and CH2 formed in the insulating film IL at both ends, respectively. Functions similar to those of the wiring layer group shown in FIG. 1 can be provided.

ここで、コンタクト孔CH1、CH2は、その断面図を図8に示すように、その径がWとなっている。この径Wは比較的小さく設定しても信号線SLdに対する信号線SLuの接続において充分な信頼性をもたせることができる。   Here, the diameters of the contact holes CH1 and CH2 are W as shown in FIG. Even if the diameter W is set to be relatively small, sufficient reliability can be provided in the connection of the signal line SLu to the signal line SLd.

たとえば、フォトリソグラフィ技術による選択エッチングによって金属層から所定のパターンからなる配線層を形成する場合、一層目の配線層をコンタクト孔を通して二層目の配線層との接続を図ろうとすると、該コンタクト孔の側壁面にテーパー状の斜面を形成しなければならず、結果として該コンタクト孔の径をかなり大きく形成しなければならないという不都合が生じる。二層目の配線層のコンタクト孔における段差が起因する段切れの防止対策を傾斜をもつ側壁面によって図っているからである。   For example, when a wiring layer having a predetermined pattern is formed from a metal layer by selective etching using a photolithography technique, when the first wiring layer is to be connected to the second wiring layer through the contact hole, the contact hole A tapered slope must be formed on the side wall surface of the contact hole, resulting in a disadvantage that the diameter of the contact hole must be made considerably large. This is because the prevention of step breakage caused by the step in the contact hole of the second wiring layer is achieved by the inclined side wall surface.

これに対し、本実施例の場合、二層目の信号線SLuは、その導電ペーストをコンタクト孔CHに充填して形成するという態様を採るため、一層目の信号線SLdとの接続は充分に図れ、該コンタクト孔の側壁面は極端にいえば垂直面となっていてもよいからである。   On the other hand, in the case of the present embodiment, since the second-layer signal line SLu is formed by filling the contact hole CH with the conductive paste, the connection with the first-layer signal line SLd is sufficient. This is because the side wall surface of the contact hole may be a vertical surface.

このようにコンタクト孔の径を充分に小さくできることは、この実施例において、絶縁膜ILの下層の信号線SLdの各端部のそれぞれのコンタクト孔CHのうち、液晶表示部AR側のものはともかくとして、半導体チップCHP側のそれにおいて大きな効果を奏するようになる。   In this embodiment, the diameter of the contact hole can be made sufficiently small in this embodiment, apart from the contact hole CH at each end of the signal line SLd below the insulating film IL on the liquid crystal display area AR side. As a result, the semiconductor chip CHP side has a great effect.

半導体チップCHP側に収束される各信号線SLの隣接する他の信号線SLとの間の間隔は非常に狭まって形成されており、該コンタクト孔CHの存在によって、該間隔を広げなければならないという不都合がないからである。   The distance between each signal line SL converged on the semiconductor chip CHP side and other adjacent signal lines SL is very narrow, and the distance must be widened due to the presence of the contact hole CH. This is because there is no inconvenience.

また、図1と比較し、表示部ARから延在される信号線SLが屈曲して収束する以降の領域(図中VIIb−VIIb線に対し下側の領域)であって、端子の近傍を除く領域(図中VIId−VIId線に対し上側の領域)において、該絶縁膜ILの上下層の各信号線SLのそれぞれの間隔を狭めることができるようになる。各層におけるそれぞれの信号線SLはその製造の際に互いに接続される憂いがないからである。このため、上述した領域にあって信号線群としての幅を充分に狭めることができることから、その分、基板SUB1上において該信号線SLを形成しなくてもよい領域が増大し、この領域において、たとえば信号線SLの断線あるいは短絡を検査するための検査配線・回路、あるいは他の回路を充分な余裕をもって形成することができる効果を奏するようになる。   Compared with FIG. 1, the signal line SL extending from the display portion AR is a region after bending and converging (region below the line VIIb-VIIb in the drawing), and the vicinity of the terminal In the excluded region (the region on the upper side with respect to the line VIId-VIId in the drawing), the interval between the signal lines SL in the upper and lower layers of the insulating film IL can be reduced. This is because there is no concern that the respective signal lines SL in each layer are connected to each other during the manufacture. For this reason, since the width of the signal line group in the above-described region can be sufficiently narrowed, a region where the signal line SL does not need to be formed on the substrate SUB1 is increased accordingly. For example, there is an effect that the inspection wiring / circuit for inspecting the disconnection or the short circuit of the signal line SL, or another circuit can be formed with a sufficient margin.

なお、端子の近傍の領域(図中VIId−VIId線に対し下側の領域)において、該端子STを含めそれに接続される各信号線SLはいずれも絶縁膜ILの上層に形成されたものとなっている。各端子STは半導体チップCHPをフェースダウンさせてそのバンプに接続されることから、それらの高さ(基板SUB1の表面に対し)を揃えなければならないからである。   Note that, in the region in the vicinity of the terminal (the region below the line VIId-VIId in the figure), each of the signal lines SL including the terminal ST connected thereto is formed above the insulating film IL. It has become. This is because each terminal ST faces the semiconductor chip CHP down and is connected to the bump, so that their height (with respect to the surface of the substrate SUB1) must be aligned.

そして、少なくとも、この領域において各端子STに接続される各信号線SLは、一本おきに配置される信号線SLと他の残りの信号線SLとを別工程で形成することが望まれる。上述した信号線群において各信号線SLの間隔がこの領域において最も小さいからである。   At least in this region, each signal line SL connected to each terminal ST is desired to form signal lines SL and other remaining signal lines SL arranged every other line in separate steps. This is because the interval between the signal lines SL in the signal line group described above is the smallest in this region.

すなわち、図6において、液晶表示部ARから一旦絶縁膜IL下に形成された信号線SLdを介して端子STに至る信号線SLのうち該端子STの近傍において形成された信号線SLuは、他の残りの各信号線SLuと別工程で形成するようにしてもよい。   That is, in FIG. 6, the signal line SLu formed in the vicinity of the terminal ST among the signal lines SL reaching the terminal ST from the liquid crystal display unit AR through the signal line SLd once formed under the insulating film IL is The remaining signal lines SLu may be formed in a separate process.

また、同様の趣旨から、図9に示すように構成するようにしてもよい。図9は図6と対応した図となっており、図6と比較して異なる構成は、液晶表示部ARから端子STに至るまで絶縁膜IL上に形成された各信号線SLuのうち該端子STの近傍において形成された信号線SLuは、他の残りの各信号線SLuと別工程で形成されていることにある。このため、たとえば図中VIId−VIId線の箇所において、前記信号線SLuはそれと接続されるべく他の信号線SLuと重畳部を形成して互いに接続されて構成される。   Further, for the same purpose, it may be configured as shown in FIG. FIG. 9 is a diagram corresponding to FIG. 6, and a configuration different from that in FIG. 6 is that the terminal among the signal lines SLu formed on the insulating film IL from the liquid crystal display portion AR to the terminal ST. The signal line SLu formed in the vicinity of ST is formed in a separate process from the other remaining signal lines SLu. Therefore, for example, the signal line SLu is connected to each other by forming an overlapping portion with another signal line SLu to be connected to the line VIId-VIId in the drawing.

上述した実施例では、その一実施例として、搭載される半導体チップの近傍において該半導体チップに接続される信号線について示したものである。しかし、半導体チップの搭載箇所において該半導体チップに組み込まれる相当の回路が基板SUB1上に形成されたものであっても、該回路の周辺における信号線にそのまま適用できることはいうまでもない。   In the embodiment described above, as one embodiment, the signal line connected to the semiconductor chip in the vicinity of the mounted semiconductor chip is shown. However, it goes without saying that even if a circuit corresponding to the semiconductor chip is formed on the substrate SUB1 at the mounting position of the semiconductor chip, it can be applied as it is to the signal lines around the circuit.

また、回路周辺の箇所に適用させることに限定されることなく、他の箇所においても本発明を適用できることはいうまでもない。   Moreover, it is needless to say that the present invention can be applied to other locations without being limited to being applied to locations around the circuit.

さらに、本実施例では、液晶表示装置を例に挙げてその態様を示したものであるが、たとえば有機EL表示装置等の他の表示装置においても適用できることはいうまでもない。
画素の構成において構成の違いを有するものの信号線の配置等は本実施例とほぼ同様の構成を採用するからである。
Further, in this embodiment, the mode is shown by taking a liquid crystal display device as an example, but it is needless to say that the present invention can be applied to other display devices such as an organic EL display device.
This is because the arrangement of the signal lines and the like are similar to those of the present embodiment although there are differences in the configuration of the pixels.

上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。   Each of the embodiments described above may be used alone or in combination. This is because the effects of the respective embodiments can be achieved independently or synergistically.

本発明による表示装置が搭載する半導体チップの近傍における信号線の一実施例を示した平面図である。It is the top view which showed one Example of the signal wire | line in the vicinity of the semiconductor chip mounted in the display apparatus by this invention. 本発明による表示装置の構成の一実施例を示す概略平面図である。It is a schematic plan view which shows one Example of a structure of the display apparatus by this invention. 図1のIIIa−IIIa線、IIIb一IIIb線、IIIc−IIIc線における断面を示す図である。It is a figure which shows the cross section in the IIIa-IIIa line of FIG. 1, the IIIb 1 IIIb line, and the IIIc-IIIc line. 本発明による表示装置の製造方法の一実施例を示す工程図である。It is process drawing which shows one Example of the manufacturing method of the display apparatus by this invention. 本発明による表示装置に形成される同層の信号線の接続部の各実施例を示した平面図である。It is the top view which showed each Example of the connection part of the signal line of the same layer formed in the display apparatus by this invention. 本発明による表示装置が搭載する半導体チップの近傍における信号線の他の実施例を示した平面図である。It is the top view which showed the other Example of the signal wire | line in the vicinity of the semiconductor chip mounted in the display apparatus by this invention. 図6のVIIa−VIIa線、VIIb−VIIb線、VIIc−VIIc線、VIId−VIId線における断面を示す図である。It is a figure which shows the cross section in the VIIa-VIIa line of FIG. 6, the VIIb-VIIb line, the VIIc-VIIc line, and the VIId-VIId line. 本発明による表示装置に形成されるコンタクト孔の一実施例を示す断面図である。It is sectional drawing which shows one Example of the contact hole formed in the display apparatus by this invention. 本発明による表示装置が搭載する半導体チップの近傍における信号線の他の実施例を示した平面図である。It is the top view which showed the other Example of the signal wire | line in the vicinity of the semiconductor chip mounted in the display apparatus by this invention.

符号の説明Explanation of symbols

SUB1…基板、GL…ゲート信号線、DL…ドレイン信号線、CHP…半導体チップ、SL…信号線、AR…液晶表示部、ST…電極、IL…絶縁膜、SLu…信号線(絶縁膜上の信号線)、SLd…信号線(絶縁膜下の信号線)、CH…コンタクト孔。
SUB1 ... Substrate, GL ... Gate signal line, DL ... Drain signal line, CHP ... Semiconductor chip, SL ... Signal line, AR ... Liquid crystal display, ST ... Electrode, IL ... Insulating film, SLu ... Signal line (on insulating film) Signal line), SLd... Signal line (signal line under the insulating film), CH... Contact hole.

Claims (9)

同層かつ隣接して形成される第1配線層および第2配線層を有し、第1配線層および第2配線層は、いずれも導電性インクの塗布および乾燥により形成されるものであって、
前記第1配線層および第2配線層はそれぞれ別工程による塗布および乾燥によって形成することを特徴とする表示装置の製造方法。
The first wiring layer and the second wiring layer are formed in the same layer and adjacent to each other, and each of the first wiring layer and the second wiring layer is formed by applying conductive ink and drying. ,
The method for manufacturing a display device, wherein the first wiring layer and the second wiring layer are formed by coating and drying in separate steps, respectively.
配線層は複数からなる配線層群からなり、その一本おきの各配線層を第1配線層とし、その他の配線層を第2配線層とすることを特徴とする請求項1に記載の表示装置の製造方法。   2. The display according to claim 1, wherein the wiring layer is composed of a plurality of wiring layer groups, and every other wiring layer is a first wiring layer and the other wiring layers are second wiring layers. Device manufacturing method. 同層かつ隣接して形成される第1配線層および第2配線層を有し、第1配線層および第2配線層は、いずれも導電性インクの塗布および乾燥により形成され、それらの離間距離が広い部分と狭い部分とを有して形成されるものであって、
前記第1配線層および第2配線層は、第1配線層であって第2配線層との離間距離が狭い部分を少なくとも含む箇所とそれ以外の箇所とを分け、それぞれの箇所の信号線を別工程による塗布および乾燥によって形成することを特徴とする表示装置の製造方法。
The first wiring layer and the second wiring layer are formed in the same layer and adjacent to each other, and each of the first wiring layer and the second wiring layer is formed by applying conductive ink and drying, and the separation distance therebetween. Is formed with a wide part and a narrow part,
The first wiring layer and the second wiring layer are divided into a portion including at least a portion of the first wiring layer and having a small separation distance from the second wiring layer and a portion other than the portion, and the signal lines at the respective portions are arranged. A method for manufacturing a display device, wherein the display device is formed by coating and drying in separate steps.
同層かつ隣接して形成される第1配線層および第2配線層を有し、第1配線層および第2配線層は、いずれも導電性インクにより形成され、それらの離間距離が広い部分と狭い部分とを有するものであって、
第2配線層との離間距離が狭い部分を少なくとも含む第1配線層とそれ以外の他の部分の第1配線層とが、一方が他方に重ね合わされて互いに接続されていることを特徴とする表示装置。
The first wiring layer and the second wiring layer are formed in the same layer and adjacent to each other, and each of the first wiring layer and the second wiring layer is formed of a conductive ink, Having a narrow portion,
The first wiring layer including at least a portion having a small separation distance from the second wiring layer and the other first wiring layer other than the first wiring layer are overlapped with each other and connected to each other. Display device.
導電性インクにより形成された配線層群を備え、これら配線層群の各配線層は少なくともその一端側にて収束されて端子に導かれる表示装置であって、
前記配線層群の少なくとも収束された箇所であって、一本おきに配置される配線層と他の残りの配線層とが別工程で形成されていることを特徴とする表示装置。
A display device comprising a wiring layer group formed of conductive ink, each wiring layer of these wiring layer group is converged at least on one end side thereof and led to a terminal,
A display device, wherein at least converged portions of the wiring layer group, and wiring layers arranged every other line and other remaining wiring layers are formed in separate steps.
前記端子は半導体チップのバンプに接続されるそれであることを特徴とする請求項5に記載の表示装置。   6. The display device according to claim 5, wherein the terminal is connected to a bump of a semiconductor chip. 導電性インクにより形成された配線層群を備え、これら配線層群の各配線層は少なくともその一端側にて収束されて端子に導かれる表示装置であって、
前記配線層群は絶縁膜を介して層を異にする第1配線層と第2配線層とで構成され、
前記配線層群の少なくとも収束された箇所であって端子に近接する部分を除く箇所にて一本おきに配置される配線層を前記第2配線層として形成され、
第1配線層と第2配線層との電気的接続は、前記絶縁膜に形成されたコンタクト孔を通してなされていることを特徴とする表示装置。
A display device comprising a wiring layer group formed of conductive ink, each wiring layer of these wiring layer group is converged at least on one end side thereof and led to a terminal,
The wiring layer group is composed of a first wiring layer and a second wiring layer that are different layers via an insulating film,
A wiring layer arranged at every other place in a portion excluding a portion close to the terminal that is at least a converged portion of the wiring layer group is formed as the second wiring layer,
An electrical connection between the first wiring layer and the second wiring layer is made through a contact hole formed in the insulating film.
前記配線層群の少なくとも収束された箇所にて形成された第1配線層および第2配線層のうち少なくともいずれか一方にて、一本おきに配置される配線層と他の残りの配線層とを別工程で形成されていることを特徴とする請求項7に記載の表示装置。   At least one of the first wiring layer and the second wiring layer formed at least at the converged portion of the wiring layer group, and the other wiring layers arranged alternately and the other remaining wiring layers The display device according to claim 7, wherein the display device is formed in a separate process. 前記端子は半導体チップのバンプに接続されるそれであることを特徴とする請求項7に記載の表示装置。
The display device according to claim 7, wherein the terminal is connected to a bump of a semiconductor chip.
JP2005332257A 2005-11-17 2005-11-17 Manufacturing method of display device Expired - Fee Related JP4907155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005332257A JP4907155B2 (en) 2005-11-17 2005-11-17 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332257A JP4907155B2 (en) 2005-11-17 2005-11-17 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2007142061A true JP2007142061A (en) 2007-06-07
JP4907155B2 JP4907155B2 (en) 2012-03-28

Family

ID=38204588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332257A Expired - Fee Related JP4907155B2 (en) 2005-11-17 2005-11-17 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP4907155B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121296B1 (en) 2009-06-26 2012-03-22 도호꾸 파이오니어 가부시끼가이샤 Image display element and manufacturing method thereof
WO2015033840A1 (en) * 2013-09-09 2015-03-12 シャープ株式会社 Active matrix substrate and display device
JP5952920B2 (en) * 2013-01-21 2016-07-13 シャープ株式会社 Active matrix substrate and display device
JP2016528525A (en) * 2013-06-24 2016-09-15 深▲セン▼市華星光電技術有限公司 Array substrate, manufacturing method thereof, and flat panel display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595178A (en) * 1991-10-02 1993-04-16 Sharp Corp Production of circuit board
JPH09272226A (en) * 1996-04-05 1997-10-21 Sony Corp Method and device for recording
JP2003133691A (en) * 2001-10-22 2003-05-09 Seiko Epson Corp Method and device for forming film pattern, conductive film wiring, electro-optical device, electronic equipment, and non-contact card medium
JP2004335851A (en) * 2003-05-09 2004-11-25 Seiko Epson Corp Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP2004335852A (en) * 2003-05-09 2004-11-25 Seiko Epson Corp Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP2005167228A (en) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd Semiconductor element and its manufacturing method and liquid-crystal display device and its manufacturing method
JP2005218894A (en) * 2004-02-03 2005-08-18 Seiko Epson Corp Apparatus and method for discharging liquid droplet

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595178A (en) * 1991-10-02 1993-04-16 Sharp Corp Production of circuit board
JPH09272226A (en) * 1996-04-05 1997-10-21 Sony Corp Method and device for recording
JP2003133691A (en) * 2001-10-22 2003-05-09 Seiko Epson Corp Method and device for forming film pattern, conductive film wiring, electro-optical device, electronic equipment, and non-contact card medium
JP2004335851A (en) * 2003-05-09 2004-11-25 Seiko Epson Corp Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP2004335852A (en) * 2003-05-09 2004-11-25 Seiko Epson Corp Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP2005167228A (en) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd Semiconductor element and its manufacturing method and liquid-crystal display device and its manufacturing method
JP2005218894A (en) * 2004-02-03 2005-08-18 Seiko Epson Corp Apparatus and method for discharging liquid droplet

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121296B1 (en) 2009-06-26 2012-03-22 도호꾸 파이오니어 가부시끼가이샤 Image display element and manufacturing method thereof
JP5952920B2 (en) * 2013-01-21 2016-07-13 シャープ株式会社 Active matrix substrate and display device
JPWO2014112560A1 (en) * 2013-01-21 2017-01-19 シャープ株式会社 Active matrix substrate and display device
JP2016528525A (en) * 2013-06-24 2016-09-15 深▲セン▼市華星光電技術有限公司 Array substrate, manufacturing method thereof, and flat panel display device
KR101847307B1 (en) 2013-06-24 2018-04-10 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Array substrate, manufacturing method therefor and flat panel display device thereof
WO2015033840A1 (en) * 2013-09-09 2015-03-12 シャープ株式会社 Active matrix substrate and display device

Also Published As

Publication number Publication date
JP4907155B2 (en) 2012-03-28

Similar Documents

Publication Publication Date Title
CN109037235B (en) Array substrate and manufacturing method thereof
US7599039B2 (en) Mounting terminal substrate and display device using the same
KR101182521B1 (en) liquid crystal display device and method for fabricating of the same
US8350792B2 (en) Display device
US8384870B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
US20070131932A1 (en) Static electricity preventing assembly for display device and method of manufacturing the same
CN106920821A (en) Display device
US6710547B2 (en) Organic EL display device
JP4907155B2 (en) Manufacturing method of display device
JP2005534974A (en) Thin film transistor substrate
JP2007219046A (en) Liquid crystal display panel
KR101169095B1 (en) organic electroluminescence display device and method for fabricating the same
JP2006237158A (en) Display device
JP2008020791A (en) Display device
KR20150087617A (en) Thin film transistor for a display substrate, display substrate and method of manufacturing a display substrate
JP2011164329A (en) Electro-optical display panel
JP2010034030A (en) Display device
US20230118675A1 (en) Display Apparatus Having a Connecting Electrode which Crosses a Bending Area
JP2008275879A (en) Display device
JP2008241801A (en) Substrate for electrooptical device, electrooptical device using same substrate, and electronic equipment in which same electrooptical device is mounted
WO2023133938A1 (en) Display panel and display device
JP2008257077A (en) Display device
JP2008300755A (en) Display device
US7939830B2 (en) Display device
TWI392944B (en) Panel, lcd and method for forming the panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4907155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees