JP2007133620A - マルチプロセッサを有するプロセッサ装置用のタスク分配プログラム及びタスク分配装置 - Google Patents
マルチプロセッサを有するプロセッサ装置用のタスク分配プログラム及びタスク分配装置 Download PDFInfo
- Publication number
- JP2007133620A JP2007133620A JP2005325521A JP2005325521A JP2007133620A JP 2007133620 A JP2007133620 A JP 2007133620A JP 2005325521 A JP2005325521 A JP 2005325521A JP 2005325521 A JP2005325521 A JP 2005325521A JP 2007133620 A JP2007133620 A JP 2007133620A
- Authority
- JP
- Japan
- Prior art keywords
- task
- source program
- processor
- distributed
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/456—Parallelism detection
Abstract
【解決手段】シングルプロセッサ用のソースプログラムSP0を複数のプロセッサを有するマルチプロセッサ装置用のプログラムに変換するタスク分配プログラムにおいて,メモリ内に格納された定義ファイルであって,ソースプログラムSP0のタスクに対してマルチプロセッサ装置のいずれかのプロセッサを対応付けた定義ファイルDFを参照して,ソースプログラムSP0の複数のタスクを複数のプロセッサに分配した分配ソースプログラムSP11,SP12を生成する。そして,分配されたタスクに,当該タスクによる処理対象タスクのプロセッサIDを引数として追加する。
【選択図】図3
Description
図3は,本実施の形態におけるタスク分配装置の構成図である。このタスク分配装置は,プロセッサユニット12にバスBUSを介してキーボードやマウスなどの入力手段14と,モニタ16と,内部メモリ18と,コンフィグレータプログラムファイル11とが接続されている。このプログラムファイルは通常メモリ内にインストールされている。そして,シングルプロセッサ用に開発されているソースプログラムSP0のソースコードと,各タスクに対応してマルチプロセッサ装置のいずれのプロセッサで処理させるかの対応付けを定義した定義ファイルDFとが供給される。プロセッサユニット12は,コンフィグレータプログラム11を実行して,ソースプログラムSP0の複数のタスクを複数のプロセッサに分配した分配ソースプログラムSP11,SP12のソースコードに変換する。コンフィグレータプログラム11を実行することで,プロセッサユニット12は,図2と同様に,分配されたソースコードSP11,SP12にそれぞれのタスクの定義ファイルDF11,DF12を付加した中間ファイルF11,F12を生成する。
第2の実施の形態では,コンフィグレータが定義ファイルを参照して,シングルプロセッサ用のソースプログラムの各タスクに対応付けられるプロセッサに応じて,ソースプログラムの各タスクのシステムコールの前後にif文とend文からなる条件文を追加し,一つの分配ソースプログラムを生成する。つまり,第1の実施の形態では,コンフィグレータがタスクを各プロセッサに対応した分配ソースプログラムに分離し,複数プロセッサに分離された分配ソースプログラムファイルが生成される。それに対して,第2の実施の形態では,複数のプロセッサに共通の一つの分配ソースプログラムファイルが生成される。ただし,その分配ソースプログラムには,いずれのプロセッサで実行されるかを示すif文とend文からなる条件文が追加されている。したがって,コンパイラが変換したオブジェクトコードをif文にしたがって各プロセッサに分離して出力する。
メモリ内に格納された定義ファイルであって,前記ソースプログラムのタスクに対して前記マルチプロセッサ装置のいずれかのプロセッサを対応付けた定義ファイルを参照して,前記ソースプログラムを,当該ソースプログラムの複数のタスクを前記複数のプロセッサに分配した分配ソースプログラムに変換し,当該分配されたタスクに,当該タスクによる処理対象タスクのプロセッサIDを引数として追加するタスク分配手段をコンピュータに構築させるタスク分配プログラム。
前記タスク分配手段は,前記ソースプログラム内の共通の変数を有する複数のタスクが異なるプロセッサに分配された場合に,警告を出力することを特徴とするタスク分配プログラム。
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記複数のプロセッサに分離された複数の分配ソースプログラムを生成することを特徴とするタスク分配プログラム。
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記ソースプログラムの複数のタスクそれぞれに対して,前記分配されたプロセッサを条件とする条件文を追加して前記分配ソースプログラムを出力することを特徴とするタスク分配プログラム。
更に,前記タスク分配手段が変換した分配ソースプログラムのソースコードを,前記複数のプロセッサのオブジェクトコードに変換するコンパイラ手段と,
前記複数のプロセッサのオブジェクトコードに,対応するプロセッサのライブラリコードをリンクさせて実行可能なオブジェクトコードに変換するリンカ手段とをコンピュータに構築させると共に,
前記コンパイラ手段は,前記条件文の条件に基づいて,前記分配ソースプログラム内の複数のタスクのソースコードを,複数のプロセッサに分離したオブジェクトコードに変換することを特徴とするタスク分配プログラム。
更に,前記タスク分配手段が変換した分配ソースプログラムのソースコードを,前記複数のプロセッサのオブジェクトコードに変換するコンパイラ手段と,
前記複数のプロセッサのオブジェクトコードに,対応するプロセッサのライブラリコードをリンクさせて実行可能なオブジェクトコードに変換するリンカ手段とをコンピュータに構築させるタスク分配プログラム。
前記定義ファイルは,タスクに対応して属性データを有し,
前記タスク分配手段は,前記定義ファイルから抽出した前記分配ソースプログラム内のタスクの属性データを当該分配ソースプログラムに加えた中間ファイルを出力することを特徴とするタスク分配プログラム。
前記ソースプログラムのタスクに対して前記マルチプロセッサ装置のいずれかのプロセッサを対応付けた定義ファイルを格納する定義ファイルメモリと,
前記定義ファイルを参照して,前記ソースプログラムを,当該ソースプログラムの複数のタスクを前記複数のプロセッサに分配した分配ソースプログラムに変換し,当該分配されたタスクに,当該タスクによる処理対象タスクのプロセッサIDを引数として追加するタスク分配手段とを有するタスク分配装置。
前記タスク分配手段は,前記ソースプログラム内の共通の変数を有する複数のタスクが異なるプロセッサに分配された場合に,警告を出力することを特徴とするタスク分配装置。
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記複数のプロセッサに分離された複数の分配ソースプログラムを生成することを特徴とするタスク分配装置。
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記ソースプログラムの複数のタスクそれぞれに対して,前記分配されたプロセッサを条件とする条件文を追加して前記分配ソースプログラムを出力することを特徴とするタスク分配装置。
更に,前記タスク分配手段が変換した分配ソースプログラムのソースコードを,前記複数のプロセッサのオブジェクトコードに変換するコンパイラ手段と,
前記複数のプロセッサのオブジェクトコードに,対応するプロセッサのライブラリコードをリンクさせて実行可能なオブジェクトコードに変換するリンカ手段とをコンピュータに構築させると共に,
前記コンパイラ手段は,前記条件文の条件に基づいて,前記分配ソースプログラム内の複数のタスクのソースコードを,複数のプロセッサに分離したオブジェクトコードに変換することを特徴とするタスク分配プログラム。
SP11,SP12:マルチプロセッサ用分配ソースプログラム
DF:定義ファイル
11:コンフィグレータ,タスク分配プログラム
12:プロセッサユニット
Claims (9)
- シングルプロセッサ用のソースプログラムを複数のプロセッサを有するマルチプロセッサ装置用のプログラムに変換するタスク分配プログラムにおいて,
メモリ内に格納された定義ファイルであって,前記ソースプログラムのタスクに対して前記マルチプロセッサ装置のいずれかのプロセッサを対応付けた定義ファイルを参照して,前記ソースプログラムを,当該ソースプログラムの複数のタスクを前記複数のプロセッサに分配した分配ソースプログラムに変換し,当該分配されたタスクに,当該タスクによる処理対象タスクのプロセッサIDを引数として追加するタスク分配手段をコンピュータに構築させるタスク分配プログラム。 - 請求項1において,
前記タスク分配手段は,前記ソースプログラム内の共通の変数を有する複数のタスクが異なるプロセッサに分配された場合に,警告を出力することを特徴とするタスク分配プログラム。 - 請求項1において,
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記複数のプロセッサに分離された複数の分配ソースプログラムを生成することを特徴とするタスク分配プログラム。 - 請求項1において,
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記ソースプログラムの複数のタスクそれぞれに対して,前記分配されたプロセッサを条件とする条件文を追加して前記分配ソースプログラムを出力することを特徴とするタスク分配プログラム。 - 請求項4において,
更に,前記タスク分配手段が変換した分配ソースプログラムのソースコードを,前記複数のプロセッサのオブジェクトコードに変換するコンパイラ手段と,
前記複数のプロセッサのオブジェクトコードに,対応するプロセッサのライブラリコードをリンクさせて実行可能なオブジェクトコードに変換するリンカ手段とをコンピュータに構築させると共に,
前記コンパイラ手段は,前記条件文の条件に基づいて,前記分配ソースプログラム内の複数のタスクのソースコードを,複数のプロセッサに分離したオブジェクトコードに変換することを特徴とするタスク分配プログラム。 - シングルプロセッサ用のソースプログラムを複数のプロセッサを有するマルチプロセッサ装置用に変換するタスク分配装置において,
前記ソースプログラムのタスクに対して前記マルチプロセッサ装置のいずれかのプロセッサを対応付けた定義ファイルを格納する定義ファイルメモリと,
前記定義ファイルを参照して,前記ソースプログラムを,当該ソースプログラムの複数のタスクを前記複数のプロセッサに分配した分配ソースプログラムに変換し,当該分配されたタスクに,当該タスクによる処理対象タスクのプロセッサIDを引数として追加するタスク分配手段とを有するタスク分配装置。 - 請求項6において,
前記タスク分配手段は,前記ソースプログラム内の共通の変数を有する複数のタスクが異なるプロセッサに分配された場合に,警告を出力することを特徴とするタスク分配装置。 - 請求項6において,
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記複数のプロセッサに分離された複数の分配ソースプログラムを生成することを特徴とするタスク分配装置。 - 請求項6において,
前記タスク分配手段は,前記分配ソースプログラムへの変換に際して,前記ソースプログラムの複数のタスクそれぞれに対して,前記分配されたプロセッサを条件とする条件文を追加して前記分配ソースプログラムを出力することを特徴とするタスク分配装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005325521A JP5119590B2 (ja) | 2005-11-10 | 2005-11-10 | マルチプロセッサを有するプロセッサ装置用のタスク分配プログラム及びタスク分配装置 |
US11/376,126 US7861240B2 (en) | 2005-11-10 | 2006-03-16 | Task distribution program and task distribution device for a processor device having multiprocessors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005325521A JP5119590B2 (ja) | 2005-11-10 | 2005-11-10 | マルチプロセッサを有するプロセッサ装置用のタスク分配プログラム及びタスク分配装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007133620A true JP2007133620A (ja) | 2007-05-31 |
JP5119590B2 JP5119590B2 (ja) | 2013-01-16 |
Family
ID=38155232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005325521A Active JP5119590B2 (ja) | 2005-11-10 | 2005-11-10 | マルチプロセッサを有するプロセッサ装置用のタスク分配プログラム及びタスク分配装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7861240B2 (ja) |
JP (1) | JP5119590B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134055A (ja) * | 2009-12-24 | 2011-07-07 | Fujitsu Semiconductor Ltd | プログラム開発支援装置及びプログラム開発支援方法 |
JP2012530995A (ja) * | 2009-06-26 | 2012-12-06 | コードプレイ、ソフトウェア、リミテッド | 処理方法 |
JP2016143377A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社デンソー | 並列化コンパイル方法、並列化コンパイラ、及び、電子装置 |
JP2016143378A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社デンソー | 並列化コンパイル方法、並列化コンパイラ、及び、電子装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9110692B2 (en) * | 2001-03-22 | 2015-08-18 | Frederick Master | Method and apparatus for a compiler and related components for stream-based computations for a general-purpose, multiple-core system |
CN101373434B (zh) * | 2007-08-22 | 2012-01-25 | 国际商业机器公司 | 在多处理器系统中快速加载和运行程序映像的方法和系统 |
US8281294B1 (en) * | 2007-11-12 | 2012-10-02 | Nvidia Corporation | System and method for representing and managing a multi-architecture co-processor application program |
US8276132B1 (en) * | 2007-11-12 | 2012-09-25 | Nvidia Corporation | System and method for representing and managing a multi-architecture co-processor application program |
CN102929214A (zh) * | 2011-08-11 | 2013-02-13 | 西门子公司 | 一种嵌入式多处理单元并行处理系统及其运行方法 |
US9047196B2 (en) * | 2012-06-19 | 2015-06-02 | Concurix Corporation | Usage aware NUMA process scheduling |
US9575813B2 (en) | 2012-07-17 | 2017-02-21 | Microsoft Technology Licensing, Llc | Pattern matching process scheduler with upstream optimization |
US11412041B2 (en) | 2018-06-25 | 2022-08-09 | International Business Machines Corporation | Automatic intervention of global coordinator |
RU2738730C1 (ru) * | 2019-12-09 | 2020-12-16 | Федеральное государственное казённое военное образовательное учреждение высшего образования "Военная академия воздушно-космической обороны имени Маршала Советского Союза Г.К. Жукова" Министерства обороны Российской Федерации | Способ обеспечения отказоустойчивого функционирования перспективного комплекса средств автоматизации командных пунктов военного назначения и устройство, его реализующее |
CN114579183B (zh) * | 2022-04-29 | 2022-10-18 | 之江实验室 | 一种用于分布式计算的作业分解处理方法 |
US11907693B2 (en) | 2022-04-29 | 2024-02-20 | Zhejiang Lab | Job decomposition processing method for distributed computing |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194032A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | 並列コンパイル方法 |
JPH0380337A (ja) * | 1989-04-28 | 1991-04-05 | Hitachi Ltd | 並列化装置 |
JPH03119428A (ja) * | 1989-10-03 | 1991-05-21 | Nec Corp | 並列化手続き実行方式 |
JPH04364537A (ja) * | 1991-06-12 | 1992-12-16 | Hitachi Ltd | 並列処理用プログラム最適化方法、装置およびコンパイラ |
JPH064497A (ja) * | 1992-06-17 | 1994-01-14 | Seiko Epson Corp | マルチプロセッサ処理装置 |
JPH06175857A (ja) * | 1992-12-03 | 1994-06-24 | Fujitsu Ltd | プログラム生成処理装置 |
JPH07114516A (ja) * | 1993-07-06 | 1995-05-02 | Hitachi Ltd | プログラム並列化方法 |
JPH09204299A (ja) * | 1996-01-24 | 1997-08-05 | Hitachi Ltd | プログラム開発装置 |
JP2000048000A (ja) * | 1998-07-29 | 2000-02-18 | Nec Corp | 並列実行方法及びプログラムを記録した機械読み取り可能な記録媒体 |
JP2001167060A (ja) * | 1999-12-07 | 2001-06-22 | Hitachi Ltd | タスク並列化方法 |
JP2002259134A (ja) * | 2001-03-02 | 2002-09-13 | Internatl Business Mach Corp <Ibm> | ポストリンク・コードの最適化方法及び装置 |
JP2004185271A (ja) * | 2002-12-03 | 2004-07-02 | Fujitsu Ltd | プログラム分割方法とそれを実施するプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004094301A (ja) | 2002-08-29 | 2004-03-25 | Fuji Xerox Co Ltd | 処理装置に組み込まれているソフトウェアの更新方法、更新制御装置、および更新装置 |
JP2004171234A (ja) | 2002-11-19 | 2004-06-17 | Toshiba Corp | マルチプロセッサシステムにおけるタスク割り付け方法、タスク割り付けプログラム及びマルチプロセッサシステム |
JP2004252508A (ja) * | 2003-02-18 | 2004-09-09 | Nec Corp | 単一プロセッサ用ソフトウェアプログラムをマルチプロセッサ用ソフトウェアプログラムに変換する方法 |
JP2004334537A (ja) | 2003-05-07 | 2004-11-25 | Sony Corp | プログラム処理システム及びプログラム処理方法、並びにコンピュータ・プログラム |
-
2005
- 2005-11-10 JP JP2005325521A patent/JP5119590B2/ja active Active
-
2006
- 2006-03-16 US US11/376,126 patent/US7861240B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194032A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | 並列コンパイル方法 |
JPH0380337A (ja) * | 1989-04-28 | 1991-04-05 | Hitachi Ltd | 並列化装置 |
JPH03119428A (ja) * | 1989-10-03 | 1991-05-21 | Nec Corp | 並列化手続き実行方式 |
JPH04364537A (ja) * | 1991-06-12 | 1992-12-16 | Hitachi Ltd | 並列処理用プログラム最適化方法、装置およびコンパイラ |
JPH064497A (ja) * | 1992-06-17 | 1994-01-14 | Seiko Epson Corp | マルチプロセッサ処理装置 |
JPH06175857A (ja) * | 1992-12-03 | 1994-06-24 | Fujitsu Ltd | プログラム生成処理装置 |
JPH07114516A (ja) * | 1993-07-06 | 1995-05-02 | Hitachi Ltd | プログラム並列化方法 |
JPH09204299A (ja) * | 1996-01-24 | 1997-08-05 | Hitachi Ltd | プログラム開発装置 |
JP2000048000A (ja) * | 1998-07-29 | 2000-02-18 | Nec Corp | 並列実行方法及びプログラムを記録した機械読み取り可能な記録媒体 |
JP2001167060A (ja) * | 1999-12-07 | 2001-06-22 | Hitachi Ltd | タスク並列化方法 |
JP2002259134A (ja) * | 2001-03-02 | 2002-09-13 | Internatl Business Mach Corp <Ibm> | ポストリンク・コードの最適化方法及び装置 |
JP2004185271A (ja) * | 2002-12-03 | 2004-07-02 | Fujitsu Ltd | プログラム分割方法とそれを実施するプログラム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012530995A (ja) * | 2009-06-26 | 2012-12-06 | コードプレイ、ソフトウェア、リミテッド | 処理方法 |
US9471291B2 (en) | 2009-06-26 | 2016-10-18 | Codeplay Software Limited | Multi-processor code for modification for storage areas |
JP2011134055A (ja) * | 2009-12-24 | 2011-07-07 | Fujitsu Semiconductor Ltd | プログラム開発支援装置及びプログラム開発支援方法 |
JP2016143377A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社デンソー | 並列化コンパイル方法、並列化コンパイラ、及び、電子装置 |
JP2016143378A (ja) * | 2015-02-05 | 2016-08-08 | 株式会社デンソー | 並列化コンパイル方法、並列化コンパイラ、及び、電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US7861240B2 (en) | 2010-12-28 |
JP5119590B2 (ja) | 2013-01-16 |
US20070234313A1 (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5119590B2 (ja) | マルチプロセッサを有するプロセッサ装置用のタスク分配プログラム及びタスク分配装置 | |
US11023285B2 (en) | Acceleration method for FPGA-based distributed stream processing system | |
US8495603B2 (en) | Generating an executable version of an application using a distributed compiler operating on a plurality of compute nodes | |
EP2143001B1 (en) | Master and subordinate operating system kernels for heterogeneous multiprocessor systems | |
US20090172353A1 (en) | System and method for architecture-adaptable automatic parallelization of computing code | |
US20120066668A1 (en) | C/c++ language extensions for general-purpose graphics processing unit | |
JP2016129059A (ja) | グラフに基づく計算の動的ロード | |
US8302082B2 (en) | Methods and apparatus to provide a managed runtime environment in a sequestered partition | |
US8578389B1 (en) | Method and system for merging directed acyclic graphs representing data flow codes | |
KR100694212B1 (ko) | 다중-프로세서 구조에서 데이터 처리 수행성능을증가시키기 위한 분산 운영 시스템 및 그 방법 | |
Lu et al. | Demystifying the memory system of modern datacenter FPGAs for software programmers through microbenchmarking | |
US11301225B2 (en) | Reducing application startup time by generating bytecode from metadata at build time | |
Cong et al. | Heterogeneous datacenters: Options and opportunities | |
US10496433B2 (en) | Modification of context saving functions | |
Costero et al. | Energy efficiency optimization of task-parallel codes on asymmetric architectures | |
US20030126589A1 (en) | Providing parallel computing reduction operations | |
ES2741131T3 (es) | Procedimiento y dispositivo de optimización de ejecución de aplicaciones de software en una arquitectura multiprocesador que comprende varios controladores de entrada/salida y unidades de cálculo secundarias | |
EP2336883B1 (en) | Programming system in multi-core environment, and method and program of the same | |
KR101748210B1 (ko) | 분산 처리 시스템 및 분산 처리 시스템에서의 파일 처리 방법 | |
JP4967555B2 (ja) | マルチプロセッサシステム | |
Hironaka et al. | Implementing VTA, a tensor accelerator on Flow-in-Cloud | |
Luecke | Software Development for Parallel and Multi-Core Processing | |
CN115904344A (zh) | 一种混合编程的方法和相关产品 | |
Igual et al. | Energy efficiency optimization of task-parallel codes on asymmetric architectures | |
JP2003280921A (ja) | 並列性抽出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5119590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |