JP2007129141A - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- JP2007129141A JP2007129141A JP2005322179A JP2005322179A JP2007129141A JP 2007129141 A JP2007129141 A JP 2007129141A JP 2005322179 A JP2005322179 A JP 2005322179A JP 2005322179 A JP2005322179 A JP 2005322179A JP 2007129141 A JP2007129141 A JP 2007129141A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- mtj element
- magnetization
- memory device
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、MTJ(Magnetic Tunneling Junction)素子等の記憶素子を有する半導体記憶装置に関する。 The present invention relates to a semiconductor memory device having a memory element such as an MTJ (Magnetic Tunneling Junction) element.
MRAM(Magnetic Random Access Memory)とは、非特許文献1に記載のような、2つの磁性層(フリー層およびピン層)とこれら2つの磁性層に挟まれたトンネル絶縁層とを備えたMTJ素子を記憶素子とする半導体記憶装置のことを指す。以下、MRAMの構造とその動作について説明する。図32は、ビット線(BL)形成方向沿って切断した、MTJ素子を含むMRAMのメモリセル構造を示す断面図である。
An MRAM (Magnetic Random Access Memory) is an MTJ element including two magnetic layers (free layer and pinned layer) and a tunnel insulating layer sandwiched between these two magnetic layers as described in Non-Patent
同図に示すように、半導体基板1の上層部に選択的に酸化膜等の絶縁物より構成される素子分離領域2が形成される。半導体基板1の表面上に選択的にゲート絶縁膜11が形成される。このゲート絶縁膜11上に導電膜よりなるワード線3が形成される。そして、半導体基板1の表面内において、ワード線3下の半導体基板1の表面(チャネル領域)を挟んでソース・ドレイン領域26,26が形成される。
As shown in the figure, an
ワード線3は、読み出し時のみに電圧印加されるので、「読み出しワード線」とも称される。ワード線3を含む半導体基板1上全面に層間絶縁膜12が形成される。この層間絶縁膜12を貫通してコンタクトホール4が選択的に形成され、このコンタクトホール4内に導電膜を埋め込むことによりコンタクトプラグ15が形成される。
The
そして、層間絶縁膜12上に導電膜によりなるディジット線5が選択的に形成される。このディジット線5は、書き込み時のみに電圧印加されるので、「書き込みワード線」とも称される。ディジット線5を含む半導体基板1(層間絶縁膜12)上の全面に層間絶縁膜13が形成される。この層間絶縁膜13を貫通してコンタクトホール6が選択的に形成され、コンタクトホール6内に導電膜を埋め込むことによりコンタクトプラグ16が形成される。このコンタクトプラグ16はコンタクトプラグ15上に形成されることにより、コンタクトプラグ15と電気的に接続される。
A
層間絶縁膜13上にコンタクトプラグ16と電気的に接続して、導電膜によりなるローカル配線7が選択的に形成される。このローカル配線7上に選択的にMTJ素子8が形成され、ローカル配線7及びMTJ素子8を含む半導体基板1(層間絶縁膜12,13)上の全面に層間絶縁膜14が形成される。MTJ素子8上に層間絶縁膜14を貫通してコンタクトホール9形成され、コンタクトホール9内に導電膜を埋め込むことによりコンタクトプラグ17が形成される。
A
層間絶縁膜14上にコンタクトプラグ17に電気的に接続してビット線10が設けられ、ビット線10上を含む全面に層間絶縁膜25が形成される。
A
図33はMTJ素子の概略構成を示す斜視図である。同図に示すように、最下層の強磁性体薄膜8aと、最上層の強磁性体薄膜8cとの間に極薄膜絶縁体8bが挿入されている。
FIG. 33 is a perspective view showing a schematic configuration of the MTJ element. As shown in the figure, an
強磁性体は磁化を有し、この磁化が外部磁場に応答して、図34に示すようなヒステリシス曲線を示す。強磁性体薄膜に正方向に外部磁場を印加していくと、強磁性体内の磁気モーメントが外部磁場の方向に揃い始め、単位体積当たりの磁気モーメントとして定義される磁化が外部磁場の方向に生じ始める。すべての磁気モーメントが外部磁場の方向に揃ったとき、磁化は外部磁場を大きくしていっても、これ以上は大きくならず、飽和値をとる。この値を飽和磁化と称する。 The ferromagnetic material has magnetization, and this magnetization exhibits a hysteresis curve as shown in FIG. 34 in response to an external magnetic field. When an external magnetic field is applied to the ferromagnetic thin film in the positive direction, the magnetic moment in the ferromagnetic body begins to align with the direction of the external magnetic field, and magnetization defined as the magnetic moment per unit volume occurs in the direction of the external magnetic field. start. When all the magnetic moments are aligned in the direction of the external magnetic field, the magnetization does not increase any more even if the external magnetic field is increased, and takes a saturation value. This value is called saturation magnetization.
反対に外部磁場を“0”に近づけていくと、磁化は“0”とはならず有限値に留まる。これを残留磁化と称する。さらに、外部磁場を負の方向に増大させていったとき、ある外部磁場の値Hsw(-)で、正の方向を向いていた磁化が負の方向に不連続転移する。このときの外部磁場をスウィチング磁場、或いは、反転磁場と称する。外部磁場を負の方向にさらにスウィチング磁場よりも増大していくと、やがて磁化は飽和磁化に達する。この状態から始める逆の経路でも同じことが生じる。つまり、負の方向から外部磁場を“0”に近づけていくと、磁化は“0”とはならず残留磁化に留まる。さらに、外部磁場を正の方向に増大させていったとき、スウィチング磁場(Hsw(+))で、負の方向を向いていた磁化が正の方向に不連続転移する。外部磁場を正の方向にさらにスウィチング磁場よりも増大していくと、やがて磁化は飽和磁化に達する。このようにして、強磁性体薄膜はヒステリシス曲線(ヒステリシスループ)を示す。 Conversely, when the external magnetic field is brought closer to “0”, the magnetization does not become “0” but remains at a finite value. This is called residual magnetization. Further, when the external magnetic field is increased in the negative direction, the magnetization directed in the positive direction discontinuously transitions in the negative direction at a certain external magnetic field value Hsw (−). The external magnetic field at this time is called a switching magnetic field or an inverted magnetic field. When the external magnetic field is increased further in the negative direction than the switching magnetic field, the magnetization eventually reaches saturation magnetization. The same thing happens with the reverse path starting from this state. That is, when the external magnetic field is brought closer to “0” from the negative direction, the magnetization does not become “0” but remains in the residual magnetization. Further, when the external magnetic field is increased in the positive direction, the magnetization directed in the negative direction is discontinuously transferred in the positive direction by the switching magnetic field (Hsw (+)). When the external magnetic field is increased further in the positive direction than the switching magnetic field, the magnetization eventually reaches saturation magnetization. In this way, the ferromagnetic thin film exhibits a hysteresis curve (hysteresis loop).
MRAMは、ヒステリシス曲線に現れる2つの向きの正反対の磁化状態を情報として蓄える不揮発性RAMである。図33に戻って、その情報蓄積原理を述べる。強磁性体薄膜8aのスウィチング磁場(Hsw,pin)を強磁性体薄膜8cのスウィチング磁場(Hsw,free)よりもかなり大きくなるように強磁性体薄膜材料と構造とを選択する。このとき、外部磁場をHsw,freeとHsw,pinとの間の値Hextに設定する。すると、強磁性体薄膜8aの磁化は、外部磁場がスウィチング磁場よりも小さいので、外部磁場を印加してもその向きが反転することはない。このため、強磁性体薄膜8aはピン(Pin)層と称される。また、強磁性体薄膜8cの磁化は、外部磁場がスウィチング磁場よりも大きいので、外部磁場を印加するとその向きが反転する。このため、強磁性体薄膜8cはフリー(Free)層と称される。このように、強磁性体薄膜8a,8cのスウィチング磁場と外部磁場とを設定することにより、外部磁場がない場合にMTJ素子は2つの状態をとりうる。つまり、強磁性体薄膜8a,8cの(残留)磁化が平行状態にあるか、反平行状態にあるか、の2つの異なる状態をMTJ素子の蓄積情報とすることができる。
The MRAM is a nonvolatile RAM that stores, as information, magnetization states that are opposite to each other in two directions appearing in a hysteresis curve. Returning to FIG. 33, the principle of information storage will be described. The ferromagnetic thin film material and structure are selected so that the switching magnetic field (Hsw, pin) of the ferromagnetic
次に、図33を参照して、MTJ素子の蓄積情報読み出し原理について記述する。蓄積情報読み出しには、強磁性体薄膜8a,8c間を極薄膜絶縁体8bを介して流れるトンネル電流をセンスすることにより行われる。強磁性体薄膜8a,8cの磁化が平行状態では、反平行状態よりも電気抵抗が低く、従って、強磁性体薄膜8a,8c間に同一電圧を印加した場合、より大きな電流が流れることになる。この2つの異なる電流値をモニターすることで、蓄積情報をセンスすることができる。
Next, the principle of reading stored information of the MTJ element will be described with reference to FIG. The stored information is read out by sensing a tunnel current flowing between the ferromagnetic
図35〜図38は、強磁性体薄膜8a,8cの磁化が平行状態、反平行状態における電流差についての模式図である。図35及び図37が磁化平行状態のMTJ素子及びその状態を示し、図36及び図38が磁化反平行状態のMTJ素子及びその状態を示している。
FIG. 35 to FIG. 38 are schematic diagrams of current differences in the case where the magnetizations of the ferromagnetic
強磁性体内部には、スピンを有する電子が図37及び図38に示すような状態で分布している。基本的な考え方は、磁化の向きにスピンが向く方が、全体のエネルギーが低くなりエネルギー的に安定である、ということである。ピン層の磁化方向をスピンup(↑)、その反対方向をスピンdown(↓)とすると、磁化平行状態では、ピン層もフリー層もスピンup(↑)の電子数(Npu,Nfu)の方が、スピンdown(↓)の電子数(Npd,Nfd)よりも大きい。 Inside the ferromagnetic body, electrons having spin are distributed in a state as shown in FIGS. The basic idea is that when the spin is oriented in the direction of magnetization, the overall energy becomes lower and the energy is more stable. If the magnetization direction of the pinned layer is spin up (↑) and the opposite direction is spin down (↓), in the parallel magnetization state, both the pinned layer and the free layer have the number of electrons of spin up (↑) (Npu, Nfu) Is larger than the number of electrons (Npd, Nfd) of spin down (↓).
また、磁化反平行状態では、ピン層ではスピンup(↑)の電子数(Npu)の方がスピンdown(↓)の電子数(Npd)よりも大きいが、フリー層ではスピンup(↑)の電子数(Nfu)の方がスピンdown(↓)の電子数(Nfd)よりも小さい。電子は、ピン層からフリー層にスピンの向きを保存して極薄膜絶縁体8bをトンネリングするため、電流は、ピン層でのスピンup(↑)の電子数(Npu)とフリー層でのスピンup(↑)の電子数(Nfu)との積、及び、ピン層でのスピンdown(↓)の電子数(Npd)とフリー層でのスピンdown(↓)の電子数(Nfd)との積との和に比例する。従って、MTJ素子8を流れる電流はスピン平行状態の方が、反平行状態よりも大きくなる。
In the anti-magnetization state, the number of electrons (Npu) of spin up (↑) is larger than the number of electrons (Npd) of spin down (↓) in the pinned layer. The number of electrons (Nfu) is smaller than the number of electrons (Nfd) of spin down (↓). Electrons maintain the spin direction from the pinned layer to the free layer and tunnel the
図39は従来構造のMRAMの等価回路を示す回路図である。同図に示すように、MTJ素子MTJ0(MTJ素子8)の一端がビット線BL(ビット線10)に接続され、他端はMOSトランジスタQ1(ワード線3、ソース・ドレイン領域26,26より構成)のドレインに接続され、MOSトランジスタQ1のソースにソース電圧Vsが付与される。そして、MTJ素子MTJ0の近傍にディジット線DL(ディジット線5)が配置される。
FIG. 39 is a circuit diagram showing an equivalent circuit of a conventional MRAM. As shown in the figure, one end of the MTJ element MTJ0 (MTJ element 8) is connected to the bit line BL (bit line 10), and the other end is composed of a MOS transistor Q1 (
このような構成において、読み出し時にビット線BLに所定の電位を付与し、ディジット線DLをフローティング状態にし、ワード線WLを活性状態にしてMOSトランジスタQ1はオンさせ、MTJ素子MTJ0を介してビット線BL,ソース電圧Vs間に流れる電流をセンスすることにより、MTJ素子MTJ0の抵抗値を認識することができる。 In such a configuration, a predetermined potential is applied to the bit line BL during reading, the digit line DL is brought into a floating state, the word line WL is activated, the MOS transistor Q1 is turned on, and the bit line is connected via the MTJ element MTJ0. By sensing the current flowing between BL and the source voltage Vs, the resistance value of the MTJ element MTJ0 can be recognized.
以上が従来のMRAMの基本的性質である。また、上述したMTJ素子8に相当する強磁性トンネル接合素子を備えたメモリエレメントを有し、多値情報の記憶を可能にした記憶装置として、例えば、特許文献1に開示された記憶装置が挙げられる。
The above is the basic property of the conventional MRAM. Further, as a storage device having a memory element including a ferromagnetic tunnel junction element corresponding to the
不揮発性メモリは、微細化の困難さと記憶情報の大容量の要求とから、多値化(たとえば、4値化)が主流となりつつある。しかし、上記のように、MRAMでは、強磁性体の特性から、メモリ記憶ノードであるMTJが磁化平行、反平行の2状態しかとれないため、集積度を損ねることなく多値情報を記憶する構造を得ることが困難であるという問題点があった。なお、集積度悪化の問題点は特許文献1に開示された記憶装置においても解決されていない。
Non-volatile memories are becoming multi-valued (for example, quaternary) due to difficulty in miniaturization and demand for large capacity of stored information. However, as described above, in the MRAM, the MTJ that is a memory storage node can take only two states of parallel and anti-parallel magnetization due to the characteristics of the ferromagnetic material, and therefore, a structure that stores multi-value information without impairing the degree of integration. There was a problem that it was difficult to obtain. The problem of deterioration in the degree of integration has not been solved even in the storage device disclosed in
この発明は上記問題点を解決するためになされたもので、MTJ素子相当の記憶素子を有する半導体記憶装置において集積度を損ねることなく多値記憶可能にすることを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to enable multi-value storage in a semiconductor storage device having a storage element equivalent to an MTJ element without losing the degree of integration.
この発明に係る請求項1記載の半導体記憶装置は、所定の形成高さに配置され、第1の方向に延びて形成される第1ビット線と、前記第1ビット線と異なる形成高さに配置され、前記第1の方向と異なる第2の方向に延びて形成されるディジット線と、前記第1ビット線を基準として前記ディジット線と反対方向の形成高さに配置され、前記第2の方向に延びて形成される第2ビット線と、前記第1ビット線,前記ディジット線間の形成高さに配置され、一端が前記第1ビット線に電気的に接続され、前記ディジット線とは電気的に独立して設けられる第1の記憶素子と、前記第1の記憶素子の他端に電気的に接続されるビット線選択部と、前記第1ビット線,前記第2ビット線間の形成高さに配置され、一端が前記第2ビット線に電気的に接続され、他端が前記第1ビット線と電気的に接続される第2の記憶素子とを備え、前記第1ビット線、前記第2ビット線及び前記ディジット線それぞれへの電流供給によって、前記第1及び第2の記憶素子それぞれの一対の強磁性体間における磁化の平行/反平行状態を設定することにより、前記第1及び第2の記憶素子の合成抵抗値が設定可能である。 According to a first aspect of the present invention, there is provided the semiconductor memory device according to the first aspect, wherein the first bit line is formed at a predetermined formation height and extends in the first direction, and the formation height is different from the first bit line. A digit line formed extending in a second direction different from the first direction, and arranged at a formation height opposite to the digit line with respect to the first bit line, A second bit line formed extending in a direction, and disposed at a formation height between the first bit line and the digit line, one end of which is electrically connected to the first bit line; A first memory element provided electrically independently; a bit line selection unit electrically connected to the other end of the first memory element; and between the first bit line and the second bit line Arranged at the formation height, and one end electrically connected to the second bit line. A second memory element having the other end electrically connected to the first bit line, and by supplying current to each of the first bit line, the second bit line, and the digit line, By setting the parallel / antiparallel state of magnetization between the pair of ferromagnets of each of the first and second memory elements, the combined resistance value of the first and second memory elements can be set.
この発明における請求項1記載の半導体記憶装置は、第1ビット線、第2ビット線及びディジット線への電流供給によって、第1及び第2の記憶素子の磁化の平行/反平行の組合せにより異なる多値(3種類以上)の合成抵抗値を設定することにより、第1及び第2の記憶素子を一単位のメモリセルとして多値記憶を実現することができる。
The semiconductor memory device according to
この際、第1及び第2の記憶素子に対し1本のディジット線を設ける構成で実現することにより、2値記憶の従来構成から集積度を損ねることなく多値記憶の半導体記憶装置を得ることができる。 At this time, by realizing the configuration in which one digit line is provided for the first and second memory elements, a multilevel memory semiconductor memory device can be obtained from the conventional binary memory configuration without losing the degree of integration. Can do.
<実施の形態1>
(構造)
図1はこの発明の実施の形態1であるMTJ素子を有するMRAMのメモリセル構成を示す断面図である。図1は、第1ビット線の形成方向に沿って切断した断面構造を示している。
<
(Construction)
FIG. 1 is a sectional view showing a memory cell configuration of an MRAM having an MTJ element according to the first embodiment of the present invention. FIG. 1 shows a cross-sectional structure cut along the formation direction of the first bit line.
同図に示すように、半導体基板1の上層部に選択的に酸化膜等の絶縁物より構成される素子分離領域2が形成される。半導体基板1の表面上に選択的にゲート絶縁膜11が形成される。このゲート絶縁膜11上に導電膜よりなるワード線3が形成される。そして、半導体基板1の表面内において、ワード線3下の半導体基板1の表面(チャネル領域)を挟んでソース・ドレイン領域26,26が形成される。
As shown in the figure, an
ワード線3を含む半導体基板1上全面に層間絶縁膜12が形成される。この層間絶縁膜12を貫通してコンタクトホール4が選択的に形成され、このコンタクトホール4内に導電膜を埋め込むことによりコンタクトプラグ15が形成される。
そして、層間絶縁膜12上に導電膜によりなるディジット線5が選択的に形成される。ディジット線5を含む半導体基板1(層間絶縁膜12)上の全面に層間絶縁膜13が形成される。この層間絶縁膜13を貫通してコンタクトホール6が選択的に形成され、コンタクトホール6内に導電膜を埋め込むことによりコンタクトプラグ16が形成される。このコンタクトプラグ16はコンタクトプラグ15上に形成されることにより、コンタクトプラグ15と電気的に接続される。
A
層間絶縁膜13上にコンタクトプラグ16と電気的に接続して、導電膜によりなるローカル配線7が選択的に形成される。したがって、これらコンタクトプラグ15,16はソース・ドレイン領域26,26のうちの一つである一方電極領域26dとローカル配線7とを電気的に接続する導電層(第4の導電層)として機能する。また、層間絶縁膜12,13は上記一方電極領域26d上を含む全面に形成される層間絶縁領域(第1の層間絶縁領域)として機能する。
A
このローカル配線7上に選択的に第1の記憶素子であるMTJ素子81が形成され、ローカル配線7及びMTJ素子81を含む半導体基板1(層間絶縁膜12,13)上の全面に層間絶縁膜14が形成される。MTJ素子81上に層間絶縁膜14を貫通してコンタクトホール9形成され、コンタクトホール9内に導電膜を埋め込むことによりコンタクトプラグ17(第1の導電層)が形成される。
An
層間絶縁膜14上にコンタクトプラグ17に電気的に接続して第1ビット線101が設けられ、第1ビット線101上を含む全面に層間絶縁膜18が形成される。したがって、MTJ素子81は、第1ビット線101,ディジット線5間の形成高さに配置される。
A
層間絶縁膜18を貫通してコンタクトホール20を形成し、コンタクトホール20内に導電膜を埋め込むことによりコンタクトプラグ19(第2の導電層)が形成される。このコンタクトプラグ19は第1ビット線101上に形成されることにより、第1ビット線101と電気的に接続される。
A
コンタクトプラグ19上に第2の記憶素子であるMTJ素子82が形成される。なお、MTJ素子81及び82は、図33で示したMTJ素子8と同様に、一対の強磁性体薄膜と、その間に形成される極薄膜絶縁体より構成される。
An
MTJ素子82を含む半導体基板1(層間絶縁膜12〜14,18)上の全面に層間絶縁膜22が形成される。MTJ素子82上に層間絶縁膜22を貫通してコンタクトホール24が形成され、コンタクトホール24内に導電膜を埋め込むことによりコンタクトプラグ23(第3の導電層)が形成される。
コンタクトプラグ23上に第2ビット線102が形成される。したがって、第2ビット線102は第1ビット線101を基準としてディジット線5と反対方向である上方に配置される。また、MTJ素子82は第1ビット線101,第2ビット線102間の形成高さに形成されることになる。
A
第2ビット線102を含む半導体基板1(層間絶縁膜12〜14、18,22)上の全面に層間絶縁膜25が形成される。
An interlayer insulating
第2ビット線102はディジット線5の形成方向と同じ方向に形成され、かつ第1ビット線101の形成方向と直交する方向に形成される。
The
図32で示した従来のMRAMと本実施の形態の多値(4値)MRAMとの配線層比較内容を表1に示す。なお、表1において、WLはワード線(図1,図32のワード線3相当)、DLはディジット線(図1,図32のディジット線5相当)、MTJ1は第1のMTJ素子(図1のMTJ素子81,図32のMTJ素子8相当)、BL1は第1ビット線(図1の第1ビット線101,図32のビット線10相当)、MTJ2は第2のMTJ素子(図1のMTJ素子82相当)、BL2は第2ビット線(図1の第2ビット線102相当)を意味する。
Table 1 shows the wiring layer comparison contents between the conventional MRAM shown in FIG. 32 and the multi-value (4-value) MRAM of the present embodiment. In Table 1, WL is a word line (corresponding to
表1に示すように、実施の形態1のメモリセルでは、第2のMTJ素子及び第2ビット線であるMTJ素子82及び第2ビット線102が、従来構成のメモリセルに対して新たに追加された構成要素となる。しかし、第2ビット線102は、周辺回路部でも配線として用いる層に形成することができる。すなわち、第2ビット線102を周辺回路部の配線と同じマスクを用いてパターニングすることにより、MRAMチップ全体としては、MTJ素子82のみが追加されれば、基本的には従来構成のMRAMから多値(4値)MRAMを設計することができる。
As shown in Table 1, in the memory cell of the first embodiment, the
その結果、プロセス工程の観点からみれば、最善の方法を講じれば一マスク工程追加で済ませることも可能である。また、後に詳述するが、MTJ素子81及びMTJ素子82の容易軸方向も、従来構成のMRAMのビット線形成方向と同じ方向にすることが可能である。磁場を印加しながら、薄膜強磁性体を堆積したり、また、プロセスの最終段で、薄膜強磁性体の磁化を揃え、MTJ素子に蓄積される情報を初期化するため、強い磁場中でアニール処理を行うが、その際、MTJ素子81及びMTJ素子82の容易軸方向が同じ方向の第1ビット線101の形成方向であることは、本質的に必要であり、本実施の形態では、後述するがその要請を満たしている。
As a result, from the viewpoint of process steps, it is possible to add one mask step if the best method is taken. As will be described in detail later, the easy axis directions of the
表2に、本実施の形態MRAMによる4値蓄積情報を示す。表2に示すように、本実施の形態のMRAMにおいて、蓄積情報は、MTJ素子81及びMTJ素子82の直列接続による合成抵抗値R1〜R4で規定される。なお、表2では、MTJ素子81の抵抗値として、磁化反平行状態で(r1,ap)、磁化平行状態で(r1,p)として示しており、同様に、MTJ素子82の抵抗値として磁化反平行状態で(r2,ap)、磁化平行状態で(r2,p)として示している。
Table 2 shows quaternary accumulation information by the MRAM of the present embodiment. As shown in Table 2, in the MRAM according to the present embodiment, the stored information is defined by the combined resistance values R1 to R4 by connecting the
表2において、合成抵抗値R1〜R4のうち、大きいものから順にR1、R2、R3、及びR4としている。すなわち、合成抵抗値R1〜R4は以下の式(1)を満足する関係を有する。 In Table 2, among the combined resistance values R1 to R4, R1, R2, R3, and R4 are set in order from the largest. That is, the combined resistance values R1 to R4 have a relationship satisfying the following expression (1).
なお、MTJ素子81,82において、磁化反平行状態の抵抗値は以下の式(2)で表され、磁化平行状態の抵抗値は以下の式(3)で表される。
In the
なお、式(2),式(3)において、「RA(Resistance Area Products)」はMTJ抵抗値の指標となる規格化された低抵抗値係数を意味し、「MR」は、高抵抗値Rhigh及び低抵抗値Rlowにより以下の式(4)により決定する抵抗比を意味し、SmtrはMTJ素子の平面積を意味し、添え字k=1のとき、MTJ素子81を意味し、k=2のときMTJ素子82を意味する。
In equations (2) and (3), “RA (Resistance Area Products)” means a standardized low resistance coefficient that is an index of MTJ resistance value, and “MR” is a high resistance value Rhigh. And the low resistance value Rlow means a resistance ratio determined by the following equation (4), S mtr means a flat area of the MTJ element, and when the subscript k = 1, it means the
表2で示す定義から、「(r1,ap)>(r1,p)」及び「(r2,ap)>(r2,p)」が成立する。全体のMTJの合成抵抗は、MTJ素子81の抵抗値とMTJ素子82の抵抗値の和で効いてくるので、「(r1,p)+(r2,ap)>(r2,p)+(r1,ap)」を満たせば、「R1>R2>R3>R4」となる。
From the definitions shown in Table 2, “(r1, ap)> (r1, p)” and “(r2, ap)> (r2, p)” are established. The combined resistance of the entire MTJ is effective as the sum of the resistance value of the
すなわち、条件「(r2,ap)−(r2,p)>(r1,ap)−(r1,p)」が成立すれば、式(1)を満足し、4値蓄積情報の記憶が可能となる。式(2)及び式(3)から上記条件式の左右の項は以下の式(5)で表される。 That is, if the condition “(r2, ap) − (r2, p)> (r1, ap) − (r1, p)” is satisfied, the expression (1) is satisfied and the four-value accumulation information can be stored. Become. From the expressions (2) and (3), the left and right terms of the above conditional expression are expressed by the following expression (5).
そして、式(5)を上記条件に当てはめると、以下の式(6)が導き出される。したがって、MTJ素子81,82が式(6)を満足する関係にあれば、式(1)を満足することができ、4値蓄積情報の記憶が可能となる。
Then, when equation (5) is applied to the above condition, the following equation (6) is derived. Therefore, if the
例えば、式(6)を満足させるべく、プロセス的に同じ条件(RA)1= (RA)2、及び、(MR)1=(MR)2でMTJ素子81及び82を形成した場合、MTJ素子82の平面積Smtr,2をMTJ素子81のSmtr,1より小さくすることによって、MTJ素子81及びMTJ素子82を一単位のメモリセルとした4値記憶が可能となる。
For example, when
(書き込み動作)
図2〜図5は実施の形態1のMRAMによる書き込み動作内容を示す説明図である。図2〜図5はそれぞれ図1の構造の上方から見た場合の、MTJ素子81,82の平面構造を模式的に示している。
(Write operation)
2 to 5 are explanatory diagrams showing the contents of the write operation by the MRAM according to the first embodiment. 2 to 5 schematically show the planar structures of the
表3はMTJ素子81及びMTJ素子82によるMTJ抵抗状態(合成抵抗値R1〜R4)の書き込み内容を示している。
Table 3 shows the contents written in the MTJ resistance state (the combined resistance values R1 to R4) by the
図2〜図5において、ディジット線DL(ディジット線5)及びビット線BL2(第2ビット線102)を流れる電流の正方向((+)方向)が上方向(図1において紙面を垂直に突き抜く方向)で規定され、ビット線BL1(第1ビット線101)を流れる電流の正方向が右方向(図1における右方向)で規定される。 2 to 5, the positive direction ((+) direction) of the current flowing through the digit line DL (digit line 5) and the bit line BL2 (second bit line 102) is the upward direction (in FIG. 1, perpendicular to the paper surface). The positive direction of the current flowing through the bit line BL1 (first bit line 101) is defined as the right direction (the right direction in FIG. 1).
図2〜図5に示すように、MTJ素子81,82のピン(Pin)層の磁化方向は図中左方向に固定されている。このようにピン層の磁化方向に固定されたMTJ素子81,82に対し、合成抵抗値R1〜R4とする4種類の書き込みを行うことができる。
As shown in FIGS. 2 to 5, the magnetization direction of the pin (Pin) layer of the
なお、図1に示すように、第1ビット線101はMTJ素子81,82間に設けられているため、第1ビット線101の電流により作られる書き込み磁場により受けるMTJ素子81,82のフリー(free)層の磁化のトルクがMTJ素子81とMTJ素子82とで全く正反対となり、両者の磁化は全くの正反対に向けられる。
As shown in FIG. 1, since the
表3及び図2に示すように、合成抵抗値R1の書き込みは、ワード線WLをオフ状態(OFF)、ディジット線DL及びビット線BL1を流れる電流方向を正方向に設定し、ビット線BL2を流れる電流方向を負方向((−)方向)に設定することにより行われる。 As shown in Table 3 and FIG. 2, the combined resistance value R1 is written by setting the word line WL to the off state (OFF), setting the current direction flowing through the digit line DL and the bit line BL1 to the positive direction, and setting the bit line BL2 to the positive direction. This is done by setting the direction of the flowing current to the negative direction ((−) direction).
図2に示すように、上記合成抵抗値R1の書き込み設定により、MTJ素子81では、ディジット線DLを流れる電流(DL電流)による書き込み磁場Hdlは図中右向きになり、ビット線BL1を流れる電流(BL1電流)による書き込み磁場Hbl1は図中上向きになる。その結果、MTJ素子81のフリー層の磁化は、右向きと上向きとの間にあり、電流が印加されない保持時には、ビット線BL1(第1ビット線101)の形成方向(BL1方向;正、負方向に関係無し)に容易軸があるため、磁化は右方向に落ち着く。なお、容易軸については後に詳述する。
As shown in FIG. 2, with the write setting of the combined resistance value R1, in the
一方、MTJ素子82では、BL1電流による書き込み磁場Hbl1は図中下向きになり、ビット線BL2を流れる電流(BL2電流)による書き込み磁場Hbl2は図中右方向になる。その結果、MTJ素子82のフリー層の磁化は、下向きと右向きとの間にあり、電流が印加されない保持時には、BL1方向(正、負方向に関係無し)に容易軸があるため、磁化は右方向に落ち着く。
On the other hand, in the
したがって、MTJ素子81及びMTJ素子82のフリー層は共にピン層の磁化と反対磁化方向となり、MTJ素子81及びMTJ素子82共に磁化反平行の高抵抗状態((r1,ap)及び(r2,ap))となり、全体で最も抵抗値の高い合成抵抗値R1の蓄積情報を書き込みを行うことができる。
Accordingly, the free layers of the
表3及び図3に示すように、合成抵抗値R2の書き込みは、ワード線WLをオフ状態、ディジット線DL及びビット線BL2を流れる電流方向を負方向に設定し、ビット線BL1を流れる電流方向を正方向に設定することにより行われる。 As shown in Table 3 and FIG. 3, the combined resistance value R2 is written by setting the word line WL to the OFF state, setting the current direction flowing through the digit line DL and the bit line BL2 to the negative direction, and the current direction flowing through the bit line BL1. Is set in the positive direction.
図3に示すように、上記合成抵抗値R2の書き込み設定により、MTJ素子81では、DL電流による書き込み磁場Hdlは図中左向きになり、BL1電流による書き込み磁場Hbl1は図中上向きになる。その結果、MTJ素子81のフリー層の磁化は、左向きと上向きとの間にあり、電流が印加されない保持時には、BL1方向に容易軸があるため、磁化は左方向に落ち着く。
As shown in FIG. 3, in the
一方、MTJ素子82では、BL1電流による書き込み磁場Hbl1は図中下向きになり、BL2電流による書き込み磁場Hbl2は図中右方向になる。その結果、MTJ素子82のフリー層の磁化は、下向きと右向きとの間にあり、電流が印加されない保持時には、BL1方向に容易軸があるため、磁化は右方向に落ち着く。
On the other hand, in the
したがって、MTJ素子81のフリー層はピン層の磁化と同じ磁化方向となり、MTJ素子82のフリー層はピン層の磁化と反対磁化方向となり、MTJ素子81は磁化平行の低抵抗状態((r1,p))となり、MTJ素子82は磁化反平行の高抵抗状態((r2,ap))となり、全体で2番目に抵抗値の高い合成抵抗値R2の蓄積情報を書き込みを行うことができる。
Therefore, the free layer of the
表3及び図4に示すように、合成抵抗値R3の書き込みは、ワード線WLをオフ状態、ディジット線DL、ビット線BL1及びビット線BL2を流れる電流方向を全て正方向に設定することにより行われる。 As shown in Table 3 and FIG. 4, the combined resistance value R3 is written by setting the word line WL to the OFF state and setting the current direction flowing through the digit line DL, the bit line BL1, and the bit line BL2 to all positive directions. Is called.
図4に示すように、上記合成抵抗値R3の書き込み設定により、MTJ素子81では、DL電流による書き込み磁場Hdlは図中右向きになり、BL1電流による書き込み磁場Hbl1は図中上向きになる。その結果、MTJ素子81のフリー層の磁化は、右向きと上向きとの間にあり、電流が印加されない保持時には、BL1方向に容易軸があるため、磁化は右方向に落ち着く。
As shown in FIG. 4, in the
一方、MTJ素子82では、BL1電流による書き込み磁場Hbl1は図中下向きになり、BL2電流による書き込み磁場Hbl2は図中左方向になる。その結果、MTJ素子82のフリー層の磁化は、下向きと左向きとの間にあり、電流が印加されない保持時には、BL1方向に容易軸があるため、磁化は左方向に落ち着く。
On the other hand, in the
したがって、MTJ素子81のフリー層はピン層の磁化と反体磁化方向となり、MTJ素子82のフリー層はピン層の磁化と同じ磁化方向となり、MTJ素子81は磁化反平行の高抵抗状態((r1,ap))となり、MTJ素子82は磁化平行の低抵抗状態((r2,p))となり、全体で3番目に抵抗値の高い合成抵抗値R3の蓄積情報を書き込みを行うことができる。
Therefore, the free layer of the
表3及び図5に示すように、合成抵抗値R4の書き込みは、ワード線WLをオフ状態、ディジット線DLを流れる電流方向を負方向に設定し、ビット線BL1及びビット線BL2を流れる電流方向を正方向に設定することにより行われる。 As shown in Table 3 and FIG. 5, the combined resistance value R4 is written by setting the word line WL to the OFF state, setting the current direction flowing through the digit line DL to the negative direction, and the current direction flowing through the bit line BL1 and the bit line BL2. Is set in the positive direction.
図5に示すように、上記合成抵抗値R4の書き込み設定により、MTJ素子81では、DL電流による書き込み磁場Hdlは図中左向きになり、BL1電流による書き込み磁場Hbl1は図中上向きになる。その結果、MTJ素子81のフリー層の磁化は、左向きと上向きとの間にあり、電流が印加されない保持時には、BL1方向に容易軸があるため、磁化は左方向に落ち着く。
As shown in FIG. 5, in the
一方、MTJ素子82では、BL1電流による書き込み磁場Hbl1は図中下向きになり、BL2電流による書き込み磁場Hbl2は図中左方向になる。その結果、MTJ素子82のフリー層の磁化は、下向きと左向きとの間にあり、電流が印加されない保持時には、BL1方向に容易軸があるため、磁化は左方向に落ち着く。
On the other hand, in the
したがって、MTJ素子81及びMTJ素子82のフリー層は共にピン層の磁化と同じ磁化方向となり、MTJ素子81及びMTJ素子82は共に磁化平行の低抵抗状態((r1,p)及び(r2,p))となり、全体で最も抵抗値の低い合成抵抗値R4の蓄積情報を書き込みを行うことができる。
Therefore, the free layers of the
このように、実施の形態1のMRAMは、表3に示すように、DL電流、BL1電流及びBL2電流の方向を設定するという1回の書き込み動作を行うことにより、MTJ素子81及び82の直列接続の合成抵抗値R1〜R4のうちのいずれかの抵抗値を設定することができる。
Thus, as shown in Table 3, the MRAM according to the first embodiment performs a single write operation of setting the directions of the DL current, the BL1 current, and the BL2 current, thereby connecting the
なお、上述した説明では、MTJ素子81,82の容易軸方向、或いは、ピン層の方向が、下層ビット線(BL1)方向であると仮定して説明してきたが、MTJ素子81,82の容易軸方向、あるいはピン層の方向が、ディジット線(DL)方向であるとしても説明する場合の基準方向が下層ビット線方向からディジット線方向に変更されるだけで、基準方向に対する結論は保持される。
In the above description, the
さらに、ディジット線5及びMTJ素子81及び82上における第2ビット線102の形成方向(第2の方向)と第1ビット線101の形成方向(第1の方向)とを直交させることにより、MTJ素子81及び82それぞれの一組の強磁性体薄膜間の磁化の平行/反平行状態の設定を効率よく行うことができる。
Further, by making the formation direction (second direction) of the
(容易軸)
以下、磁性体の容易軸と、形状および材料との関係について述べる。簡単な例として、一軸異方性を有する矩形薄膜強磁性体が、一軸異方性方向に印加されている外部一様磁場の下で磁化反転する場合について説明する。
(Easy axis)
Hereinafter, the relationship between the easy axis of the magnetic material, the shape and the material will be described. As a simple example, a case where a rectangular thin film ferromagnetic material having uniaxial anisotropy undergoes magnetization reversal under an external uniform magnetic field applied in the uniaxial anisotropy direction will be described.
図6は矩形薄膜強磁性体の概略構成を示す説明図である。強磁性体のエネルギーは以下の3成分(E1〜E3)から成る。 FIG. 6 is an explanatory diagram showing a schematic configuration of a rectangular thin film ferromagnetic body. The energy of the ferromagnetic material is composed of the following three components (E 1 to E 3 ).
E1: 強磁性体の一軸異方性エネルギー
E2: 外部一様磁場と強磁性体内磁化との相互作用エネルギー
E3: 強磁性体内磁化により生成される強磁性体表面磁荷に起因した強磁性体内部の電磁エネルギー
エネルギー原理より、これら3成分のエネルギー総和Eは式(7)のように記述され、また、磁化の安定状態は、このエネルギー総和の極小点で決まる。
E 1 : Uniaxial anisotropy energy of ferromagnetic material E 2 : Interaction energy between external uniform magnetic field and magnetization in ferromagnetic material E 3 : Strong due to ferromagnetic surface magnetic charge generated by magnetization in ferromagnetic material Electromagnetic energy inside the magnetic material From the energy principle, the total energy E of these three components is described as in equation (7), and the stable state of magnetization is determined by the minimum point of this total energy.
この原理に従い、一軸異方性を有する矩形薄膜強磁性体が、外部一様磁場の下で磁化反転についての説明を具体的表式を用いて行う。ここで、図6に示すように、矩形薄膜強磁性体80の中心を原点とし、強磁性体の一軸異方性方向(あるいは、印加される外部一様磁場の方向)をz軸(z-axis)、z軸に垂直で矩形薄膜強磁性体80内にあるようにy軸(y-axis)をとり、さらに、カーテシアン座標系が右手系となるように、矩形薄膜強磁性体80の薄膜方向に垂直にx軸(x-axis)を取る。式(7)におけるエネルギーの3成分(E1〜E3)は次の式(8)〜式(10)によって表される。
In accordance with this principle, the reversal of magnetization in a rectangular thin film ferromagnet having uniaxial anisotropy under an external uniform magnetic field is explained using a specific expression. Here, as shown in FIG. 6, the center of the rectangular
式(8)〜式(10)において、Vは強磁性体の体積を意味し、K1は一軸磁気異方性係数を意味し、θは強磁性体の一軸性方向と一様磁化との成す極角(図6参照)を意味し、Hは外部一様磁場の大きさを意味する。また、内部電磁エネルギーE3の積分表示において、Hdは強磁性体内磁化により生成される強磁性体表面磁荷に起因した反磁界ベクトルであり、体積分は、強磁性体領域で行われる。Mは強磁性体の飽和磁化ベクトルであり、その大きさはMsである。 In the equations (8) to (10), V means the volume of the ferromagnetic material, K 1 means the uniaxial magnetic anisotropy coefficient, and θ is the uniaxial direction of the ferromagnetic material and the uniform magnetization. This means the polar angle formed (see FIG. 6), and H means the magnitude of the external uniform magnetic field. In the integral display of the internal electromagnetic energy E 3 , H d is a demagnetizing field vector due to the ferromagnetic surface magnetic charge generated by the magnetization in the ferromagnetic body, and the volume integral is performed in the ferromagnetic region. M is a saturation magnetization vector of the ferromagnet, and its magnitude is M s .
一般に、Hdは、強磁性体内部で一様ではないが、対象としている強磁性体が薄膜であることから、その中心の値Hdcで近似できる。Mは、矩形薄膜強磁性体80の薄膜面内にあり、大きさが一定値の飽和磁化Msであるので、内部電磁エネルギーE3の被体積分関数は、体積分領域内では積分変数に依らない一定値であり、その結果、体積分の外に定数として出すことができる。さらに、エネルギー原点E0は以下の式(11)によって表される。なお、式(11)において、l は、矩形薄膜強磁性体の一軸方向の長さ(図6参照)、wは、矩形薄膜強磁性体の一軸と垂直な方向の長さ(図6参照)、tは矩形薄膜強磁性体の膜厚(図6参照)を意味する。
In general, H d is not uniform inside the ferromagnetic material, but since the target ferromagnetic material is a thin film, it can be approximated by its center value H dc . Since M is in the thin film plane of the rectangular
また、磁化が一軸性方向に向いている場合の反磁界の大きさを式(12)に示すように設定すると、内部電磁エネルギーE3は次に式(13)で表され、エネルギー総和Eは対の式(14)で表される。 When the magnitude of the demagnetizing field when the magnetization is oriented in the uniaxial direction is set as shown in the equation (12), the internal electromagnetic energy E 3 is expressed by the following equation (13), and the energy sum E is It is represented by the formula (14) of the pair.
ここで、Keffを式(15)のように定義すると、エネルギー総和Eは式(16)となり、エネルギー総和Eのθについての微分は式(17)で表される。なお、θは強磁性体の一軸性方向と一様磁化との成す極角であるので“0”からπまでの値をとりうる。 Here, when K eff is defined as in Expression (15), the energy sum E becomes Expression (16), and the derivative of the energy sum E with respect to θ is expressed by Expression (17). Note that θ is a polar angle formed by the uniaxial direction of the ferromagnetic material and uniform magnetization, and can take a value from “0” to π.
したがって、エネルギー総和Eの微分は、θ=0、θ0、及びπで“0”となり、それらの値をそれぞれ、E(0)、E(θ0)、及びE(π)とすると、E(0)、E(θ0)、E(π)及びcosθ0は次の式(18)〜式(21)で表される。 Therefore, the differential of the energy sum E becomes “0” at θ = 0, θ 0 , and π, and these values are E (0), E (θ 0 ), and E (π), respectively. (0), E (θ 0 ), E (π), and cos θ 0 are expressed by the following equations (18) to (21).
Keff>0の場合、外部一様磁場が印加されていない保持状態では、θ=0、及び、θ=πでエネルギー総和Eは同じ値の極小値をとり、θ=θoで極大値をとる。したがって、保持状態では、磁化は一軸異方性方向のどちらか(z軸の正、及び、負方向のどちらか)を向いているときが安定状態であり、この2つの安定状態が磁化の2つの記憶保持状態に対応している。 When K eff > 0, in the holding state where no external uniform magnetic field is applied, θ = 0 and θ = π, the energy sum E takes the same minimum value, and θ = θo takes the maximum value. . Therefore, in the retained state, the magnetization is in a stable state when it is in one of the uniaxial anisotropy directions (either in the positive or negative z-axis direction). It corresponds to one memory retention state.
図7〜図10は、Keff>0、H>0の場合のエネルギー総和Eの状態を示す説明図である。 7 to 10 are explanatory diagrams showing states of the energy sum E when K eff > 0 and H> 0.
図7に示すように、実際の保持状態がθ=π(z軸の負方向)にあったとする。反転磁場以上のある種の臨界外部一様磁場Hcを式(22)とする。 As shown in FIG. 7, it is assumed that the actual holding state is θ = π (the negative direction of the z axis). A certain critical external uniform magnetic field H c above the reversal magnetic field is expressed by equation (22).
すると、外部一様磁場を正の方向に0<H<Hcの範囲で印加していくと、図8に示すように、θ=0での安定点のエネルギーは小さくなり、θ=πでの安定点のエネルギーは大きくなり、θ=θ0でのエネルギー極大点は、θ=πに近付いていく。そして、図9に示すように、H=Hcで極大点θ=θ0が安定点θ=πと一致し、極大点(正確には、変曲点)になる。すると、図10に示すように、安定点であったθ=πが不安定点になり、磁化は、安定点θ=0へ転移する。これが、磁化の負方向から正方向への反転である。したがって、臨界磁場Hcは、磁化反転磁場である。この状態で、外部磁場をオフしても、磁化はθ=0の状態に留まり、磁化の安定状態になり、記憶保持状態となっている。 Then, when an external uniform magnetic field is applied in the positive direction in the range of 0 <H <H c , as shown in FIG. 8, the energy of the stable point at θ = 0 decreases, and θ = π The energy of the stable point becomes larger, and the energy maximum point at θ = θ 0 approaches θ = π. As shown in FIG. 9, when H = H c , the maximum point θ = θ 0 coincides with the stable point θ = π, and becomes a maximum point (more precisely, an inflection point). Then, as shown in FIG. 10, the stable point θ = π becomes an unstable point, and the magnetization transitions to the stable point θ = 0. This is the reversal of the magnetization from the negative direction to the positive direction. Therefore, the critical magnetic field H c is a magnetization switching magnetic field. In this state, even if the external magnetic field is turned off, the magnetization remains in the state of θ = 0, the magnetization becomes stable, and the memory is held.
図11〜図14は、Keff>0、H<0の場合のエネルギー総和Eの状態を示す説明図である。 FIGS. 11-14 is explanatory drawing which shows the state of the energy sum total E in the case of Keff > 0 and H <0.
図11に示すように、図7の場合とは反対に、実際の保持状態がθ=0 (z軸の正方向)にあったとする。すると、外部一様磁場を負の方向に0>H>−Hcの範囲で印加していくと、図12に示すように、θ=0での安定点のエネルギーは大きくなり、θ=πでの安定点のエネルギーは小さくなり、θ=θ0でのエネルギー極大点は、θ=0に近付いていく。そして、図13に示すように、H=−Hcで極大点θ=θ0が安定点θ=0と一致し、極大点(正確には、変曲点)になる。すると、図14に示すように、安定点であったθ=0が不安定点になり、磁化は、安定点θ=πへ転移する。これが、磁化の正方向から負方向への反転である。したがって、この状態で、外部磁場をオフしても、磁化はθ=πの状態に留まり、磁化の安定状態になり、記憶保持状態となっている。 As shown in FIG. 11, it is assumed that the actual holding state is θ = 0 (the positive direction of the z axis), contrary to the case of FIG. Then, when an external uniform magnetic field is applied in the negative direction in the range of 0>H> −H c , as shown in FIG. 12, the energy of the stable point at θ = 0 increases, and θ = π The energy of the stable point at becomes smaller, and the energy maximum point at θ = θ 0 approaches θ = 0. As shown in FIG. 13, the maximum point θ = θ 0 coincides with the stable point θ = 0 at H = −H c , and becomes a maximum point (more precisely, an inflection point). Then, as shown in FIG. 14, the stable point θ = 0 becomes an unstable point, and the magnetization transitions to the stable point θ = π. This is the reversal of the magnetization from the positive direction to the negative direction. Therefore, even if the external magnetic field is turned off in this state, the magnetization remains in the state of θ = π, the magnetization is in a stable state, and the memory is held.
Keff<0の場合、外部一様磁場が印加されていない保持状態では、θ=0及びθ=πでエネルギー総和Eは同じ値の極大値をとり、θ=θ0で極小値をとる。したがって、保持状態では、磁化は一軸異方性方向と垂直方向(y軸の正、及び、負方向のどちらか)を向いているときが安定状態であり、この2つの安定状態が磁化の2つの記憶保持状態に対応している。 In the case of K eff <0, in a holding state where no external uniform magnetic field is applied, the energy sum E takes the same maximum value at θ = 0 and θ = π, and takes the minimum value at θ = θ 0 . Accordingly, in the retained state, the magnetization is stable when it is oriented in the direction perpendicular to the uniaxial anisotropy direction (either the positive or negative direction of the y-axis). It corresponds to one memory retention state.
図15〜図18は、Keff<0、H>0の場合のエネルギー総和Eの状態を示す説明図である。 15-18 is explanatory drawing which shows the state of the energy sum total E in the case of Keff <0, H> 0.
図15に示すように、保持状態がθ=π/2(y軸の正、及び、負方向のどちらか)にあるが、外部一様磁場を正の方向に0<H<Hcの範囲で印加していくと、図16に示すように、θ=0での極大点のエネルギーは小さくなり、θ=πでの極大点のエネルギーは大きくなり、θ=θ0でのエネルギー安定点は、θ=0に近付いていく。そして、図17に示すように、H=Hcで安定点θ=θ0が極大点θ=0と一致し、極小点(正確には、変曲点)になる。すると、図18に示すように、極大点であったθ=0が安定点になり、磁化は、安定点θ=0へ転移する。しかし、この状態で、外部磁場をオフすると、磁化はθ=0からθ=π/2の状態に戻ってしまい、θ=0の点で磁化の安定状態にはならない。磁化の安定状態は、θ=π/2の状態であり、磁化がy軸の正、及び、負方向のどちらかを向いている場合が、記憶保持状態となっている。 As shown in FIG. 15, the holding state is θ = π / 2 (in either the positive or negative direction of the y-axis), but the external uniform magnetic field is in the range of 0 <H <H c in the positive direction. As shown in FIG. 16, the energy at the maximum point at θ = 0 decreases, the energy at the maximum point at θ = π increases, and the energy stable point at θ = θ 0 becomes as shown in FIG. , Approaches θ = 0. Then, as shown in FIG. 17, when H = Hc , the stable point θ = θ 0 coincides with the maximum point θ = 0 and becomes the minimum point (more precisely, the inflection point). Then, as shown in FIG. 18, the maximum point θ = 0 becomes a stable point, and the magnetization transitions to the stable point θ = 0. However, when the external magnetic field is turned off in this state, the magnetization returns from θ = 0 to θ = π / 2, and the magnetization is not stable at the point θ = 0. The stable state of magnetization is a state of θ = π / 2, and when the magnetization is oriented in either the positive or negative direction of the y-axis, the memory retention state is established.
図19〜図22は、Keff<0、H<0の場合のエネルギー総和Eの状態を示す説明図である。 19-22 is explanatory drawing which shows the state of the energy sum total E in the case of Keff <0, H <0.
図19に示すように、図15の場合とは反対に、外部一様磁場を負の方向に0>H>−Hcの範囲で印加していくと、図20に示すように、θ=0での極大点のエネルギーは大きくなり、θ=πでの極大点のエネルギーは小さくなり、θ=θ0でのエネルギー安定点は、θ=πに近付いていく。そして、図21に示すように、H=−Hcで安定点θ=θ0が極大点θ=πと一致し、極小点(正確には、変曲点)になる。すると、極大点であったθ=πが安定点になり、磁化は、安定点θ=πへ転移する。しかし、この状態で、外部磁場をオフすると、図22に示すように、磁化はθ=πからθ=π/2の状態に戻ってしまい、θ=πの点で磁化の安定状態にはならない。磁化の安定状態は、θ=π/2の状態であり、磁化がy軸の正、及び、負方向のどちらかを向いている場合が、記憶保持状態となっている。 As shown in FIG. 19, contrary to the case of FIG. 15, when an external uniform magnetic field is applied in the negative direction in the range of 0>H> −H c , θ = The energy at the local maximum point at 0 increases, the energy at the local maximum point at θ = π decreases, and the energy stable point at θ = θ 0 approaches θ = π. As shown in FIG. 21, when H = −H c , the stable point θ = θ 0 coincides with the maximum point θ = π, and becomes a minimum point (more precisely, an inflection point). Then, the maximum point θ = π becomes a stable point, and the magnetization transitions to the stable point θ = π. However, when the external magnetic field is turned off in this state, the magnetization returns from θ = π to θ = π / 2 as shown in FIG. 22, and the magnetization is not stable at the point θ = π. . The stable magnetization state is a state of θ = π / 2, and the memory holding state is when the magnetization is oriented in either the positive or negative direction of the y-axis.
以上から、外部一様磁場の方向に関係なく、保持状態では、磁化は、Keff>0の場合は、強磁性体の一軸異方性方向を、また、Keff<0の場合は、強磁性体の一軸異方性方向と垂直方向を向くことが分かる。したがって、強磁性体の容易軸方向は、Keff>0の場合は、強磁性体の一軸異方性方向を、また、Keff<0の場合は、強磁性体の一軸異方性方向と垂直方向であると言える。 From the above, regardless of the direction of the external uniform magnetic field, in the retained state, the magnetization is uniaxially anisotropic in the ferromagnetic material when K eff > 0, and strong when K eff <0. It can be seen that the magnetic material faces in the direction perpendicular to the uniaxial anisotropy direction. Therefore, the easy axis direction of the ferromagnetic material is the uniaxial anisotropic direction of the ferromagnetic material when K eff > 0, and the uniaxial anisotropic direction of the ferromagnetic material when K eff <0. It can be said that the direction is vertical.
Keffの極性が、強磁性体の容易軸方向を決める因子を見てみる。Keffを表す式は、以下の式(23)〜式(25)のように、第一項Keff1と第二項Keff2とに分けることができる。 Let us look at the factor by which the polarity of K eff determines the easy axis direction of the ferromagnetic material. The equation representing K eff can be divided into a first term K eff1 and a second term K eff2 as in the following equations (23) to (25).
式(24)で示す式(23)の第一項(容易軸方向決定第1因子Keff1)は、強磁性体の結晶性を表した材料定数に起因した項であり、式(25)で示す式(23)の第二項(容易軸方向決定第2因子Keff2)は、強磁性体の形状効果(反磁界)を反映した、いわゆる形状磁気異方性に起因した項である。反磁界に基付いた形状磁気異方性は、一般に、大きな効果であるが、それが明確になる場合を考える。つまり、矩形薄膜強磁性体の縦横比(l/w)が“1”より適度に大きいか、小さい場合、Keffは、第二項Keff2でほぼ決まるようになる。したがって、l>wの場合、Keff>0であり、l<wの場合、Keff<0である。つまり、形状磁気異方性効果が支配的である場合、矩形薄膜強磁性体の長辺方向が、強磁性体の容易軸となる。 The first term (first axis determining first factor K eff1 ) of the equation (23) shown in the equation (24) is a term caused by the material constant representing the crystallinity of the ferromagnetic material. The second term (the easy axis direction determination second factor K eff2 ) of the equation (23) shown is a term caused by so-called shape magnetic anisotropy reflecting the shape effect (demagnetizing field) of the ferromagnetic material. The shape magnetic anisotropy based on the demagnetizing field is generally a great effect, but consider the case where it becomes clear. That is, when the aspect ratio (l / w) of the rectangular thin film ferromagnet is appropriately larger or smaller than “1”, K eff is almost determined by the second term K eff2 . Therefore, K eff > 0 for l> w and K eff <0 for l <w. That is, when the shape magnetic anisotropy effect is dominant, the long side direction of the rectangular thin film ferromagnetic material becomes the easy axis of the ferromagnetic material.
次に、矩形薄膜強磁性体の縦横比(l/w)が“1”にほぼ等しくなり、形状磁気異方性効果がなくなりつつある場合を考える。この場合、Keffは、第一項Keff1でほぼ決まってしまう。したがって、この場合、Keff>0である。つまり、強磁性体の材料定数が支配的である場合、容易軸は、一軸異方性方向である。 Next, consider the case where the aspect ratio (l / w) of the rectangular thin film ferromagnet becomes substantially equal to “1” and the shape magnetic anisotropy effect is disappearing. In this case, K eff is almost determined by the first term K eff1 . Therefore, in this case, K eff > 0. That is, when the material constant of the ferromagnetic material is dominant, the easy axis is a uniaxial anisotropy direction.
まとめると、強磁性体の材料定数に起因する効果は、容易軸を一軸異方性方向にするよう作用し、形状磁気異方性に起因する効果は、容易軸を矩形薄膜強磁性体の長辺方向にするよう作用する。そして、実際のデバイスでは、容易軸は、これら2つの効果のどちらか一方が支配的であるように、MTJ(MTJ素子81,82)が作製される。
In summary, the effect caused by the material constant of the ferromagnet acts to make the easy axis in the uniaxial anisotropy direction, and the effect caused by the shape magnetic anisotropy becomes the length of the rectangular thin film ferromagnet. Acts in the side direction. In an actual device, the MTJ (
以上の例では、煩雑な式を避け、物理的イメージを重要視するために、図6で示した矩形薄膜強磁性体80を例にとって説明した。しかし、一般には、形状磁気異方性の効果を利用するときは、楕円形状のMTJが適用され、強磁性体の材料定数の効果を利用するときには、円形状MTJが適用される。
In the above example, the rectangular thin film
プロセス的には、薄膜強磁性体の長軸と短軸との比を調節することにより、所望の磁化反転磁界を得ることができる。つまり、半導体プロセスの加工技術によりMTJを作製することができるので、形状磁気異方性の効果を利用したMTJが作製しやすい。したがって、まず、この方向で、プロセス開発されるのが一般的である。しかしながら、長軸と短軸とが異なる薄膜強磁性体では、セルサイズが大きくなるので、デバイスをスケーリングしていくに従い、長軸と短軸とを揃えた薄膜強磁性体でMTJを作製する必要が出てくる。このときは、薄膜強磁性体の長軸と短軸を調整して(形状磁気異方性を利用して)、所望の磁化反転磁界を得ることができず、強磁性体の材料定数を調整する必要がある。このため、デバイスをスケーリングと伴に、材料定数を調整するため材料開発が必要となる。 In terms of process, a desired magnetization reversal magnetic field can be obtained by adjusting the ratio between the major axis and the minor axis of the thin film ferromagnet. That is, since the MTJ can be produced by a semiconductor process processing technique, it is easy to produce an MTJ using the effect of shape magnetic anisotropy. Therefore, the process is generally first developed in this direction. However, since the cell size increases in thin film ferromagnets with different major and minor axes, it is necessary to make an MTJ with a thin film ferromagnet with the major and minor axes aligned as the device is scaled. Comes out. In this case, the long axis and short axis of the thin film ferromagnet are adjusted (using shape magnetic anisotropy), and the desired magnetization reversal field cannot be obtained, and the material constant of the ferromagnet is adjusted. There is a need to. For this reason, it is necessary to develop materials in order to adjust the material constant as the device is scaled.
最後に、形状磁気異方性のもう少し直感的説明を試みてみる。以前は、磁化が一軸異方性方向に向いている場合の反磁界Hdlの表式を与えたが、一般には、磁化が任意の方向を向いている場合の反磁界を求めることができる。それを、Hd(θ)とすると、磁化が一軸異方性方向の垂直方向に向いている場合の反磁界Hdwも用いて、以下の式(26)〜式(28)で表される。 Finally, let's try a more intuitive explanation of shape magnetic anisotropy. Previously, the expression of the demagnetizing field H dl when the magnetization is oriented in the uniaxial anisotropy direction is given, but in general, the demagnetizing field when the magnetization is oriented in an arbitrary direction can be obtained. Assuming that it is H d (θ), it is expressed by the following equations (26) to (28) using the demagnetizing field H dw when the magnetization is oriented in the direction perpendicular to the uniaxial anisotropic direction. .
反磁界とは、強磁性体内部の磁化によりその表面に形成された磁荷により生成され、磁化の向きと反対向きの誘起磁場である。したがって、その作用は、磁化の向きを反対方向にしようとするものである。 The demagnetizing field is an induced magnetic field generated by a magnetic charge formed on the surface of the ferromagnetic material by magnetization and having a direction opposite to the magnetization direction. Therefore, the action is to try to reverse the direction of magnetization.
一軸異方性方向に平行及び垂直なHdlとHdwとを比較した場合、薄膜強磁性体の長辺と短辺との比(l/w)が“1”より大きい場合は、HdwがHdlより大きいので、磁化は反磁界が小さい一軸異方性方向に向こうとする。反対に、薄膜強磁性体の長辺と短辺との比(l/w)が“1”より小さい場合は、HdlがHdwより大きいので、磁化は反磁界が小さい一軸異方性方向の垂直方向に向こうとする。つまり、形状磁気異方性に起因する効果は、容易軸を矩形薄膜強磁性体の長辺方向にするよう作用することになる。 When comparing H dl and H dw parallel and perpendicular to the uniaxial anisotropy direction, if the ratio (l / w) of the long side to the short side of the thin film ferromagnet is larger than “1”, H dw Is larger than H dl , the magnetization tends to go in the direction of uniaxial anisotropy where the demagnetizing field is small. On the contrary, when the ratio (l / w) of the long side to the short side of the thin film ferromagnet is smaller than “1”, since H dl is larger than H dw , the magnetization has a uniaxial anisotropy direction with a small demagnetizing field. Try to go in the vertical direction. That is, the effect caused by the shape magnetic anisotropy acts so that the easy axis is in the long side direction of the rectangular thin film ferromagnet.
以上のように、容易軸が、スピン交換相互作用を現象論的に表した材料定数で記述される一軸異方性で決まる場合と形状磁気異方性とで決まる場合を、事態を単純化して説明した。しかし、以前に述べたように、形状磁気異方性効果は大きいので、現実には、その効果により強磁性体内部のすべての磁化が、すべて容易軸方向に向いてはいない。 As described above, simplifying the situation when the easy axis is determined by the uniaxial anisotropy described by the material constants representing the spin exchange interaction phenomenologically and when it is determined by the shape magnetic anisotropy. explained. However, as described above, since the shape magnetic anisotropy effect is large, in reality, not all the magnetizations inside the ferromagnetic material are oriented in the easy axis direction due to the effect.
図23は楕円形薄膜のMTJ素子81(82)のフリー層の磁化方向を示した説明図である。図24は円形薄膜のMTJ素子81のフリー層の磁化方向を示した説明図である。
FIG. 23 is an explanatory diagram showing the magnetization direction of the free layer of the MTJ element 81 (82) of an elliptical thin film. FIG. 24 is an explanatory view showing the magnetization direction of the free layer of the
図23に示すように、楕円形薄膜強磁性体では、長軸方向に、形状磁気異方性効果により、容易軸が形成され、磁化がその方向に揃う傾向にある。しかし、短軸方向の強磁性体薄膜端では、まさに、その形状磁気異方性の効果により、磁化が、楕円形状に揃う傾向があり、したがって、完全には、磁化は容易軸である長軸方向には揃わない。 As shown in FIG. 23, in the elliptical thin film ferromagnet, an easy axis is formed in the major axis direction due to the shape magnetic anisotropy effect, and the magnetization tends to be aligned in that direction. However, at the edge of the ferromagnetic thin film in the short axis direction, the magnetization tends to be aligned in an elliptical shape due to the effect of the shape magnetic anisotropy. It does not align in the direction.
図24に示すように、円形薄膜強磁性体では、このエッジ効果はもっと著しく現れてくる。円形薄膜強磁性体では、形状磁気異方性はなくなると矩形磁性体という簡単な例で示したが、この記述は、平均的に見て解釈した場合である。実際には、円形薄膜強磁性体では、上記のエッジ効果が楕円形薄膜強磁性体よりも大きく、磁化は、平均としては、一軸異方性方向を向いているが、一軸異方正方向に垂直な方向のエッジ効果により、本来一軸異方性効果で得られる磁化よりも小さな磁化しか得ることができない。 As shown in FIG. 24, this edge effect appears more remarkably in the circular thin film ferromagnet. In the case of a circular thin-film ferromagnet, when a shape magnetic anisotropy disappears, a simple example of a rectangular magnetic body is shown. However, this description is an average interpretation. Actually, in the circular thin film ferromagnet, the above edge effect is larger than that of the elliptical thin film ferromagnet, and the magnetization is, on average, oriented in the uniaxial anisotropic direction, but perpendicular to the uniaxial anisotropic direction. Due to the edge effect in any direction, it is possible to obtain only a smaller magnetization than that originally obtained by the uniaxial anisotropy effect.
この形状磁気異方性に起因したエッジ効果を抑制し、容易軸方向により多くの磁化を向かせるようにした構造が、SAF(Synthetic Anti Ferromagnet)構造である。 An SAF (Synthetic Anti Ferromagnet) structure is a structure in which the edge effect due to the shape magnetic anisotropy is suppressed and more magnetization is directed in the easy axis direction.
図25は反交換結合(反平行結合)を行う複合構造(SAF構造)のMTJ素子を示す説明図である。図26は交換結合(平行結合)を行う複合構造のMTJ素子を示す説明図である。 FIG. 25 is an explanatory diagram showing an MTJ element having a composite structure (SAF structure) that performs anti-exchange coupling (anti-parallel coupling). FIG. 26 is an explanatory diagram showing a composite MTJ element that performs exchange coupling (parallel coupling).
図25に示すように、強磁性体薄膜8a、極薄膜絶縁体8b及び強磁性体薄膜8cからなる構造において、強磁性体薄膜8cのフリー層を、2つの部分強磁性体薄膜8ca,8cbによって金属薄膜8ccを挟んで構成する反交換結合の3層構造で実現したのがSAF構造である。
As shown in FIG. 25, in the structure composed of the ferromagnetic
図25に示すように、部分強磁性体薄膜8ca内の金属薄膜8ccに接している原子層電子と部分強磁性体薄膜8cb内の金属薄膜8ccに接している原子層電子との間にスピン反交換相互作用が作用するように、金属薄膜8ccの膜厚を調整し、金属薄膜8ccに接する部分の部分強磁性体薄膜8ca及び8cbの磁化を反平行になるようにする。スピン反交換結合を形状磁気効果をうち消すだけ強くすれば、元々、部分強磁性体薄膜8ca及び8cb内では、スピン交換結合により、磁化は一軸方向に揃う傾向にあるので、エッジ効果を抑制でき、磁化を一軸異方性方向、あるいは、長軸方向に揃えることができる。しかし、スピン反交換結合を形状磁気効果をうち消すだけ強くなるようにするため、材料開発が必要となる。 As shown in FIG. 25, the spin repulsion occurs between the atomic layer electrons in contact with the metal thin film 8cc in the partial ferromagnetic thin film 8ca and the atomic layer electrons in contact with the metal thin film 8cc in the partial ferromagnetic thin film 8cb. The film thickness of the metal thin film 8cc is adjusted so that the exchange interaction acts, and the magnetizations of the partial ferromagnetic thin films 8ca and 8cb in contact with the metal thin film 8cc are made antiparallel. If the spin anti-exchange coupling is made strong enough to eliminate the shape magnetic effect, the magnetization tends to be aligned in the uniaxial direction due to the spin exchange coupling in the partial ferromagnetic thin films 8ca and 8cb, so that the edge effect can be suppressed. The magnetization can be aligned in the uniaxial anisotropy direction or the major axis direction. However, material development is necessary to make the spin anti-exchange coupling strong enough to eliminate the shape magnetic effect.
ただし、部分強磁性体薄膜8ca及び8cb内の磁化は互いに反対方向を向いている。一方、図26に示すように、金属薄膜8ccの膜厚を調整し、金属薄膜8ccに接する部分の部分強磁性体薄膜8ca及び8cbの磁化を平行としても、エッジ効果を抑制できる。しかし、この複合薄膜の反転磁場は、各強磁性体の向きも考慮した複合薄膜の全磁化に依存しているので、金属薄膜8ccに接する部分の部分強磁性体薄膜8ca及び8cbの磁化を平行にすると、反転磁場が大きくなりすぎて、所望の外部磁場では磁化が反転しなくなる、反平行であれば、各強磁性体の磁化の差分として反転磁場が決まるため、各強磁性体の幾何学的構造や、材料定数により、反転磁場を所望の値に調整することができるので、金属薄膜8ccに接する部分の部分強磁性体薄膜8ca及び8cbの磁化を反平行にする。 However, the magnetizations in the partial ferromagnetic thin films 8ca and 8cb are opposite to each other. On the other hand, as shown in FIG. 26, the edge effect can be suppressed even if the thickness of the metal thin film 8cc is adjusted and the magnetizations of the partial ferromagnetic thin films 8ca and 8cb in contact with the metal thin film 8cc are parallel. However, since the reversal magnetic field of this composite thin film depends on the total magnetization of the composite thin film in consideration of the orientation of each ferromagnetic material, the magnetizations of the partial ferromagnetic thin films 8ca and 8cb at the portion in contact with the metal thin film 8cc are parallel. Then, the reversal field becomes too large, and the magnetization does not reverse with the desired external magnetic field, but if it is antiparallel, the reversal field is determined as the difference in magnetization of each ferromagnet, so the geometry of each ferromagnet Since the reversal magnetic field can be adjusted to a desired value depending on the physical structure and the material constant, the magnetizations of the partial ferromagnetic thin films 8ca and 8cb in contact with the metal thin film 8cc are made antiparallel.
簡単な例として、一軸異方性を有する矩形薄膜複合強磁性体が、一軸異方性方向に印加されている外部一様磁場の下で磁化反転する場合について説明する。 As a simple example, a case will be described in which a rectangular thin film composite ferromagnet having uniaxial anisotropy undergoes magnetization reversal under an external uniform magnetic field applied in the uniaxial anisotropy direction.
この場合、強磁性体のエネルギーは以下の6成分から成る。
1.部分強磁性体薄膜8caの一軸異方性エネルギー
2.部分強磁性体薄膜8cbの一軸異方性エネルギー
3.一様磁場(外部一様磁場と部分強磁性体薄膜8cbの表面磁荷に起因する外部磁場との和)と部分強磁性体薄膜8ca内磁化との相互作用エネルギー
4.一様磁場(外部一様磁場と部分強磁性体薄膜8caの表面磁荷に起因する外部磁場との和)と部分強磁性体薄膜8cb内磁化との相互作用エネルギー
5.部分強磁性体薄膜8ca内磁化により生成される部分強磁性体薄膜8ca表面磁荷に起因した部分強磁性体薄膜8ca内部の電磁エネルギー
6. 部分強磁性体薄膜8cb内磁化により生成される部分強磁性体薄膜8cb表面磁荷に起因した部分強磁性体薄膜8cb内部の電磁エネルギー
したがって、エネルギー原理より、部分強磁性体薄膜8cの振る舞いは、これら6成分のエネルギー総和により記述され、また、磁化の安定状態は、このエネルギー総和の極小点で決まる。
In this case, the energy of the ferromagnetic material is composed of the following six components.
1. 1. Uniaxial anisotropy energy of the partial ferromagnetic
図25に示す反交換結合の複合構造(SAF構造)の場合の表式は、複合構造でない場合の表式に対して、以下の式(29)〜式(31)による置き換えを行えば得ることができる。 The expression in the case of the composite structure (SAF structure) of the anti-exchange bond shown in FIG. 25 can be obtained by replacing the expression in the case of not the composite structure with the following expressions (29) to (31). Can do.
また、図26に示す交換結合の複合構造の場合の表式は、複合構造でない場合の表式に対して、以下の式(32)〜式(34)による置き換えを行えば得ることができる。 In addition, the expression in the case of the composite structure of exchange coupling shown in FIG. 26 can be obtained by replacing the expression in the case of not having the composite structure with the following expressions (32) to (34).
SAF構造の場合の反転磁場は、全磁化が箇々の磁化の差分に依存して決まるが、平行結合の場合の反転磁場は、全磁化が箇々の磁化の和に依存してきまる。これが、反平行結合にする理由であり、このために、各部分強磁性体薄膜の幾何学的構造や、材料定数により、反転磁場を所望の値に調整することができる。 The reversal magnetic field in the case of the SAF structure is determined by the total magnetization depending on the difference between the individual magnetizations, but the reversal magnetic field in the case of parallel coupling is determined by the total magnetization depending on the sum of the individual magnetizations. This is the reason for the antiparallel coupling. For this reason, the reversal magnetic field can be adjusted to a desired value depending on the geometric structure of each partial ferromagnetic thin film and the material constant.
(読み出し動作)
表4は読み出し時における各信号線の印加条件を示している。表4に示すように、ワード線WL(ワード線3)をオン状態にして読み出し可能にし、ディジット線DL(ディジット線5)及びビット線BL1(第1ビット線101)をフローティング状態にして、ビット線BL2(第2ビット線102)を所定電位((+)電位)を付与し、ビット線BL2〜選択トランジスタ(ワード線3とソース・ドレイン領域26,26により構成されるトランジスタ)を介して流れる読み出し電流をセンスして蓄積情報(合成抵抗値R1〜R4のいずれか)を認識することにより読み出し動作が行われる。
(Read operation)
Table 4 shows application conditions of each signal line at the time of reading. As shown in Table 4, the word line WL (word line 3) is turned on to enable reading, the digit line DL (digit line 5) and the bit line BL1 (first bit line 101) are floated, and the bit A predetermined potential ((+) potential) is applied to the line BL2 (second bit line 102), and flows through the bit line BL2 through a selection transistor (a transistor constituted by the
図27は実施の形態1のMRAMの等価回路を示す回路図である。同図に示すように、第2MTJ素子MTJ2(MTJ素子82)の一端がビット線BL2に接続され、他端はビット線BL1に接続される。第1MTJ素子MTJ1(MTJ素子81)の一端はビット線BL1に接続され、他端はビット線選択部として機能するMOSトランジスタQ1(ワード線3(ゲート電極)、ソース・ドレイン領域26より構成)のドレイン(26d)に接続され、MOSトランジスタQ1のソースにソース電圧Vsが付与される。そして、第1MTJ素子MTJ1の近傍にディジット線DL(ディジット線5)が第1MTJ素子MTJ1と電気的に独立して配置される。 FIG. 27 is a circuit diagram showing an equivalent circuit of the MRAM according to the first embodiment. As shown in the drawing, one end of the second MTJ element MTJ2 (MTJ element 82) is connected to the bit line BL2, and the other end is connected to the bit line BL1. One end of the first MTJ element MTJ1 (MTJ element 81) is connected to the bit line BL1, and the other end of the MOS transistor Q1 (consisting of the word line 3 (gate electrode) and the source / drain region 26) functioning as a bit line selection unit. Connected to the drain (26d), the source voltage Vs is applied to the source of the MOS transistor Q1. A digit line DL (digit line 5) is arranged in the vicinity of the first MTJ element MTJ1 and electrically independent of the first MTJ element MTJ1.
このような構成において、読み出し時にビット線BL2に所定の電位を付与し、ビット線BL1及びディジット線DLをフローティング状態にし、ワード線WLを活性状態にしてMOSトランジスタQ1はオンさせ、第2MTJ素子MTJ2、ビット線BL1及び第1MTJ素子MTJ1を介してビット線BL2,ソース電圧Vs間に流れる電流をセンスすることにより、第2MTJ素子MTJ2及び第1MTJ素子MTJ1の直列接続による合成抵抗値R1〜R4を認識することができる。 In such a configuration, a predetermined potential is applied to the bit line BL2 at the time of reading, the bit line BL1 and the digit line DL are brought into a floating state, the word line WL is activated, the MOS transistor Q1 is turned on, and the second MTJ element MTJ2 By sensing the current flowing between the bit line BL2 and the source voltage Vs via the bit line BL1 and the first MTJ element MTJ1, the combined resistance values R1 to R4 due to the serial connection of the second MTJ element MTJ2 and the first MTJ element MTJ1 are recognized. can do.
このように、実施の形態1のMRAMは、表4に示すように、ワード線WL、ディジット線DL、ビット線BL1、及びビット線BL2を電位設定するという1回の読み出し動作を行うことにより、MOSトランジスタQ1を介して得られるセンス電流に基づき、MTJ素子81及び82の直列接続の合成抵抗値R1〜R4のうちのいずれかの抵抗値を認識することができる。
As described above, the MRAM according to the first embodiment performs a single read operation of setting the potentials of the word line WL, the digit line DL, the bit line BL1, and the bit line BL2, as shown in Table 4. Based on the sense current obtained through the MOS transistor Q1, the resistance value of any one of the combined resistance values R1 to R4 of the
(レイアウト構造)
図28は図32で示した従来構造のMRAMのメモリセルの平面構造を示す平面図である。図28におけるA−A断面が図32の構造に相当する。なお、図28,図32間において、図28で示す平面図の方が寸法精度は正確に示されている。
(Layout structure)
FIG. 28 is a plan view showing a planar structure of the memory cell of the conventional MRAM shown in FIG. The AA cross section in FIG. 28 corresponds to the structure of FIG. 28 and 32, the plan view shown in FIG. 28 shows the dimensional accuracy more accurately.
同図に示すように、複数本(図28では3本)のビット線10が図中横方向に形成され、複数本(図28では2本)のディジット線5が図中縦方向、すなわち、ビット線10と直交する方向に形成される。
As shown in the figure, a plurality of (three in FIG. 28)
複数のビット線10において、コンタクトホール4等とMTJ素子8との位置関係がビット線10毎に逆の関係になるように形成されている。そして、平面視して、ローカル配線7の形成領域内に、MTJ素子8、コンタクトホール4,6,9がほぼ収まるように配置される。
In the plurality of
図29は図1で示した実施の形態1のMRAMのメモリセルの平面構造(レイアウト構造)を示す平面図である。図29におけるB−B断面が図1の構造に相当する。なお、図1,図29間において、図29で示す平面図の方が寸法精度は正確に示されている。 FIG. 29 is a plan view showing a planar structure (layout structure) of the memory cell of the MRAM according to the first embodiment shown in FIG. 29 corresponds to the structure shown in FIG. 1 and 29, the plan view shown in FIG. 29 shows the dimensional accuracy more accurately.
同図に示すように、複数本(図29では3本)の第1ビット線101が図中横方向に形成され、複数本(図29では2本)のディジット線5が図中縦方向に形成され、複数本(図29では3本)の第2ビット線102が第1ビット線101上を沿って図中横方向に蛇行しながら形成される。すなわち、第2ビット線102はMTJ素子81(82)形成領域及びその近傍領域上においてのみ図中縦方向に延びるように蛇行して形成される。したがって、MTJ素子81(82)上において、ディジット線5及び第2ビット線102は第1ビット線101と直交する方向に形成される。
As shown in the figure, a plurality (three in FIG. 29) of
複数の第1ビット線101において、コンタクトホール4等とMTJ素子81,82との位置関係が第1ビット線101毎に逆の関係になるように形成されている。そして、平面視して、ローカル配線7の形成領域内に、MTJ素子81,82、コンタクトホール4,6,9等がほぼ収まるように配置される。
In the plurality of
さらに、MTJ素子81(82)上において、第2ビット線102の図中縦方向に延びる部分及びディジット線5は平面視重複して形成され、MTJ素子81及びMTJ素子82は平面視して第2ビット線102及びディジット線5の形成領域内に形成される。
Furthermore, on the MTJ element 81 (82), the portion extending in the vertical direction of the
図28と図29との比較から明らかなように、MTJ素子82、第2ビット線102等を従来構造から追加した実施の形態1は、その平面構造において従来から何ら集積度を損ねることなく実現している。
As is clear from the comparison between FIG. 28 and FIG. 29, the first embodiment in which the
すなわち、実施の形態1のMRAMでは、図29に示すように、MTJ素子81(82)上において、第2ビット線102の図中縦方向に延びる部分及びディジット線5を平面視重複して形成し、MTJ素子81及び82を平面視して第2ビット線102の図中縦方向に延びる部分及びディジット線5の形成領域内に形成することにより、選択用のMOSトランジスタQ1(ワード線3、ソース・ドレイン領域26,26より構成)を含む従来構成から追加された第2ビット線102及びMTJ素子82を設けることによる回路面積の増加を生じさせることがないため、集積度を悪化させることはない。
That is, in the MRAM according to the first embodiment, as shown in FIG. 29, the portion extending in the vertical direction of the
なお、図29で示したレイアウト構造例では、MTJ素子81(82)の容易軸方向、あるいは、ピン層の方向が、ディジット線5の方向である一例を示したが、図2〜図5に示すように、MTJ素子81の容易軸方向を第1ビット線101の方向にすることも勿論可能である。
29 shows an example in which the easy axis direction of the MTJ element 81 (82) or the direction of the pinned layer is the direction of the
<実施の形態2>
(構造)
図30はこの発明の実施の形態2であるMTJ素子を有するMRAMのメモリセル構成を示す断面図である。図30は、第1ビット線の形成方向に沿って切断した断面構造を示している。
<
(Construction)
FIG. 30 is a sectional view showing a memory cell configuration of an MRAM having an MTJ element according to the second embodiment of the present invention. FIG. 30 shows a cross-sectional structure taken along the formation direction of the first bit line.
同図に示すように、半導体基板1から第1ビット線101に至る断面構造は図1で示した実施の形態1と同様であるため説明を省略する。以下、第1ビット線101から層間絶縁膜25に至る断面構造について述べる。
As shown in the figure, the cross-sectional structure from the
第1ビット線101上を含む全面に層間絶縁膜18が形成され、層間絶縁膜18を貫通してコンタクトホール20を形成し、コンタクトホール20内に導電膜を埋め込むことによりコンタクトプラグ19が形成される。このコンタクトプラグ19は第1ビット線101上に形成されることにより、第1ビット線101と電気的に接続される。
An interlayer insulating
層間絶縁膜18上にコンタクトプラグ19と電気的に接続してローカル配線28が形成される。したがって、コンタクトプラグ19は第1ビット線101とローカル配線28とを電気的に接続する導電層(第2の導電層)として機能する。また、層間絶縁膜18は第1ビット線101上を含む全面に形成される層間絶縁領域(第2の層間絶縁領域)として機能する。
A
そして、ローカル配線28上に選択的にMTJ素子83が形成される。なお、MTJ素子83は、図33で示したMTJ素子8と同様に、一対の強磁性体薄膜と、その間に形成される極薄膜絶縁体より構成される。
Then, the
MTJ素子83及びローカル配線28を含む半導体基板1(層間絶縁膜12〜14,18)上の全面に層間絶縁膜22が形成される。MTJ素子83上に層間絶縁膜22を貫通してコンタクトホール24が形成され、コンタクトホール24内に導電膜を埋め込むことによりコンタクトプラグ23が形成される。
An interlayer insulating
コンタクトプラグ23上に第2ビット線102が形成される。第2ビット線102を含む半導体基板1(層間絶縁膜12〜14、18,22)上の全面に層間絶縁膜25が形成される。第2ビット線102はMTJ素子83上においてディジット線5の形成方向と同じ方向に形成される部分を有する。したがって、第2ビット線102は、MTJ素子83上において第1ビット線101の形成方向と直交して形成される部分を有する。
A
(レイアウト構造)
図31は図30で示した実施の形態2のMRAMのメモリセルの平面構造を示す平面図である。図31におけるC−C断面が図30の構造に相当する。なお、図30,図31間において、図31で示す平面図の方が寸法精度は正確に示されている。
(Layout structure)
FIG. 31 is a plan view showing a planar structure of the memory cell of the MRAM according to the second embodiment shown in FIG. The CC cross section in FIG. 31 corresponds to the structure of FIG. 30 and 31, the plan view shown in FIG. 31 shows the dimensional accuracy more accurately.
同図に示すように、複数本(図31では3本)の第1ビット線101が図中横方向に形成され、複数本(図31では2本)のディジット線5が図中縦方向に形成され、複数本(図31では3本)の第2ビット線102が、第1ビット線101上を蛇行しながら図中横方向に形成される。すなわち、第2ビット線102はMTJ素子83の形成領域においてのみ図中縦方向に延びるように蛇行して形成される。したがって、MTJ素子83上において、第2ビット線102は第1ビット線101と直交する方向に形成され、MTJ素子81上において、ディジット線5と第1ビット線101とは直交する方向に形成される。
As shown in the figure, a plurality (three in FIG. 31) of
複数の第1ビット線101において、MTJ素子81等とMTJ素子83等との位置関係が第1ビット線101毎に逆の関係になるように形成されている。そして、平面視してローカル配線7,28の形成領域内に、MTJ素子81,83、コンタクトホール4,6,9等がほぼ収まるように配置される。
The plurality of
さらに、図30及び図31に示すように、ローカル配線7は平面視してMTJ素子81,コンタクトホール4等間に延びて形成され、ローカル配線28は平面視してMTJ素子81,83間に延びて形成される。
Further, as shown in FIGS. 30 and 31, the
加えて、MTJ素子81,83は平面視して距離dを隔てて形成され、MTJ素子81は平面視してディジット線5の形成領域内に形成され、MTJ素子83及びコンタクトホール4,6は平面視して第2ビット線102の図中縦方向に延びる部分の形成領域内に形成される。
In addition, the
図28と図31との比較から明らかなように、MTJ素子83、第2ビット線102等を従来構造から追加した実施の形態2も、実施の形態1と同様、その平面構造において従来から何ら集積度を損ねることなく実現している。
As is clear from the comparison between FIG. 28 and FIG. 31, the second embodiment in which the
すなわち、MTJ素子81を平面視してディジット線5の形成領域内に形成し、MTJ素子83及びコンタクトホール4,6を平面視して第2ビット線102の図中縦方向に延びる部分の形成領域内に形成することにより、選択用のMOSトランジスタQ1(ワード線3、ソース・ドレイン領域26,26より構成)を含む従来構成から第2ビット線102及びMTJ素子83を設けることによる回路面積の増加を生じさせることないため、集積度を悪化させることはない。
That is, the
また、実施の形態2では、実施の形態1と異なり、ローカル配線28上にMTJ素子83を形成し、MTJ素子83の平面位置を、MTJ素子81上ではなくほぼコンタクトホール4上に配置させている。
Further, in the second embodiment, unlike the first embodiment, the
このように、実施の形態2のMRAMでは、実施の形態1のMTJ素子82に相当するMTJ素子83をローカル配線28上に形成している。ローカル配線28は、コンタクトホール20の影響を受けない層間絶縁膜18上に形成されているため、コンタクトホール20の影響を受けるコンタクトプラグ19に比べ、表面の平坦性は優れている。したがって、ローカル配線28上に形成されるMTJ素子83は、コンタクトプラグ19上に直接MTJ素子82を形成する場合に比べ、MTJ素子83を平坦性良く形成することができ、その結果、MTJ素子83の素子特性の向上が期待できる。
As described above, in the MRAM according to the second embodiment, the
すなわち、MTJ素子81及び83は、層間絶縁膜13及び層間絶縁膜18上に形成されたローカル配線7及びローカル配線28上に形成されているため、コンタクトプラグ16及びコンタクトプラグ19上に直接形成する場合に比べ、平坦性良く形成することができる。その結果、実施の形態2のMRAMは、MTJ素子81に加え、MTJ素子83をも平坦性良く形成することができるため、素子特性が良好なMTJ素子81,83を得ることができる効果を奏する。
That is, since the
なお、実施の形態1においても、平坦性を優先する場合には、コンタクトプラグ19をMTJ素子82の下部からずらした位置に形成し、ローカル配線を用いてローカル配線上にMTJ素子82を形成することにより、素子特性を良好とすることができる。
Even in the first embodiment, when priority is given to flatness, the
さらに、実施の形態1ではMTJ素子81,82を同一の平面位置に配置したのに対し、図31に示すように、実施の形態2ではMTJ素子81,83を平面視して距離d隔てて配置することにより、MTJ素子81,83間の距離を、実施の形態1のMTJ素子81,82間よりも長く設定することができる。その結果、MTJ素子81と第2ビット線102との間,MTJ素子83とディジット線5との間の干渉による影響が、実施の形態1のMTJ素子81と第2ビット線102との間,MTJ素子82とディジット線5との間の干渉による影響よりも小さくなるため、MTJ素子と離れた方の配線との間の干渉問題解消効果を実施の形態1以上に発揮することができる。
Furthermore, in the first embodiment, the
なお、図31で示したレイアウト例では、MTJ素子81(83)の容易軸方向、あるいは、ピン層の方向が、ディジット線5の方向である一例を示したが、図2〜図5に示すように、MTJ素子81の容易軸方向を第1ビット線101の方向にすることも勿論可能である。
In the layout example shown in FIG. 31, an example in which the easy axis direction of the MTJ element 81 (83) or the direction of the pinned layer is the direction of the
また、実施の形態2では、ローカル配線28を用いたが、平坦性を若干犠牲にして、実施の形態1と同様に、MTJ素子83の下部プラグを直接第1ビット線101に接続しても良い。これにより、ローカル配線28を形成するマスクの削減によるコスト削減が可能である。
In the second embodiment, the
1 半導体基板、2 素子分離領域、3 ワード線、4,6,9,20,24 コンタクトホール、5 ディジット線、7,28 ローカル配線、11 ゲート絶縁膜、12〜14,18,22,25 層間絶縁膜、15〜17,19,23 コンタクトプラグ、26 ソース・ドレイン領域、81〜83 MTJ素子、101,第1ビット線、102 第2ビット線。
1 semiconductor substrate, 2 element isolation region, 3 word line, 4, 6, 9, 20, 24 contact hole, 5 digit line, 7, 28 local wiring, 11 gate insulating film, 12-14, 18, 22, 25 interlayer Insulating film, 15-17, 19, 23 contact plug, 26 source / drain region, 81-83 MTJ element, 101, first bit line, 102 second bit line.
Claims (9)
前記第1ビット線と異なる形成高さに配置され、前記第1の方向と異なる第2の方向に延びて形成されるディジット線と、
前記第1ビット線を基準として前記ディジット線と反対方向の形成高さに配置され、前記第2の方向に延びる部分を有する第2ビット線と、
前記第1ビット線,前記ディジット線間の形成高さに配置され、一端が前記第1ビット線に電気的に接続され、前記ディジット線とは電気的に独立して設けられる第1の記憶素子と、
前記第1の記憶素子の他端に電気的に接続されるビット線選択部と、
前記第1ビット線,前記第2ビット線間の形成高さに配置され、一端が前記第2ビット線に電気的に接続され、他端が前記第1ビット線と電気的に接続される第2の記憶素子とを備え、
前記第1ビット線、前記第2ビット線及び前記ディジット線それぞれへの電流供給によって、前記第1及び第2の記憶素子それぞれの一対の強磁性体間における磁化の平行/反平行状態を設定することにより、前記第1及び第2の記憶素子の合成抵抗値が設定可能である、
半導体記憶装置。 A first bit line formed at a predetermined formation height and extending in a first direction;
A digit line disposed at a different formation height from the first bit line and extending in a second direction different from the first direction;
A second bit line having a portion extending in the second direction and disposed at a formation height opposite to the digit line with respect to the first bit line;
A first memory element disposed at a formation height between the first bit line and the digit line, one end of which is electrically connected to the first bit line and is electrically independent from the digit line When,
A bit line selector electrically connected to the other end of the first memory element;
The first bit line is disposed at a formation height between the second bit line, one end is electrically connected to the second bit line, and the other end is electrically connected to the first bit line. Two storage elements,
By supplying current to each of the first bit line, the second bit line, and the digit line, a parallel / antiparallel state of magnetization between a pair of ferromagnetic materials of each of the first and second memory elements is set. Thus, a combined resistance value of the first and second memory elements can be set.
Semiconductor memory device.
前記第1及び第2の方向は互いにほぼ直交する、
半導体記憶装置。 The semiconductor memory device according to claim 1,
The first and second directions are substantially orthogonal to each other;
Semiconductor memory device.
前記第1ビット線は前記ディジット線の上方に配置され、前記第2ビット線は前記第1ビット線の上方に配置され、前記第1及び第2の記憶素子は平面視して、前記第1ビット線、前記第2ビット線の前記第2の方向に延びる部分及び前記ディジット線の形成領域内に形成される、
半導体記憶装置。 A semiconductor memory device according to claim 1 or 2,
The first bit line is disposed above the digit line, the second bit line is disposed above the first bit line, and the first and second storage elements are viewed in plan view. A bit line, a portion extending in the second direction of the second bit line, and a digit line forming region;
Semiconductor memory device.
前記第1ビット線は前記ディジット線の上方に配置され、前記第2ビット線は前記第1ビット線の上方に配置され、
前記第2ビット線及び前記ディジット線は平面視して重複することなく形成され、前記第1及び第2の記憶素子は平面視して所定の距離を隔てて形成され、
前記第1の記憶素子は平面視して前記第1ビット線及び前記ディジット線の形成領域内に形成され、
前記第2の記憶素子は平面視して前記第1ビット線及び前記第2ビット線の前記第2の方向に延びる部分の形成領域内に形成される、
半導体記憶装置。 A semiconductor memory device according to claim 1 or 2,
The first bit line is disposed above the digit line; the second bit line is disposed above the first bit line;
The second bit line and the digit line are formed without overlapping in a plan view, and the first and second storage elements are formed at a predetermined distance in a plan view,
The first memory element is formed in a formation region of the first bit line and the digit line in plan view,
The second memory element is formed in a formation region of a portion extending in the second direction of the first bit line and the second bit line in plan view.
Semiconductor memory device.
前記第1の記憶素子は上部に設けられた第1の導電層を介して前記第1ビット線と電気的に接続され、
前記第2の記憶素子は下部に設けられた第2の導電層を介して前記第1ビット線と電気的に接続され、上部に設けられた第3の導電層を介して前記第2ビット線と電気的に接続される、
半導体記憶装置。 A semiconductor memory device according to claim 3 or 4, wherein
The first memory element is electrically connected to the first bit line through a first conductive layer provided on the top,
The second memory element is electrically connected to the first bit line via a second conductive layer provided below, and the second bit line via a third conductive layer provided above. Electrically connected with,
Semiconductor memory device.
前記ビット線選択部は一方電極、他方電極及び制御電極を有する選択用トランジスタを含み、
前記選択用トランジスタの一方電極領域は上部に設けられた第4の導電層及び前記第4の導電層の上部でかつ前記第1の記憶素子の下部に設けられた前記第1のローカル配線を介して前記第1の記憶素子の他端と電気的に接続され、
前記第1のローカル配線は平面視して前記第1の記憶素子,前記第4の導電層間に延びて形成される、
半導体記憶装置。 6. The semiconductor memory device according to claim 5, wherein
The bit line selection unit includes a selection transistor having one electrode, the other electrode, and a control electrode,
One electrode region of the selection transistor is connected to the fourth conductive layer provided above and the first local wiring provided above the fourth conductive layer and below the first memory element. Electrically connected to the other end of the first memory element,
The first local wiring is formed to extend between the first memory element and the fourth conductive layer in plan view.
Semiconductor memory device.
前記第1の記憶素子は上部に設けられた第1の導電層を介して前記第1ビット線と電気的に接続され、
前記第2の記憶素子は第2のローカル配線上に設けられ、前記第2のローカル配線の下部に設けられた第2の導電層及び前記第2のローカル配線を介して前記第1ビット線と電気的に接続され、上部に設けられた第3の導電層を介して前記第2ビット線と電気的に接続される、
半導体記憶装置。 A semiconductor memory device according to claim 3 or 4, wherein
The first memory element is electrically connected to the first bit line through a first conductive layer provided on the top,
The second memory element is provided on a second local wiring, and is connected to the first bit line via the second conductive layer and the second local wiring provided below the second local wiring. Electrically connected and electrically connected to the second bit line via a third conductive layer provided on the upper part,
Semiconductor memory device.
前記ビット線選択部は一方電極、他方電極及び制御電極を有する選択用トランジスタを含み、
前記選択用トランジスタの一方電極領域は上部に設けられた第4の導電層及び前記第4の導電層の上部でかつ前記第1の記憶素子の下部に設けられた前記第1のローカル配線を介して前記第1の記憶素子の他端と電気的に接続され、
前記第1のローカル配線は平面視して前記第1の記憶素子,前記第4の導電層間に延びて形成され、
前記第2のローカル配線は平面視して前記第1,第2の記憶素子間に延びて形成される、
半導体記憶装置。 The semiconductor memory device according to claim 7,
The bit line selection unit includes a selection transistor having one electrode, the other electrode, and a control electrode,
One electrode region of the selection transistor is connected to the fourth conductive layer provided above and the first local wiring provided above the fourth conductive layer and below the first memory element. Electrically connected to the other end of the first memory element,
The first local wiring is formed to extend between the first memory element and the fourth conductive layer in plan view,
The second local wiring is formed to extend between the first and second memory elements in a plan view.
Semiconductor memory device.
前記選択用トランジスタの一方電極領域上を含む全面に形成された第1の層間絶縁領域と、
前記第1ビット線上を含む全面に形成された第2の層間絶縁領域とをさらに備え、
前記第2の導電層は前記第2の層間絶縁領域を貫通して前記第1ビット線上に形成され、
前記第4の導電層は前記第1の層間絶縁領域を貫通して前記選択用トランジスタの一方電極領域上に形成され、
前記第1のローカル配線は前記第1の層間絶縁領域上に前記第4の導電層に電気的に接続するように形成され、
前記第2のローカル配線は前記第2の層間絶縁領域上に前記第2の導電層に電気的に接続するように形成される、
半導体記憶装置。
9. The semiconductor memory device according to claim 8, wherein
A first interlayer insulating region formed on the entire surface including one electrode region of the selection transistor;
A second interlayer insulating region formed on the entire surface including on the first bit line,
The second conductive layer is formed on the first bit line through the second interlayer insulating region,
The fourth conductive layer is formed on one electrode region of the selection transistor through the first interlayer insulating region;
The first local wiring is formed on the first interlayer insulating region so as to be electrically connected to the fourth conductive layer,
The second local wiring is formed on the second interlayer insulating region so as to be electrically connected to the second conductive layer.
Semiconductor memory device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322179A JP2007129141A (en) | 2005-11-07 | 2005-11-07 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322179A JP2007129141A (en) | 2005-11-07 | 2005-11-07 | Semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129141A true JP2007129141A (en) | 2007-05-24 |
Family
ID=38151525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005322179A Pending JP2007129141A (en) | 2005-11-07 | 2005-11-07 | Semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007129141A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733607A (en) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor device and manufacturing method thereof |
-
2005
- 2005-11-07 JP JP2005322179A patent/JP2007129141A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104733607A (en) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor device and manufacturing method thereof |
CN104733607B (en) * | 2013-12-20 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | A kind of semiconductor devices and its manufacture method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103460374B (en) | Magnetic memory | |
US8897061B2 (en) | MTJ cell for an MRAM device and a manufacturing method thereof | |
US20150213867A1 (en) | Multi-level cell designs for high density low power gshe-stt mram | |
JP4566550B2 (en) | Magnetic ram element having reference cell and structure thereof | |
KR100604913B1 (en) | Magnetoresistive RAM having multi-bit cell array configuration | |
US7307874B2 (en) | Methods of operating magnetic random access memory devices including magnets adjacent magnetic tunnel junction structures | |
US7330371B2 (en) | Method and structure for generating offset fields for use in MRAM devices | |
US9799383B2 (en) | Magnetic memory device | |
US20060171197A1 (en) | Magnetoresistive memory element having a stacked structure | |
JP2001357666A (en) | Magnetic random access memory, access method to the same and manufacturing method of magnetic random access memory | |
US20100238718A1 (en) | Semiconductor memory device | |
JP2003218328A (en) | Highly integrated magnetic memory element and driving method therefor | |
US8729648B2 (en) | Magnetic body device and manufacturing method thereof | |
RU2702271C2 (en) | Memory device with change of resistance | |
US8149615B2 (en) | Magnetic random access memory | |
US11171175B2 (en) | Magnetic device and memory device | |
JP2003133533A (en) | Magnetic ram | |
JP2007129141A (en) | Semiconductor memory device | |
WO2019066881A1 (en) | Spin transfer torque memory (sttm) devices with decreased critical current and computing device comprising the same | |
JP2003298145A (en) | Magnetoresistive effect element and magnetic memory device | |
US20090040663A1 (en) | Magnetic memory | |
US20040257869A1 (en) | Cross-point MRAM array with reduced voltage drop across MTJ's | |
US7505306B2 (en) | Magnetic memory device | |
JP5163638B2 (en) | Magnetic body device and magnetic storage device | |
TW201611362A (en) | Magnetic memory element and magnetic memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081003 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081003 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |