JP5163638B2 - Magnetic body device and magnetic storage device - Google Patents

Magnetic body device and magnetic storage device Download PDF

Info

Publication number
JP5163638B2
JP5163638B2 JP2009502475A JP2009502475A JP5163638B2 JP 5163638 B2 JP5163638 B2 JP 5163638B2 JP 2009502475 A JP2009502475 A JP 2009502475A JP 2009502475 A JP2009502475 A JP 2009502475A JP 5163638 B2 JP5163638 B2 JP 5163638B2
Authority
JP
Japan
Prior art keywords
magnetic
film
layer
wiring
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009502475A
Other languages
Japanese (ja)
Other versions
JPWO2008108111A1 (en
Inventor
有光 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009502475A priority Critical patent/JP5163638B2/en
Publication of JPWO2008108111A1 publication Critical patent/JPWO2008108111A1/en
Application granted granted Critical
Publication of JP5163638B2 publication Critical patent/JP5163638B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Laminated Bodies (AREA)

Description

本発明は磁性体装置及び磁気記憶装置に関し、特に導電体に電流を流すことで発生する磁場を利用し、電流非印加時の端部からの漏れ磁場を抑制することが可能な磁性体装置及び磁気記憶装置に関する。この出願は、2007年3月7日に出願された特許出願番号2007−057840号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。   The present invention relates to a magnetic device and a magnetic memory device, and more particularly to a magnetic device capable of suppressing a leakage magnetic field from an end when no current is applied by using a magnetic field generated by passing a current through a conductor. The present invention relates to a magnetic storage device. This application is based on Japanese patent application No. 2007-057840 filed on March 7, 2007, claiming the benefit of priority from that application, the disclosure of that application should be cited Is incorporated here as it is.

磁性体装置として、例えば、磁気抵抗素子を記憶素子として用い、メモリを構成した磁気記憶装置が知られている。   As a magnetic device, for example, a magnetic storage device in which a magnetoresistive element is used as a storage element and a memory is configured is known.

磁気抵抗素子の例として、トンネル絶縁膜を2つの磁性体間に挟んだTMR(Tunneling Magnetroregistance)構造について説明する。図1は、Roy Scheuerlein, et al.,“A 10ns Read and Write Non−Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell”,2000 IEEE International Solid−State Circuits Conference DIGEST OF TECHNICAL PAPERS(p.128)で報告されたTMR素子の例を示す断面図である。このTMR素子は、積層された反強磁性体層201、ピン層202、トンネル絶縁層203及び強磁性体フリー層204を備える。反強磁性体層201は、FeMn(10nm)で形成されている。強磁性体のピン層202は、CoFe(2.4nm)で形成されている。トンネル絶縁層203は、Al2O3で形成されている。強磁性体のフリー層204は、NiFe(5nm)で形成されている。反強磁性体層201とフリー層204には電圧が印加できるよう、導体配線が接続されている。ピン層202の磁化方向は反強磁性体層201によりある方向に固定されている。フリー層204はある方向に磁化しやすいように形成されており、その磁化方向は外部から磁場を印加することにより変化させることができる。フリー層204の膜の水平方向のうち、磁化しやすい方向を容易軸、容易軸に垂直で磁化しにくい方向を困難軸と呼ぶ。フリー層204とピン層202との間に電圧を印加するとトンネル絶縁膜203を通して電流が流れるが、フリー層204とピン層202の磁化方向の関係により抵抗値が変化する。すなわち磁化方向が同じ場合は抵抗が低く、反対向きの場合は抵抗が高くなる。   As an example of the magnetoresistive element, a TMR (Tunneling Magnetoresistance) structure in which a tunnel insulating film is sandwiched between two magnetic bodies will be described. FIG. 1 is a diagram of Roy Scheuerlein, et al. , “A 10 ns Read and Write Non-Volatile Memory Array Usage a Magnetic Tunnel Junction and FET Switch in Search Cell ED. FIG. The TMR element includes an antiferromagnetic layer 201, a pinned layer 202, a tunnel insulating layer 203, and a ferromagnetic free layer 204 that are stacked. The antiferromagnetic material layer 201 is made of FeMn (10 nm). The ferromagnetic pinned layer 202 is made of CoFe (2.4 nm). The tunnel insulating layer 203 is made of Al2O3. The ferromagnetic free layer 204 is made of NiFe (5 nm). Conductor wiring is connected to the antiferromagnetic material layer 201 and the free layer 204 so that a voltage can be applied. The magnetization direction of the pinned layer 202 is fixed in a certain direction by the antiferromagnetic material layer 201. The free layer 204 is formed so as to be easily magnetized in a certain direction, and the magnetization direction can be changed by applying a magnetic field from the outside. Of the horizontal directions of the free layer 204, the direction that is easy to magnetize is called the easy axis, and the direction that is perpendicular to the easy axis and difficult to magnetize is called the hard axis. When a voltage is applied between the free layer 204 and the pinned layer 202, a current flows through the tunnel insulating film 203, but the resistance value changes depending on the relationship between the magnetization directions of the free layer 204 and the pinned layer 202. That is, the resistance is low when the magnetization directions are the same, and the resistance is high when the magnetization directions are opposite.

次に、TMR素子を記憶素子に用いた不揮発性メモリ(磁気記憶装置)について説明する。図2は、M.Durlam,et al.,“Nonvolatile RAM based on Magnetic Tunnel Junction Elements”,2000 IEEE International Solid−State Circuits Conference DIGEST OF TECHNICAL PAPERS(p.130)で報告された不揮発性メモリの例を示す斜視図である。この不揮発性メモリ210は、アレイ状に配置されたTMR素子205の上下に、交差する1対の配線が設置される。上部配線206はTMR素子205のフリー層と接続されている。TMR素子205の反強磁性体層は第3の配線207を介して下層に形成されたトランジスタ208のドレインに接続されている。2つの配線B(B1〜B4のいずれか)、配線D(D1〜D4のいずれか)に電流を流すことで交点近傍に合成磁場を発生させ、電流の方向によりフリー層の磁化方向を設定する。これによりTMR素子205の抵抗値を変化させることができる。データの読み出しは、以下のようにして行う。まず、読み出すTMR素子205に接続されたトランジスタ208を配線Wによりオン状態にする。次に、配線BよりTMR205素子に電圧を印加する。それにより、TMR素子205を介して電流が流れる。読み出しは、その流れる電流でTMR素子205の抵抗値を評価することで行う。   Next, a non-volatile memory (magnetic storage device) using a TMR element as a storage element will be described. FIG. Durlam, et al. , “Nonvolatile RAM based on Magnetic Tunnel Junction Elements”, 2000 IEEE International Solid-State Circuits Conferencing DIGEST OF TECHNICAL PAPERS, which is an example of a non-volatile figure of 130. In the nonvolatile memory 210, a pair of intersecting wires are installed above and below the TMR elements 205 arranged in an array. The upper wiring 206 is connected to the free layer of the TMR element 205. The antiferromagnetic material layer of the TMR element 205 is connected to the drain of the transistor 208 formed in the lower layer via the third wiring 207. A synthetic magnetic field is generated in the vicinity of the intersection by flowing current through the two wirings B (any one of B1 to B4) and the wiring D (any one of D1 to D4), and the magnetization direction of the free layer is set according to the direction of the current. . Thereby, the resistance value of the TMR element 205 can be changed. Data reading is performed as follows. First, the transistor 208 connected to the TMR element 205 to be read is turned on by the wiring W. Next, a voltage is applied from the wiring B to the TMR 205 element. Thereby, a current flows through the TMR element 205. Reading is performed by evaluating the resistance value of the TMR element 205 with the flowing current.

これらの配線B、Dでは、TMR素子205のある側の面以外の三つの面に、NiFeなどの磁性体膜を成膜して、TMR素子205の側に発生する磁場を強力にする手法が用いられる場合がある。このようにすると、配線B、Dに電流を流したときに発生する磁場が、透磁率が高い磁性体膜の中を集中して通る。そのため、TMR素子205の側の端部から集中して磁場が発せられ、TMR素子205に加わる磁場を強くすることができる。このように配線に形成する磁性体(膜)を以下YOKEと呼ぶ。   In these wirings B and D, there is a method in which a magnetic film such as NiFe is formed on three surfaces other than the surface on which the TMR element 205 is present to strengthen the magnetic field generated on the TMR element 205 side. May be used. In this way, the magnetic field generated when a current is passed through the wirings B and D concentrates through the magnetic film having a high magnetic permeability. Therefore, a magnetic field is concentrated from the end on the TMR element 205 side, and the magnetic field applied to the TMR element 205 can be strengthened. The magnetic body (film) formed on the wiring in this way is hereinafter referred to as YOKE.

前述のYOKE付き配線では、磁性体膜は配線の延在方向に長い形状である。そのため、形状異方性により延在方向に容易軸が形成される。その場合、成膜、加工時点ではYOKEは容易軸に平行ないずれかの向きに磁化する。このとき一つの配線において、そのYOKE全体が同一の向きに磁化される可能性もある。しかし、ある領域は一方の向きに磁化され、それと隣接する領域では逆の向きに磁化されて、磁区が形成される可能性がある。この場合、それら磁区部分では磁化方向が逆向きとなっているため磁界が発生する。磁区近傍にTMR素子があると、その磁場はTMR素子の特性に影響を与える。そのため、TMR素子間の特性にばらつきを発生させる原因となる。   In the above-described wiring with YOKE, the magnetic film has a long shape in the wiring extending direction. Therefore, an easy axis is formed in the extending direction due to the shape anisotropy. In this case, YOKE is magnetized in any direction parallel to the easy axis at the time of film formation and processing. At this time, in one wiring, the entire YOKE may be magnetized in the same direction. However, there is a possibility that a certain region is magnetized in one direction and a region adjacent thereto is magnetized in the opposite direction to form a magnetic domain. In this case, a magnetic field is generated because the magnetization directions are reversed in the magnetic domain portions. If there is a TMR element in the vicinity of the magnetic domain, the magnetic field affects the characteristics of the TMR element. Therefore, this causes a variation in characteristics between TMR elements.

また、YOKE形成後に配線の延在方向に磁場成分を有する外部磁場を印加することで、YOKE全体を外部磁場方向に近い容易軸の方向に一様に磁化することは可能である。この場合、配線の途中には磁区がなくなるため途中では磁界が発生することはない。しかし、配線の両端では磁性体がとぎれるため磁界が発生してしまう。このため配線の端部近傍にあるTMR素子と端部から離れた部分にあるTMR素子の特性が異なってしまい、TMR素子間の特性にばらつきを発生させるという問題があった。   Further, by applying an external magnetic field having a magnetic field component in the wiring extending direction after YOKE formation, the entire YOKE can be uniformly magnetized in the direction of the easy axis close to the external magnetic field direction. In this case, there is no magnetic domain in the middle of the wiring, so no magnetic field is generated in the middle. However, the magnetic material is interrupted at both ends of the wiring, and a magnetic field is generated. For this reason, the characteristics of the TMR elements in the vicinity of the end of the wiring and the TMR elements in the part away from the end are different, and there is a problem in that the characteristics between the TMR elements vary.

関連する技術として特開2003−209226号公報(US6717845)に磁気メモリが開示されている。この磁気メモリは、磁気記録層を有する磁気抵抗効果素子と、前記磁気抵抗効果素子の上または下において第1の方向に延在する第1の配線とを備える。前記第1の配線に電流を流すことにより形成される磁界によって前記磁気記録層に情報を記録する。前記第1の配線は、その両側面の少なくともいずれかに磁性体からなる被覆層を有する。前記被覆層は、前記第1の配線の長手方向に沿って磁化が容易となる一軸異方性を有する。   As a related technique, Japanese Patent Laid-Open No. 2003-209226 (US 6717845) discloses a magnetic memory. The magnetic memory includes a magnetoresistive element having a magnetic recording layer and a first wiring extending in a first direction above or below the magnetoresistive element. Information is recorded on the magnetic recording layer by a magnetic field formed by passing a current through the first wiring. The first wiring has a coating layer made of a magnetic material on at least one of both side surfaces thereof. The coating layer has uniaxial anisotropy that facilitates magnetization along the longitudinal direction of the first wiring.

特開2004−128011号公報(US6765821)に磁気メモリが開示されている。この磁気メモリは、第1の配線と、第2の配線と、磁気抵抗効果素子と、ヨークとを備えている。第2の配線は、この第1の配線に交差する。磁気抵抗効果素子は、前記第1および第2の配線の交差領域に設けられ前記第1および第2の配線に電流を流すことにより生じる電流磁界に応じて磁化の向きが変わる記憶層を有する。ヨークは、前記第1および第2の配線のうちの少なくとも一方の配線と磁気的に結合される、非磁性層を介して積層された少なくとも2層の軟磁性層を有する。     Japanese Patent Application Laid-Open No. 2004-128011 (US67665821) discloses a magnetic memory. This magnetic memory includes a first wiring, a second wiring, a magnetoresistive effect element, and a yoke. The second wiring intersects with the first wiring. The magnetoresistive element has a memory layer that is provided in an intersecting region of the first and second wirings, and whose magnetization direction changes according to a current magnetic field generated by flowing a current through the first and second wirings. The yoke has at least two soft magnetic layers stacked via a nonmagnetic layer and magnetically coupled to at least one of the first and second wirings.

特開2005−64211号公報に磁気記憶装置およびその製造方法が開示されている。この磁気記憶装置は、第1配線と、第2配線と、磁気抵抗型の記憶素子とを備える。第2配線は、前記第1配線と立体的に交差する。磁気抵抗型の記憶素子は、前記第1配線と前記第2配線との交差領域に前記第2配線と電気的に接続されている。更に、第1磁性体層と、第2磁性体層とを備える。第1磁性体層は、前記第1配線の両側面および前記記憶素子に対向する面とは反対側の面に形成された高透磁率層からなる。第2磁性体層は、前記第2配線の両側面および前記記憶素子に対向する面とは反対側の面に形成された高透磁率層からなる。前記第1磁性体層と前記第2磁性体層とは互いに異なる高透磁率材料からなる。   Japanese Patent Application Laid-Open No. 2005-64211 discloses a magnetic storage device and a manufacturing method thereof. The magnetic memory device includes a first wiring, a second wiring, and a magnetoresistive storage element. The second wiring three-dimensionally intersects with the first wiring. The magnetoresistive storage element is electrically connected to the second wiring at an intersection region between the first wiring and the second wiring. Furthermore, a first magnetic layer and a second magnetic layer are provided. The first magnetic layer is composed of a high magnetic permeability layer formed on both sides of the first wiring and on the surface opposite to the surface facing the memory element. The second magnetic layer is composed of a high permeability layer formed on both sides of the second wiring and on the surface opposite to the surface facing the memory element. The first magnetic layer and the second magnetic layer are made of different high permeability materials.

本発明の目的は、YOKEを有する配線の途中及び配線の端部において磁界の発生が抑制された磁性体装置及び磁気記憶装置を提供することにある。   An object of the present invention is to provide a magnetic device and a magnetic memory device in which the generation of a magnetic field is suppressed in the middle of wiring having YOKE and at the end of the wiring.

この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。   These objects and other objects and benefits of the present invention can be easily confirmed by the following description and the accompanying drawings.

本発明の磁性体装置は、一方向に長い導電体の配線の少なくとも一つの面に対面して、前記配線に沿って設けられた磁性体積層膜と、前記配線に流れる電流で誘起される磁場との相互作用により機能を具現化する機能体とを具備する。前記磁性体積層膜は、複数の磁性体層と、前記複数の磁性体層の各々の間に設けられた少なくとも一つの非磁性導電体層とを備える。前記非磁性導電体層が両側の磁性体層を強磁性結合又は反強磁性結合させる。前記非磁性導電体層の少なくとも一つが両側の磁性体層を反強磁性結合させる。前記複数の磁性体層の磁化量の総和がほぼゼロである。前記複数の磁性体層のうち、第1方向に向く磁性体層群の異方性磁界の大きさと前記第1方向と逆の第2方向に向く磁性体層群の異方性磁界の大きさとが異なる。   The magnetic device according to the present invention includes a magnetic layered film provided along the wiring facing at least one surface of the conductive wiring that is long in one direction, and a magnetic field induced by a current flowing through the wiring. And a functional body that embodies the function by interaction with. The magnetic layered film includes a plurality of magnetic layers and at least one nonmagnetic conductor layer provided between each of the plurality of magnetic layers. The nonmagnetic conductor layer ferromagnetically couples or antiferromagnetically couples the magnetic layers on both sides. At least one of the nonmagnetic conductor layers antiferromagnetically couples the magnetic layers on both sides. The total amount of magnetization of the plurality of magnetic layers is substantially zero. Of the plurality of magnetic layers, the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the first direction and the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the second direction opposite to the first direction Is different.

本発明の磁気記憶装置は、第1方向に延在する複数の第1配線と、第2方向に延在する複数の第2配線と、前記複数の第1配線と前記複数の第2配線との交点の各々に対応して設けられ、対応する前記第1配線に一端を接続された複数の磁性体装置とを具備する。前記複数の磁性体装置の各々は、前記第1配線の少なくとも一つの面に対面して、前記第1配線に沿って設けられた磁性体積層膜と、前記第1配線に流れる電流で誘起される磁場との相互作用により情報を記憶する磁性体装置とを具備する。前記磁性体積層膜は、複数の磁性体層と、前記複数の磁性体層の各々の間に設けられた少なくとも一つの非磁性導電体層とを備える。前記非磁性導電体層が両側の磁性体層同士を強磁性結合又は反強磁性結合させている。前記非磁性導電体層の少なくとも一つが両側の磁性体層を反強磁性結合させている。前記複数の磁性体層の磁化量の総和がほぼゼロである。前記複数の磁性体層のうち、第1方向に向く磁性体層群の異方性磁界の大きさと前記第1方向と逆の第2方向に向く磁性体層群の異方性磁界の大きさとが異なる。   The magnetic storage device of the present invention includes a plurality of first wirings extending in a first direction, a plurality of second wirings extending in a second direction, the plurality of first wirings, and the plurality of second wirings. And a plurality of magnetic devices each having one end connected to the corresponding first wiring. Each of the plurality of magnetic devices is induced by a magnetic layered film provided along the first wiring, facing at least one surface of the first wiring, and a current flowing through the first wiring. And a magnetic device that stores information by interaction with a magnetic field. The magnetic layered film includes a plurality of magnetic layers and at least one nonmagnetic conductor layer provided between each of the plurality of magnetic layers. The nonmagnetic conductor layer causes the magnetic layers on both sides to be ferromagnetically coupled or antiferromagnetically coupled. At least one of the nonmagnetic conductor layers antiferromagnetically couples the magnetic layers on both sides. The total amount of magnetization of the plurality of magnetic layers is substantially zero. Of the plurality of magnetic layers, the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the first direction and the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the second direction opposite to the first direction Is different.

本発明の磁気記憶装置は、第1方向に延在する複数の第1配線と、第2方向に延在する複数の第2配線と、前記複数の第1配線と前記複数の第2配線との交点の各々に対応して設けられ、対応する前記第2配線に一端を接続された複数の磁性体装置とを具備する。前記複数の磁性体装置の各々は、前記第1配線に接続された内部配線の少なくとも一つの面に対面して、前記内部配線に沿って設けられた磁性体積層膜と、前記内部配線に流れる電流で誘起される磁場との相互作用により情報を記憶する磁性体装置とを具備する。前記磁性体積層膜は、複数の磁性体層と、前記複数の磁性体層の各々の間に設けられた少なくとも一つの非磁性導電体層とを備える。前記非磁性導電体層が両側の磁性体層同士を強磁性結合又は反強磁性結合させている。前記非磁性導電体層の少なくとも一つが両側の磁性体層を反強磁性結合させている。前記複数の磁性体層の磁化量の総和がほぼゼロである。前記複数の磁性体層のうち、第1方向に向く磁性体層群の異方性磁界の大きさと前記第1方向と逆の第2方向に向く磁性体層群の異方性磁界の大きさとが異なる。   The magnetic storage device of the present invention includes a plurality of first wirings extending in a first direction, a plurality of second wirings extending in a second direction, the plurality of first wirings, and the plurality of second wirings. And a plurality of magnetic devices each having one end connected to the corresponding second wiring. Each of the plurality of magnetic body devices faces at least one surface of the internal wiring connected to the first wiring and flows through the magnetic multilayer film provided along the internal wiring and the internal wiring A magnetic device that stores information by interaction with a magnetic field induced by current. The magnetic layered film includes a plurality of magnetic layers and at least one nonmagnetic conductor layer provided between each of the plurality of magnetic layers. The nonmagnetic conductor layer causes the magnetic layers on both sides to be ferromagnetically coupled or antiferromagnetically coupled. At least one of the nonmagnetic conductor layers antiferromagnetically couples the magnetic layers on both sides. The total amount of magnetization of the plurality of magnetic layers is substantially zero. Of the plurality of magnetic layers, the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the first direction and the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the second direction opposite to the first direction Is different.

図1は、関連技術におけるTMR素子の例を示す断面図である。FIG. 1 is a cross-sectional view showing an example of a TMR element in the related art. 図2は、関連技術における不揮発性メモリの例を示す斜視図である。FIG. 2 is a perspective view showing an example of a nonvolatile memory in the related art. 図3は、本発明の磁性体装置の実施の形態の構成を示す要部断面図である。FIG. 3 is a cross-sectional view of the main part showing the configuration of the embodiment of the magnetic device of the present invention. 図4は、本発明の磁性体装置の実施の形態の構成を示す要部平面図である。FIG. 4 is a principal plan view showing the configuration of the embodiment of the magnetic device of the present invention. 図5は、本発明の磁性体装置を適用した磁気記憶装置の第1、2の実施の形態の構成を示す概略回路ブロック図である。FIG. 5 is a schematic circuit block diagram showing the configuration of the first and second embodiments of the magnetic memory device to which the magnetic device of the present invention is applied. 図6は、本発明の磁性体装置としてのメモリセルの第1の実施の形態の構成を示す要部断面図である。FIG. 6 is a cross-sectional view of the principal part showing the configuration of the first embodiment of the memory cell as the magnetic device of the present invention. 図7は、本発明の磁性体装置を適用した磁気記憶装置の第1、2の実施の形態のメモリアレイ主要部平面図である。FIG. 7 is a plan view of the main part of the memory array of the first and second embodiments of the magnetic storage device to which the magnetic device of the present invention is applied. 図8は、本発明の磁性体装置としてのメモリセルの第1の実施の形態の構成を示す要部断面図である。FIG. 8 is a fragmentary cross-sectional view showing the configuration of the first embodiment of the memory cell as the magnetic device of the present invention. 図9は、本発明の磁性体装置を適用した磁気記憶装置の第3の実施の形態の構成を示す概略回路ブロック図である。FIG. 9 is a schematic circuit block diagram showing the configuration of the third embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. 図10は、本発明の磁性体装置としてのメモリセルの第3の実施の形態の構成を示す要部断面図である。FIG. 10 is a fragmentary cross-sectional view showing the configuration of the third embodiment of the memory cell as the magnetic device of the present invention. 図11は、本発明の磁性体装置を適用した磁気記憶装置の第3の実施の形態のメモリアレイ主要部平面図である。FIG. 11 is a plan view of the main part of the memory array of the third embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. 図12は、本発明における配線及びYOKEの他の構成を示す要部上面図である。FIG. 12 is a top view of the main part showing another configuration of the wiring and YOKE in the present invention. 図13は、図12におけるAA’断面図である。FIG. 13 is a cross-sectional view along AA ′ in FIG. 12. 図14は、図12におけるBB’断面図である。14 is a cross-sectional view taken along the line BB ′ in FIG.

以下、本発明の磁性体装置及び磁気記憶装置の実施の形態に関して、添付図面を参照して説明する。   Embodiments of a magnetic device and a magnetic storage device according to the present invention will be described below with reference to the accompanying drawings.

(第1の実施の形態)
本発明の磁性体装置及び磁気記憶装置の第1の実施の形態について、添付図面を参照して説明する。図3は、本発明の磁性体装置の第1の実施の形態の構成を示す要部断面図である。図4は、本発明の磁性体装置の第1の実施の形態の構成を示す要部平面図である。なお、図3における各層内の矢印は、その層における磁化の向きを示している。以下、磁性体装置の断面図において同様である。
(First embodiment)
A first embodiment of a magnetic device and a magnetic storage device of the present invention will be described with reference to the accompanying drawings. FIG. 3 is a cross-sectional view of the main part showing the configuration of the magnetic device according to the first embodiment of the present invention. FIG. 4 is a principal plan view showing the configuration of the first embodiment of the magnetic device according to the present invention. In addition, the arrow in each layer in FIG. 3 has shown the direction of the magnetization in the layer. Hereinafter, the same applies to the sectional views of the magnetic device.

図3に示されるように、磁性体装置1は、機能体4と、磁性体積層膜20と、導電体配線5とを具備する。   As shown in FIG. 3, the magnetic body device 1 includes a functional body 4, a magnetic body laminated film 20, and a conductor wiring 5.

導電体配線5は、導電性の金属で形成されている。内部に流される電流により、その周囲に磁場を形成する。この磁場を用いて所定の機能を具現化する。所定の機能は、磁性体積層膜20の全部又は一部と共に発揮される。その機能としては、機能体4の内部の磁化方向を変更する機能に例示される。導電体配線5は、磁気記憶装置(磁気ランダムアクセスメモリ)における書き込み電流が流れるビット線やワード線に例示される。   The conductor wiring 5 is made of a conductive metal. A magnetic field is formed around the current caused by the current flowing inside. A predetermined function is realized using this magnetic field. The predetermined function is exhibited together with all or part of the magnetic laminated film 20. The function is exemplified by the function of changing the magnetization direction inside the functional body 4. The conductor wiring 5 is exemplified by a bit line or a word line through which a write current flows in a magnetic storage device (magnetic random access memory).

磁性体積層膜20は、導電体配線5の少なくとも一つの面の少なくとも一部に直接、又は非磁性導電体若しくは非磁性絶縁体を挟んで設けられている。複数の磁性体2と、反強磁性結合非磁性導電体3とを具備し、複数の非磁性導電体11を含んでいても良い。複数の磁性体2は、層状の複数の磁性体2−1〜2−n(n≧2、自然数)である。磁性体積層膜20における導電体配線5に接する側に磁性体2−nが設けられている。   The magnetic laminated film 20 is provided directly on at least a part of at least one surface of the conductor wiring 5 or with a nonmagnetic conductor or a nonmagnetic insulator interposed therebetween. A plurality of magnetic bodies 2 and antiferromagnetically coupled nonmagnetic conductors 3 may be provided, and a plurality of nonmagnetic conductors 11 may be included. The plurality of magnetic bodies 2 are a plurality of layered magnetic bodies 2-1 to 2-n (n ≧ 2, natural number). A magnetic body 2-n is provided on the side of the magnetic layered film 20 in contact with the conductor wiring 5.

複数の非磁性導電体11は、層状の複数の非磁性導電体11−1〜11−(n−1)である。j番目(j=1〜(n−1))の非磁性導電体11−jは、j番目の磁性体2−jと(j+1)番目の磁性体2−(j+1)番目の磁性体2−(j+1)との間に設けられている。非磁性導電体11−jは、両側に接する磁性体2−jと磁性体2−(j+1)とを強磁性結合もしくは反強磁性結合させる。   The plurality of nonmagnetic conductors 11 are a plurality of layered nonmagnetic conductors 11-1 to 11- (n-1). The jth (j = 1 to (n−1)) nonmagnetic conductor 11-j includes a jth magnetic body 2-j, a (j + 1) th magnetic body 2- (j + 1) th magnetic body 2- (J + 1). The nonmagnetic conductor 11-j causes the magnetic body 2-j and the magnetic body 2- (j + 1) in contact with both sides to be ferromagnetically coupled or antiferromagnetically coupled.

反強磁性結合非磁性導電体3は、磁性体2−1と磁性体2−nとの間において、i番目(i=1〜(n−1))の磁性体2−iと(i+1)番目の磁性体2−(i+1)との間に設けられている。i番目の非磁性導電体11−iの位置に、その代わりに設けられている。すなわち、非磁性導電体11のうちの少なくとも一つは、反強磁性体結合非磁性導電体3である。この反強磁性体結合非磁性導電体3の位置は任意である。反強磁性体結合非磁性導電体3は、両側に接する磁性体2−iと磁性体2−(i+1)とを反強磁性体結合させる。   The antiferromagnetically coupled nonmagnetic conductor 3 includes an i-th (i = 1 to (n−1)) magnetic body 2-i and (i + 1) between the magnetic body 2-1 and the magnetic body 2-n. And the second magnetic body 2- (i + 1). Instead, it is provided at the position of the i-th nonmagnetic conductor 11-i. That is, at least one of the nonmagnetic conductors 11 is an antiferromagnetic-coupled nonmagnetic conductor 3. The position of the antiferromagnetically coupled nonmagnetic conductor 3 is arbitrary. The antiferromagnetic-coupled nonmagnetic conductor 3 antiferromagnetically couples the magnetic body 2-i and the magnetic body 2- (i + 1) in contact with both sides.

ただし、n=2の場合、すなわち、磁性体2が2層(2−1、2−2)の場合、磁性体2−1と磁性体2−2との間には、反強磁性結合非磁性導電体3が優先して設けられる。また、n>2の場合、すなわち、磁性体層2が3層以上の場合、磁性層2同士の間が2つ以上あるので、一つの間には反強磁性結合非磁性導電体3が設けられ、他の間には非磁性導電体11が設けられる。   However, when n = 2, that is, when the magnetic body 2 has two layers (2-1, 2-2), there is no antiferromagnetic coupling between the magnetic body 2-1 and the magnetic body 2-2. The magnetic conductor 3 is preferentially provided. When n> 2, that is, when there are three or more magnetic layers 2, there are two or more between the magnetic layers 2, so that the antiferromagnetic coupling nonmagnetic conductor 3 is provided between the two. A nonmagnetic conductor 11 is provided between the other.

すなわち、磁性体装置1において、機能体4に接して磁性体2(−1)が形成され、さらに非磁性導電体11と磁性体2とが交互に形成される。繰り返しの回数は1回以上(n≧2)である。最後の磁性体2−nに接して、磁性体2共に所望の機能を具現する機能体5が形成されている。   That is, in the magnetic device 1, the magnetic body 2 (−1) is formed in contact with the functional body 4, and the nonmagnetic conductor 11 and the magnetic body 2 are alternately formed. The number of repetitions is 1 or more (n ≧ 2). In contact with the last magnetic body 2-n, a functional body 5 that implements a desired function together with the magnetic body 2 is formed.

磁性体2−1〜2−nの磁化方向は磁性体装置の使用前に固定され、機能動作中の磁化方向の変化は90度未満であり逆向きに反転することはない。磁性体2−1〜2−nの磁性体2同士は強磁性結合もしくは反強磁性結合しているため、磁性体2−1の磁化方向は磁性体2−nの磁化方向と逆向きもしくは同一方向に固定される。さらに、磁性体2−1〜2−nまでに含まれる磁性体2のうち、磁性体2−1と同じ方向に磁化する層の磁化量の総量は、磁性体2−1と逆方向に磁化する層の磁化量の総量とほぼ等しい。すなわち、磁性体2−1〜2−nの磁化量の総和はほぼゼロになる。ここで、「ほぼ」は、製造上の誤差を考慮すると完全に等しく、又はゼロに出来ないので、製造上の誤差を考慮して等しい、又はゼロということである。さらに、磁性体2−1〜2−nまでに含まれる磁性体2のうち、磁性体2−1と同じ方向に磁化する層全体の異方性磁界が、磁性体2−1と逆方向に磁化する層全体の異方性磁界と異なる。   The magnetization directions of the magnetic bodies 2-1 to 2-n are fixed before using the magnetic body device, and the change of the magnetization direction during the functional operation is less than 90 degrees and does not reverse in the reverse direction. Since the magnetic bodies 2 of the magnetic bodies 2-1 to 2-n are ferromagnetically coupled or antiferromagnetically coupled, the magnetization direction of the magnetic body 2-1 is opposite or the same as the magnetization direction of the magnetic body 2-n. Fixed in direction. Furthermore, among the magnetic bodies 2 included in the magnetic bodies 2-1 to 2 -n, the total amount of magnetization of the layers that are magnetized in the same direction as the magnetic body 2-1 is magnetized in the opposite direction to the magnetic body 2-1. It is almost equal to the total amount of magnetization of the layers to be performed. That is, the sum total of the magnetization amounts of the magnetic bodies 2-1 to 2-n is almost zero. Here, “substantially” means that the manufacturing error is completely equal or cannot be made zero, so that the manufacturing error is considered equal or zero. Furthermore, among the magnetic bodies 2 included in the magnetic bodies 2-1 to 2-n, the anisotropic magnetic field of the entire layer that is magnetized in the same direction as the magnetic body 2-1 is opposite to the magnetic body 2-1. Different from the anisotropic magnetic field of the entire magnetized layer.

機能体4は、導電体配線5における磁性体2−1〜2−nを形成していない側の近傍に配置されている。機能体4は、導電体配線5に流れる電流で誘起される(発生する)磁場によりその機能を具現化する。磁性体積層膜20は、その機能を補助する。機能体4は、磁気記憶装置(磁気ランダムアクセスメモリ)におけるメモリセルのMTJ素子に例示される。その場合、MTJ素子は、導電体配線5に流れる書込み電流で誘起される磁場により、自身の磁化方向を回転させて情報を記憶するという機能を具現化する。   The functional body 4 is disposed in the vicinity of the conductor wiring 5 on the side where the magnetic bodies 2-1 to 2-n are not formed. The function body 4 realizes its function by a magnetic field induced (generated) by a current flowing through the conductor wiring 5. The magnetic layered film 20 assists its function. The functional body 4 is exemplified by an MTJ element of a memory cell in a magnetic storage device (magnetic random access memory). In that case, the MTJ element realizes a function of storing information by rotating its own magnetization direction by a magnetic field induced by a write current flowing in the conductor wiring 5.

図4に示されるように、磁性体積層膜20は、導電体配線5の長手方向に添って設けられている。磁性体2をこのような形状にすることで、その磁性体2は、形状異方性により、磁化しやすい方向軸を示す(磁化)容易軸を有することになる。この場合、容易軸は、導電体配線5の長手方向に平行である。それにより、その磁性体2の磁化は、容易軸方向に向きやすくなる。従って、その磁性体2に対して積層され強磁性結合又は反強磁性結合された他の磁性体2の磁化は、その容易軸方向と平行な方向に向きやすくなる。その結果、磁性体積層膜20全体の磁化を容易軸方向と平行な方向に固定しやすくすることができる。ここでいう磁性体2の数は多いほうが好ましい。より容易に磁化方向を固定しやすくできるからである。   As shown in FIG. 4, the magnetic laminated film 20 is provided along the longitudinal direction of the conductor wiring 5. By forming the magnetic body 2 in such a shape, the magnetic body 2 has an easy axis (magnetization) indicating a direction axis that is easily magnetized due to the shape anisotropy. In this case, the easy axis is parallel to the longitudinal direction of the conductor wiring 5. Thereby, the magnetization of the magnetic body 2 is easily oriented in the easy axis direction. Therefore, the magnetization of the other magnetic body 2 laminated and ferromagnetically coupled or antiferromagnetically coupled to the magnetic body 2 is easily oriented in a direction parallel to the easy axis direction. As a result, the magnetization of the entire magnetic multilayer film 20 can be easily fixed in a direction parallel to the easy axis direction. It is preferable that the number of the magnetic bodies 2 here is large. This is because the magnetization direction can be easily fixed.

次に、本発明の磁性体装置の第1の実施の形態の動作(磁性体装置の動作方法)について説明する。
本磁性体装置1は、導電体配線5に沿って一方向に長い磁性体積層膜20を有している。そのため、磁性体積層膜20(磁性体2)には、形状異方性により、磁化しやすい方向軸を示す(磁化)容易軸が形成される。本磁性体装置1は、製造中又は使用前に磁性体2−1の容易軸方向の成分を有する磁場に曝される処理を受ける。その処理で印加される磁場により、磁性体2−1〜2−nの磁化方向が印加磁場方向に近づく。このとき、磁性体2−1〜2−nに含まれる磁性体2のうち、磁性体2−1と同じ方向に磁化する層全体の異方性磁界は、磁性体2−1と逆方向に磁化する層全体の異方性磁界と異なる。そのため、異方性磁界の大きい側の磁性体群の磁化方向は、容易軸方向のうち印加磁場方向に近い側に落ち着く。一方、異方性磁界の小さい側の磁性体群の磁化方向が、その落ち着いた方向とは逆の向きとなる。このようにして、磁性体2の磁化方向を所望の向きに設定することができる。
Next, the operation of the first embodiment of the magnetic device of the present invention (the operation method of the magnetic device) will be described.
The magnetic device 1 has a magnetic laminated film 20 that is long in one direction along the conductor wiring 5. Therefore, an easy axis (magnetization) indicating a direction axis that is easily magnetized is formed in the magnetic layered film 20 (magnetic body 2) due to shape anisotropy. The magnetic device 1 is subjected to a process of being exposed to a magnetic field having a component in the easy axis direction of the magnetic body 2-1 during manufacture or before use. The magnetization direction of the magnetic bodies 2-1 to 2-n approaches the applied magnetic field direction by the magnetic field applied in the process. At this time, among the magnetic bodies 2 included in the magnetic bodies 2-1 to 2 -n, the anisotropic magnetic field of the entire layer magnetized in the same direction as the magnetic body 2-1 is opposite to the magnetic body 2-1. Different from the anisotropic magnetic field of the entire magnetized layer. For this reason, the magnetization direction of the magnetic body group on the side having a larger anisotropic magnetic field settles on the side closer to the applied magnetic field direction in the easy axis direction. On the other hand, the magnetization direction of the magnetic body group on the side having a smaller anisotropic magnetic field is opposite to the settled direction. In this way, the magnetization direction of the magnetic body 2 can be set to a desired direction.

導電体配線5に電流を流していないとき、磁性体2の磁化方向は容易軸方向のいずれかの向きである。このとき、各向きの磁化量の総和が等しいことから、導電体配線5の端部において、磁性体2の磁界は相殺され漏れ磁界は発生しない。また、磁化方向は各磁性体2で一様に向くため、導電体配線5の途中の位置において、磁性体2の磁区の形成はなく磁界は発生しない。ただし、導電体配線5の端部において、磁性体2が途切れるため、磁区が発生する可能性がある。しかし、ここでも磁界が相殺され漏れ磁界は発生しない。   When no current is passed through the conductor wiring 5, the magnetization direction of the magnetic body 2 is one of the easy axis directions. At this time, since the total amount of magnetization in each direction is equal, the magnetic field of the magnetic body 2 is canceled out at the end of the conductor wiring 5, and no leakage magnetic field is generated. Further, since the magnetization direction is uniformly directed to each magnetic body 2, no magnetic domain is formed in the magnetic body 2 at a position in the middle of the conductor wiring 5, and no magnetic field is generated. However, since the magnetic body 2 is interrupted at the end portion of the conductor wiring 5, a magnetic domain may be generated. However, even here, the magnetic field is canceled and no leakage magnetic field is generated.

導電体配線5に電流を流したとき、すべての磁性体2の磁化方向は電流で誘起された磁界の方向に傾き、磁性体2の側面より磁界を発生させる。この磁界が機能体4に印加されることで所望の機能を具現化する。本磁性体装置1では、磁性体2−1〜2−nの膜を形成しなかった場合に比べ、形成した場合には機能体4に印加される磁場が増加する。   When a current is passed through the conductor wiring 5, the magnetization direction of all the magnetic bodies 2 is inclined in the direction of the magnetic field induced by the current, and a magnetic field is generated from the side surface of the magnetic body 2. The magnetic field is applied to the functional body 4 to realize a desired function. In the magnetic device 1, the magnetic field applied to the functional body 4 increases when the magnetic bodies 2-1 to 2-n are not formed.

本発明の実施の形態において、磁性体積層膜20の最小構成は磁性体2−1と反強磁性結合導電体3と磁性体2−2である。また、用いる磁性体材料は、各磁性体2で互いに異なっていても良いし、各磁性体2が複数の磁性体材料の積層構造となっていても良い。図3では、導電体配線5における機能体4と反対側の面に、磁性体積層膜20を形成した例をあげている。しかし、導電体配線5における機能体4と同じ側の面に、磁性体積層膜20を形成してもよい。   In the embodiment of the present invention, the minimum configuration of the magnetic laminated film 20 is the magnetic body 2-1, the antiferromagnetic coupling conductor 3, and the magnetic body 2-2. Further, the magnetic material used may be different for each magnetic body 2, or each magnetic body 2 may have a laminated structure of a plurality of magnetic materials. FIG. 3 shows an example in which the magnetic laminated film 20 is formed on the surface of the conductor wiring 5 opposite to the functional body 4. However, the magnetic layered film 20 may be formed on the same side of the conductor wiring 5 as the functional body 4.

次に、本発明の磁性体装置及び磁気記憶装置の第1の実施の形態について具体的に説明する。
図5は、本発明の磁性体装置を適用した磁気記憶装置の第1の実施の形態の構成を示す概略回路ブロック図である。図6は、本発明の磁性体装置としてのメモリセルの第1の実施の形態の構成を示す要部断面図である。図7は、本発明の磁性体装置を適用した磁気記憶装置の第1の実施の形態のメモリアレイ主要部平面図である。
Next, the first embodiment of the magnetic device and the magnetic storage device of the present invention will be described in detail.
FIG. 5 is a schematic circuit block diagram showing the configuration of the first embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. FIG. 6 is a cross-sectional view of the principal part showing the configuration of the first embodiment of the memory cell as the magnetic device of the present invention. FIG. 7 is a plan view of the main part of the memory array of the first embodiment of the magnetic memory device to which the magnetic device of the present invention is applied.

まず、図5を参照して回路構成について説明する。磁気記憶装置30は、磁気ランダムアクセスメモリである。磁気記憶装置30は、複数のワード線50、複数のビット線51a、複数のビット線51b、複数のメモリセル52、読み出し制御回路54、ワード線制御回路55、ワード線終端回路56、ビット線制御回路57、ビット線終端回路58、センスアンプ59を具備する。   First, the circuit configuration will be described with reference to FIG. The magnetic storage device 30 is a magnetic random access memory. The magnetic storage device 30 includes a plurality of word lines 50, a plurality of bit lines 51a, a plurality of bit lines 51b, a plurality of memory cells 52, a read control circuit 54, a word line control circuit 55, a word line termination circuit 56, and a bit line control. A circuit 57, a bit line termination circuit 58, and a sense amplifier 59 are provided.

複数のワード線50は、X方向(第1方向)に延在している。ワード線50は、一端をワード線制御回路55に、他端をワード線終端回路56にそれぞれ接続されている。複数のビット線51aは、Y方向(第1方向と直交する第2方向)に延在している。ビット線51aは、一端をビット線制御回路57に、他端をビット線終端回路58にそれぞれ接続されている。複数のビット線51bは、Y方向(第1方向と直交する第2方向)に延在している。ビット線51bは、一端をメモリセル52の選択トランジスタ61のゲートに、他端を読み出し制御回路54にそれぞれ接続されている。ビット線51bは、その延在方向(Y方向)に沿って並ぶメモリセル52(選択トランジスタ61)で共有される。   The plurality of word lines 50 extend in the X direction (first direction). The word line 50 has one end connected to the word line control circuit 55 and the other end connected to the word line termination circuit 56. The plurality of bit lines 51a extend in the Y direction (second direction orthogonal to the first direction). The bit line 51 a has one end connected to the bit line control circuit 57 and the other end connected to the bit line termination circuit 58. The plurality of bit lines 51b extend in the Y direction (second direction orthogonal to the first direction). The bit line 51 b has one end connected to the gate of the selection transistor 61 of the memory cell 52 and the other end connected to the read control circuit 54. The bit line 51b is shared by the memory cells 52 (select transistor 61) arranged along the extending direction (Y direction).

複数のメモリセル52は、複数のワード線50と複数のビット線51aとの交点の各々に対応して設けられている。メモリセル52は、磁気抵抗記憶素子60と選択トランジスタ61とを備える。磁気抵抗記憶素子60は、ここでは、巨大磁気抵抗(GMR:Giant Magneto Resistive)素子である。磁気抵抗記憶素子60は二つの端子を有している。一方の端子はワード線50に接続され、他方の端子は選択トランジスタ61のソースに接続される。選択トランジスタ61のドレインは接地され、ゲートは読み出し制御回路54にビット線51bを介して接続されている。   The plurality of memory cells 52 are provided corresponding to the intersections of the plurality of word lines 50 and the plurality of bit lines 51a. The memory cell 52 includes a magnetoresistive storage element 60 and a selection transistor 61. Here, the magnetoresistive memory element 60 is a giant magnetoresistive (GMR) element. The magnetoresistive memory element 60 has two terminals. One terminal is connected to the word line 50 and the other terminal is connected to the source of the selection transistor 61. The drain of the selection transistor 61 is grounded, and the gate is connected to the read control circuit 54 via the bit line 51b.

読み出し制御回路54は、読み出し動作時に、複数のビット線51bから選択ビット線51bを選択する。ワード線制御回路55は、複数のワード線50から選択ワード線50を選択する。ワード線終端回路56は、書き込み動作時に、複数のワード線50を終端する。ビット線制御回路57は、書き込み動作時に、複数のビット線51aから選択ビット線51aを選択する。ビット線終端回路58は、書き込み動作時に、複数のビット線51aを終端する。センスアンプ59は、ワード線制御回路55に接続され、読み出し動作時に、ワード線制御回路55を介して取得したワード線電位と参照電位Vrefとを比較してデータ判別を行う。   The read control circuit 54 selects the selected bit line 51b from the plurality of bit lines 51b during the read operation. The word line control circuit 55 selects the selected word line 50 from the plurality of word lines 50. The word line termination circuit 56 terminates the plurality of word lines 50 during a write operation. The bit line control circuit 57 selects the selected bit line 51a from the plurality of bit lines 51a during the write operation. The bit line termination circuit 58 terminates the plurality of bit lines 51a during the write operation. The sense amplifier 59 is connected to the word line control circuit 55, and performs data discrimination by comparing the word line potential acquired via the word line control circuit 55 with the reference potential Vref during a read operation.

次に、図6を参考にしてメモリセル52の磁気抵抗記憶素子60の構成について説明する。
磁気抵抗記憶素子60は、GMR素子であり、下部電極としてのTa膜72、ピン層としてのNiFe膜73、PtMn膜74、CoFe膜75、Ru膜76及びCoFe膜77、スペーサ層としてのCu膜78、フリー層としてのNiFe膜79、及び、上部電極としてのTa膜80を備える。ここで、磁気抵抗記憶素子60の下部構造(NiFe膜73、PtMn膜74、CoFe膜75、Ru膜76、CoFe膜77、及び、Cu膜78)をBASE86ともいう。磁気抵抗記憶素子60は、機能体4に相当する。
Next, the configuration of the magnetoresistive storage element 60 of the memory cell 52 will be described with reference to FIG.
The magnetoresistive storage element 60 is a GMR element, a Ta film 72 as a lower electrode, a NiFe film 73 as a pinned layer, a PtMn film 74, a CoFe film 75, a Ru film 76 and a CoFe film 77, and a Cu film as a spacer layer. 78, a NiFe film 79 as a free layer, and a Ta film 80 as an upper electrode. Here, the lower structure of the magnetoresistive memory element 60 (NiFe film 73, PtMn film 74, CoFe film 75, Ru film 76, CoFe film 77, and Cu film 78) is also referred to as BASE86. The magnetoresistive storage element 60 corresponds to the functional body 4.

下部電極であるTa膜72は、選択トランジスタ61を含むトランジスタや、複数のビット線51a、51bを含む配線が設けられた半導体基板(図示されず)と、Wビア70を介して接続されている。上部電極であるTa膜80は、ワード線50としてのAlCu配線85と、Cuビア84を介して接続されている。   The Ta film 72 as the lower electrode is connected to a semiconductor substrate (not shown) provided with a transistor including the selection transistor 61 and a wiring including a plurality of bit lines 51 a and 51 b through a W via 70. . The Ta film 80 as the upper electrode is connected to the AlCu wiring 85 as the word line 50 via the Cu via 84.

ここで、AlCu配線85が導電体配線5に相当する。AlCu配線85の両側面には、AlCu配線85に近い側から順にTa膜119、NiFe膜120、Ru膜121、NiFe膜122、Ta膜123、NiFe膜124及びTa膜125が積層して設けられている。ここで、NiFe膜120は磁性体2に相当する。Ru膜121が反強磁性結合非磁性導電体3(非磁性導電体11)に相当する。NiFe膜122が磁性体2に相当する。Ta膜123が非磁性導電体11に相当する。NiFe膜124が磁性体2に相当する。   Here, the AlCu wiring 85 corresponds to the conductor wiring 5. A Ta film 119, a NiFe film 120, a Ru film 121, a NiFe film 122, a Ta film 123, a NiFe film 124, and a Ta film 125 are stacked in order from the side closer to the AlCu wiring 85 on both side surfaces of the AlCu wiring 85. ing. Here, the NiFe film 120 corresponds to the magnetic body 2. The Ru film 121 corresponds to the antiferromagnetically coupled nonmagnetic conductor 3 (nonmagnetic conductor 11). The NiFe film 122 corresponds to the magnetic body 2. The Ta film 123 corresponds to the nonmagnetic conductor 11. The NiFe film 124 corresponds to the magnetic body 2.

続いて、図6を参考にしてメモリセルの製造方法について説明する。
まず、選択トランジスタ61を含むトランジスタや、複数のビット線51a、51bを含む配線を半導体基板(図示されず)上に形成する。その後、その半導体基板上に、層間絶縁膜としてのSiO膜71を300nmの膜厚で形成する。そのSiO膜71の所定の位置にWビア70を形成する。次に、膜厚20nmのTa膜72、膜厚1nmのNiFe膜73、膜厚10nmのPtMn膜74、膜厚2nmのCoFe膜75、膜厚0.8nmのRu膜76、膜厚2nmのCoFe膜77、膜厚2.5nmのCu膜78、膜厚4nmのNiFe膜79、膜厚30nmのTa膜80、及び、膜厚70nmのSiO膜81を、それぞれスパッタリング法により成膜する。ここで、Ru膜76はCoFe膜75とCoFe膜77とが反強磁性結合となる膜厚とする。
Next, a method for manufacturing a memory cell will be described with reference to FIG.
First, a transistor including the selection transistor 61 and a wiring including a plurality of bit lines 51a and 51b are formed on a semiconductor substrate (not shown). Thereafter, a SiO 2 film 71 as an interlayer insulating film is formed with a film thickness of 300 nm on the semiconductor substrate. A W via 70 is formed at a predetermined position of the SiO 2 film 71. Next, a 20 nm thick Ta film 72, a 1 nm thick NiFe film 73, a 10 nm thick PtMn film 74, a 2 nm thick CoFe film 75, a 0.8 nm thick Ru film 76, and a 2 nm thick CoFe film. A film 77, a Cu film 78 having a thickness of 2.5 nm, a NiFe film 79 having a thickness of 4 nm, a Ta film 80 having a thickness of 30 nm, and a SiO 2 film 81 having a thickness of 70 nm are formed by sputtering. Here, the Ru film 76 has such a thickness that the CoFe film 75 and the CoFe film 77 are antiferromagnetically coupled.

続いて、フォトリソグラフィ技術によりGMR(磁気抵抗記憶素子60)の形状にレジストを形成し、レジスト以外の部分のSiO膜81を選択イオン加工技術(RIE:Reactive Ion Etching)により加工し、レジストをアッシングにより除去する。次に、SiO膜81パターンをマスクとしてTa膜80、NiFe膜79をミリングにより除去する。その後、全面に保護膜としてのSiN膜82を形成した後、BASE86形状にレジストを形成し、SiN膜82、Cu膜78、CoFe膜77、Ru膜76、CoFe膜75、PtMn膜74、NiFe膜73、及び、Ta膜72を加工する。
以上の製造工程により、磁気抵抗記憶素子60を形成することができる。
Subsequently, a resist is formed in the shape of GMR (magnetoresistance memory element 60) by photolithography technology, and the SiO 2 film 81 other than the resist is processed by selective ion processing technology (RIE: Reactive Ion Etching). Remove by ashing. Next, the Ta film 80 and the NiFe film 79 are removed by milling using the SiO 2 film 81 pattern as a mask. Then, after forming a SiN film 82 as a protective film on the entire surface, a resist is formed in a BASE 86 shape, and a SiN film 82, a Cu film 78, a CoFe film 77, a Ru film 76, a CoFe film 75, a PtMn film 74, and a NiFe film. 73 and Ta film 72 are processed.
The magnetoresistive memory element 60 can be formed by the above manufacturing process.

図7に示されるように、スペーサ層としてのCu膜78、ピン層としてのCoFe膜77/Ru膜76/CoFe膜75/PtMn膜74/NiFe膜73、及び、下部電極としてのTa膜72を含むBASE86は、ワード線50(AlCu配線85)の延在方向(X方向)に長い長方形である。また、フリー層であるNiFe膜79は、BASE86上に形成され、ワード線50の延在方向(X方向)に長い楕円形である。ただし、図7において、選択トランジスタ61やビット線51bは図示を省略している。   As shown in FIG. 7, a Cu film 78 as a spacer layer, a CoFe film 77 / Ru film 76 / Ru film 76 / CoFe film 75 / PtMn film 74 / NiFe film 73 as a pinned layer, and a Ta film 72 as a lower electrode are formed. The included BASE 86 is a rectangle that is long in the extending direction (X direction) of the word line 50 (AlCu wiring 85). The NiFe film 79 as a free layer is formed on the BASE 86 and has an oval shape that is long in the extending direction (X direction) of the word line 50. However, in FIG. 7, the selection transistor 61 and the bit line 51b are not shown.

この後、全面に層間絶縁膜としてのSiO膜83をプラズマCVD法により形成する。その後、CMP(Chemical Mechanical Polishing)技術により全面を平坦化する。続いて、フォトリソグラフィ技術とドライエッチング技術により、フリー層(NiFe膜79)上のSiO膜83、SiN膜82、及び、SiO膜81を貫通するビアホールを形成し、Cuビア84を形成する。その後、Ti膜(30nm)、AlCu膜(500nm)、及び、TiN膜(30nm)を積層し、フォトリソグラフィ技術とドライエッチング技術により加工して、ワード線50としてのAlCu配線85を形成する。Thereafter, a SiO 2 film 83 as an interlayer insulating film is formed on the entire surface by plasma CVD. Thereafter, the entire surface is flattened by a CMP (Chemical Mechanical Polishing) technique. Subsequently, via holes penetrating the SiO 2 film 83, the SiN film 82, and the SiO 2 film 81 on the free layer (NiFe film 79) are formed by a photolithography technique and a dry etching technique, and a Cu via 84 is formed. . Thereafter, a Ti film (30 nm), an AlCu film (500 nm), and a TiN film (30 nm) are stacked and processed by a photolithography technique and a dry etching technique to form an AlCu wiring 85 as the word line 50.

さらに、全面に膜厚10nmのTa膜119、膜厚10nmのNiFe膜120、膜厚0.4nmのTa膜121、膜厚10nmのNiFe膜122、膜厚0.8nmのRu膜123、膜厚20nmのNiFe膜124、膜厚10nmのTa膜125を、それぞれスパッタリング法により成膜する。その後、全面をミリングで処理することにより、AlCu配線85の両側面にのみYOKE20aが形成される。このとき、Ta膜121は、NiFe膜120とNiFe膜122とが強磁性結合となる膜厚とする。Ru膜123は、NiFe膜122とNiFe膜124とが反強磁性結合となる膜厚とする。これにより、NiFe膜120とNiFe膜122とが同じ向きに、NiFe膜122とNiFe膜124とが逆向きにそれぞれ磁化される。   Furthermore, a 10 nm thick Ta film 119, a 10 nm thick NiFe film 120, a 0.4 nm thick Ta film 121, a 10 nm thick NiFe film 122, a 0.8 nm thick Ru film 123, A 20 nm NiFe film 124 and a 10 nm thick Ta film 125 are formed by sputtering. Thereafter, the entire surface is processed by milling to form YOKE 20a only on both side surfaces of the AlCu wiring 85. At this time, the Ta film 121 has a thickness at which the NiFe film 120 and the NiFe film 122 are ferromagnetically coupled. The Ru film 123 has a thickness at which the NiFe film 122 and the NiFe film 124 are antiferromagnetically coupled. As a result, the NiFe film 120 and the NiFe film 122 are magnetized in the same direction, and the NiFe film 122 and the NiFe film 124 are magnetized in the opposite directions, respectively.

次に、上部配線(AlCu配線85)パターンの長辺方向に1000〜10000Oe程度の磁場を印加する。これにより、AlCu配線85に接して設けられたYOKE20aの三つのNiFe膜120、122、124は磁場に沿った方向に向く。磁場をゼロに戻すと、NiFe膜120、122とNiFe膜124とは反強磁性結合しているため磁化方向が逆向きになろうとする。AlCu配線85は延在方向に長い長方形であるから、YOKE20aも長い長方形形状を有する。そのため、YOKE20aでは形状異方性により延在方向に容易軸が形成されている。また、NiFe膜120、122とNiFe膜124とは磁化量が等しいが、NiFe膜120、122は二つに分断されているため異方性磁界が小さい。よって、NiFe膜124が印加磁場方向に近い長辺方向軸に向いて安定し、NiFe膜120、122は逆方向に向いて安定する。これによりYOKE20aの磁化方向を所望の方向に設定することができる。
以上により、メモリセルを製造することができる。
Next, a magnetic field of about 1000 to 10000 Oe is applied in the long side direction of the upper wiring (AlCu wiring 85) pattern. As a result, the three NiFe films 120, 122, and 124 of the YOKE 20a provided in contact with the AlCu wiring 85 are oriented in the direction along the magnetic field. When the magnetic field is returned to zero, since the NiFe films 120 and 122 and the NiFe film 124 are antiferromagnetically coupled, the magnetization direction tends to be reversed. Since the AlCu wiring 85 is a long rectangle in the extending direction, the YOKE 20a also has a long rectangular shape. Therefore, in YOKE 20a, an easy axis is formed in the extending direction due to shape anisotropy. The NiFe films 120 and 122 and the NiFe film 124 have the same amount of magnetization, but since the NiFe films 120 and 122 are divided into two, the anisotropic magnetic field is small. Therefore, the NiFe film 124 is stabilized toward the long side direction axis close to the applied magnetic field direction, and the NiFe films 120 and 122 are stabilized toward the opposite direction. Thereby, the magnetization direction of YOKE20a can be set to a desired direction.
Thus, a memory cell can be manufactured.

次に、図5を参照してメモリセルの動作方法について説明する。まず、書き込み方法を説明する。
ビット線制御回路57が複数のビット線51aから選択ビット線51aを選択する。ワード線制御回路55が複数のワード線50から選択ワード線50を選択する。選択ビット線51aと選択ワード線50に電流を流すことで、両者が交差する位置のメモリセル52(選択セル)の磁気抵抗記憶素子60に合成磁場を印加することができる。磁気抵抗記憶素子60の磁化反転電流は、ワード線50磁場の大きさにより変化する。そのため、ワード線50電流が流れていないセルでは反転が起こらず、ワード線50電流が流れているセルでは反転するように更にビット線51a電流を設定することで、一セルのみにデータを書き込むことが可能となる。磁化方向はビット線51a電流の方向で設定できる。このときピン層20にも磁場が印加されるため、書き込み磁場で反転することがないようピン層20の材料、形状、磁気結合強度を設定する。
Next, an operation method of the memory cell will be described with reference to FIG. First, the writing method will be described.
The bit line control circuit 57 selects the selected bit line 51a from the plurality of bit lines 51a. The word line control circuit 55 selects the selected word line 50 from the plurality of word lines 50. By passing a current through the selected bit line 51a and the selected word line 50, a combined magnetic field can be applied to the magnetoresistive storage element 60 of the memory cell 52 (selected cell) at the position where the two intersect. The magnetization reversal current of the magnetoresistive storage element 60 varies depending on the magnitude of the magnetic field of the word line 50. Therefore, data is written to only one cell by setting the bit line 51a current so that inversion does not occur in a cell in which the word line 50 current does not flow, and inversion occurs in a cell in which the word line 50 current flows. Is possible. The magnetization direction can be set by the direction of the bit line 51a current. At this time, since the magnetic field is also applied to the pinned layer 20, the material, shape, and magnetic coupling strength of the pinned layer 20 are set so as not to be reversed by the write magnetic field.

次に、読み出し方法について説明する。
読み出し制御回路54が複数のビット線51bから選択ビット線51bを選択する。それにより、読み出すメモリセル52(選択セル)の選択トランジスタ61がオン状態になる。ワード線制御回路55が複数のワード線50から選択ワード線50を選択する。そのとき、ワード線終端回路56は、オープン状態になる。ワード線制御回路55により選択ワード線50に電圧を印加すると、選択ワード線50、磁気抵抗記憶素子60、選択トランジスタ61、及び接地の経路に読み出し電流が流れる。その読み出し電流の大きさは、読み出すメモリセル52の磁気抵抗記憶素子60の抵抗値(記憶されたデータの値)に依存して異なる。ワード線制御回路55は、この読み出し電流の電流値を電圧に変換し、センス電圧Vsとしてセンスアンプ59に出力する。センスアンプ59には、データの値(「0」及び「1」)により出力される電圧(V0及びV1)の中間値をVrefとして与える。センスアンプ59は、このVrefとVsとの比較により、メモリセル52に書き込まれていたデータ(「0」及び「1」のいずれか)を判別する。
Next, a reading method will be described.
The read control circuit 54 selects the selected bit line 51b from the plurality of bit lines 51b. Thereby, the selection transistor 61 of the memory cell 52 (selected cell) to be read is turned on. The word line control circuit 55 selects the selected word line 50 from the plurality of word lines 50. At that time, the word line termination circuit 56 is in an open state. When a voltage is applied to the selected word line 50 by the word line control circuit 55, a read current flows through the selected word line 50, the magnetoresistive storage element 60, the selection transistor 61, and the ground path. The magnitude of the read current varies depending on the resistance value (value of stored data) of the magnetoresistive storage element 60 of the memory cell 52 to be read. The word line control circuit 55 converts the current value of the read current into a voltage and outputs it to the sense amplifier 59 as the sense voltage Vs. To the sense amplifier 59, an intermediate value of voltages (V0 and V1) output by data values (“0” and “1”) is given as Vref. The sense amplifier 59 determines the data (either “0” or “1”) written in the memory cell 52 by comparing Vref and Vs.

なお、上記実施の形態において、ビット線を下側(半導体基板側)、ワード線を上側として説明をしている。しかし、本発明はそれに限定されることは無く、ビット線とワード線との位置関係が逆であっても良い。   In the above embodiment, the bit line is described as the lower side (semiconductor substrate side) and the word line is described as the upper side. However, the present invention is not limited to this, and the positional relationship between the bit line and the word line may be reversed.

本実施の形態によれば、所望の方向にYOKEの磁化方向を設定でき、かつ特性ばらつきの原因となるYOKE端部からの漏れ磁場の抑制が可能である。これにより、YOKEの磁気特性のばらつきが小さくなり歩留まりの良い磁性体記憶装置を得ることが可能となる。   According to the present embodiment, the magnetization direction of YOKE can be set in a desired direction, and the leakage magnetic field from the end of YOKE that causes variation in characteristics can be suppressed. As a result, variation in magnetic properties of YOKE is reduced, and a magnetic storage device with a good yield can be obtained.

(第2の実施の形態)
本発明の磁性体装置及び磁気記憶装置の第2の実施の形態について、添付図面を参照して説明する。図3、図4に示す磁性体装置の第2の実施の形態の構成を示す要部断面図及び要部平面図は、第1の実施の形態と同様であるので、その説明を省略する。
(Second Embodiment)
A second embodiment of the magnetic device and magnetic storage device of the present invention will be described with reference to the accompanying drawings. The principal part sectional view and the principal part plan view showing the configuration of the second embodiment of the magnetic device shown in FIG. 3 and FIG. 4 are the same as those of the first embodiment, and the description thereof will be omitted.

次に、本発明の磁性体装置及び磁気記憶装置の第2の実施の形態について具体的に説明する。
図5は、本発明の磁性体装置を適用した磁気記憶装置の第1の実施の形態の構成を示す概略回路ブロック図である。図8は、本発明の磁性体装置としてのメモリセルの第1の実施の形態の構成を示す要部断面図である。図7は、本発明の磁性体装置を適用した磁気記憶装置の第1の実施の形態のメモリアレイ主要部平面図である。図5及び図7については、メモリセル52a(磁気抵抗記憶素子60a、YOKE20b、BASE86a)以外は、第1の実施の形態と同様であるので、その説明を省略する。
Next, a second embodiment of the magnetic device and the magnetic storage device of the present invention will be specifically described.
FIG. 5 is a schematic circuit block diagram showing the configuration of the first embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. FIG. 8 is a fragmentary cross-sectional view showing the configuration of the first embodiment of the memory cell as the magnetic device of the present invention. FIG. 7 is a plan view of the main part of the memory array of the first embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. 5 and FIG. 7 are the same as those in the first embodiment except for the memory cell 52a (the magnetoresistive storage element 60a, YOKE 20b, and BASE 86a), and thus description thereof is omitted.

次に、図8を参考にしてメモリセル52aの磁気抵抗記憶素子60aの構成について説明する。
磁気抵抗記憶素子60aは、TMR素子であり、下部電極としてのTa膜72、Ta膜(図示されず)、ピン層としてのNiFe膜73、PtMn膜74、CoFe膜75、Ru膜76及びCoFe膜77、トンネルバリア層としてのMgO膜95、フリー層としてのNiFe膜79、及び、上部電極としてのTa膜80を備える。ここで、磁気抵抗記憶素子64の下部構造(NiFe膜73、PtMn膜74、CoFe膜75、Ru膜76、CoFe膜77、及び、MgO膜95)をBASE86aともいう。磁気抵抗記憶素子64は、機能体4に相当する。
Next, the configuration of the magnetoresistive storage element 60a of the memory cell 52a will be described with reference to FIG.
The magnetoresistive storage element 60a is a TMR element, and includes a Ta film 72, Ta film (not shown) as a lower electrode, a NiFe film 73, a PtMn film 74, a CoFe film 75, a Ru film 76, and a CoFe film as pin layers. 77, an MgO film 95 as a tunnel barrier layer, a NiFe film 79 as a free layer, and a Ta film 80 as an upper electrode. Here, the lower structure of the magnetoresistive memory element 64 (NiFe film 73, PtMn film 74, CoFe film 75, Ru film 76, CoFe film 77, and MgO film 95) is also referred to as BASE 86a. The magnetoresistive storage element 64 corresponds to the functional body 4.

下部電極であるTa膜72は、選択トランジスタ61を含むトランジスタや、複数のビット線51a、51bを含む配線が設けられた半導体基板(図示されず)と、Wビア70を介して接続されている。上部電極であるTa膜80は、ワード線50としてのAlCu配線85と、Cuビア84を介して接続されている。   The Ta film 72 as the lower electrode is connected to a semiconductor substrate (not shown) provided with a transistor including the selection transistor 61 and a wiring including a plurality of bit lines 51 a and 51 b through a W via 70. . The Ta film 80 as the upper electrode is connected to the AlCu wiring 85 as the word line 50 via the Cu via 84.

ここで、AlCu配線85が導電体配線5に相当する。AlCu配線85の両側面及び上面(Cuビア84と接続された面を除く三つの面)には、AlCu配線85に近い側から順にTa膜119、NiFe膜126、Ru膜127、CoFe膜128及びTa膜129が積層して設けられている。ここで、NiFe膜126は磁性体2に相当する。Ru膜127が反強磁性結合非磁性導電体3(非磁性導電体11)に相当する。CoFe膜128が磁性体2に相当する。   Here, the AlCu wiring 85 corresponds to the conductor wiring 5. The Ta film 119, the NiFe film 126, the Ru film 127, the CoFe film 128, and the side surface and the upper surface (three surfaces excluding the surface connected to the Cu via 84) of the AlCu wiring 85 are arranged in order from the side closer to the AlCu wiring 85. A Ta film 129 is stacked. Here, the NiFe film 126 corresponds to the magnetic body 2. The Ru film 127 corresponds to the antiferromagnetically coupled nonmagnetic conductor 3 (nonmagnetic conductor 11). The CoFe film 128 corresponds to the magnetic body 2.

続いて、図6を参考にしてメモリセルの製造方法について説明する。
まず、選択トランジスタ61を含むトランジスタや、複数のビット線51a、51bを含む配線を半導体基板(図示されず)上に形成する。その後、その半導体基板上に、層間絶縁膜としてのSiO膜71を300nmの膜厚で形成する。そのSiO膜71の所定の位置にWビア70を形成する。次に、膜厚20nmのTa膜72、膜厚8nmのTa膜、膜厚1nmのNiFe膜73、膜厚10nmのPtMn膜74、膜厚2nmのCoFe膜75、膜厚0.8nmのRu膜76、膜厚2nmのCoFe膜77、膜厚1.5nmのMgO膜95、膜厚4nmのNiFe膜79、膜厚30nmのTa膜80、及び、膜厚70nmのSiO膜81を、それぞれスパッタリング法により成膜する。ここで、Ru膜76はCoFe膜75とCoFe膜77とが反強磁性結合となる膜厚とする。
Next, a method for manufacturing a memory cell will be described with reference to FIG.
First, a transistor including the selection transistor 61 and a wiring including a plurality of bit lines 51a and 51b are formed on a semiconductor substrate (not shown). Thereafter, a SiO 2 film 71 as an interlayer insulating film is formed with a film thickness of 300 nm on the semiconductor substrate. A W via 70 is formed at a predetermined position of the SiO 2 film 71. Next, a 20 nm thick Ta film 72, a 8 nm thick Ta film, a 1 nm thick NiFe film 73, a 10 nm thick PtMn film 74, a 2 nm thick CoFe film 75, and a 0.8 nm thick Ru film. 76, a 2 nm thick CoFe film 77, a 1.5 nm thick MgO film 95, a 4 nm thick NiFe film 79, a 30 nm thick Ta film 80, and a 70 nm thick SiO 2 film 81 are sputtered, respectively. The film is formed by the method. Here, the Ru film 76 has such a thickness that the CoFe film 75 and the CoFe film 77 are antiferromagnetically coupled.

続いて、フォトリソグラフィ技術によりTMR(磁気抵抗記憶素子64)の形状にレジストを形成し、レジスト以外の部分のSiO膜81を選択イオン加工技術(RIE)により加工し、レジストをアッシングにより除去する。次に、SiO膜81パターンをマスクとしてTa膜80、NiFe膜79をミリングにより除去する。その後、全面に保護膜としてのSiN膜82を形成した後、BASE86a形状にレジストを形成し、SiN膜82、MgO膜95、CoFe膜77、Ru膜76、CoFe膜75、PtMn膜74、NiFe膜73、及び、Ta膜72を加工する。
以上の製造工程により、磁気抵抗記憶素子60aを形成することができる。
Subsequently, a resist is formed in the shape of TMR (magnetoresistive memory element 64) by photolithography, the SiO 2 film 81 other than the resist is processed by selective ion processing (RIE), and the resist is removed by ashing. . Next, the Ta film 80 and the NiFe film 79 are removed by milling using the SiO 2 film 81 pattern as a mask. Then, after forming a SiN film 82 as a protective film on the entire surface, a resist is formed in a BASE 86a shape, and a SiN film 82, MgO film 95, CoFe film 77, Ru film 76, CoFe film 75, PtMn film 74, NiFe film are formed. 73 and Ta film 72 are processed.
The magnetoresistive memory element 60a can be formed by the above manufacturing process.

第1の実施の形態の場合と同様に、トンネルバリア層としてのMgO膜95、ピン層としてのCoFe膜77/Ru膜76/CoFe膜75/PtMn膜74/NiFe膜73、及び、下部電極としてのTa膜72を含むBASE86aは、ワード線50(AlCu配線85)の延在方向(X方向)に長い長方形である。また、フリー層であるNiFe膜79は、BASE86a上に形成され、ワード線50の延在方向(X方向)に長い楕円形である。   As in the case of the first embodiment, the MgO film 95 as the tunnel barrier layer, the CoFe film 77 / Ru film 76 / CoFe film 75 / PtMn film 74 / NiFe film 73 as the pinned layer, and the lower electrode The BASE 86 a including the Ta film 72 is a rectangle that is long in the extending direction (X direction) of the word line 50 (AlCu wiring 85). The NiFe film 79 as a free layer is formed on the BASE 86a and has an elliptical shape that is long in the extending direction of the word line 50 (X direction).

この後、全面に層間絶縁膜としてのSiO膜83をプラズマCVD法により形成する。その後、CMP技術により全面を平坦化する。続いて、フォトリソグラフィ技術とドライエッチング技術により、フリー層(NiFe膜79)上のSiO膜83、SiN膜82、及び、SiO膜81を貫通するビアホールを形成し、Cuビア84を形成する。その後、Ti膜(30nm)、AlCu膜(500nm)、及び、TiN膜(30nm)を積層し、フォトリソグラフィ技術とドライエッチング技術により加工して、ワード線50としてのAlCu配線85を形成する。Thereafter, a SiO 2 film 83 as an interlayer insulating film is formed on the entire surface by plasma CVD. Thereafter, the entire surface is flattened by a CMP technique. Subsequently, via holes penetrating the SiO 2 film 83, the SiN film 82, and the SiO 2 film 81 on the free layer (NiFe film 79) are formed by a photolithography technique and a dry etching technique, and a Cu via 84 is formed. . Thereafter, a Ti film (30 nm), an AlCu film (500 nm), and a TiN film (30 nm) are stacked and processed by a photolithography technique and a dry etching technique to form an AlCu wiring 85 as the word line 50.

さらに、全面に膜厚10nmのTa膜119、膜厚18.5nmのNiFe膜126、膜厚0.8nmのRu膜127、膜厚10nmのCoFe膜128、膜厚10nmのTa膜129を、それぞれスパッタリング法により成膜する。その後、次に、AlCu配線85と同様のパターンで、より太い形状にレジストを形成し、ミリングにより加工する。これにより、AlCu配線85の両側面及び上面を囲むようにYOKE20bが形成される。このときRu膜127はNiFe膜126とCoFe膜128とが反強磁性結合となる膜厚とする。これにより、NiFe膜126とCoFe128膜とが逆向きに磁化する。ここで用いた材料の磁化量はそれぞれNiFe:800emu/cm、CoFe:1480emu/cmである。これにより、NiFe膜126とCoFe膜128が逆向きに磁化し、両者の磁化量が等しくなるため、外部への漏れ磁場がほとんどなくなる。Further, a 10 nm thick Ta film 119, a 18.5 nm thick NiFe film 126, a 0.8 nm thick Ru film 127, a 10 nm thick CoFe film 128, and a 10 nm thick Ta film 129 are formed on the entire surface. A film is formed by sputtering. Thereafter, a resist is formed in a thicker pattern with the same pattern as the AlCu wiring 85 and processed by milling. Thereby, YOKE 20b is formed so as to surround both side surfaces and the upper surface of the AlCu wiring 85. At this time, the Ru film 127 has such a thickness that the NiFe film 126 and the CoFe film 128 are antiferromagnetically coupled. As a result, the NiFe film 126 and the CoFe128 film are magnetized in opposite directions. The amounts of magnetization of the materials used here are NiFe: 800 emu / cm 3 and CoFe: 1480 emu / cm 3 , respectively. As a result, the NiFe film 126 and the CoFe film 128 are magnetized in opposite directions, and the amounts of magnetization of both are equal, so that there is almost no leakage magnetic field to the outside.

次に、上部配線(AlCu配線85)パターンの長辺方向に1000〜10000Oe程度の磁場を印加する。これにより、AlCu配線85に接して設けられたYOKE20bのNiFe膜126、CoFe膜128は磁場に沿った方向に向く。磁場をゼロに戻すと、NiFe膜126とCoFe膜128とは反強磁性結合しているため磁化方向が逆向きになろうとする。AlCu配線85は延在方向に長い長方形であるから、YOKE20bも長い長方形形状を有する。そのため、YOKE20bでは形状異方性により延在方向に容易軸が形成されている。また、NiFe膜126とCoFe膜128とは磁化量が等しいが、NiFe膜126は材料の異方性磁界が小さい。よって、CoFe膜128が印加磁場方向に近い長辺方向軸に向いて安定し、NiFe膜126は逆方向に向いて安定する。これによりYOKE20bの磁化方向を所望の方向に設定することができる。
以上によりメモリセルを製造することができる。
Next, a magnetic field of about 1000 to 10000 Oe is applied in the long side direction of the upper wiring (AlCu wiring 85) pattern. Thereby, the NiFe film 126 and the CoFe film 128 of the YOKE 20b provided in contact with the AlCu wiring 85 are oriented in the direction along the magnetic field. When the magnetic field is returned to zero, since the NiFe film 126 and the CoFe film 128 are antiferromagnetically coupled, the magnetization direction tends to be reversed. Since the AlCu wiring 85 is a long rectangle in the extending direction, the YOKE 20b also has a long rectangular shape. Therefore, in YOKE 20b, an easy axis is formed in the extending direction due to shape anisotropy. The NiFe film 126 and the CoFe film 128 have the same amount of magnetization, but the NiFe film 126 has a small anisotropic magnetic field of the material. Therefore, the CoFe film 128 is stabilized toward the long side direction axis close to the applied magnetic field direction, and the NiFe film 126 is stabilized in the opposite direction. Thereby, the magnetization direction of YOKE20b can be set to a desired direction.
Thus, a memory cell can be manufactured.

メモリセルの動作方法(書き込み方法及び読み出し方法)については、第1の実施の形態と同様であるのでその説明を省略する。   Since the operation method (write method and read method) of the memory cell is the same as that of the first embodiment, the description thereof is omitted.

なお、上記実施の形態において、ビット線を下側(半導体基板側)、ワード線を上側として説明をしている。しかし、本発明はそれに限定されることは無く、ビット線とワード線との位置関係が逆であっても良い。   In the above embodiment, the bit line is described as the lower side (semiconductor substrate side) and the word line is described as the upper side. However, the present invention is not limited to this, and the positional relationship between the bit line and the word line may be reversed.

本実施の形態においても、第1の実施の形態と同様の効果を得ることができる。加えて、二層のYOKEで漏れ磁場がない構造を得られるため、プロセスが比較的容易である。   Also in this embodiment, the same effect as that of the first embodiment can be obtained. In addition, the process is relatively easy because a two-layer YOKE structure without a leakage magnetic field can be obtained.

なお、磁性体積層膜は配線の側面の全面ではなく、その一部に形成してもよい。たとえば第2の実施の形態において、プロセス終了後の配線の一部をレジストで覆い、ミリング加工することで配線上面の磁性体積層膜を除去し側面に残すことができる。図12は、そのような配線及びYOKE20bの他の構成を示す要部上面図である。図13は、図12におけるAA’断面図である。図14は、図12におけるBB’断面図である。   The magnetic laminated film may be formed not on the entire side surface of the wiring but on a part thereof. For example, in the second embodiment, a part of the wiring after the process is covered with a resist and milled to remove the magnetic laminated film on the upper surface of the wiring and leave it on the side surface. FIG. 12 is a top view of relevant parts showing another configuration of such wiring and YOKE 20b. FIG. 13 is a cross-sectional view along AA ′ in FIG. 12. 14 is a cross-sectional view taken along the line BB ′ in FIG.

図12において、領域26は、レジストで覆ったため、YOKE20bの上面が除去されていない領域である。その断面AA’は、図13に示すように、図8と同様の形状である。一方、図12において、領域26は、レジストで覆っていなかったため、YOKE20bの上面が除去された領域である。その断面BB’は、図14に示すように、図8において、上部を削除した形状である。例えば、下方に磁気抵抗記憶素子60のある領域について、領域26のようにすることで、磁気抵抗記憶素子60に効率的に磁場を印加することができる。   In FIG. 12, a region 26 is a region where the upper surface of the YOKE 20b is not removed because it is covered with a resist. The cross section AA 'has the same shape as that of FIG. 8, as shown in FIG. On the other hand, in FIG. 12, since the area | region 26 was not covered with the resist, it is an area | region from which the upper surface of YOKE20b was removed. As shown in FIG. 14, the cross section BB 'has a shape in which the upper part is deleted in FIG. For example, a magnetic field can be efficiently applied to the magnetoresistive memory element 60 by making the area having the magnetoresistive memory element 60 below the area 26.

(第3の実施の形態)
本発明の磁性体装置及び磁気記憶装置の第3の実施の形態について、添付図面を参照して説明する。図3、図4に示す磁性体装置の第3の実施の形態の構成を示す要部断面図及び要部平面図は、第1の実施の形態と同様であるので、その説明を省略する。
(Third embodiment)
A third embodiment of the magnetic device and magnetic storage device of the present invention will be described with reference to the accompanying drawings. The principal part sectional view and the principal part plan view showing the configuration of the third embodiment of the magnetic device shown in FIG. 3 and FIG. 4 are the same as those of the first embodiment, and the description thereof will be omitted.

次に、本発明の磁性体装置及び磁気記憶装置の第3の実施の形態について具体的に説明する。
図9は、本発明の磁性体装置を適用した磁気記憶装置の第3の実施の形態の構成を示す概略回路ブロック図である。図10は、本発明の磁性体装置としてのメモリセルの第3の実施の形態の構成を示す要部断面図である。図11は、本発明の磁性体装置を適用した磁気記憶装置の第3の実施の形態のメモリアレイ主要部平面図である。ただし、図11において、選択トランジスタ65、66やワード線50a、50b、50c、ビット線51dは図示を省略している。
Next, a third embodiment of the magnetic device and the magnetic storage device of the present invention will be specifically described.
FIG. 9 is a schematic circuit block diagram showing the configuration of the third embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. FIG. 10 is a fragmentary cross-sectional view showing the configuration of the third embodiment of the memory cell as the magnetic device of the present invention. FIG. 11 is a plan view of the main part of the memory array of the third embodiment of the magnetic memory device to which the magnetic device of the present invention is applied. However, in FIG. 11, the selection transistors 65 and 66, the word lines 50a, 50b, and 50c, and the bit line 51d are not shown.

まず、図9を参照して回路構成について説明する。磁気記憶装置30aは、磁気ランダムアクセスメモリである。磁気記憶装置30aは、複数のワード線50a、複数のワード線50b、複数のワード線50c、複数のビット線51c、複数のビット線51d、複数のメモリセル90、ワード制御回路144、書き込み制御回路141、書き込み終端回路143、ビット線制御回路57、ビット制御回路145、センスアンプ59を具備する。   First, the circuit configuration will be described with reference to FIG. The magnetic storage device 30a is a magnetic random access memory. The magnetic storage device 30a includes a plurality of word lines 50a, a plurality of word lines 50b, a plurality of word lines 50c, a plurality of bit lines 51c, a plurality of bit lines 51d, a plurality of memory cells 90, a word control circuit 144, and a write control circuit. 141, a write termination circuit 143, a bit line control circuit 57, a bit control circuit 145, and a sense amplifier 59.

複数のワード線50aは、X方向(第1方向)に延在している。ワード線50aは、一端を書き込み制御回路141に、他端をメモリセル90の選択トランジスタ66のソース/ドレインにそれぞれ接続されている。ワード線50aは、その延在方向(X方向)に沿って並ぶメモリセル90(選択トランジスタ66)で共有される。複数のワード線50bは、X方向に延在している。ワード線50bは、一端をメモリセル90の選択トランジスタ65のゲートに、他端をワード制御回路144にそれぞれ接続されている。ワード線50bは、その延在方向(X方向)に沿って並ぶメモリセル90(選択トランジスタ65)で共有される。複数のワード線50cは、X方向に延在している。ワード線50cは、一端をメモリセル90の選択トランジスタ65のソース/ドレインに、他端を書き込み終端回路143にそれぞれ接続されている。ワード線50cは、その延在方向(X方向)に沿って並ぶメモリセル90(選択トランジスタ65)で共有される。   The plurality of word lines 50a extend in the X direction (first direction). The word line 50 a has one end connected to the write control circuit 141 and the other end connected to the source / drain of the selection transistor 66 of the memory cell 90. The word line 50a is shared by the memory cells 90 (select transistor 66) arranged along the extending direction (X direction). The plurality of word lines 50b extend in the X direction. The word line 50 b has one end connected to the gate of the selection transistor 65 of the memory cell 90 and the other end connected to the word control circuit 144. The word line 50b is shared by the memory cells 90 (select transistor 65) arranged along the extending direction (X direction). The plurality of word lines 50c extend in the X direction. One end of the word line 50 c is connected to the source / drain of the selection transistor 65 of the memory cell 90, and the other end is connected to the write termination circuit 143. The word line 50c is shared by the memory cells 90 (select transistor 65) arranged along the extending direction (X direction).

複数のビット線51cは、Y方向(第1方向と直交する第2方向)に延在している。ビット線51cは、一端をビット線制御回路57に、他端をメモリセル90の磁気抵抗記憶素子64に接続されている。ビット線51cは、その延在方向(Y方向)に沿って並ぶメモリセル90(磁気抵抗記憶素子64)で共有される。複数のビット線51dは、Y方向に延在している。ビット線51dは、一端をメモリセル90の選択トランジスタ66のゲートに、他端をビット制御回路145にそれぞれ接続されている。ビット線51dは、その延在方向(Y方向)に沿って並ぶメモリセル90(選択トランジスタ66)で共有される。   The plurality of bit lines 51c extend in the Y direction (second direction orthogonal to the first direction). The bit line 51 c has one end connected to the bit line control circuit 57 and the other end connected to the magnetoresistive storage element 64 of the memory cell 90. The bit line 51c is shared by the memory cells 90 (magnetoresistance storage elements 64) arranged along the extending direction (Y direction). The plurality of bit lines 51d extend in the Y direction. The bit line 51d has one end connected to the gate of the selection transistor 66 of the memory cell 90 and the other end connected to the bit control circuit 145. The bit line 51d is shared by the memory cells 90 (select transistor 66) arranged along the extending direction (Y direction).

複数のメモリセル90は、複数のワード線50aと複数のビット線51cとの交点の各々に対応して設けられている。メモリセル90は、磁気抵抗記憶素子64と選択トランジスタ65、66とを備える。磁気抵抗記憶素子64は、ここでは、トンネル磁気抵抗(TMR)素子である。磁気抵抗記憶素子64のBASE86bは、X方向に延在している。磁気抵抗記憶素子64は二つの端子を有している。一方の端子はビット線51cに接続され、他方の端子はBASE86bに接続される。BASE86bの一端は選択トランジスタ65のソース/ドレインに接続される。選択トランジスタ65の他方のソース/ドレインはワード線50cを介して書き込み終端回路143に、ゲートはワード線50bを介してワード制御回路144に接続されている。BASE86bの他端は選択トランジスタ66のソース/ドレインに接続される。選択トランジスタ66の他方のソース/ドレインはワード線50aを介して書き込み制御回路141に、ゲートはビット線51dを介してビット制御回路145に接続されている。   The plurality of memory cells 90 are provided corresponding to the intersections of the plurality of word lines 50a and the plurality of bit lines 51c. The memory cell 90 includes a magnetoresistive storage element 64 and selection transistors 65 and 66. Here, the magnetoresistive memory element 64 is a tunnel magnetoresistive (TMR) element. The BASE 86b of the magnetoresistive storage element 64 extends in the X direction. The magnetoresistive memory element 64 has two terminals. One terminal is connected to the bit line 51c, and the other terminal is connected to the BASE 86b. One end of the BASE 86 b is connected to the source / drain of the selection transistor 65. The other source / drain of the selection transistor 65 is connected to the write termination circuit 143 via the word line 50c, and the gate is connected to the word control circuit 144 via the word line 50b. The other end of the BASE 86 b is connected to the source / drain of the selection transistor 66. The other source / drain of the selection transistor 66 is connected to the write control circuit 141 via the word line 50a, and the gate is connected to the bit control circuit 145 via the bit line 51d.

ワード制御回路144は、複数のワード線50bから選択ワード線50bを選択する。書き込み制御回路141は、書き込み動作時に、複数のワード線50aから選択ワード線50aを選択する。書き込み終端回路143は、書き込み動作時に複数のワード線50cを終端し、読み出し動作時複数のワード線50cを接地する。ビット線制御回路57は、読み出し動作時に、複数のビット線51cから選択ビット線51cを選択する。ビット制御回路145は、書き込み動作時に、複数のビット線51dから選択ビット線51dを選択する。センスアンプ59は、ビット線制御回路57に接続され、読み出し動作時に、ビット線制御回路57を介して取得したビット線電位と参照電位Vrefとを比較してデータ判別を行う。   The word control circuit 144 selects the selected word line 50b from the plurality of word lines 50b. The write control circuit 141 selects the selected word line 50a from the plurality of word lines 50a during the write operation. The write termination circuit 143 terminates the plurality of word lines 50c during the write operation and grounds the plurality of word lines 50c during the read operation. The bit line control circuit 57 selects the selected bit line 51c from the plurality of bit lines 51c during the read operation. The bit control circuit 145 selects the selected bit line 51d from the plurality of bit lines 51d during the write operation. The sense amplifier 59 is connected to the bit line control circuit 57, and performs data discrimination by comparing the bit line potential acquired via the bit line control circuit 57 with the reference potential Vref during a read operation.

次に、図10を参考にしてメモリセル90の磁気抵抗記憶素子64の構成について説明する。
磁気抵抗記憶素子64は、TMR素子である。下部電極としてのTa膜72、ピン層としてのNiFe膜73、PtMn膜74、CoFe膜75、Ru膜76及びCoFe膜77、トンネルバリア層としてのAlO膜98、フリー層としてのNiFe膜100、Ru膜101及びNiFe膜102、上部電極としてのTa膜80を備える。ここで、磁気抵抗記憶素子64の下部構造(NiFe膜73、PtMn膜74、CoFe膜75、Ru膜76、CoFe膜77、及び、Cu膜78)をBASE86bともいう。磁気抵抗記憶素子64は、機能体4に相当する。
Next, the configuration of the magnetoresistive storage element 64 of the memory cell 90 will be described with reference to FIG.
The magnetoresistive memory element 64 is a TMR element. Ta film 72 as a lower electrode, NiFe film 73 as a pin layer, PtMn film 74, CoFe film 75, Ru film 76 and CoFe film 77, AlO film 98 as a tunnel barrier layer, NiFe film 100 as a free layer, Ru A film 101, a NiFe film 102, and a Ta film 80 as an upper electrode are provided. Here, the lower structure of the magnetoresistive memory element 64 (NiFe film 73, PtMn film 74, CoFe film 75, Ru film 76, CoFe film 77, and Cu film 78) is also referred to as BASE 86b. The magnetoresistive storage element 64 corresponds to the functional body 4.

下部電極であるTa膜72は、その少なくとも一側面に磁性体積層膜としてのYOKE20cが設けられている。Ta膜72は、YOKE20b及びWビア70を介して選択トランジスタ65、66を含むトランジスタや、複数のワード線50a、(50b、)50cを含む配線が設けられた半導体基板(図示されず)と接続されている。上部電極であるTa膜80は、ビット線51cとしてのAlCu配線85と、Cuビア84を介して接続されている。   The Ta film 72, which is the lower electrode, is provided with YOKE 20c as a magnetic laminated film on at least one side surface thereof. The Ta film 72 is connected to a semiconductor substrate (not shown) provided with a transistor including the selection transistors 65 and 66 and a wiring including a plurality of word lines 50a, (50b,) 50c through the YOKE 20b and the W via 70. Has been. The Ta film 80 that is the upper electrode is connected to the AlCu wiring 85 as the bit line 51 c via the Cu via 84.

ここで、Ta膜72が導電体配線5に相当する。Ta膜72には、その磁気抵抗記憶素子64が設けられた面を除く三つの側面のうちの少なくとも一側面にYOKE20cが設けられている。YOKE20cは、Ta膜72に近い側から順にTa膜135、NiFe膜130、Ru膜131、NiFe膜132、Ru膜133、NiFe膜134の積層膜を含む。ここで、NiFe膜130は磁性体2に相当する。Ru膜131が反強磁性結合非磁性導電体3(非磁性導電体11)に相当する。NiFe膜132が磁性体2に相当する。Ta膜133が非磁性導電体11に相当する。NiFe膜134が磁性体2に相当する。   Here, the Ta film 72 corresponds to the conductor wiring 5. The Ta film 72 is provided with YOKE 20c on at least one of the three side surfaces excluding the surface on which the magnetoresistive storage element 64 is provided. The YOKE 20 c includes a stacked film of a Ta film 135, a NiFe film 130, a Ru film 131, a NiFe film 132, a Ru film 133, and a NiFe film 134 in order from the side close to the Ta film 72. Here, the NiFe film 130 corresponds to the magnetic body 2. The Ru film 131 corresponds to the antiferromagnetically coupled nonmagnetic conductor 3 (nonmagnetic conductor 11). The NiFe film 132 corresponds to the magnetic body 2. The Ta film 133 corresponds to the nonmagnetic conductor 11. The NiFe film 134 corresponds to the magnetic body 2.

続いて、図10を参考にしてメモリセルの製造方法について説明する。
まず、選択トランジスタ65、66を含むトランジスタや、複数のワード線50a、50b、50cを含む配線を半導体基板(図示されず)上に形成する。その後、その半導体基板上に、層間絶縁膜としてのSiO膜71を300nmの膜厚で形成する。そのSiO膜71の所定の位置にWビア70を形成する。次に、YOKE20b用として、膜厚5nmのTa膜135、膜厚10nmのNiFe膜130、膜厚0.8nmのRu膜131、膜厚20nmのNiFe膜132、膜厚0.8nmのRu膜133、膜厚10nmのNiFe膜134を、それぞれスパッタリング法により成膜する。更に、膜厚100nmのTa膜72、膜厚1nmのNiFe膜73、膜厚10nmのPtMn膜74、膜厚2nmのCoFe膜75、膜厚0.8nmのRu膜76、膜厚2nmのCoFe膜77、膜厚1.5nmのAlO膜98、膜厚3nmのNiFe膜100、膜厚2.1nmのRu膜101、膜厚3.5nmのNiFe膜102、膜厚30nmのTa膜80、及び、膜厚70nmのSiO膜81を、それぞれスパッタリング法により成膜する。ここで、Ru膜131、133はNiFe膜130、132、134が互いに反強磁性結合となる厚さとする。これによりNiFe膜130、134が一方向に、NiFe膜132がそれとは逆の方向にそれぞれ磁化する。NiFe膜130、134の合計磁化量とNiFe膜132の磁化量が等しくなるように厚さを設定することで、外部への漏れ磁場をほとんどなくすことが可能となる。なお、Ru膜76はCoFe膜75とCoFe膜77とが反強磁性結合となる膜厚とする。
Next, a method for manufacturing a memory cell will be described with reference to FIG.
First, transistors including select transistors 65 and 66 and wirings including a plurality of word lines 50a, 50b, and 50c are formed on a semiconductor substrate (not shown). Thereafter, a SiO 2 film 71 as an interlayer insulating film is formed with a film thickness of 300 nm on the semiconductor substrate. A W via 70 is formed at a predetermined position of the SiO 2 film 71. Next, for YOKE 20b, a Ta film 135 having a thickness of 5 nm, a NiFe film 130 having a thickness of 10 nm, a Ru film 131 having a thickness of 0.8 nm, a NiFe film 132 having a thickness of 20 nm, and a Ru film 133 having a thickness of 0.8 nm. A NiFe film 134 having a thickness of 10 nm is formed by sputtering. Furthermore, a Ta film 72 having a thickness of 100 nm, a NiFe film 73 having a thickness of 1 nm, a PtMn film 74 having a thickness of 10 nm, a CoFe film 75 having a thickness of 2 nm, a Ru film 76 having a thickness of 0.8 nm, and a CoFe film having a thickness of 2 nm. 77, a 1.5 nm thick AlO film 98, a 3 nm thick NiFe film 100, a 2.1 nm thick Ru film 101, a 3.5 nm thick NiFe film 102, a 30 nm thick Ta film 80, and A SiO 2 film 81 having a thickness of 70 nm is formed by sputtering. Here, the Ru films 131 and 133 are formed to have such thicknesses that the NiFe films 130, 132, and 134 are antiferromagnetically coupled to each other. As a result, the NiFe films 130 and 134 are magnetized in one direction, and the NiFe film 132 is magnetized in the opposite direction. By setting the thickness so that the total magnetization amount of the NiFe films 130 and 134 is equal to the magnetization amount of the NiFe film 132, it is possible to eliminate almost any leakage magnetic field to the outside. Note that the Ru film 76 has a thickness at which the CoFe film 75 and the CoFe film 77 are antiferromagnetically coupled.

続いて、フォトリソグラフィ技術によりTMR(磁気抵抗記憶素子64)の形状にレジストを形成し、レジスト以外の部分のSiO膜81を選択イオン加工技術により加工し、レジストをアッシングにより除去する。次に、SiO膜81パターンをマスクとしてTa膜80、NiFe膜79をミリングにより除去する。その後、全面に保護膜としてのSiN膜82を形成した後、BASE86b形状にレジストを形成し、SiN膜82、AlO膜98、CoFe膜77、Ru膜76、CoFe膜75、PtMn膜74、NiFe膜73、Ta膜72、NiFe膜134、Ru膜133、NiFe膜132、Ru膜131、NiFe膜130、Ta膜135を加工する。
以上の製造工程により、磁気抵抗記憶素子64を形成することができる。
Subsequently, a resist is formed in the shape of TMR (magnetoresistive memory element 64) by photolithography technology, the SiO 2 film 81 other than the resist is processed by selective ion processing technology, and the resist is removed by ashing. Next, the Ta film 80 and the NiFe film 79 are removed by milling using the SiO 2 film 81 pattern as a mask. Then, after forming a SiN film 82 as a protective film on the entire surface, a resist is formed in a BASE 86b shape, and a SiN film 82, an AlO film 98, a CoFe film 77, a Ru film 76, a CoFe film 75, a PtMn film 74, and a NiFe film. 73, Ta film 72, NiFe film 134, Ru film 133, NiFe film 132, Ru film 131, NiFe film 130, and Ta film 135 are processed.
The magnetoresistive memory element 64 can be formed by the above manufacturing process.

図11に示されるように、トンネルバリア層としてのAlO膜98、ピン層としてのCoFe膜77/Ru膜76/CoFe膜75/PtMn膜74/NiFe膜73、及び、下部電極としてのTa膜72を含むBASE86bは、ビット線51c(AlCu配線85)の延在方向(Y方向)に略垂直な方向(X方向)に長い長方形である。また、フリー層であるNiFe膜102、Ru膜101及びNiFe膜100は、BASE86b上に形成され、ビット線51cの延在方向(Y方向)にから45゜傾いた方向に長い楕円形である。BASE86bの一端はWビア70を介して選択トランジスタ65の拡散層65aに、他端は他のWビアを介して選択トランジスタ66の拡散層66aにそれぞれ接続されている。ただし、図11において、選択トランジスタ65、66の他の部分、ビット線51b、ワード線50a、50b、50c等は図示を省略している。   As shown in FIG. 11, an AlO film 98 as a tunnel barrier layer, a CoFe film 77 / Ru film 76 / CoFe film 75 / PtMn film 74 / NiFe film 73 as a pinned layer, and a Ta film 72 as a lower electrode. BASE86b including a rectangular shape that is long in the direction (X direction) substantially perpendicular to the extending direction (Y direction) of the bit line 51c (AlCu wiring 85). The NiFe film 102, the Ru film 101, and the NiFe film 100, which are free layers, are formed on the BASE 86b and have an elliptical shape that is long in a direction inclined by 45 ° from the extending direction (Y direction) of the bit line 51c. One end of the BASE 86b is connected to the diffusion layer 65a of the selection transistor 65 through the W via 70, and the other end is connected to the diffusion layer 66a of the selection transistor 66 through another W via. However, in FIG. 11, the other portions of the selection transistors 65 and 66, the bit line 51b, the word lines 50a, 50b, and 50c are not shown.

この後、全面に層間絶縁膜としてのSiO膜83をプラズマCVD法により形成する。その後、CMP技術により全面を平坦化する。続いて、フォトリソグラフィ技術とドライエッチング技術により、フリー層(NiFe膜102)上のSiO膜83、SiN膜82、及び、SiO膜81を貫通するビアホールを形成し、Cuビア84を形成する。その後、Ti膜(30nm)、AlCu膜(500nm)、及び、TiN膜(30nm)を積層し、フォトリソグラフィ技術とドライエッチング技術により加工して、ビット線51cとしてのAlCu配線85を形成する。Thereafter, a SiO 2 film 83 as an interlayer insulating film is formed on the entire surface by plasma CVD. Thereafter, the entire surface is flattened by a CMP technique. Subsequently, via holes penetrating the SiO 2 film 83, the SiN film 82, and the SiO 2 film 81 on the free layer (NiFe film 102) are formed by a photolithography technique and a dry etching technique, and a Cu via 84 is formed. . Thereafter, a Ti film (30 nm), an AlCu film (500 nm), and a TiN film (30 nm) are stacked and processed by a photolithography technique and a dry etching technique to form an AlCu wiring 85 as the bit line 51c.

次に、BASE86bのパターンの長辺方向に1000〜10000Oe程度の磁場を印加する。これにより、BASE86b下に設けられたYOKE20cの三つのNiFe膜130、132、134は磁場に沿った方向に向く。磁場をゼロに戻すと、NiFe膜130、134とNiFe膜132とは反強磁性結合しているため磁化方向が逆向きになろうとする。BASE86bのパターン(下部配線Ta膜72)は延在方向に長い長方形であるから、YOKE20cも長い長方形形状を有する。そのため、YOKE20cでは形状異方性により延在方向に容易軸が形成されている。また、NiFe膜130、134とNiFe膜132とは磁化量が等しいが、NiFe膜130、134は二つに分断されているため異方性磁界が小さい。よって、NiFe膜132が印加磁場方向に近い長辺方向軸に向いて安定し、NiFe膜130、134は逆方向に向いて安定する。これによりYOKE20cの磁化方向を所望の方向に設定することができる。
以上により、メモリセルを製造することができる。
Next, a magnetic field of about 1000 to 10000 Oe is applied in the long side direction of the BASE 86 b pattern. As a result, the three NiFe films 130, 132, and 134 of the YOKE 20c provided under the BASE 86b are oriented in the direction along the magnetic field. When the magnetic field is returned to zero, since the NiFe films 130 and 134 and the NiFe film 132 are antiferromagnetically coupled, the magnetization direction tends to be reversed. Since the pattern of the BASE 86b (the lower wiring Ta film 72) is a long rectangle in the extending direction, the YOKE 20c also has a long rectangular shape. Therefore, in YOKE 20c, an easy axis is formed in the extending direction due to shape anisotropy. The NiFe films 130 and 134 and the NiFe film 132 have the same amount of magnetization, but since the NiFe films 130 and 134 are divided into two, the anisotropic magnetic field is small. Therefore, the NiFe film 132 is stabilized toward the long side direction axis close to the applied magnetic field direction, and the NiFe films 130 and 134 are stabilized toward the opposite direction. Thereby, the magnetization direction of YOKE20c can be set to a desired direction.
Thus, a memory cell can be manufactured.

次に、図9を参照してメモリセルの動作方法について説明する。まず、書き込み方法を説明する。
ワード制御回路144が複数のワード線50bから選択ワード線50bを選択する。それにより、選択ワード線50b上の選択トランジスタ65がオンになる。ビット制御回路145が複数のビット線51dから選択ビット線51dを選択する。それにより、選択ビット線51d上の選択トランジスタ66がオンになる。その結果、選択ワード線50b及び選択ビット線51dとが交差する位置のメモリセル90(選択セル)においてのみ、選択トランジスタ65、66の両方がオンになる。書き込み制御回路141が複数のワード線50aから選択ワード線50aを選択する。書き込み終端回路143が複数のワード線50Cから選択ワード線50cを選択する。選択ワード線50a及び選択ワード線50cは、いずれも選択セルに接続されたものが選択されている。書き込み制御回路141と書き込み終端回路143との間に電位差を設けることで、選択セルのBASE86bにのみ書込み電流を流すことができる。BASE86bに流れる書込み電流による磁界は、YOKE20cに集められ、フリー層(NiFe膜102、Ru膜101及びFiFe膜100)に効率的に印加される。フリー層は、BASE86bを流れる書込み電流に対して傾いて配置されているため、その書込み電流のみで磁化反転が可能である。
Next, an operation method of the memory cell will be described with reference to FIG. First, the writing method will be described.
The word control circuit 144 selects the selected word line 50b from the plurality of word lines 50b. Thereby, the selection transistor 65 on the selected word line 50b is turned on. The bit control circuit 145 selects the selected bit line 51d from the plurality of bit lines 51d. Thereby, the selection transistor 66 on the selected bit line 51d is turned on. As a result, both the selection transistors 65 and 66 are turned on only in the memory cell 90 (selected cell) at the position where the selected word line 50b and the selected bit line 51d intersect. The write control circuit 141 selects the selected word line 50a from the plurality of word lines 50a. The write termination circuit 143 selects the selected word line 50c from the plurality of word lines 50C. Both the selected word line 50a and the selected word line 50c are connected to the selected cell. By providing a potential difference between the write control circuit 141 and the write termination circuit 143, a write current can be supplied only to the BASE 86b of the selected cell. The magnetic field due to the write current flowing through the BASE 86b is collected in the YOKE 20c and efficiently applied to the free layers (NiFe film 102, Ru film 101, and FiFe film 100). Since the free layer is arranged to be inclined with respect to the write current flowing through the BASE 86b, the magnetization can be reversed only by the write current.

次に、読み出し方法について説明する。
ワード制御回路144が複数のワード線50bから選択ワード線50bを選択する。それにより、読み出すメモリセル52(選択セル)の選択トランジスタ65がオン状態になる。書き込み終端回路143が複数のワード線50cから選択ワード線50cを選択する。そのとき、書き込み終端回路143は、選択ワード線50cを接地電位にする。ビット線制御回路57は、複数のビット線51cから選択ビット線15cを選択する。ビット線制御回路57により選択ビット線50cに電圧を印加すると、選択ビット線51c、磁気抵抗記憶素子64、選択トランジスタ65、選択ビット線50c及び接地(書き込み終端回路143)の経路に読み出し電流が流れる。その読み出し電流の大きさは、読み出すメモリセル90の磁気抵抗記憶素子64の抵抗値(記憶されたデータの値)に依存して異なる。ビット線制御回路57は、この読み出し電流の電流値を電圧に変換し、センス電圧Vsとしてセンスアンプ59に出力する。センスアンプ59には、データの値(「0」及び「1」)により出力される電圧(V0及びV1)の中間値をVrefとして与える。センスアンプ59は、このVrefとVsとの比較により、メモリセル90に書き込まれていたデータ(「0」及び「1」のいずれか)を判別する。
Next, a reading method will be described.
The word control circuit 144 selects the selected word line 50b from the plurality of word lines 50b. As a result, the select transistor 65 of the memory cell 52 (selected cell) to be read is turned on. The write termination circuit 143 selects the selected word line 50c from the plurality of word lines 50c. At that time, the write termination circuit 143 sets the selected word line 50c to the ground potential. The bit line control circuit 57 selects the selected bit line 15c from the plurality of bit lines 51c. When a voltage is applied to the selected bit line 50c by the bit line control circuit 57, a read current flows through a path of the selected bit line 51c, the magnetoresistive storage element 64, the selection transistor 65, the selected bit line 50c, and the ground (write termination circuit 143). . The magnitude of the read current varies depending on the resistance value (value of stored data) of the magnetoresistive storage element 64 of the memory cell 90 to be read. The bit line control circuit 57 converts the current value of the read current into a voltage and outputs the voltage to the sense amplifier 59 as the sense voltage Vs. To the sense amplifier 59, an intermediate value of voltages (V0 and V1) output by data values (“0” and “1”) is given as Vref. The sense amplifier 59 determines the data (either “0” or “1”) written in the memory cell 90 by comparing Vref and Vs.

なお、上記実施の形態において、ワード線を下側(半導体基板側)、ビット線を上側として説明をしている。しかし、本発明はそれに限定されることは無く、ビット線とワード線との位置関係が逆であっても良い。   In the above embodiment, the word line is described as the lower side (semiconductor substrate side) and the bit line is described as the upper side. However, the present invention is not limited to this, and the positional relationship between the bit line and the word line may be reversed.

本実施の形態によれば、BASEに設けられたYOKEにおいても、所望の方向にYOKEの磁化方向を設定でき、かつ特性ばらつきの原因となるYOKE端部からの漏れ磁場の抑制が可能である。これにより、YOKEの磁気特性のばらつきが小さくなり歩留まりの良い磁性体記憶装置を得ることが可能となる。   According to the present embodiment, even in the YOKE provided in the BASE, the magnetization direction of the YOKE can be set in a desired direction, and the leakage magnetic field from the YOKE end that causes the characteristic variation can be suppressed. As a result, variation in magnetic properties of YOKE is reduced, and a magnetic storage device with a good yield can be obtained.

以上の実施の形態では、YOKE内に三層までの磁性体層がある場合を示している。しかし、本発明はそれに限定されることは無く、四層以上で構成することも可能である。それぞれの磁性体層は磁性体層間に挿入された非磁性導電体層を介して反強磁性結合もしくは強磁性結合させ、どの層を反強磁性結合にするか、強磁性結合にするかは本発明の技術思想に反しない限り任意である。   In the above embodiment, the case where there are up to three magnetic layers in YOKE is shown. However, the present invention is not limited to this, and can be configured with four or more layers. Each magnetic layer is antiferromagnetically coupled or ferromagnetically coupled via a nonmagnetic conductor layer inserted between the magnetic layers. It is optional as long as it is not contrary to the technical idea of the invention.

以上説明したように、本発明によれば、配線に形成したYOKEからの漏れ磁場を抑制することで特性ばらつきの小さい磁性体装置を得ることができ、これにより歩留まりの良い磁性体装置を提供することができる。   As described above, according to the present invention, it is possible to obtain a magnetic device having a small characteristic variation by suppressing the leakage magnetic field from YOKE formed in the wiring, thereby providing a magnetic device having a high yield. be able to.

なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記各実施の形態において、技術的矛盾が発生しない限り、その技術の一部を他の実施の形態に利用することが可能である。   Note that the present invention is not limited to the above-described embodiments, and it is obvious that the embodiments can be appropriately changed within the scope of the technical idea of the present invention. In each of the above embodiments, a part of the technology can be used for other embodiments as long as no technical contradiction occurs.

本発明により、YOKEを有する配線の途中及び配線の端部において磁界の発生が抑制された磁性体装置及び磁気記憶装置を提供できる。TMR素子間の特性のばらつきを抑制して製造歩留まりを向上でき、製造コストを削減することが可能な磁性体装置及び磁気記憶装置を提供できる。   According to the present invention, it is possible to provide a magnetic body device and a magnetic memory device in which generation of a magnetic field is suppressed in the middle of the wiring having YOKE and at the end of the wiring. It is possible to provide a magnetic device and a magnetic storage device that can improve the manufacturing yield by suppressing variation in characteristics between TMR elements and reduce the manufacturing cost.

Claims (9)

一方向に長い導電体の配線の少なくとも一つの面に対面して、前記配線に沿って設けられた磁性体積層膜と、
前記配線に流れる電流で誘起される磁場との相互作用により機能を具現化する機能体と
を具備し、
前記磁性体積層膜は、
複数の磁性体層と、
前記複数の磁性体層の各々の間に設けられた少なくとも一つの非磁性導電体層と
を備え、
前記非磁性導電体層が両側の磁性体層を強磁性結合又は反強磁性結合させ、
前記非磁性導電体層の少なくとも一つが両側の磁性体層を反強磁性結合させ、
前記複数の磁性体層の磁化量の総和がほぼゼロであり、
前記複数の磁性体層のうち、第1方向に向く磁性体層群の異方性磁界の大きさと前記第1方向と逆の第2方向に向く磁性体層群の異方性磁界の大きさとが異なる
磁性体装置。
A magnetic layered film provided along the wiring, facing at least one surface of the wiring of the conductor long in one direction,
A functional body that realizes a function by interaction with a magnetic field induced by a current flowing in the wiring,
The magnetic laminate film is
A plurality of magnetic layers;
And at least one nonmagnetic conductor layer provided between each of the plurality of magnetic layers,
The non-magnetic conductor layer ferromagnetically or antiferromagnetically couples the magnetic layers on both sides;
At least one of the nonmagnetic conductor layers antiferromagnetically couples the magnetic layers on both sides;
The total amount of magnetization of the plurality of magnetic layers is substantially zero,
Of the plurality of magnetic layers, the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the first direction and the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the second direction opposite to the first direction The magnetic device is different.
請求の範囲1に記載の磁性体装置において、
前記複数の磁性体層は、二層の磁性体層であり、
前記二層の磁性体層は、互いに異なる材料又は互いに異なる組成比の材料を用いている
磁性体装置。
In the magnetic body device according to claim 1,
The plurality of magnetic layers are two magnetic layers,
The two magnetic layers are made of different materials or materials having different composition ratios.
請求の範囲1に記載の磁性体装置において、
前記複数の磁性体層は、三層以上である
磁性体装置。
In the magnetic body device according to claim 1,
The plurality of magnetic layers are three or more layers.
請求の範囲1乃至3のいずれか一項に記載の磁性体装置において、
前記配線に電流を流したとき、前記配線における前記磁性体積層膜がない側の磁場が、前記磁性体積層膜が設けられなていない場合の前記側の磁場と比較して大きい
磁性体装置。
In the magnetic body device according to any one of claims 1 to 3,
A magnetic body device in which when a current is passed through the wiring, the magnetic field on the side without the magnetic layered film in the wiring is larger than the magnetic field on the side when the magnetic layered film is not provided.
請求の範囲1乃至4のいずれか一項に記載の磁性体装置において、
前記磁性体積層膜は、
前記機能体の位置に対応した前記配線上の領域において、前記配線の複数の面に対面して設けられ、
前記機能体の位置に対応した前記配線上の領域以外の領域において、前記配線の複数の面以下の面に対面して設けられる
磁性体装置。
In the magnetic body device according to any one of claims 1 to 4,
The magnetic laminate film is
In the area on the wiring corresponding to the position of the functional body, provided facing a plurality of surfaces of the wiring,
A magnetic device provided in a region other than the region on the wiring corresponding to the position of the functional body so as to face a plurality of surfaces below the plurality of surfaces of the wiring.
請求の範囲1乃至5のいずれか一項に記載の磁性体装置において、
前記機能体は、
磁化の向きが固定されたピン層と、
複数の磁性体層が非磁性層を介して積層された積層磁性層及び単層の磁性層のいずれかであるフリー層と、
前記ピン層と前記フリー層との間に設けられ絶縁層及び非磁性層のいずれかである中間層と、
を備え、
前記ピン層の磁化方向と前記フリー層の磁化方向との相対的な関係により、情報が記憶される
磁性体装置。
In the magnetic body device according to any one of claims 1 to 5,
The functional body is
A pinned layer with a fixed magnetization direction;
A free layer that is either a laminated magnetic layer in which a plurality of magnetic layers are laminated via a nonmagnetic layer or a single magnetic layer;
An intermediate layer provided between the pinned layer and the free layer, which is one of an insulating layer and a nonmagnetic layer;
With
Information is stored by a relative relationship between the magnetization direction of the pinned layer and the magnetization direction of the free layer.
第1方向に延在する複数の第1配線と、
第2方向に延在する複数の第2配線と、
前記複数の第1配線と前記複数の第2配線との交点の各々に対応して設けられ、対応する前記第1配線に一端を接続された複数の磁性体装置と
を具備し、
前記複数の磁性体装置の各々は、
前記第1配線の少なくとも一つの面に対面して、前記第1配線に沿って設けられた磁性体積層膜と、
前記第1配線に流れる電流で誘起される磁場との相互作用により情報を記憶する磁性体装置と
を具備し、
前記磁性体積層膜は、
複数の磁性体層と、
前記複数の磁性体層の各々の間に設けられた少なくとも一つの非磁性導電体層と
を備え、
前記非磁性導電体層が両側の磁性体層同士を強磁性結合又は反強磁性結合させ、
前記非磁性導電体層の少なくとも一つが両側の磁性体層を反強磁性結合させ、
前記複数の磁性体層の磁化量の総和がほぼゼロであり、
前記複数の磁性体層のうち、第1方向に向く磁性体層群の異方性磁界の大きさと前記第1方向と逆の第2方向に向く磁性体層群の異方性磁界の大きさとが異なる
磁気記憶装置。
A plurality of first wires extending in a first direction;
A plurality of second wirings extending in the second direction;
A plurality of magnetic devices provided corresponding to each of the intersections of the plurality of first wirings and the plurality of second wirings and having one end connected to the corresponding first wiring;
Each of the plurality of magnetic devices is
A magnetic layered film provided along the first wiring so as to face at least one surface of the first wiring;
A magnetic device that stores information by interaction with a magnetic field induced by a current flowing in the first wiring,
The magnetic laminate film is
A plurality of magnetic layers;
And at least one nonmagnetic conductor layer provided between each of the plurality of magnetic layers,
The non-magnetic conductor layer ferromagnetically couples or antiferromagnetically couples the magnetic layers on both sides;
At least one of the nonmagnetic conductor layers antiferromagnetically couples the magnetic layers on both sides;
The total amount of magnetization of the plurality of magnetic layers is substantially zero,
Of the plurality of magnetic layers, the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the first direction and the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the second direction opposite to the first direction Different magnetic storage devices.
第1方向に延在する複数の第1配線と、
第2方向に延在する複数の第2配線と、
前記複数の第1配線と前記複数の第2配線との交点の各々に対応して設けられ、対応する前記第2配線に一端を接続された複数の磁性体装置と
を具備し、
前記複数の磁性体装置の各々は、
前記第1配線に接続された内部配線の少なくとも一つの面に対面して、前記内部配線に沿って設けられた磁性体積層膜と、
前記内部配線に流れる電流で誘起される磁場との相互作用により情報を記憶する磁性体装置と
を具備し、
前記磁性体積層膜は、
複数の磁性体層と、
前記複数の磁性体層の各々の間に設けられた少なくとも一つの非磁性導電体層と
を備え、
前記非磁性導電体層が両側の磁性体層同士を強磁性結合又は反強磁性結合させ、
前記非磁性導電体層の少なくとも一つが両側の磁性体層を反強磁性結合させ、
前記複数の磁性体層の磁化量の総和がほぼゼロであり、
前記複数の磁性体層のうち、第1方向に向く磁性体層群の異方性磁界の大きさと前記第1方向と逆の第2方向に向く磁性体層群の異方性磁界の大きさとが異なる
磁気記憶装置。
A plurality of first wires extending in a first direction;
A plurality of second wirings extending in the second direction;
A plurality of magnetic devices provided corresponding to each of the intersections of the plurality of first wirings and the plurality of second wirings, and having one end connected to the corresponding second wiring;
Each of the plurality of magnetic devices is
A magnetic layered film provided along the internal wiring facing at least one surface of the internal wiring connected to the first wiring;
A magnetic device that stores information by interaction with a magnetic field induced by a current flowing in the internal wiring,
The magnetic laminate film is
A plurality of magnetic layers;
And at least one nonmagnetic conductor layer provided between each of the plurality of magnetic layers,
The non-magnetic conductor layer ferromagnetically couples or antiferromagnetically couples the magnetic layers on both sides;
At least one of the nonmagnetic conductor layers antiferromagnetically couples the magnetic layers on both sides;
The total amount of magnetization of the plurality of magnetic layers is substantially zero,
Of the plurality of magnetic layers, the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the first direction and the magnitude of the anisotropic magnetic field of the magnetic layer group facing in the second direction opposite to the first direction Different magnetic storage devices.
請求の範囲7又は8に記載の磁性体装置において、
前記磁性体装置は、
磁化の向きが固定されたピン層と、
複数の磁性体層が非磁性層を介して積層された積層磁性層及び単層の磁性層のいずれかであるフリー層と、
前記ピン層と前記フリー層との間に設けられ絶縁層及び非磁性層のいずれかである中間層と、
を備え、
前記ピン層の磁化方向と前記フリー層の磁化方向との相対的な関係により、情報が記憶される
磁性体装置。
In the magnetic body device according to claim 7 or 8,
The magnetic device is:
A pinned layer with a fixed magnetization direction;
A free layer that is either a laminated magnetic layer in which a plurality of magnetic layers are laminated via a nonmagnetic layer or a single magnetic layer;
An intermediate layer provided between the pinned layer and the free layer, which is one of an insulating layer and a nonmagnetic layer;
With
Information is stored by a relative relationship between the magnetization direction of the pinned layer and the magnetization direction of the free layer.
JP2009502475A 2007-03-07 2008-01-18 Magnetic body device and magnetic storage device Active JP5163638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009502475A JP5163638B2 (en) 2007-03-07 2008-01-18 Magnetic body device and magnetic storage device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007057840 2007-03-07
JP2007057840 2007-03-07
PCT/JP2008/050620 WO2008108111A1 (en) 2007-03-07 2008-01-18 Magnetic body device and magnetic storage device
JP2009502475A JP5163638B2 (en) 2007-03-07 2008-01-18 Magnetic body device and magnetic storage device

Publications (2)

Publication Number Publication Date
JPWO2008108111A1 JPWO2008108111A1 (en) 2010-06-10
JP5163638B2 true JP5163638B2 (en) 2013-03-13

Family

ID=39738007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502475A Active JP5163638B2 (en) 2007-03-07 2008-01-18 Magnetic body device and magnetic storage device

Country Status (2)

Country Link
JP (1) JP5163638B2 (en)
WO (1) WO2008108111A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154770B2 (en) 2018-01-31 2022-10-18 株式会社豊田自動織機 Water injection device for water jet loom

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048240A (en) * 2019-09-18 2021-03-25 キオクシア株式会社 Magnetic memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128011A (en) * 2002-09-30 2004-04-22 Toshiba Corp Magnetic memory
JP2004140091A (en) * 2002-10-16 2004-05-13 Toshiba Corp Magnetic random access memory
WO2004114409A1 (en) * 2003-06-20 2004-12-29 Nec Corporation Magnetic random access memory
JP2005072139A (en) * 2003-08-21 2005-03-17 Sony Corp Magnetic storage and its manufacturing method
JP2006134363A (en) * 2002-07-29 2006-05-25 Nec Corp Magnetic random access memory
JP2006339262A (en) * 2005-05-31 2006-12-14 Tdk Corp Magnetic memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134363A (en) * 2002-07-29 2006-05-25 Nec Corp Magnetic random access memory
JP2004128011A (en) * 2002-09-30 2004-04-22 Toshiba Corp Magnetic memory
JP2004140091A (en) * 2002-10-16 2004-05-13 Toshiba Corp Magnetic random access memory
WO2004114409A1 (en) * 2003-06-20 2004-12-29 Nec Corporation Magnetic random access memory
JP2005072139A (en) * 2003-08-21 2005-03-17 Sony Corp Magnetic storage and its manufacturing method
JP2006339262A (en) * 2005-05-31 2006-12-14 Tdk Corp Magnetic memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154770B2 (en) 2018-01-31 2022-10-18 株式会社豊田自動織機 Water injection device for water jet loom

Also Published As

Publication number Publication date
JPWO2008108111A1 (en) 2010-06-10
WO2008108111A1 (en) 2008-09-12

Similar Documents

Publication Publication Date Title
JP6280195B1 (en) Magnetic memory
JP3942930B2 (en) Tunnel junction memory cell
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
JP5201539B2 (en) Magnetic random access memory
US20100193890A1 (en) Magnetic domain wall random access memory
JP5447596B2 (en) Magnetic random access memory and operation method thereof
KR20080070597A (en) Magnetoresistive element and magnetic memory
CN102918649B (en) The method of magnetic RAM equipment and production magnetic RAM equipment
JP2005116888A (en) Magnetic memory
JP2003007982A (en) Magnetic storage device and method of designing the same
JP2003332535A (en) Semiconductor storage device
JP5146846B2 (en) Magnetic memory cell and magnetic random access memory
JP2012028489A (en) Magnetic storage device
JP2006332527A (en) Magnetic storage element
US8599605B2 (en) Magnetic storage device
JP4900647B2 (en) Magnetic random access memory
JP5163638B2 (en) Magnetic body device and magnetic storage device
JP5445029B2 (en) Magnetoresistive element and domain wall random access memory
JP5625380B2 (en) Magnetoresistive memory element and magnetic random access memory
JP2004296858A (en) Magnetic memory element and magnetic memory device
JP2004311513A (en) Magnetic memory device and its manufacturing method
US8675399B2 (en) Magnetic unit and magnetic storage device
JP5224126B2 (en) Magnetoresistive element and magnetic storage device
JPWO2009044609A1 (en) Magnetoresistive memory element, magnetoresistive memory device and method of operating magnetoresistive memory device
WO2009122995A1 (en) Magnetoresistive storage device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150