JP2007123829A - Semiconductor epitaxial wafer and method for manufacturing same - Google Patents

Semiconductor epitaxial wafer and method for manufacturing same Download PDF

Info

Publication number
JP2007123829A
JP2007123829A JP2006194469A JP2006194469A JP2007123829A JP 2007123829 A JP2007123829 A JP 2007123829A JP 2006194469 A JP2006194469 A JP 2006194469A JP 2006194469 A JP2006194469 A JP 2006194469A JP 2007123829 A JP2007123829 A JP 2007123829A
Authority
JP
Japan
Prior art keywords
substrate
orientation flat
semiconductor epitaxial
epitaxial wafer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006194469A
Other languages
Japanese (ja)
Inventor
Shigeyoshi Sato
薫由 佐藤
Ryoji Suzuki
良治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006194469A priority Critical patent/JP2007123829A/en
Publication of JP2007123829A publication Critical patent/JP2007123829A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To cleanly maintain the orientation flat of a mirror finished surface without a process that forms and removes a new protective film in growing an epitaxial layer on a substrate. <P>SOLUTION: A semiconductor epitaxial wafer comprising the substrate 1 having the orientation flat 2 formed by cleavage and a semiconductor epitaxial layer formed on the substrate 1, the epitaxial layer is formed on the substrate 1 with both ends 2a of the orientation flat 2 of the substrate 1 covered with a coating member 15 extended up to a region in a predetermined distance inwardly of the substrate, and an ungrown section where the epitaxial layer is not formed is present at both ends 2a of the orientation flat 2 when the coating member 15 is removed from the substrate 1. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体エピタキシャルウェハ及びその製造方法に関するものである。   The present invention relates to a semiconductor epitaxial wafer and a method for manufacturing the same.

半導体装置、例えば化合物半導体レーザー素子を作成するには、GaAsなどの半導体基板に、MOVPE(有機金属気相成長)法やMBE(分子線エピタキシー)法などの気相成長法を用いて、所望の組成、厚さの化合物半導体結晶を順次エピタキシャル成長させてエピタキシャルウェハを作製する。このエピタキシャルウェハを劈開面に沿ってチップに切り出し、エッチング、電極形成などの素子形成プロセスを経て、半導体レーザー素子を作成する。   In order to fabricate a semiconductor device, for example, a compound semiconductor laser element, a vapor phase growth method such as MOVPE (metal organic vapor phase epitaxy) or MBE (molecular beam epitaxy) is used on a semiconductor substrate such as GaAs. Epitaxial wafers are produced by sequentially epitaxially growing compound semiconductor crystals of composition and thickness. The epitaxial wafer is cut into chips along the cleavage plane, and a semiconductor laser element is formed through an element formation process such as etching and electrode formation.

この半導体レーザー素子のエピタキシャル結晶成長に用いる基板は、一般に、基板の結晶方位を示すために、オリエンテーションフラット(OF)と呼ばれる短い線分を有している。図7に、このようなオリエンテーションフラット2を有するGaAsの基板1を示す。なお、ダイヤモンド構造をとるSi基板の場合は表裏の区別がないが、閃亜鉛鉱構造をとるGaAs基板の場合は表裏で結晶メサ形状が異なるので、劈開面を示すオリエンテーションフラット(OF)2の他に、それに直角に面の向きを示すためのインデックスフラット(IF)3を付ける。   A substrate used for epitaxial crystal growth of this semiconductor laser element generally has a short line segment called an orientation flat (OF) in order to indicate the crystal orientation of the substrate. FIG. 7 shows a GaAs substrate 1 having such an orientation flat 2. In the case of a Si substrate having a diamond structure, there is no distinction between the front and the back, but in the case of a GaAs substrate having a zinc blende structure, the crystal mesa shape differs between the front and back, so that the orientation flat (OF) 2 showing the cleavage plane Is attached with an index flat (IF) 3 for indicating the direction of the surface at right angles thereto.

このオリエンテーションフラット2は、円形基板の周辺の一部を特定の結晶面で自然劈開して一定長さの弦とし、その弦の自然劈開に沿った面を露出させることで形成される。結晶の劈開面をオリエンテーションフラットとする理由は、半導体レーザー素子などでは、共振面が良好な平坦度を有する必要があり、結晶方位の判別や位置合わせ、焦点合わせ等の理由から、その基準面として劈開面が必要となる。そこで、半導体レーザー素子を製作する場合、基板上にエピタキシャル層等を形成した後、正確に劈開面に沿ってチップに切り出す必要があり、劈開面で形成されたオリエンテーションフラットを基準とし、マスク合わせ又は角度合わせを行うことが重要となるからである。   This orientation flat 2 is formed by naturally cleaving a part of the periphery of the circular substrate with a specific crystal plane to form a string of a certain length and exposing the surface along the natural cleavage of the string. The reason why the cleavage plane of the crystal is oriented flat is that, in a semiconductor laser element or the like, the resonant surface needs to have good flatness, and it is used as a reference plane for reasons such as crystal orientation discrimination, alignment, and focusing. A cleavage plane is required. Therefore, when manufacturing a semiconductor laser device, after forming an epitaxial layer or the like on the substrate, it is necessary to accurately cut into a chip along the cleavage plane, and with reference to the orientation flat formed on the cleavage plane, mask alignment or This is because it is important to adjust the angle.

ところで、上記半導体レーザー素子の形成プロセスにおいて結晶方位を厳密に定めるためには、基板上に気相成長法によりIII−V族化合物半導体のエピタキシャル層を成長した後においても、オリエンテーションフラット(OF)が清浄で鏡面の劈開面を保っている必要がある。   By the way, in order to determine the crystal orientation strictly in the formation process of the semiconductor laser device, the orientation flat (OF) is formed even after the epitaxial layer of the III-V compound semiconductor is grown on the substrate by the vapor phase growth method. It must be clean and have a mirrored cleavage plane.

しかし、従来では、エピタキシャル成長時に原料がオリエンテーションフラット部分にも接触して結晶が形成されてしまい、エピタキシャル成長後にも清浄で鏡面のオリエンテーションフラット部を得ることが困難であった。   However, conventionally, the raw material comes into contact with the orientation flat portion during epitaxial growth to form crystals, and it is difficult to obtain a clean and mirror-oriented orientation flat portion even after epitaxial growth.

そこで、この問題を解決する手段として、基板(ウェハ)のオリエンテーションフラットの周辺部分に保護膜を形成した状態で、エピタキシャル層を成長する方法が提案されている(例えば、特許文献1参照)。   Therefore, as a means for solving this problem, a method of growing an epitaxial layer in a state where a protective film is formed around the orientation flat of the substrate (wafer) has been proposed (for example, see Patent Document 1).

この特許文献1では、まず、図8(a)の平面図、及び図8(b)の側面図に示すベアウェハ状態の円形のウェハ10を揃えて複数枚重ね合わせ、垂直もしくは斜めにした状態で、電子ビーム蒸着により、図8(c)に示すように、オリエンテーションフラット11周辺部分にSiO2膜から成る保護膜13を形成する。 In this patent document 1, first, in a state where a plurality of round wafers 10 in a bare wafer state shown in the plan view of FIG. 8A and the side view of FIG. Then, as shown in FIG. 8C, a protective film 13 made of a SiO 2 film is formed around the orientation flat 11 by electron beam evaporation.

次に図8(d)に示すように、MOVPE法を用いてウェハ10上にn型半導体層、p型半導体層からなるエピタキシャル結晶成長層12を形成してpn接合を作る。そして結晶成長後、フッ酸を用いてSiO2の保護膜13を除去する(図8(e))。 Next, as shown in FIG. 8D, an epitaxial crystal growth layer 12 composed of an n-type semiconductor layer and a p-type semiconductor layer is formed on the wafer 10 by using the MOVPE method to form a pn junction. After the crystal growth, the SiO 2 protective film 13 is removed using hydrofluoric acid (FIG. 8E).

この特許文献1の方法によれば、MOVPE法を用いてウェハ10上にエピタキシャル結晶成長層12を形成する際に、ウェハ上にはSiO2の保護膜13があるので、その部分には結晶が成長しない。よって、オリエンテーションフラット11の周辺部が結晶成長前と同じ状態に維持された結晶成長ウェハが得られる。 According to the method of Patent Document 1, when the epitaxial crystal growth layer 12 is formed on the wafer 10 by using the MOVPE method, the SiO 2 protective film 13 is provided on the wafer. Does not grow. Therefore, a crystal growth wafer is obtained in which the peripheral portion of the orientation flat 11 is maintained in the same state as before crystal growth.

しかしながら、特許文献1の方法では、オリエンテーションフラット部に保護膜を形成しなければならず、また所望のエピタキシャル結晶を成長した結晶成長後にあっては、この保護膜をエッチングにより除去しなければならない。要するに、特許文献1の方法では、従来の製造方法とは別に、新たな保護膜の形成、除去の工程を必要とする。よって、保護膜の形成、除去を実現するための処理設備が必要であり、新たな設備投資が必要で、工程負荷も増える。また、エッチングにより保護膜を除去する工程において基板の表面が汚れてしまう虞がある。   However, in the method of Patent Document 1, a protective film must be formed on the orientation flat portion, and after the growth of a desired epitaxial crystal, the protective film must be removed by etching. In short, the method of Patent Document 1 requires a process for forming and removing a new protective film separately from the conventional manufacturing method. Therefore, a processing facility for realizing the formation and removal of the protective film is necessary, a new equipment investment is required, and the process load increases. In addition, the surface of the substrate may become dirty in the process of removing the protective film by etching.

そこで、特許文献1のような工程負荷が増加したり、表面が汚れない方法として図9のような方法が考えられる。図9において、符号1はIII−V族化合物半導体基板としてのGaAs基板であって、その周辺の一部にオリエンテーションフラット(OF)2を有している。このオリエンテーションフラット2は、円形基板の周辺の一部を特定の結晶面で自然劈開して一定長さの弦とし、その自然劈開に沿った面を露出させることで形成される。なお、このGaAsの基板1はインデックスフラット(IF)3も有している。   Therefore, a method as shown in FIG. 9 is conceivable as a method for increasing the process load as in Patent Document 1 and preventing the surface from becoming dirty. In FIG. 9, reference numeral 1 denotes a GaAs substrate as a III-V group compound semiconductor substrate, and has an orientation flat (OF) 2 in a part of the periphery thereof. This orientation flat 2 is formed by naturally cleaving a part of the periphery of the circular substrate with a specific crystal plane to form a string of a certain length and exposing the surface along the natural cleavage. The GaAs substrate 1 also has an index flat (IF) 3.

この基板1にMOVPE法(有機金属気相成長法)によりエピタキシャル結晶を成長するに際し、オリエンテーションフラット2の周辺部分(単に、部分という)は、図9に示すように被覆部材としての金具4の縁部領域で覆い隠される。   When an epitaxial crystal is grown on the substrate 1 by the MOVPE method (metal organic vapor phase epitaxy), the peripheral portion of the orientation flat 2 (simply referred to as a portion) is the edge of the metal fitting 4 as a covering member as shown in FIG. Concealed in the subregion.

この金具4は、上記オリエンテーションフラット2の部分と平行な直線状の縁4aを有する長方形の金属板から成る。この金属には、強度および熱履歴に強く、結晶成長に使用する原料に反応しない材質のもの、例えば耐熱材料であるモリブデン、SUS、シリコンカーバイドやカーボンが使用できる。ここではモリブデン製の金属板を、金具4として用いている。   The metal fitting 4 is made of a rectangular metal plate having a straight edge 4a parallel to the orientation flat 2 portion. The metal can be made of a material that is strong in strength and thermal history and does not react with the raw material used for crystal growth, such as molybdenum, SUS, silicon carbide, and carbon, which are heat resistant materials. Here, a metal plate made of molybdenum is used as the metal fitting 4.

この長方形の金具4をカーボン製のサセプタ(図示せず)にセットし、ボルト5で金具4を固定する。このとき、図10に拡大して示すように、金具4の直線状の縁4aの部分(直線状の縁4a部)により、基板1のオリエンテーションフラット2から、このオリエンテーションフラット2と平行で、且つオリエンテーションフラット2から基板1内側へ所定の距離D入ったところまでの基板領域を覆い隠す。図10にこの所定の距離Dまでの基板領域つまり被覆領域Aを斜線にて示す。基板1の被覆領域Aを形成するための所定の距離Dは、例えばmmオーダ、あるいは1mm未満というような僅かな値とする。   The rectangular metal fitting 4 is set on a carbon susceptor (not shown), and the metal fitting 4 is fixed with a bolt 5. At this time, as shown in an enlarged view in FIG. 10, the portion of the straight edge 4 a of the metal fitting 4 (the straight edge 4 a portion) is parallel to the orientation flat 2 from the orientation flat 2 of the substrate 1, and The substrate area from the orientation flat 2 to the inside of the substrate 1 at a predetermined distance D is covered. FIG. 10 shows the substrate region up to the predetermined distance D, that is, the covering region A, by hatching. The predetermined distance D for forming the covering region A of the substrate 1 is set to a slight value, for example, on the order of mm or less than 1 mm.

このようにGaAs基板1のオリエンテーションフラット2の部分を覆い隠した状態で、気相成長法により、V族原料、III族原料を用いてIII−V族化合物半導体のエピタキシャル層、例えばAl、Ga、In、As、P系半導体のエピタキシャル層を成長させる。   Thus, with the portion of the orientation flat 2 of the GaAs substrate 1 covered and covered, an epitaxial layer of a III-V compound semiconductor such as Al, Ga, An epitaxial layer of In, As, and P-based semiconductor is grown.

このエピタキシャル層の成長中、基板1のオリエンテーションフラット2の部分は金具4で覆い隠された状態で、基板1上にエピタキシャル層が形成されるので、金具4を基板1から取り除くと、エピタキシャル層が形成されていない未成長部がオリエンテーションフラット2の部分に存在するLD用半導体エピタキシャルウェハを形成することができる。従って、 成長原料がオリエンテーションフラット2部分にも到達して接触し、劈開面に結晶が形成されてしまうという不具合を解消できる。その結果、オリエンテーションフラット2は、清浄で鏡面に維持される。
特開平5−55143号公報
During the growth of the epitaxial layer, the orientation flat 2 portion of the substrate 1 is covered with the metal fitting 4 so that the epitaxial layer is formed on the substrate 1. Therefore, when the metal fitting 4 is removed from the substrate 1, the epitaxial layer is formed. It is possible to form an LD semiconductor epitaxial wafer in which an ungrown portion that is not formed exists in the orientation flat 2 portion. Therefore, the problem that the growth raw material reaches and contacts the orientation flat 2 portion and crystals are formed on the cleavage plane can be solved. As a result, the orientation flat 2 is clean and maintained in a mirror surface.
JP-A-5-55143

しかしながら、図9に記載した方法では、OF周辺部の清浄度は得られるが、基板1のオリエンテーションフラット2の部分を覆い隠す金具4が大きすぎると、基板1上の素子形成用のエピタキシャル成長領域が減り、素子の取得歩留が減ってしまうという問題とOF近傍部で、エピタキシャル層の膜厚が薄くなるという問題があり、その結果、OFに対して垂直方向でウエハ面内のエピタキシャル層の膜厚分布が悪くなってしまうという問題がある。   However, in the method described in FIG. 9, the cleanliness of the periphery of the OF can be obtained. However, if the metal fitting 4 that covers the orientation flat 2 portion of the substrate 1 is too large, an epitaxial growth region for element formation on the substrate 1 is formed. There is a problem that the device yield is reduced, and there is a problem that the film thickness of the epitaxial layer becomes thin in the vicinity of the OF, and as a result, the film of the epitaxial layer in the wafer surface in the direction perpendicular to the OF. There is a problem that the thickness distribution becomes worse.

以上述べたように、図9の形態によれば、基板1のオリエンテーションフラット2部分を金具4で覆い隠した状態で、III−V族化合物半導体のエピタキシャル層を気相成長させるので、従来のように新たな保護膜の形成、除去の工程を必要とすることなく、既存の製造工程を用いて、オリエンテーションフラット2の劈開面を清浄な鏡面に極めて簡易に維持することができるが、OFに対して垂直方向でのエピタキシャル層の膜厚分布が悪くなり、その結果、素子取得歩留りが低下してしまうという問題がある。   As described above, according to the embodiment of FIG. 9, the epitaxial layer of the III-V compound semiconductor is grown in a vapor phase in a state where the orientation flat 2 portion of the substrate 1 is covered with the metal fitting 4, so that In addition, the cleavage plane of the orientation flat 2 can be maintained on a clean mirror surface very easily using an existing manufacturing process without requiring a process for forming and removing a new protective film. Thus, there is a problem that the film thickness distribution of the epitaxial layer in the vertical direction is deteriorated, and as a result, the element acquisition yield is lowered.

なお、基板1のオリエンテーションフラット2を被覆部材で覆い隠す形態には、大別して次の二つがある。第一は、角形又は円形の基板におけるオリエンテーションフラットを、直線的な縁部を有する被覆部材で覆い隠す形態(図10)である。第二は、円形の基板におけるオリエンテーションフラット2を、略円弧状の凹部縁を有する被覆部材で覆い隠す形態(図11)である。いずれの形態であっても、基板1のオリエンテーションフラット2を被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット2に接触して結晶が形成されてしまう不具合を防止することができるが、どちらの方法を用いてもOFに対して垂直方向でのエピタキシャル層の膜厚分布が悪くなるという問題がある。   In addition, the form which covers the orientation flat 2 of the board | substrate 1 with a coating | coated member is divided roughly into the following two. The first is a form (FIG. 10) in which the orientation flat in a square or circular substrate is covered with a covering member having a straight edge. The second is a form (FIG. 11) in which the orientation flat 2 on the circular substrate is covered with a covering member having a substantially arc-shaped recess edge. In any form, by covering the orientation flat 2 of the substrate 1 with a covering member, it is possible to prevent a problem that a raw material comes into contact with the orientation flat 2 during epitaxial growth and a crystal is formed. Even if this method is used, there is a problem that the film thickness distribution of the epitaxial layer in the direction perpendicular to the OF deteriorates.

そこで、本発明の目的は、上記課題を解決し、従来技術のような新たな保護膜の形成、除去の工程を必要とすることなく、清浄で鏡面のオリエンテーションフラットを維持しながら、ウエハ面内での良好なエピタキシャル膜厚の分布を維持して、素子取得率を高めることが可能な半導体エピタキシャルウェハ及びその製造方法を提供することにある。   Accordingly, an object of the present invention is to solve the above-mentioned problems and maintain a clean and mirror-oriented orientation flat without requiring a new protective film formation and removal process as in the prior art. An object of the present invention is to provide a semiconductor epitaxial wafer capable of maintaining a good epitaxial film thickness distribution and increasing an element acquisition rate and a method for manufacturing the same.

本発明の一態様によれば、劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハが提供される。   According to one aspect of the present invention, a substrate having an orientation flat formed by cleavage and a semiconductor epitaxial layer formed on the substrate is formed, and both ends of the orientation flat of the substrate are predetermined inside the substrate. An epitaxial layer is formed on the substrate in a state where it is covered with a covering member up to a region within a distance, and an ungrown portion where the epitaxial layer is not formed in a state where the covering member is removed from the substrate is the orientation flat. Semiconductor epitaxial wafers present at both ends of the substrate are provided.

本発明の他の態様によれば、劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法が提供される。   According to another aspect of the present invention, there is provided a method for growing a semiconductor epitaxial layer on a substrate having an orientation flat formed by cleavage, wherein both ends of the orientation flat of the substrate are covered with a covering member. A method for manufacturing a semiconductor epitaxial wafer is provided in which an epitaxial layer is grown by covering up to a region within a predetermined distance inside a substrate.

本発明によれば、従来例のように保護膜の形成、除去の工程を必要とすることなく、オリエンテーションフラットを清浄な鏡面に維持することができ、且つ素子取得効率が向上したエピタキシャルウエハが製造可能となる。   According to the present invention, it is possible to manufacture an epitaxial wafer in which the orientation flat can be maintained on a clean mirror surface and the element acquisition efficiency is improved without requiring the steps of forming and removing the protective film as in the conventional example. It becomes possible.

以下に本発明の実施の形態を、GaAs基板上にIII−V族化合物半導体のエピタキシャル層を成長させて、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する場合について説明する。   Embodiments of the present invention will be described below in the case where a semiconductor epitaxial wafer for a laser diode element is manufactured by growing an epitaxial layer of a III-V group compound semiconductor on a GaAs substrate.

図1に示すように、半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット2を有するGaAs基板1と、この基板1上に形成された半導体のエピタキシャル層とからなる。この半導体エピタキシャルウェハは、基板1のオリエンテーションフラット2の一部、例えば両端2aが、基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で基板1上にエピタキシャル層が形成され、被覆部材を基板1から取り除いた状態でエピタキシャル層が形成されていない未成長部がオリエンテーションフラット2の両端2aに存在する。   As shown in FIG. 1, the semiconductor epitaxial wafer is composed of a GaAs substrate 1 having an orientation flat 2 formed by cleavage and a semiconductor epitaxial layer formed on the substrate 1. In this semiconductor epitaxial wafer, an epitaxial layer is formed on the substrate 1 in a state where a part of the orientation flat 2 of the substrate 1, for example, both ends 2 a are covered with a covering member up to a region within a predetermined distance inside the substrate. In a state where the member is removed from the substrate 1, an ungrown portion where no epitaxial layer is formed exists at both ends 2 a of the orientation flat 2.

このような半導体エピタキシャルウェハを製造する方法は、GaAs基板1のオリエンテーションフラット2の一部、例えば両端2aを被覆部材としての金具15で覆い隠すようにする。マスク合わせ又は角度合わせはオリエンテーションフラット2の両端2aのみで行うことも可能だからである。オリエンテーションフラット2の一部を被覆部材で覆い隠す形態は、基板1のオリエンテーションフラット2の両端2aを、金具15を使って、基板内側へ所定の距離入った領域まで覆い隠す。そして、気相成長法、例えばMOVPE法により、基板1上にIII−V族化合物半導体のエピタキシャル層、例えばAl、Ga、In、As、P元素を用いたエピタキシャル層を形成することにより、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する。   In such a method of manufacturing a semiconductor epitaxial wafer, a part of the orientation flat 2 of the GaAs substrate 1, for example, both ends 2a are covered with a metal fitting 15 as a covering member. This is because mask alignment or angle alignment can be performed only at both ends 2 a of the orientation flat 2. In a form in which a part of the orientation flat 2 is covered with a covering member, both ends 2a of the orientation flat 2 of the substrate 1 are covered with a metal fitting 15 to a region within a predetermined distance inside the substrate. Then, an epitaxial layer of a III-V compound semiconductor, for example, an epitaxial layer using Al, Ga, In, As, and P elements is formed on the substrate 1 by vapor phase growth, for example, MOVPE, so that a laser diode is formed. A semiconductor epitaxial wafer for the device is manufactured.

このように、基板1のオリエンテーションフラット2の両端2aを被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット2の両端2aに接触して結晶が形成されてしまう不具合を防止することができる。特に、オリエンテーションフラット2の全部ではなく一部を被覆部材で覆い隠すようにしたので、全体を覆い隠するものと比べて素子の取得歩留が向上する。   Thus, by covering both ends 2a of the orientation flat 2 of the substrate 1 with the covering member, it is possible to prevent a problem that the raw material contacts the both ends 2a of the orientation flat 2 during the epitaxial growth and crystals are formed. Particularly, since not all of the orientation flat 2 is covered with the covering member, the element yield is improved as compared with the case where the whole is covered.

また、上記実施の形態では、GaAs基板上にIII−V族化合物半導体のエピタキシャル層を成長させる場合について説明したが、本発明は、GaN、SiC、サファイア、Si基板を用いて、窒化物系半導体のエピタキシャル層を形成
する場合にも適用することができる。
また、上記実施の形態では、MOVPE法により半導体のエピタキシャル層を形成させる場合について説明したが、本発明は、他の気相成長法例えばハイドライドVPE法、またはMBE法で半導体のエピタキシャル層を形成させる場合にも適用することができる。
また、上記実施の形態では、レーザーダイオード素子向けの半導体エピタキシャルウェハを作製する場合について説明したが、例えばLED素子向けの半導体エピタキシャルウェハにも適用することができる。
Moreover, although the case where the epitaxial layer of the III-V group compound semiconductor was grown on the GaAs substrate was explained in the above-mentioned embodiment, the present invention uses a GaN, SiC, sapphire, Si substrate, and a nitride semiconductor. The present invention can also be applied to the formation of the epitaxial layer.
In the above embodiment, the case where the semiconductor epitaxial layer is formed by the MOVPE method has been described. However, in the present invention, the semiconductor epitaxial layer is formed by another vapor phase growth method such as the hydride VPE method or the MBE method. It can also be applied to cases.
Moreover, although the said embodiment demonstrated the case where the semiconductor epitaxial wafer for laser diode elements was produced, it is applicable also to the semiconductor epitaxial wafer for LED elements, for example.

[実施例1]
具体例として、図1に本発明のオリエンテーションフラット2部分の両端部を被覆部材で覆い隠す製造方法を、レーザーダイオード構造を備えるIII−V族化合物半導体のエピタキシャルウェハを作製する場合に適用した。用いたGaAs基板1は直径約50mm(2インチ)でオリエンテーションフラット2の長さは16mmである。
[Example 1]
As a specific example, the manufacturing method of covering both ends of the orientation flat 2 portion of the present invention with a covering member in FIG. 1 was applied to the production of an III-V group compound semiconductor epitaxial wafer having a laser diode structure. The GaAs substrate 1 used has a diameter of about 50 mm (2 inches) and the length of the orientation flat 2 is 16 mm.

この基板1のオリエンテーションフラット2の両端部分を覆い隠すように、図1に示すように長方形の金具15を設置した。この金具15の長さやボルト5の位置は、設計上、オリエンテーションフラット2より基板内側へ所定距離D=1mm程度となるようにした。   As shown in FIG. 1, rectangular metal fittings 15 were installed so as to cover both end portions of the orientation flat 2 of the substrate 1. The length of the metal fitting 15 and the position of the bolt 5 are designed to be a predetermined distance D = 1 mm from the orientation flat 2 to the inside of the substrate.

このセッティングで、レーザーダイオードの構造設計に基づいて、基板1上に、MOVPE法にて順次所望のn型半導体層、p型半導体層からなるIII−V族化合物半導体のエピタキシャル結晶膜を成長してpn接合を形成した。V族原料としてはAsH3、As(CH33、PH3のいずれかを用い、またIII族原料としてはAl(CH33、Ga(CH33、In(CH33、Al(CH3CH23、Ga(CH3CH23のいずれかを用いた。このとき、成長時の基板温度は650℃、成長炉内圧力は約6,650Pa(50Torr)とし、順次所望の結晶膜を成長させるため、昇温、高温、インターバル、原料流量変更を行った。 With this setting, an epitaxial crystal film of a III-V group compound semiconductor composed of a desired n-type semiconductor layer and a p-type semiconductor layer is sequentially grown on the substrate 1 by the MOVPE method based on the structural design of the laser diode. A pn junction was formed. Any of AsH 3 , As (CH 3 ) 3 , and PH 3 is used as the group V source, and Al (CH 3 ) 3 , Ga (CH 3 ) 3 , In (CH 3 ) 3 , as the group III source, Either Al (CH 3 CH 2 ) 3 or Ga (CH 3 CH 2 ) 3 was used. At this time, the substrate temperature during growth was set to 650 ° C., the pressure in the growth furnace was set to about 6,650 Pa (50 Torr), and the temperature was raised, the temperature was increased, the interval, and the raw material flow rate were changed in order to sequentially grow a desired crystal film.

このようにしてエピタキシャル結晶膜の成長を行った各基板1について、そのオリエンテーションフラット2の面を観察したところ、結晶膜の成長後でも、いずれもオリエンテーションフラット2の両端部分は極めて清浄な劈開面を保っていた。   The orientation flat 2 surface of each substrate 1 on which the epitaxial crystal film was grown in this way was observed. As a result, both ends of the orientation flat 2 had extremely clean cleavage planes even after the growth of the crystal film. I kept it.

また、図2に、上記実施例1でのOFに対して垂直方向でのエピタキシャル結晶膜の膜厚測定結果を示す。図2の縦軸にはエピタキシャル結晶膜の厚さをとっている。図2の横軸にはオリエンテーションフラット2から基板1の内側方向への基板上の距離(所定距離Dとは異なる)をとっている。距離0から25mm(ほぼ基板中心)までの基板領域において、3mm、7mm、22mmの各位置で測定したところ、各位置において目標のほぼ550nmのエピタキシャル結晶膜厚であることを確認できた。すなわち、金具15の周辺付近で膜厚が薄くなるなどの悪影響は認められない。つまり、オリエンテーションフラット2の両端2aだけを被覆部材15で覆い隠すようにしたので、オリエンテーションフラット2の周辺部分全体を被覆部材で覆い隠す比較例1〜2のものと比べて、基板1上の素子形成用のエピタキシャル成長領域が増加し、素子の取得歩留を向上できる。
[実施例2]
FIG. 2 shows the film thickness measurement results of the epitaxial crystal film in the direction perpendicular to the OF in Example 1. The vertical axis in FIG. 2 represents the thickness of the epitaxial crystal film. The horizontal axis in FIG. 2 represents the distance on the substrate from the orientation flat 2 toward the inner side of the substrate 1 (different from the predetermined distance D). In a substrate region from a distance of 0 to 25 mm (approximately the center of the substrate), measurement was performed at 3 mm, 7 mm, and 22 mm, and it was confirmed that the target epitaxial crystal film thickness was approximately 550 nm at each position. That is, there is no adverse effect such as a decrease in film thickness near the periphery of the metal fitting 15. That is, since both ends 2a of the orientation flat 2 are covered with the covering member 15, the elements on the substrate 1 are compared with those of Comparative Examples 1 and 2 in which the entire peripheral portion of the orientation flat 2 is covered with the covering member. The epitaxial growth region for formation increases and the device yield can be improved.
[Example 2]

実施例1では、特に基板1の固定方式を限定しなかったが、MOVPE法では、基板の結晶成長面(表面)が上向きになるように固定するフェイスアップ方式と、基板の結晶成長面が下向きになるように固定するフェイスダウン方式とがある。フェイスダウン方式は、サセプタでは基板を支持できないため、基板保持用部材としての基板保持用金具を必要とする。これに対してフェイスアップ方式は、サセプタ上に基板を支持できるため基板保持用金具を必要としない。ここでは、フェイスダウン方式に適用した実施例2を説明する。
従来のMOVPE法では、図3に示すように、サセプタに収容された基板1は金具からなる3個の基板保持用部材としての基板保持用金具9により外周部が保持されている。図4に示す実施例2では、この基板保持用金具9をオリエンテーションフラット2の両端部に対応する位置に被覆部材として2個追加配置して、オリエンテーションフラット2の両端2a隠しも兼ねるようにした。この場合、図4に示すように、もとの基板保持用金具9のうちのオリエンテーションフラット2に近い2個の基板保持用金具9aを、他の基板保持用金具9よりも小さい形に変形してもよい。オリエンテーションフラット2の両端2aを2個の基板保持用金具9で保持しているので、基板1を保持するうえで安定性に問題はないからである。
In Example 1, the fixing method of the substrate 1 was not particularly limited. However, in the MOVPE method, a face-up method in which the crystal growth surface (surface) of the substrate is fixed upward, and the crystal growth surface of the substrate is downward. There is a face-down method to fix so that. In the face-down method, since the substrate cannot be supported by the susceptor, a substrate holding metal fitting is required as a substrate holding member. On the other hand, the face-up method can support the substrate on the susceptor and does not require a substrate holding bracket. Here, a second embodiment applied to the face-down method will be described.
In the conventional MOVPE method, as shown in FIG. 3, the substrate 1 accommodated in the susceptor is held at its outer peripheral portion by substrate holding metal fittings 9 as three substrate holding members made of metal fittings. In Example 2 shown in FIG. 4, two of the substrate holding metal fittings 9 are additionally disposed as covering members at positions corresponding to both ends of the orientation flat 2 so as to conceal both ends 2 a of the orientation flat 2. In this case, as shown in FIG. 4, the two board holding metal fittings 9 a close to the orientation flat 2 in the original board holding metal fittings 9 are deformed to be smaller than the other board holding metal fittings 9. May be. This is because the two ends 2a of the orientation flat 2 are held by the two board holding brackets 9, so that there is no problem in stability in holding the board 1.

[比較例1]
図9は比較例1を示す。比較例1では、オリエンテーションフラット2の全体に被覆部材4を配置して、オリエンテーションフラット2全てが覆い隠されるようにしている。
比較例1によれば、オリエンテーションフラット2の周辺部分全体を被覆部材で覆い隠したので、OF周辺部での清浄度は得られた。
しかしながら、比較例1で作製したエピタキシャルウエハのOFに対する垂直方向でのエピタキシャル結晶膜の膜厚測定結果は図5のようになった。図5の横軸にはオリエンテーションフラット2から基板1の内側方向への基板上の距離(所定距離Dとは異なる)をとっている。距離0から25mm(ほぼ基板中心)までの基板領域において、3mm、7mm、22mmの各位置で測定したところ、距離3mmでは522nmで、距離7mm、22mmではエピタキシャル結晶膜の膜厚は目標のほぼ550nmにあり、OF近傍部で大きく膜厚がずれていることが確認できた。つまり、金具4によって、OF近傍部でのエピタキシャル膜厚が非常に薄くなっているため、この領域は素子として使用できず、素子取得効率が大きく低下することが分かった。
[比較例2]
[Comparative Example 1]
FIG. 9 shows Comparative Example 1. In the comparative example 1, the covering member 4 is arranged on the entire orientation flat 2 so that the entire orientation flat 2 is covered.
According to Comparative Example 1, since the entire peripheral portion of the orientation flat 2 was covered with the covering member, the cleanliness at the peripheral portion of the OF was obtained.
However, the film thickness measurement result of the epitaxial crystal film in the direction perpendicular to the OF of the epitaxial wafer manufactured in Comparative Example 1 is as shown in FIG. The horizontal axis in FIG. 5 represents the distance on the substrate from the orientation flat 2 toward the inside of the substrate 1 (different from the predetermined distance D). In the substrate region from a distance of 0 to 25 mm (approximately the center of the substrate), measurement was performed at 3 mm, 7 mm, and 22 mm positions. Thus, it was confirmed that the film thickness was greatly shifted in the vicinity of the OF. That is, it was found that the epitaxial film thickness in the vicinity of the OF is extremely thin due to the metal fitting 4, and this region cannot be used as an element, and the element acquisition efficiency is greatly reduced.
[Comparative Example 2]

図11に比較例2を示す。これは、円形の基板におけるオリエンテーションフラット2部分を、被覆部材である略円弧状の凹部縁を有するモリブデン製の金属板から成る被覆部材としての金具6で覆い隠すようにしたものである。   FIG. 11 shows Comparative Example 2. In this configuration, the orientation flat 2 portion of the circular substrate is covered with a metal fitting 6 as a covering member made of a metal plate made of molybdenum having a substantially arc-shaped recess edge as a covering member.

図6に、この金具6の凹部縁の形状を示す。この金具6の凹部縁は、図10で示した長方形の金具4の直線状の縁4aを、最大深さd1だけ内側に削って、直線状部分7aと円弧部分7bとを有する略円弧状の凹部縁に形成した形状となっている。   FIG. 6 shows the shape of the recess edge of the metal fitting 6. The concave edge of the metal fitting 6 has a substantially arcuate shape having a linear portion 7a and an arc portion 7b by cutting the straight edge 4a of the rectangular metal fitting 4 shown in FIG. 10 inward by the maximum depth d1. The shape is formed on the edge of the recess.

図11に示すように、この実施形態の金具6は、基板1のオリエンテーションフラット2の部分と平行な直線状部分7a及び該直線状部分の両側にp点で連接する円弧部分7bから成る直線−円弧状の縁7を有する。ここで円弧部分7bは、円弧に沿う傾斜線でもよい。この直線−円弧状の縁7は、基板1におけるオリエンテーションフラット2の直線状部分8a及び該直線状部分の両側にS点で連接する僅かな長さの円弧部分8bから成る基板の直線−円弧状の縁8に合わせた形状となっている。
この基板1の直線−円弧状の縁8と略相似形に直線−円弧状の縁7は形成されている。金具6の直線−円弧状の縁7をオリエンテーションフラット2の直線−円弧状の縁8に対して平行にずらして重ねるので、金具6の直線−円弧状の縁7の円弧部分7bは、基板1の直線−円弧状の縁8における円弧部分8bと平行ではなく交差する。
As shown in FIG. 11, the metal fitting 6 of this embodiment is a straight line comprising a straight part 7a parallel to the orientation flat 2 part of the substrate 1 and a circular arc part 7b connected to both sides of the straight part at the point p. It has an arcuate edge 7. Here, the arc portion 7b may be an inclined line along the arc. The straight-arc-shaped edge 7 is a straight-arc-shaped substrate having a straight portion 8a of the orientation flat 2 on the substrate 1 and a slightly long arc portion 8b connected to both sides of the straight portion at the point S. The shape is adapted to the edge 8 of the.
A straight-arc-shaped edge 7 is formed in a similar shape to the straight-arc-shaped edge 8 of the substrate 1. Since the straight line-arc-shaped edge 7 of the metal fitting 6 is shifted and overlapped in parallel with the straight-arc-shaped edge 8 of the orientation flat 2, the arc portion 7 b of the straight-arc-shaped edge 7 of the metal fitting 6 is formed on the substrate 1. The straight line-arc-shaped edge 8 intersects the arc portion 8b at the edge 8 instead of being parallel.

上記のように形成された金具6の直線−円弧状の縁7により、基板のオリエンテーションフラット2から僅かに基板内側の所定距離d2までと、オリエンテーションフラット2の両端部近傍の交差点の所定距離Dまでとの基板領域が略相似形に覆い隠される。図11に、斜線部にて、この金具6の直線−円弧状の縁7部により覆い隠される基板領域つまり被覆領域Bを示す。   By the straight-arc-shaped edge 7 of the metal fitting 6 formed as described above, from the orientation flat 2 of the substrate to a predetermined distance d2 slightly inside the substrate and to a predetermined distance D of the intersection near the both ends of the orientation flat 2. The substrate region is covered with a substantially similar shape. FIG. 11 shows a substrate region, that is, a covering region B, which is covered by the straight-arc-shaped edge 7 of the metal fitting 6 at the shaded portion.

この比較例2によれば、金具6の直線−円弧状の縁7により、基板のオリエンテーションフラット2部分から僅かに基板内側、例えば所定距離d2=0.5mm程度までの基板領域(図11の被覆領域B)を覆い隠すので、図10のように平行な直線状の縁4aを有する金具4を用いて所定距離Dまでを覆う場合に比べ、より均等にオリエンテーションフラット2の部分を覆い隠すことができる。しかしながら、比較例1よりもOFに対して垂直方向でのエピタキシャル膜厚の分布は若干改善したが、それでもOF近傍部で素子として利用できない領域が発生し、素子取得効率が低下した。   According to the comparative example 2, the straight line-arc-shaped edge 7 of the metal fitting 6 causes the substrate region (for example, the coating distance shown in FIG. 11) to be slightly inside the substrate from the orientation flat 2 portion of the substrate, for example, a predetermined distance d2 = about 0.5 mm. Since the area B) is obscured, the orientation flat 2 can be obscured more evenly compared to the case of covering up to the predetermined distance D using the metal fitting 4 having the parallel linear edges 4a as shown in FIG. it can. However, although the epitaxial film thickness distribution in the direction perpendicular to the OF was slightly improved as compared with Comparative Example 1, a region that could not be used as an element in the vicinity of the OF still occurred, resulting in a decrease in element acquisition efficiency.

以下に本発明の好ましい態様を付記する。   Hereinafter, preferred embodiments of the present invention will be additionally described.

第1の態様は、劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハである。
基板のオリエンテーションフラットの両端を、被覆部材を使って、基板内側へ所定の距離入った領域まで覆い隠すことにより、半導体のエピタキシャル層が形成されているので、従来例のように保護膜の形成、除去の工程を必要とすることなく、オリエンテーションフラット部分を、清浄な鏡面に維持することができ、かつ素子取得効率が向上したエピタキシャルウエハを製造できる。
The first aspect includes a substrate having an orientation flat formed by cleavage and a semiconductor epitaxial layer formed on the substrate, and both ends of the orientation flat of the substrate enter a predetermined distance inside the substrate. An epitaxial layer is formed on the substrate in a state of being covered with a covering member up to a region, and an ungrown portion where the epitaxial layer is not formed in a state where the covering member is removed from the substrate is at both ends of the orientation flat. It is an existing semiconductor epitaxial wafer.
Since the epitaxial layer of the semiconductor is formed by covering both ends of the orientation flat of the substrate to a region within a predetermined distance inside the substrate using a covering member, formation of a protective film as in the conventional example, Without requiring a removal step, the orientation flat portion can be maintained on a clean mirror surface, and an epitaxial wafer with improved element acquisition efficiency can be manufactured.

第2の態様は、第1の態様において、前記所定の距離が0.5mm〜1.0mm程度である半導体エピタキシャルウェハである。
所定の距離が0.5mm〜1.0mm程度であるので、有効な素子の作成領域を大きく確保することができる。
A second aspect is the semiconductor epitaxial wafer according to the first aspect, wherein the predetermined distance is about 0.5 mm to 1.0 mm.
Since the predetermined distance is about 0.5 mm to 1.0 mm, it is possible to secure a large effective element creation region.

第3の態様は、第1の態様又は第2の態様の半導体エピタキシャルウェハがレーザーダイオード用のIII−V族化合物半導体エピタキシャルウェハであって、前記基板がGaAs基板であり、このGaAs基板上に、気相成長方法により、Al、Ga、In、As、P元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハである。
半導体エピタキシャルウェハがレーザーダイオード用のIII−V族化合物半導体エピタキシャルウェハである場合には、特にオリエンテーションフラット部分が清浄な鏡面に維持されることが要求されるが、本発明によればこの要求に応えることができる。
In a third aspect, the semiconductor epitaxial wafer of the first aspect or the second aspect is a group III-V compound semiconductor epitaxial wafer for a laser diode, and the substrate is a GaAs substrate, on the GaAs substrate, This is a semiconductor epitaxial wafer in which an epitaxial layer using Al, Ga, In, As, and P elements is formed by a vapor phase growth method.
When the semiconductor epitaxial wafer is a group III-V compound semiconductor epitaxial wafer for a laser diode, it is particularly required that the orientation flat portion be maintained in a clean mirror surface. According to the present invention, this requirement is met. be able to.

第4の態様は、劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法である。
オリエンテーションフラットの全部ではなく両端を被覆部材で覆い隠すようにしたので、全体を覆い隠すものと比べて素子の取得歩留が向上し、また被覆部材に基板保持用部材を用いるので構成が簡単になる。
A fourth aspect is a method of growing an epitaxial layer of a semiconductor on a substrate having an orientation flat formed by cleavage, wherein both ends of the orientation flat of the substrate are predetermined inside the substrate using a covering member. This is a method for manufacturing a semiconductor epitaxial wafer in which an epitaxial layer is grown by covering up to a region within a distance.
Since both ends of the orientation flat are covered with the covering member, the device yield is improved compared to the case where the whole is covered, and the substrate holding member is used for the covering member, and the configuration is simple. Become.

第5の態様は、第4の態様において、前記被覆部材が前記基板を保持する基板保持用部材である半導体エピタキシャルウェハの製造方法である。
被覆部材に基板保持用部材を用いるので、被覆部材を別個に用意して行う方法よりも簡単になる。
A fifth aspect is a method of manufacturing a semiconductor epitaxial wafer according to the fourth aspect, wherein the covering member is a substrate holding member that holds the substrate.
Since the substrate holding member is used as the covering member, the method is simpler than the method in which the covering member is prepared separately.

第6の態様は、第4又は第5の態様において、前記所定の距離が0.5mm〜1.0mm程度である半導体エピタキシャルウェハの製造方法である。
所定の距離が0.5mm〜1.0mm程度であるので、有効な素子の作成領域を大きく確保することができる。
A sixth aspect is a method for manufacturing a semiconductor epitaxial wafer according to the fourth or fifth aspect, wherein the predetermined distance is about 0.5 mm to 1.0 mm.
Since the predetermined distance is about 0.5 mm to 1.0 mm, it is possible to secure a large effective element creation region.

第7の態様は、第4ないし第6の態様の半導体エピタキシャルウェハがLD用のIII−V族化合物半導体エピタキシャルウェハの製造方法であって、前記基板がGaAs基板であり、このGaAs基板上に、気相成長方法により、Al、Ga、In、As、P元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハの製造方法である。
半導体エピタキシャルウェハがLD用のIII−V族化合物半導体エピタキシャルウェハである場合には、特にオリエンテーションフラット部分が清浄な鏡面に維持されることが要求されるが、本発明によればこの要求に応えることができる。
In a seventh aspect, the semiconductor epitaxial wafer according to the fourth to sixth aspects is a method for producing a group III-V compound semiconductor epitaxial wafer for LD, wherein the substrate is a GaAs substrate, and on the GaAs substrate, This is a method for manufacturing a semiconductor epitaxial wafer in which an epitaxial layer using Al, Ga, In, As, and P elements is formed by a vapor phase growth method.
When the semiconductor epitaxial wafer is a group III-V compound semiconductor epitaxial wafer for LD, it is particularly required that the orientation flat portion be maintained in a clean mirror surface. According to the present invention, this requirement is met. Can do.

第8の態様は、第4ないし第7の態様において、前記被覆部材がモリブデン、SUS、シリコンカーバイド、またはカーボンのいずれか1つよりなる耐熱材料で形成されている半導体エピタキシャルウェハの製造方法である。
被覆部材がモリブデン等の耐熱材料で形成されているので、エピタキシャル層の汚染を有効に防止できる。
An eighth aspect is a method for manufacturing a semiconductor epitaxial wafer according to any one of the fourth to seventh aspects, wherein the covering member is formed of a heat resistant material made of any one of molybdenum, SUS, silicon carbide, and carbon. .
Since the covering member is made of a heat resistant material such as molybdenum, contamination of the epitaxial layer can be effectively prevented.

第9の態様は、劈開により形成されたオリエンテーションフラットを有する基板上に、気相成長法によりIII−V族化合物半導体のエピタキシャル層を成長させる際に、基板のオリエンテーションフラットの両端部分を被覆部材で覆い隠すIII−V族化合物半導体エピタキシャルウェハの製造方法である。
基板のオリエンテーションフラットの両端部分を被覆部材で覆い隠すことにより、エピタキシャル成長時に原料がオリエンテーションフラット部分に接触して結晶が形成されてしまう不具合を防止することができる。
In the ninth aspect, when an epitaxial layer of a group III-V compound semiconductor is grown by vapor deposition on a substrate having an orientation flat formed by cleavage, both end portions of the orientation flat of the substrate are covered with a covering member. It is a manufacturing method of the III-V compound semiconductor epitaxial wafer which covers.
By covering both end portions of the orientation flat of the substrate with the covering member, it is possible to prevent the problem that the raw material comes into contact with the orientation flat portion during epitaxial growth and crystals are formed.

本発明の実施例1を示した平面図である。It is the top view which showed Example 1 of this invention. 本発明の実施例1の製造方法によりエピタキシャル結晶膜を形成した場合の膜厚の評価結果を示す図である。It is a figure which shows the evaluation result of the film thickness at the time of forming an epitaxial crystal film with the manufacturing method of Example 1 of this invention. 従来の結晶成長方法における基板保持状態を示す平面図である。It is a top view which shows the substrate holding state in the conventional crystal growth method. 本発明の実施例2を示した平面図である。It is the top view which showed Example 2 of this invention. 比較例1の測定結果である。It is a measurement result of comparative example 1. 本発明の比較例2で用いる被覆部材としての金具の概略を示した平面図である。It is the top view which showed the outline of the metal fitting as a coating | coated member used in the comparative example 2 of this invention. 半導体レーザー素子のエピタキシャル結晶成長に用いる基板の形状を示した平面図である。It is the top view which showed the shape of the board | substrate used for the epitaxial crystal growth of a semiconductor laser element. 従来のIII−V族化合物半導体の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the conventional III-V group compound semiconductor. 本発明の比較例1での製造方法を示したもので、成長中にオリエンテーションフラットを長方形の被覆部材としての金具で覆い隠した状態を示す平面図である。It is the top view which shows the manufacturing method in the comparative example 1 of this invention, and shows the state which covered the orientation flat with the metal fittings as a rectangular covering member during growth. 本発明の比較例1で用いる被覆部材としての金具でオリエンテーションフラットを覆い隠した状態を示す部分拡大図である。It is the elements on larger scale which show the state which covered the orientation flat with the metal fitting as a coating | coated member used in the comparative example 1 of this invention. 本発明の比較例2を示したもので、成長中にオリエンテーションフラットを凹部縁を有する被覆部材としての金具で覆い隠した形態を示す部分拡大図である。It is the elements on larger scale which showed the comparative example 2 of this invention, and showed the form which covered the orientation flat with the metal fitting as a coating | coated member which has a recessed part edge during growth.

符号の説明Explanation of symbols

1 基板
2 オリエンテーションフラット(OF)
3 インデックスフラット(IF)
4 金具(被覆部材)
4a 直線状の縁
5 ボルト
6 金具(被覆部材)
7 直線−円弧状の縁
7a 直線状部分
7b 円弧部分
8 直線−円弧状の縁
8a 直線状部分
8b 円弧部分
15 被覆部材
A 被覆領域
B 被覆領域
D 所定の距離
d2 所定の距離
P 連接点
S 連接点
1 Substrate 2 Orientation flat (OF)
3 Index flat (IF)
4 Bracket (Coating material)
4a Straight edge 5 Bolt 6 Metal fitting (covering member)
7 linear-arc-shaped edge 7a linear-shaped portion 7b circular-arc portion 8 linear-arc-shaped edge 8a linear-shaped portion 8b circular-arc portion 15 coating member A coating region B coating region D predetermined distance d2 predetermined distance P continuous contact S continuous point

Claims (8)

劈開により形成されたオリエンテーションフラットを有する基板と、該基板上に形成された半導体のエピタキシャル層とからなり、
前記基板のオリエンテーションフラットの両端が、前記基板内側へ所定距離入った領域まで被覆部材で覆い隠された状態で前記基板上にエピタキシャル層が形成され、前記被覆部材を前記基板から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラットの両端に存在する半導体エピタキシャルウェハ。
A substrate having an orientation flat formed by cleavage, and a semiconductor epitaxial layer formed on the substrate,
An epitaxial layer is formed on the substrate in a state where both ends of the orientation flat of the substrate are covered with a covering member up to a region within a predetermined distance to the inside of the substrate, and the covering member is removed from the substrate. A semiconductor epitaxial wafer in which an ungrown portion in which no epitaxial layer is formed exists at both ends of the orientation flat.
請求項1記載の半導体エピタキシャルウェハにおいて、
前記所定の距離が0.5mm〜1.0mm程度である半導体エピタキシャルウェハ。
The semiconductor epitaxial wafer according to claim 1,
A semiconductor epitaxial wafer in which the predetermined distance is about 0.5 mm to 1.0 mm.
請求項1又は2記載の半導体エピタキシャルウェハがレーザーダイオード用のIII−V族化合物半導体エピタキシャルウェハであって、
前記基板がGaAs基板であり、
このGaAs基板上に、気相成長方法により、Al、Ga、In、As、P元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハ。
The semiconductor epitaxial wafer according to claim 1 or 2 is a III-V group compound semiconductor epitaxial wafer for a laser diode,
The substrate is a GaAs substrate;
A semiconductor epitaxial wafer in which an epitaxial layer using Al, Ga, In, As, and P elements is formed on this GaAs substrate by a vapor phase growth method.
劈開により形成されたオリエンテーションフラットを有する基板上に半導体のエピタキシャル層を成長させる方法であって、
前記基板のオリエンテーションフラットの両端を、被覆部材を使って、前記基板内側へ所定の距離入った領域まで覆い隠して、エピタキシャル層を成長させる半導体エピタキシャルウェハの製造方法。
A method of growing a semiconductor epitaxial layer on a substrate having an orientation flat formed by cleavage,
A method of manufacturing a semiconductor epitaxial wafer, wherein an epitaxial layer is grown by covering both ends of an orientation flat of the substrate to a region within a predetermined distance inside the substrate using a covering member.
請求項4に記載の半導体エピタキシャルウェハの製造方法において、
前記被覆部材が前記基板を保持する基板保持用部材である半導体エピタキシャルウェハの製造方法。
In the manufacturing method of the semiconductor epitaxial wafer of Claim 4,
A method for manufacturing a semiconductor epitaxial wafer, wherein the covering member is a substrate holding member for holding the substrate.
請求項4又は5記載の半導体エピタキシャルウェハの製造方法において、
前記所定の距離が0.5mm〜1.0mm程度である半導体エピタキシャルウェハの製造方法。
In the manufacturing method of the semiconductor epitaxial wafer of Claim 4 or 5,
A method for producing a semiconductor epitaxial wafer, wherein the predetermined distance is about 0.5 mm to 1.0 mm.
請求項4ないし6のいずれかに記載の半導体エピタキシャルウェハがレーザーダイオード用のIII−V族化合物半導体エピタキシャルウェハの製造方法であって、
前記基板がGaAs基板であり、
このGaAs基板上に、気相成長方法により、Al、Ga、In、As、P元素を用いたエピタキシャル層が形成されている半導体エピタキシャルウェハの製造方法。
The semiconductor epitaxial wafer according to any one of claims 4 to 6 is a method for producing a group III-V compound semiconductor epitaxial wafer for a laser diode,
The substrate is a GaAs substrate;
A method of manufacturing a semiconductor epitaxial wafer in which an epitaxial layer using Al, Ga, In, As, and P elements is formed on this GaAs substrate by a vapor phase growth method.
請求項4ないし7のいずれかに記載の半導体エピタキシャルウェハの製造方法において、
前記被覆部材がモリブデン、SUS、シリコンカーバイド、またはカーボンのいずれか1つよりなる耐熱材料で形成されている半導体エピタキシャルウェハの製造方法。
In the manufacturing method of the semiconductor epitaxial wafer in any one of Claim 4 thru | or 7,
A method for manufacturing a semiconductor epitaxial wafer, wherein the covering member is formed of a heat-resistant material made of any one of molybdenum, SUS, silicon carbide, and carbon.
JP2006194469A 2005-09-28 2006-07-14 Semiconductor epitaxial wafer and method for manufacturing same Pending JP2007123829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006194469A JP2007123829A (en) 2005-09-28 2006-07-14 Semiconductor epitaxial wafer and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005282815 2005-09-28
JP2006194469A JP2007123829A (en) 2005-09-28 2006-07-14 Semiconductor epitaxial wafer and method for manufacturing same

Publications (1)

Publication Number Publication Date
JP2007123829A true JP2007123829A (en) 2007-05-17

Family

ID=38147286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006194469A Pending JP2007123829A (en) 2005-09-28 2006-07-14 Semiconductor epitaxial wafer and method for manufacturing same

Country Status (1)

Country Link
JP (1) JP2007123829A (en)

Similar Documents

Publication Publication Date Title
KR100629558B1 (en) GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
US7230282B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP4741572B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP4462251B2 (en) III-V nitride semiconductor substrate and III-V nitride light emitting device
JP4691911B2 (en) III-V nitride semiconductor free-standing substrate manufacturing method
JPH10321911A (en) Method for manufacturing epitaxial layer of compound semiconductor on single-crystal silicon and light-emitting diode manufactured therewith
US7348278B2 (en) Method of making nitride-based compound semiconductor crystal and substrate
US20120034768A1 (en) Method of manufacturing semiconductor wafer
JP2006290697A (en) Nitride semiconductor substrate and its manufacturing method
US10837124B2 (en) Gallium nitride substrate
JP2005306680A (en) Semiconductor substrate, stand-alone substrate, and method for manufacturing these, as well as method for polishing substrate
JP5120285B2 (en) III-V nitride semiconductor free-standing substrate manufacturing method
WO2016136552A1 (en) C-PLANE GaN SUBSTRATE
KR20140073646A (en) Gallium nitride substrate and a fabricating method thereof to reduce stress
JP5598149B2 (en) Method for forming compound semiconductor layer
KR100357116B1 (en) Growing Method for Nitride Semiconductor Film
US11661670B2 (en) High quality group-III metal nitride seed crystal and method of making
JP2010254508A (en) Nitride semiconductor freestanding substrate and manufacturing method of the same, and laser diode
JP2007123829A (en) Semiconductor epitaxial wafer and method for manufacturing same
JP5173441B2 (en) Compound semiconductor growth substrate and epitaxial growth method
JP5834952B2 (en) Manufacturing method of nitride semiconductor substrate
JP2010215446A (en) Method for growing group iii nitride crystal
JP2013209271A (en) Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method
JP3826581B2 (en) Semiconductor substrate and method for manufacturing semiconductor substrate
CN100440429C (en) Semiconductor epitaxial wafer and its producing method