JP2007116007A - Semiconductor power amplifier and method for manufacturing same - Google Patents

Semiconductor power amplifier and method for manufacturing same Download PDF

Info

Publication number
JP2007116007A
JP2007116007A JP2005307852A JP2005307852A JP2007116007A JP 2007116007 A JP2007116007 A JP 2007116007A JP 2005307852 A JP2005307852 A JP 2005307852A JP 2005307852 A JP2005307852 A JP 2005307852A JP 2007116007 A JP2007116007 A JP 2007116007A
Authority
JP
Japan
Prior art keywords
emitter
emitter ballast
ballast resistor
power amplifier
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005307852A
Other languages
Japanese (ja)
Inventor
Katsuhiko Kawashima
克彦 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005307852A priority Critical patent/JP2007116007A/en
Publication of JP2007116007A publication Critical patent/JP2007116007A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor power amplifier and a method for manufacturing the same which offer both advantages of an improvement in an amplification gain (high output operation) and an improvement in a thermal runaway suppression effect (stable operation). <P>SOLUTION: The emitter of each HBT (heterojunction bipolar transistor) 40 is connected to an emitter (ground) terminal 3 via a first emitter ballast resistance 41 and a second emitter ballast resistance 42 connected in parallel. The first emitter ballast resistance 41 and the second emitter ballast resistance 42 are made of different materials having respective temperature characteristics such that a resistance change tendency accompanying a temperature change is reverse to each other between the first emitter ballast resistance 41 and the second emitter ballast resistance 42. As a result, the drawback of the first emitter ballast resistance 41 that a resistance decreases (or increases) as a temperature increases can be eased by the drawback of the second emitter ballast resistance 42 that a resistance increases (or decreases) as a temperature increases. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、トランジスタ回路を用いた電力増幅器に関し、より特定的には、携帯電話を主とする高周波帯を利用した無線通信機器の信号送信部に用いられ、能動素子に高周波電力増幅特性に優れたヘテロ接合バイポーラトランジスタ(HBT)を用いた半導体電力増幅器、及びその製造方法に関する。   The present invention relates to a power amplifier using a transistor circuit. More specifically, the present invention is used in a signal transmission unit of a radio communication device using a high frequency band mainly of a mobile phone and has excellent high frequency power amplification characteristics as an active element. The present invention relates to a semiconductor power amplifier using a heterojunction bipolar transistor (HBT) and a manufacturing method thereof.

一般的に、高周波信号の電力増幅器用の半導体においては、高周波特性に優れたガリウムヒ素(GaAs)やシリコンゲルマニウム(SiGe)を材料としたHBTの小さなセル構造を並列接続(多セル化)することによって、各トランジスタの出力を合成し高出力を得る回路構成としている。このHBTは、高出力動作をするとき、単位セルあたりの交流電流の電流密度が高くなるため発熱する。この発熱は、HBTによって均一ではないので、温度の高いHBTはさらに熱暴走して破壊に至る場合もある。   In general, in semiconductors for high-frequency signal power amplifiers, small cell structures of HBTs made of gallium arsenide (GaAs) or silicon germanium (SiGe) having excellent high-frequency characteristics are connected in parallel (multi-cells). Thus, a circuit configuration is obtained in which the outputs of the transistors are combined to obtain a high output. The HBT generates heat when performing a high output operation because the current density of the alternating current per unit cell increases. Since this heat generation is not uniform due to the HBT, the HBT having a high temperature may further break down due to thermal runaway.

そこで、この熱暴走の原因となる過剰なコレクタ電流を抑制するために、個々のHBTのエミッタに抵抗を設けることがよく行われる。このエミッタ抵抗が、多セルのHBTを均一に安定動作させるためのエミッタバラスト抵抗体と一般に言われるものである。   Therefore, in order to suppress an excessive collector current that causes this thermal runaway, it is often performed to provide a resistance at the emitter of each HBT. This emitter resistance is generally called an emitter ballast resistor for uniformly and stably operating a multi-cell HBT.

図5に、エミッタバラスト抵抗体を有する従来の多セルHBT構造を示す(特許文献1を参照)。各HBT400のエミッタ電極には、エミッタバラスト抵抗体410が設けられている。この構造により、周辺より発熱の多いHBTセルは、このエミッタバラスト抵抗体410によってコレクタ電流が抑制され、熱暴走に至らずに動作する。
特開2001−168107号公報
FIG. 5 shows a conventional multi-cell HBT structure having an emitter ballast resistor (see Patent Document 1). An emitter ballast resistor 410 is provided on the emitter electrode of each HBT 400. With this structure, the HBT cell that generates more heat than the periphery operates with the collector ballast resistor 410 suppressing the collector current and without causing thermal runaway.
JP 2001-168107 A

しかしながら、このエミッタバラスト抵抗体には、次のような課題がある。エミッタバラスト抵抗体の抵抗値が過大であると、電力を出力する上で必要なコレクタ電流が流れるときの電力損失となるので、増幅利得が低下する。一方、エミッタバラスト抵抗体の抵抗値が過少であると、熱暴走抑制の効果に欠ける。つまり、増幅利得の低下を抑制することと熱暴走を抑制することとがトレードオフの関係にあり、これらを両立させることが困難であるという課題である。   However, this emitter ballast resistor has the following problems. If the resistance value of the emitter ballast resistor is excessive, a power loss occurs when a collector current necessary for outputting power flows, so that the amplification gain decreases. On the other hand, if the resistance value of the emitter ballast resistor is too small, the effect of suppressing thermal runaway is lacking. That is, there is a trade-off relationship between suppressing a decrease in amplification gain and suppressing thermal runaway, and it is a problem that it is difficult to achieve both.

このため、いわゆるベースバラスト抵抗体と言われる抵抗をトランジスタのベース側に挿入して、バイアス回路から供給されるベース電流を抑制するという方法も最近よく用いられている。しかし、このベースバラスト抵抗体を挿入する方法にも同様の課題がある。すなわち、ベース電流は小さな量であるので、熱暴走抑制の効果を上げるには大きな抵抗値が必要となるが、逆にバイアス回路からの電流供給能力を劣化させない、言い換えれば増幅利得を低下させないためには、小さな抵抗値が必要となるという課題である。   For this reason, a method of suppressing the base current supplied from the bias circuit by inserting a resistor called a so-called base ballast resistor on the base side of the transistor is often used recently. However, there is a similar problem in the method of inserting the base ballast resistor. In other words, since the base current is a small amount, a large resistance value is required to increase the thermal runaway suppression effect. However, the current supply capability from the bias circuit is not degraded, in other words, the amplification gain is not decreased. Is a problem that requires a small resistance value.

また、エミッタバラスト抵抗体を実現させる従来の技術は、HBTのエミッタ層に高抵抗層をエピタキシャル成長させることによって形成し、形成した高抵抗層をエミッタバラスト抵抗体として使用するというものである。しかしながら、このエミッタバラスト抵抗体は、半導体層で構成されるものであるため、温度上昇と共に抵抗値が減少してしまう。そのため、増幅器が高出力化したときの発熱によって温度が上昇した場合には、エミッタバラスト抵抗体の熱暴走に対する効果が抑制されてしまうという課題がある。   Further, a conventional technique for realizing an emitter ballast resistor is to form a high resistance layer on an emitter layer of an HBT by epitaxial growth and use the formed high resistance layer as an emitter ballast resistor. However, since this emitter ballast resistor is composed of a semiconductor layer, the resistance value decreases as the temperature rises. Therefore, when the temperature rises due to heat generation when the amplifier has a high output, there is a problem that the effect of the emitter ballast resistor on the thermal runaway is suppressed.

それ故に、本発明の目的は、トレードオフの関係にある増幅利得の向上(高出力動作)と熱暴走抑制効果の向上(安定動作)とを両立させた、半導体電力増幅器及びその製造方法を提供することである。   SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor power amplifier and a method for manufacturing the same, in which an improvement in amplification gain (high output operation) and an improvement in thermal runaway suppression effect (stable operation) that are in a trade-off relationship are achieved. It is to be.

本発明は、電力増幅を行うセル回路を複数並列接続して構成される半導体電力増幅器に向けられている。そして、上記目的を達成させるために、本発明の半導体電力増幅器を構成するセル回路は、ベースに入力される信号をコレクタから増幅して出力するトランジスタと、トランジスタのエミッタと接地との間に接続される第1のエミッタバラスト抵抗体と、トランジスタのエミッタと接地との間に第1のエミッタバラスト抵抗体と並列に接続される第2のエミッタバラスト抵抗体とを備える。そして、第1のエミッタバラスト抵抗体と、第2のエミッタバラスト抵抗体とは、温度変化に伴う抵抗値の変化傾向が相反する温度特性に設定される。   The present invention is directed to a semiconductor power amplifier configured by connecting a plurality of cell circuits for performing power amplification in parallel. In order to achieve the above object, the cell circuit constituting the semiconductor power amplifier of the present invention is connected between a transistor that amplifies and outputs a signal input to the base from the collector, and the emitter of the transistor and the ground. And a second emitter ballast resistor connected in parallel with the first emitter ballast resistor between the emitter of the transistor and the ground. In addition, the first emitter ballast resistor and the second emitter ballast resistor are set to temperature characteristics in which the tendency of change in resistance value due to temperature change is contradictory.

例えば、第1のエミッタバラスト抵抗体が温度上昇に従って抵抗値が減少する温度特性を有する場合には、第2のエミッタバラスト抵抗体が温度上昇に従って抵抗値が増加する温度特性を有するように設定する。この場合、第1のエミッタバラスト抵抗体が半導体材料で形成され、第2のエミッタバラスト抵抗体が金属材料で形成されるのが典型的である。また、第1のエミッタバラスト抵抗体が、半導体基板上に形成されたトランジスタのサブコレクタ層を利用して形成されることが好ましい。   For example, when the first emitter ballast resistor has a temperature characteristic that the resistance value decreases as the temperature rises, the second emitter ballast resistor is set to have a temperature characteristic that the resistance value increases as the temperature rises. . In this case, the first emitter ballast resistor is typically made of a semiconductor material and the second emitter ballast resistor is typically made of a metal material. The first emitter ballast resistor is preferably formed using a sub-collector layer of a transistor formed on a semiconductor substrate.

この半導体電力増幅器を半導体基板上に形成する場合において、第1及び第2のエミッタバラスト抵抗体を製造する方法としては、トランジスタ領域のサブコレクタ層にコレクタ電極を形成すると同時に、トランジスタ領域以外の活性化されたサブコレクタ層の両端にコレクタ電極を設けて、第1のエミッタバラスト抵抗体を形成し、この形成された第1のエミッタバラスト抵抗体と並列して薄膜金属を蒸着し、第2のエミッタバラスト抵抗体を形成することが好ましい。   When this semiconductor power amplifier is formed on a semiconductor substrate, the first and second emitter ballast resistors can be manufactured by forming collector electrodes in the subcollector layer of the transistor region and at the same time, Collector electrodes are provided at both ends of the sub-collector layer formed to form a first emitter ballast resistor, thin film metal is evaporated in parallel with the formed first emitter ballast resistor, An emitter ballast resistor is preferably formed.

以上のように、本発明によれば、トランジスタのエミッタバラスト抵抗体を、温度変化に伴う抵抗値の変化傾向が相反する温度特性を有した2つの抵抗体による合成抵抗体で構成する。これにより、2つの抵抗体が、各々が有する温度特性上の欠点を補い合うように変化するため、合成抵抗体の温度依存性を小さくすることができ、トランジスタの熱暴走領域を回避することができる。   As described above, according to the present invention, the emitter ballast resistor of the transistor is composed of a combined resistor composed of two resistors having temperature characteristics in which the tendency of change in resistance value with temperature change is contradictory. As a result, the two resistors change so as to compensate for the disadvantages of the temperature characteristics of each, so that the temperature dependence of the combined resistor can be reduced and the thermal runaway region of the transistor can be avoided. .

図1は、本発明の一実施形態に係る半導体電力増幅器の構成を示す回路図である。図1に示すように、本発明の半導体電力増幅器は、複数の単位HBT構造10を並列接続した構造である。この単位HBT構造10は、HBT40と、第1のエミッタバラスト抵抗体41と、第2のエミッタバラスト抵抗体42とで構成される。各HBT40のコレクタ及びベースは、コレクタ端子2及びベース端子1にそれぞれ共通接続されている。各HBT40のエミッタは、並列接続された第1のエミッタバラスト抵抗体41及び第2のエミッタバラスト抵抗体42を介して、エミッタ(接地)端子3にそれぞれ接続される。   FIG. 1 is a circuit diagram showing a configuration of a semiconductor power amplifier according to an embodiment of the present invention. As shown in FIG. 1, the semiconductor power amplifier of the present invention has a structure in which a plurality of unit HBT structures 10 are connected in parallel. The unit HBT structure 10 includes an HBT 40, a first emitter ballast resistor 41, and a second emitter ballast resistor 42. The collector and base of each HBT 40 are commonly connected to the collector terminal 2 and the base terminal 1, respectively. The emitter of each HBT 40 is connected to the emitter (ground) terminal 3 via a first emitter ballast resistor 41 and a second emitter ballast resistor 42 connected in parallel.

なお、本実施形態では、HBT40を用いた半導体電力増幅器の構成を説明するが、一般的なトランジスタを用いた構成であってもよい。また、本実施形態では、単位HBT構造10を4つ並列に接続する構成を説明するが、接続する数は4つに限定されるものではなく幾つであっても構わない。   In the present embodiment, the configuration of the semiconductor power amplifier using the HBT 40 will be described, but a configuration using a general transistor may be used. In the present embodiment, a configuration in which four unit HBT structures 10 are connected in parallel will be described, but the number of units to be connected is not limited to four, and may be any number.

第1のエミッタバラスト抵抗体41と第2のエミッタバラスト抵抗体42とは、温度変化に伴う抵抗値の変化傾向が相反する温度特性を有した材料で形成される。典型的には、第1のエミッタバラスト抵抗体41が半導体材料で形成され、第2のエミッタバラスト抵抗体42が金属材料で形成される。なお、金属材料は低抵抗率であるが、薄膜金属を用いることで数Ω程度の抵抗体を形成することが可能である。   The first emitter ballast resistor 41 and the second emitter ballast resistor 42 are formed of a material having temperature characteristics in which the tendency of change in resistance value with temperature change is contradictory. Typically, the first emitter ballast resistor 41 is made of a semiconductor material, and the second emitter ballast resistor 42 is made of a metal material. Note that although the metal material has a low resistivity, it is possible to form a resistor of about several Ω by using a thin film metal.

図2は、半導体材料で形成された第1のエミッタバラスト抵抗体41、及び金属材料で形成された第2のエミッタバラスト抵抗体42の、温度特性の一例を示す図である。
半導体材料で形成された第1のエミッタバラスト抵抗体41は、図2の点線で示すように、温度Tの上昇に伴って抵抗値Rが指数関数的に減少する温度特性を表す。この温度特性は、対数表示にしたときには1/Tの関数となり、その係数はエネルギーバンドギャップに比例する。一方、金属材料で形成された第2のエミッタバラスト抵抗体42は、図2の一点鎖線で示すように、温度Tの上昇に伴って抵抗値Rが一次関数的に変化する温度特性を表す。
FIG. 2 is a diagram showing an example of temperature characteristics of the first emitter ballast resistor 41 made of a semiconductor material and the second emitter ballast resistor 42 made of a metal material.
The first emitter ballast resistor 41 formed of a semiconductor material exhibits a temperature characteristic in which the resistance value R decreases exponentially as the temperature T increases, as shown by the dotted line in FIG. This logarithmic characteristic is a function of 1 / T when expressed in logarithm, and its coefficient is proportional to the energy band gap. On the other hand, the second emitter ballast resistor 42 formed of a metal material exhibits a temperature characteristic in which the resistance value R changes in a linear function as the temperature T rises, as shown by a one-dot chain line in FIG.

よって、この第1のエミッタバラスト抵抗体41と第2のエミッタバラスト抵抗体42とを並列接続することにより、第1のエミッタバラスト抵抗体41が有する半導体材料の温度上昇に従って抵抗値が減少してしまう欠点を、第2のエミッタバラスト抵抗体42が有する金属材料の温度上昇に従って抵抗値が増加してしまう欠点で緩和させることが可能となる。よって、第1のエミッタバラスト抵抗体41と第2のエミッタバラスト抵抗体42とによる合成抵抗値は、図2の実線で示すように温度依存性が小さいものとなる。   Therefore, by connecting the first emitter ballast resistor 41 and the second emitter ballast resistor 42 in parallel, the resistance value decreases as the temperature of the semiconductor material of the first emitter ballast resistor 41 increases. This disadvantage can be mitigated by the disadvantage that the resistance value increases as the temperature of the metal material of the second emitter ballast resistor 42 increases. Therefore, the combined resistance value of the first emitter ballast resistor 41 and the second emitter ballast resistor 42 has a small temperature dependency as shown by the solid line in FIG.

次に、上述した構成による本発明の半導体電力増幅器を半導体基板上で実現するための構造及び製造方法を、具体例を挙げて説明する。
図3Aは、半絶縁性半導体基板上に形成された本発明の一実施形態に係る半導体電力増幅器の上面図である。図3Bは、図3Aにおけるa−a断面図である。図4A及び図4Bは、図3A及び図3Bで示した半導体電力増幅器を製造する手順を説明するための上面図及び断面図である。
Next, a structure and a manufacturing method for realizing the semiconductor power amplifier of the present invention having the above-described configuration on a semiconductor substrate will be described with specific examples.
FIG. 3A is a top view of a semiconductor power amplifier according to an embodiment of the present invention formed on a semi-insulating semiconductor substrate. 3B is a cross-sectional view taken along the line aa in FIG. 3A. 4A and 4B are a top view and a cross-sectional view for explaining a procedure for manufacturing the semiconductor power amplifier shown in FIGS. 3A and 3B.

まず、図3A及び図3Bを参照して、HBT40の構造を説明する。
エミッタ電極31がエミッタ層34の上に、ベース電極32がベース層35上に、それぞれ形成される。また、コレクタ電極33は、コレクタ層36のコンタクト層となるサブコレクタ層37の上に形成される。エミッタ層34及びコレクタ層36は、n型GaAsからなり、ベース層35は、p型GaAsからなる。サブコレクタ層37は、コンタクト層であるので、コレクタ層36より高濃度のn型GaAsからなる。エミッタ層34について、オーミックコンタクトを実現するために、エミッタ電極31との接合面にはInGaAs層が挿入され、ベース層35との整合面にはバンドギャップがGaAsよりも広いInGaP層が挿入される。これにより、ヘテロ接合面が形成される。エミッタ電極31は、WSiであり、ベース電極32は、Ti、Pt及びAuの合金であり、コレクタ電極33は、AuGe、Ni及びAuの合金である。
First, the structure of the HBT 40 will be described with reference to FIGS. 3A and 3B.
The emitter electrode 31 is formed on the emitter layer 34, and the base electrode 32 is formed on the base layer 35, respectively. The collector electrode 33 is formed on the subcollector layer 37 that serves as a contact layer for the collector layer 36. The emitter layer 34 and the collector layer 36 are made of n-type GaAs, and the base layer 35 is made of p-type GaAs. Since the subcollector layer 37 is a contact layer, it is made of n-type GaAs having a higher concentration than the collector layer 36. In order to realize ohmic contact with respect to the emitter layer 34, an InGaAs layer is inserted at the junction surface with the emitter electrode 31, and an InGaP layer having a wider band gap than GaAs is inserted at the matching surface with the base layer 35. . Thereby, a heterojunction surface is formed. The emitter electrode 31 is WSi, the base electrode 32 is an alloy of Ti, Pt, and Au, and the collector electrode 33 is an alloy of AuGe, Ni, and Au.

次に、図3A及び図3Bを参照して、各エミッタバラスト抵抗体の構造を説明する。
サブコレクタ層37を利用した第1のエミッタバラスト抵抗体41と、薄膜金属を利用した第2のエミッタバラスト抵抗体42とが、半絶縁性半導体基板50上に形成される。エミッタ電極31と第1のエミッタバラスト抵抗体41及び第2のエミッタバラスト抵抗体42の一方端とは、配線Aで接続され、その他方端は、接地されているビアホール43に配線Bで接続される。第1のエミッタバラスト抵抗体41は、高濃度の1018cm-3程度のサブコレクタ層37の10Ω程度のシート抵抗を利用したもので、図3Bのようにコレクタ電極33を両端に設けて、第1のエミッタバラスト抵抗体41の2つの端子として利用する。第2のエミッタバラスト抵抗体42は、Auの厚さ150nm程度の薄膜金属を利用して形成する。この薄膜金属の長さに対する幅の比を15程度にすることによって、数Ωの抵抗値にすることができる。
Next, the structure of each emitter ballast resistor will be described with reference to FIGS. 3A and 3B.
A first emitter ballast resistor 41 using the subcollector layer 37 and a second emitter ballast resistor 42 using a thin film metal are formed on the semi-insulating semiconductor substrate 50. The emitter electrode 31 and one end of the first emitter ballast resistor 41 and the second emitter ballast resistor 42 are connected by a wiring A, and the other end is connected by a wiring B to a grounded via hole 43. The The first emitter ballast resistor 41 uses a sheet resistance of about 10Ω of the high concentration sub-collector layer 37 of about 10 18 cm −3 . A collector electrode 33 is provided at both ends as shown in FIG. This is used as two terminals of the first emitter ballast resistor 41. The second emitter ballast resistor 42 is formed using Au thin film metal having a thickness of about 150 nm. By setting the ratio of the width to the length of the thin film metal to about 15, a resistance value of several Ω can be obtained.

次に、図4A及び図4Bを参照して、半導体電力増幅器の製造方法を説明する。
まず、エピタキシャル成長させた半導体基板のエッチングと電極形成とを、一般的な製造方法によって行い、エミッタ層34上にエミッタ電極31を、ベース層35上にベース電極32をそれぞれ形成して、コレクタ層36を露出させる。工程(A1)及び(B1)を参照。
Next, a method for manufacturing a semiconductor power amplifier will be described with reference to FIGS. 4A and 4B.
First, etching and electrode formation of an epitaxially grown semiconductor substrate are performed by a general manufacturing method. An emitter electrode 31 and a base electrode 32 are formed on an emitter layer 34 and a base layer 35, respectively. To expose. See steps (A1) and (B1).

次に、He等のイオンを注入することによって、不活性化した素子分離領域38を形成する。このとき、第1のエミッタバラスト抵抗体41を形成する領域45を、同時に形成する。工程(A2)及び(B2)を参照。   Next, an inactivated element isolation region 38 is formed by implanting ions such as He. At this time, the region 45 for forming the first emitter ballast resistor 41 is formed at the same time. See steps (A2) and (B2).

次に、コレクタ層36をエッチングすることによってサブコレクタ層37を露出させ、コレクタ電極33を蒸着形成する。ここで、HBT領域のコレクタ電極33を形成するときに、エミッタバラスト抵抗体領域45の両端にもコレクタ電極33を同時に形成することによって、第1のエミッタバラスト抵抗体41が形成される。工程(A3)及び(B3)を参照。   Next, the collector layer 36 is etched to expose the subcollector layer 37, and the collector electrode 33 is formed by vapor deposition. Here, when the collector electrode 33 in the HBT region is formed, the first emitter ballast resistor 41 is formed by simultaneously forming the collector electrode 33 at both ends of the emitter ballast resistor region 45. See steps (A3) and (B3).

次に、第1のエミッタバラスト抵抗体41と並列して、薄膜金属を蒸着形成することによって、第2のエミッタバラスト抵抗体42を形成する。工程(A4)及び(B4)を参照。この工程によって、第1のエミッタバラスト抵抗体41と第2のエミッタバラスト抵抗体42とを並列接続した、合成エミッタバラスト抵抗体が形成される。   Next, a second emitter ballast resistor 42 is formed by depositing a thin film metal in parallel with the first emitter ballast resistor 41. See steps (A4) and (B4). By this step, a composite emitter ballast resistor in which the first emitter ballast resistor 41 and the second emitter ballast resistor 42 are connected in parallel is formed.

最後に、HBT40のエミッタ電極31と、第1のエミッタバラスト抵抗体41及び第2のエミッタバラスト抵抗体42の一方端とが、配線Aで接続される。また、第1のエミッタバラスト抵抗体41及び第2のエミッタバラスト抵抗体42の他方端は、接地されているビアホール43に配線Bで接続される。工程(A5)及び(B5)を参照。これにより、上述した構成による本発明の半導体電力増幅器が形成される。   Finally, the emitter electrode 31 of the HBT 40 and one end of the first emitter ballast resistor 41 and the second emitter ballast resistor 42 are connected by the wiring A. The other ends of the first emitter ballast resistor 41 and the second emitter ballast resistor 42 are connected to a grounded via hole 43 by a wiring B. See steps (A5) and (B5). Thereby, the semiconductor power amplifier of the present invention having the above-described configuration is formed.

以上のように、本発明の一実施形態に係る半導体電力増幅器によれば、HBTのエミッタバラスト抵抗体を、温度変化に伴う抵抗値の変化傾向が相反する温度特性を有した2つの抵抗体による合成抵抗体で構成する。これにより、2つの抵抗体が、各々が有する温度特性上の欠点を補い合うように変化するため、合成抵抗体の温度依存性を小さくすることができ、HBTの熱暴走領域を回避することができる。   As described above, according to the semiconductor power amplifier according to the embodiment of the present invention, the emitter ballast resistor of the HBT is formed by the two resistors having temperature characteristics in which the change tendency of the resistance value with the temperature change is contradictory. It is composed of a composite resistor. As a result, the two resistors change so as to compensate for the disadvantages of the temperature characteristics of each, so that the temperature dependence of the combined resistor can be reduced and the thermal runaway region of the HBT can be avoided. .

本発明の半導体電力増幅器及びその製造方法は、携帯電話を主とする高周波帯を利用した無線通信機器の信号送信部等に利用可能であり、特に高出力動作と安定動作とを両立させたい場合等に適している。   The semiconductor power amplifier and the manufacturing method thereof according to the present invention can be used for a signal transmission unit or the like of a radio communication device using a high frequency band mainly of a mobile phone, and particularly when both high output operation and stable operation are desired. Suitable for etc.

本発明の一実施形態に係る半導体電力増幅器の構成を示す回路図1 is a circuit diagram showing a configuration of a semiconductor power amplifier according to an embodiment of the present invention. エミッタバラスト抵抗体の温度特性の一例を示す図Diagram showing an example of temperature characteristics of emitter ballast resistor 本発明の一実施形態に係る半導体電力増幅器の上面図1 is a top view of a semiconductor power amplifier according to an embodiment of the present invention. 本発明の一実施形態に係る半導体電力増幅器の断面図Sectional drawing of the semiconductor power amplifier which concerns on one Embodiment of this invention 本発明の一実施形態に係る半導体電力増幅器の製造方法を説明するための上面図The top view for demonstrating the manufacturing method of the semiconductor power amplifier which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体電力増幅器の製造方法を説明するための断面図Sectional drawing for demonstrating the manufacturing method of the semiconductor power amplifier which concerns on one Embodiment of this invention. 従来の半導体電力増幅器の構成を示す回路図Circuit diagram showing the configuration of a conventional semiconductor power amplifier

符号の説明Explanation of symbols

1〜3 端子
10 単位HBT構造
31 エミッタ電極
32 ベース電極
33 コレクタ電極
34 エミッタ層
35 ベース層
36 コレクタ層
37 サブコレクタ層
40 ヘテロ接合バイポーラトランジスタ(HBT)
41、42 エミッタバラスト抵抗体
43 ビアホール
50 半絶縁性半導体基板


1-3 Terminal 10 Unit HBT structure 31 Emitter electrode 32 Base electrode 33 Collector electrode 34 Emitter layer 35 Base layer 36 Collector layer 37 Subcollector layer 40 Heterojunction bipolar transistor (HBT)
41, 42 Emitter ballast resistor 43 Via hole 50 Semi-insulating semiconductor substrate


Claims (5)

電力増幅を行うセル回路を複数並列接続して構成される半導体電力増幅器であって、
前記セル回路は、
ベースに入力される信号をコレクタから増幅して出力するトランジスタと、
前記トランジスタのエミッタと接地との間に接続される第1のエミッタバラスト抵抗体と、
前記トランジスタのエミッタと接地との間に前記第1のエミッタバラスト抵抗体と並列に接続される第2のエミッタバラスト抵抗体とを備え、
前記第1のエミッタバラスト抵抗体と、前記第2のエミッタバラスト抵抗体とは、温度変化に伴う抵抗値の変化傾向が相反する温度特性に設定されることを特徴とする、半導体電力増幅器。
A semiconductor power amplifier configured by connecting a plurality of cell circuits for performing power amplification in parallel,
The cell circuit is
A transistor that amplifies and outputs a signal input to the base from the collector;
A first emitter ballast resistor connected between the emitter of the transistor and ground;
A second emitter ballast resistor connected in parallel with the first emitter ballast resistor between the emitter of the transistor and ground;
2. The semiconductor power amplifier according to claim 1, wherein the first emitter ballast resistor and the second emitter ballast resistor are set to temperature characteristics in which the tendency of change in resistance value accompanying temperature change is contradictory.
前記第1のエミッタバラスト抵抗体が温度上昇に従って抵抗値が減少する温度特性を有し、前記第2のエミッタバラスト抵抗体が温度上昇に従って抵抗値が増加する温度特性を有することを特徴とする、請求項1に記載の半導体電力増幅器。   The first emitter ballast resistor has a temperature characteristic in which a resistance value decreases as the temperature rises, and the second emitter ballast resistor has a temperature characteristic in which a resistance value increases as the temperature rises. The semiconductor power amplifier according to claim 1. 前記第1のエミッタバラスト抵抗体が半導体材料で形成され、前記第2のエミッタバラスト抵抗体が金属材料で形成されることを特徴とする、請求項2に記載の半導体電力増幅器。   3. The semiconductor power amplifier according to claim 2, wherein the first emitter ballast resistor is made of a semiconductor material, and the second emitter ballast resistor is made of a metal material. 前記第1のエミッタバラスト抵抗体が、半導体基板上に形成された前記トランジスタのサブコレクタ層を利用して形成されることを特徴とする、請求項3に記載の半導体電力増幅器。   4. The semiconductor power amplifier according to claim 3, wherein the first emitter ballast resistor is formed using a sub-collector layer of the transistor formed on a semiconductor substrate. 半導体基板上において、トランジスタのエミッタと接地との間に並列接続され、温度変化に伴う抵抗値の変化傾向が相反している温度特性を有した第1及び第2のエミッタバラスト抵抗体を製造する方法であって、
トランジスタ領域のサブコレクタ層にコレクタ電極を形成すると同時に、トランジスタ領域以外の活性化されたサブコレクタ層の両端にコレクタ電極を設けて、前記第1のエミッタバラスト抵抗体を形成する工程と、
前記工程によって形成された前記第1のエミッタバラスト抵抗体と並列して薄膜金属を蒸着し、前記第2のエミッタバラスト抵抗体を形成する工程とを備える、製造方法。
On a semiconductor substrate, first and second emitter ballast resistors that are connected in parallel between the emitter of a transistor and ground and have temperature characteristics in which the tendency of change in resistance value due to temperature change are contradictory are manufactured. A method,
Forming a collector electrode on the sub-collector layer in the transistor region, and simultaneously forming collector electrodes on both ends of the activated sub-collector layer other than the transistor region to form the first emitter ballast resistor;
A method of forming a second emitter ballast resistor by depositing a thin film metal in parallel with the first emitter ballast resistor formed by the step.
JP2005307852A 2005-10-21 2005-10-21 Semiconductor power amplifier and method for manufacturing same Pending JP2007116007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005307852A JP2007116007A (en) 2005-10-21 2005-10-21 Semiconductor power amplifier and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005307852A JP2007116007A (en) 2005-10-21 2005-10-21 Semiconductor power amplifier and method for manufacturing same

Publications (1)

Publication Number Publication Date
JP2007116007A true JP2007116007A (en) 2007-05-10

Family

ID=38097907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005307852A Pending JP2007116007A (en) 2005-10-21 2005-10-21 Semiconductor power amplifier and method for manufacturing same

Country Status (1)

Country Link
JP (1) JP2007116007A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016845A (en) * 2007-07-04 2009-01-22 Dongbu Hitek Co Ltd Semiconductor element, and manufacturing method thereof
JP2014120668A (en) * 2012-12-18 2014-06-30 Murata Mfg Co Ltd Heterojunction bipolar transistor, power amplifier using the same, and method of manufacturing heterojunction bipolar transistor
KR20210018538A (en) * 2018-06-19 2021-02-17 누보톤 테크놀로지 재팬 가부시키가이샤 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016845A (en) * 2007-07-04 2009-01-22 Dongbu Hitek Co Ltd Semiconductor element, and manufacturing method thereof
JP2014120668A (en) * 2012-12-18 2014-06-30 Murata Mfg Co Ltd Heterojunction bipolar transistor, power amplifier using the same, and method of manufacturing heterojunction bipolar transistor
KR20210018538A (en) * 2018-06-19 2021-02-17 누보톤 테크놀로지 재팬 가부시키가이샤 Semiconductor device
KR102328064B1 (en) 2018-06-19 2021-11-17 누보톤 테크놀로지 재팬 가부시키가이샤 Semiconductor device

Similar Documents

Publication Publication Date Title
US20070096151A1 (en) Bipolar transistor and method for fabricating the same
JP2007173624A (en) Hetero-junction bipolar transistor and method of manufacturing same
JP6206495B2 (en) Semiconductor device
JP2005236259A (en) Heterojunction bipolar transistor, its manufacturing method, and power amplifier using the same
CN107004600B (en) Heterojunction bipolar transistor
US20070012949A1 (en) Bipolar transistor and power amplifier
US20180175181A1 (en) Bipolar transistor and method for producing the same
JP6233724B2 (en) Heterojunction bipolar transistor
JP2007027269A (en) Bipolar transistor and power amplifier
US6545340B1 (en) Semiconductor device
JP2005259755A (en) Hetero-junction bipolar transistor and its manufacturing method
JP2001007120A (en) Hetero-junction bipolar transistor and its manufacturing method
JP2007116007A (en) Semiconductor power amplifier and method for manufacturing same
TWI580037B (en) Heterojunction bipolar transistor
JP2017195386A5 (en)
JP2017195387A5 (en)
JP2002076014A (en) High frequency semiconductor device
JP2010183054A (en) Heterojunction bipolar transistor and method of manufacturing the same
JP2007036138A (en) Bipolar transistor and power amplifier
JP2004274430A (en) Power amplifier module and method of manufacturing the same
JP2004111941A (en) Bipolar transistor and method of manufacturing the same
JP2007294782A (en) Semiconductor device
WO2004055903A1 (en) Semiconductor material having bipolar transistor structure and semiconductor device using same
JPH11330087A (en) Heterojunction bipolar transistor and its manufacture
US20060054932A1 (en) Semiconductor device, high-frequency amplifier and personal digital assistant