JP2007110650A - Signal reproducing apparatus - Google Patents
Signal reproducing apparatus Download PDFInfo
- Publication number
- JP2007110650A JP2007110650A JP2005302137A JP2005302137A JP2007110650A JP 2007110650 A JP2007110650 A JP 2007110650A JP 2005302137 A JP2005302137 A JP 2005302137A JP 2005302137 A JP2005302137 A JP 2005302137A JP 2007110650 A JP2007110650 A JP 2007110650A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching amplifier
- digital signal
- reproducing apparatus
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、入力されたマルチビット信号であるPCM信号をパルス密度変調(PDM)信号やパルス幅変調(PWM)信号等の1ビットデジタル信号に変調し、変調した1ビットデジタル信号をスイッチングアンプのスイッチング動作によって増幅し、スイッチングアンプからの出力信号により再生を行う信号再生装置に関し、特に負帰還によって信号の歪を抑制する信号再生装置に関する。 The present invention modulates an input PCM signal, which is a multi-bit signal, into a 1-bit digital signal such as a pulse density modulation (PDM) signal or a pulse width modulation (PWM) signal, and converts the modulated 1-bit digital signal to a switching amplifier. The present invention relates to a signal reproducing apparatus that amplifies by switching operation and reproduces by an output signal from a switching amplifier, and more particularly relates to a signal reproducing apparatus that suppresses signal distortion by negative feedback.
図4は、従来の信号再生装置の構成を示す図である。
従来、マルチビット信号であるPCM信号を1ビットデジタル信号に変調して再生を行う信号再生装置は、図4(a)に示すように、加算器,遅延器等のロジック回路で構成されたデルタシグマ変調回路1と、スイッチングアンプ2と、ローパスフィルタ3と、スピーカ4とからなり、入力されたPCM信号は、デルタシグマ変調回路1によって1ビットデジタル信号であるPDM信号に変調され、変調されたPDM信号がスイッチングアンプ2によって所定の定電圧のパルス信号にレベルシフト(電力増幅)された後、ローパスフィルタ3でアナログ音声信号に復調され、スピーカ4によって音響化される。
FIG. 4 is a diagram showing a configuration of a conventional signal reproducing apparatus.
2. Description of the Related Art Conventionally, a signal reproducing apparatus that performs reproduction by modulating a PCM signal that is a multi-bit signal into a 1-bit digital signal, as shown in FIG. The
図4(a)に示す信号再生装置においては、スイッチングアンプ2において様々な要因により発生する信号の歪を抑制することができないため、本出願人は、負帰還によってスイッチングアンプ2において発生する信号の歪を抑制することができる信号再生装置を提案した。当該信号再生装置は、図4(b)に示すように、第一のデルタシグマ変調回路11と、スイッチングアンプ2と、ローパスフィルタ3と、スピーカ4と、減衰器5と、加算器6と、第二のデルタシグマ変調回路12とからなり、加算器6と第二のデルタシグマ変調回路12とを第一のデルタシグマ変調回路11とスイッチングアンプ2との間に設けると共に、減衰器5を介してスイッチングアンプ2の出力信号を第一のデルタシグマ変調回路11と第二のデルタシグマ変調回路12との間に設けられた加算器6にフィードバックするように構成されている(例えば、特許文献1参照)。
In the signal reproduction device shown in FIG. 4A, since the distortion of the signal generated due to various factors in the
しかしながら、従来技術では、負帰還によってスイッチングアンプ2において発生する信号の歪を抑制することができるようになっているが、第1のデルタシグマ変調回路11は、デジタル回路であるものの、その出力以降は、実質上アナログ処理となり、アナログ素子のバラツキや外部ノイズによって、信号に歪が生じてしまうという問題があった。
However, in the prior art, it is possible to suppress the distortion of the signal generated in the
すなわち、第一のデルタシグマ変調回路11から出力されるPDM信号、およびスイッチングアンプ2から出力される電力増幅されたPDM信号は、1ビットデジタル信号と称されることが多いが、従来技術において、両PDM信号は、信号の電圧変動要素を有するアナログ信号として処理されており、実際、加算器6以降は、オペアンプ等のアナログ素子で構成されている。従って、元々デジタル信号であったマルチビット信号は、本質的に、アナログ信号に変換されていることになり、アナログ素子のバラツキや外部ノイズによって信号に歪が生じてしまう結果となる。
本発明は斯かる問題点に鑑みてなされたものであり、その目的とするところは、入力されたマルチビット信号をスイッチングアンプの直前までデジタル信号として扱うことができ、信号の劣化を最小限に抑えることができる信号再生装置を提供する点にある。 The present invention has been made in view of such problems, and an object of the present invention is to treat an input multi-bit signal as a digital signal until just before the switching amplifier, thereby minimizing signal degradation. The object is to provide a signal reproduction apparatus that can be suppressed.
本発明は上記課題を解決すべく、以下に掲げる構成とした。
本発明の信号再生装置は、入力マルチビット信号を1ビットデジタル信号変調手段によって1ビットデジタル信号に変調し、スイッチングアンプのスイッチング動作によって前記1ビットデジタル信号を増幅し、前記スイッチングアンプからの出力信号により再生を行う信号再生装置であって、前記スイッチングアンプからの出力信号をデジタル信号に変換するA/D変換手段と、前記A/D変換手段の出力であるデジタル信号を前記入力マルチビット信号から減算する減算手段とを具備し、該減算手段は、前記1ビットデジタル信号変調手段の前段に位置することを特徴とする。
In order to solve the above problems, the present invention has the following configuration.
The signal reproducing apparatus of the present invention modulates an input multi-bit signal into a 1-bit digital signal by 1-bit digital signal modulation means, amplifies the 1-bit digital signal by a switching operation of a switching amplifier, and outputs an output signal from the switching amplifier. A signal reproducing device for reproducing by the A / D conversion means for converting the output signal from the switching amplifier into a digital signal, and the digital signal output from the A / D conversion means from the input multi-bit signal. Subtracting means for subtracting, and the subtracting means is located in the preceding stage of the 1-bit digital signal modulating means.
さらに、本発明の信号再生装置は、前記減算手段の出力信号のゲインを調整する乗算器を具備することを特徴とすることを特徴とする。 Furthermore, the signal reproduction apparatus of the present invention is characterized by comprising a multiplier for adjusting the gain of the output signal of the subtracting means.
さらに、本発明の信号再生装置は、前記減算手段の出力信号の周波数帯域を制限するローパスフィルタを具備することを特徴とする。 Furthermore, the signal reproducing apparatus of the present invention is characterized by comprising a low-pass filter for limiting the frequency band of the output signal of the subtracting means.
さらに、本発明の信号再生装置は、前記1ビットデジタル信号変調手段および前記A/D変換手段は、入力信号をPDM信号に変調するデルタシグマ変調回路であることを特徴とする。 Further, in the signal reproducing apparatus of the present invention, the 1-bit digital signal modulation means and the A / D conversion means are delta-sigma modulation circuits that modulate an input signal into a PDM signal.
さらに、本発明の信号再生装置は、前記1ビットデジタル信号変調手段および前記A/D変換手段は、同一の周波数のクロックで動作することを特徴とする。 Furthermore, the signal reproducing apparatus of the present invention is characterized in that the 1-bit digital signal modulating means and the A / D converting means operate with clocks having the same frequency.
本発明の信号再生装置は、1ビットデジタル信号変調手段によって入力されたマルチビット信号を1ビットデジタル信号に変調し、スイッチングアンプのスイッチング動作によって1ビットデジタル信号を増幅し、スイッチングアンプからの出力信号によりアナログ音声信号に変換する信号再生装置であって、A/D変換手段によってデジタル信号に変換されたスイッチングアンプからの出力信号を1ビットデジタル信号変調手段の入力側に負帰還させるように構成することにより、A/D変換手段によってデジタル信号に変換されたスイッチングアンプからの出力信号を1ビットデジタル信号変調手段の入力側に負帰還させる加算器と、1ビットデジタル信号変調手段とをデジタル回路とすることができるため、入力されたマルチビット信号をスイッチングアンプの直前までデジタル信号として扱うことができ、信号の劣化を最小限に抑えることができるという効果を奏すると共に、デジタル回路としてLSI化を容易に行うことができるという効果を奏する。 The signal reproducing apparatus of the present invention modulates a multi-bit signal input by a 1-bit digital signal modulation means into a 1-bit digital signal, amplifies the 1-bit digital signal by a switching operation of the switching amplifier, and outputs an output signal from the switching amplifier. Is a signal reproduction device that converts an analog audio signal into a digital signal by the A / D conversion means and negatively feeds back the output signal from the switching amplifier to the input side of the 1-bit digital signal modulation means. Thus, an adder that negatively feeds back the output signal from the switching amplifier converted into a digital signal by the A / D conversion means to the input side of the 1-bit digital signal modulation means, and the 1-bit digital signal modulation means as a digital circuit So that the input multi-bit signal can be The can be handled as a digital signal immediately before the switching amplifier, with an effect that degradation of the signal can be minimized, an effect that the LSI implementation can be easily carried out as a digital circuit.
さらに、本発明の信号再生装置は、減算手段の出力信号のゲインを調整する乗算器を設けることにより、乗算器のゲインを非常に大きく設定することで、1ビットデジタル信号変調手段によって発生する量子化ノイズを低減させることができるという効果を奏する。 Furthermore, the signal reproducing apparatus of the present invention provides a multiplier that adjusts the gain of the output signal of the subtracting means, thereby setting the gain of the multiplier very large, thereby generating a quantum generated by the 1-bit digital signal modulating means. There is an effect that the noise can be reduced.
さらに、本発明の信号再生装置は、減算手段の出力信号の周波数帯域を制限するローパスフィルタを設けることにより、1ビットデジタル信号変調手段によって発生する量子化ノイズと、スイッチングアンプで発生する信号の歪とを低減させることができるという効果を奏する。 Furthermore, the signal reproducing apparatus of the present invention is provided with a low-pass filter that limits the frequency band of the output signal of the subtracting means, so that quantization noise generated by the 1-bit digital signal modulating means and signal distortion generated by the switching amplifier are provided. The effect that it can be reduced is produced.
さらに、本発明の信号再生装置は、入力信号をPDM信号に変調するデルタシグマ変調回路を1ビットデジタル信号変調手段およびA/D変換手段として用いることにより、A/D変換手段で発生する恐れのある群遅延の問題を回避することができるという効果を奏する。 Furthermore, the signal reproduction apparatus of the present invention uses the delta-sigma modulation circuit that modulates the input signal into the PDM signal as the 1-bit digital signal modulation means and the A / D conversion means, which may be generated by the A / D conversion means. There is an effect that a certain group delay problem can be avoided.
さらに、本発明の信号再生装置は、1ビットデジタル信号変調手段およびA/D変換手段を同一の周波数のクロックで動作させることにより、A/D変換手段の後段にオーバーサンプリング回路やデシメーションフィルタ等の余分な回路を設けることなく、1ビットデジタル信号変調手段に入力されるマルチビット信号と1ビットデジタル信号変調手段の入力側に負帰還されるスイッチングアンプからの出力信号との周波数を合わすことができるという効果を奏する。 Furthermore, the signal reproduction apparatus of the present invention operates an 1-bit digital signal modulation means and an A / D conversion means with a clock having the same frequency, so that an oversampling circuit, a decimation filter, etc. The frequency of the multi-bit signal input to the 1-bit digital signal modulation means and the output signal from the switching amplifier negatively fed back to the input side of the 1-bit digital signal modulation means can be matched without providing an extra circuit. There is an effect.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(第1の実施の形態)
図1は、本発明に係る信号再生装置の第1の実施の形態の構成を示す図である。
(First embodiment)
FIG. 1 is a diagram showing a configuration of a first embodiment of a signal reproduction apparatus according to the present invention.
第1の実施の形態は、図1を参照すると、1ビットデジタル信号変調手段であるデルタシグマ変調回路1と、スイッチングアンプ2と、ローパスフィルタ3と、スピーカ4と、ローパスフィルタ7と、A/D変換回路8と、加算器9とでからなり、加算器9をデルタシグマ変調回路1の入力側に設けると共に、ローパスフィルタ7およびA/D変換回路8を介してスイッチングアンプ2からの出力信号を加算器9に負帰還させるように構成されている
In the first embodiment, referring to FIG. 1, a delta-
デルタシグマ変調回路1は、加算器,遅延器等のロジック回路で構成され、入力されたマルチビット信号であるPCM信号を1ビットデジタル信号であるPDM信号に変調し、変調したPDM信号をスイッチングアンプ2に出力する。
The delta-
スイッチングアンプ2は、定電圧電源が供給されており、デルタシグマ変調回路1から入力されたPDM信号を定電圧電源のレベルのパルス信号にレベルシフトしてローパスフィルタ3に出力すると共に、帰還ループFLに負帰還信号として出力する。
The
ローパスフィルタ3は、コイル、コンデンサー等からなり、スイッチングアンプ2によって電力増幅されたPDM信号を積分してアナログ音声信号に変換し、変換したアナログ音声信号をスピーカ4に出力し、スピーカ4によって音響化させる。
The low-
ローパスフィルタ7は、帰還ループFL上に設けられ、後続するA/D変換回路8における折り返しノイズ成分を負帰還信号からカットオフするフィルタであり、カットオフ周波数が十分高く設定されている。なお、負帰還信号にA/D変換回路8における折り返しノイズとなる成分が含まれていない場合には、ローパスフィルタ7を省略し、負帰還信号を直接A/D変換回路8に入力するようにしても良い。
The low-
A/D変換回路8は、ローパスフィルタ7によって折り返しノイズ成分がカットオフされた負帰還信号をデジタル信号に変換し、加算器9に負帰還させ、デルタシグマ変調回路1に入力されるPCM信号からデジタル信号に変換された負帰還信号を減算させる。なお、A/D変換回路8のサンプリング周波数は、デルタシグマ変調回路1のサンプリング周波数と同一に設定されており、A/D変換回路8の後段に余分な回路を設けることなく、加算器9においてPCM信号と負帰還信号との周波数を合わすことができるようになっている。A/D変換回路8とデルタシグマ変調回路1とのサンプリング周波数に微妙なずれが合った場合、ビートが発生する可能性があると共に、A/D変換回路8とデルタシグマ変調回路1とのサンプリング周波数を等倍/等分の一に設定した場合には、A/D変換回路8の後段にオーバーサンプリング回路やデシメーションフィルタ等の余分な回路が必要になってしまう。
The A /
次に、第1の実施の形態によってスイッチングアンプ2における信号歪が補正される原理について図2を参照して詳細に説明する。
図2は、図1に示す信号再生装置おいて信号歪が補正効果を説明するための説明図である。である。
Next, the principle of correcting the signal distortion in the switching
FIG. 2 is an explanatory diagram for explaining the effect of correcting the signal distortion in the signal reproducing apparatus shown in FIG. It is.
一般的なサーボの話として、実際には、サーボループ内のどこかにゲインを持たせたり、周波数的な特性を持たせたりすることになる。従って、比較的シンプルな例として図3に示すモデルを考え、非常に大きなゲインを持つ乗算器20とカットオフ周波数を可聴帯域前後に持つローパスフィルタ21とをデルタシグマ変調回路1の入力側に配置した。ここで各素子のそれぞれの伝達関数を、乗算器20は、G、ローパスフィルタ21は、L1、デルタシグマ変調回路1は、フラットなゲイン特性(1倍)、スイッチングアンプ2は、A、ローパスフィルタ7は、L2、A/D変換回路8は、フラットなゲイン特性(1倍)とし、入力信号をI、出力信号をO、デルタシグマ変調回路1で発生する量子化ノイズをN1、スイッチングアンプ2で発生する信号の歪をN0とすると、出力Oの特性は、以下に示す数式Aとなる。
As a general servo story, in reality, gain is given somewhere in the servo loop, or frequency characteristics are given. Therefore, considering the model shown in FIG. 3 as a relatively simple example, a
ここでローパスフィルタ7は、カットオフ周波数が十分に高いので、L2をフラットな特性(1倍)であるとすると共に、スイッチングアンプ2の伝達関数A=1とすると、出力Oの特性は、以下に示す数式Bで表すことができる。
Here the low-
次に、L1のローパスフィルタ21の減衰特性を3つの帯域に分け、数式Bを評価していく。
(1)L1≒1倍の周波数帯域
G≫1倍、L1≒1倍であるのでGL1≫1倍となり、よって分母の「1+」は無視できる。従って、次式に示すように数式Bにおいてデルタシグマ変調回路1で発生する量子化ノイズN1とスイッチングアンプ2で発生する信号の歪N0が消え、入力信号Iがそのまま出力信号Oとして出てくることがわかる。
Next, the attenuation characteristic of the L 1 low-pass filter 21 is divided into three bands, and the expression B is evaluated.
(1) Since L 1 ≈1 times the frequency band G >> 1 and L 1 ≈1 times, GL 1 >> 1 and thus the denominator “1+” can be ignored. Therefore, as shown in the following equation, the quantization noise N 1 generated in the delta-
(2)L1≒(1/G)倍の周波数帯域
GのゲインとL1の減衰特性とが相殺されGL1≒1倍となり、分母の「1+」が無視できなくなり、次式に示すようにデルタシグマ変調回路1で発生する量子化ノイズN1およびスイッチングアンプ2で発生する信号の歪N0が1/2倍となるが、入力信号Iも1/2になってしまい、仮にこの周波数帯域が可聴帯域であれば音響信号が減衰して聞こえることになる。従って、設計時には、可聴帯域より十分高い周波数帯域に、L1≒(1/G)倍の周波数帯域を持ってくる必要がある。
(2) The gain of the frequency band G that is L 1 ≈ (1 / G) times and the attenuation characteristic of L 1 cancel each other, and GL 1 ≈1 times, and the denominator “1+” cannot be ignored. In addition, the quantization noise N 1 generated in the delta-
(3)L1≪(1/G)倍の周波数帯域
GのゲインよりL1の減衰特性が強いため、GL1≒0倍に近づき、次式に示すように、デルタシグマ変調回路1で発生する量子化ノイズN1およびスイッチングアンプ2で発生する信号の歪N0がそのまま残り、入力信号Iが消えてしまうが、両方とも、可聴帯域より十分高い周波数なので問題ない。
(3) L 1 «(1 / G) for damping characteristic of the gain from the L 1 of the multiple of the frequency band G is strong, approaches GL 1 ≒ 0 times, as shown in the following equation, generated in the delta
このように、L1≒1倍の周波数帯域においてデルタシグマ変調回路1で発生する量子化ノイズN1およびスイッチングアンプ2で発生する信号の歪N0をほぼ完全に補正することができると共に、L1≒(1/G)倍の周波数帯域において、デルタシグマ変調回路1で発生する量子化ノイズN1およびスイッチングアンプ2で発生する信号の歪N0を1/2倍に補正することができる。実際には、L1の減衰特性や、ここには示していないサーボの安定(発振しない)条件などに注意しなければならないが、正しく設計すれば、スイッチングアンプ2で発生する信号の歪N0を除去できるばかりでなく、量子化ノイズN1に対しても可聴帯域で減衰させることが可能になる。
As described above, the quantization noise N 1 generated in the delta-
なお、帰還ループFLにあるA/D変換回路8がオーディオ用マルチビットA/D変換回路の場合には、処理時間遅れが大きく、群遅延が発生し、サーボの安定条件を満たすことが困難である場合があり、この場合には、A/D変換回路8としてデルタシグマ変調回路を用いることで群遅延の問題を回避することができる。加算器9への入力は、デジタル信号であれば、1bit信号でも良く、加算器9の入り口で、例えば、‘0’を”7FFF(hex)”に、‘1’を”8000(hex)”に置き換えてやればよい。ただし、A/D変換回路8としてデルタシグマ変調回路を用いた場合には、A/D変換回路8として用いるデルタシグマ変調回路で発生する量子化ノイズN2は、デルタシグマ変調回路1で発生する量子化ノイズN1と違って可聴帯域で減衰しないので、A/D変換回路8として用いるデルタシグマ変調回路で発生する量子化ノイズN2を低く抑えておく必要がある。
When the A /
また、第1の実施の形態では、入力されたマルチビット信号であるPCM信号を1ビットデジタル信号に変調する1ビットデジタル信号変調手段としてデルタシグマ変調回路1を用いる例について説明したが、入力されたマルチビット信号であるPCM信号を1ビットデジタル信号であるPWM信号に変調するPWM信号変調回路を1ビットデジタル信号変調手段として用いるようにしても良い。
In the first embodiment, the example in which the delta-
(第2の実施の形態)
図3は、本発明に係る信号再生装置の第2の実施の形態の構成を示す図である。
(Second Embodiment)
FIG. 3 is a diagram showing the configuration of the second embodiment of the signal reproduction apparatus according to the present invention.
第2の実施の形態は、図3を参照すると、スイッチングアンプ2に供給する定電圧の電圧値を可変にすることで、再生音量を制御することができる構成となっており、第1の実施の形態の構成に加え、スイッチングアンプ2に供給する定電圧を変化させることができる可変電圧電源22と、A/D変換回路8からの出力信号、すなわち加算器9に負帰還される信号のゲインを調整するゲイン調整手段23と、可変電圧電源22がスイッチングアンプ2に供給する定電圧の電圧値と、ゲイン調整手段23のゲインとを制御するマイコン24とを備えている。
In the second embodiment, referring to FIG. 3, the playback volume can be controlled by making the voltage value of the constant voltage supplied to the switching
マイコン24は、図示しない音量調整手段によって設定された音量レベルに応じて、可変電圧電源22からスイッチングアンプ2に供給される定電圧の電圧値を設定すると共に、スイッチングアンプ2に供給される定電圧の電圧値がN倍されると、ゲイン調整手段23のゲインを1/N倍に設定するように構成されており、スイッチングアンプ2に供給される定電圧の電圧値の増減に応じて、その逆数のゲインを帰還ループFLの中に持たせることで、サーボループの安定化を図ることができるようになっている。
The
以上説明したように、本実施の形態によれば、デルタシグマ変調回路1によって入力されたPCM信号をPDM信号に変調し、スイッチングアンプ2のスイッチング動作によってPDM信号を増幅し、スイッチングアンプ2からの出力信号をローパスフィルタ3によって音響信号に再生する信号再生装置であって、A/D変換回路8によってデジタル信号に変換されたスイッチングアンプ2からの出力信号を1ビットデジタル信号変調手段の入力側に負帰還させるように構成することにより、A/D変換手段によってデジタル信号に変換されたスイッチングアンプからの出力信号をデルタシグマ変調回路1の入力側に負帰還させる加算器9と、デルタシグマ変調回路1とをデジタル回路とすることができるため、入力されたPCM信号をスイッチングアンプ2の直前までデジタル信号として扱うことができ、信号の劣化を最小限に抑えることができるという効果を奏すると共に、デジタル回路としてLSI化を容易に行うことができるという効果を奏する。
As described above, according to the present embodiment, the PCM signal input by the delta-
さらに、本実施の形態によれば、加算器9の出力信号のゲインを調整する乗算器20を設けることにより、乗算器20のゲインを非常に大きく設定することで、デルタシグマ変調回路1によって発生する量子化ノイズを低減させることができるという効果を奏する。
Furthermore, according to the present embodiment, the
さらに、本実施の形態によれば、加算器9の出力信号の周波数帯域を制限するローパスフィルタ21を設けることにより、デルタシグマ変調回路1によって発生する量子化ノイズと、スイッチングアンプ2で発生する信号の歪とを低減させることができるという効果を奏する。
Furthermore, according to the present embodiment, by providing the low-pass filter 21 that limits the frequency band of the output signal of the
さらに、本実施の形態によれば、入力信号をPDM信号に変調するデルタシグマ変調回路をA/D変換手段として用いることにより、A/D変換回路8で発生する恐れのある群遅延の問題を回避することができるという効果を奏する。
Furthermore, according to the present embodiment, a delta-sigma modulation circuit that modulates an input signal into a PDM signal is used as the A / D conversion means, thereby eliminating the group delay problem that may occur in the A /
さらに、本実施の形態によれば、デルタシグマ変調回路1およびA/D変換回路8を同一の周波数のクロックで動作させることにより、A/D変換回路8の後段にオーバーサンプリング回路やデシメーションフィルタ等の余分な回路を設けることなく、デルタシグマ変調回路1に入力されるマルチビット信号とデルタシグマ変調回路1の入力側に負帰還されるスイッチングアンプ2からの出力信号との周波数を合わすことができるという効果を奏する。
Furthermore, according to the present embodiment, by operating the delta
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。 It should be noted that the present invention is not limited to the above-described embodiments, and it is obvious that each embodiment can be appropriately changed within the scope of the technical idea of the present invention. In addition, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, and can be set to a suitable number, position, shape, and the like in practicing the present invention. In each figure, the same numerals are given to the same component.
1 デルタシグマ変調回路
2 スイッチングアンプ
3 ローパスフィルタ
4 スピーカ
7 ローパスフィルタ
8 A/D変換回路
9 加算器
20 乗算器
21 ローパスフィルタ
22 可変電圧電源
23 ゲイン調整手段
24 マイコン
DESCRIPTION OF
Claims (5)
前記スイッチングアンプからの出力信号をデジタル信号に変換するA/D変換手段と、
前記A/D変換手段の出力であるデジタル信号を前記入力マルチビット信号から減算する減算手段とを具備し、
該減算手段は、前記1ビットデジタル信号変調手段の前段に位置することを特徴とする信号再生装置。 A signal reproduction device that modulates an input multi-bit signal into a 1-bit digital signal by a 1-bit digital signal modulation means, amplifies the 1-bit digital signal by a switching operation of a switching amplifier, and reproduces the output signal from the switching amplifier. There,
A / D conversion means for converting an output signal from the switching amplifier into a digital signal;
Subtracting means for subtracting a digital signal that is an output of the A / D conversion means from the input multi-bit signal,
The signal reproducing apparatus according to claim 1, wherein the subtracting means is located upstream of the 1-bit digital signal modulating means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302137A JP4568671B2 (en) | 2005-10-17 | 2005-10-17 | Signal reproduction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302137A JP4568671B2 (en) | 2005-10-17 | 2005-10-17 | Signal reproduction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110650A true JP2007110650A (en) | 2007-04-26 |
JP4568671B2 JP4568671B2 (en) | 2010-10-27 |
Family
ID=38036120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005302137A Expired - Fee Related JP4568671B2 (en) | 2005-10-17 | 2005-10-17 | Signal reproduction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4568671B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295049A (en) * | 1998-03-10 | 2000-10-20 | Sharp Corp | Digital switching amplifier |
JP2003249825A (en) * | 2002-02-22 | 2003-09-05 | Mitsubishi Electric Corp | Class-d amplifier using delta-sigma modulation |
JP2006507743A (en) * | 2002-11-22 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Pulse width modulation type noise shaper |
-
2005
- 2005-10-17 JP JP2005302137A patent/JP4568671B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295049A (en) * | 1998-03-10 | 2000-10-20 | Sharp Corp | Digital switching amplifier |
JP2003249825A (en) * | 2002-02-22 | 2003-09-05 | Mitsubishi Electric Corp | Class-d amplifier using delta-sigma modulation |
JP2006507743A (en) * | 2002-11-22 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Pulse width modulation type noise shaper |
Also Published As
Publication number | Publication date |
---|---|
JP4568671B2 (en) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2304871B1 (en) | Switching power amplifier and method of controlling the same | |
US20080042746A1 (en) | Sigma-delta based class d audio or servo amplifier with load noise shaping | |
JPWO2003030373A1 (en) | Delta-sigma modulator and signal amplifier | |
US20080042745A1 (en) | Sigma-delta based class d audio power amplifier with high power efficiency | |
US10554189B2 (en) | Analogue signal paths | |
JP5167196B2 (en) | Signal correction apparatus, audio processing apparatus, and pulse amplification method | |
JP4564912B2 (en) | Signal reproduction device | |
US7170360B2 (en) | Device and method for digital pulse width modulation | |
US9136798B2 (en) | Method and apparatus for outputting audio signal | |
JP2000307359A (en) | Switching amplifier using δς modulation | |
KR100861920B1 (en) | Asymmetric-type pulse width modulation signal generator, and method thereof | |
US10601379B2 (en) | Digital amplifier | |
JP2008048262A (en) | Switching amplifier unit | |
JP2008125004A (en) | Class-d amplifier | |
JP4568671B2 (en) | Signal reproduction device | |
US11368132B2 (en) | Low delay, low power and high linearity class-D modulation loop | |
US9559645B2 (en) | Switched amplifier for a variable supply voltage | |
KR101722767B1 (en) | Digital audio amplifier | |
US11088662B2 (en) | Digital amplifier and output device | |
JP2004266398A (en) | Class d amplifier | |
JP3549045B2 (en) | Switching amplifier | |
US11616512B1 (en) | Series-connected delta-sigma modulator | |
TWI806701B (en) | Amplifier system | |
JP6958617B2 (en) | Amplifier | |
JP2005184337A (en) | Switching amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4568671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |