JP2007109672A - Plasma display panel and manufacturing method of the same - Google Patents
Plasma display panel and manufacturing method of the same Download PDFInfo
- Publication number
- JP2007109672A JP2007109672A JP2007001142A JP2007001142A JP2007109672A JP 2007109672 A JP2007109672 A JP 2007109672A JP 2007001142 A JP2007001142 A JP 2007001142A JP 2007001142 A JP2007001142 A JP 2007001142A JP 2007109672 A JP2007109672 A JP 2007109672A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- dielectric layer
- display panel
- softening point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
本発明は、AC型のプラズマディスプレイパネル(PDP)及びその製造方法に関する。 The present invention relates to an AC type plasma display panel (PDP) and a manufacturing method thereof.
PDPは、表示輝度の上で有利な自己発光型の表示デバイスであり、画面の大型化及び高速表示が可能であることから、CRTに代わる表示デバイスとして注目されている。特に蛍光体によるカラー表示に適した面放電型PDPは、ハイビジョンを含むテレビジョン映像の分野にその用途が拡大されつつある。 The PDP is a self-luminous display device that is advantageous in terms of display brightness, and has been attracting attention as a display device that replaces the CRT because it can increase the screen size and display at high speed. In particular, surface discharge PDPs suitable for color display using phosphors are being used in the field of television images including high definition.
図4は一般的な面放電型PDPの分解斜視図であり、1つの画素EGに対応する部分の基本的な構造を示している。 FIG. 4 is an exploded perspective view of a general surface discharge type PDP, and shows a basic structure of a portion corresponding to one pixel EG.
図4に例示したPDP10は、蛍光体の配置形態による分類の上で反射型と呼称される3電極構造のPDPであり、一対のガラス基板11,21、横方向に互いに平行に隣接して延びた一対の表示電極X,Y、放電に壁電荷を利用するAC駆動のための誘電体層17、MgOからなる保護膜18、表示電極X,Yと直交するアドレス電極A、アドレス電極Aと平行な平面視直線状の隔壁29、及びフルカラー表示のための蛍光体層28などから構成されている。
The
内部の放電空間30は、隔壁29によって表示電極X,Yの延長方向に単位発光領域EU毎に区画され、且つその間隙寸法が規定されている。蛍光体層28は、面放電によるイオン衝撃を避けるために、表示電極X,Yと反対側のガラス基板21上の各隔壁29の間に設けられており、面放電で生じる紫外線によって励起されて発光する。蛍光体層28の表層面(放電空間と接する面)で発光した光は、誘電体層17及びガラス基板11などを透過して外部へ射出する。
The
表示電極X,Yは、蛍光体層28に対して表示面H側に配置されることから、面放電を広範囲とし且つ表示光の遮光を最小限とするため、幅の広い透明導電膜41とその導電性を補うための幅の狭い金属膜(バス電極)42とから構成されている。透明導電膜41は、ITO(酸化インジウム)やネサ(酸化錫)などの酸化金属からなる。
Since the display electrodes X and Y are arranged on the display surface H side with respect to the
このような構造のPDPにおいて、誘電体層17の表層面は、放電特性の均一化及び透明性の確保の上で、より平滑であることが望ましい。
In the PDP having such a structure, it is desirable that the surface of the
一般に、誘電体層17は単層構造のガラス層とされ、例えば軟化点が470℃程度の低融点鉛ガラス(PbOの組成比が75%程度)を、軟化点より十分に高い600℃程度の温度で焼成することによって形成されていた。軟化点より十分に高い温度で焼成すれば、焼成に際してガラス材料が流動することから、表層面の平坦なガラス層を得ることができる。
従来においては、一対の表示電極X,Yに対して印加する駆動パルスのパルス幅に微妙な偏りがあったり、定常的に一方の表示電極に対する印加パルス数が他方に比べて多い駆動シーケンスを適用したりしたときに、表示電極X,Y間の電位状態の均等性が損なわれる。つまり、表示電極X,Y間に同一極性のDC電圧が繰り返し加わることになる。 Conventionally, there is a slight deviation in the pulse width of the drive pulse applied to the pair of display electrodes X and Y, or a drive sequence in which the number of pulses applied to one display electrode is constantly larger than the other is applied. The uniformity of the potential state between the display electrodes X and Y is impaired. That is, a DC voltage having the same polarity is repeatedly applied between the display electrodes X and Y.
このような条件で長期にわたって使用すると、表示電極X,Yのエレクトロマイグレーションが進行し、誘電体層17の内部で一方の表示電極の透明導電膜41から他方の表示電極の透明導電膜41に向かって樹枝状の突起が成長する。このため、部分的に絶縁抵抗が低下し、非表示の単位発光領域EUが発光する誤点灯が生じてしまうという問題があった。なお、エレクトロマイグレーションの誘因である印加電圧の偏りを完全に無くすことは不可能である。
When used under such conditions for a long time, the electromigration of the display electrodes X and Y proceeds, and the transparent
本発明は、このような問題に鑑みてなされたもので、表示電極X,Yを構成する透明導電膜の劣化を防止し、表示の信頼性を高めることを目的としている。 The present invention has been made in view of such a problem, and an object of the present invention is to prevent deterioration of the transparent conductive film constituting the display electrodes X and Y and to improve display reliability.
透明導電膜の被覆に適する誘電体材料を探究した。その結果、ZnO系ガラス材料を用いることにより、透明導電膜の劣化を大幅に低減できることを見い出した。 A dielectric material suitable for coating a transparent conductive film was sought. As a result, it was found that the deterioration of the transparent conductive film can be significantly reduced by using a ZnO-based glass material.
請求項1に係るプラズマディスプレイパネルは、放電空間を形成する一対の基板のうちの一方の基板上に、それぞれ透明導電膜と金属膜とからなり、互いに隣接して横方向に延びた表示用のX電極とY電極の対を複数対配列し、該X電極とY電極の対がAC駆動のための誘電体層で被覆された構成を有し、前記隣接するX電極とY電極の間で印加電圧の偏りを生ずる駆動シーケンスが適用されるプラズマディスプレイパネルであって、前記誘電体層が実質的に鉛を含まないZnO系ガラスからなるものである。 According to a first aspect of the present invention, there is provided a plasma display panel, comprising: a transparent conductive film and a metal film on one of a pair of substrates forming a discharge space; A plurality of pairs of X electrodes and Y electrodes are arranged, and the pair of X electrodes and Y electrodes is covered with a dielectric layer for AC driving, and between the adjacent X electrodes and Y electrodes. A plasma display panel to which a drive sequence that causes a bias in applied voltage is applied, wherein the dielectric layer is made of ZnO-based glass substantially not containing lead.
請求項2に係るプラズマディスプレイパネルにおける誘電体層は、X電極及びY電極と接する下層と、前記X電極及びY電極と接しない上層とを有した複層構造のガラス層であり、前記下層が実質的に鉛を含まないZnO系ガラス材料からなり、前記上層が前記下層よりも軟化点の低いPbO系ガラス材料からなるものである。 The dielectric layer in the plasma display panel according to claim 2 is a glass layer having a multilayer structure having a lower layer in contact with the X electrode and the Y electrode, and an upper layer not in contact with the X electrode and the Y electrode. The upper layer is made of a PbO-based glass material having a softening point lower than that of the lower layer.
請求項3に係るプラズマディスプレイパネルの製造方法は、X電極及びY電極を鉛を含まないZnO系ガラス材料で被覆した状態でその軟化点より低い温度で焼成し、更に該下層ガラスの上をその軟化点よりも低い軟化点を有する上層ガラス材料で被覆した状態でその軟化点よりも高く前記下層ガラス材料の焼成温度より低い温度で焼成して誘電体層を形成するものである。 According to a third aspect of the present invention, there is provided a method of manufacturing a plasma display panel, wherein the X electrode and the Y electrode are baked at a temperature lower than the softening point in a state where the X electrode and the Y electrode are coated with a lead-free ZnO-based glass material. A dielectric layer is formed by firing at a temperature higher than the softening point and lower than the firing temperature of the lower glass material in a state of being coated with an upper glass material having a softening point lower than the softening point.
透明導電膜と接する誘電体がZnO系ガラス材料からなる場合には、プラズマディスプレイパネルを長期にわたって使用しても、エレクトロマイグレーションによる表示電極間の絶縁性の低下がほとんど起こらない。また、ZnO系ガラス材料は化学エッチングが容易であるので、表示電極の外部回路接続用端子となる電極端部を製造途中において保護(酸化防止)する被覆層(電極端子保護層)として利用することができる。すなわち、ZnO系ガラス材料を用いることによって誘電体層と電極端子保護層との一括形成が可能になり、製造工数の低減を図ることができる。 When the dielectric in contact with the transparent conductive film is made of a ZnO-based glass material, even if the plasma display panel is used over a long period of time, the insulation between display electrodes is hardly deteriorated by electromigration. In addition, since chemical etching of ZnO-based glass material is easy, it should be used as a coating layer (electrode terminal protective layer) that protects (oxidizes) the end of the electrode serving as the external circuit connection terminal of the display electrode during the manufacturing process. Can do. That is, by using a ZnO-based glass material, the dielectric layer and the electrode terminal protective layer can be formed at once, and the number of manufacturing steps can be reduced.
誘電体層を複層構造として上層の軟化点を下層よりも低くすれば、誘電体層の形成に際して上層のみについて流動性を高めることができ、表示電極との化学反応が抑制されるので、大きな気泡が無く且つ表層面が平坦で透明性の良好な誘電体層を得ることができる。 If the upper layer has a softening point lower than that of the lower layer with a multilayer structure of the dielectric layer, the fluidity of only the upper layer can be increased during formation of the dielectric layer, and the chemical reaction with the display electrode is suppressed. It is possible to obtain a dielectric layer having no air bubbles and having a flat surface layer and good transparency.
本発明によれば、表示電極X,Yを構成する透明導電膜の劣化を防止し、表示の信頼性を高めることができる。 According to the present invention, it is possible to prevent deterioration of the transparent conductive film constituting the display electrodes X and Y, and to improve display reliability.
請求項3の発明によれば、容易に誘電体層の透明性を確保することができる。 According to the invention of claim 3, the transparency of the dielectric layer can be easily ensured.
図1は本発明に係るPDP1の要部の構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a main part of a
PDP1は、マトリクス表示の単位発光領域に一対の表示電極X,Yとアドレス電極Aとが対応する3電極構造の面放電型PDPである。
The
面放電のための表示電極X,Yは、前面側のガラス基板11上に設けられ、AC駆動用の誘電体層17によって放電空間30に対して被覆されている。誘電体層17の厚さは20〜30μm程度である。誘電体層17の表面には、保護膜として数千Å程度の厚さのMgO膜18が設けられている。
The display electrodes X and Y for surface discharge are provided on the
表示電極X,Yは、広い帯状の透明導電膜41と、その導電性を補うために外端側に重ねられた幅の狭いバス金属膜42とから構成されている。透明導電膜41は数千Å〜1μm程度の厚さのITO膜(酸化インジウム膜)からなり、バス金属膜42は例えばCr/Cu/Crの3層構造の薄膜からなる。
The display electrodes X and Y are composed of a wide band-shaped transparent
背面側のガラス基板21には、単位発光領域を選択的に発光させるためのアドレス電極Aが、表示電極X,Yと直交するように配列されている。アドレス電極Aの上面を含めて背面側の内面を被覆するように、所定発光色の蛍光体28が設けられている。
On the
PDP1では、図4のPDP10との比較の上で、誘電体層17の層構造及び材質に特徴がある。すなわち、誘電体層17は、透明導電膜41及びバス金属膜42と接する下層17Aと、下層17Aの上に積層された上層17Bとから構成されている。そして、下層17Aは軟化点が550〜600℃のZnO系ガラス材料からなり、上層17Bは軟化点が下層17Aより低い450〜500℃のPbO系ガラス材料からなる。下層17A及び上層17Bの厚さは同程度である。なお、軟化点とは、ガラス材料の粘度が4.5×107 程度になる温度である。
The
以下、誘電体層17の形成工程を中心にPDP1の製造方法を説明する。図2は製造段階のPDPの模式図である。
Hereinafter, a method for manufacturing the
PDP1は、各ガラス基板11,21について別個に所定の構成要素を設けて前面側の電極基板(片面パネル)10及び背面側の電極基板20を作製し、その後に電極基板10,20を重ね合わせて封止を行い、内部の排気及び放電ガスの充填を行う一連の工程によって製造される。
In the
ガラス基板11側の製造に際しては、まず、蒸着やスパッタなどによる成膜、及びフォトリソグラフィ法によるパターニングによって、ガラス基板11上に透明導電膜41とバス金属膜42とを順に形成して表示電極X,Yを設ける。なお、ガラス基板11は、表面に二酸化珪素膜を設けた3mm程度の厚さのソーダ石灰ガラス板からなる。次に、ガラス基板11の表面に表示電極X,Yをそれらの全長にわたって被覆するように、表1の組成のガラス材料(軟化点は585℃)又は表2の組成のガラス材料(軟化点は580℃)、すなわち実質的にPbを含まないZnO系ガラス材料を主成分とするガラスペーストをスクリーン印刷によって一様に塗布する。
When manufacturing the
そして、乾燥させたペースト層を、軟化点よりも低くガラス材料が若干軟化する程度の温度(例えば550〜560℃)で焼成し、下層17A及び電極端子保護層17aを形成する。具体的には焼成で得られたZnO系ガラス層171における放電空間と対向する部分が下層17Aであり、表示電極の端部に対応する部分が電極端子保護層17aである。電極端子保護層17aは、以降の熱処理における湿気との反応による表示電極X,Yの酸化を防止する役割をもつ。下層17Aの焼成温度が軟化点より低い場合には、焼成中におけるガラス材料の流動が緩慢になる。そのため、ガラス材料とバス金属膜42のCuとの接触によって発泡を伴う化学反応が生じたとしても、その反応が長くは続かないので、絶縁破壊の原因となる大きな気泡は生じない。ただし、下層17Aの表層面(上面)は、ガラス粒界の大きさを反映した凹凸面(表面粗さが5〜6μmの粗い面)になる。凹凸面は光の散乱による透明性の低下を招く。
Then, the dried paste layer is baked at a temperature lower than the softening point and slightly softening the glass material (for example, 550 to 560 ° C.) to form the
そこで、下層17Aの上に、誘電体層17を平坦化するための上層17Bを形成する。上層17Bの形成に際しては、上述のように軟化点が下層17Aの材料より低い表3の組成のPbO系ガラス材料(軟化点は475℃)を主成分とするペーストを塗布する。このとき、塗布の範囲を表示電極X,Yの端部(端子となる部分)の上部を除く範囲とする。これは、製造の最終段階での表示電極X,Yの端部を露出させる処理を容易にするための配慮である。
Therefore, an
そして、乾燥させたペースト層を、PbO系ガラス材料の軟化点より高く且つ下層17Aの焼成温度より低い温度(例えば530℃)で焼成し、上層17Bを形成する〔図2(A)〕。焼成温度を軟化点より高く設定することにより、焼成中にガラス材料が流動することから、表面粗さが1〜2μm程度の平坦な上層17B(すなわち誘電体層17)を得ることができる。また、上層17Bの焼成温度を下層17Aの焼成温度より低く設定することにより、下層17Aの変質を防ぐことができる。こうして作製された電極基板10は、上述のように誘電体層17と電極端子保護層17aとが一括に形成されることから層構造が簡単で歩留りの点で優れ、しかも電極端子の露出させる加工が容易であることからPDP1の製造に好適な組み立て部品である。
Then, the dried paste layer is fired at a temperature (for example, 530 ° C.) higher than the softening point of the PbO-based glass material and lower than the firing temperature of the
なお、上層17Bを下層17Aと同様にZnO系ガラス材料によって形成することが可能である。ただし、ガラス基板11の変形を防ぐ上で焼成温度としては590℃以下が望ましいので、上層17Bの軟化点を590℃より十分に低く設定する必要がある。ZnO系ガラス材料では、PbO系と比べると軟化点を低くすることが難しいが、Na2 Oに代表されるアルカリ系金属酸化物を添加することにより、軟化点を低くすることができる。表4の組成のZnO系ガラス材料の軟化点は550℃である。
The
以上のようにして下層17Aと上層17Bとを順に形成して誘電体層17を設けた後、電子ビーム蒸着などによってMgO膜18を設けてガラス基板11側の製造を終える。
As described above, the
次に、別途に作製された背面側の電極基板20と、電極基板10とを重ね合わせ、接着材料を兼ねる封止ガラス31の融着によって両者を接合する〔図2(B)〕。具体的には、封止ガラス31は、2枚の基板を重ね合わる前に、片方又は両方の電極基板上にスクリーン印刷によってに枠状に設けておき、基板重ね合わせ後に加熱されて融着する。このとき、融着温度は隔壁29が変形しない温度に設定される。この封止ガラス31の融着時においても電極端子保護層17aは表示電極の端部の酸化を防止する。
Next, the
その後、パネル外に露出している電極端子保護層17aを化学エッチングによって除去し、表示電極X,Yの端部41aを露出させる〔図2(C)〕。エッチャントは例えば硝酸溶液である。なお、表示電極X,Yの端部は、金属膜42のみの単層構造であり、この部分が異方性導電フィルムとフレキシブルケーブルを介して外部の駆動回路に接続される。電極端子保護層17aのエッチングは、パネル内部を排気する工程で放電を生じさせる場合には排気工程の前に行われる。
Thereafter, the electrode terminal
このようにして製造されたPDP1においては、透明導電膜(ITO)41と接する下層17AがZnO系ガラス材料からなるので、長期にわたって使用しても、エレクトロマイグレーションによる表示電極X,Y間の絶縁性の低下がほとんど起こらない。
In the
図3はITO膜の劣化と誘電体材料との関係を表すグラフである。すなわち、表示電極X,Yを表1の組成のZnO系ガラス材料で被覆した試料と、表5の組成のPbO系ガラス材料で被覆した試料とを作製し、それら試料に対して駆動パルス電圧の加速係数倍のDC電圧を一定時間(例えば100時間)にわたって印加する加速試験を行い、樹枝状突起の長さ顕微鏡観察により測定した。その結果を図3が示している。なお、縦軸の樹枝状突起の長さは、PbO系ガラス材料における3倍加速の場合の長さを基準に規格化されている。また、PbO系ガラス材料の軟化点はZnO系ガラス材料と同程度に選定されている。 FIG. 3 is a graph showing the relationship between the deterioration of the ITO film and the dielectric material. That is, a sample in which the display electrodes X and Y are coated with a ZnO glass material having the composition shown in Table 1 and a sample in which the display electrode X and Y are coated with a PbO glass material having the composition shown in Table 5 are prepared. An acceleration test was performed in which a DC voltage multiplied by the acceleration factor was applied over a certain period of time (for example, 100 hours), and the dendrites were measured by observation with a length microscope. The result is shown in FIG. The length of the dendrite on the vertical axis is standardized based on the length in the case of triple acceleration in the PbO-based glass material. Further, the softening point of the PbO-based glass material is selected to be about the same as that of the ZnO-based glass material.
図3から明らかなように、ITO膜(透明導電膜)と接する誘電体がZnO系ガラス材料からなる場合には、1.5〜2倍の加速試験において樹枝状の突起が認められず、2.5〜3倍の加速試験において突起が生じたものの、PbO系ガラス材料からなる場合に比べて突起の長さは極めて短い。 As is apparent from FIG. 3, when the dielectric in contact with the ITO film (transparent conductive film) is made of a ZnO-based glass material, dendritic protrusions are not observed in the 1.5 to 2 times accelerated test. Although protrusions occurred in the acceleration test of 5 to 3 times, the length of the protrusions was extremely short compared to the case of being made of a PbO-based glass material.
ITO膜に代えてネサ(NESA)膜で表示電極X,Yを形成した場合にも、図3と同様の結果が得られた。つまり、ネサ膜からなる表示電極X,Yを有したPDPにおいてもZnO系ガラス材料が誘電体材料として好適であることを確認できた。 When the display electrodes X and Y were formed with a NESA film instead of the ITO film, the same results as in FIG. 3 were obtained. That is, it was confirmed that the ZnO-based glass material is suitable as the dielectric material even in the PDP having the display electrodes X and Y made of a nesa film.
上述の実施形態によれば、上層17Bの材料として、軟化点が下層17Aの軟化点よりも低いガラス材料を用いたので、上層17Bの焼成時に下層17A内でガスが発生したとしても、そのガスが上層17Bを通って外部へ発散し、上層17Bによるガスの封じ込めが起こらない。なお、上層17Bの材料として、軟化速度が下層17Aよりも大きいガラス材料を用いた場合にも、上層17Bの焼成に際して、上層17Bを下層17Aに比べて柔らかい状態とすることができるので、同様に上層17Bによるガスの封じ込めを防止できる。
According to the above-mentioned embodiment, since the glass material whose softening point is lower than the softening point of the
上述の実施形態において、各ガラス層17A,17Bの材料、互いの厚さの比率、及び焼成条件(温度プロファイル)などは、ガラス基板材料、基板表面コート材料、透明導電膜41の材料、バス金属膜の材料に応じて、均質且つ上面の平坦な誘電体層17が得られるように適宜変更することができる。
In the above-described embodiment, the material of each
上述の実施形態においては、2層構造の誘電体層17を例示したが、必ずしも複層構造である必要はない。すなわち誘電体層17としてZnO系ガラス材料からなる単層のガラス層を設けてもよい。粒径の小さいガラス粉末を選択的に用いて表面の平坦性を高めることができる。
In the above-described embodiment, the
上に述べたように、本実施形態によると、表示電極を構成する透明導電膜の劣化を防止し、表示の信頼性を高めることができる。 As described above, according to the present embodiment, deterioration of the transparent conductive film constituting the display electrode can be prevented, and display reliability can be improved.
また、表示電極の内で外部との接続に際して端子となる端部を製造途中において保護するための特別の工程を省略することができる。 In addition, a special process for protecting the end portion serving as a terminal in connection with the outside of the display electrode during the manufacturing can be omitted.
また、容易に誘電体層の透明性を確保することができる。表示電極及び誘電体層の支持体がガラス板である場合に、容易に誘電体層の透明性を確保することができる。上層形成時における下層の変質を防止することができる。 Further, the transparency of the dielectric layer can be easily ensured. When the display electrode and the support for the dielectric layer are glass plates, the transparency of the dielectric layer can be easily ensured. Alteration of the lower layer during the formation of the upper layer can be prevented.
1 PDP(プラズマディスプレイパネル)
10 電極基板
11 ガラス基板(基板)
17 誘電体層
17A 下層
17B 上層
21 ガラス基板
30 放電空間
41 透明導電膜
42 金属膜
171 ZnO系ガラス層(絶縁層)
X,Y 表示電極
1 PDP (Plasma Display Panel)
10
17
X, Y display electrode
Claims (3)
前記誘電体層が、実質的に鉛を含まないZnO系ガラスからなる
ことを特徴とするプラズマディスプレイパネル。 On one of the pair of substrates forming the discharge space, a plurality of pairs of X and Y electrodes for display, each of which is made of a transparent conductive film and a metal film and extends in the lateral direction adjacent to each other. A drive sequence in which the pair of the X electrode and the Y electrode is covered with a dielectric layer for AC driving, and the applied voltage is biased between the adjacent X electrode and Y electrode is applied. A plasma display panel,
The plasma display panel, wherein the dielectric layer is made of ZnO-based glass substantially not containing lead.
前記誘電体層が、前記X電極及びY電極と接する下層と、前記X電極及びY電極と接しない上層とを有した複層構造のガラス層であり、
前記下層が、実質的に鉛を含まないZnO系ガラス材料からなり、
前記上層が、前記下層よりも軟化点の低いPbO系ガラス材料からなる
ことを特徴とする請求項1に記載のプラズマディスプレイパネル。 On one of the pair of substrates forming the discharge space, a plurality of pairs of X and Y electrodes for display, each of which is made of a transparent conductive film and a metal film and extends in the lateral direction adjacent to each other. A drive sequence in which the pair of the X electrode and the Y electrode is covered with a dielectric layer for AC driving, and the applied voltage is biased between the adjacent X electrode and Y electrode is applied. A plasma display panel,
The dielectric layer is a glass layer having a multilayer structure having a lower layer in contact with the X electrode and the Y electrode and an upper layer not in contact with the X electrode and the Y electrode;
The lower layer is made of a ZnO-based glass material substantially free of lead,
The plasma display panel according to claim 1, wherein the upper layer is made of a PbO-based glass material having a softening point lower than that of the lower layer.
前記X電極及びY電極を、鉛を含まないZnO系ガラス材料で被覆した状態でその軟化点より低い温度で焼成し、更に該下層ガラスの上をその軟化点よりも低い軟化点を有する上層ガラス材料で被覆した状態でその軟化点よりも高く前記下層ガラス材料の焼成温度より低い温度で焼成して前記誘電体層を形成する
ことを特徴とするプラズマディスプレイパネルの製造方法。 On one of the pair of substrates forming the discharge space, a plurality of pairs of X and Y electrodes for display, each of which is made of a transparent conductive film and a metal film and extends in the lateral direction adjacent to each other. A drive sequence in which the pair of the X electrode and the Y electrode is covered with a dielectric layer for AC driving, and the applied voltage is biased between the adjacent X electrode and Y electrode is applied. A method of manufacturing a plasma display panel, comprising:
An upper glass having a softening point lower than the softening point of the lower glass is fired at a temperature lower than the softening point of the X electrode and the Y electrode covered with a ZnO-based glass material not containing lead. A method for producing a plasma display panel, characterized in that the dielectric layer is formed by firing at a temperature higher than its softening point and lower than a firing temperature of the lower glass material in a state of being covered with a material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001142A JP4162692B2 (en) | 1995-05-26 | 2007-01-09 | Plasma display panel |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12815095 | 1995-05-26 | ||
JP2007001142A JP4162692B2 (en) | 1995-05-26 | 2007-01-09 | Plasma display panel |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006210120A Division JP3946241B2 (en) | 1995-05-26 | 2006-08-01 | Plasma display panel and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008032357A Division JP4197190B2 (en) | 1995-05-26 | 2008-02-13 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109672A true JP2007109672A (en) | 2007-04-26 |
JP4162692B2 JP4162692B2 (en) | 2008-10-08 |
Family
ID=38035339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007001142A Expired - Fee Related JP4162692B2 (en) | 1995-05-26 | 2007-01-09 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4162692B2 (en) |
-
2007
- 2007-01-09 JP JP2007001142A patent/JP4162692B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4162692B2 (en) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3778223B2 (en) | Plasma display panel | |
JPH1049072A (en) | Gas discharge type display device and its manufacture | |
KR100297362B1 (en) | Method manufacturing bus-electrode in plasma display panel | |
JP2003331734A (en) | Plasma display device | |
JP3946241B2 (en) | Plasma display panel and manufacturing method thereof | |
JP3846636B2 (en) | Plasma display panel and manufacturing method thereof | |
JP4162692B2 (en) | Plasma display panel | |
JP4197190B2 (en) | Plasma display panel | |
JP3532557B2 (en) | Method for manufacturing plasma display panel | |
JP3547461B2 (en) | Plasma display panel and method of manufacturing the same | |
US20070040507A1 (en) | Plasma display panel (PDP) | |
US20050215161A1 (en) | Plasma display panel manufacturing method | |
KR100726643B1 (en) | Plasma Display Panel and Manufacturing Method Thereof | |
KR100692827B1 (en) | Plasma Display Panel and Manufacturing Method Thereof | |
JP4195997B2 (en) | Plasma display panel and manufacturing method thereof | |
KR100736583B1 (en) | Plasma Display Panel | |
JP3152628B2 (en) | Method of forming transparent thick film dielectric on conductive film | |
US20060043896A1 (en) | Plasma display apparatus including barrier rib and method of manufacturing the same | |
US20060138955A1 (en) | Plasma display panel and manufacturing method thereof | |
JP2006024490A (en) | Plasma display panel and its manufacturing method | |
JP2008103217A (en) | Plasma display panel | |
KR100705288B1 (en) | Plasma Display Panel and Manufacturing Method Thereof | |
KR20010027349A (en) | Method manufacturing bus-electrode of Plasma Display Panel | |
JPH09180639A (en) | Gas discharge display device and manufacture thereof | |
KR20000007779A (en) | Method for forming electrode of plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070807 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070828 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071024 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20071218 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080722 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080722 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |