JP2007109150A - 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム - Google Patents
情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム Download PDFInfo
- Publication number
- JP2007109150A JP2007109150A JP2005301768A JP2005301768A JP2007109150A JP 2007109150 A JP2007109150 A JP 2007109150A JP 2005301768 A JP2005301768 A JP 2005301768A JP 2005301768 A JP2005301768 A JP 2005301768A JP 2007109150 A JP2007109150 A JP 2007109150A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- control
- new device
- control system
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000012545 processing Methods 0.000 claims abstract description 67
- 230000010365 information processing Effects 0.000 claims description 52
- 230000008569 process Effects 0.000 claims description 32
- 238000003745 diagnosis Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Abstract
【解決手段】 情報処理装置の制御系統を複数の制御系統に分割し、複数の制御系統のうちの一の制御系統は前記新たな装置に直接アクセスし当該新たな装置を管理するための処理を実行し、他の制御系統は当該新たな装置に直接アクセスせず前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理する構成とした。
【選択図】 図7
Description
また、SB(Y)200は既存のシステムSYS(X)に新たに組込まれるシステムボードである。また、MEM(Y)230はSB(Y)200上のメモリであり、IO(Y)240はSB(Y)200上のIOである。
その結果、OS132のダウンによるシステム全体の機能停止発生の危険性を効果的に回避した上で、ハードウェアの追加作業を行うことが可能となる。
(付記1)
情報処理装置に新たに装置を組み込むための方法であって、
当該情報処理装置の制御系統を複数の制御系統に分割し、
当該分割された複数の制御系統のうちの一の制御系統は前記新たな装置に直接アクセスし当該新たな装置を管理するための処理を実行し、
前記分割された複数の制御系統のうちの他の制御系統は、前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理する各段階よりなる方法。
(付記2)
前記分割された複数の制御系統の各々には別個のCPUが割り当てられ、
前記一の制御系統に割り当てられた一のCPUは前記新たな装置にアクセスし当該新たな装置を管理するための処理を実行し、
前記分割された複数の制御系統のうちの他の制御系統に割り当てられた他のCPUは、前記新たな装置に直接アクセスしその管理のための処理を実行する前記一のCPUを管理する構成とされてなる付記1に記載の方法。
(付記3)
前記他の制御系統はOSによって制御され、前記一の制御系統はOSによる制御から外される構成とされてなる付記1または2に記載の方法。
(付記4)
前記新たな装置を管理するための処理は、当該新たな装置の診断、初期化及びその構成情報の作成よりなる付記1乃至3のうちのいずれかに記載の方法。
(付記5)
前記新たな装置を管理するための処理は、OSの機能による監視の下でファームウェアの機能により実行されてなる付記1乃至4のうちのいずれかに記載の方法。
(付記6)
前記他のCPUはOSによる制御の下で前記一のCPUに対し前記新たな装置を管理するための処理の実行を指示し、
前記一のCPUは前記他のCPUの指示に従い、前記ファームウェアによる制御の下で前記新たな装置に直接アクセスして前記新たな装置を管理するための処理を行う構成とされてなる付記5に記載の方法。
(付記7)
前記新たな装置は自らCPUを持たない構成とされてなる付記1乃至6のうちのいずれかに記載の方法。
(付記8)
第一の処理手段と第二の処理手段とを備える情報処理装置において、
前記第一の処理手段及び前記第二の処理手段の少なくとも一方を制御する第一の制御手段と、
前記第一の処理手段及び前記第二の処理手段の少なくとも一方を制御する第二の制御手段と、
前記第一の処理手段および前記第二の処理手段を、前記第一の制御手段の制御下あるいは前記第二の制御手段の制御下のいずれかに切り替える切替手段と、を備え、
前記情報処理装置にハードウェアが追加されるときに、前記第一の制御手段による制御下に前記第一の処理手段を、前記第二の制御手段による制御下に前記第二の処理手段をおくように切り替えることを特徴とする、情報処理装置。
(付記9)
前記第1の処理手段及び第2の処理手段はそれぞれ別個のCPUよりなり、
前記第1の制御手段による制御下におかれた前記第1の処理手段は、前記追加するハードウェアにアクセスし当該ハードウェアを管理するための処理を実行し、
前記第2の制御手段による制御下におかれた前記第2の処理手段は、前記追加するハードウェアに直接アクセスしその管理のための処理を実行する前記第1の処理手段を管理する構成とされてなる付記8に記載の情報処理装置。
(付記10)
前記第2の制御手段はOSよりなり、前記第1の制御手段はファームウェアよりなる付記8または9に記載の情報処理装置。
(付記11)
前記追加するハードウェアを管理するための処理は、当該ハードウェアの診断、初期化及びその構成情報の作成の各処理よりなる付記8乃至10のうちのいずれかに記載の情報処理装置。
(付記12)
前記追加するハードウェアを管理するための処理は、OSの機能による監視下でファームウェアの機能により実行されてなる付記8乃至11のうちのいずれかに記載の情報処理装置。
(付記13)
前記第2の処理手段はOSによる制御の下で前記第1の処理手段に対し前記追加するハードウェアを管理するための処理の実行を指示し、
前記第1の処理手段は前記第2の処理手段の指示に従い、前記ファームウェアによる制御の下で前記追加するハードウェアに直接アクセスして当該ハードウェアを管理するための処理を行う構成とされてなる付記12に記載の情報処理装置。
(付記14)
前記追加するハードウェアは自らCPUを持たない構成とされてなる付記8乃至13のうちのいずれかに記載の情報処理装置。
(付記15)
情報処理装置に新たに装置を組み込む処理をコンピュータに実行させるための命令よりなるプログラムであって、
当該情報処理装置の制御系統を複数の制御系統に分割し、
当該分割された複数の制御系統のうちの一の制御系統に前記新たな装置に直接アクセスさせ当該新たな装置を管理するための処理を実行させ、
前記分割された複数の制御系統のうちの他の制御系統に、前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理させる各段階をコンピュータに実行させるための命令よりなるプログラム。
(付記16)
前記分割された複数の制御系統の各々には別個のCPUを割り当て、
前記一の制御系統に割り当てられた一のCPUに前記新たな装置にアクセスさせ当該新たな装置を管理するための処理を実行させ、
前記分割された複数の制御系統のうちの他の制御系統に割り当てられた他のCPUに、前記新たな装置に直接アクセスしその管理のための処理を実行する前記一のCPUを管理させるための命令よりなる付記15に記載のプログラム。
(付記17)
前記他の制御系統をOSによる制御下に置き、前記一の制御系統をOSによる制御から外すための命令よりなる付記15または16に記載のプログラム。
(付記18)
前記新たな装置を管理するための処理は、OSの機能による監視下でファームウェアの機能により実行されてなる付記15乃至17のうちのいずれかに記載のプログラム。
(付記19)
前記他のCPUをOSによる制御下に置き前記一のCPUに対し前記新たな装置を管理するための処理の実行を指示させ、
前記一のCPUを前記他のCPUの指示に従わせ、前記ファームウェアによる制御下で前記新たな装置に直接アクセスさせて前記新たな装置を管理するための処理を行わせるための命令よりなる付記18に記載のプルグラム。
(付記20)
付記15乃至19のうちのいずれかに記載のプログラムを格納したコンピュータ読取可能記録媒体。
110 CPU(A)
120 CPU(B)
130、230 メモリ
140,240 入出力部
132 OS
133 ファームウェア
135 デバイス構成情報
200 システムボード
Claims (5)
- 情報処理装置に新たに装置を組み込むための方法であって、
当該情報処理装置の制御系統を複数の制御系統に分割し、
当該分割された複数の制御系統のうちの一の制御系統は前記新たな装置に直接アクセスし当該新たな装置を管理するための処理を実行し、
前記分割された複数の制御系統のうちの他の制御系統は、前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理する各段階よりなる方法。 - 前記分割された複数の制御系統の各々には別個のCPUが割り当てられ、
前記一の制御系統に割り当てられた一のCPUは前記新たな装置にアクセスし当該新たな装置を管理するための処理を実行し、
前記分割された複数の制御系統のうちの他の制御系統に割り当てられた他のCPUは、前記新たな装置に直接アクセスしその管理のための処理を実行する前記一のCPUを管理する構成とされてなる請求項1に記載の方法。 - 第一の処理手段と第二の処理手段とを備える情報処理装置において、
前記第一の処理手段及び前記第二の処理手段の少なくとも一方を制御する第一の制御手段と、
前記第一の処理手段及び前記第二の処理手段の少なくとも一方を制御する第二の制御手段と、
前記第一の処理手段および前記第二の処理手段を、前記第一の制御手段の制御下あるいは前記第二の制御手段の制御下のいずれかに切り替える切替手段と、を備え、
前記情報処理装置にハードウェアが追加されるときに、前記第一の制御手段による制御下に前記第一の処理手段を、前記第二の制御手段による制御下に前記第二の処理手段をおくように切り替えることを特徴とする、情報処理装置。 - 前記第1の処理手段及び第2の処理手段はそれぞれ別個のCPUよりなり、
前記第1の制御手段による制御下におかれた前記第1の処理手段は、前記追加するハードウェアにアクセスし当該ハードウェアを管理するための処理を実行し、
前記第2の制御手段による制御下におかれた前記第2の処理手段は、前記追加するハードウェアに直接アクセスしその管理のための処理を実行する前記第1の処理手段を管理する構成とされてなる請求項3に記載の情報処理装置。 - 情報処理装置に新たに装置を組み込む処理をコンピュータに実行させるための命令よりなるプログラムであって、
当該情報処理装置の制御系統を複数の制御系統に分割し、
当該分割された複数の制御系統のうちの一の制御系統に前記新たな装置に直接アクセスさせ当該新たな装置を管理するための処理を実行させ、
前記分割された複数の制御系統のうちの他の制御系統に、前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理させる各段階をコンピュータに実行させるための命令よりなるプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301768A JP4571056B2 (ja) | 2005-10-17 | 2005-10-17 | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム |
EP05292667A EP1777620A3 (en) | 2005-10-17 | 2005-12-14 | Method for incorporating new device in information processing apparatus, information processing apparatus, program and computer readable information recording medium |
US11/304,790 US7688840B2 (en) | 2005-10-17 | 2005-12-16 | Method for incorporating new device in information processing apparatus, information processing apparatus and computer readable information recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301768A JP4571056B2 (ja) | 2005-10-17 | 2005-10-17 | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010161609A Division JP5299371B2 (ja) | 2010-07-16 | 2010-07-16 | 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109150A true JP2007109150A (ja) | 2007-04-26 |
JP4571056B2 JP4571056B2 (ja) | 2010-10-27 |
Family
ID=36997633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005301768A Expired - Fee Related JP4571056B2 (ja) | 2005-10-17 | 2005-10-17 | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7688840B2 (ja) |
EP (1) | EP1777620A3 (ja) |
JP (1) | JP4571056B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224716A (ja) * | 2009-03-23 | 2010-10-07 | Nec Corp | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267950A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 |
JP2002014909A (ja) * | 2000-04-29 | 2002-01-18 | Hewlett Packard Co <Hp> | マルチパーティション・コンピュータシステム |
JP2003186697A (ja) * | 2001-12-19 | 2003-07-04 | Nec Corp | 周辺デバイス試験システム及び方法 |
JP2004318885A (ja) * | 2003-04-17 | 2004-11-11 | Internatl Business Mach Corp <Ibm> | 故障プロセッサを置き換える方法、媒体およびシステム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023736A (en) * | 1997-12-19 | 2000-02-08 | International Business Machines Corporation | System for dynamically configuring I/O device adapters where a function configuration register contains ready/not ready flags corresponding to each I/O device adapter |
US6718415B1 (en) * | 1999-05-14 | 2004-04-06 | Acqis Technology, Inc. | Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers |
US7197589B1 (en) * | 1999-05-21 | 2007-03-27 | Silicon Graphics, Inc. | System and method for providing access to a bus |
JP2002132741A (ja) | 2000-10-20 | 2002-05-10 | Hitachi Ltd | プロセッサ追加方法、計算機及び記録媒体 |
EP1349330A1 (en) | 2002-03-20 | 2003-10-01 | Alcatel | A method for operating a mobile communication device |
US7360022B2 (en) * | 2005-12-29 | 2008-04-15 | Intel Corporation | Synchronizing an instruction cache and a data cache on demand |
-
2005
- 2005-10-17 JP JP2005301768A patent/JP4571056B2/ja not_active Expired - Fee Related
- 2005-12-14 EP EP05292667A patent/EP1777620A3/en not_active Withdrawn
- 2005-12-16 US US11/304,790 patent/US7688840B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267950A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 |
JP2002014909A (ja) * | 2000-04-29 | 2002-01-18 | Hewlett Packard Co <Hp> | マルチパーティション・コンピュータシステム |
JP2003186697A (ja) * | 2001-12-19 | 2003-07-04 | Nec Corp | 周辺デバイス試験システム及び方法 |
JP2004318885A (ja) * | 2003-04-17 | 2004-11-11 | Internatl Business Mach Corp <Ibm> | 故障プロセッサを置き換える方法、媒体およびシステム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224716A (ja) * | 2009-03-23 | 2010-10-07 | Nec Corp | プロセッサ、サーバシステム、プロセッサ追加方法およびプロセッサ追加プログラム |
US8601215B2 (en) | 2009-03-23 | 2013-12-03 | Nec Corporation | Processor, server system, and method for adding a processor |
Also Published As
Publication number | Publication date |
---|---|
EP1777620A3 (en) | 2009-01-21 |
US20070106821A1 (en) | 2007-05-10 |
US7688840B2 (en) | 2010-03-30 |
EP1777620A2 (en) | 2007-04-25 |
JP4571056B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4496093B2 (ja) | 高可用性システムの遠隔エンタープライズ管理 | |
US7877358B2 (en) | Replacing system hardware | |
JP5564956B2 (ja) | 情報処理装置及び情報処理装置のファームウェア更新方法 | |
US8046520B2 (en) | Compound computer system and method for sharing PCI devices thereof | |
JP4359609B2 (ja) | 計算機システム、システムソフトウェア更新方法及び第1サーバ装置 | |
US7007192B2 (en) | Information processing system, and method and program for controlling the same | |
CN102105867A (zh) | 维护跨数据中心的数据服务器中的数据完整性 | |
JP5561622B2 (ja) | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム | |
JP2005500622A (ja) | データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング | |
US9448615B2 (en) | Managing power savings in a high availability system at a redundant component level of granularity | |
CN101356499A (zh) | 用于确保使用中的软件升级的方法 | |
EP2360614B1 (en) | Information processing device and hardware setting method for said information processing device | |
KR20090081405A (ko) | 파티션 유닛을 교체하는 방법 및 컴퓨터 판독가능 매체 | |
CA2616229A1 (en) | Redundant systems management frameworks for network environments | |
JP5531487B2 (ja) | サーバシステム及びサーバシステムの管理方法 | |
JP5186551B2 (ja) | ピア・プログラマブル・ハードウェア・デバイスの自動ファームウェア復元方法及びプログラム | |
EP2110748A2 (en) | Cluster control apparatus, control system, control method, and control program | |
JP5387767B2 (ja) | 実行中のプログラムの更新技術 | |
JP4571056B2 (ja) | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム | |
JP5299371B2 (ja) | 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 | |
JP6012479B2 (ja) | 情報処理システム、制御方法および制御プログラム | |
KR101564144B1 (ko) | 펌웨어 관리 장치 및 방법 | |
US8819203B1 (en) | Techniques for providing an application service to an application from an appliance-style application services platform | |
JP6248738B2 (ja) | 情報処理装置,制御プログラム及び制御方法 | |
Valentine et al. | IBM zBX hardware management and operational controls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |