JP2007108039A - Sampling controller and method, program and recording medium - Google Patents

Sampling controller and method, program and recording medium Download PDF

Info

Publication number
JP2007108039A
JP2007108039A JP2005299830A JP2005299830A JP2007108039A JP 2007108039 A JP2007108039 A JP 2007108039A JP 2005299830 A JP2005299830 A JP 2005299830A JP 2005299830 A JP2005299830 A JP 2005299830A JP 2007108039 A JP2007108039 A JP 2007108039A
Authority
JP
Japan
Prior art keywords
bias voltage
pulse signal
diode
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005299830A
Other languages
Japanese (ja)
Inventor
Takahiro Nakajima
隆博 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005299830A priority Critical patent/JP2007108039A/en
Publication of JP2007108039A publication Critical patent/JP2007108039A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To cope with a phenomenon that both an RF band and an IF band in a sampling head having diodes cannot be simultaneously broadened. <P>SOLUTION: This sampling controller has: a bias voltage imparting part 16 imparting a negative bias voltage to an anode of a first diode D1, and imparting positive bias voltage having the same magnitude as the negative bias voltage to a cathode of a second diode D2; a bias voltage control part 15 controlling the magnitude of the negative voltage; an input signal terminal 61 connected to a cathode of the first diode D1, receiving an input signal; a capacitance element C connected to a cathode of a third diode D3; an output signal terminal 66 connected between the cathode of the third diode D3 and the capacitance element C, outputting an output signal; a positive pulse signal source 63p imparting a positive pulse signal to the anode of the first diode D1; and a negative pulse signal source 63n imparting a negative pulse signal synchronized with the positive pulse signal to the cathode of the second diode D2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、サンプリング回路に関する。   The present invention relates to a sampling circuit.

従来より、ダイオードを有するサンプリングヘッドが知られている（例えば、特許文献１の図７を参照）。   Conventionally, a sampling head having a diode is known (see, for example, FIG. 7 of Patent Document 1).

図１４は、従来技術にかかるダイオードを有するサンプリングヘッドの構成を示す回路図である。アナログ端子１０１には、アナログ信号が与えられる。ここで、パルス端子１１１に正のパルスが入力され、かつ、パルス端子１１２に負のパルスが入力された時点で、ダイオードｄが導通する。この時、アナログ端子１０１に与えられたアナログ信号がダイオードｄを通って、キャパシタンスＣに与えられる。キャパシタンスＣは、与えられたアナログ信号の電圧に比例する電荷を蓄え、バッファアンプ１１０を介して出力する。   FIG. 14 is a circuit diagram showing a configuration of a sampling head having a diode according to the prior art. An analog signal is given to the analog terminal 101. Here, when a positive pulse is input to the pulse terminal 111 and a negative pulse is input to the pulse terminal 112, the diode d becomes conductive. At this time, the analog signal given to the analog terminal 101 is given to the capacitance C through the diode d. The capacitance C stores an electric charge proportional to the voltage of the given analog signal and outputs it through the buffer amplifier 110.

図１５は、従来技術にかかるダイオードを有するサンプリングヘッドによってアンダーサンプリングを行った場合のタイムチャートである。図１５（ａ）に示すようなＲＦ信号（アナログ信号）および図１５（ｃ）に示すようなパルス信号がサンプリングヘッドに与えられたとすると、図１５（ｂ）に示すようなＩＦ信号がサンプリングヘッドから出力される。なお、図１５（ｂ）に示すようなＩＦ信号は、ＲＦ信号の相似波形となる。   FIG. 15 is a time chart when undersampling is performed by a sampling head having a diode according to the prior art. If an RF signal (analog signal) as shown in FIG. 15A and a pulse signal as shown in FIG. 15C are given to the sampling head, the IF signal as shown in FIG. Is output from. Note that the IF signal as shown in FIG. 15B has a similar waveform to the RF signal.

ここで、パルス信号が所定の電圧以上になると、ダイオードｄに印加される電圧と流れる電流との関係が線形となる。パルス信号が所定の電圧以上になる時間をτとすると、サンプリングヘッドのＲＦ帯域は0.38／τに近似できる。また、図１５（ｂ）に示すΔＶ（追従電圧）は、Ｉτ／Ｃである。ただし、Ｉはダイオードｄに流れる電流である。ΔＶが大きい程、サンプリングヘッドのＩＦ帯域が広くなる。すなわち、τが大きければＩＦ帯域が広くなり、τが小さければＲＦ帯域が広くなる。ここで、ＲＦ帯域を広くして精度の良いデータ（いわゆるチャンピオンデータ）を取得することを重視して、τを小さい値に固定し、ＲＦ帯域を広くするようにしている。   Here, when the pulse signal exceeds a predetermined voltage, the relationship between the voltage applied to the diode d and the flowing current becomes linear. If the time when the pulse signal is equal to or higher than the predetermined voltage is τ, the RF band of the sampling head can be approximated to 0.38 / τ. Further, ΔV (follow-up voltage) shown in FIG. 15B is Iτ / C. Here, I is a current flowing through the diode d. The larger the ΔV, the wider the IF band of the sampling head. That is, if τ is large, the IF band is widened, and if τ is small, the RF band is widened. Here, emphasizing the acquisition of accurate data (so-called champion data) by widening the RF band, τ is fixed to a small value to widen the RF band.

特開平１１−３５５１４１号公報JP 11-355141 A

しかしながら、τを小さい値で固定すればＲＦ帯域が広くなるもののＩＦ帯域が狭くなる。しかも、ＩＦ帯域が狭い場合は、ＲＦ信号の相似波形を完全に得るためには、多数の点をサンプリングしなければならず、サンプリングのスループットも悪くなる。   However, if τ is fixed at a small value, the RF band is widened, but the IF band is narrowed. In addition, when the IF band is narrow, in order to obtain a similar waveform of the RF signal completely, a large number of points must be sampled, resulting in poor sampling throughput.

一方、τを大きい値で固定すればＩＦ帯域が広くなるもののＲＦ帯域が狭くなり、精度の良いデータを取得できなくなる。   On the other hand, if τ is fixed at a large value, the IF band is widened, but the RF band is narrowed, and accurate data cannot be acquired.

そこで、本発明は、ダイオードを有するサンプリングヘッドにおけるＲＦ帯域とＩＦ帯域とを共に広くすることができないという現象に対処することを課題とする。   Therefore, an object of the present invention is to cope with a phenomenon in which both the RF band and the IF band in a sampling head having a diode cannot be widened.

本発明にかかるサンプリング制御装置は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段と、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御手段と、を備え、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、を有するように構成される。   The sampling control device according to the present invention includes bias voltage applying means for applying a negative bias voltage and a positive bias voltage to the sampling device, and a bias for controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage. Voltage control means, and the sampling device includes a positive pulse signal source that outputs a positive pulse signal, a negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal, and an input signal. Receiving a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal, and a voltage of the first pulse signal Is positive and the second pulse signal has a negative voltage, the input signal passing part for passing the input signal, and before passing through the input signal passing part Receiving an input signal, configured to have a capacitance element for outputting an output signal.

上記のように構成されたサンプリング制御装置によれば、バイアス電圧付与手段が、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与える。バイアス電圧制御手段が、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御する。   According to the sampling control device configured as described above, the bias voltage applying means applies a negative bias voltage and a positive bias voltage to the sampling device. Bias voltage control means controls the magnitude of the negative bias voltage and the magnitude of the positive bias voltage.

また、正パルス信号源が、正のパルス信号を出力する。負パルス信号源が、前記正のパルス信号と同期した負のパルス信号を出力する。入力信号通過部が、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる。キャパシタンス要素が、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力する。   The positive pulse signal source outputs a positive pulse signal. A negative pulse signal source outputs a negative pulse signal synchronized with the positive pulse signal. An input signal passing unit includes an input signal, a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal, and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal. The input signal is passed while the voltage of the first pulse signal is positive and the voltage of the second pulse signal is negative. A capacitance element receives the input signal that has passed through the input signal passage and outputs an output signal.

また、本発明にかかるサンプリング制御装置は、前記入力信号通過部が、第一ダイオードと、前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、前記第一ダイオードのアノードにアノードが接続された第三ダイオードと、前記第三ダイオードのカソードにアノードが接続され、前記第二ダイオードのカソードにカソードが接続された第四ダイオードと、を有し、前記第一ダイオードのアノードに前記第一パルス信号が与えられ、前記第二ダイオードのカソードに前記第二パルス信号が与えられ、前記第一ダイオードのカソードに入力信号が与えられ、前記キャパシタンス要素が、前記第三ダイオードのカソードに接続されるようにしてもよい。   Further, in the sampling control device according to the present invention, the input signal passage section includes a first diode, a second diode having an anode connected to the cathode of the first diode, and an anode connected to the anode of the first diode. And a fourth diode having an anode connected to the cathode of the third diode and a cathode connected to the cathode of the second diode, and the first diode is connected to the anode of the first diode. A pulse signal is applied, the second pulse signal is applied to the cathode of the second diode, an input signal is applied to the cathode of the first diode, and the capacitance element is connected to the cathode of the third diode. You may do it.

また、本発明にかかるサンプリング制御装置は、前記入力信号通過部が、第一ダイオードと、前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、前記第一ダイオードのアノードに一端が接続された第一抵抗と、前記第一抵抗の他端と、前記第二ダイオードのカソードとを接続する第二抵抗と、を有し、前記第一ダイオードのアノードに前記第一パルス信号が与えられ、前記第二ダイオードのカソードに前記第二パルス信号が与えられ、前記第一ダイオードのカソードに入力信号が与えられ、前記キャパシタンス要素が、前記第一抵抗の他端に接続されるようにしてもよい。   Further, in the sampling control device according to the present invention, the input signal passing section includes a first diode, a second diode having an anode connected to the cathode of the first diode, and one end connected to the anode of the first diode. And a second resistor connecting the other end of the first resistor and the cathode of the second diode, and the first pulse signal is applied to the anode of the first diode. The second pulse signal is applied to the cathode of the second diode, the input signal is applied to the cathode of the first diode, and the capacitance element is connected to the other end of the first resistor. Good.

また、本発明にかかるサンプリング制御装置は、前記バイアス電圧付与手段は、直流電圧源であるようにしてもよい。   In the sampling control device according to the present invention, the bias voltage applying means may be a DC voltage source.

また、本発明にかかるサンプリング制御装置は、前記バイアス電圧付与手段は、前記キャパシタンス要素の出力に前記バイアス電圧付与手段により与えられた値を加えて前記サンプリング装置に与えるようにしてもよい。   In the sampling control device according to the present invention, the bias voltage applying means may add the value given by the bias voltage applying means to the output of the capacitance element and give the value to the sampling device.

また、本発明にかかるサンプリング制御装置は、前記バイアス電圧制御手段が、前記サンプリング装置による前記入力信号のサンプリングを行う際に、ＲＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを大きくし、ＩＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを小さくするようにしてもよい。   In the sampling control device according to the present invention, when the bias voltage control means wants to widen the RF band when sampling the input signal by the sampling device, the magnitude of the negative bias voltage and the When it is desired to increase the magnitude of the positive bias voltage and widen the IF band, the magnitude of the negative bias voltage and the magnitude of the positive bias voltage may be reduced.

本発明は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与工程と、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御工程と、を備え、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素とを有するサンプリング制御方法である。   The present invention provides a bias voltage applying step of applying a negative bias voltage and a positive bias voltage to the sampling device, a bias voltage control step of controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage, The sampling device comprises a positive pulse signal source that outputs a positive pulse signal, a negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal, an input signal, and the positive pulse Receiving a first pulse signal obtained by adding the negative bias voltage to a signal and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal, and the voltage of the first pulse signal is positive; And an input signal passing section that passes the input signal while the voltage of the second pulse signal is negative, and the input signal that has passed through the input signal passing section, A sampling control method having a force to the capacitance element.

本発明は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムであって、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムであり、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素とを有するプログラムである。   The present invention is a program for causing a computer to execute processing in a sampling control device having bias voltage applying means for applying a negative bias voltage and a positive bias voltage to the sampling device, the magnitude of the negative bias voltage and A program for causing a computer to execute a bias voltage control process for controlling the magnitude of the positive bias voltage, wherein the sampling device includes a positive pulse signal source that outputs a positive pulse signal, the positive pulse signal, A negative pulse signal source that outputs a synchronized negative pulse signal, an input signal, a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal, and the positive bias voltage applied to the negative pulse signal And the second pulse signal is received, the voltage of the first pulse signal is positive, and the second pulse signal is An input signal passing unit for passing said input signal between the voltage of the signal is negative, receiving the input signal having passed through the input signal passing unit, a program and a capacitance element for outputting an output signal.

本発明は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素とを有する記録媒体である。   The present invention is a computer-readable recording medium storing a program for causing a computer to execute processing in a sampling control device having bias voltage applying means for applying a negative bias voltage and a positive bias voltage to the sampling device. A computer-readable recording medium storing a program for causing a computer to execute a bias voltage control process for controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage, and the sampling device includes: A positive pulse signal source that outputs a positive pulse signal, a negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal, an input signal, and the negative bias voltage applied to the positive pulse signal To the first pulse signal plus the negative pulse signal An input signal that receives the second pulse signal to which the positive bias voltage is applied, and passes the input signal while the voltage of the first pulse signal is positive and the voltage of the second pulse signal is negative. A recording medium having a passage and a capacitance element that receives the input signal that has passed through the input signal passage and outputs an output signal.

以下、本発明の実施形態を図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

第一の実施形態
図１は、本発明の第一の実施形態にかかるサンプリング制御装置１が使用される測定システムの構成を示す機能ブロック図である。測定システムは、サンプリング制御装置１、ＤＵＴ（Device Under Test：被測定物）２、スイッチ４、サンプリングヘッド（サンプリング装置）６、デジタイザ８を備える。 First Embodiment FIG. 1 is a functional block diagram showing a configuration of a measurement system in which a sampling control device 1 according to a first embodiment of the present invention is used. The measurement system includes a sampling control device 1, a DUT (Device Under Test) 2, a switch 4, a sampling head (sampling device) 6, and a digitizer 8.

サンプリング制御装置１は、バイアス電圧記録部１２、コントローラ１４、バイアス電圧制御部１５、バイアス電圧付与部１６、校正信号出力部１８を有する。   The sampling control apparatus 1 includes a bias voltage recording unit 12, a controller 14, a bias voltage control unit 15, a bias voltage applying unit 16, and a calibration signal output unit 18.

バイアス電圧記録部１２は、負のバイアス電圧の大きさおよび正のバイアス電圧の大きさを記録する。負のバイアス電圧の大きさは、最低二種類（ΔV1、ΔV2、ただしΔV1＞ΔV2）を記録しておく。正のバイアス電圧の大きさは、最低二種類（ΔV1’、ΔV2’、ただしΔV1’＞ΔV2’）を記録しておく。 The bias voltage recording unit 12 records the magnitude of the negative bias voltage and the magnitude of the positive bias voltage. At least two types of negative bias voltages (ΔV 1 , ΔV 2 , where ΔV 1 > ΔV 2 ) are recorded. At least two types of positive bias voltages (ΔV 1 ′, ΔV 2 ′, where ΔV 1 ′> ΔV 2 ′) are recorded.

コントローラ１４は、ＤＵＴ２をサンプリングヘッド６に接続した場合は、バイアス電圧制御部１５を作動させる。しかも、バイアス電圧記録部１２から負のバイアス電圧の大きさの数値（例えば、ΔV1およびΔV2のうちのいずれか一方）を読み出して、バイアス電圧制御部１５に与える。さらに、バイアス電圧記録部１２から正のバイアス電圧の大きさの数値を読み出して（ΔV1が読み出されたときはΔV1’を、ΔV2が読み出されたときはΔV2’を読み出す）、バイアス電圧制御部１５に与える。コントローラ１４は、校正信号出力部１８をサンプリングヘッド６に接続した場合は、校正信号出力部１８を作動させる。 When the controller 14 connects the DUT 2 to the sampling head 6, the controller 14 operates the bias voltage control unit 15. In addition, the negative bias voltage value (for example, one of ΔV 1 and ΔV 2 ) is read from the bias voltage recording unit 12 and provided to the bias voltage control unit 15. Further, the bias voltage recording unit 12 reads out the magnitude value of the positive bias voltage ([Delta] V 1 when the [Delta] V 1 is read 'a, when the [Delta] V 2 is read out [Delta] V 2' read out) To the bias voltage control unit 15. When the calibration signal output unit 18 is connected to the sampling head 6, the controller 14 operates the calibration signal output unit 18.

バイアス電圧制御部１５は、負のバイアス電圧の大きさおよび正のバイアス電圧の大きさを制御する。具体的には、コントローラ１４から送られてきた数値に負のバイアス電圧の大きさおよび正のバイアス電圧の大きさをあわせる。バイアス電圧制御部１５は、例えば、コントローラ１４から数値（デジタルデータである）を読み出す読出部分と、読み出した数値をアナログ信号に変換するＤ／Ａコンバータとを有する。このＤ／Ａコンバータにより出力されたアナログ信号をバイアス電圧付与部１６に与えることで、負のバイアス電圧の大きさおよび正のバイアス電圧の大きさを制御する。   The bias voltage control unit 15 controls the magnitude of the negative bias voltage and the magnitude of the positive bias voltage. Specifically, the magnitude of the negative bias voltage and the magnitude of the positive bias voltage are matched with the numerical value sent from the controller 14. The bias voltage control unit 15 includes, for example, a reading portion that reads a numerical value (which is digital data) from the controller 14 and a D / A converter that converts the read numerical value into an analog signal. By applying the analog signal output by the D / A converter to the bias voltage applying unit 16, the magnitude of the negative bias voltage and the magnitude of the positive bias voltage are controlled.

バイアス電圧付与部１６は、サンプリングヘッド６に負のバイアス電圧を与え、さらに正のバイアス電圧を与える。なお、バイアス電圧付与部１６は、直流電圧源であり、負のバイアス電圧を出力する直流電圧源１６ａと、正のバイアス電圧を出力する直流電圧源１６ｂとを有する（図２参照）。   The bias voltage applying unit 16 applies a negative bias voltage to the sampling head 6 and further supplies a positive bias voltage. The bias voltage applying unit 16 is a DC voltage source, and includes a DC voltage source 16a that outputs a negative bias voltage and a DC voltage source 16b that outputs a positive bias voltage (see FIG. 2).

なお、正のバイアス電圧の大きさは、負のバイアス電圧の大きさと同じものとする。すなわち、ΔV1=ΔV1’かつΔV2=ΔV2’である。また、サンプリングヘッド６内部の部品の特性のばらつきの影響を解消するために、負のバイアス電圧の大きさと、正のバイアス電圧の大きさとを微調整して、わずかに異ならせることがある。しかし、バイアス電圧の大きさの微調整を行っても、負のバイアス電圧の大きさと正のバイアス電圧の大きさとは、ほぼ同じものである。よって、負のバイアス電圧の大きさと正のバイアス電圧の大きさとが同じものとして、説明を続ける。すなわち、ΔV1=ΔV1’かつΔV2=ΔV2’として説明を続ける。 Note that the magnitude of the positive bias voltage is the same as the magnitude of the negative bias voltage. That is, ΔV 1 = ΔV 1 ′ and ΔV 2 = ΔV 2 ′. Further, in order to eliminate the influence of variations in the characteristics of the components inside the sampling head 6, the magnitude of the negative bias voltage and the magnitude of the positive bias voltage may be finely adjusted to slightly differ. However, even if the magnitude of the bias voltage is finely adjusted, the magnitude of the negative bias voltage and the magnitude of the positive bias voltage are substantially the same. Therefore, the description will be continued assuming that the magnitude of the negative bias voltage is the same as the magnitude of the positive bias voltage. That is, the description will be continued assuming that ΔV 1 = ΔV 1 ′ and ΔV 2 = ΔV 2 ′.

校正信号出力部１８は、サンプリングヘッド６を校正するための校正信号を出力する。   The calibration signal output unit 18 outputs a calibration signal for calibrating the sampling head 6.

ＤＵＴ（Device Under Test：被測定物）２は、測定システムにより測定される被測定物である。ＤＵＴ２から出力される信号が測定される。   A DUT (Device Under Test) 2 is an object to be measured that is measured by a measurement system. A signal output from the DUT 2 is measured.

スイッチ４は、ＤＵＴ２または校正信号出力部１８をサンプリングヘッド６に接続する。   The switch 4 connects the DUT 2 or the calibration signal output unit 18 to the sampling head 6.

サンプリングヘッド（サンプリング装置）６は、入力信号を受け、アンダーサンプリングを行い、出力信号を出力する。   A sampling head (sampling device) 6 receives an input signal, performs undersampling, and outputs an output signal.

図２は、本発明の第一の実施形態にかかるサンプリングヘッド６の構成を示す回路図である。サンプリングヘッド６は、キャパシタンス要素Ｃ、入力信号端子６１、抵抗６２、パルス信号源６３、キャパシタンス要素６４ｐ、６４ｎ、アンプ６５、出力信号端子６６、入力信号透過部６８を有する。   FIG. 2 is a circuit diagram showing a configuration of the sampling head 6 according to the first embodiment of the present invention. The sampling head 6 includes a capacitance element C, an input signal terminal 61, a resistor 62, a pulse signal source 63, capacitance elements 64p and 64n, an amplifier 65, an output signal terminal 66, and an input signal transmission unit 68.

入力信号端子６１は、入力信号透過部６８に接続され、入力信号を受ける。入力信号は、ＤＵＴ２からの信号および校正信号出力部１８からの校正信号のいずれかである。   The input signal terminal 61 is connected to the input signal transmission unit 68 and receives an input signal. The input signal is either a signal from the DUT 2 or a calibration signal from the calibration signal output unit 18.

抵抗６２は、その一端が入力信号端子６１と入力信号透過部６８との間に接続される。しかも、抵抗６２の他端が接地される。なお、抵抗６２は例えば、50[Ω]である。   One end of the resistor 62 is connected between the input signal terminal 61 and the input signal transmitting unit 68. In addition, the other end of the resistor 62 is grounded. The resistor 62 is, for example, 50 [Ω].

キャパシタンス要素Ｃは、その一端が入力信号透過部６８に接続される。しかも、キャパシタンス要素Ｃの他端が接地される。   One end of the capacitance element C is connected to the input signal transmission unit 68. Moreover, the other end of the capacitance element C is grounded.

パルス信号源６３は、正パルス信号源６３ｐおよび負パルス信号源６３ｎを有する。正パルス信号源６３ｐは、正のパルス信号を出力する。負パルス信号源６３ｎは、正のパルス信号と同期した負のパルス信号を出力する。   The pulse signal source 63 includes a positive pulse signal source 63p and a negative pulse signal source 63n. The positive pulse signal source 63p outputs a positive pulse signal. The negative pulse signal source 63n outputs a negative pulse signal synchronized with the positive pulse signal.

図４（ａ）は正パルス信号の波形図である。正パルス信号は、時間t1までは発生しないが（電圧＝０）、時間t1から時間t0にかけて電圧が０からVmaxまで線形的に上昇する。そして、時間t0から時間t2にかけて電圧がVmaxから０まで線形的に下降する。最後に、時間t2以降は電圧は０となる。 FIG. 4A is a waveform diagram of a positive pulse signal. The positive pulse signal does not occur until time t 1 (voltage = 0), but the voltage rises linearly from 0 to V max from time t 1 to time t 0 . The voltage falls linearly from V max to 0 from time t 0 to time t 2 . Finally, the time t 2 after the voltage is zero.

図４（ｂ）は負パルス信号の波形図である。負パルス信号は、時間t1までは発生しないが（電圧＝０）、時間t1から時間t0にかけて電圧が０から−Vmaxまで線形的に下降する。そして、時間t0から時間t2にかけて電圧が−Vmaxから０まで線形的に上昇する。最後に、時間t2以降は電圧は０となる。このように、負パルス信号の開始時点t1、頂点に達する時点t0および終了時点t2は、正パルス信号におけるものと同じであり、負パルス信号は正パルス信号と同期しているといえる。 FIG. 4B is a waveform diagram of the negative pulse signal. The negative pulse signal does not occur until time t 1 (voltage = 0), but the voltage falls linearly from 0 to −V max from time t 1 to time t 0 . The voltage rises linearly from −V max to 0 from time t 0 to time t 2 . Finally, the time t 2 after the voltage is zero. Thus, the start time t 1 of the negative pulse signal, the time t 0 when reaching the apex, and the end time t 2 are the same as those in the positive pulse signal, and it can be said that the negative pulse signal is synchronized with the positive pulse signal. .

キャパシタンス要素６４ｐは、一端がパルス信号源６３ｐに、他端が入力信号透過部６８およびバイアス電圧付与部１６（負のバイアス電圧を出力する直流電圧源１６ａ）に接続される。キャパシタンス要素６４ｎは、一端がパルス信号源６３ｎに、他端が入力信号透過部６８およびバイアス電圧付与部１６（正のバイアス電圧を出力する直流電圧源１６ｂ）に接続される。   The capacitance element 64p has one end connected to the pulse signal source 63p and the other end connected to the input signal transmitting unit 68 and the bias voltage applying unit 16 (DC voltage source 16a that outputs a negative bias voltage). One end of the capacitance element 64n is connected to the pulse signal source 63n, and the other end is connected to the input signal transmitting unit 68 and the bias voltage applying unit 16 (DC voltage source 16b that outputs a positive bias voltage).

アンプ６５は、キャパシタンス要素Ｃに蓄えられた電荷が放出されたものを増幅して出力する。   The amplifier 65 amplifies and outputs the released charge stored in the capacitance element C.

出力信号端子６６は、アンプ６５に接続され、出力信号を出力する。出力信号は、キャパシタンス要素Ｃに蓄えられた電荷が放出されたものである。キャパシタンス要素Ｃは、入力信号透過部６８を通過した入力信号を受け、出力信号を出力する。   The output signal terminal 66 is connected to the amplifier 65 and outputs an output signal. The output signal is obtained by releasing the charge stored in the capacitance element C. The capacitance element C receives the input signal that has passed through the input signal transmission unit 68 and outputs an output signal.

入力信号透過部６８は、入力信号端子６１を介して入力信号を受ける。さらに、入力信号透過部６８は、キャパシタンス要素６４ｐおよびバイアス電圧付与部１６（負のバイアス電圧を出力する直流電圧源１６ａ）に接続されている。よって、入力信号透過部６８は、正のパルス信号に負のバイアス電圧を加えた信号（以下、「第一パルス信号」という）を受ける。また、入力信号透過部６８は、キャパシタンス要素６４ｎおよびバイアス電圧付与部１６（正のバイアス電圧を出力する直流電圧源１６ｂ）に接続されている。よって、入力信号透過部６８は、負のパルス信号に正のバイアス電圧を加えた信号（以下、「第二パルス信号」という）を受ける。しかも、入力信号透過部６８は、第一パルス信号の電圧が正であり、かつ第二パルス信号の電圧が負である間に、入力信号を通過させる。入力信号は、入力信号端子６１を通り、さらに入力信号透過部６８を通過して、キャパシタンス要素Ｃに到達する。   The input signal transmission unit 68 receives an input signal via the input signal terminal 61. Further, the input signal transmission unit 68 is connected to the capacitance element 64p and the bias voltage applying unit 16 (DC voltage source 16a that outputs a negative bias voltage). Therefore, the input signal transmission unit 68 receives a signal obtained by adding a negative bias voltage to a positive pulse signal (hereinafter referred to as “first pulse signal”). The input signal transmitting unit 68 is connected to the capacitance element 64n and the bias voltage applying unit 16 (DC voltage source 16b that outputs a positive bias voltage). Therefore, the input signal transmission unit 68 receives a signal obtained by adding a positive bias voltage to a negative pulse signal (hereinafter referred to as “second pulse signal”). Moreover, the input signal transmission unit 68 allows the input signal to pass while the voltage of the first pulse signal is positive and the voltage of the second pulse signal is negative. The input signal passes through the input signal terminal 61, further passes through the input signal transmission unit 68, and reaches the capacitance element C.

なお、このような入力信号透過部６８を実現するための回路は、色々なものが考えられる。例えば、ダイオードブリッジにより入力信号透過部６８を実現できる。   Various circuits for realizing the input signal transmitting unit 68 can be considered. For example, the input signal transmission unit 68 can be realized by a diode bridge.

図１２は、ダイオードブリッジにより入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。入力信号透過部６８は、第一ダイオードＤ１、第二ダイオードＤ２、第三ダイオードＤ３、第四ダイオードＤ４を有する。   FIG. 12 is a circuit diagram showing a configuration of the sampling head 6 when the input signal transmission unit 68 is realized by a diode bridge. The input signal transmission unit 68 includes a first diode D1, a second diode D2, a third diode D3, and a fourth diode D4.

図３は、第一ダイオードＤ１に印加する電圧と流れる電流との関係を示す図である。アノードの電位のカソードの電位に対する電位差がV0未満の場合は、ほとんど電流が流れない。しかし、電位差がV0以上になると、動作抵抗が低くなり、アノードからカソードに電流が流れ、電流と電圧との関係が線形になる。なお、電位差がV0のときの電流をI0とする。また、このような第一ダイオードＤ１の特性は、第二ダイオードＤ２、第三ダイオードＤ３および第四ダイオードＤ４についても同様である。さらに、電位差V0は、GaAsを用いたダイオードの場合、0.7[V]である。 FIG. 3 is a diagram showing the relationship between the voltage applied to the first diode D1 and the flowing current. When the potential difference between the anode potential and the cathode potential is less than V 0 , almost no current flows. However, when the potential difference is equal to or greater than V 0 , the operating resistance decreases, current flows from the anode to the cathode, and the relationship between the current and voltage becomes linear. Note that the current when the potential difference is V 0 is I 0 . The characteristics of the first diode D1 are the same for the second diode D2, the third diode D3, and the fourth diode D4. Further, the potential difference V 0 is 0.7 [V] in the case of a diode using GaAs.

第二ダイオードＤ２は、そのアノードが、第一ダイオードＤ１のカソードに接続されている。第三ダイオードＤ３は、そのアノードが、第一ダイオードＤ１のアノードに接続されている。第四ダイオードＤ４は、そのアノードが、第三ダイオードＤ３のカソードに接続されている。なお、第四ダイオードＤ４のカソードが、第二ダイオードＤ２のカソードに接続されている。   The second diode D2 has an anode connected to the cathode of the first diode D1. The anode of the third diode D3 is connected to the anode of the first diode D1. The anode of the fourth diode D4 is connected to the cathode of the third diode D3. The cathode of the fourth diode D4 is connected to the cathode of the second diode D2.

入力信号端子６１および抵抗６２は、第一ダイオードＤ１のカソードに接続されている。よって、第一ダイオードＤ１のカソードに入力信号が与えられる。キャパシタンス要素Ｃは、その一端が第三ダイオードＤ３のカソードに接続されている。キャパシタンス要素６４ｐは、他端が第一ダイオードＤ１のアノードに接続されている。キャパシタンス要素６４ｎは、他端が第二ダイオードＤ２のカソードに接続されている。   The input signal terminal 61 and the resistor 62 are connected to the cathode of the first diode D1. Therefore, an input signal is given to the cathode of the first diode D1. One end of the capacitance element C is connected to the cathode of the third diode D3. The other end of the capacitance element 64p is connected to the anode of the first diode D1. The other end of the capacitance element 64n is connected to the cathode of the second diode D2.

なお、サンプリング制御装置１のバイアス電圧付与部１６は、サンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与える。   Note that the bias voltage applying unit 16 of the sampling control device 1 applies a negative bias voltage to the anode of the first diode D1 of the sampling head 6 and applies a positive voltage having the same magnitude as the negative bias voltage to the cathode of the second diode D2. Give the bias voltage.

第一ダイオードＤ１のアノードには、キャパシタンス要素６４ｐを介して、正パルス信号が与えられる。ここで、第一ダイオードＤ１のアノードには負のバイアス電圧が与えられるので、第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧は、正パルス信号の電圧から負のバイアス電圧を減じたものとなる。   A positive pulse signal is given to the anode of the first diode D1 via the capacitance element 64p. Here, since the negative bias voltage is applied to the anode of the first diode D1, the voltage of the signal (first pulse signal) applied to the anode of the first diode D1 is changed from the voltage of the positive pulse signal to the negative bias voltage. Will be reduced.

第二ダイオードＤ２のカソードには、キャパシタンス要素６４ｎを介して、負パルス信号に与えられる。ここで、第二ダイオードＤ２のカソードには正のバイアス電圧が与えられるので、第二ダイオードＤ２のカソードに与えられる信号（第二パルス信号）の電圧は、負パルス信号の電圧に正のバイアス電圧を加えたものとなる。   A negative pulse signal is given to the cathode of the second diode D2 via the capacitance element 64n. Here, since a positive bias voltage is applied to the cathode of the second diode D2, the voltage of the signal (second pulse signal) applied to the cathode of the second diode D2 is a positive bias voltage to the voltage of the negative pulse signal. Will be added.

図５は、負のバイアス電圧を−ΔV1としたときの、第一ダイオードＤ１のアノードに与えられる電圧（図５（ａ））、第二ダイオードＤ２のカソードに与えられる電圧（図５（ｂ））を示す図である。 FIG. 5 shows a voltage applied to the anode of the first diode D1 (FIG. 5A) and a voltage applied to the cathode of the second diode D2 (FIG. 5B when the negative bias voltage is −ΔV 1 . )).

図５（ａ）に示すように、第一ダイオードＤ１のアノードに与えられる電圧は、時間t1までは−ΔV1であり、時間t1から時間t0にかけて電圧が−ΔV1からVmax−ΔV1まで線形的に上昇する。そして、時間t0から時間t2にかけて電圧がVmax−ΔV1から−ΔV1まで線形的に下降する。最後に、時間t2以降は電圧は−ΔV1となる。 Figure 5 (a), the voltage applied to the anode of the first diode D1, until the time t 1 is - [Delta] V 1, V from the voltage - [Delta] V 1 from time t 1 over the time t 0 max - It rises linearly up to ΔV 1 . The voltage falls linearly from V max −ΔV 1 to −ΔV 1 from time t 0 to time t 2 . Finally, the voltage becomes −ΔV 1 after time t 2 .

図５（ｂ）に示すように、第二ダイオードＤ２のカソードに与えられる電圧は、時間t1まではΔV1であり、時間t1から時間t0にかけて電圧がΔV1からΔV1−Vmaxまで線形的に下降する。そして、時間t0から時間t2にかけて電圧がΔV1−VmaxからΔV1まで線形的に上昇する。最後に、時間t2以降は電圧はΔV1となる。 As shown in FIG. 5 (b), the voltage applied to the cathode of the second diode D2, until the time t 1 is [Delta] V 1, [Delta] V 1 voltage from [Delta] V 1 from time t 1 over the time t 0 -V max Descends linearly. Then, the voltage from the time t 0 toward the time t 2 is linearly increased from [Delta] V 1 -V max to [Delta] V 1. Finally, the time t 2 after the voltage becomes ΔV 1.

なお、入力信号透過部６８は他の回路によっても実現できる。図１３は、ダイオードと抵抗とによって、入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。入力信号透過部６８は、第一ダイオードＤ１、第二ダイオードＤ２、第一抵抗Ｒ１、第二抵抗Ｒ２を有する。   The input signal transmission unit 68 can also be realized by other circuits. FIG. 13 is a circuit diagram showing the configuration of the sampling head 6 when the input signal transmission unit 68 is realized by a diode and a resistor. The input signal transmission unit 68 includes a first diode D1, a second diode D2, a first resistor R1, and a second resistor R2.

第一ダイオードＤ１および第二ダイオードＤ２は図１２に示すものと同様であり説明を省略する。第一抵抗Ｒ１はその一端に第一ダイオードＤ１のアノードが接続されている。第二抵抗Ｒ２は、第一抵抗Ｒ１の他端と、第二ダイオードＤ２のカソードとを接続する。   The first diode D1 and the second diode D2 are the same as those shown in FIG. The anode of the first diode D1 is connected to one end of the first resistor R1. The second resistor R2 connects the other end of the first resistor R1 and the cathode of the second diode D2.

入力信号端子６１および抵抗６２は、第一ダイオードＤ１のカソードに接続されている。よって、第一ダイオードＤ１のカソードに入力信号が与えられる。キャパシタンス要素Ｃは、その一端が第一抵抗Ｒ１の他端に接続されている。キャパシタンス要素６４ｐは、他端が第一ダイオードＤ１のアノードに接続されている。キャパシタンス要素６４ｎは、他端が第二ダイオードＤ２のカソードに接続されている。   The input signal terminal 61 and the resistor 62 are connected to the cathode of the first diode D1. Therefore, an input signal is given to the cathode of the first diode D1. One end of the capacitance element C is connected to the other end of the first resistor R1. The other end of the capacitance element 64p is connected to the anode of the first diode D1. The other end of the capacitance element 64n is connected to the cathode of the second diode D2.

なお、サンプリング制御装置１のバイアス電圧付与部１６は、サンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与える。   Note that the bias voltage applying unit 16 of the sampling control device 1 applies a negative bias voltage to the anode of the first diode D1 of the sampling head 6 and applies a positive voltage having the same magnitude as the negative bias voltage to the cathode of the second diode D2. Give the bias voltage.

第一ダイオードＤ１のアノードには、キャパシタンス要素６４ｐを介して、正パルス信号が与えられる。ここで、第一ダイオードＤ１のアノードには負のバイアス電圧が与えられるので、第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧は、正パルス信号の電圧から負のバイアス電圧を減じたものとなる。   A positive pulse signal is given to the anode of the first diode D1 via the capacitance element 64p. Here, since the negative bias voltage is applied to the anode of the first diode D1, the voltage of the signal (first pulse signal) applied to the anode of the first diode D1 is changed from the voltage of the positive pulse signal to the negative bias voltage. Will be reduced.

第二ダイオードＤ２のカソードには、キャパシタンス要素６４ｎを介して、負パルス信号に与えられる。ここで、第二ダイオードＤ２のカソードには正のバイアス電圧が与えられるので、第二ダイオードＤ２のカソードに与えられる信号（第二パルス信号）の電圧は、負パルス信号の電圧に正のバイアス電圧を加えたものとなる。   A negative pulse signal is given to the cathode of the second diode D2 via the capacitance element 64n. Here, since a positive bias voltage is applied to the cathode of the second diode D2, the voltage of the signal (second pulse signal) applied to the cathode of the second diode D2 is a positive bias voltage to the voltage of the negative pulse signal. Will be added.

デジタイザ８は、サンプリングヘッド６の出力する出力信号を受け、デジタル信号に変換して記録する。デジタイザ８は、クロック信号源８２、Ａ／Ｄ変換器８４、デジタル信号記録部８６を有する。   The digitizer 8 receives the output signal output from the sampling head 6, converts it into a digital signal, and records it. The digitizer 8 includes a clock signal source 82, an A / D converter 84, and a digital signal recording unit 86.

クロック信号源８２は、Ａ／Ｄ変換器８４およびパルス信号源６３において利用されるクロック信号を出力し、Ａ／Ｄ変換器８４およびパルス信号源６３に与える。   The clock signal source 82 outputs a clock signal used in the A / D converter 84 and the pulse signal source 63 and supplies the clock signal to the A / D converter 84 and the pulse signal source 63.

Ａ／Ｄ変換器８４は、アナログ信号であるサンプリングヘッド６の出力信号をデジタル信号に変換する。   The A / D converter 84 converts the output signal of the sampling head 6 that is an analog signal into a digital signal.

デジタル信号記録部８６は、Ａ／Ｄ変換器８４の出力を記録する。   The digital signal recording unit 86 records the output of the A / D converter 84.

次に、第一の実施形態の動作を説明する。なお、入力信号透過部６８は、図１２に示すような構成をとっているものとして説明する。   Next, the operation of the first embodiment will be described. The input signal transmission unit 68 will be described as having the configuration shown in FIG.

まず、スイッチ４により、校正信号出力部１８をサンプリングヘッド６に接続する。そして、コントローラ１４により校正信号出力部１８を作動させる。校正信号出力部１８は、校正信号を出力する。校正信号は、スイッチ４を介して、サンプリングヘッド６に与えられる。サンプリングヘッド６の出力はＡ／Ｄ変換器８４によりデジタル信号に変換され、デジタル信号記録部８６に記録される。この記録内容に基づき、測定システムの校正を行う。なお、校正信号および校正の方法は、周知ゆえ説明を省略する。   First, the calibration signal output unit 18 is connected to the sampling head 6 by the switch 4. Then, the calibration signal output unit 18 is operated by the controller 14. The calibration signal output unit 18 outputs a calibration signal. The calibration signal is given to the sampling head 6 via the switch 4. The output of the sampling head 6 is converted into a digital signal by the A / D converter 84 and recorded in the digital signal recording unit 86. Based on the recorded contents, the measurement system is calibrated. Since the calibration signal and the calibration method are well known, description thereof will be omitted.

次に、スイッチ４により、ＤＵＴ２をサンプリングヘッド６に接続する。すると、ＤＵＴ２から出力される信号（高周波のRF信号とする）が、スイッチ４を介して、入力信号端子６１に与えられる。   Next, the DUT 2 is connected to the sampling head 6 by the switch 4. Then, a signal output from the DUT 2 (a high-frequency RF signal) is supplied to the input signal terminal 61 via the switch 4.

また、時間t1から時間t2にかけて（図４参照）、正パルス信号源６３ｐが正のパルス信号を第一ダイオードＤ１のアノードに与え、負パルス信号源６３ｎが負のパルス信号を第二ダイオードＤ２のカソードに与える。 From time t 1 to time t 2 (see FIG. 4), the positive pulse signal source 63p applies a positive pulse signal to the anode of the first diode D1, and the negative pulse signal source 63n applies a negative pulse signal to the second diode. Applied to the cathode of D2.

図６は、バイアス電圧を全く考えない場合のダイオードＤ１〜Ｄ４が導通する時間を説明するための図である。図６を参照して、バイアス電圧を全く考えない場合の動作を説明する。   FIG. 6 is a diagram for explaining the time during which the diodes D1 to D4 are turned on when no bias voltage is considered. With reference to FIG. 6, the operation when no bias voltage is considered will be described.

図６（ａ）は、第一ダイオードＤ１のアノードに与えられる電圧の波形図である。電圧がV0以上になっている時間がτ0である。図６（ｂ）は、第二ダイオードＤ２のカソードに与えられる電圧の波形図である。電圧が−V0以下になっている時間もτ0である。この時間τ0の間だけ、ダイオードＤ１〜Ｄ４が導通する。より正確には、第一ダイオードＤ１のアノードに与えられる電圧が正かつV0未満であり、しかも第二ダイオードＤ２のカソードに与えられる電圧が負かつ−V0を超えるものであるときも、ダイオードＤ１〜Ｄ４は導通している。このような場合は、図３を参照して説明したように、ダイオードＤ１〜Ｄ４にはほとんど電流が流れない。しかし、わずかながら電流は流れているので導通しているといえる。 FIG. 6A is a waveform diagram of a voltage applied to the anode of the first diode D1. The time during which the voltage is equal to or higher than V 0 is τ 0 . FIG. 6B is a waveform diagram of the voltage applied to the cathode of the second diode D2. The time during which the voltage is −V 0 or less is also τ 0 . Only during this time τ 0 , the diodes D1 to D4 conduct. More precisely, when the voltage applied to the anode of the first diode D1 is positive and less than V 0 , and the voltage applied to the cathode of the second diode D2 is negative and exceeds −V 0 , the diode D1 to D4 are conducting. In such a case, almost no current flows through the diodes D1 to D4 as described with reference to FIG. However, since a small amount of current flows, it can be said that it is conductive.

ダイオードＤ１〜Ｄ４（入力信号透過部６８）が導通している間、入力信号端子６１に与えられたRF信号（入力信号）が、ダイオードＤ１〜Ｄ４を通って（入力信号透過部６８を通過して）、キャパシタンス要素Ｃに与えられる。キャパシタンスＣは、与えられたRF信号の電圧に比例する電荷を蓄え、アンプ６５を介して、出力信号端子６６に出力する。出力信号端子６６に出力された信号は、RF信号をダウンコンバートしたIF信号である。IF信号は、Ａ／Ｄ変換器８４によりデジタル信号に変換され、デジタル信号記録部８６に記録する。このようにして、RF信号をアンダーサンプリングしてIF信号を得ることができる。   While the diodes D1 to D4 (input signal transmitting unit 68) are conducting, the RF signal (input signal) given to the input signal terminal 61 passes through the diodes D1 to D4 (passes through the input signal transmitting unit 68). A) to the capacitance element C. The capacitance C stores a charge proportional to the voltage of the given RF signal, and outputs it to the output signal terminal 66 via the amplifier 65. The signal output to the output signal terminal 66 is an IF signal obtained by down-converting the RF signal. The IF signal is converted into a digital signal by the A / D converter 84 and recorded in the digital signal recording unit 86. In this way, the IF signal can be obtained by undersampling the RF signal.

図７は、RF信号（図７（ａ））、IF信号（図７（ｂ））および正のパルス信号（図７（ｃ））の波形図である。入力信号端子６１に与えられたRF信号は、正のパルス信号の電圧がV0以上になっている間に、キャパシタンス要素Ｃに与えられ、キャパシタンス要素ＣからIF信号が出力される。なお、正のパルス信号におけるパルスの間隔は、クロック信号源８２の出力するクロック信号により定められる。 FIG. 7 is a waveform diagram of an RF signal (FIG. 7A), an IF signal (FIG. 7B), and a positive pulse signal (FIG. 7C). The RF signal applied to the input signal terminal 61 is applied to the capacitance element C while the voltage of the positive pulse signal is equal to or higher than V 0 , and the IF signal is output from the capacitance element C. The pulse interval in the positive pulse signal is determined by the clock signal output from the clock signal source 82.

ここで、アンダーサンプリングのＲＦ帯域は0.38／τ0に近似できる。また、図７（ｂ）に示すΔＶ（追従電圧）は、Ｉτ0／Ｃである。ただし、ＩはダイオードＤ１〜Ｄ４に流れる電流である。τ0が小さいほどＲＦ帯域が広くなりRF信号をより高精度に近似したIF信号を取得することができる。また、τ0が大きいほど、ΔＶ（追従電圧）が大きくなり、ＩＦ帯域が広くなる。しかも、サンプリングする点の個数を少なくできるので、サンプリングのスループットを高めることができる。 Here, the RF band of undersampling can be approximated to 0.38 / τ 0 . Further, ΔV (follow-up voltage) shown in FIG. 7B is Iτ 0 / C. Here, I is a current flowing through the diodes D1 to D4. The smaller the τ 0 is, the wider the RF band becomes, and an IF signal that approximates the RF signal with higher accuracy can be acquired. Further, as τ 0 is larger, ΔV (follow-up voltage) is larger and the IF band is wider. Moreover, since the number of sampling points can be reduced, the sampling throughput can be increased.

しかし、実際には、バイアス電圧を考慮する必要があるので、バイアス電圧を考えた場合の動作を説明する。   However, in actuality, since it is necessary to consider the bias voltage, the operation when the bias voltage is considered will be described.

まず、コントローラ１４によりバイアス電圧制御部１５を作動させる。さらに、コントローラ１４は、バイアス電圧記録部１２から負のバイアス電圧の大きさの数値を読み出して、バイアス電圧制御部１５に与える。バイアス電圧制御部１５は、負のバイアス電圧の大きさを制御する。具体的には、コントローラ１４から送られてきた数値（例えば、ΔV1またはΔV2）に負のバイアス電圧の大きさをあわせる。なお、ΔV1＞ΔV2とする。 First, the controller 14 operates the bias voltage control unit 15. Further, the controller 14 reads out the numerical value of the magnitude of the negative bias voltage from the bias voltage recording unit 12 and gives it to the bias voltage control unit 15. The bias voltage control unit 15 controls the magnitude of the negative bias voltage. Specifically, the magnitude of the negative bias voltage is adjusted to a numerical value (for example, ΔV 1 or ΔV 2 ) sent from the controller 14. Note that ΔV 1 > ΔV 2 .

バイアス電圧付与部１６は、サンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与える。   The bias voltage applying unit 16 applies a negative bias voltage to the anode of the first diode D1 of the sampling head 6, and applies a positive bias voltage having the same magnitude as the negative bias voltage to the cathode of the second diode D2.

図８は、バイアス電圧を考慮しないときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ａ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧の波形図（図８（ｂ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧の波形図（図８（ｃ））である。 FIG. 8 is a waveform diagram of the voltage applied to the anode of the first diode D1 when the bias voltage is not taken into consideration (FIG. 8A), and when the negative bias voltage −ΔV 1 is applied by the bias voltage applying unit 16. FIG. 8B is a waveform diagram of the voltage (FIG. 8B) of the signal (first pulse signal) applied to the anode of the first diode D1, and the second bias voltage −ΔV 2 is applied by the bias voltage applying unit 16. FIG. 9 is a waveform diagram of a voltage of a signal (first pulse signal) given to the anode of one diode D1 (FIG. 8C).

図８（ｂ）を参照して、負のバイアス電圧−ΔV1が与えられたときに、第一ダイオードＤ１のアノードに与えられる電圧がV0以上になっている時間はτ1である。図８（ａ）および図８（ｂ）を参照して、τ1＜τ0である。よって、負のバイアス電圧−ΔV1を与えた場合、バイアス電圧を与えない場合に比べて、ＲＦ帯域が広くなり、RF信号をより高精度に近似したIF信号を取得することができる。 Referring to FIG. 8B, when the negative bias voltage −ΔV 1 is applied, the time during which the voltage applied to the anode of the first diode D1 is equal to or higher than V 0 is τ 1 . Referring to FIGS. 8A and 8B, τ 1 <τ 0 . Therefore, when the negative bias voltage −ΔV 1 is applied, the RF band is widened compared to the case where the bias voltage is not applied, and an IF signal that approximates the RF signal with higher accuracy can be obtained.

図８（ｃ）を参照して、負のバイアス電圧−ΔV2が与えられたときに、第一ダイオードＤ１のアノードに与えられる電圧がV0以上になっている時間はτ2である。図８（ｂ）および図８（ｃ）を参照して、τ1＜τ2である。よって、負のバイアス電圧−ΔV2を与えた場合、負のバイアス電圧−ΔV1を与えた場合に比べて、ＩＦ帯域が広くなり、しかも、サンプリングする点の個数を少なくできるので、サンプリングのスループットを高めることができる。 Referring to FIG. 8C, when the negative bias voltage −ΔV 2 is applied, the time during which the voltage applied to the anode of the first diode D1 is equal to or higher than V 0 is τ 2 . With reference to FIG. 8B and FIG. 8C, τ 1 <τ 2 . Therefore, when the negative bias voltage −ΔV 2 is applied, the IF band becomes wider and the number of sampling points can be reduced as compared with the case where the negative bias voltage −ΔV 1 is applied. Can be increased.

ここで、図９および図１０を参照して、負のバイアス電圧が与えられたときのダイオードＤ１〜Ｄ４に印加される電圧と流れる電流の関係を説明する。   Here, the relationship between the voltage applied to the diodes D1 to D4 and the flowing current when a negative bias voltage is applied will be described with reference to FIG. 9 and FIG.

図９は、負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図９（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図９（ｂ））である。 FIG. 9 shows the waveform of the voltage applied to the anode of the first diode D1 when the negative bias voltage −ΔV 1 is applied (FIG. 9A), the voltage applied to the diodes D1 to D4, and the flowing current. It is a figure (FIG.9 (b)) which shows the relationship of these.

第一ダイオードＤ１のアノードに与えられる電圧が−ΔV1の時点（点Ｈ）からキャパシタンス要素のホールドが開始する。第一ダイオードＤ１のアノードに与えられる電圧が０になるまでは、電流は負の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が０を超え、V0に達するまでは、電流は正の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が−ΔV1からV0に達するまでは、ダイオードＤ１〜Ｄ４の動作抵抗は大きい。 The holding of the capacitance element starts when the voltage applied to the anode of the first diode D1 is −ΔV 1 (point H). Until the voltage applied to the anode of the first diode D1 becomes zero, the current takes a negative value, but the absolute value is small. Until the voltage applied to the anode of the first diode D1 exceeds 0 and reaches V 0 , the current takes a positive value, but the absolute value is small. Until the voltage applied to the anode of the first diode D1 reaches −ΔV 1 to V 0 , the operating resistances of the diodes D1 to D4 are large.

第一ダイオードＤ１のアノードに与えられる電圧がV0を超えると、電圧と電流との関係が線形になり、電流が大きくなる。すなわち、ダイオードＤ１〜Ｄ４の動作抵抗が小さい。そして、第一ダイオードＤ１のアノードに与えられる電圧が最大値をとる時点（点Ｓ）でサンプリングが行われる。 When the voltage applied to the anode of the first diode D1 exceeds V 0 , the relationship between the voltage and current becomes linear and the current increases. That is, the operating resistance of the diodes D1 to D4 is small. Then, sampling is performed when the voltage applied to the anode of the first diode D1 takes the maximum value (point S).

ここで、点Ｈの横軸の座標と点Ｓの横軸の座標との差I1が、キャパシタンス要素Ｃに蓄積される電流となる。 Here, the difference I 1 between the horizontal axis coordinate of the point H and the horizontal axis coordinate of the point S is the current accumulated in the capacitance element C.

図１０は、負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図１０（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図１０（ｂ））である。 FIG. 10 shows the waveform of the voltage applied to the anode of the first diode D1 when a negative bias voltage −ΔV 2 is applied (FIG. 10A), the voltage applied to the diodes D1 to D4, and the flowing current. It is a figure (FIG.10 (b)) which shows the relationship of these.

第一ダイオードＤ１のアノードに与えられる電圧が−ΔV2の時点（点Ｈ）からキャパシタンス要素のホールドが開始する。第一ダイオードＤ１のアノードに与えられる電圧が０になるまでは、電流は負の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が０を超え、V0に達するまでは、電流は正の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が−ΔV2からV0に達するまでは、ダイオードＤ１〜Ｄ４の動作抵抗は大きい。 The capacitance element starts to be held when the voltage applied to the anode of the first diode D1 is −ΔV 2 (point H). Until the voltage applied to the anode of the first diode D1 becomes zero, the current takes a negative value, but the absolute value is small. Until the voltage applied to the anode of the first diode D1 exceeds 0 and reaches V 0 , the current takes a positive value, but the absolute value is small. Until the voltage applied to the anode of the first diode D1 reaches V 0 from the - [Delta] V 2, the operation resistance of the diode D1~D4 is large.

第一ダイオードＤ１のアノードに与えられる電圧がV0を超えると、電圧と電流との関係が線形になり、電流が大きくなる。すなわち、ダイオードＤ１〜Ｄ４の動作抵抗が小さい。そして、第一ダイオードＤ１のアノードに与えられる電圧が最大値をとる時点（点Ｓ）でサンプリングが行われる。 When the voltage applied to the anode of the first diode D1 exceeds V 0 , the relationship between the voltage and current becomes linear and the current increases. That is, the operating resistance of the diodes D1 to D4 is small. Then, sampling is performed when the voltage applied to the anode of the first diode D1 takes the maximum value (point S).

ここで、点Ｈの横軸の座標と点Ｓの横軸の座標との差I2が、キャパシタンス要素Ｃに蓄積される電流となる。 Here, the difference I 2 between the coordinate on the horizontal axis of the point H and the coordinate on the horizontal axis of the point S is the current accumulated in the capacitance element C.

図９および図１０を参照すると、I1＜I2である。よって、負のバイアス電圧−ΔV2が与えられたときの方が、負のバイアス電圧−ΔV1が与えられたときの方よりも（ΔV2＜ΔV1）、キャパシタンス要素Ｃに蓄積される電流が大きいため、ＩＦ帯域が広くなることがわかる。 Referring to FIGS. 9 and 10, I 1 <I 2 . Therefore, the current accumulated in the capacitance element C is greater when the negative bias voltage −ΔV 2 is applied than when the negative bias voltage −ΔV 1 is applied (ΔV 2 <ΔV 1 ). Since the IF is large, it can be seen that the IF band is widened.

ここで、測定システムの利用者が、コントローラ１４に、ＲＦ帯域を広くしたいのか、またはＩＦ帯域を広くしたいのかを与えておく。そして、ＲＦ帯域を広くしたい場合は、コントローラ１４は、バイアス電圧記録部１２からΔV1を読み出して、バイアス電圧制御部１５に与える。また、ＩＦ帯域を広くしたい場合は、コントローラ１４は、バイアス電圧記録部１２からΔV2を読み出して、バイアス電圧制御部１５に与える。 Here, the user of the measurement system gives the controller 14 whether he wants to widen the RF band or widen the IF band. When it is desired to widen the RF band, the controller 14 reads ΔV 1 from the bias voltage recording unit 12 and supplies it to the bias voltage control unit 15. When it is desired to widen the IF band, the controller 14 reads ΔV 2 from the bias voltage recording unit 12 and supplies it to the bias voltage control unit 15.

第一の実施形態によれば、バイアス電圧制御部１５により、バイアス電圧付与部１６がサンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧−ΔV1を与えるようにすれば、サンプリングのＲＦ帯域を広くできる。また、バイアス電圧制御部１５により、バイアス電圧付与部１６がサンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧−ΔV2を与えるようにすれば、サンプリングのＩＦ帯域を広くできる。 According to the first embodiment, if the bias voltage control unit 15 causes the bias voltage applying unit 16 to apply a negative bias voltage −ΔV 1 to the anode of the first diode D 1 of the sampling head 6, the sampling RF The bandwidth can be widened. If the bias voltage control unit 15 causes the bias voltage applying unit 16 to apply a negative bias voltage −ΔV 2 to the anode of the first diode D 1 of the sampling head 6, the sampling IF band can be widened.

このように、ＲＦ帯域を広くしたい場合（例えば、精度の良いデータ（いわゆるチャンピオンデータ）を取得したい場合）にも、ＩＦ帯域を広くしたい場合（例えば、サンプリングのスループットをよくしたい場合）にも、バイアス電圧の大きさを制御することにより対応できる。   In this way, even when it is desired to widen the RF band (for example, when acquiring accurate data (so-called champion data)) or when it is desired to widen the IF band (for example, when improving the sampling throughput), This can be dealt with by controlling the magnitude of the bias voltage.

第二の実施形態
第二の実施形態は、バイアス電圧付与部１６が第一の実施形態と異なる。 Second Embodiment The second embodiment is different from the first embodiment in the bias voltage applying unit 16.

第二の実施形態にかかる測定システムの構成は第一の実施形態（図１参照）と同様である。よって、バイアス電圧記録部１２、コントローラ１４、バイアス電圧制御部１５、
校正信号出力部１８、ＤＵＴ２、スイッチ４およびデジタイザ８は第一の実施形態と同様であり説明を省略する。 The configuration of the measurement system according to the second embodiment is the same as that of the first embodiment (see FIG. 1). Therefore, the bias voltage recording unit 12, the controller 14, the bias voltage control unit 15,
The calibration signal output unit 18, the DUT 2, the switch 4, and the digitizer 8 are the same as those in the first embodiment, and a description thereof will be omitted.

図１１は、第二の実施形態にかかるサンプリングヘッド６、バイアス電圧制御部１５およびバイアス電圧付与部１６の構成を示す回路図である。   FIG. 11 is a circuit diagram showing configurations of the sampling head 6, the bias voltage control unit 15, and the bias voltage applying unit 16 according to the second embodiment.

バイアス電圧付与部１６は、キャパシタンス要素Ｃの出力をアンプ６５を介して受ける。そして、キャパシタンス要素Ｃの出力にバイアス電圧付与部１６により与えられた値を加えて第一ダイオードＤ１のアノードおよび第二ダイオードＤ２のカソードに与える。   The bias voltage applying unit 16 receives the output of the capacitance element C via the amplifier 65. Then, the value given by the bias voltage applying unit 16 is added to the output of the capacitance element C and given to the anode of the first diode D1 and the cathode of the second diode D2.

なお、サンプリングヘッド６の構成は第一の実施形態と同様であり説明を省略する。   The configuration of the sampling head 6 is the same as in the first embodiment, and a description thereof is omitted.

次に、第二の実施形態の動作を説明する。   Next, the operation of the second embodiment will be described.

第二の実施形態の動作は、ほぼ第一の実施形態と同様である。ただし、バイアス電圧付与部１６が、キャパシタンス要素Ｃの出力をダイオードＤ１〜Ｄ４にフィードバックすることになる点が異なる。   The operation of the second embodiment is almost the same as that of the first embodiment. However, the difference is that the bias voltage applying unit 16 feeds back the output of the capacitance element C to the diodes D1 to D4.

第二の実施形態によれば、第一の実施形態と同様な効果を奏する。しかも、第二の実施形態によれば、キャパシタンス要素Ｃの出力をダイオードＤ１〜Ｄ４にフィードバックするため、入力信号端子６１に与えられる入力信号の電圧に関係なく、キャパシタンス要素Ｃのサンプル／ホールド時の動作電圧（図９（ｂ）および図１０（ｂ）の点Ｓ、点Ｈを参照）を一定に保つことができる。これにより、サンプル時のダイオードＤ１〜Ｄ４の動作抵抗が一定となり、ホールド時のドループ（リーク電流）を一定にすることができる。よって、低損失および低歪みが可能となる。   According to the second embodiment, there are the same effects as the first embodiment. In addition, according to the second embodiment, since the output of the capacitance element C is fed back to the diodes D1 to D4, regardless of the voltage of the input signal applied to the input signal terminal 61, the capacitance element C can be sampled / held. The operating voltage (see points S and H in FIGS. 9B and 10B) can be kept constant. Thereby, the operating resistance of the diodes D1 to D4 at the time of sampling becomes constant, and the droop (leakage current) at the time of holding can be made constant. Therefore, low loss and low distortion are possible.

なお、上記の実施形態において、ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータに、上記の各部分（例えば、バイアス電圧記録部１２、バイアス電圧制御部１５（のうちの読出部分）およびバイアス電圧付与部１６）を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の実施形態を実現できる。   In the above embodiment, a computer having a CPU, a hard disk, and a medium (floppy (registered trademark) disk, CD-ROM, etc.) reading device is connected to each of the above parts (for example, the bias voltage recording unit 12, bias voltage control) The medium on which the program for realizing the unit 15 (the read portion) and the bias voltage applying unit 16) is recorded is read and installed on the hard disk. The above embodiment can also be realized by such a method.

本発明の第一の実施形態にかかるサンプリング制御装置１が使用される測定システムの構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the measurement system in which the sampling control apparatus 1 concerning 1st embodiment of this invention is used. 本発明の第一の実施形態にかかるサンプリングヘッド６の構成を示す回路図である。It is a circuit diagram which shows the structure of the sampling head 6 concerning 1st embodiment of this invention. 第一ダイオードＤ１に印加する電圧と流れる電流との関係を示す図である。It is a figure which shows the relationship between the voltage applied to the 1st diode D1, and the flowing electric current. 正パルス信号の波形図（図４（ａ））および負パルス信号の波形図（図４（ｂ））である。FIG. 5 is a waveform diagram of a positive pulse signal (FIG. 4A) and a waveform diagram of a negative pulse signal (FIG. 4B). 負のバイアス電圧を−ΔV1としたときの、第一ダイオードＤ１のアノードに与えられる電圧（図５（ａ））、第二ダイオードＤ２のカソードに与えられる電圧（図５（ｂ））を示す図である。The voltage (FIG. 5 (a)) applied to the anode of the first diode D1 and the voltage (FIG. 5 (b)) applied to the cathode of the second diode D2 when the negative bias voltage is −ΔV 1 are shown. FIG. バイアス電圧を全く考えない場合のダイオードＤ１〜Ｄ４が導通する時間を説明するための図である。It is a figure for demonstrating the time when the diodes D1-D4 conduct | electrically_connect when not considering a bias voltage at all. RF信号（図７（ａ））、IF信号（図７（ｂ））および正のパルス信号（図７（ｃ））の波形図である。FIG. 8 is a waveform diagram of an RF signal (FIG. 7A), an IF signal (FIG. 7B), and a positive pulse signal (FIG. 7C). バイアス電圧を考慮しないときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ａ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ｂ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ｃ））である。Waveform diagram of the voltage applied to the anode of the first diode D1 when the bias voltage is not taken into account (FIG. 8A), the first diode when the negative bias voltage −ΔV 1 is applied by the bias voltage applying unit 16 Waveform diagram of the voltage applied to the anode of D1 (FIG. 8B), waveform diagram of the voltage applied to the anode of the first diode D1 when the negative bias voltage −ΔV 2 is applied by the bias voltage applying unit 16 (FIG. 8C). 負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図９（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図９（ｂ））である。A waveform of the voltage applied to the anode of the first diode D1 when the negative bias voltage −ΔV 1 is applied (FIG. 9A), and shows the relationship between the voltage applied to the diodes D1 to D4 and the flowing current. It is a figure (FIG.9 (b)). 負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図１０（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図１０（ｂ））である。A waveform of the voltage applied to the anode of the first diode D1 when the negative bias voltage −ΔV 2 is applied (FIG. 10A), and shows the relationship between the voltage applied to the diodes D1 to D4 and the flowing current. It is a figure (FIG.10 (b)). 第二の実施形態にかかるサンプリングヘッド６、バイアス電圧制御部１５およびバイアス電圧付与部１６の構成を示す回路図である。It is a circuit diagram which shows the structure of the sampling head 6, bias voltage control part 15, and bias voltage provision part 16 concerning 2nd embodiment. ダイオードブリッジにより入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。It is a circuit diagram which shows the structure of the sampling head 6 when the input signal transmission part 68 is implement | achieved by the diode bridge. ダイオードと抵抗とによって、入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。It is a circuit diagram which shows the structure of the sampling head 6 when the input signal transmission part 68 is implement | achieved by the diode and resistance. 従来技術にかかるダイオードを有するサンプリングヘッドの構成を示す回路図である。It is a circuit diagram which shows the structure of the sampling head which has a diode concerning a prior art. 従来技術にかかるダイオードを有するサンプリングヘッドによってアンダーサンプリングを行った場合のタイムチャートである。It is a time chart at the time of performing undersampling with the sampling head which has a diode concerning a prior art.

符号の説明Explanation of symbols

１ サンプリング制御装置
１２ バイアス電圧記録部
１４ コントローラ
１５ バイアス電圧制御部
１６ バイアス電圧付与部
２ ＤＵＴ（Device Under Test：被測定物）
４ スイッチ
６ サンプリングヘッド（サンプリング装置）
Ｄ１ 第一ダイオード
Ｄ２ 第二ダイオード
Ｄ３ 第三ダイオード
Ｄ４ 第四ダイオード
Ｃ キャパシタンス要素
６１ 入力信号端子
６３ パルス信号源
６３ｐ 正パルス信号源
６３ｎ 負パルス信号源
６６ 出力信号端子
６８ 入力信号透過部
８ デジタイザ DESCRIPTION OF SYMBOLS 1 Sampling control apparatus 12 Bias voltage recording part 14 Controller 15 Bias voltage control part 16 Bias voltage provision part 2 DUT (Device Under Test: Device under test)
4 switch 6 sampling head (sampling device)
D1 1st diode D2 2nd diode D3 3rd diode D4 4th diode C Capacitance element 61 Input signal terminal 63 Pulse signal source 63p Positive pulse signal source 63n Negative pulse signal source 66 Output signal terminal 68 Input signal transmission part 8 Digitizer

Claims (9)

サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段と、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御手段と、
を備え、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
サンプリング制御装置。 Bias voltage applying means for applying a negative bias voltage and a positive bias voltage to the sampling device;
Bias voltage control means for controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage;
With
The sampling device comprises:
A positive pulse signal source that outputs a positive pulse signal;
A negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal;
Receiving an input signal, a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal, and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal; An input signal passing section for passing the input signal while the voltage of the signal is positive and the voltage of the second pulse signal is negative;
A capacitance element that receives the input signal that has passed through the input signal passage and outputs an output signal;
Having
Sampling control device. 請求項１に記載のサンプリング制御装置であって、
前記入力信号通過部が、
第一ダイオードと、
前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、
前記第一ダイオードのアノードにアノードが接続された第三ダイオードと、
前記第三ダイオードのカソードにアノードが接続され、前記第二ダイオードのカソードにカソードが接続された第四ダイオードと、
を有し、
前記第一ダイオードのアノードに前記第一パルス信号が与えられ、
前記第二ダイオードのカソードに前記第二パルス信号が与えられ、
前記第一ダイオードのカソードに入力信号が与えられ、
前記キャパシタンス要素が、前記第三ダイオードのカソードに接続される、
サンプリング制御装置。 The sampling control device according to claim 1,
The input signal passing section is
A first diode;
A second diode having an anode connected to the cathode of the first diode;
A third diode having an anode connected to the anode of the first diode;
A fourth diode having an anode connected to the cathode of the third diode and a cathode connected to the cathode of the second diode;
Have
The first pulse signal is applied to an anode of the first diode;
The second pulse signal is applied to the cathode of the second diode;
An input signal is applied to the cathode of the first diode;
The capacitance element is connected to a cathode of the third diode;
Sampling control device. 請求項１に記載のサンプリング制御装置であって、
前記入力信号通過部が、
第一ダイオードと、
前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、
前記第一ダイオードのアノードに一端が接続された第一抵抗と、
前記第一抵抗の他端と、前記第二ダイオードのカソードとを接続する第二抵抗と、
を有し、
前記第一ダイオードのアノードに前記第一パルス信号が与えられ、
前記第二ダイオードのカソードに前記第二パルス信号が与えられ、
前記第一ダイオードのカソードに入力信号が与えられ、
前記キャパシタンス要素が、前記第一抵抗の他端に接続される、
サンプリング制御装置。 The sampling control device according to claim 1,
The input signal passing section is
A first diode;
A second diode having an anode connected to the cathode of the first diode;
A first resistor having one end connected to the anode of the first diode;
A second resistor connecting the other end of the first resistor and the cathode of the second diode;
Have
The first pulse signal is applied to an anode of the first diode;
The second pulse signal is applied to the cathode of the second diode;
An input signal is applied to the cathode of the first diode;
The capacitance element is connected to the other end of the first resistor;
Sampling control device. 請求項１ないし３のいずれか一項に記載のサンプリング制御装置であって、
前記バイアス電圧付与手段は、直流電圧源である、
サンプリング制御装置。 The sampling control device according to any one of claims 1 to 3,
The bias voltage applying means is a DC voltage source.
Sampling control device. 請求項１ないし３のいずれか一項に記載のサンプリング制御装置であって、
前記バイアス電圧付与手段は、前記キャパシタンス要素の出力に前記バイアス電圧付与手段により与えられた値を加えて前記サンプリング装置に与える、
サンプリング制御装置。 The sampling control device according to any one of claims 1 to 3,
The bias voltage applying means adds the value given by the bias voltage applying means to the output of the capacitance element and gives the output to the sampling device.
Sampling control device. 請求項１ないし５のいずれか一項に記載のサンプリング制御装置であって、
前記バイアス電圧制御手段は、前記サンプリング装置による前記入力信号のサンプリングを行う際に、
ＲＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを大きくし、
ＩＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを小さくする、
サンプリング制御装置。 A sampling control device according to any one of claims 1 to 5,
The bias voltage control means, when performing sampling of the input signal by the sampling device,
If you want to widen the RF band, increase the magnitude of the negative bias voltage and the magnitude of the positive bias voltage,
If you want to widen the IF band, reduce the magnitude of the negative bias voltage and the magnitude of the positive bias voltage,
Sampling control device. サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与工程と、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御工程と、
を備え、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
サンプリング制御方法。 A bias voltage applying step for applying a negative bias voltage and a positive bias voltage to the sampling device;
A bias voltage control step for controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage;
With
The sampling device comprises:
A positive pulse signal source that outputs a positive pulse signal;
A negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal;
Receiving an input signal, a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal, and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal; An input signal passing section for passing the input signal while the voltage of the signal is positive and the voltage of the second pulse signal is negative;
A capacitance element that receives the input signal that has passed through the input signal passage and outputs an output signal;
Having
Sampling control method. サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムであって、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムであり、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
プログラム。 A program for causing a computer to execute processing in a sampling control device having bias voltage applying means for applying a negative bias voltage and a positive bias voltage to the sampling device,
A program for causing a computer to execute a bias voltage control process for controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage;
The sampling device comprises:
A positive pulse signal source that outputs a positive pulse signal;
A negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal;
Receiving an input signal, a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal, and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal; An input signal passing section for passing the input signal while the voltage of the signal is positive and the voltage of the second pulse signal is negative;
A capacitance element that receives the input signal that has passed through the input signal passage and outputs an output signal;
Having
program. サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
記録媒体。 A computer-readable recording medium recording a program for causing a computer to execute processing in a sampling control device having bias voltage applying means for applying a negative bias voltage and a positive bias voltage to the sampling device,
A computer-readable recording medium storing a program for causing a computer to execute a bias voltage control process for controlling the magnitude of the negative bias voltage and the magnitude of the positive bias voltage;
The sampling device comprises:
A positive pulse signal source that outputs a positive pulse signal;
A negative pulse signal source that outputs a negative pulse signal synchronized with the positive pulse signal;
Receiving an input signal, a first pulse signal obtained by adding the negative bias voltage to the positive pulse signal, and a second pulse signal obtained by adding the positive bias voltage to the negative pulse signal; An input signal passing section for passing the input signal while the voltage of the signal is positive and the voltage of the second pulse signal is negative;
A capacitance element that receives the input signal that has passed through the input signal passage and outputs an output signal;
Having
recoding media.
JP2005299830A 2005-10-14 2005-10-14 Sampling controller and method, program and recording medium Withdrawn JP2007108039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005299830A JP2007108039A (en) 2005-10-14 2005-10-14 Sampling controller and method, program and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005299830A JP2007108039A (en) 2005-10-14 2005-10-14 Sampling controller and method, program and recording medium

Publications (1)

Publication Number Publication Date
JP2007108039A true JP2007108039A (en) 2007-04-26

Family

ID=38034003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299830A Withdrawn JP2007108039A (en) 2005-10-14 2005-10-14 Sampling controller and method, program and recording medium

Country Status (1)

Country Link
JP (1) JP2007108039A (en)

Similar Documents

Publication Publication Date Title
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
US20080307373A1 (en) Apparatus, method and computer program for managing circuit optimization information
JPH06148279A (en) Electronic device testing and measuring device and calibratin of timing and voltage level thereof
KR101127658B1 (en) Integrated circuit package resistance measurement
US10228362B2 (en) Measurement apparatus
US7904265B2 (en) Circuits and methods for calibrating a delay element
CN114499521A (en) Signal calibration method and device, computer equipment and storage medium
US7409615B2 (en) Test apparatus and test method
US7683631B2 (en) Inverse characteristic measuring apparatus, distortion compensation apparatus, method, program, and recording medium
JP2006234621A (en) Semi-conductor measurement system and its control method
CN114556119A (en) Stabilizing voltage at a device under test
JP2007108039A (en) Sampling controller and method, program and recording medium
US8400179B1 (en) Method for load-line correction of pulsed measurements
US8089296B2 (en) On-chip measurement of signals
JP4582999B2 (en) Measuring equipment and measuring method
US7957924B2 (en) System and method for distortion analysis
CN108957355B (en) Modular power monitoring through an accessory interface of a test and measurement instrument
KR100602888B1 (en) A current source circuit and an autometic test equipment having the same
JP3968946B2 (en) Semiconductor integrated circuit test apparatus, calibration method for semiconductor integrated circuit test apparatus, and recording medium
TWI416152B (en) Test equipment, calibration methods and program products
JP4721919B2 (en) Correction method and correction apparatus
KR102087315B1 (en) Measurement error compensation apparatus for analog to digital converter
JP2512362B2 (en) Element measuring device
JP2008304426A (en) Optional waveform generator and semiconductor test apparatus
JP2911070B2 (en) Film deterioration diagnosis

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090106