JP2007103986A - Stereo modulator and fm stereo modulator employing the same - Google Patents

Stereo modulator and fm stereo modulator employing the same Download PDF

Info

Publication number
JP2007103986A
JP2007103986A JP2005287195A JP2005287195A JP2007103986A JP 2007103986 A JP2007103986 A JP 2007103986A JP 2005287195 A JP2005287195 A JP 2005287195A JP 2005287195 A JP2005287195 A JP 2005287195A JP 2007103986 A JP2007103986 A JP 2007103986A
Authority
JP
Japan
Prior art keywords
signal
phase
subcarrier
phase comparison
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005287195A
Other languages
Japanese (ja)
Other versions
JP3968450B2 (en
Inventor
Takeo Okamura
武夫 岡村
Shigeki Otsuka
茂樹 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2005287195A priority Critical patent/JP3968450B2/en
Priority to PCT/JP2006/319048 priority patent/WO2007040095A1/en
Priority to TW095135835A priority patent/TW200746697A/en
Publication of JP2007103986A publication Critical patent/JP2007103986A/en
Application granted granted Critical
Publication of JP3968450B2 publication Critical patent/JP3968450B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H20/00Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/44Arrangements characterised by circuits or components specially adapted for broadcast
    • H04H20/46Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
    • H04H20/47Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
    • H04H20/48Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems for FM stereophonic broadcast systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Transmitters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a stereo modulator capable of autonomously decreasing a phase difference between a pilot signal and a subcarrier, and to provide an FM stereo modulator employing the same. <P>SOLUTION: The stereo modulator in an embodiment disclosed herein includes: (1) a multiplexer for generating a multiplexed signal resulting from multiplexing a left side signal and a right side signal on the basis of the subcarrier; (2) a mixer for generating a composite signal resulting from the composition of the multiplexed signal with the pilot signal; (3) a first frequency divider for generating a frequency-divided subcarrier resulting from the application of 1/2 frequency division to the subcarrier; (4) a phase comparison unit for generating a phase comparison signal representing a phase difference between the frequency-divided subcarrier and the pilot signal; (5) a phase shifter for generating an adjusted subcarrier resulting from the adjustment of the phase of the subcarrier to decrease the phase difference on the basis of the phase comparison signal; and (6) a second frequency divider for generating the pilot signal resulting from the application of 1/2 frequency division to the adjusted subcarrier. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ステレオ変調器とそれを用いたFMステレオ変調器に関するものである。   The present invention relates to a stereo modulator and an FM stereo modulator using the stereo modulator.

左右二つの音声信号を多重変調し、この変調信号を無線送信するFMステレオ送信器が知られている。多重変調方式としては、パイロットトーン方式が知られている。このパイロットトーン方式を用いるFMステレオ送信器は、FMステレオ変調器を有しており、このFMステレオ変調器は、ステレオ変調器と周波数変調器とから構成されている。ステレオ変調器は、38kHzの副搬送波に基づいて左側信号Lおよび右側信号Rの差信号(L−R)を振幅変調し、この振幅変調された差信号(L−R)、和信号(L+R)、および19kHzのパイロット信号を合成することによってコンポジット信号を生成する。周波数変調器は、このコンポジット信号に応じて主搬送波を周波数変調する。   There is known an FM stereo transmitter that multiplex-modulates two left and right audio signals and wirelessly transmits the modulated signals. A pilot tone method is known as a multiplex modulation method. An FM stereo transmitter using this pilot tone method has an FM stereo modulator, and this FM stereo modulator is composed of a stereo modulator and a frequency modulator. The stereo modulator amplitude-modulates the difference signal (LR) between the left signal L and the right signal R based on the 38 kHz subcarrier, and the amplitude-modulated difference signal (LR) and sum signal (L + R). And a 19 kHz pilot signal to generate a composite signal. The frequency modulator frequency-modulates the main carrier according to the composite signal.

ところで、パイロットトーン方式を用いるFMステレオ受信器は、受信信号から抽出したパイロット信号から38kHzの再生副搬送波を再生し、この再生副搬送波に基づいて差信号(L−R)および和信号(L+R)から再生左側信号Lrおよび再生右側信号Rrを再生する。そのために、ステレオ変調器において、パイロット信号の位相が差信号(L−R)および和信号(L+R)を生成するための副搬送波の位相とずれていると、FMステレオ受信器において、再生左側信号Lrと再生右側信号Rrとのチャンネルセパレーション特性が低下してしまう。すなわち、再生左側信号Lrには左側信号Lだけでなく右側信号Rが混在し、再生右側信号Rrには右側信号Rだけでなく左側信号Lが混在してしまう。   By the way, the FM stereo receiver using the pilot tone method reproduces a 38 kHz reproduction subcarrier from the pilot signal extracted from the reception signal, and based on the reproduction subcarrier, a difference signal (LR) and a sum signal (L + R) are reproduced. The reproduction left signal Lr and the reproduction right signal Rr are reproduced. Therefore, if the phase of the pilot signal is shifted from the phase of the subcarrier for generating the difference signal (L−R) and the sum signal (L + R) in the stereo modulator, the reproduced left signal is output in the FM stereo receiver. The channel separation characteristics between Lr and the reproduction right signal Rr are degraded. That is, not only the left signal L but also the right signal R is mixed in the reproduced left signal Lr, and not only the right signal R but also the left signal L is mixed in the reproduced right signal Rr.

FMステレオ受信器におけるチャンネルセパレーション特性の低下を低減するために、ステレオ変調器では、パイロット信号の位相と副搬送波の位相とを合わせればよい。特許文献1には、パイロット信号の位相を調整可能なステレオ変調器を有するFMステレオ送信器が記載されている。
特開2000−228635号公報
In order to reduce deterioration of channel separation characteristics in the FM stereo receiver, the stereo modulator may match the phase of the pilot signal and the phase of the subcarrier. Patent Document 1 describes an FM stereo transmitter having a stereo modulator capable of adjusting the phase of a pilot signal.
JP 2000-228635 A

しかしながら、特許文献1に記載のステレオ変調器は、可変容量素子を外付けし、この素子の容量を変化させることによりパイロット信号の位相を調整するので、位相調整作業に時間を要する。また、温度変動などの外的要因によって、パイロット信号と副搬送波との位相がずれてしまうので、FMステレオ受信器におけるチャンネルセパレーション特性が低下してしまう。   However, since the stereo modulator described in Patent Document 1 has an external variable capacitance element and adjusts the phase of the pilot signal by changing the capacitance of this element, it takes time for the phase adjustment work. In addition, the phase separation between the pilot signal and the subcarrier is caused by an external factor such as temperature fluctuation, so that the channel separation characteristic in the FM stereo receiver is deteriorated.

そこで、本発明は、パイロット信号と副搬送波との位相差を自立的に小さくすることが可能なステレオ変調器、およびそれを用いたFMステレオ変調器を提供することを目的としている。   Accordingly, an object of the present invention is to provide a stereo modulator capable of autonomously reducing the phase difference between a pilot signal and a subcarrier, and an FM stereo modulator using the stereo modulator.

本発明の第1のステレオ変調器は、(1)左側信号と右側信号との和を表す和信号と、該左側信号と該右側信号との差を副搬送波で振幅変調した差信号とを、該副搬送波に基づいて多重化することによって、多重化信号を生成するマルチプレクサと、(2)マルチプレクサから出力された多重化信号とパイロット信号とを合成することによって、コンポジット信号を生成するミキサと、(3)副搬送波を1/2分周することによって、分周副搬送波を生成する第1の分周器と、(4)第1の分周器から出力された分周副搬送波とパイロット信号との位相差を表す位相比較信号を生成する位相比較部と、(5)位相比較部から出力された位相比較信号に基づいて、位相差が小さくなるように副搬送波の位相を調整した調整副搬送波を生成する移相器と、(6)移相器から出力された調整副搬送波を1/2分周することによって、パイロット信号を生成する第2の分周器とを備えている。   The first stereo modulator of the present invention includes (1) a sum signal representing a sum of a left signal and a right signal, and a difference signal obtained by amplitude-modulating a difference between the left signal and the right signal with a subcarrier. A multiplexer that generates a multiplexed signal by multiplexing based on the subcarrier; and (2) a mixer that generates a composite signal by combining the multiplexed signal and the pilot signal output from the multiplexer; (3) a first divider that generates a divided subcarrier by dividing the subcarrier by 1/2, and (4) a divided subcarrier and a pilot signal output from the first divider. A phase comparison unit that generates a phase comparison signal that represents a phase difference between the subcarrier and an adjustment sub-phase that adjusts the phase of the subcarrier to reduce the phase difference based on the phase comparison signal output from the phase comparison unit The shift that generates the carrier wave And vessels, and a (6) by circumferential 1/2 adjustment subcarriers output from the phase shifter, a second frequency divider for generating a pilot signal.

この第1のステレオ変調器によれば、位相比較部から出力される位相比較信号は、第1の分周器によって副搬送波が1/2分周されてなる分周副搬送波とパイロット信号との位相差に応じて変更される。この位相差が小さくなるように、入力される副搬送波の位相が移相器によって調整されて、調整副搬送波が生成される。移相器から出力されるこの調整副搬送波は第2の分周器によって1/2分周されて、パイロット信号が生成される。したがって、この第1のステレオ変調器によれば、位相比較部、移相器、および第2の分周器を含むループにおける処理によって、副搬送波とパイロット信号との位相差が小さくなるように、パイロット信号の位相が自立的に調整される。   According to the first stereo modulator, the phase comparison signal output from the phase comparison unit is obtained by dividing the subcarrier divided by 1/2 by the first frequency divider and the pilot signal. It is changed according to the phase difference. The phase of the input subcarrier is adjusted by the phase shifter so as to reduce this phase difference, and an adjusted subcarrier is generated. The adjusted subcarrier output from the phase shifter is divided by ½ by the second frequency divider to generate a pilot signal. Therefore, according to the first stereo modulator, the phase difference between the subcarrier and the pilot signal is reduced by the processing in the loop including the phase comparator, the phase shifter, and the second frequency divider. The phase of the pilot signal is adjusted autonomously.

この第1のステレオ変調器によれば、入力される副搬送波に基づいて多重化された多重化信号とこの副搬送波に対して位相差が小さいパイロット信号とが合成されたコンポジット信号を生成することができる。   According to the first stereo modulator, a composite signal in which a multiplexed signal multiplexed based on an input subcarrier and a pilot signal having a small phase difference with respect to the subcarrier is generated is generated. Can do.

第1のステレオ変調器における位相比較部は、第1の分周器から出力された分周副搬送波とパイロット信号との位相差に応じたパルス幅を有する位相比較信号を生成する。移相器は、(1)位相比較部から出力された位相比較信号のパルス幅が基準クロックの周期より大きい場合に、第1のレベルの検出信号を出力するロックディテクタと、(2)ロックディテクタから出力された検出信号が第1のレベルである場合に、基準クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力するカウンタと、(3)位相比較部から出力された位相比較信号のパルス幅が狭くなるように、カウンタから出力されたディジタル信号の値に応じた位相シフト量分、副搬送波の位相をシフトすることによって、調整副搬送波を生成するシフトレジスタとを有していてもよい。   The phase comparison unit in the first stereo modulator generates a phase comparison signal having a pulse width corresponding to the phase difference between the frequency-divided subcarrier output from the first frequency divider and the pilot signal. The phase shifter includes (1) a lock detector that outputs a first level detection signal when the pulse width of the phase comparison signal output from the phase comparison unit is greater than the period of the reference clock, and (2) a lock detector. And a counter that outputs a digital signal representing a count value counted at a reference clock period interval when the detection signal output from the first level is (3) a phase comparison signal output from the phase comparison unit; A shift register that generates an adjusted subcarrier by shifting the phase of the subcarrier by a phase shift amount corresponding to the value of the digital signal output from the counter so that the pulse width is narrowed. Good.

この構成によれば、位相比較部から出力される位相比較信号のパルス幅は、第1の分周器によって副搬送波が1/2分周されてなる分周副搬送波とパイロット信号との位相差に応じて変更される。この位相比較信号のパルス幅が狭くなるように、入力される副搬送波の位相が移相器によって調整されて、調整副搬送波が生成される。したがって、この構成によれば、調整副搬送波から生成されるパイロット信号と副搬送波との位相差が小さくなる。   According to this configuration, the pulse width of the phase comparison signal output from the phase comparison unit is equal to the phase difference between the divided subcarrier obtained by dividing the subcarrier by 1/2 by the first frequency divider and the pilot signal. Will be changed according to The phase of the input subcarrier is adjusted by the phase shifter so that the pulse width of the phase comparison signal is narrowed, and the adjusted subcarrier is generated. Therefore, according to this configuration, the phase difference between the pilot signal generated from the adjusted subcarrier and the subcarrier becomes small.

本発明の第2のステレオ変調器は、(1)左側信号と右側信号との和を表す和信号と、該左側信号と該右側信号との差を副搬送波で振幅変調した差信号とを、該副搬送波に基づいて多重化することによって、多重化信号を生成するマルチプレクサと、(2)マルチプレクサから出力された多重化信号とパイロット信号とを合成することによって、コンポジット信号を生成するミキサと、(3)副搬送波と調整副搬送波との位相差を表す位相比較信号を生成する位相比較部と、(4)位相比較部から出力された位相比較信号に基づいて、位相差が小さくなるように副搬送波の位相を調整した調整副搬送波を生成する移相器と、(4)移相器から出力された調整副搬送波を1/2分周することによって、パイロット信号を生成する分周器とを備えている。   The second stereo modulator of the present invention includes (1) a sum signal representing the sum of the left signal and the right signal, and a difference signal obtained by amplitude-modulating the difference between the left signal and the right signal with a subcarrier. A multiplexer that generates a multiplexed signal by multiplexing based on the subcarrier; and (2) a mixer that generates a composite signal by combining the multiplexed signal and the pilot signal output from the multiplexer; (3) a phase comparator that generates a phase comparison signal representing the phase difference between the subcarrier and the adjusted subcarrier; and (4) the phase difference is reduced based on the phase comparison signal output from the phase comparator. A phase shifter that generates an adjusted subcarrier in which the phase of the subcarrier is adjusted; and (4) a frequency divider that generates a pilot signal by dividing the adjusted subcarrier output from the phase shifter by 1/2. With There.

この第2のステレオ変調器によれば、位相比較部から出力される位相比較信号は、副搬送波とこの副搬送波の位相が調整されてなる調整副搬送波との位相差に応じて変更される。この位相差が小さくなるように、入力される副搬送波の位相が移相器によって調整されて、調整副搬送波が生成される。この調整副搬送波が分周器によって1/2分周されて、パイロット信号が生成される。したがって、この第2のステレオ変調器によれば、位相比較部および移相器を含むループにおける処理によって、副搬送波とパイロット信号との位相差が小さくなるように、パイロット信号の位相が自立的に調整される。   According to the second stereo modulator, the phase comparison signal output from the phase comparison unit is changed according to the phase difference between the subcarrier and the adjusted subcarrier obtained by adjusting the phase of the subcarrier. The phase of the input subcarrier is adjusted by the phase shifter so as to reduce this phase difference, and an adjusted subcarrier is generated. This adjusted subcarrier is divided by ½ by the frequency divider to generate a pilot signal. Therefore, according to the second stereo modulator, the phase of the pilot signal is autonomously set so that the phase difference between the subcarrier and the pilot signal is reduced by the processing in the loop including the phase comparison unit and the phase shifter. Adjusted.

この第2のステレオ変調器によれば、入力される副搬送波に基づいて多重化された多重化信号とこの副搬送波に対して位相差が小さいパイロット信号とが合成されたコンポジット信号を生成することができる。   According to the second stereo modulator, a composite signal in which a multiplexed signal multiplexed based on an input subcarrier and a pilot signal having a small phase difference with respect to the subcarrier is generated is generated. Can do.

第2のステレオ変調器における位相比較部は、副搬送波と調整副搬送波との位相差に応じたパルス幅を有する位相比較信号を生成する。移相器は、(1)位相比較部から出力された位相比較信号のパルス幅が基準クロックの周期より大きい場合に、第1のレベルの検出信号を出力するロックディテクタと、(2)ロックディテクタから出力された検出信号が第1のレベルである場合に、基準クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力するカウンタと、(3)位相比較部から出力された位相比較信号のパルス幅が狭くなるように、カウンタから出力されたディジタル信号の値に応じた位相シフト量分、副搬送波の位相をシフトすることによって、調整副搬送波を生成するシフトレジスタとを有していてもよい。   The phase comparison unit in the second stereo modulator generates a phase comparison signal having a pulse width corresponding to the phase difference between the subcarrier and the adjusted subcarrier. The phase shifter includes (1) a lock detector that outputs a first level detection signal when the pulse width of the phase comparison signal output from the phase comparison unit is greater than the period of the reference clock, and (2) a lock detector. And a counter that outputs a digital signal representing a count value counted at a reference clock period interval when the detection signal output from the first level is (3) a phase comparison signal output from the phase comparison unit; A shift register that generates an adjusted subcarrier by shifting the phase of the subcarrier by a phase shift amount corresponding to the value of the digital signal output from the counter so that the pulse width is narrowed. Good.

この構成によれば、位相比較部から出力される位相比較信号のパルス幅は、副搬送波とこの副搬送波の位相が調整されてなる調整副搬送波との位相差に応じて変更される。この位相比較信号のパルス幅が狭くなるように、入力される副搬送波の位相が移相器によって調整されて、調整副搬送波が生成される。したがって、この構成によれば、調整副搬送波から生成されるパイロット信号と副搬送波との位相差が小さくなる。   According to this configuration, the pulse width of the phase comparison signal output from the phase comparison unit is changed according to the phase difference between the subcarrier and the adjusted subcarrier obtained by adjusting the phase of the subcarrier. The phase of the input subcarrier is adjusted by the phase shifter so that the pulse width of the phase comparison signal is narrowed, and the adjusted subcarrier is generated. Therefore, according to this configuration, the phase difference between the pilot signal generated from the adjusted subcarrier and the subcarrier becomes small.

本発明のFMステレオ変調器は、(1)上記のいずれかのステレオ変調器と、(2)ステレオ変調器から出力されたコンポジット信号に応じて主搬送波を周波数変調することによって、周波数変調信号を生成する周波数変調器とを備えている。   The FM stereo modulator of the present invention includes (1) any one of the above stereo modulators, and (2) frequency-modulating the main carrier according to the composite signal output from the stereo modulator. And a frequency modulator to be generated.

このFMステレオ変調器によれば、入力される副搬送波に対して位相差が小さいパイロット信号が合成された上記のコンポジット信号に応じて主搬送波が周波数変調されて、周波数変調信号が生成されるので、FMステレオ受信器におけるチャンネルセパレーション特性の低下を低減することができる。   According to the FM stereo modulator, the main carrier is frequency-modulated in accordance with the composite signal in which the pilot signal having a small phase difference with respect to the input subcarrier is synthesized, and a frequency modulation signal is generated. , It is possible to reduce deterioration of channel separation characteristics in the FM stereo receiver.

本発明によれば、パイロット信号と副搬送波との位相差を自立的に小さくすることが可能なステレオ変調器、およびそれを用いたFMステレオ変調器が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the stereo modulator which can make small the phase difference of a pilot signal and a subcarrier autonomously, and FM stereo modulator using the same are provided.

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals.

[第1の実施形態]
図1は、本発明の第1の実施形態に係るステレオ変調器およびFMステレオ変調器を備えるFMステレオ送信器の回路図である。FMステレオ送信器10は、二つのオーディオ部12、14、発振部16、二つの分周器18、20、FMステレオ変調器22、増幅器24、および、アンテナ26を有している。
[First Embodiment]
FIG. 1 is a circuit diagram of an FM stereo transmitter including a stereo modulator and an FM stereo modulator according to the first embodiment of the present invention. The FM stereo transmitter 10 includes two audio units 12 and 14, an oscillation unit 16, two frequency dividers 18 and 20, an FM stereo modulator 22, an amplifier 24, and an antenna 26.

オーディオ部12は、左側音声信号のためのオーディオ部である。オーディオ部12は、プリエンファシス部30、リミッタ32、およびローパスフィルタ(以下、LPFという)34を有している。   The audio unit 12 is an audio unit for the left audio signal. The audio unit 12 includes a pre-emphasis unit 30, a limiter 32, and a low-pass filter (hereinafter referred to as LPF) 34.

プリエンファシス部30は、入力される左側音声信号Linの高周波成分のレベルを強める。すなわち、プリエンファシス部30は、左側音声信号Linの高周波成分を増幅する。プリエンファシス部30をFMステレオ送信器10が有していると、FMステレオ受信器において再生される再生左側音声信号のS/N比を改善することができる。具体的には、FMステレオ送信器10において左側音声信号Linの高周波成分のレベルが強められ、FMステレオ受信器において再生左側音声信号の高周波成分のレベルが弱められる(デエンファシス)と、再生左側音声信号に重畳され、高域に分布しているノイズ成分のレベルも弱められるので、再生左側音声信号のS/N比が改善される。プリエンファシス部30の出力端子は、リミッタ32の入力端子に接続されている。   The pre-emphasis unit 30 increases the level of the high-frequency component of the input left audio signal Lin. That is, the pre-emphasis unit 30 amplifies the high frequency component of the left audio signal Lin. When the FM stereo transmitter 10 includes the pre-emphasis unit 30, the S / N ratio of the reproduced left audio signal reproduced by the FM stereo receiver can be improved. Specifically, when the level of the high frequency component of the left audio signal Lin is increased in the FM stereo transmitter 10 and the level of the high frequency component of the reproduced left audio signal is decreased (deemphasis) in the FM stereo receiver, the reproduced left audio is reproduced. Since the level of the noise component superimposed on the signal and distributed in the high range is also weakened, the S / N ratio of the reproduced left audio signal is improved. The output terminal of the pre-emphasis unit 30 is connected to the input terminal of the limiter 32.

リミッタ32は、プリエンファシス部30からの出力信号を所定の値以下に制限する。具体的には、プリエンファシス部30において強められた左側音声信号Linの高周波成分のレベルが所定の値より大きいときに、この高周波成分のレベルを所定の値に制限して出力する。なお、所定の値は適宜定められればよい。リミッタ32の出力端子は、LPF34の入力端子に接続されている。   The limiter 32 limits the output signal from the pre-emphasis unit 30 to a predetermined value or less. Specifically, when the level of the high frequency component of the left audio signal Lin strengthened in the pre-emphasis unit 30 is higher than a predetermined value, the level of the high frequency component is limited to a predetermined value and output. The predetermined value may be determined as appropriate. The output terminal of the limiter 32 is connected to the input terminal of the LPF 34.

LPF34は、リミッタ32からの出力信号の高周波ノイズを低減することによって、左側信号Lを生成する。LPF34の出力端子は、FMステレオ変調器22に接続されている。   The LPF 34 generates the left signal L by reducing high frequency noise of the output signal from the limiter 32. The output terminal of the LPF 34 is connected to the FM stereo modulator 22.

オーディオ部14は、右側音声信号のためのオーディオ部である。オーディオ部14は、プリエンファシス部31、リミッタ33、およびローパスフィルタ(以下、LPFという)35を有している。   The audio unit 14 is an audio unit for the right audio signal. The audio unit 14 includes a pre-emphasis unit 31, a limiter 33, and a low-pass filter (hereinafter referred to as LPF) 35.

プリエンファシス部31は、プリエンファシス部30と同一であり、入力される右側音声信号Rinの高周波成分のレベルを強める。すなわち、プリエンファシス部31は、入力される右側音声信号Rinの高周波成分を増幅する。プリエンファシス部31をFMステレオ送信器10が有していると、FMステレオ受信器において再生される再生右側音声信号のS/N比を改善することができる。プリエンファシス部31の出力端子は、リミッタ33の入力端子に接続されている。   The pre-emphasis unit 31 is the same as the pre-emphasis unit 30 and increases the level of the high frequency component of the input right audio signal Rin. That is, the pre-emphasis unit 31 amplifies the high frequency component of the input right audio signal Rin. If the FM stereo transmitter 10 has the pre-emphasis unit 31, the S / N ratio of the reproduced right audio signal reproduced by the FM stereo receiver can be improved. The output terminal of the pre-emphasis unit 31 is connected to the input terminal of the limiter 33.

リミッタ33は、リミッタ32と同一であり、プリエンファシス部31からの出力信号を所定の値以下に制限して出力する。リミッタ33の出力端子は、LPF35の入力端子に接続されている。   The limiter 33 is the same as the limiter 32, and outputs an output signal from the pre-emphasis unit 31 by limiting it to a predetermined value or less. The output terminal of the limiter 33 is connected to the input terminal of the LPF 35.

LPF35は、LPF34と同一であり、リミッタ33からの出力信号の高周波ノイズを低減することによって、右側信号Rを生成する。LPF35の出力端子は、FMステレオ変調器22に接続されている。   The LPF 35 is the same as the LPF 34 and generates the right signal R by reducing the high frequency noise of the output signal from the limiter 33. The output terminal of the LPF 35 is connected to the FM stereo modulator 22.

発振部16は、発振器36、水晶振動子37、および二つの容量素子38、39を有している。発振器36の二つの端子間には、水晶振動子37が接続されている。発振器36の一方の端子と電源ライン(例えば、接地ライン)40との間には容量素子38が接続されており、発振器36の他方の端子と電源ライン40との間には容量素子39が接続されている。発振部16は、例えば19MHzの基準クロックCを生成する。発振部16の出力端子は、分周器18の入力端子に接続されている。   The oscillation unit 16 includes an oscillator 36, a crystal resonator 37, and two capacitive elements 38 and 39. A crystal resonator 37 is connected between the two terminals of the oscillator 36. A capacitive element 38 is connected between one terminal of the oscillator 36 and a power supply line (for example, ground line) 40, and a capacitive element 39 is connected between the other terminal of the oscillator 36 and the power supply line 40. Has been. The oscillator 16 generates a reference clock C of 19 MHz, for example. The output terminal of the oscillating unit 16 is connected to the input terminal of the frequency divider 18.

分周器18は、発振部16から出力される基準クロックCを分周することによって、38kHzの副搬送波Wsを生成する。分周器18の出力端子は、分周器20の入力端子に接続されている。分周器20は、この38kHzの副搬送波Wsを分周することによって、例えば20kHzの分周クロックを生成する。これらの分周クロック、基準クロックC、および副搬送波Wsは、FMステレオ変調器22に入力される。   The frequency divider 18 divides the reference clock C output from the oscillation unit 16 to generate a 38 kHz subcarrier Ws. The output terminal of the frequency divider 18 is connected to the input terminal of the frequency divider 20. The frequency divider 20 divides the 38 kHz sub-carrier wave Ws to generate a divided clock of 20 kHz, for example. The frequency-divided clock, the reference clock C, and the subcarrier Ws are input to the FM stereo modulator 22.

FMステレオ変調器22は、オーディオ部12から出力される左側信号Lとオーディオ部14から出力される右側信号Rとを、分周器18からの副搬送波Wsに基づいて多重化した後に、この多重化信号とパイロット信号Spとを合成することによってコンポジット信号を生成し、このコンポジット信号に基づいて主搬送波を周波数変調することによって周波数変調信号を生成する。FMステレオ変調器22の詳細は後述する。FMステレオ変調器22の出力端子は、増幅器24の入力端子に接続されている。   The FM stereo modulator 22 multiplexes the left signal L output from the audio unit 12 and the right signal R output from the audio unit 14 based on the subcarrier Ws from the frequency divider 18, and then multiplexes the multiplexed signal. The composite signal and the pilot signal Sp are combined to generate a composite signal, and the main carrier is frequency-modulated based on the composite signal to generate a frequency modulation signal. Details of the FM stereo modulator 22 will be described later. The output terminal of the FM stereo modulator 22 is connected to the input terminal of the amplifier 24.

増幅器24は、FMステレオ変調器22から出力される周波数変調信号を増幅する。増幅器24の出力端子は、アンテナ26の入力端子に接続されている。アンテナ26は、増幅された周波数変調信号に応じた電磁波を出力する。   The amplifier 24 amplifies the frequency modulation signal output from the FM stereo modulator 22. The output terminal of the amplifier 24 is connected to the input terminal of the antenna 26. The antenna 26 outputs an electromagnetic wave corresponding to the amplified frequency modulation signal.

次に、本発明の第1の実施形態に係るFMステレオ変調器について説明する。FMステレオ変調器22は、本発明の第1の実施形態に係るステレオ変調器50と周波数変調器52とを有している。   Next, an FM stereo modulator according to the first embodiment of the present invention will be described. The FM stereo modulator 22 includes a stereo modulator 50 and a frequency modulator 52 according to the first embodiment of the present invention.

ステレオ変調器50は、左側信号Lと右側信号Rとを副搬送波Wsに基づいて多重化した後に、この多重化信号とパイロット信号Spとを合成することによってコンポジット信号を生成する。そのために、ステレオ変調器50は、マルチプレクサ(MPX)54、ミキサ(MIX)56、第1の分周器58、位相比較部60、移相器62、および第2の分周器64を有している。   The stereo modulator 50 multiplexes the left signal L and the right signal R based on the subcarrier Ws, and then synthesizes the multiplexed signal and the pilot signal Sp to generate a composite signal. For this purpose, the stereo modulator 50 includes a multiplexer (MPX) 54, a mixer (MIX) 56, a first frequency divider 58, a phase comparator 60, a phase shifter 62, and a second frequency divider 64. ing.

マルチプレクサ54には、左側信号L、右側信号R、および副搬送波Wsが入力される。マルチプレクサ54は、左側信号Lと右側信号Rとの和を表す和信号(L+R)と、左側信号Lと右側信号Rとの差を副搬送波Wsで振幅変調した差信号(L−R)とを、副搬送波Wsに基づいて多重化することによって、多重化信号を生成する。左側信号L及び右側信号Rの周波数範囲が、例えば50Hz〜15kHzである場合には、和信号(L+R)の周波数範囲は50Hz〜15kHzであり、振幅変調された差信号(L−R)の周波数範囲は38kHz±15kHz(23kHz〜53kHz)である。   The multiplexer 54 receives the left signal L, the right signal R, and the subcarrier Ws. The multiplexer 54 generates a sum signal (L + R) representing the sum of the left signal L and the right signal R, and a difference signal (LR) obtained by amplitude-modulating the difference between the left signal L and the right signal R with the subcarrier Ws. Then, a multiplexed signal is generated by multiplexing based on the subcarrier Ws. When the frequency range of the left signal L and the right signal R is, for example, 50 Hz to 15 kHz, the frequency range of the sum signal (L + R) is 50 Hz to 15 kHz, and the frequency of the amplitude-modulated difference signal (LR) The range is 38 kHz ± 15 kHz (23 kHz to 53 kHz).

マルチプレクサ54は、例えば、左右切換方式のマルチプレクサである。すなわち、マルチプレクサ54は、出力端子と二つの入力端子との接続を切換えるための切換スイッチを含んでいる。この切換スイッチは、左側信号Lと右側信号Rとを交互に出力するように、副搬送波Wsに基づいて出力端子と二つの入力端子との接続を切換える。ここで、切換え周期に相当する角速度をωとすると、切換スイッチを通過する左側信号は「L(1+cosωt)」と表され、切換スイッチを通過する右側信号は「R(1−cosωt)」と表される。出力端子に発生する多重化信号は、これらの和で表され、「(L+R)+(L−R)cosωt」と表される。これより明らかなように、マルチプレクサ54は、和信号(L+R)と振幅変調された差信号「(L−R)cosωt」とを多重化していることがわかる。マルチプレクサ54の出力端子はミキサ56の入力端子に接続されている。   The multiplexer 54 is, for example, a left / right switching type multiplexer. That is, the multiplexer 54 includes a changeover switch for switching the connection between the output terminal and the two input terminals. This change-over switch switches the connection between the output terminal and the two input terminals based on the subcarrier Ws so that the left signal L and the right signal R are alternately output. Here, when the angular velocity corresponding to the changeover cycle is ω, the left signal passing through the changeover switch is expressed as “L (1 + cosωt)”, and the right signal passing through the changeover switch is expressed as “R (1-cosωt)”. Is done. The multiplexed signal generated at the output terminal is represented by the sum of these signals, and is represented as “(L + R) + (LR) cosωt”. As apparent from this, the multiplexer 54 multiplexes the sum signal (L + R) and the amplitude-modulated difference signal “(LR) cosωt”. The output terminal of the multiplexer 54 is connected to the input terminal of the mixer 56.

ミキサ56には、マルチプレクサ54から出力される多重化信号の他に、パイロット信号Spが入力されている。ミキサ56は、多重化信号とパイロット信号Spとを合成することによって、コンポジット信号を生成する。ミキサ56の出力端子は、周波数変調器52に接続されている。   In addition to the multiplexed signal output from the multiplexer 54, the pilot signal Sp is input to the mixer 56. The mixer 56 generates a composite signal by synthesizing the multiplexed signal and the pilot signal Sp. The output terminal of the mixer 56 is connected to the frequency modulator 52.

このパイロット信号Spは、第1の分周器58、位相比較部60、移相器62、および第2の分周器64によって副搬送波Wsから生成される。   The pilot signal Sp is generated from the subcarrier Ws by the first frequency divider 58, the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64.

第1の分周器58は、副搬送波Wsを1/2分周することによって、分周副搬送波Wsdを生成する。第1の分周器58の出力端子は、位相比較部60の一方の入力端子に接続されている。   The first frequency divider 58 generates a divided subcarrier Wsd by dividing the subcarrier Ws by 1/2. The output terminal of the first frequency divider 58 is connected to one input terminal of the phase comparison unit 60.

位相比較部60の他方の入力端子には、パイロット信号Spが入力されている。位相比較部60は、第1の分周器58から出力された分周副搬送波Wsdとパイロット信号Spとの位相差を表す位相比較信号Spcを生成する。例えば、位相比較部60は、第1の分周器58から出力された分周副搬送波Wsdとパイロット信号Spとに基づいて、分周副搬送波Wsdとパイロット信号Spとの位相差に応じたパルス幅を有する位相比較信号Spcを生成する。位相比較部60の詳細は後述する。位相比較部60の出力端子は、移相器62に接続されている。   The pilot signal Sp is input to the other input terminal of the phase comparison unit 60. The phase comparison unit 60 generates a phase comparison signal Spc that represents the phase difference between the frequency-divided subcarrier Wsd output from the first frequency divider 58 and the pilot signal Sp. For example, the phase comparison unit 60 generates a pulse corresponding to the phase difference between the frequency-divided subcarrier Wsd and the pilot signal Sp based on the frequency-divided subcarrier Wsd and the pilot signal Sp output from the first frequency divider 58. A phase comparison signal Spc having a width is generated. Details of the phase comparison unit 60 will be described later. The output terminal of the phase comparison unit 60 is connected to the phase shifter 62.

移相器62の入力端子には、副搬送波Wsが入力される。移相器62は、位相比較部60から出力される位相比較信号Spcに基づいて、分周副搬送波Wsdとパイロット信号Spとの位相差が小さくなるように副搬送波Wsの位相を調整して、調整副搬送波Wsaを生成する。例えば、移相器62は、位相比較部60から出力される位相比較信号Spcのパルス幅が狭くなるように、副搬送波Wsの位相を調整して、調整副搬送波Wsaを生成する。移相器62の詳細は後述する。移相器62の出力端子は、第2の分周器64の入力端子に接続されている。   The subcarrier Ws is input to the input terminal of the phase shifter 62. Based on the phase comparison signal Spc output from the phase comparator 60, the phase shifter 62 adjusts the phase of the subcarrier Ws so that the phase difference between the divided subcarrier Wsd and the pilot signal Sp becomes small. An adjusted subcarrier Wsa is generated. For example, the phase shifter 62 adjusts the phase of the subcarrier Ws so that the pulse width of the phase comparison signal Spc output from the phase comparator 60 is narrowed, and generates the adjusted subcarrier Wsa. Details of the phase shifter 62 will be described later. The output terminal of the phase shifter 62 is connected to the input terminal of the second frequency divider 64.

第2の分周器64は、移相器62から出力される調整副搬送波Wsaを1/2分周して、パイロット信号Spを生成する。   The second frequency divider 64 divides the adjusted subcarrier Wsa output from the phase shifter 62 by 1/2 to generate a pilot signal Sp.

このようにして、38kHzの副搬送波Wsを1/2分周した19kHzのパイロット信号Spが生成される。位相比較部60、移相器62、および第2の分周器64は、帰還回路を構成しており、このパイロット信号Spと副搬送波Wsとの位相差が小さくなるようにパイロット信号Spの位相を調整する。   In this manner, a 19 kHz pilot signal Sp obtained by dividing the 38 kHz subcarrier Ws by 1/2 is generated. The phase comparison unit 60, the phase shifter 62, and the second frequency divider 64 constitute a feedback circuit, and the phase of the pilot signal Sp is reduced so that the phase difference between the pilot signal Sp and the subcarrier Ws becomes small. Adjust.

次に、位相比較部60について詳細に説明する。図2は、位相比較部の回路図である。位相比較部60は、二つの比較器70、72と位相比較器74とを有している。比較器70のプラス入力端子には、分周副搬送波Wsdが入力される。比較器70のマイナス入力端子は基準電圧源76の一方の端子に接続されており、比較器70のマイナス入力端子には基準電圧源76から出力される基準電圧が入力される。基準電圧源76の他方の端子は電源ライン40に接続されている。比較器70は、分周副搬送波Wsdのレベルを基準電圧のレベルと比較することによって、矩形波を生成する。比較器70の出力端子は、位相比較器74の一方の入力端子に接続されている。   Next, the phase comparison unit 60 will be described in detail. FIG. 2 is a circuit diagram of the phase comparison unit. The phase comparison unit 60 includes two comparators 70 and 72 and a phase comparator 74. The frequency-divided subcarrier Wsd is input to the plus input terminal of the comparator 70. The negative input terminal of the comparator 70 is connected to one terminal of the reference voltage source 76, and the reference voltage output from the reference voltage source 76 is input to the negative input terminal of the comparator 70. The other terminal of the reference voltage source 76 is connected to the power supply line 40. The comparator 70 generates a rectangular wave by comparing the level of the divided subcarrier Wsd with the level of the reference voltage. The output terminal of the comparator 70 is connected to one input terminal of the phase comparator 74.

比較器72のプラス入力端子には、パイロット信号Spが入力される。比較器72のマイナス入力端子は基準電圧源76の一方の端子に接続されており、比較器72のマイナス入力端子には基準電圧源76から出力される基準電圧が入力される。比較器72は、パイロット信号Spのレベルを基準電圧のレベルと比較することによって、矩形波を生成する。比較器72の出力端子は、位相比較器74の他方の入力端子に接続されている。   The pilot signal Sp is input to the plus input terminal of the comparator 72. The negative input terminal of the comparator 72 is connected to one terminal of the reference voltage source 76, and the reference voltage output from the reference voltage source 76 is input to the negative input terminal of the comparator 72. The comparator 72 generates a rectangular wave by comparing the level of the pilot signal Sp with the level of the reference voltage. The output terminal of the comparator 72 is connected to the other input terminal of the phase comparator 74.

位相比較器74は、比較器70から出力される矩形波と比較器72から出力される矩形波との位相差に応じたパルス幅を有する位相比較信号Spcを生成する。位相比較器74の出力端子は、移相器62に接続されている。   The phase comparator 74 generates a phase comparison signal Spc having a pulse width corresponding to the phase difference between the rectangular wave output from the comparator 70 and the rectangular wave output from the comparator 72. The output terminal of the phase comparator 74 is connected to the phase shifter 62.

図3に、位相比較部60および移相器62の主要部の信号波形を示す。図3(a)には比較器70から出力される矩形波が示されており、図3(b)には比較器72から出力される矩形波が示されている。図3(c)には位相比較器74から出力される位相比較信号Spcの波形の一例が示されている。   FIG. 3 shows signal waveforms of main parts of the phase comparison unit 60 and the phase shifter 62. FIG. 3A shows a rectangular wave output from the comparator 70, and FIG. 3B shows a rectangular wave output from the comparator 72. FIG. 3C shows an example of the waveform of the phase comparison signal Spc output from the phase comparator 74.

次に、移相器62について詳細に説明する。図4は、移相器62の回路図である。移相器62は、ロックディテクタ80、カウンタ82、およびシフトレジスタ84を有している。   Next, the phase shifter 62 will be described in detail. FIG. 4 is a circuit diagram of the phase shifter 62. The phase shifter 62 includes a lock detector 80, a counter 82, and a shift register 84.

ロックディテクタ80の入力端子には、位相比較部60から出力された位相比較信号Spcが入力される。また、ロックディテクタ80には、発振部16からの基準クロックCも入力される。ロックディテクタ80は、位相比較信号Spcのパルス幅が基準クロックCの1周期より大きい場合に、HIGHレベル(第1のレベル)の検出信号を出力する。位相比較信号Spcのパルス幅が基準クロックCの1周期以下である場合には、ロックディテクタ80は、LOWレベルの検出信号を出力する(図3(c)〜図3(e)参照)。ロックディテクタ80の出力端子は、カウンタ82の入力端子に接続されている。   The phase comparison signal Spc output from the phase comparison unit 60 is input to the input terminal of the lock detector 80. Further, the reference clock C from the oscillation unit 16 is also input to the lock detector 80. When the pulse width of the phase comparison signal Spc is larger than one cycle of the reference clock C, the lock detector 80 outputs a HIGH level (first level) detection signal. When the pulse width of the phase comparison signal Spc is equal to or less than one cycle of the reference clock C, the lock detector 80 outputs a LOW level detection signal (see FIGS. 3C to 3E). The output terminal of the lock detector 80 is connected to the input terminal of the counter 82.

カウンタ82には、発振部16からの基準クロックCも入力されている。カウンタ82は、ロックディテクタ80から出力される検出信号がHIGHレベルである場合に、基準クロックCの周期間隔でカウントし、このカウント値を表すディジタル信号を出力する。この検出信号がHIGHレベルからLOWレベルに変化した場合には、カウンタ82は、ディジタル信号の値をホールドする。カウンタ82は、検出信号がLOWレベルである場合には、ディジタル信号の値をホールドし続ける。カウンタ82の出力端子は、シフトレジスタ84の入力端子に接続されている。   The reference clock C from the oscillation unit 16 is also input to the counter 82. When the detection signal output from the lock detector 80 is at a high level, the counter 82 counts at the cycle interval of the reference clock C and outputs a digital signal representing this count value. When this detection signal changes from HIGH level to LOW level, the counter 82 holds the value of the digital signal. The counter 82 continues to hold the value of the digital signal when the detection signal is at the LOW level. The output terminal of the counter 82 is connected to the input terminal of the shift register 84.

シフトレジスタ84は、カウンタ82から出力されるディジタル信号の値に応じた位相シフト量分、副搬送波Wsの位相をシフトすることによって、調整副搬送波Wsaを生成する。シフトレジスタ84には、発振部16からの基準クロックCも入力されており、シフトレジスタ84は、基準クロックCの周期間隔で副搬送波Wsの位相シフトを行う。シフトレジスタ84の出力端子は、第2の分周器64に接続されている。   The shift register 84 generates the adjusted subcarrier Wsa by shifting the phase of the subcarrier Ws by the phase shift amount corresponding to the value of the digital signal output from the counter 82. The reference clock C from the oscillating unit 16 is also input to the shift register 84, and the shift register 84 shifts the phase of the subcarrier Ws at the periodic interval of the reference clock C. The output terminal of the shift register 84 is connected to the second frequency divider 64.

このような位相比較部60および移相器62と第2の分周器64とを含むループにおける処理によって、パイロット信号Spと副搬送波Wsとの位相差が基準クロックCの1周期以下となるようにパイロット信号Spの位相が調整される。   The phase difference between the pilot signal Sp and the subcarrier Ws is made to be one cycle or less of the reference clock C by the processing in the loop including the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64. The phase of the pilot signal Sp is adjusted.

再び図1を参照して、周波数変調器52について説明する。周波数変調器52は、ステレオ変調器50から出力されるコンポジット信号に基づいて主搬送波を周波数変調することによって、周波数変調信号を生成する。そのために、周波数変調器52はPLL変調器を構成している。すなわち、周波数変調器52は、電圧制御発振器(以下、VCOという)90、分周器92、位相比較器94、およびローパスフィルタ(以下、LPFという)96を有している。   With reference to FIG. 1 again, the frequency modulator 52 will be described. The frequency modulator 52 generates a frequency modulation signal by frequency modulating the main carrier based on the composite signal output from the stereo modulator 50. Therefore, the frequency modulator 52 constitutes a PLL modulator. That is, the frequency modulator 52 includes a voltage controlled oscillator (hereinafter referred to as VCO) 90, a frequency divider 92, a phase comparator 94, and a low-pass filter (hereinafter referred to as LPF) 96.

VCO90の入力端子(制御端子)には、LPF96からの出力信号にコンポジット信号が重畳された変調信号が入力されている。VCO90は、LPF96からの出力信号のレベルに応じた発振周波数を有する主搬送波を、コンポジット信号のレベルで周波数変調した周波数変調信号を生成する。周波数変調信号の中心周波数の周波数範囲は76MHz〜110MHzのうち任意の範囲に定められる。VCO90の出力端子は、分周器92の入力端子に接続されている。   A modulation signal in which a composite signal is superimposed on an output signal from the LPF 96 is input to an input terminal (control terminal) of the VCO 90. The VCO 90 generates a frequency modulated signal obtained by frequency-modulating a main carrier having an oscillation frequency corresponding to the level of the output signal from the LPF 96 with the level of the composite signal. The frequency range of the center frequency of the frequency modulation signal is set to an arbitrary range from 76 MHz to 110 MHz. The output terminal of the VCO 90 is connected to the input terminal of the frequency divider 92.

分周器92は、VCO90から出力された周波数変調信号を分周する。分周器92の出力端子は、位相比較器94の一方の入力端子に接続されている。   The frequency divider 92 divides the frequency modulation signal output from the VCO 90. The output terminal of the frequency divider 92 is connected to one input terminal of the phase comparator 94.

位相比較器94の他方の入力端子には、分周器20から出力された分周クロックが入力されている。位相比較器94は、分周器92からの出力信号と分周クロックとに応じて、分周器92からの出力信号と分周クロックとの位相差に応じたパルス幅を有する信号を生成する。位相比較器94の出力端子は、LPF96の入力端子に接続されている。   The frequency-divided clock output from the frequency divider 20 is input to the other input terminal of the phase comparator 94. The phase comparator 94 generates a signal having a pulse width corresponding to the phase difference between the output signal from the frequency divider 92 and the divided clock in accordance with the output signal from the frequency divider 92 and the divided clock. . The output terminal of the phase comparator 94 is connected to the input terminal of the LPF 96.

LPF96は、位相比較器94からの出力信号を直流に平滑化することによって、位相比較器94の出力信号のパルス幅に応じたレベルの信号を生成する。   The LPF 96 smoothes the output signal from the phase comparator 94 into a direct current, thereby generating a signal having a level corresponding to the pulse width of the output signal from the phase comparator 94.

このようにして、周波数変調器52は、分周クロックの周波数に応じた周波数を有する主搬送波を生成し、且つコンポジット信号のレベルに応じて主搬送波を周波数変調する。   In this manner, the frequency modulator 52 generates a main carrier having a frequency corresponding to the frequency of the divided clock, and frequency-modulates the main carrier according to the level of the composite signal.

次に、FMステレオ送信器10の動作を説明する。まず、FMステレオ送信器10に外部から左側音声信号Linおよび右側音声信号Rinが入力されると、オーディオ部12によって左側音声信号Linがプリエンファシスされて、左側信号Lが生成され、オーディオ部14によって右側音声信号Rinがプリエンファシスされて、右側信号Rが生成される。また、発振部16では、19MHzの基準クロックCが生成されており、この基準クロックCが分周されて38kHzの副搬送波Wsおよび20kHzの分周クロックも生成されている。   Next, the operation of the FM stereo transmitter 10 will be described. First, when the left audio signal Lin and the right audio signal Rin are input to the FM stereo transmitter 10 from the outside, the audio unit 12 pre-emphasizes the left audio signal Lin to generate the left signal L, and the audio unit 14 The right audio signal Rin is pre-emphasized to generate the right audio signal R. The oscillation unit 16 generates a 19 MHz reference clock C. The reference clock C is divided to generate a 38 kHz subcarrier Ws and a 20 kHz divided clock.

これらの左側信号L、右側信号R、および副搬送波Wsはステレオ変調器50に入力され、マルチプレクサ54によって左側信号Lと右側信号Rとが副搬送波Wsに基づいて多重化されて、多重化信号「(L+R)+(L−R)cosωt」が生成される。この多重化信号はミキサ56に入力され、ミキサ56によって多重化信号と19kHzのパイロット信号Spとが合成されて、コンポジット信号が生成される。   The left signal L, the right signal R, and the subcarrier Ws are input to the stereo modulator 50, and the left signal L and the right signal R are multiplexed by the multiplexer 54 based on the subcarrier Ws. (L + R) + (LR) cosωt ”is generated. This multiplexed signal is input to the mixer 56, and the multiplexed signal and the 19 kHz pilot signal Sp are combined by the mixer 56 to generate a composite signal.

パイロット信号Spは位相比較部60にも入力され、副搬送波Wsを1/2分周した分周副搬送波Wsdとパイロット信号Spとの位相差に応じたパルス幅を有する位相比較信号Spcが生成される。この位相比較信号Spcは移相器62に入力され、位相比較信号Spcのパルス幅が基準クロックCの1周期より大きいときには、移相器62内のロックディテクタ80によってHIGHレベルの検出信号が生成される。この検出信号がHIGHレベルであるときには、移相器62内のカウンタ82によって基準クロックCの周期間隔でカウントされ、このカウント値を表すディジタル信号が生成される。このディジタル信号は移相器62内のシフトレジスタ84に入力され、ディジタル信号の値に応じた位相シフト量分、副搬送波Wsの位相がシフトされて、調整副搬送波Wsaが生成される。この調整副搬送波Wsaは第2の分周器64によって1/2分周され、パイロット信号Spが生成される。このように、位相比較部60、移相器62、および第2の分周器64を含むループにおける処理によって、パイロット信号Spの位相がシフトし、パイロット信号Spと副搬送波Wsとの位相差が基準クロックCの1周期以下となる(図3(a)〜(d)参照)。   The pilot signal Sp is also input to the phase comparison unit 60, and a phase comparison signal Spc having a pulse width corresponding to the phase difference between the divided subcarrier Wsd obtained by dividing the subcarrier Ws by 1/2 and the pilot signal Sp is generated. The This phase comparison signal Spc is input to the phase shifter 62. When the pulse width of the phase comparison signal Spc is larger than one period of the reference clock C, a HIGH level detection signal is generated by the lock detector 80 in the phase shifter 62. The When this detection signal is at a HIGH level, the counter 82 in the phase shifter 62 counts at the period interval of the reference clock C, and a digital signal representing this count value is generated. This digital signal is input to a shift register 84 in the phase shifter 62, and the phase of the subcarrier Ws is shifted by the amount of the phase shift corresponding to the value of the digital signal to generate the adjusted subcarrier Wsa. This adjusted subcarrier Wsa is divided by ½ by the second frequency divider 64 to generate a pilot signal Sp. As described above, the processing in the loop including the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64 shifts the phase of the pilot signal Sp, and the phase difference between the pilot signal Sp and the subcarrier Ws is This is one cycle or less of the reference clock C (see FIGS. 3A to 3D).

パイロット信号Spと副搬送波Wsとの位相差が基準クロックCの1周期以下となると、位相比較部60から出力される位相比較信号Spcのパルス幅は基準クロックCの1周期以下となり、移相器62内のロックディテクタ80から出力される検出信号のレベルはLOWレベルとなる(図3(c)〜(e)参照)。その結果、カウンタ82によってディジタル信号の値がホールドされ、調整副搬送波Wsaの位相、すなわちパイロット信号Spの位相が固定される。   When the phase difference between the pilot signal Sp and the subcarrier Ws is equal to or less than one period of the reference clock C, the pulse width of the phase comparison signal Spc output from the phase comparison unit 60 is equal to or less than one period of the reference clock C, and the phase shifter The level of the detection signal output from the lock detector 80 in 62 is the LOW level (see FIGS. 3C to 3E). As a result, the value of the digital signal is held by the counter 82, and the phase of the adjusted subcarrier Wsa, that is, the phase of the pilot signal Sp is fixed.

周波数変調器52では、基準クロックCに応じた周波数を有する主搬送波がVCO90から出力され、この主搬送波の周波数は、VCO90、分周器92、位相比較器94、およびLPFを含むループにおける処理によって、ほぼ一定に固定される。この周波数変調器52内のVCO90の入力端子(制御端子)にステレオ変調器50から出力されたコンポジット信号が入力され、このコンポジット信号の振幅レベルに応じて主搬送波が周波数変調されて、周波数変調信号が生成される。この周波数変調信号は、増幅器24によって増幅された後に、アンテナ26によって電磁波に変換される。   In the frequency modulator 52, a main carrier having a frequency corresponding to the reference clock C is output from the VCO 90, and the frequency of the main carrier is obtained by processing in a loop including the VCO 90, the frequency divider 92, the phase comparator 94, and the LPF. It is fixed almost constant. The composite signal output from the stereo modulator 50 is input to the input terminal (control terminal) of the VCO 90 in the frequency modulator 52, the main carrier is frequency-modulated according to the amplitude level of the composite signal, and the frequency modulated signal Is generated. This frequency modulation signal is amplified by the amplifier 24 and then converted into an electromagnetic wave by the antenna 26.

本実施形態のステレオ変調器50では、位相比較部60、移相器62、および第2の分周器64を含むループにおける処理によって、副搬送波Wsとパイロット信号Spとの位相差が小さくなるように、パイロット信号Spの位相が自立的に調整される。このように、本実施形態のステレオ変調器50によれば、副搬送波Wsに基づいて多重化された多重化信号とこの副搬送波Wsに対して位相差が小さいパイロット信号Spとが合成されたコンポジット信号を生成することができる。したがって、FMステレオ送信器において、このコンポジット信号に基づいて周波数変調信号を送信することにより、FMステレオ受信器におけるチャンネルセパレーション特性の低下を低減することができる。   In the stereo modulator 50 of the present embodiment, the phase difference between the subcarrier Ws and the pilot signal Sp is reduced by the processing in the loop including the phase comparison unit 60, the phase shifter 62, and the second frequency divider 64. In addition, the phase of the pilot signal Sp is adjusted autonomously. As described above, according to the stereo modulator 50 of the present embodiment, the composite signal in which the multiplexed signal multiplexed based on the subcarrier Ws and the pilot signal Sp having a small phase difference with respect to the subcarrier Ws is synthesized. A signal can be generated. Therefore, by transmitting a frequency modulation signal based on this composite signal in the FM stereo transmitter, it is possible to reduce deterioration in channel separation characteristics in the FM stereo receiver.

また、本実施形態のFMステレオ変調器22によれば、副搬送波Wsに対して位相差が小さいパイロット信号Spが合成されたコンポジット信号に応じて主搬送波が周波数変調されて、周波数変調信号を生成することができる。これにより、FMステレオ受信器におけるチャンネルセパレーション特性の低下を低減することができる。   Further, according to the FM stereo modulator 22 of the present embodiment, the main carrier is frequency-modulated in accordance with the composite signal obtained by synthesizing the pilot signal Sp having a small phase difference with respect to the subcarrier Ws to generate a frequency modulation signal. can do. As a result, it is possible to reduce deterioration in channel separation characteristics in the FM stereo receiver.

また、本実施形態のステレオ変調器50およびFMステレオ変調器22によれば、従来のように副搬送波Wsとパイロット信号Spとの位相差を手作業で調整する必要がない。また、パイロット信号Spと副搬送波Wsとの位相差を自立的に小さくするので、温度変動などの外的要因によって、副搬送波Wsとパイロット信号Spとの位相がずれてしまうことがない。   Further, according to the stereo modulator 50 and the FM stereo modulator 22 of the present embodiment, it is not necessary to manually adjust the phase difference between the subcarrier Ws and the pilot signal Sp as in the prior art. Further, since the phase difference between the pilot signal Sp and the subcarrier Ws is autonomously reduced, the phase between the subcarrier Ws and the pilot signal Sp is not shifted due to an external factor such as temperature fluctuation.

[第2の実施形態]
図5は、本発明の第2の実施形態に係るステレオ変調器およびFMステレオ変調器を備えるFMステレオ送信器の回路図である。FMステレオ送信器10Aは、FMステレオ変調器22に代えてFMステレオ変調器22Aを備えている構成において第1の実施形態のFMステレオ送信器10と異なっている。FMステレオ送信器10Aのその他の構成は、FMステレオ送信器10と同様である。
[Second Embodiment]
FIG. 5 is a circuit diagram of an FM stereo transmitter including a stereo modulator and an FM stereo modulator according to the second embodiment of the present invention. The FM stereo transmitter 10A is different from the FM stereo transmitter 10 of the first embodiment in a configuration including an FM stereo modulator 22A instead of the FM stereo modulator 22. The other configuration of the FM stereo transmitter 10A is the same as that of the FM stereo transmitter 10.

FMステレオ変調器22Aは、ステレオ変調器50に代えてステレオ変調器50Aを備えている構成においてFMステレオ変調器22と異なっている。FMステレオ変調器22Aのその他の構成は、FMステレオ変調器22と同様である。   The FM stereo modulator 22A is different from the FM stereo modulator 22 in a configuration including the stereo modulator 50A instead of the stereo modulator 50. Other configurations of the FM stereo modulator 22A are the same as those of the FM stereo modulator 22.

ステレオ変調器50Aは、位相比較部60の代わりに位相比較部60Aを備えており、第1の分周器58および第2の分周器64の代わりに分周器98を備えている点においてステレオ変調器50と異なっている。ステレオ変調器50Aのその他の構成要素は、ステレオ変調器50と同様である。以下、第1の実施形態と異なる点について説明する。   The stereo modulator 50A includes a phase comparison unit 60A instead of the phase comparison unit 60, and includes a frequency divider 98 instead of the first frequency divider 58 and the second frequency divider 64. Different from the stereo modulator 50. Other components of the stereo modulator 50A are the same as those of the stereo modulator 50. Hereinafter, differences from the first embodiment will be described.

位相比較部60Aの一方の入力端子には、第1の分周器58を介さずに分周器18の出力端子が接続されている。位相比較部60Aの他方の入力端子には、第2の分周器64を介さずに移相器62の出力端子が接続されている。したがって、位相比較部60Aは、分周器18から出力された副搬送波Wsと移相器62から出力された調整副搬送波Wsaとの位相差を表す位相比較信号Spcを生成する。例えば、位相比較部60Aの構成は、図2に示す位相比較部60の構成と同一であればよい。このような位相比較部60Aは、分周器18から出力された副搬送波Wsと移相器62から出力された調整副搬送波Wsaとに基づいて、副搬送波Wsと調整副搬送波Wsaとの位相差に応じたパルス幅を有する位相比較信号Spcを生成する。位相比較部60Aの出力端子は、移相器62に接続されている。   The output terminal of the frequency divider 18 is connected to one input terminal of the phase comparison unit 60A without going through the first frequency divider 58. The other input terminal of the phase comparison unit 60A is connected to the output terminal of the phase shifter 62 without passing through the second frequency divider 64. Therefore, the phase comparison unit 60A generates the phase comparison signal Spc that represents the phase difference between the subcarrier Ws output from the frequency divider 18 and the adjusted subcarrier Wsa output from the phase shifter 62. For example, the configuration of the phase comparison unit 60A may be the same as the configuration of the phase comparison unit 60 shown in FIG. Such a phase comparison unit 60 </ b> A has a phase difference between the subcarrier Ws and the adjusted subcarrier Wsa based on the subcarrier Ws output from the frequency divider 18 and the adjusted subcarrier Wsa output from the phase shifter 62. A phase comparison signal Spc having a pulse width in accordance with is generated. The output terminal of the phase comparison unit 60A is connected to the phase shifter 62.

移相器62の出力端子は、分周器98にも接続されている。分周器98は、移相器62から出力された調整副搬送波Wsaを1/2分周することによって、パイロット信号Spを生成する。分周器98の出力端子はミキサ56に接続されており、分周器98はパイロット信号Spをミキサ56へ出力する。   The output terminal of the phase shifter 62 is also connected to the frequency divider 98. The frequency divider 98 divides the adjusted subcarrier Wsa output from the phase shifter 62 by 1/2 to generate the pilot signal Sp. The output terminal of the frequency divider 98 is connected to the mixer 56, and the frequency divider 98 outputs the pilot signal Sp to the mixer 56.

本実施形態のステレオ変調器50Aでは、位相比較部60Aおよび移相器62は帰還回路を構成しており、位相比較部60Aおよび移相器62を含むループにおける処理によって、副搬送波Wsと調整副搬送波Wsaとの位相差が小さくなるように、調整副搬送波Wsaの位相が調整される。具体的には、位相比較部60Aおよび移相器62を含むループにおける処理によって、副搬送波Wsと調整副搬送波Wsaとの位相差が基準クロックCの1周期以下となるように調整副搬送波Wsaの位相が調整される。この調整副搬送波Wsaから分周器98によってパイロット信号Spが生成されるので、副搬送波Wsとパイロット信号Spとの位相差が小さくなる。   In the stereo modulator 50A of the present embodiment, the phase comparator 60A and the phase shifter 62 constitute a feedback circuit, and the subcarrier Ws and the adjusted subcarrier are processed by processing in a loop including the phase comparator 60A and the phase shifter 62. The phase of the adjusted subcarrier Wsa is adjusted so that the phase difference from the carrier wave Wsa is small. Specifically, the processing in the loop including the phase comparison unit 60A and the phase shifter 62 causes the phase difference between the subcarrier Ws and the adjusted subcarrier Wsa to be equal to or less than one cycle of the reference clock C. The phase is adjusted. Since the pilot signal Sp is generated from the adjusted subcarrier Wsa by the frequency divider 98, the phase difference between the subcarrier Ws and the pilot signal Sp becomes small.

このように、本実施形態のステレオ変調器50Aによれば、位相比較部60Aおよび移相器62を含むループにおける処理と分周器98とによって、副搬送波Wsとパイロット信号Spとの位相差が小さくなるように、パイロット信号Spの位相が自立的に調整される。したがって、本実施形態のステレオ変調器50Aは、第1の実施形態のステレオ変調器50と同様の利点を有している。   Thus, according to the stereo modulator 50A of the present embodiment, the phase difference between the subcarrier Ws and the pilot signal Sp is obtained by the processing in the loop including the phase comparison unit 60A and the phase shifter 62 and the frequency divider 98. The phase of pilot signal Sp is adjusted autonomously so as to decrease. Therefore, the stereo modulator 50A of this embodiment has the same advantages as the stereo modulator 50 of the first embodiment.

また、このステレオ変調器50Aを有する本実施形態のFMステレオ変調器22Aは、第1の実施形態のFMステレオ変調器22と同様の利点を有している。   Further, the FM stereo modulator 22A of this embodiment having this stereo modulator 50A has the same advantages as the FM stereo modulator 22 of the first embodiment.

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。   The present invention is not limited to the above-described embodiment, and various modifications can be made.

本実施形態では、パイロット信号Spの位相を調整する回路(第1の実施形態:位相比較部60、移相器62、第1の分周器58、および第2の分周器64、第2の実施形態:位相比較部60A、移相器62、および分周器98)を、左右切換方式(スイッチング方式ともいう)のステレオ変調器50およびFMステレオ変調器22に適用したが、この回路は左右切換方式以外のステレオ変調器およびFMステレオ変調器にも適用可能である。   In the present embodiment, a circuit for adjusting the phase of the pilot signal Sp (first embodiment: phase comparison unit 60, phase shifter 62, first frequency divider 58, second frequency divider 64, second frequency Embodiment: The phase comparison unit 60A, the phase shifter 62, and the frequency divider 98) are applied to the stereo modulator 50 and the FM stereo modulator 22 of the left / right switching system (also referred to as switching system). The present invention can also be applied to stereo modulators and FM stereo modulators other than the left / right switching system.

また、本実施形態では、位相比較部60、60Aは、副搬送波とパイロット信号との位相差を位相比較信号のパルス幅で表したが、位相比較部は、この位相差を位相比較信号のパルス幅以外で表してもよい。例えば、位相比較部は、この位相差を位相比較信号の電圧レベルで表してもよい。この場合、移相器は、ディジタル処理に代えてアナログ処理を行うことによって、パイロット信号の位相を調整すればよい。   In the present embodiment, the phase comparison units 60 and 60A represent the phase difference between the subcarrier and the pilot signal by the pulse width of the phase comparison signal. However, the phase comparison unit represents this phase difference as a pulse of the phase comparison signal. It may be expressed by other than the width. For example, the phase comparison unit may represent this phase difference with the voltage level of the phase comparison signal. In this case, the phase shifter may adjust the phase of the pilot signal by performing analog processing instead of digital processing.

また、本実施形態では、発振部16の発振周波数を19MHzとしたが、発振部の発振周波数は、38kHzの副搬送波Wsを生成可能な発振周波数であればこれに限るものではない。   In this embodiment, the oscillation frequency of the oscillating unit 16 is 19 MHz. However, the oscillation frequency of the oscillating unit is not limited to this as long as it can generate a 38 kHz sub-carrier wave Ws.

また、本実施形態では、分周器20から出力される分周クロックの周波数を20kHzとしたが、分周クロックの周波数はこれに限るものではない。   In this embodiment, the frequency of the divided clock output from the frequency divider 20 is 20 kHz, but the frequency of the divided clock is not limited to this.

本発明の第1の実施形態に係るステレオ変調器およびFMステレオ変調器を備えるFMステレオ送信器の回路図である。It is a circuit diagram of the FM stereo transmitter provided with the stereo modulator and FM stereo modulator which concern on the 1st Embodiment of this invention. 位相比較部の回路図である。It is a circuit diagram of a phase comparison part. 位相比較部および移相器の主要部の信号波形を示す図である。It is a figure which shows the signal waveform of the principal part of a phase comparison part and a phase shifter. 移相器の回路図である。It is a circuit diagram of a phase shifter. 本発明の第2の実施形態に係るステレオ変調器およびFMステレオ変調器を備えるFMステレオ送信器の回路図である。It is a circuit diagram of the FM stereo transmitter provided with the stereo modulator and FM stereo modulator which concern on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

10…ステレオ送信器、12、14…オーディオ部、16…発振部、18、20…分周器、22…FMステレオ変調器、24…増幅器、26…アンテナ、50…ステレオ変調器、52…周波数変調器、54…マルチプレクサ(MPX)、56…ミキサ(MIX)、58…第1の分周器、60…位相比較部、62…移相器、64…第2の分周器。
DESCRIPTION OF SYMBOLS 10 ... Stereo transmitter, 12, 14 ... Audio part, 16 ... Oscillation part, 18, 20 ... Frequency divider, 22 ... FM stereo modulator, 24 ... Amplifier, 26 ... Antenna, 50 ... Stereo modulator, 52 ... Frequency Modulator 54... Multiplexer (MPX) 56. Mixer (MIX) 58. First frequency divider 60... Phase comparison unit 62 62 Phase shifter 64.

Claims (5)

左側信号と右側信号との和を表す和信号と、該左側信号と該右側信号との差を副搬送波で振幅変調した差信号とを、該副搬送波に基づいて多重化することによって、多重化信号を生成するマルチプレクサと、
前記マルチプレクサから出力された前記多重化信号とパイロット信号とを合成することによって、コンポジット信号を生成するミキサと、
前記副搬送波を1/2分周することによって、分周副搬送波を生成する第1の分周器と、
前記第1の分周器から出力された前記分周副搬送波と前記パイロット信号との位相差を表す位相比較信号を生成する位相比較部と、
前記位相比較部から出力された前記位相比較信号に基づいて、前記位相差が小さくなるように前記副搬送波の位相を調整した調整副搬送波を生成する移相器と、
前記移相器から出力された前記調整副搬送波を1/2分周することによって、前記パイロット信号を生成する第2の分周器と、
を備える、
ステレオ変調器。
Multiplexing is performed by multiplexing, based on the subcarrier, a sum signal representing the sum of the left signal and the right signal, and a difference signal obtained by amplitude-modulating the difference between the left signal and the right signal with a subcarrier. A multiplexer for generating a signal;
A mixer that generates a composite signal by combining the multiplexed signal output from the multiplexer and a pilot signal;
A first divider for generating a divided subcarrier by dividing the subcarrier by 1/2;
A phase comparison unit that generates a phase comparison signal representing a phase difference between the frequency-divided subcarrier output from the first frequency divider and the pilot signal;
Based on the phase comparison signal output from the phase comparison unit, a phase shifter that generates an adjusted subcarrier that adjusts the phase of the subcarrier so that the phase difference is reduced,
A second frequency divider for generating the pilot signal by dividing the adjusted subcarrier output from the phase shifter by half;
Comprising
Stereo modulator.
前記位相比較部は、前記第1の分周器から出力された前記分周副搬送波と前記パイロット信号との位相差に応じたパルス幅を有する位相比較信号を生成し、
前記移相器は、
前記位相比較部から出力された前記位相比較信号の前記パルス幅が基準クロックの周期より大きい場合に、第1のレベルの検出信号を出力するロックディテクタと、
前記ロックディテクタから出力された前記検出信号が第1のレベルである場合に、前記基準クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力するカウンタと、
前記位相比較部から出力された前記位相比較信号の前記パルス幅が狭くなるように、前記カウンタから出力された前記ディジタル信号の値に応じた位相シフト量分、前記副搬送波の位相をシフトすることによって、前記調整副搬送波を生成するシフトレジスタと、
を有する、
請求項1に記載のステレオ変調器。
The phase comparison unit generates a phase comparison signal having a pulse width corresponding to a phase difference between the divided subcarrier output from the first frequency divider and the pilot signal,
The phase shifter is
A lock detector that outputs a first level detection signal when the pulse width of the phase comparison signal output from the phase comparison unit is greater than a period of a reference clock;
A counter that outputs a digital signal representing a count value counted at a cycle interval of the reference clock when the detection signal output from the lock detector is at a first level;
Shifting the phase of the subcarrier by a phase shift amount corresponding to the value of the digital signal output from the counter so that the pulse width of the phase comparison signal output from the phase comparison unit is narrowed. A shift register for generating the adjusted subcarrier,
Having
The stereo modulator according to claim 1.
左側信号と右側信号との和を表す和信号と、該左側信号と該右側信号との差を副搬送波で振幅変調した差信号とを、該副搬送波に基づいて多重化することによって、多重化信号を生成するマルチプレクサと、
前記マルチプレクサから出力された前記多重化信号とパイロット信号とを合成することによって、コンポジット信号を生成するミキサと、
前記副搬送波と調整副搬送波との位相差を表す位相比較信号を生成する位相比較部と、
前記位相比較部から出力された前記位相比較信号に基づいて、前記位相差が小さくなるように前記副搬送波の位相を調整した前記調整副搬送波を生成する移相器と、
前記移相器から出力された前記調整副搬送波を1/2分周することによって、前記パイロット信号を生成する分周器と、
を備える、
ステレオ変調器。
Multiplexing is performed by multiplexing, based on the subcarrier, a sum signal representing the sum of the left signal and the right signal, and a difference signal obtained by amplitude-modulating the difference between the left signal and the right signal with a subcarrier. A multiplexer for generating a signal;
A mixer that generates a composite signal by combining the multiplexed signal output from the multiplexer and a pilot signal;
A phase comparator that generates a phase comparison signal representing a phase difference between the subcarrier and the adjusted subcarrier;
Based on the phase comparison signal output from the phase comparison unit, a phase shifter that generates the adjusted subcarrier in which the phase of the subcarrier is adjusted so that the phase difference is reduced,
A frequency divider that generates the pilot signal by dividing the adjusted subcarrier output from the phase shifter by a half;
Comprising
Stereo modulator.
前記位相比較部は、前記副搬送波と前記調整副搬送波との位相差に応じたパルス幅を有する位相比較信号を生成し、
前記移相器は、
前記位相比較部から出力された前記位相比較信号の前記パルス幅が基準クロックの周期より大きい場合に、第1のレベルの検出信号を出力するロックディテクタと、
前記ロックディテクタから出力された前記検出信号が第1のレベルである場合に、前記基準クロックの周期間隔でカウントしたカウント値を表すディジタル信号を出力するカウンタと、
前記位相比較部から出力された前記位相比較信号の前記パルス幅が狭くなるように、前記カウンタから出力された前記ディジタル信号の値に応じた位相シフト量分、前記副搬送波の位相をシフトすることによって、前記調整副搬送波を生成するシフトレジスタと、
を有する、
請求項3に記載のステレオ変調器。
The phase comparator generates a phase comparison signal having a pulse width corresponding to a phase difference between the subcarrier and the adjusted subcarrier;
The phase shifter is
A lock detector that outputs a first level detection signal when the pulse width of the phase comparison signal output from the phase comparison unit is greater than a period of a reference clock;
A counter that outputs a digital signal representing a count value counted at a cycle interval of the reference clock when the detection signal output from the lock detector is at a first level;
Shifting the phase of the subcarrier by a phase shift amount corresponding to the value of the digital signal output from the counter so that the pulse width of the phase comparison signal output from the phase comparison unit is narrowed. A shift register for generating the adjusted subcarrier,
Having
The stereo modulator according to claim 3.
請求項1〜4のいずれか1項に記載のステレオ変調器と、
前記ステレオ変調器から出力されたコンポジット信号に応じて主搬送波を周波数変調することによって、周波数変調信号を生成する周波数変調器と、
を備える、
FMステレオ変調器。

The stereo modulator according to any one of claims 1 to 4,
A frequency modulator that generates a frequency-modulated signal by frequency-modulating the main carrier according to the composite signal output from the stereo modulator;
Comprising
FM stereo modulator.

JP2005287195A 2005-09-30 2005-09-30 Stereo modulator and FM stereo modulator using the same Expired - Fee Related JP3968450B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005287195A JP3968450B2 (en) 2005-09-30 2005-09-30 Stereo modulator and FM stereo modulator using the same
PCT/JP2006/319048 WO2007040095A1 (en) 2005-09-30 2006-09-26 Stereo modulator and fm stereo modulator using the same
TW095135835A TW200746697A (en) 2005-09-30 2006-09-27 Stereo modulator and FM stereo modulator employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005287195A JP3968450B2 (en) 2005-09-30 2005-09-30 Stereo modulator and FM stereo modulator using the same

Publications (2)

Publication Number Publication Date
JP2007103986A true JP2007103986A (en) 2007-04-19
JP3968450B2 JP3968450B2 (en) 2007-08-29

Family

ID=37906138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005287195A Expired - Fee Related JP3968450B2 (en) 2005-09-30 2005-09-30 Stereo modulator and FM stereo modulator using the same

Country Status (3)

Country Link
JP (1) JP3968450B2 (en)
TW (1) TW200746697A (en)
WO (1) WO2007040095A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936228B2 (en) 2005-12-06 2011-05-03 Rohm Co., Ltd. Frequency modulator and FM transmission circuit using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385556B1 (en) * 2007-08-17 2013-02-26 Dts, Inc. Parametric stereo conversion system and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437771B2 (en) * 1974-03-05 1979-11-16
JPS5459004A (en) * 1977-10-20 1979-05-12 Nippon Gakki Seizo Kk Fm stereo modulating system
JPS5744350A (en) * 1980-08-29 1982-03-12 Nec Corp Stereophonic signal generator
JPS61192138A (en) * 1985-02-20 1986-08-26 Nec Ic Microcomput Syst Ltd Stereo modulation circuit
JPH05327488A (en) * 1992-05-19 1993-12-10 Hitachi Ltd Synchronizing step-out detecting circuit for phase locked loop
JPH06261012A (en) * 1993-03-05 1994-09-16 Nissan Motor Co Ltd Multiplex modulation circuit
KR100393317B1 (en) * 1994-02-15 2003-10-23 람버스 인코포레이티드 Delayed synchronization loop
JP2003218692A (en) * 2002-01-28 2003-07-31 Sanyo Electric Co Ltd Delay locked loop circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936228B2 (en) 2005-12-06 2011-05-03 Rohm Co., Ltd. Frequency modulator and FM transmission circuit using the same

Also Published As

Publication number Publication date
JP3968450B2 (en) 2007-08-29
WO2007040095A1 (en) 2007-04-12
TW200746697A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
US6975687B2 (en) Linearized offset QPSK modulation utilizing a sigma-delta based frequency modulator
US8315559B2 (en) Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal
RU95119833A (en) POWER AMPLIFIER COMBINED WITH THE AMPLITUDE MODULATION CONTROLLER AND THE PHASE MODULATION CONTROLLER
JPS5854740A (en) Frequency synthesizer
JP2007088657A (en) Fm transmitter
JP2007096694A (en) Fm transmitter
JP3968450B2 (en) Stereo modulator and FM stereo modulator using the same
JP2004518382A (en) Trimming method for transceiver with two-point modulation
JP2002016654A (en) Wireless communication unit
JPS6237580B2 (en)
JP2009027685A (en) Fm stereo transmitter and digitized frequency modulation stereo multiplexing circuit
CN112968857A (en) Radio frequency exciter of maritime medium-frequency transmitter
US20070203596A1 (en) Fm transmission
US7986754B2 (en) Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms
JP2007221558A (en) Fm transmitter and small-sized electronic device using the same
SE429704B (en) SET FOR CODE SIGNALS IN AN FM RADIO SYSTEM AND THE RECEIVER AND TRANSMITTER IN A RADIO RADIO SYSTEM FOR EXECUTION OF THE SET
US20220400039A1 (en) Device and method for transmitting data
JP2919328B2 (en) Modulation circuit
JPS5944828B2 (en) FM receiver
US6163229A (en) Frequency generator for generating two independent FSK signals
JP2006262521A (en) Fm stereo transmission circuit
JP2778519B2 (en) FM transceiver
JPS5845860B2 (en) modulation circuit
TW200412014A (en) Low frequency drift digital frequency modulating device
JP3860204B2 (en) FM stereo transmission circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees