JP2007103548A - Thin film resistive element and method of manufacturing same - Google Patents
Thin film resistive element and method of manufacturing same Download PDFInfo
- Publication number
- JP2007103548A JP2007103548A JP2005289632A JP2005289632A JP2007103548A JP 2007103548 A JP2007103548 A JP 2007103548A JP 2005289632 A JP2005289632 A JP 2005289632A JP 2005289632 A JP2005289632 A JP 2005289632A JP 2007103548 A JP2007103548 A JP 2007103548A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- insulating layer
- passivation layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Description
本発明は、薄膜抵抗素子において電極及び絶縁層上に成膜される抵抗薄膜のクラックを防止するための技術に関する。 The present invention relates to a technique for preventing cracking of a resistive thin film formed on an electrode and an insulating layer in a thin film resistive element.
薄膜抵抗素子における抵抗材料としては、一般的にTa、TaSiN、TaSiO等のTa系酸化物又は窒化物、或いはM(金属)−SiO/SiNといったサーメット系の材料が多く使われている。また、電極材料としては半導体の配線材料に用いられるAl、Au、又はPtを用い、絶縁層としてはSiO2を用いて薄膜抵抗素子を形成している。一般に高抵抗の薄膜素子を形成するためには、抵抗材料として抵抗率の高い材料を選択するか、素子サイズを微細化又は薄膜化する必要がある。 As the resistance material in the thin film resistance element, Ta-based oxides or nitrides such as Ta, TaSiN, TaSiO, or cermet materials such as M (metal) -SiO / SiN are generally used. Further, a thin film resistor element is formed using Al, Au, or Pt used for a semiconductor wiring material as an electrode material and SiO 2 as an insulating layer. In general, in order to form a high-resistance thin film element, it is necessary to select a material having a high resistivity as a resistance material, or to reduce the element size or reduce the film thickness.
例えば特開2004−327868号公報には、図1のような構造が開示されている。すなわち、SiO2絶縁層102付きSi基板101上にドライエッチングにてPt電極103を形成し、その上部に薄膜抵抗膜104を成膜・加工してなる構造が開示されている。そのためPt電極103とSiO2絶縁層102との間に数百nmの段差105が生じ、当該段差105によって薄膜抵抗膜104にクラックが入り易いという問題がある。また高抵抗化を目的として抵抗材料を薄膜化するにあたって、Pt電極103の端部で薄膜抵抗膜104の段切れが生ずる可能性があり、Pt電極103よりも薄くすることが困難である。 For example, Japanese Patent Application Laid-Open No. 2004-327868 discloses a structure as shown in FIG. That is, a structure is disclosed in which a Pt electrode 103 is formed on a Si substrate 101 with a SiO 2 insulating layer 102 by dry etching, and a thin film resistance film 104 is formed and processed thereon. Therefore, a step 105 of several hundred nm is generated between the Pt electrode 103 and the SiO 2 insulating layer 102, and there is a problem that the thin film resistance film 104 is easily cracked by the step 105. Further, when the resistance material is thinned for the purpose of increasing the resistance, there is a possibility that the thin film resistance film 104 is disconnected at the end of the Pt electrode 103, and it is difficult to make it thinner than the Pt electrode 103.
また、従来の他の薄膜抵抗素子の構造を図2に示す。図2に示すように、Si基板110上に、Cu電極112及びSiO2又はBCB(ベンゾシクロブテン)による絶縁膜111を形成し、さらにその上部に薄膜抵抗膜113を成膜・加工する構造となっている。図2に示すような電極112及び絶縁膜111からなるCu/SiO2構造又はCu/BCB構造は、これらをサブミクロンオーダで形成可能なダマシンプロセスによって形成される。このように形成されたCu/SiO2構造又はCu/BCB構造においても、電極と絶縁膜との境界部分114に発生したクラックが原因で、薄膜抵抗膜113にもクラックを生じることがある。また、境界部分114などには、ディッシングによる段差も生じる場合がある。
以上のように、従来の薄膜抵抗素子においては、下地電極と絶縁層との間の段差又は電極と絶縁層との間のクラックによって薄膜抵抗膜自身にクラックが生じるという問題があった。 As described above, the conventional thin film resistance element has a problem that a crack occurs in the thin film resistance film itself due to a step between the base electrode and the insulating layer or a crack between the electrode and the insulating layer.
従って、本発明の目的は、薄膜抵抗素子において電極及び絶縁層上に成膜される抵抗膜のクラックを防止するための新規な技術を提供することである。 Accordingly, an object of the present invention is to provide a novel technique for preventing cracking of a resistance film formed on an electrode and an insulating layer in a thin film resistance element.
本発明に係る薄膜抵抗素子は、基板と、基板上に形成された絶縁層と、基板又は絶縁層の上に形成された電極と、電極と絶縁層との段差又は電極と絶縁層とが接する部分に生ずる不連続部を解消するように形成されたパッシベーション層と、パッシベーション層及び電極上に形成された抵抗薄膜とを有する。パッシベーション層によって、段差又は不連続部を解消して、抵抗薄膜への影響を抑え、クラックを防止する。 The thin film resistance element according to the present invention includes a substrate, an insulating layer formed on the substrate, an electrode formed on the substrate or the insulating layer, a step between the electrode and the insulating layer, or an electrode and the insulating layer in contact with each other. A passivation layer formed so as to eliminate a discontinuous portion generated in the portion; and a resistance thin film formed on the passivation layer and the electrode. The passivation layer eliminates steps or discontinuities, suppresses the influence on the resistance thin film, and prevents cracks.
なお、パッシベーション層の端部には、テーパーが付されているようにしてもよい。これによって、パッシベーション層によって段差を形成しないようにして、抵抗薄膜への影響を抑えるためである。 Note that the end portion of the passivation layer may be tapered. This is because the step is not formed by the passivation layer and the influence on the resistance thin film is suppressed.
さらに、パッシベーション層が、有機系絶縁層である場合もある。有機系絶縁層は、例えばポリイミドやBCBなどで形成される。 Furthermore, the passivation layer may be an organic insulating layer. The organic insulating layer is formed of, for example, polyimide or BCB.
本発明に係る第1の薄膜抵抗素子製造方法は、基板上に絶縁層を形成するステップと、絶縁層上に電極を形成するステップと、電極と絶縁層との段差を解消するようにパッシベーション層を形成するパッシベーション層形成ステップと、パッシベーション層及び電極上に抵抗薄膜を形成するステップとを含む。段差が解消されれば、クラックが生じにくくなるため、より薄い抵抗薄膜を形成できるようになる。 A first thin film resistance element manufacturing method according to the present invention includes a step of forming an insulating layer on a substrate, a step of forming an electrode on the insulating layer, and a passivation layer so as to eliminate a step between the electrode and the insulating layer. Forming a passivation layer and forming a resistance thin film on the passivation layer and the electrode. If the step is eliminated, cracks are less likely to occur, so that a thinner resistive thin film can be formed.
また、上記パッシベーション層形成ステップが、パッシベーション層の端部にテーパーを付するように加工するステップを含むようにしてもよい。パッシベーション層の抵抗薄膜への影響を抑えることができるようになる。 Further, the passivation layer forming step may include a step of processing the end portion of the passivation layer so as to be tapered. The influence of the passivation layer on the resistive thin film can be suppressed.
本発明に係る第2の薄膜抵抗素子製造方法は、基板上に絶縁層及び電極を形成するステップと、電極と絶縁層との段差又は電極と絶縁層とが接する部分に生ずる不連続部を埋めるためのパッシベーション層を形成するパッシベーション層形成ステップと、パッシベーション層及び電極上に抵抗薄膜を形成するステップとを含む。このような段差又は不連続部をパッシベーション層にて平坦化すれば、上層に抵抗薄膜を安定的に形成できるようにする。 In the second thin film resistor element manufacturing method according to the present invention, a step of forming an insulating layer and an electrode on a substrate, and a discontinuity formed at a step between the electrode and the insulating layer or a portion where the electrode and the insulating layer are in contact with each other are filled. Forming a passivation layer for forming a passivation layer, and forming a resistive thin film on the passivation layer and the electrode. If such a step or discontinuous portion is planarized by a passivation layer, a resistive thin film can be stably formed in the upper layer.
また、上記パッシベーション層形成ステップが、パッシベーション層をスピンコートで形成するステップを含むようにしてもよい。 In addition, the passivation layer forming step may include a step of forming the passivation layer by spin coating.
本発明によれば、薄膜抵抗素子において電極及び絶縁層上に成膜される抵抗薄膜のクラックを防止することができるようになる。 ADVANTAGE OF THE INVENTION According to this invention, the crack of the resistance thin film formed on an electrode and an insulating layer can be prevented in a thin film resistance element.
本発明の第1の実施の形態に係る薄膜抵抗素子の構造を図3(a)及び(b)を用いて説明する。図3(a)は、第1の実施の形態に係る薄膜抵抗素子の上面図を示す。図3(a)では、図示しないSi基板10上に、SiO2絶縁膜11、Cu電極12、有機系絶縁膜(パッシベーション膜)15、及び抵抗薄膜13がこの順番で形成されている。図3(a)におけるAA'断面を図3(b)に示す。この不連続又は段差をカバーするパッシベーション膜として有機系絶縁膜15が形成される。図3(b)に示すように、Cu電極12は、2つの電極12a及び12bに分かれており、これらの電極12a及び12bの間にもSiO2絶縁膜11が形成されている。そして、Cu電極12a又は12bとSiO2絶縁膜11との境界部分14を、スピンコート法で形成した有機系絶縁膜15で保護する構造を採用している。図3(b)では平坦のように見えるが、境界部分14は、電極12a又は12bの上面とSiO2絶縁膜11の上面とが突き当たる部分に、不連続又は段差が存在する。具体的には、Cu電極12b側のCu電極12aの上端部と、Cu電極12aとCu電極12bとの間のSiO2絶縁膜11の上部と、Cu電極12a側のCu電極12bの上端部とにかかるように、有機系絶縁膜15が形成されている。また、有機系絶縁膜15の両端上部は、テーパーが付されている。さらに、電極12a及び12bの一部及び有機系絶縁膜15の上部に、抵抗薄膜13が形成されている。 The structure of the thin film resistance element according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 3A shows a top view of the thin film resistance element according to the first embodiment. In FIG. 3A, an SiO 2 insulating film 11, a Cu electrode 12, an organic insulating film (passivation film) 15, and a resistive thin film 13 are formed in this order on a Si substrate 10 (not shown). FIG. 3B shows a cross section along AA ′ in FIG. An organic insulating film 15 is formed as a passivation film that covers the discontinuity or step. As shown in FIG. 3B, the Cu electrode 12 is divided into two electrodes 12a and 12b, and the SiO 2 insulating film 11 is also formed between these electrodes 12a and 12b. Then, the boundary portion 14 between the Cu electrode 12a or 12b and the SiO 2 insulating film 11 employs a structure to be protected by an organic insulating film 15 formed by spin coating. Although it looks flat in FIG. 3B, the boundary portion 14 has a discontinuity or a step at a portion where the upper surface of the electrode 12a or 12b and the upper surface of the SiO 2 insulating film 11 meet. Specifically, the upper end portion of the Cu electrode 12a on the Cu electrode 12b side, the upper portion of the SiO 2 insulating film 11 between the Cu electrode 12a and the Cu electrode 12b, the upper end portion of the Cu electrode 12b on the Cu electrode 12a side, Thus, the organic insulating film 15 is formed. Further, the upper ends of both ends of the organic insulating film 15 are tapered. Further, a resistive thin film 13 is formed on a part of the electrodes 12 a and 12 b and on the organic insulating film 15.
このように電極−絶縁膜の境界部分14における不連続部及び段差に対してパッシベートすることで、抵抗薄膜が成膜される下地層である電極及び絶縁膜が連続的になり、サブミクロンオーダで平坦化される。従って、抵抗薄膜13にクラックが入ることが無くなる。また、構造的に安定したパッシベーション層上に抵抗薄膜が形成されるので、密着性及び強度の面でも安定した薄膜抵抗素子の形成が可能となる。 In this way, by passivating the discontinuities and steps in the electrode-insulating film boundary portion 14, the electrode and insulating film, which are the underlying layers on which the resistive thin film is formed, become continuous, on the submicron order. Flattened. Therefore, the resistance thin film 13 is not cracked. In addition, since the resistive thin film is formed on the structurally stable passivation layer, it is possible to form a stable thin film resistive element in terms of adhesion and strength.
なお、Cu電極12は、Al、Au等で形成しても良い。また、SiO2絶縁膜11は、SiNなどの無機絶縁膜、及びポリイミド、BCBなどの有機系絶縁膜であってもよい。さらに、抵抗薄膜13は、TaN、TaSiNや、サーメット系の抵抗膜であってもよい。 Note that the Cu electrode 12 may be formed of Al, Au, or the like. The SiO 2 insulating film 11 may be an inorganic insulating film such as SiN, and an organic insulating film such as polyimide or BCB. Further, the resistance thin film 13 may be TaN, TaSiN, or a cermet resistance film.
次に、図4(a)乃至(d)を用いて、図3(a)及び(b)に示した薄膜抵抗素子の製造方法の一例を示す。最初に、図4(a)に示すように、Si基板10上に、SiO2絶縁膜11及びCu電極12a及び12bを含む層を形成する。 Next, an example of a method for manufacturing the thin film resistance element shown in FIGS. 3A and 3B will be described with reference to FIGS. First, as shown in FIG. 4A, a layer including the SiO 2 insulating film 11 and the Cu electrodes 12a and 12b is formed on the Si substrate 10.
次に図4(b)に示すように、電極12a又は12bとSiO2絶縁膜11の境界部分14を保護するために、有機系絶縁膜15を成膜する。この際、スピンコート法を用いることによって境界部分14のクラック又は段差を引き摺ることなくパッシベーション膜となる有機系絶縁膜15を形成することが可能となる。また、Cu電極12a及び12b上に形成される有機系絶縁膜15にはフォトリソグラフィーにより加工可能な材料を選択することで、有機系絶縁膜15の上部におけるテーパー部14a及び14bのテーパー角を制御することが可能となる。有機系絶縁膜15のテーパー14a及び14bのテーパー角は、Cu電極12a及び12bの端部上で抵抗薄膜13にクラックが発生するのを抑制するために、緩やかな方が好ましい。 Next, as shown in FIG. 4B, in order to protect the boundary portion 14 between the electrode 12a or 12b and the SiO 2 insulating film 11, an organic insulating film 15 is formed. At this time, by using a spin coating method, it is possible to form the organic insulating film 15 that becomes a passivation film without dragging the cracks or steps in the boundary portion 14. Further, the organic insulating film 15 formed on the Cu electrodes 12a and 12b is controlled by controlling the taper angles of the tapered portions 14a and 14b on the organic insulating film 15 by selecting a material that can be processed by photolithography. It becomes possible to do. The taper angles of the tapers 14a and 14b of the organic insulating film 15 are preferably gentle in order to suppress the occurrence of cracks in the resistive thin film 13 on the ends of the Cu electrodes 12a and 12b.
次に図4(c)に示すように抵抗薄膜13を加工するためのリフトオフレジスト16及び17をパターニングする。この処理については従来技術と同じなのでこれ以上説明しない。その後、図4(d)に示すように抵抗薄膜13をスパッタ法などによって成膜・加工する。また、リフトオフレジスト16及び17を除去する。このようにすることによって図3(a)及び(b)に示した薄膜抵抗素子が形成される。 Next, as shown in FIG. 4C, lift-off resists 16 and 17 for processing the resistive thin film 13 are patterned. This process is the same as in the prior art and will not be described further. Thereafter, as shown in FIG. 4D, the resistive thin film 13 is formed and processed by sputtering or the like. Further, the lift-off resists 16 and 17 are removed. By doing so, the thin film resistance element shown in FIGS. 3A and 3B is formed.
図5に、第2の実施の形態に係る薄膜抵抗素子の構造を示す。第2の実施の形態に係る薄膜抵抗素子は、Si基板21上にSiO2絶縁層22が形成されている。また、SiO2絶縁層22上には、Pt電極23a及び23bが形成されている。さらに、Pt電極23a及び23bの間には、有機系絶縁膜25が形成されている。有機系絶縁膜25は、Pt電極23a及び23bより若干高く形成されており、Pt電極23a及び23bに隣接する左右の上端部分25a及び25bは、その一部がPt電極23a及び23bの一部を覆っており、緩やかなテーパー角を有するように加工されている。そして、有機系絶縁層25の上部及びPt電極23a及び23bの一部の上部には、抵抗薄膜24が形成されている。 FIG. 5 shows the structure of the thin film resistor element according to the second embodiment. In the thin film resistance element according to the second embodiment, a SiO 2 insulating layer 22 is formed on a Si substrate 21. In addition, Pt electrodes 23 a and 23 b are formed on the SiO 2 insulating layer 22. Further, an organic insulating film 25 is formed between the Pt electrodes 23a and 23b. The organic insulating film 25 is formed slightly higher than the Pt electrodes 23a and 23b, and the left and right upper end portions 25a and 25b adjacent to the Pt electrodes 23a and 23b are part of the Pt electrodes 23a and 23b. It is covered and processed to have a gentle taper angle. A resistive thin film 24 is formed on the organic insulating layer 25 and a part of the Pt electrodes 23a and 23b.
このような構造を採用することによって、Pt電極23a及び23bとSiO2絶縁層22との段差を無くしているため、抵抗薄膜24にクラックが入らなくなる。 By adopting such a structure, the step between the Pt electrodes 23a and 23b and the SiO 2 insulating layer 22 is eliminated, so that the resistance thin film 24 is not cracked.
次に、図6(a)乃至(d)を用いて、図5に示した構造を有する薄膜抵抗素子の形成プロセスを説明する。最初に図6(a)に示すように、Si基板21上にSiO2絶縁層22、そしてPt電極23a及び23bを形成する。 Next, the formation process of the thin film resistance element having the structure shown in FIG. 5 will be described with reference to FIGS. First, as shown in FIG. 6A, the SiO 2 insulating layer 22 and the Pt electrodes 23a and 23b are formed on the Si substrate 21.
そして図6(b)に示すように、Pt電極23a及び23bとSiO2絶縁層22との段差を埋め込むように有機系絶縁膜25をパターニングする。有機系絶縁膜25には、フォトリソグラフィーにて加工可能な材料を選択する。そうすれば、Pt電極23a及び23bに隣接する、有機系絶縁膜25の左右の上端部分25a及び25bは、Pt電極23a及び23bの一部を上からカバーしつつ、Pt電極23a及び23bに対して緩やかなテーパー角を有するように、その形状が制御される。 Then, as shown in FIG. 6B, the organic insulating film 25 is patterned so as to fill the step between the Pt electrodes 23a and 23b and the SiO 2 insulating layer 22. A material that can be processed by photolithography is selected for the organic insulating film 25. Then, the left and right upper end portions 25a and 25b of the organic insulating film 25 adjacent to the Pt electrodes 23a and 23b cover a part of the Pt electrodes 23a and 23b from the top, and against the Pt electrodes 23a and 23b. The shape is controlled so as to have a gentle taper angle.
次に図6(c)に示すように、抵抗薄膜24を加工するためのリフトオフレジスト26及び27をパターニングする。この工程については従来技術と同じなのでこれ以上述べない。その後、図6(d)に示すように抵抗薄膜24をスパッタ法などによって成膜・加工する。そして、リフトオフレジスト26及び27を除去する。 Next, as shown in FIG. 6C, lift-off resists 26 and 27 for processing the resistive thin film 24 are patterned. Since this process is the same as the prior art, it will not be described further. Thereafter, as shown in FIG. 6D, the resistive thin film 24 is formed and processed by a sputtering method or the like. Then, the lift-off resists 26 and 27 are removed.
図6(d)に示すような構造についても、下地電極と絶縁層との段差の影響を有機系絶縁膜25によって吸収されるので、抵抗薄膜24にはクラックが入ることはない。 Also in the structure as shown in FIG. 6D, the effect of the step between the base electrode and the insulating layer is absorbed by the organic insulating film 25, so that the resistive thin film 24 does not crack.
図7に図2に示した従来構造の断面の走査型電子顕微鏡写真を示す。図7において、Cu電極31、BCB絶縁膜32、抵抗薄膜33に対して、クラック34、段差35が形成されており、下地の影響を引き摺って抵抗薄膜33にクラック36が確認された。一方、図8に図3に示した本実施の形態に係るパッシベーション構造においては、Cu電極31とBCB絶縁層32をBCB絶縁膜37でパッシベートしているので、抵抗薄膜33にクラックはみられず抵抗素子が良好に形成されていることが確認できた。 FIG. 7 shows a scanning electron micrograph of the cross section of the conventional structure shown in FIG. In FIG. 7, a crack 34 and a step 35 are formed in the Cu electrode 31, the BCB insulating film 32, and the resistance thin film 33, and the crack 36 was confirmed in the resistance thin film 33 by dragging the influence of the base. On the other hand, in the passivation structure according to the present embodiment shown in FIG. 3 in FIG. 8, since the Cu electrode 31 and the BCB insulating layer 32 are passivated by the BCB insulating film 37, no crack is observed in the resistive thin film 33. It was confirmed that the resistance element was well formed.
以上本発明の実施の形態を説明したが、本発明はこれに限定されるものではない。例えば電極が平行に2つ並ぶ例を示しているが、電極の関係はこれに限定されるものではない。また、電極と絶縁層との間に段差や不連続部が生ずる場合には本発明を適用して、上層にクラックなどが生ずることを防止することができる。 Although the embodiment of the present invention has been described above, the present invention is not limited to this. For example, an example in which two electrodes are arranged in parallel is shown, but the relationship between the electrodes is not limited to this. In addition, when a step or a discontinuous portion is generated between the electrode and the insulating layer, the present invention can be applied to prevent a crack or the like from occurring in the upper layer.
10,21 基板 11,22 絶縁層(膜)
12a,12b,23a,23b 電極
13,24 抵抗薄膜 15,25 有機系絶縁膜
10, 21 Substrate 11, 22 Insulating layer (film)
12a, 12b, 23a, 23b Electrodes 13, 24 Resistance thin film 15, 25 Organic insulating film
Claims (7)
前記基板上に形成された絶縁層と、
前記基板又は絶縁層の上に形成された電極と、
前記電極と前記絶縁層との段差又は前記電極と前記絶縁層とが接する部分に生ずる不連続部を解消するように形成されたパッシベーション層と、
前記パッシベーション層及び前記電極上に形成された抵抗薄膜と、
を有する薄膜抵抗素子。 A substrate,
An insulating layer formed on the substrate;
An electrode formed on the substrate or insulating layer;
A passivation layer formed so as to eliminate a step between the electrode and the insulating layer or a discontinuous portion generated in a portion where the electrode and the insulating layer are in contact with each other;
A resistive thin film formed on the passivation layer and the electrode;
A thin film resistance element having
前記絶縁層上に電極を形成するステップと、
前記電極と前記絶縁層との段差を解消するようにパッシベーション層を形成するパッシベーション層形成ステップと、
前記パッシベーション層及び前記電極上に抵抗薄膜を形成するステップと、
を含む薄膜抵抗素子製造方法。 Forming an insulating layer on the substrate;
Forming an electrode on the insulating layer;
A passivation layer forming step of forming a passivation layer so as to eliminate a step between the electrode and the insulating layer;
Forming a resistive thin film on the passivation layer and the electrode;
A method for manufacturing a thin film resistor element.
前記パッシベーション層の端部にテーパーを付するように加工するステップ
を含む請求項4記載の薄膜抵抗素子製造方法。 The passivation layer forming step includes
The thin film resistance element manufacturing method according to claim 4, further comprising a step of processing the end portion of the passivation layer so as to be tapered.
前記電極と前記絶縁層との段差又は前記電極と前記絶縁層とが接する部分に生ずる不連続部を埋めるためのパッシベーション層を形成するパッシベーション層形成ステップと、
前記パッシベーション層及び前記電極上に抵抗薄膜を形成するステップと、
を含む薄膜抵抗素子製造方法。 Forming an insulating layer and an electrode on a substrate;
A passivation layer forming step of forming a passivation layer for filling a step between the electrode and the insulating layer or a discontinuous portion generated at a portion where the electrode and the insulating layer are in contact with each other;
Forming a resistive thin film on the passivation layer and the electrode;
A method for manufacturing a thin film resistor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289632A JP2007103548A (en) | 2005-10-03 | 2005-10-03 | Thin film resistive element and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289632A JP2007103548A (en) | 2005-10-03 | 2005-10-03 | Thin film resistive element and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103548A true JP2007103548A (en) | 2007-04-19 |
Family
ID=38030213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289632A Withdrawn JP2007103548A (en) | 2005-10-03 | 2005-10-03 | Thin film resistive element and method of manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103548A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283497A (en) * | 2008-05-19 | 2009-12-03 | Nec Electronics Corp | Semiconductor device and method of manufacturing the same |
-
2005
- 2005-10-03 JP JP2005289632A patent/JP2007103548A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283497A (en) * | 2008-05-19 | 2009-12-03 | Nec Electronics Corp | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279411B2 (en) | Process for forming a redundant structure | |
JP3708732B2 (en) | Manufacturing method of semiconductor device | |
JPH02308552A (en) | Contact structuke for semiconduct or integrated circuit and its for mation method | |
JP2511892B2 (en) | Multilayer thin film wiring and method for forming the same | |
JPH0547940A (en) | Through hole part connection method in multilayered wiring | |
JP5138248B2 (en) | Semiconductor device and manufacturing method thereof | |
US20080099919A1 (en) | Semiconductor device including copper interconnect and method for manufacturing the same | |
US10978395B2 (en) | Method of manufacturing a semiconductor device having a power metallization structure | |
JP2007103548A (en) | Thin film resistive element and method of manufacturing same | |
WO2007004256A1 (en) | Semiconductor device and method for manufacturing same | |
US8679932B1 (en) | System and method for manufacturing thin film resistors using a trench and chemical mechanical polishing | |
TWI269403B (en) | Sacrificial metal liner for copper | |
TW202315139A (en) | Semiconductor device and method of manufacturing the same | |
JP2004140093A (en) | Bonding pad and method for forming the same | |
JPH07221181A (en) | Formation of metal wiring of semiconductor element | |
US6927124B2 (en) | Method of manufacturing semiconductor device | |
JP2006237342A (en) | Semiconductor device and its manufacturing method | |
JP2008016464A (en) | Semiconductor device and manufacturing method thereof | |
JP2011061005A (en) | Electronic device | |
JP2011134885A (en) | Semiconductor device and method of manufacturing the same | |
JP2009099755A (en) | Thin-film resistor, and its manufacturing method | |
JP5882014B2 (en) | Semiconductor device | |
JP2008270366A (en) | Semiconductor device and its manufacturing method | |
JP2021068836A (en) | Semiconductor device and manufacturing method thereof | |
JP2006203025A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090603 |