JP2007096028A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2007096028A JP2007096028A JP2005283956A JP2005283956A JP2007096028A JP 2007096028 A JP2007096028 A JP 2007096028A JP 2005283956 A JP2005283956 A JP 2005283956A JP 2005283956 A JP2005283956 A JP 2005283956A JP 2007096028 A JP2007096028 A JP 2007096028A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resin substrate
- semiconductor device
- semiconductor chip
- film resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明はコアを有さない薄膜樹脂基板上に半導体チップを実装し、実装部分をアンダーフィル樹脂で封止して構成される半導体装置に関し、特に、アンダーフィル樹脂の硬化による基板の変形を防止した半導体装置に関するものである。 The present invention relates to a semiconductor device configured by mounting a semiconductor chip on a thin film resin substrate having no core and sealing the mounting portion with an underfill resin, and in particular, prevents deformation of the substrate due to curing of the underfill resin. The present invention relates to a semiconductor device.
それぞれの表面に半田バンプが形成された薄膜樹脂基板4と半導体チップ1をフェースダウンにより搭載、溶融接続されることで形成される半導体装置が知られている。
2. Description of the Related Art There is known a semiconductor device formed by mounting a thin
例えば図8の様な半導体装置8で用いられる薄膜樹脂基板4のチップ搭載部には、図9の様なはんだバンプなどの電気的導通部2が形成されている。なお、薄膜樹脂基板4の外縁部にはスティフナ3と呼ばれる補強材が貼り合わされているものが多い。
For example, an electrically
通常この状態で薄膜樹脂基板4に半導体チップ1が搭載され、その後半導体装置8の電気的導通部2には補強のためアンダーフィル樹脂5が図10の様に注入される。アンダーフィル樹脂5注入後、半導体チップ1とスティフナ3の上部に導電性の接着剤を塗布して接着部7a、7bを設け、半導体チップ1とスティフナ3の上部にリッド(蓋)と呼ばれる支持板6を配置し硬化させ、固着され半導体装置が得られる。
Normally, the semiconductor chip 1 is mounted on the thin
なお、支持板6を取りつけた後、薄膜樹脂基板4の半導体チップ1が搭載されていない面にある電極パッド上に半田ボール9を搭載させる場合もある。このような半導体装置は半田ボール9が搭載されている面を親基板側にして、親基板に実装される。
In addition, after attaching the support plate 6, the
しかし、これではアンダーフィル樹脂5が硬化する際、半導体チップ1と薄膜樹脂基板4には熱膨張係数の違いによる応力がかかり、薄膜樹脂基板4が大きく変形しまうことがある。
However, in this case, when the
薄膜樹脂基板に変形があると、半導体装置の親基板への実装が困難になる場合がある。また、変形の大きい部分では、薄膜樹脂基板内のビアやはんだバンプ応力がかかっており、温度サイクル試験等の信頼性試験で断線の原因となってしまう。 If the thin film resin substrate is deformed, it may be difficult to mount the semiconductor device on the parent substrate. Moreover, in the part with large deformation, vias and solder bump stress in the thin film resin substrate are applied, which may cause disconnection in a reliability test such as a temperature cycle test.
特許文献は以下の通り。
本発明は、上記問題点に鑑み考案されたもので、薄膜樹脂基板へアンダーフィル塗布後に発生する薄膜樹脂基板の変形を抑えることで、親基板への実装性を向上させ、さらに、薄膜樹脂基板の変形によるビアや半田に掛かる応力を緩和させることで、接続信頼性を向上させることを目的としている。 The present invention was devised in view of the above problems, and by suppressing the deformation of the thin film resin substrate that occurs after the underfill application to the thin film resin substrate, the mountability to the parent substrate is improved, and further, the thin film resin substrate The purpose is to improve the connection reliability by alleviating the stress applied to the via and solder due to the deformation.
第1の請求項に係る本発明は、薄膜樹脂基板と、
当該薄膜樹脂基板上に導電性接続部を介して実装されている半導体チップと、
当該半導体チップとは第一の接着部を介して、当該薄膜樹脂基板とは第二の接着部を介して接着されている支持板を具備し、
前記導電性接続部はアンダーフィル樹脂で封止されている半導体装置であって、
前記支持板がアンダーフィル樹脂充填用貫通孔を有することを特徴とする半導体装置を提供するものである。
The present invention according to the first claim comprises a thin film resin substrate,
A semiconductor chip mounted on the thin film resin substrate via a conductive connection part;
The semiconductor chip includes a support plate that is bonded via a first bonding portion, and the thin film resin substrate is bonded via a second bonding portion;
The conductive connection part is a semiconductor device sealed with an underfill resin,
The support plate has a through-hole for filling an underfill resin, and a semiconductor device is provided.
また、第2の請求項に係る本発明は、前記薄膜樹脂基板の厚さは0.05mm以上0.3mm以下であることを特徴とする請求項1記載の半導体装置を提供するものである。 According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the thickness of the thin film resin substrate is 0.05 mm or more and 0.3 mm or less.
さらに、第3の請求項に係る本発明は、薄膜樹脂基板と、
当該薄膜樹脂基板上に導電性接続部を介して実装されている半導体チップと、
当該半導体チップとは第一の接着部を介して、当該薄膜樹脂基板とは第二の接着部を介して接着されている支持板を具備し、
前記導電性接続部はアンダーフィル樹脂で封止されている半導体装置の製造方法であって、
前記半導体チップの実装と、第一の接着部及び第二の接着部の硬化後に前記アンダーフィル樹脂の硬化を行うことを特徴とする半導体装置の製造方法を提供するものである。
Furthermore, the present invention according to the third claim comprises a thin film resin substrate,
A semiconductor chip mounted on the thin film resin substrate via a conductive connection part;
The semiconductor chip includes a support plate that is bonded via a first bonding portion, and the thin film resin substrate is bonded via a second bonding portion;
The conductive connection part is a manufacturing method of a semiconductor device sealed with an underfill resin,
The present invention provides a method for manufacturing a semiconductor device, wherein the underfill resin is cured after the semiconductor chip is mounted and the first adhesive portion and the second adhesive portion are cured.
最後に、第4の請求項に係る本発明は、前記支持板はアンダーフィル樹脂充填用貫通孔を具備し、
前記半導体チップの実装と、第一の接着部及び第二の接着部の硬化後に当該アンダーフィル樹脂充填用貫通孔からアンダーフィル樹脂を前記導電性接続部に充填し、硬化を行うことを特徴とする請求項3記載の半導体装置の製造方法を提供するものである。
Finally, according to the fourth aspect of the present invention, the support plate includes a through-hole for filling an underfill resin,
After the mounting of the semiconductor chip and the first adhesive part and the second adhesive part are cured, the conductive film is filled with the underfill resin from the underfill resin filling through-hole and cured. A method of manufacturing a semiconductor device according to
支持板を搭載、硬化することで、薄膜樹脂基板にテンションをかけても薄膜樹脂基板の変形が支持板との接着で制限され、薄膜樹脂基板の変形圧力に耐えることが可能になったために、この状態でアンダーフィルを塗布、硬化することで、アンダーフィル硬化時の薄膜樹脂基板の反りを防ぐことが可能になる。 By mounting and curing the support plate, deformation of the thin film resin substrate is limited by adhesion with the support plate even when tension is applied to the thin film resin substrate, and it is possible to withstand the deformation pressure of the thin film resin substrate. By applying and curing the underfill in this state, it becomes possible to prevent the thin film resin substrate from warping during the underfill curing.
薄膜樹脂基板の反りを防止することで、親基板への実装性を向上させ、また、変形によるビアへ掛かる応力を緩和し、信頼性を向上させることが可能となる。 By preventing warping of the thin film resin substrate, it is possible to improve the mountability to the parent substrate, to relieve stress applied to the via due to deformation, and to improve the reliability.
まず、本発明の半導体装置を図1を用いてその実施の形態を以て以下説明する。 First, a semiconductor device of the present invention will be described below with reference to an embodiment thereof with reference to FIG.
半導体装置8の構造としては、薄膜樹脂基板4と、薄膜樹脂基板4上に導電性接続部2を介して実装されている半導体チップ1と、半導体チップ1とは第一の接着部7aを介して、薄膜樹脂基板4とはステフィナ3を介して第二の接着部7bで接着されている支持板6を具備し、前記導電性接続部2はアンダーフィル樹脂5で封止されている。また、前記支持板がアンダーフィル樹脂充填用貫通孔Aを有する。
The structure of the
この場合の薄膜樹脂基板とは、例えばポリイミド等のフィルム状絶縁樹脂からなる絶縁層と例えば銅などの導電性薄膜からなる配線層を積層したプリント配線板であって、いわゆるコアを有さず、可とう性のあるプリント配線板である。その厚みは0.05mm以上0.3mm以下が好ましい。この厚みが0.05mm以上が好ましいのは、基板として機能する最小厚さが0.05mmだからであり、0.3mm以下が好ましいのは、これより大きいと基板の反り変形が小さいから支持板の必要がないからである。 The thin film resin substrate in this case is a printed wiring board in which an insulating layer made of a film-like insulating resin such as polyimide and a wiring layer made of a conductive thin film such as copper are laminated, and does not have a so-called core, It is a flexible printed wiring board. The thickness is preferably 0.05 mm or more and 0.3 mm or less. The thickness of 0.05 mm or more is preferable because the minimum thickness that functions as a substrate is 0.05 mm. The thickness of 0.3 mm or less is preferable because the warpage deformation of the substrate is small when the thickness is larger than this. It is not necessary.
また、少なくとも一方の面上にはBGAなどのフリップチップ接続により半導体チップが実装されて用いられるインターポーザー、子基板と呼ばれるプリント配線板の一種である。 Further, it is a kind of printed wiring board called an interposer or a sub board that is used by mounting a semiconductor chip by flip chip connection such as BGA on at least one surface.
薄膜樹脂基板はコアを有さないため薄く曲がりやすい。従って、層の数が少ない程取り扱いが困難である。そのため、半導体チップ実装部を除いた部分、好ましくは基板の周囲に枠状の支持体(以後スティフナと呼ぶ)を例えば耐熱性樹脂を用いて接着することもできる。スティフナは薄膜樹脂基板をが撓むのを防ぎ、半導体チップの実装を容易にする。例えば金属やガラスクロス含浸樹脂等を用いることができる。 A thin film resin substrate does not have a core and is easy to bend thinly. Therefore, the smaller the number of layers, the harder it is to handle. Therefore, a frame-like support (hereinafter referred to as a stiffener) can be bonded to a portion excluding the semiconductor chip mounting portion, preferably around the substrate, using, for example, a heat resistant resin. The stiffener prevents the thin film resin substrate from being bent and facilitates mounting of the semiconductor chip. For example, a metal or glass cloth impregnated resin can be used.
支持板は第二の接着部を介して薄膜樹脂基板と接着されている。前述のスティフナを貼付した場合、第二の接着部はスティフナと支持板を接着することになるが、この場合も薄膜樹脂基板と支持板とを固定する機能において変わりはないので、第二の樹脂を介して接着する概念に含むものとする。 The support plate is bonded to the thin film resin substrate through the second bonding portion. When the above-mentioned stiffener is pasted, the second adhesive part bonds the stiffener and the support plate, but in this case as well, there is no change in the function of fixing the thin film resin substrate and the support plate. It shall be included in the concept of bonding via
本発明で用いる支持板は第一の接着部を介して半導体チップと、第二の接着部を介して薄膜樹脂基板と接着されている。薄膜樹脂基板はコアを有する厚いプリント配線板に比べて線膨張係数が大きく(16ppm/℃以上)、半導体チップ(線膨張係数:3ppm/℃程度)に対して線膨張係数が大きくなっている。 The support plate used in the present invention is bonded to the semiconductor chip via the first bonding portion and to the thin film resin substrate via the second bonding portion. The thin film resin substrate has a larger linear expansion coefficient (16 ppm / ° C. or higher) than that of a thick printed wiring board having a core, and has a larger linear expansion coefficient than that of a semiconductor chip (linear expansion coefficient: about 3 ppm / ° C.).
このため、半導体チップを薄膜樹脂基板にフリップチップ実装することにより形成された半導体装置では、半導体チップの素材であるシリコンと半導体チップが実装される薄膜樹脂基板の材質との熱膨張率の差に起因して、実装後に樹脂基板が変形したり、半導体チップのハンダ接続部が剥がれたりしてしまうといった問題が生じることがある。 For this reason, in a semiconductor device formed by flip-chip mounting a semiconductor chip on a thin film resin substrate, the difference in thermal expansion coefficient between the silicon that is the material of the semiconductor chip and the material of the thin film resin substrate on which the semiconductor chip is mounted As a result, there may be a problem that the resin substrate is deformed after mounting or the solder connection portion of the semiconductor chip is peeled off.
また、導電性(ハンダ)接続部を封止するために半導体チップと薄膜樹脂基板との空隙にアンダーフィル樹脂を注入し、硬化させるが、アンダーフィル樹脂の硬化に伴う収縮により薄膜樹脂基板がゆがんでしまうという問題がある。 In addition, in order to seal the conductive (solder) connection portion, an underfill resin is injected into the gap between the semiconductor chip and the thin film resin substrate and cured, but the thin film resin substrate is distorted due to shrinkage accompanying the curing of the underfill resin. There is a problem that it ends up.
本発明で用いる支持板はアンダーフィル樹脂の硬化前に半導体チップ及び薄膜樹脂基板を固定し、ゆがみを矯正することで、アンダーフィル樹脂硬化時の薄膜樹脂基板の変形を防止するとともに半導体装置をプリント配線板(親基板)に実装する際の信頼性を向上させることができるものである。 The support plate used in the present invention fixes the semiconductor chip and the thin film resin substrate before curing the underfill resin, and corrects the distortion, thereby preventing the deformation of the thin film resin substrate when the underfill resin is cured and printing the semiconductor device. The reliability at the time of mounting on a wiring board (parent substrate) can be improved.
支持板としては、以上述べたように薄膜樹脂基板の変形を防止できるだけの強度と、かつ第一の接着剤、第二の接着剤、アンダーフィル樹脂の硬化に必要な温度に対する耐性を有する材料であれば好ましく用いることができる。特に、第一の接着剤として熱伝導性に優れた例えば導電性ペースト等を用い、支持板として熱伝導性に優れた金属等の材料を選択することで、半導体チップや薄膜樹脂基板から発生する熱を効率よく排出できる放熱板としての役割も果たすことができる。 As described above, the support plate is made of a material having strength sufficient to prevent deformation of the thin film resin substrate and resistance to temperatures necessary for curing the first adhesive, the second adhesive, and the underfill resin. If there is, it can be preferably used. In particular, by using, for example, a conductive paste having excellent thermal conductivity as the first adhesive, and selecting a material such as metal having excellent thermal conductivity as the support plate, it is generated from a semiconductor chip or a thin film resin substrate. It can also serve as a heat sink that can efficiently discharge heat.
また、第二の接着剤としては接着強度と耐熱性があればよく、例えば既述のスティフナを固定するのに用いたシート状エポキシ系接着剤や、第一の接着剤と同じ導電性ペースト等を用いることができる。 The second adhesive only needs to have adhesive strength and heat resistance. For example, the sheet-like epoxy adhesive used to fix the stiffener described above, the same conductive paste as the first adhesive, etc. Can be used.
アンダーフィル樹脂としては例えばエポキシ樹脂である(株)ナミックス製U8437−2(商品名)を用いることができる。アンダーフィル樹脂はディスペンサーを用いて半導体チップの外形をなぞるように配置されると、毛細管現象によって半導体チップと薄膜樹脂基板との間隙を満たし、例えばハンダボール等からなる導電性接続部を包んで封止する。 As the underfill resin, for example, U8437-2 (trade name) manufactured by Namics Co., Ltd., which is an epoxy resin, can be used. When the underfill resin is disposed so as to trace the outer shape of the semiconductor chip using a dispenser, the gap between the semiconductor chip and the thin film resin substrate is filled by capillarity, and the conductive connection part made of, for example, a solder ball is wrapped and sealed. Stop.
支持板を半導体装置に固定後にアンダーフィル樹脂を充填・硬化させる必要から、本発明で用いる支持板の特徴として、アンダーフィル樹脂充填用貫通孔(以下、貫通孔と呼ぶ)が設けられている。貫通孔は薄膜樹脂基板を支持する機能を損なうことなく、アンダー
フィル樹脂を充填可能であればよく、例えば半導体チップの外形に沿ってI型やL型の形状をとることができる。
Since it is necessary to fill and harden the underfill resin after fixing the support plate to the semiconductor device, the support plate used in the present invention is provided with a through hole for filling the underfill resin (hereinafter referred to as a through hole). The through hole only needs to be able to be filled with an underfill resin without impairing the function of supporting the thin film resin substrate. For example, the through hole can have an I shape or an L shape along the outer shape of the semiconductor chip.
この様な構造をとることにより、半導体チップの実装と、第一の接着部及び第二の接着部の硬化後にアンダーフィル樹脂の硬化を行う半導体装置の製造方法をとることができる。 By adopting such a structure, it is possible to adopt a semiconductor device manufacturing method in which the semiconductor chip is mounted and the underfill resin is cured after the first adhesive portion and the second adhesive portion are cured.
特に、半導体チップの実装と、第一の接着部及び第二の接着部の硬化後にアンダーフィル樹脂充填用貫通孔からアンダーフィル樹脂を導電性接続部に充填し、硬化を行うことにより、ひずみなどが生じにくい状態で硬化させることが可能になる。 In particular, by mounting the semiconductor chip and filling the conductive connection portion with the underfill resin from the through-hole for filling the underfill resin after the first adhesive portion and the second adhesive portion are cured, the strain, etc. It is possible to cure in a state where it is difficult to cause.
この場合、第一の接着部及び第二の接着部は順次行うのも可能であるが、同一の接着剤を用いる場合は一括しておこなうのが簡便である。 In this case, the first adhesive portion and the second adhesive portion can be sequentially performed. However, when the same adhesive is used, it is easy to perform them collectively.
以下実施例により本発明を詳細に説明する。
<実施例1>
以下のようにして半導体装置を10個作製した。
Hereinafter, the present invention will be described in detail by way of examples.
<Example 1>
Ten semiconductor devices were manufactured as follows.
半導体チップ1は、チップサイズが15mm×15mmであり、厚さが500μmであり、Al(アルミニウム)のパッドが表面に250μmピッチにて外周部に4列で配置され、このパッド各々に半田ボールが設けられている。半田ボールはパッドに電気的に接続されており、電気的導通部2を形成する。この半田ボールの材質は質量比において、Pb(鉛)が95%,Sn(スズ)が5%である。
The semiconductor chip 1 has a chip size of 15 mm × 15 mm, a thickness of 500 μm, and Al (aluminum) pads are arranged in four rows on the outer periphery at a pitch of 250 μm on the surface, and solder balls are placed on each of these pads. Is provided. The solder balls are electrically connected to the pads and form the electrically
薄膜樹脂基板4の表面には、上記パッドがフェイスダウンにて対向したとき、このパッドに対して位置的に対応してパッドが設けられている。薄膜樹脂基板4は、40mm×40mmのサイズで、厚さ200μmである。
A pad is provided on the surface of the thin
薄膜樹脂基板4の半導体チップ1実装面の周囲には、5mm幅の金属製で枠状のスティフナ3(支持体)が設けられている。このスティフナ3は、加熱硬化タイプの接着フィルムをラミネートして形成した接着層を介して下方の面が薄膜樹脂基板4に貼着されている。この高さは後述の半導体チップ1固定後の高さと同じになる様に設計されている。
Around the semiconductor chip 1 mounting surface of the thin
パッド上には、あらかじめ、例えば約20μmの厚さにて、錫−鉛共晶はんだにより予備はんだ層が形成されている。 On the pad, a preliminary solder layer is formed in advance with a tin-lead eutectic solder, for example, with a thickness of about 20 μm.
そして、半導体チップ1は、フェイスダウン状態により、薄膜樹脂基板4に対して、対応するパッド同士が対向するように位置合わせ(アライメント)され、電気的導通部2を介して配置される。
Then, the semiconductor chip 1 is aligned (aligned) so that corresponding pads face each other with respect to the thin
このとき、電気的導通部2の半田ボール表面にはフラックスが添加されており、配置後に所定の温度により、リフローの処理を行うことにより、上記予備はんだが溶融され、半田ボールとパッドとが電気的に接続(はんだ接合)される。この結果、パッドとパッドとは電気的導通部2を介して電気的に接続され、図2の様な1次実装を終えた。
At this time, a flux is added to the surface of the solder ball of the electrically
その後、スティフナ3と半導体チップ1に対して、Cuを材質とし、半導体チップ1の隣り合う2辺に沿って半導体チップ1の外周から1mm外側に対応するようにチップサイズが10mm×10mmの場合、幅3mm×長さ14mmのL字型の貫通孔Aを設けた支持板6が、第一の接着部7a、第二の接着部7bにて接着剤より貼着された。このとき用
いる接着剤としては、第一の接着部7aに対してはエイブルステック(株)製絶縁性ペースト エイブルボンド3003(商品名)、第二の接着部7b対しては例えばエイブルステック(株)製 エイブルボンド3185(商品名)等である。なお、この場合、導電ペーストでも構わない。
Thereafter, when the
上記第一の接着部7a、第二の接着部7bを、125℃の1時間の熱処理を行ない硬化させ、図3の様にした。
The first adhesive portion 7a and the second
そして、薄膜樹脂基板4と半導体チップ1との間隙(電気的導通部2となる半田ボールの径による所定の距離)に残留しているフラックスを洗浄により除去し、支持板6の貫通孔Aからディスペンサーを差し込み、半導体チップの1辺に沿ってアンダーフィル樹脂を薄膜樹脂基板表面に出すことで、近くの電気的導通部2における毛細管現象を利用して上記間隙にアンダーフィル樹脂5を図4の様に充填した。
Then, the flux remaining in the gap between the thin
このようにして図1の様な半導体装置を10個作成し、上述した構造の半導体装置の図12で示した様なうねりの最も高いところと低いところの差を測定したところ、30〜40μmの範囲であった。測定にはレーザー変位計を用い、半導体チップ搭載面とは反対面を測定した。 In this way, ten semiconductor devices as shown in FIG. 1 were prepared, and the difference between the highest and lowest waviness as shown in FIG. 12 of the semiconductor device having the structure described above was measured. It was in range. A laser displacement meter was used for measurement, and the surface opposite to the semiconductor chip mounting surface was measured.
半導体チップ1が実装されている面を上面とすると、上記薄膜樹脂基板4の裏面には1mmピッチのパッドが設けられている。このパッドに直径0.7mmの半田ボール9を配設し、リフロー処理を行い、パッドと半田ボール9とが電気的に接続され、半田ボール9の搭載された薄膜樹脂基板4が形成されている。
Assuming that the surface on which the semiconductor chip 1 is mounted is the upper surface, pads having a pitch of 1 mm are provided on the back surface of the thin
また、親基板の表面には、薄膜樹脂基板の具備するパッドがフェイスダウンにて対向したとき、このパッドに対応した位置にパッドが設けられている。 Further, on the surface of the parent substrate, when a pad provided on the thin film resin substrate faces face down, a pad is provided at a position corresponding to the pad.
このパッド上には、あらかじめ、はんだペーストが印刷されており、薄膜樹脂基板4を、親基板に対して、対応するパッド同士が対向するように位置合わせ(アライメント)し、半田ボール9を介して配置する。
Solder paste is printed on the pads in advance, and the thin
このとき、はんだペースト中にはフラックスが添加されており、配置後に所定の温度により、リフローの処理を行うことにより、上記はんだペーストが溶融され、半田ボール9とパッドとが電気的に接続される。この結果、薄膜樹脂基板4のパッドと親基板のパッドとは半田ボール9を介して電気的に接続され、図5の様に2次実装できた。
At this time, flux is added to the solder paste, and the solder paste is melted by performing a reflow process at a predetermined temperature after the placement, and the
上述した構造の半導体装置の2次実装における電気的接続の信頼性の評価を行った結果、半導体装置の親基板との実装不良は発生していなかった。 As a result of evaluating the reliability of the electrical connection in the secondary mounting of the semiconductor device having the above-described structure, no mounting failure with the parent substrate of the semiconductor device occurred.
また、二次実装後、−45℃から125℃の範囲の温度サイクル試験(1000回)に投入して、電気的接続の信頼性の評価を行った結果、ビアや電気的接続部の断線、破壊は発生しなかった。
<実施例2>
支持板6として半導体チップ1の1辺に沿って半導体チップ1の外周から1mm内側に対応するようにI字型の貫通孔Bを設けた支持板を用いたほかは実施例1と同様にして半導体装置を10個作製し、実施例1と同様に評価を行ったところ、実施例1と同様良好な結果が得られた。
<比較例>
実施例1と同様のスティフナを具備する薄膜樹脂基板に半導体チップを実装した後、アンダーフィル樹脂を半導体チップに沿って配置、充填し硬化を行った。その後、実施例1
と同様に第一の接着部及び第二の接着部を介して、それぞれ半導体チップとスティフナとに実施例1と同様のL字型の貫通孔を有する支持板を接着、固定した。
In addition, after secondary mounting, it was put into a temperature cycle test (1000 times) in a range of −45 ° C. to 125 ° C., and the reliability of electrical connection was evaluated. As a result, disconnection of vias and electrical connection parts, No destruction occurred.
<Example 2>
The support plate 6 is the same as the first embodiment except that a support plate provided with an I-shaped through hole B so as to correspond to the inner side of the outer periphery of the semiconductor chip 1 along one side of the semiconductor chip 1 is used. Ten semiconductor devices were manufactured and evaluated in the same manner as in Example 1. As a result, good results were obtained as in Example 1.
<Comparative example>
After mounting a semiconductor chip on a thin film resin substrate having the same stiffener as in Example 1, an underfill resin was placed along the semiconductor chip, filled, and cured. Thereafter, Example 1
Similarly, a support plate having an L-shaped through hole similar to that in Example 1 was bonded and fixed to the semiconductor chip and the stiffener through the first bonding portion and the second bonding portion, respectively.
このようにして半導体装置を10個作成し、上述した構造の半導体装置の親基板に向かう面の変形量を測定したところ、100から150μmの範囲であった。また実施例1と同様に親基板への二次実装を行ったところ、10個中5個がうまく実装できなかった(NG)。 In this way, ten semiconductor devices were prepared, and the amount of deformation of the surface of the semiconductor device having the above-described structure toward the parent substrate was measured and found to be in the range of 100 to 150 μm. Further, when secondary mounting was performed on the parent substrate in the same manner as in Example 1, 5 out of 10 packages could not be mounted successfully (NG).
実装できた半導体装置を実施例1と同様の温度サイクル試験に投入したところ、5個中3個の半導体装置にビア(図示せず)での断線が発生していた。 When the mounted semiconductor device was put into a temperature cycle test similar to that of Example 1, disconnection by vias (not shown) occurred in three of the five semiconductor devices.
1 半導体チップ
2 電気的導通部
3 スティフナ
4 薄膜樹脂基板
5 アンダーフィル樹脂
6 支持板
7a 第一の接着部
7b 第二の接着部
8 半導体装置
9 半田ボール
A、B 貫通孔
10 ディスペンサー
11 変形量
12 親基板
13 半導体チップ搭載領域
DESCRIPTION OF SYMBOLS 1
Claims (4)
当該薄膜樹脂基板上に導電性接続部を介して実装されている半導体チップと、
当該半導体チップとは第一の接着部を介して、当該薄膜樹脂基板とは第二の接着部を介して接着されている支持板を具備し、
前記導電性接続部はアンダーフィル樹脂で封止されている半導体装置であって、
前記支持板がアンダーフィル樹脂充填用貫通孔を有することを特徴とする半導体装置。 A thin film resin substrate;
A semiconductor chip mounted on the thin film resin substrate via a conductive connection part;
The semiconductor chip includes a support plate that is bonded via a first bonding portion, and the thin film resin substrate is bonded via a second bonding portion;
The conductive connection part is a semiconductor device sealed with an underfill resin,
The semiconductor device, wherein the support plate has a through-hole for filling an underfill resin.
当該薄膜樹脂基板上に導電性接続部を介して実装されている半導体チップと、
当該半導体チップとは第一の接着部を介して、当該薄膜樹脂基板とは第二の接着部を介して接着されている支持板を具備し、
前記導電性接続部はアンダーフィル樹脂で封止されている半導体装置の製造方法であって、
前記半導体チップの実装と、第一の接着部及び第二の接着部の硬化後に前記アンダーフィル樹脂の硬化を行うことを特徴とする半導体装置の製造方法。 A thin film resin substrate;
A semiconductor chip mounted on the thin film resin substrate via a conductive connection part;
The semiconductor chip includes a support plate that is bonded via a first bonding portion, and the thin film resin substrate is bonded via a second bonding portion;
The conductive connection part is a manufacturing method of a semiconductor device sealed with an underfill resin,
A method of manufacturing a semiconductor device, comprising: curing the underfill resin after mounting the semiconductor chip and curing the first adhesive portion and the second adhesive portion.
前記半導体チップの実装と、第一の接着部及び第二の接着部の硬化後に当該アンダーフィル樹脂充填用貫通孔からアンダーフィル樹脂を前記導電性接続部に充填し、硬化を行うことを特徴とする請求項3記載の半導体装置の製造方法。 The support plate includes a through-hole for filling an underfill resin,
After the mounting of the semiconductor chip and the first adhesive part and the second adhesive part are cured, the conductive film is filled with the underfill resin from the underfill resin filling through-hole and cured. A method of manufacturing a semiconductor device according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283956A JP2007096028A (en) | 2005-09-29 | 2005-09-29 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283956A JP2007096028A (en) | 2005-09-29 | 2005-09-29 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096028A true JP2007096028A (en) | 2007-04-12 |
Family
ID=37981360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005283956A Pending JP2007096028A (en) | 2005-09-29 | 2005-09-29 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007096028A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310562A (en) * | 1993-04-23 | 1994-11-04 | Toshiba Corp | Resin-sealed semiconductor device |
JPH11111895A (en) * | 1997-10-01 | 1999-04-23 | Toshiba Chem Corp | Resin sealed type semiconductor device and its manufacture |
-
2005
- 2005-09-29 JP JP2005283956A patent/JP2007096028A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310562A (en) * | 1993-04-23 | 1994-11-04 | Toshiba Corp | Resin-sealed semiconductor device |
JPH11111895A (en) * | 1997-10-01 | 1999-04-23 | Toshiba Chem Corp | Resin sealed type semiconductor device and its manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3219043B2 (en) | Semiconductor device packaging method and semiconductor device | |
JP4390541B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5250524B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4899406B2 (en) | Flip chip type semiconductor device | |
JP5604876B2 (en) | Electronic device and manufacturing method thereof | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
TW200427016A (en) | Flip chip package | |
JP2013038106A (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2012009655A (en) | Semiconductor package and method of manufacturing the semiconductor package | |
KR100748558B1 (en) | Chip size package and method of fabricating the same | |
JP5353153B2 (en) | Mounting structure | |
WO2010134230A1 (en) | Semiconductor device and method for manufacturing same | |
JP2009105209A (en) | Electronic device and method of manufacturing the same | |
JP5115269B2 (en) | Semiconductor device mounting structure and electronic device using the mounting structure | |
JP2007103614A (en) | Semiconductor device and manufacturing method thereof | |
JP2005268706A (en) | Semiconductor device and multilayer board for same | |
JP2013004648A (en) | Manufacturing method of semiconductor package | |
JP2967080B1 (en) | Method of manufacturing semiconductor device package | |
JP2007227608A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2002289735A (en) | Semiconductor device | |
JP2009218621A (en) | Method of manufacturing semiconductor integrated circuit device | |
JP2007096028A (en) | Semiconductor device and its manufacturing method | |
JP5576528B2 (en) | Semiconductor device | |
JP5230580B2 (en) | Semiconductor device and mounting method thereof | |
JP5434306B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080822 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110412 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20110609 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |