JP2007088170A - Group iii-v compound semiconductor element - Google Patents
Group iii-v compound semiconductor element Download PDFInfo
- Publication number
- JP2007088170A JP2007088170A JP2005274333A JP2005274333A JP2007088170A JP 2007088170 A JP2007088170 A JP 2007088170A JP 2005274333 A JP2005274333 A JP 2005274333A JP 2005274333 A JP2005274333 A JP 2005274333A JP 2007088170 A JP2007088170 A JP 2007088170A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- strain
- semiconductor
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、III−V族化合物半導体素子に関し、詳しくは高電子移動度トランジスタやヘテロ接合バイポーラトランジスタ等および光ディスク装置や光通信システム等に好適に使用される半導体レーザや発光ダイオード等のIII−V族化合物半導体素子に関する。 The present invention relates to a III-V group compound semiconductor device, and more particularly, a III-V such as a high-electron mobility transistor, a heterojunction bipolar transistor, etc. The present invention relates to a group compound semiconductor device.
III−V族化合物半導体素子には、大きく分けて高電子移動度トランジスタやヘテロ接合バイポーラトランジスタ等の電子デバイスと半導体レーザや発光ダイオード等の光デバイスがある。これらの素子では、半導体に極性を持たせるために不純物を混入させる技術が重要である。この技術を一般的にドーピングと呼び、その不純物をドーパントと呼ぶ。上記III−V族化合物半導体素子ではドーピングによりドーパント濃度を適切に制御することによって所望の素子特性を実現している。 Group III-V compound semiconductor elements are broadly classified into electronic devices such as high electron mobility transistors and heterojunction bipolar transistors, and optical devices such as semiconductor lasers and light emitting diodes. In these elements, a technique of mixing impurities in order to give polarity to the semiconductor is important. This technique is generally called doping, and the impurity is called a dopant. In the III-V compound semiconductor device, desired device characteristics are realized by appropriately controlling the dopant concentration by doping.
例えば、高電子移動度トランジスタでは、電子を供給するためのドーパントを添加した層と高純度チャネル層から構成されている。チャネル層はドーパントをほとんど含まないため、このチャネル層を通過する電子はドーパントとほとんど衝突せず、その結果電子の移動度は高くなる。また、例えば半導体レーザでは、ドーピングにより極性を持たせたp型半導体およびn型半導体を用いて、ノンドーピング半導体層を挟み、中央部で接合させたサンドイッチ構造を持ち、これらp型半導体とn型半導体で挟まれた半導体層が発光層に対応する。この発光層を活性層と呼び、さらに、この活性層を挟む両側の層をクラッド層と呼ぶ。このクラッド層と活性層とはバンドギャップの異なる半導体材料からなり、ダブルヘテロ接合を形成する。このダブルヘテロ接合において電子とホールが結合し、光に効率良く変換され、クラッド層で光が閉じ込められてレーザ発振する。 For example, a high electron mobility transistor includes a layer to which a dopant for supplying electrons is added and a high purity channel layer. Since the channel layer contains almost no dopant, electrons passing through the channel layer hardly collide with the dopant, resulting in high electron mobility. Further, for example, a semiconductor laser has a sandwich structure in which a non-doped semiconductor layer is sandwiched between p-type semiconductors and n-type semiconductors having a polarity by doping, and is joined at the center. A semiconductor layer sandwiched between semiconductors corresponds to a light emitting layer. This light emitting layer is called an active layer, and the layers on both sides of the active layer are called clad layers. The clad layer and the active layer are made of semiconductor materials having different band gaps, and form a double heterojunction. In this double heterojunction, electrons and holes are combined and converted into light efficiently, and the light is confined in the cladding layer and laser oscillation occurs.
上述したようにIII−V族化合物半導体素子には、電子デバイスと光デバイスがあるが、以下、光デバイスの中から半導体レーザを例に挙げて説明することにする。 As described above, the III-V compound semiconductor element includes an electronic device and an optical device. Hereinafter, a semiconductor laser will be described as an example from among the optical devices.
従来の半導体レーザの技術としては、例えば、特許文献1に開示されたリッジ埋め込み型半導体レーザがある。この従来の半導体レーザの主な製造工程とその素子構造を図4(a)〜(d)に基づいて、説明する。
As a conventional semiconductor laser technology, for example, there is a ridge embedded semiconductor laser disclosed in
まず、図4(a)に示すようにn型基板301上に、n型バッファ層302を形成し、さらにその上にn型第1クラッド層303、活性層304、p型第2クラッド層305とp型コンタクト層306を順番にMOCVD(metal organic chemical vapor deposition:有機金属化学気相成長)法を用いて積層した後にこの積層体上の必要な部分にSiO2マスク307を形成する。
First, as shown in FIG. 4A, an n-
次に、図4(b)に示すように硫酸と過酸化水素水の混合水溶液であるエッチング液を用いてp型第2クラッド層305に対してエッチングを行ない、p型第2クラッド層305とp型コンタクト層306を含むメサ部308の側面を形成する。
Next, as shown in FIG. 4B, the p-type
さらに、図4(c)に示すようにMOCVD法を用いて再成長を行ない、メサ部308の側面に接するようにSiO2マスク307により選択成長させたn型GaAsからなるn型電流阻止層309を埋め込む。
Further, as shown in FIG. 4C, regrowth is performed using the MOCVD method, and an n-type
最後に、図4(d)に示すようにSiO2マスク7を除去し、この積層体の上下にp型電極310およびn型電極311を形成し、へき開することにより、チップに分割してリッジ埋め込み型半導体レーザを作製できる。
上記のような半導体レーザには様々な問題点が存在する。まず、ドーパントが熱履歴などの原因により第2クラッド層から活性層にまで拡散し、キャリアの非発光再結合中心となる結晶欠陥が形成され、素子特性が低下する。また、このドーパントが動作時の注入電流や発熱の影響により素子動作中にも容易に拡散し、その結果素子寿命が短くなる。また、p型コンタクト層は低抵抗化のために高濃度にドーピングされているが、結晶成長またはその後の製造プロセスなどにおける熱履歴や素子動作中の注入電流や発熱の影響によりドーパントがコンタクト層から拡散し、その結果コンタクト層のキャリア濃度が低下して抵抗が高くなり、電流が流れにくくなる。 There are various problems with the semiconductor laser as described above. First, the dopant diffuses from the second cladding layer to the active layer due to a thermal history or the like, and a crystal defect that becomes a non-radiative recombination center of carriers is formed, so that device characteristics are deteriorated. In addition, the dopant is easily diffused during the operation of the device due to the influence of the injection current and heat generated during the operation, and as a result, the device life is shortened. In addition, the p-type contact layer is doped at a high concentration in order to reduce the resistance. However, the dopant is removed from the contact layer due to the influence of the heat history in crystal growth or the subsequent manufacturing process, the injection current during the device operation, and the heat generation. As a result, the carrier concentration in the contact layer is lowered, the resistance is increased, and the current is difficult to flow.
以上、光デバイスである半導体レーザを例として説明したが、電子デバイスでも同様である。例えば、高電子移動度トランジスタの場合、ドーパントを添加した層からチャネル層へドーパントが拡散により進入すると、このドーパントにより電子の移動が妨げられ、高い移動度が得られなくなり、素子の特性を低下させてしまう。 The semiconductor laser that is an optical device has been described above as an example, but the same applies to an electronic device. For example, in the case of a high electron mobility transistor, if the dopant enters from the layer to which the dopant is added into the channel layer by diffusion, this dopant prevents the electron from moving, and high mobility cannot be obtained, thereby degrading the device characteristics. End up.
そこで、本発明の目的は、ドーパントの拡散を抑えることにより、素子特性の劣化を抑制し、所望の特性のIII−V族化合物半導体素子を提供することである。 Accordingly, an object of the present invention is to provide a III-V compound semiconductor device having desired characteristics by suppressing the deterioration of element characteristics by suppressing the diffusion of dopants.
本発明は、基板上に形成するIII−V族化合物半導体素子において、第1の半導体層と第1の半導体層よりも低濃度にドーピングされた、もしくはドーパントがドーピングされていない第2の半導体層との間に、歪を有する半導体層が介在している構造を有することを特徴とするIII−V族化合物半導体素子である。また、本発明は前記歪を有する半導体層は、2以上の積層体で構成されていることが望ましい。また、本発明は前記歪を有する半導体層は、異なる歪量を有する複数の層からなることが望ましい。また、本発明は前記歪を有する半導体層は、圧縮歪を有する層と引っ張り歪を有する層が交互に積層されていることが望ましい。また、本発明は前記歪を有する半導体層の歪量の絶対値が0.5%以上、10%以下であることが望ましい。また、本発明は前記歪を有する半導体層の膜厚が単分子層厚以上であり、10nm以下であることが望ましい。また、本発明は前記基板がGaAsであって、前記歪を有する半導体層がIn1-xGaxAs1-yPy(0≦x、y≦1)であることが望ましい。また、本発明は前記基板がGaAsであって、前記歪を有する半導体層が、Gaよりも原子半径の大きなIII族元素、もしくはAsよりも原子半径の大きなV族元素を含む二元化合物からなり、その層厚が単分子層以上であることが望ましい。また、本発明は前記二元化合物がInAsであることが望ましい。 The present invention relates to a group III-V compound semiconductor device formed on a substrate, the first semiconductor layer and the second semiconductor layer doped at a lower concentration than the first semiconductor layer or not doped with the dopant. A III-V group compound semiconductor device having a structure in which a semiconductor layer having strain is interposed between In the present invention, the strained semiconductor layer is preferably composed of two or more stacked bodies. In the present invention, it is desirable that the semiconductor layer having strain is composed of a plurality of layers having different strain amounts. In the present invention, it is preferable that the semiconductor layer having strain is formed by alternately stacking layers having compressive strain and layers having tensile strain. In the present invention, the absolute value of the strain amount of the semiconductor layer having strain is preferably 0.5% or more and 10% or less. In the present invention, the thickness of the strained semiconductor layer is preferably not less than a monomolecular layer thickness and not more than 10 nm. In the present invention, it is preferable that the substrate is GaAs and the semiconductor layer having the strain is In 1−x Ga x As 1−y P y (0 ≦ x, y ≦ 1). According to the present invention, the substrate is GaAs, and the semiconductor layer having the strain is made of a binary compound containing a group III element having an atomic radius larger than Ga or a group V element having an atomic radius larger than As. The layer thickness is preferably a monomolecular layer or more. In the present invention, the binary compound is preferably InAs.
本発明によるIII−V族化合物半導体素子によれば、ドーパントの拡散が抑制され、設計通りのドーピングプロファイルを形成でき、本来の素子特性を実現できる。そのため、結晶性の劣化を防ぐことができるので、半導体レーザの場合は素子寿命の長いIII−V族化合物半導体素子が得られ、高電子移動度トランジスタの場合は移動度が大きいIII−V族化合物半導体素子が得られ、また電極と低抵抗で接続するIII−V族化合物半導体素子が得られる。 According to the group III-V compound semiconductor device of the present invention, dopant diffusion is suppressed, a designed doping profile can be formed, and original device characteristics can be realized. Therefore, deterioration of crystallinity can be prevented, so that a III-V group compound semiconductor device having a long device lifetime is obtained in the case of a semiconductor laser, and a III-V group compound having a high mobility in the case of a high electron mobility transistor. A semiconductor element is obtained, and a group III-V compound semiconductor element connected to the electrode with low resistance is obtained.
<第1の半導体層>
第1の半導体層は高濃度のドーピングを行なうが、そのドーピング濃度は2×1018cm-3以上が好ましい。ドーパントを混入させた第1の半導体層は極性を有しており、それはn型半導体とp型半導体どちらでも差し支えない。また、第1の半導体層を製造するときに、熱履歴、素子動作中の注入電流、発熱の影響によって本半導体層から徐々に他の半導体層にドーパントが拡散されやすい。
<First semiconductor layer>
The first semiconductor layer is highly doped, and the doping concentration is preferably 2 × 10 18 cm −3 or more. The first semiconductor layer mixed with the dopant has polarity, and it can be either an n-type semiconductor or a p-type semiconductor. Further, when the first semiconductor layer is manufactured, the dopant is likely to be gradually diffused from the semiconductor layer to other semiconductor layers due to the influence of heat history, injected current during device operation, and heat generation.
第1の半導体層の例としては、リッジ埋め込み型半導体レーザにおいてはクラッド層、コンタクト層、電流阻止層などが挙げられる。また、一般に、第1の半導体層は第2の半導体層に用いられる半導体材料よりもバンドギャップの広い半導体材料が用いられる。 Examples of the first semiconductor layer include a cladding layer, a contact layer, and a current blocking layer in a ridge buried semiconductor laser. In general, a semiconductor material having a wider band gap than that of the semiconductor material used for the second semiconductor layer is used for the first semiconductor layer.
第1の半導体層の材料の例示としては、AlGaAs、GaInPが挙げられる。AlGaAsでは、Alの組成を変化することによって、GaInPはInの組成を変化させることで、互いにバンドギャップを変化させることが可能である。
<第2の半導体層>
第2の半導体層は、第1の半導体層に比べて低濃度のドーパントをドーピングした、若しくは全くドーピングしないことによりIII−V族化合物半導体素子において機能を有する半導体層である。前記低濃度のドーパントを意図的にドーピングしたものである必要はなく、第1の半導体層からのドーパント拡散により生じたものでもよい。
Examples of the material of the first semiconductor layer include AlGaAs and GaInP. In AlGaAs, by changing the composition of Al, GaInP can change the band gap of each other by changing the composition of In.
<Second semiconductor layer>
The second semiconductor layer is a semiconductor layer having a function in the III-V compound semiconductor element by doping with a dopant having a lower concentration than the first semiconductor layer or not doping at all. The low concentration dopant need not be intentionally doped, and may be caused by dopant diffusion from the first semiconductor layer.
第2の半導体層の例としては、リッジ埋め込み型半導体レーザにおいては活性層が挙げられ、高電子移動度トランジスタにおいてはチャネル層が挙げられる。第2の半導体層として機能を果たすためには、できるだけ他の半導体層からのドーパントが熱履歴などにより拡散していないことが望ましい。
<歪を有する半導体層>
半導体の結晶のうち格子間結合に歪みがかかった半導体層である。歪を有する半導体層は2層以上の積層体も含む概念である。一般的に歪を有する半導体層の結晶は、無歪の場合に比べて結晶の内部エネルギーが高い状態になり、このために歪がかかった格子間をドーパントが拡散によって移動しようとするとき、ドーパント原子は、無歪の場合に比べてより大きなエネルギーを持つ必要がある。つまり、歪量の大きな半導体層ほどドーパント拡散が起こりにくい。
Examples of the second semiconductor layer include an active layer in a ridge buried semiconductor laser, and a channel layer in a high electron mobility transistor. In order to function as the second semiconductor layer, it is desirable that dopants from other semiconductor layers are not diffused as much as possible due to thermal history.
<Strained semiconductor layer>
This is a semiconductor layer in which the interstitial bond is distorted in the semiconductor crystal. A semiconductor layer having strain is a concept including a laminate of two or more layers. In general, a crystal of a semiconductor layer having strain has a higher internal energy than that in the case of no strain. Therefore, when the dopant tries to move between the strained lattices by diffusion, the dopant Atoms need to have greater energy than in the unstrained case. That is, dopant diffusion is less likely to occur in a semiconductor layer having a larger strain.
≪歪量≫
歪を有する半導体層には、2元系、3元系、4元系混晶が用いられる。混晶中の組成を変動させることで目的の歪量を作ることができるからである。
≪Distortion amount≫
A binary, ternary or quaternary mixed crystal is used for the semiconductor layer having strain. This is because a desired amount of strain can be produced by changing the composition in the mixed crystal.
本発明による歪量の測定には、株式会社リガク製の薄膜構造評価用X線解析装置ATX−E2を用い、X線出力の条件は40kVおよび20mAで測定した。 For measuring the amount of strain according to the present invention, an X-ray analyzer ATX-E2 for thin film structure evaluation manufactured by Rigaku Corporation was used, and the conditions of X-ray output were measured at 40 kV and 20 mA.
また、本発明は、歪を有する半導体層の歪量の絶対値が0.5%以上、10%以下であることを特徴とするものである。このように歪を有する半導体層の歪量が0.5%以上、10%以下の歪量にすることにより、結晶の内部エネルギーを高い状態に変化させ、ドーパントが格子間を通過できないようにする。もしくは、格子位置にある原子と置換できないようにするものである。0.5%より小さくなると、ドーパント拡散の防止効果が不十分になり、ドーパント拡散によって結晶性を劣化させる。また、10%を超えると、ミスフィット転位を発生させることなく、平坦な結晶を単分子層以上形成することが困難となり、半導体層の結晶性を劣化させる。したがって、歪を有する半導体層の歪量を0.5%以上、10%以下にすることにより、ドーパントの拡散を防ぎ、結晶性の劣化を防ぐことができるため、III−V族化合物半導体素子の本来の特性を実現することができる。 In addition, the present invention is characterized in that the absolute value of the strain amount of the semiconductor layer having strain is 0.5% or more and 10% or less. Thus, by setting the strain amount of the semiconductor layer having strain to a strain amount of 0.5% or more and 10% or less, the internal energy of the crystal is changed to a high state so that the dopant cannot pass between the lattices. . Alternatively, it cannot be substituted for atoms at lattice positions. When it is less than 0.5%, the effect of preventing dopant diffusion becomes insufficient, and crystallinity is deteriorated by dopant diffusion. On the other hand, if it exceeds 10%, it becomes difficult to form a flat crystal or more without causing misfit dislocations, and the crystallinity of the semiconductor layer is deteriorated. Therefore, by setting the strain amount of the semiconductor layer having strain to 0.5% or more and 10% or less, it is possible to prevent the diffusion of the dopant and the deterioration of the crystallinity. The original characteristics can be realized.
歪を有する半導体層の材料がInGaAsのときは、Inを少し加えることでGaAsコンタクト層と同じくらいのバンドギャップを保ちつつ、歪を発生させ、コンタクト層からのドーパントの拡散を防ぐことができる。例えばIn0.3Ga0.7Asを使用した場合、歪量を約2%まで高くできる。なお、このとき5nmを超えて結晶成長を行なうと、ミスフィット転位が発生し、素子としては使用できない結晶になる。 When the material of the semiconductor layer having strain is InGaAs, by adding a little In, strain can be generated while maintaining the same band gap as that of the GaAs contact layer, and diffusion of dopant from the contact layer can be prevented. For example, when In 0.3 Ga 0.7 As is used, the strain amount can be increased to about 2%. At this time, if the crystal growth exceeds 5 nm, misfit dislocation occurs, resulting in a crystal that cannot be used as an element.
また、InGaxAsPy混晶(x>0.9、y>0.53)とすると、歪量は符号も含めて−2%(厚さ5nmにおける歪量)まで絶対値を大きくすることが可能であり、さらに拡散抑制の効果を高めることができる。 If the InGa x AsP y mixed crystal (x> 0.9, y> 0.53) is used, the absolute value of the strain amount may be increased to −2% (the strain amount at a thickness of 5 nm) including the sign. It is possible and the effect of suppressing diffusion can be further enhanced.
また、In0.37Ga0.63As0.101P0.899の組成の場合、歪量の絶対値0.5%である歪が形成される。 In the case of the composition of In 0.37 Ga 0.63 As 0.101 P 0.899 , a strain having an absolute value of the strain amount of 0.5% is formed.
またさらに、歪を有する半導体層にInAsを用いてもよい。InAsの単分子層を用いた場合、InAsは高い歪量(約7%)を有するので、単原子層でもドーパントの拡散を効果的に防止することができる。また、このInAs単原子層を複数枚無歪層と組み合わせた構造にしても良い。この場合、臨界膜厚を超えてドーパントの拡散防止層を形成できるため、より拡散防止の効果は高まる。つまり、二元化合物であるInAsを単分子層形成しているので、結晶内に高い局所歪を有するInからなる原子層が形成されているため、ドーパント原子がInAs層を通過する際には、必ずこのIn原子による高い局所歪の影響を受ける。そのため、例えばInGaAsなどの混晶により歪層が形成され、局所歪が結晶中に離散的に形成される場合よりも、より薄い膜厚で、より効果的にドーパントの拡散を抑制することが可能となる。この際、InAsの他、InSbやGaSbやAlSbなどを用いても同様の効果を得ることができる。 Furthermore, InAs may be used for the semiconductor layer having strain. When an InAs monomolecular layer is used, InAs has a high strain (about 7%), dopant diffusion can be effectively prevented even in a monoatomic layer. Further, the InAs monoatomic layer may be combined with a plurality of unstrained layers. In this case, since the diffusion preventing layer of the dopant can be formed exceeding the critical film thickness, the effect of preventing diffusion is further enhanced. In other words, since the binary compound InAs is formed as a monomolecular layer, an atomic layer made of In having a high local strain is formed in the crystal. Therefore, when the dopant atoms pass through the InAs layer, Be sure to be affected by the high local strain caused by this In atom. Therefore, for example, a strained layer is formed by a mixed crystal such as InGaAs, and the diffusion of dopant can be suppressed more effectively with a thinner film thickness than when local strain is discretely formed in the crystal. It becomes. In this case, the same effect can be obtained by using InSb, GaSb, AlSb or the like in addition to InAs.
≪歪を有する半導体層の厚さ≫
歪を有する半導体層の層厚が単分子層厚以上であり、10nm以下であることが望ましい。歪を有する半導体層の膜厚が単分子層厚より薄くなると、ドーパントの拡散を防止することが不十分になり、素子特性や信頼性が劣化し、また10nmより厚くなると、臨界膜厚を超え、結晶性が低下し、素子の特性を劣化させてしまうからである。
≪Thickness of strained semiconductor layer≫
The layer thickness of the strained semiconductor layer is preferably not less than the monomolecular layer thickness and not more than 10 nm. If the thickness of the strained semiconductor layer becomes thinner than the monomolecular layer thickness, it will be insufficient to prevent dopant diffusion, and device characteristics and reliability will deteriorate, and if it becomes thicker than 10 nm, it will exceed the critical thickness. This is because the crystallinity is lowered and the characteristics of the element are deteriorated.
歪量の小さな半導体層は、層厚を大きくしても後述するミスフィット転移を起こしにくい。また、単層の歪量の絶対値0.5%以上で5nm程度以上の層厚があれば拡散防止効果を有する。該絶対値0.5%のときの臨界膜厚は10nmが好ましい。また、該絶対値が10%のとき、臨界膜厚は2nmが好ましい。 A semiconductor layer with a small amount of strain is unlikely to cause misfit transition, which will be described later, even if the layer thickness is increased. In addition, if the absolute value of the strain amount of a single layer is 0.5% or more and a layer thickness is about 5 nm or more, it has a diffusion preventing effect. The critical film thickness when the absolute value is 0.5% is preferably 10 nm. When the absolute value is 10%, the critical film thickness is preferably 2 nm.
≪半導体層を2以上積層した積層体≫
歪を有する半導体層を積層体とした場合、単層のときよりも拡散抑制のさらに大きな効果が得られる。例えば、A%の歪量の歪を有する半導体層を積層体にする場合には、A%の歪量の歪を有する半導体層を形成し、その上に歪を有しない半導体層を積層し、さらにその上にA%の歪を有する半導体層を積層する。
≪Laminated body in which two or more semiconductor layers are laminated≫
When a semiconductor layer having strain is formed into a stacked body, a greater effect of suppressing diffusion can be obtained than in the case of a single layer. For example, when a semiconductor layer having a strain of A% strain is formed into a laminate, a semiconductor layer having a strain of A% strain is formed, and a semiconductor layer having no strain is stacked thereon, Further, a semiconductor layer having A% strain is stacked thereon.
また、異なる歪量の半導体層を複数積層することにより、様々な層厚を有する積層体を形成することは効率的に拡散防止機能を有することになる。つまり、高い歪量による拡散防止効果と大きな層厚による拡散防止効果の2つが同時に発揮され、より効率的にドーパントの拡散を防止できる。これは圧縮歪を有する層のみの組み合わせでも、引張歪を有する層のみの組み合わせでも差し支えない。このとき積層体の歪量の絶対値は0.5〜4%と5〜7%の組み合わせを選択するのが望ましい。 In addition, by stacking a plurality of semiconductor layers having different strain amounts, forming a stacked body having various layer thicknesses effectively has a diffusion preventing function. That is, two effects of a diffusion prevention effect due to a high strain amount and a diffusion prevention effect due to a large layer thickness are simultaneously exhibited, and the diffusion of the dopant can be prevented more efficiently. This may be a combination of only layers having compressive strain or a combination of only layers having tensile strain. At this time, it is desirable to select a combination of 0.5 to 4% and 5 to 7% of the absolute value of the strain amount of the laminate.
また、圧縮歪と引張歪を有する層を交互に積層することでより、全体としては歪が補償され、理論上の限界膜厚を超える範囲まで層厚を厚くすることが可能であるという効果を得ることもできる。交互に積層することで組成を調節することにより、歪の種類を圧縮と引張とを作り出して両者を積層することでドーパントの拡散を防ぐことができる。なお、ここでは圧縮歪の層と引張歪の層を2周期もしくはそれ以上積層することが望ましい。 In addition, by alternately laminating layers having compressive strain and tensile strain, the strain is compensated as a whole, and the layer thickness can be increased to a range exceeding the theoretical limit film thickness. It can also be obtained. By adjusting the composition by alternately laminating, it is possible to prevent the diffusion of the dopant by creating compression and tension as the strain types and laminating them. Here, it is desirable to laminate two layers or more of a compressive strain layer and a tensile strain layer.
さらに、歪量の異なる組み合わせの層、例えば、B%の歪量の圧縮歪を有する半導体層と、C%の歪量の圧縮歪を有する半導体層を1単位として数周期形成してもよい(B>C)。高い歪量による拡散防止の効果と、歪量は少ないが膜厚が大きいことによる拡散防止の効果とが合わさって、高い効果を発揮する利点がある。 Furthermore, a combination of layers having different strain amounts, for example, a semiconductor layer having a compressive strain of B% strain and a semiconductor layer having a compressive strain of C% strain may be formed in several cycles as one unit ( B> C). The effect of preventing diffusion due to a high strain amount and the effect of preventing diffusion due to a large film thickness with a small strain amount are combined to provide an advantage of exhibiting a high effect.
≪歪を有する半導体層のバンドギャップ≫
歪を有する半導体層のバンドギャップは、第2の半導体層、即ち活性層のバンドギャップよりも大きいことが望ましい。さらに第1の半導体層と同程度にバンドギャップが大きいことが望ましい。これは例えば、半導体レーザにおいて歪を有する半導体層によってドーパントの拡散抑制されている第2の半導体層が活性層である場合に、活性層からの発光を吸収するのを防ぐためである。
≪Band gap of strained semiconductor layer≫
The band gap of the strained semiconductor layer is preferably larger than the band gap of the second semiconductor layer, that is, the active layer. Furthermore, it is desirable that the band gap is as large as that of the first semiconductor layer. This is for example to prevent absorption of light emitted from the active layer when the second semiconductor layer whose dopant is suppressed by the semiconductor layer having distortion in the semiconductor laser is the active layer.
歪を有する半導体層が、InGaAsP混晶の場合、直接遷移を満たすバンドギャップを考慮すると、下限は約0.36eVから上限は約2eVまでの選択の幅がある。このようにInGaAsP材料を使用するとバンドギャップの選択の幅が広く、隣接する半導体層とのバンドギャップを調整しやすい利点がある。 When the strained semiconductor layer is an InGaAsP mixed crystal, there is a range of selection from a lower limit of about 0.36 eV to an upper limit of about 2 eV in consideration of a band gap that satisfies direct transition. As described above, when the InGaAsP material is used, there is an advantage that the selection range of the band gap is wide and the band gap between the adjacent semiconductor layers can be easily adjusted.
≪半導体基板と歪を有する半導体層との関係≫
半導体素子の基板にGaAsを用いる場合には歪を有する半導体層がIn1-xGaxAs1-yPy(0≦x、y≦1)であることが望ましい。ある一定のバンドギャップを保ちつつ、組成を調節することによって所望の歪量に調節することができるという利点があるからである。
≪Relationship between semiconductor substrate and strained semiconductor layer≫
In the case where GaAs is used for the substrate of the semiconductor element, it is desirable that the semiconductor layer having strain is In 1-x Ga x As 1-y P y (0 ≦ x, y ≦ 1). This is because there is an advantage that a desired strain amount can be adjusted by adjusting the composition while maintaining a certain band gap.
また、半導体素子の基板にGaAsを用いる場合には歪を有する半導体層がGaよりも原子半径の大きなIII族元素、もしくはAsよりも原子半径の大きなV族元素を含む二元化合物からなると望ましい。単分子層であったとしても高い拡散抑制効果があるからである。上記の理由から、前記二元化合物がInAsであるとさらに望ましい。
<第1の半導体層、第2の半導体層、歪を有する半導体層を有する半導体素子の構造>
第1の半導体層と第2の半導体層の間に歪を有する半導体層が介在しているサンドイッチ状態を形成しており、第1の半導体層のドーパントが第2の半導体層に拡散するのを防止している。III−V族化合物半導体素子のどの部分にこの構造があってもかまわない。
When GaAs is used for the substrate of the semiconductor element, it is desirable that the semiconductor layer having strain is made of a binary compound containing a group III element having an atomic radius larger than Ga or a group V element having an atomic radius larger than As. This is because even if it is a monomolecular layer, it has a high diffusion suppressing effect. For the above reason, it is more desirable that the binary compound is InAs.
<Structure of Semiconductor Element Having First Semiconductor Layer, Second Semiconductor Layer, and Strained Semiconductor Layer>
A sandwich state is formed in which a semiconductor layer having a strain is interposed between the first semiconductor layer and the second semiconductor layer, and the dopant of the first semiconductor layer is diffused into the second semiconductor layer. It is preventing. Any part of the III-V compound semiconductor element may have this structure.
III−V族化合物半導体素子として、高電子移動度トランジスタやヘテロ接合バイポーラトランジスタ層の電子デバイスと半導体レーザやダイオード等の光デバイスがある。 As the III-V compound semiconductor element, there are an electronic device of a high electron mobility transistor or a heterojunction bipolar transistor layer and an optical device such as a semiconductor laser or a diode.
また、半導体レーザにおいて、第2の半導体層を活性層とし、第1の半導体層をクラッド層とした場合、それらの間にさらにノンドーピング光ガイド層を設け、その光ガイド層とクラッド層の間に歪を有する半導体層を設けてもよい。これにより、ドーパントがガイド層内に拡散した場合、ドーパントによって形成される欠陥がガイド層に分布した光の再結合中心となることで素子の特性を劣化させることを防ぐ効果がある。
<製造方法形態1>
本発明のリッジ埋め込み型半導体レーザの断面図は図1に示し、その製造過程を図2に示す。以下、図2に基づいて本発明を説明する。
Further, in the semiconductor laser, when the second semiconductor layer is an active layer and the first semiconductor layer is a cladding layer, a non-doping light guide layer is further provided between them, and between the light guide layer and the cladding layer. A semiconductor layer having strain may be provided. As a result, when the dopant diffuses into the guide layer, there is an effect of preventing deterioration of the characteristics of the device due to a defect formed by the dopant becoming a recombination center of light distributed in the guide layer.
<
A cross-sectional view of the ridge embedded semiconductor laser of the present invention is shown in FIG. 1, and its manufacturing process is shown in FIG. Hereinafter, the present invention will be described with reference to FIG.
まず、図2(a)に示すようにn型基板101上に、n型バッファ層102を成長し、さらにその上にn型第1クラッド層103、活性層104、歪を有する半導体層105、p型第2クラッド層106を積層した。そしてp型コンタクト層107を順番に積層した後、この積層体上の必要な部分にSiO2マスク108を形成する。
First, as shown in FIG. 2A, an n-
次に、図2(b)に示すようにエッチング液を用いてp型第2クラッド層106の厚さhの部分だけ残すようにエッチングを行ない、p型第2クラッド層106とp型コンタクト層107を含むメサ部109の側面を形成する。
Next, as shown in FIG. 2B, etching is performed so as to leave only the portion of the thickness h of the p-type
さらに、図2(c)に示すようにMOCVD法を用いて再成長を行ない、メサ部109の側面に接するようにSiO2マスク108により選択成長させたn型電流阻止層110を埋め込む。
Further, as shown in FIG. 2C, regrowth is performed using the MOCVD method, and the n-type
最後に、図2(d)に示すようにSiO2マスク108を除去し、p型電極111を形成する。一方、n型基板101の裏面側には、n型電極112を形成する。それから、この積層体をへき開することにより、チップに分割してリッジ埋め込み型半導体レーザを作製できる。
Finally, as shown in FIG. 2D, the SiO 2 mask 108 is removed, and a p-
本製造方法によってドーパントの不必要な拡散が抑制され、良質の結晶性が確保できるため、良好な特性と高い信頼性を有するIII−V族化合物半導体素子を得ることが可能となる。
<製造方法形態2>
本発明のリッジ埋め込み型半導体の製造過程を図3に示す。以下、図3に基づいて本発明を説明する。
By this manufacturing method, unnecessary diffusion of the dopant is suppressed and high-quality crystallinity can be ensured, so that a III-V group compound semiconductor device having good characteristics and high reliability can be obtained.
<Manufacturing method form 2>
The manufacturing process of the ridge embedded semiconductor according to the present invention is shown in FIG. Hereinafter, the present invention will be described with reference to FIG.
まず、図3(a)に示すようにn型基板201上に、n型バッファ層202を成長し、さらにその上にn型第1クラッド層203、活性層204、p型第2クラッド層205と歪を有する半導体層206とp型コンタクト層207を順番に積層した後、この積層体上の必要な部分にSiO2マスク208を形成する。
First, as shown in FIG. 3A, an n-
次に、図3(b)に示すようにエッチング液を用いてp型第2クラッド層205の厚さhの部分を0.3μmだけ残すようにエッチングを行ない、p型第2クラッド層205と歪を有する半導体層206とp型コンタクト層207を含むメサ部209の側面を形成する。
Next, as shown in FIG. 3B, etching is performed using an etching solution so as to leave a portion of the thickness h of the p-type second cladding layer 205 by 0.3 μm. Side surfaces of the mesa portion 209 including the
さらに、図3(c)に示すようにMOCVD法を用いて再成長を行ない、メサ部209の側面に接するようにSiO2マスク208(厚さ0.3μm)により選択成長させたn型電流阻止層210を埋め込む。
Further, as shown in FIG. 3C, regrowth is performed using the MOCVD method, and n-type current blocking selectively grown by the SiO 2 mask 208 (thickness 0.3 μm) so as to be in contact with the side surface of the mesa portion 209.
最後に、図3(d)に示すようにSiO2マスク208を除去し、蒸着により被着し、これを、フォトリソグラフィーおよびエッチングによりパターニングして、p型電極211を形成する。一方、n型基板201の裏面側には、n型電極212を形成する。それから、この積層体をへき開することにより、チップに分割してリッジ埋め込み型半導体レーザを作製できる。
Finally, as shown in FIG. 3D, the SiO 2 mask 208 is removed and deposited by vapor deposition, and this is patterned by photolithography and etching to form the p-
このように上述の半導体レーザの構成および製造方法では、歪を有する半導体層206が、p型コンタクト層207からp型第2クラッド層205へ拡散してくるドーパントを通過させず、p型コンタクト層207のキャリア濃度を低下させない。そのため、設計通りのドーピングプロファイルを形成でき、p型コンタクト層207の低抵抗化を維持することができ、素子の本来の閾値電流を実現できる。
Thus, in the above-described configuration and manufacturing method of the semiconductor laser, the
上記各製造方法によって、設計通りのドーピングプロファイルを形成できる。なお、各製造方法において、n型、p型半導体を各自入れ替えて実施することも可能である。 A doping profile as designed can be formed by the above manufacturing methods. In each manufacturing method, n-type and p-type semiconductors can be interchanged.
(実施例1)
本発明のリッジ埋め込み型半導体レーザの断面図は図1に示し、その製造過程を図2に示す。以下、図1および図2を例にして本発明を説明する。
Example 1
A cross-sectional view of the ridge embedded semiconductor laser of the present invention is shown in FIG. 1, and its manufacturing process is shown in FIG. Hereinafter, the present invention will be described with reference to FIG. 1 and FIG.
なお、結晶成長はMOCVD法を用いて行ない、その成長条件は、成長温度が750℃、成長圧力は76Torr、V/III(V族元素とIII族元素との供給量の比)=120とした。また、III族原料としてTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、V族原料としてAsH3(アルシン)、n型、p型ドーパント原料としてSiH4(シラン)、DEZn(ジエチルジンク)を用いた。キャリアガスはH2(水素)を用いた。 The crystal growth is performed using the MOCVD method, and the growth conditions are a growth temperature of 750 ° C., a growth pressure of 76 Torr, and V / III (ratio of supply amounts of Group V elements to Group III elements) = 120. . Also, TMG (trimethylgallium) and TMA (trimethylaluminum) were used as group III materials, AsH 3 (arsine) was used as group V materials, SiH 4 (silane) and DEZn (diethyl zinc) were used as n-type and p-type dopant materials. . The carrier gas used was H 2 (hydrogen).
まず、図2(a)に示すようにGaAsからなるn型基板101(Siキャリア濃度2×1018cm-3)上に、Al0.5Ga0.5Asのn型バッファ層102(厚さ0.5μm、Siキャリア濃度1.5×1018cm-3)を成長し、さらにその上にAl0.4Ga0.6Asのn型第1クラッド層103(厚さ0.9μm、Siキャリア濃度8×1017cm-3)、第2の半導体層としてAl0.1Ga0.9As(厚さ0.2μm)の活性層104、In0.1Ga0.9As0.47P0.53の歪を有する半導体層105(厚さ5nm、歪量−1.17%)、第1の半導体層としてAl0.4Ga0.6Asのp型第2クラッド層106(厚さ0.6μm、Znキャリア濃度2×1018cm-3)を積層した。そしてGaAsのp型コンタクト層107(厚さ0.3μm、Znキャリア濃度5×1018cm-3)を順番に積層した後、この積層体上の必要な部分にSiO2マスク108(厚さ0.3μm)を形成した。
First, as shown in FIG. 2A, an Al 0.5 Ga 0.5 As n-type buffer layer 102 (thickness 0.5 μm) is formed on an n-type substrate 101 (Si carrier concentration 2 × 10 18 cm −3 ) made of GaAs. , Si carrier concentration 1.5 × 10 18 cm −3 ), and Al 0.4 Ga 0.6 As n-type first cladding layer 103 (thickness 0.9 μm, Si carrier concentration 8 × 10 17 cm) -3 ), an
次に、図2(b)に示すように硫酸と過酸化水素水の混合水溶液であるエッチング液を用いて第2クラッド層106の厚さhの部分を0.3μmだけ残すようにエッチングを行ない、第2クラッド層106とp型GaAsコンタクト層107を含むメサ部109の側面を形成した。
Next, as shown in FIG. 2B, etching is performed using an etching solution that is a mixed aqueous solution of sulfuric acid and hydrogen peroxide so as to leave a portion of the thickness h of the
さらに、図2(c)に示すようにMOCVD法を用いて再成長を行ない、メサ部109の側面に接するようにSiO2マスク108により選択成長させたGaAsからなるn型電流阻止層110(厚さ0.6μm、キャリア濃度1.5×1018cm-3)を埋め込んだ。
Further, as shown in FIG. 2C, regrowth is performed using the MOCVD method, and an n-type current blocking layer 110 (thickness) made of GaAs selectively grown by the SiO 2 mask 108 so as to be in contact with the side surface of the
最後に、図2(d)に示すようにSiO2マスク108を除去し、この積層体の上に厚さ100nm程度のチタン(Ti)、厚さ50nm程度の白金(Pt)および厚さ400nm程度の金(Au)を順次、蒸着により被着し、これを、フォトリソグラフィーおよびエッチングによりパターニングして、Ti/Pt/Auからなるp型電極111を形成した。一方、GaAs基板の裏面側には、厚さ100nm程度の金−ゲルマニウム合金(Au−Ge)、厚さ15nm程度のニッケル(Ni)および厚さ300nm程度の金(Au)を順次蒸着し、Au−Ge/Ni/Auからなるn型電極112を形成した。それから、この積層体をへき開することにより、チップに分割してリッジ埋め込み型半導体レーザを作製できた。
Finally, as shown in FIG. 2D, the SiO 2 mask 108 is removed, and titanium (Ti) having a thickness of about 100 nm, platinum (Pt) having a thickness of about 50 nm, and a thickness of about 400 nm are formed on the stacked body. The gold (Au) was sequentially deposited by vapor deposition, and this was patterned by photolithography and etching to form a p-
ここでは歪を有する半導体層のバンドギャップを約1.92eVとしたが、これはp型第2クラッド層106のバンドギャップ1.92eVと同じであり、活性層104のバンドギャップよりも大きい。本発明はこのバンドギャップ1.92eVに限定されるものではない。
Here, the band gap of the strained semiconductor layer is set to about 1.92 eV, which is the same as the band gap of the p-type
(実施例2)
本発明によるリッジ埋め込み型半導体レーザの製造過程を図3に示す。以下、図3を例にして本発明を説明する。
(Example 2)
A manufacturing process of the ridge buried type semiconductor laser according to the present invention is shown in FIG. Hereinafter, the present invention will be described with reference to FIG.
まず、図3(a)に示すようにGaAsからなるn型基板201上(Siキャリア濃度2×1018cm-3)に、Al0.5Ga0.5Asのn型バッファ層202(厚さ0.5μm、Siキャリア濃度1.5×1018cm-3)を成長し、さらにその上にAl0.4Ga0.6Asのn型第1クラッド層203(厚さ0.9μm、Siキャリア濃度8×1017cm-3)、Al0.1Ga0.9Asの活性層204(厚さ0.2μm)、第2の半導体層としてAl0.4Ga0.6Asのp型第2クラッド層205(厚さ0.6μm、Znキャリア濃度2×1018cm-3)とIn0.08Ga0.92Asの歪を有する半導体層206(厚さ5nm、歪量+0.5%)と第1の半導体層としてGaAsからなるp型コンタクト層207(厚さ0.3μm、Znキャリア濃度5×1018cm-3)を順番に積層した後、この積層体上の必要な部分にSiO2マスク208を形成した。
First, as shown in FIG. 3 (a), an Al 0.5 Ga 0.5 As n-type buffer layer 202 (thickness 0.5 μm) is formed on an n-
次に、図3(b)に示すように硫酸と過酸化水素水の混合水溶液であるエッチング液を用いて第2クラッド層205の厚さhの部分0.3μmだけ残すようにエッチングを行ない、第2クラッド層205と歪を有する半導体層206とGaAsからなるp型コンタクト層207を含むメサ部209の側面を形成した。
Next, as shown in FIG. 3B, etching is performed using an etching solution that is a mixed aqueous solution of sulfuric acid and hydrogen peroxide so as to leave only a portion 0.3 μm in thickness h of the second cladding layer 205, Side surfaces of the mesa portion 209 including the second cladding layer 205, the
さらに、図3(c)に示すようにMOCVD法を用いて再成長を行ない、メサ部209の側面に接するようにSiO2マスク208(厚さ0.3μm)により選択成長させたGaAsからなるn型電流阻止層210(厚さ0.6μm、キャリア濃度1.5×1018cm-3)を埋め込んだ。 Further, as shown in FIG. 3C, regrowth is performed using the MOCVD method, and n is made of GaAs selectively grown by the SiO 2 mask 208 (thickness 0.3 μm) so as to be in contact with the side surface of the mesa portion 209. A type current blocking layer 210 (thickness 0.6 μm, carrier concentration 1.5 × 10 18 cm −3 ) was embedded.
最後に、図3(d)に示すようにSiO2マスク208を除去し、この積層体の上に厚さ100nm程度のチタン(Ti)、厚さ50nm程度の白金(Pt)および厚さ400nm程度の金(Au)を順次、蒸着により被着し、これを、フォトリソグラフィーおよびエッチングによりパターニングして、Ti/Pt/Auからなるp型電極211を形成した。一方、この積層体の下、つまりGaAs基板201の裏面側には、厚さ100nm程度の金−ゲルマニウム合金(Au−Ge)、厚さ15nm程度のニッケル(Ni)および厚さ300nm程度の金(Au)を順次蒸着し、Au−Ge/Ni/Auからなるn型電極212を形成した。それから、この積層体をへき開することにより、チップに分割してリッジ埋め込み型半導体レーザを作製できた。
Finally, as shown in FIG. 3 (d), the SiO 2 mask 208 is removed, and titanium (Ti) with a thickness of about 100 nm, platinum (Pt) with a thickness of about 50 nm, and a thickness of about 400 nm are formed on the stacked body. Gold (Au) was sequentially deposited by vapor deposition, and this was patterned by photolithography and etching to form a p-
(実施例3)
歪を有する半導体層105を複数積層する以外は実施例1と同様に実施した。活性層104側からIn0.1Ga0.9As0.47P0.53からなる歪を有する半導体層105(厚さ5nm、歪量−1.17%)、Al0.4Ga0.6As(厚さ1nm)、歪を有するIn0.1Ga0.9As0.47P0.53半導体層105(厚さ5nm、歪量−1.17%)と繰り返し形成した。結果として、さらに大きな拡散防止効果が得られた。
(Example 3)
The same operation as in Example 1 was performed except that a plurality of
(実施例4)
活性層とクラッド層の間にさらにノンドーピング光ガイド層を設け、その光ガイド層とクラッド層の間に歪を有する半導体層を設ける以外は実施例1と同様に実施した。これにより、ドーパントがガイド層内に拡散した場合、ドーパントによって形成される欠陥がガイド層に分布した光の再結合中心となることで素子の特性を劣化させることを防ぐ効果が見られた。
Example 4
The same procedure as in Example 1 was performed except that a non-doping light guide layer was further provided between the active layer and the clad layer, and a semiconductor layer having strain was provided between the light guide layer and the clad layer. Thereby, when the dopant diffused into the guide layer, an effect of preventing the deterioration of the characteristics of the device due to the defect formed by the dopant becoming the recombination center of the light distributed in the guide layer was observed.
(実施例5)
歪を有する半導体層206にIn0.1Ga0.9As0.47P0.53材料を用いる以外は実施例2と同様に実施した。引っ張り歪を有する半導体層In0.37Ga0.63As0.101P0.899(厚さ5nm、歪量−0.5%)と圧縮歪を有する半導体層In0.27Ga0.73As0.59P0.41(厚さ5nm、歪量+0.5%)とを順次2周期成長した構造にを形成した。組成を調節することにより、歪の種類を圧縮と引っ張りを作り出して両者を積層することでドーパントの拡散を防いだ。
(Example 5)
The same operation as in Example 2 was performed except that an In 0.1 Ga 0.9 As 0.47 P 0.53 material was used for the
(実施例6)
歪を有する層206をIn0.08Ga0.92As半導体層(厚さ3nm、歪量+0.5%)と、In0.08Ga0.92As半導体層(厚さ1nm、歪量+1.4%)を単位として数周期形成した他は実施例2と同様に実施した。高い歪量による拡散防止の効果と、歪量は少ないが膜厚が大きいことによる拡散防止の効果とが合わさって、高い効果を発揮した。
(Example 6)
The number of
(実施例7)
歪を有する半導体層206にInAsを用いる以外には実施例2と同様に実施した。InAsの単分子層を用いた場合、InAsは高い歪量(約7%)を有するので、単原子層でもドーパントの拡散を効果的に防止した。
(Example 7)
The same operation as in Example 2 was performed except that InAs was used for the
(実施例8)
実施例7のInAs単分子層を複数枚無歪層と組み合わせた構造にした以外は実施例2と同様に実施した。実施例7よりもさらにドーパントの拡散を効果的に防止した。
(Example 8)
The same operation as in Example 2 was performed except that the InAs monomolecular layer of Example 7 was combined with a plurality of unstrained layers. The dopant was effectively prevented from diffusing more than in Example 7.
なお、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed this time are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明におけるIII−V族化合物半導体素子は、歪を有する半導体層が、第1の半導体層から第2の半導体層へ拡散してくるドーパントを通過させない。そのため、設計通りのドーピングプロファイルを形成でき、III−V族化合物半導体素子の本来の素子特性を実現できる。 In the III-V group compound semiconductor device of the present invention, the semiconductor layer having strain does not allow the dopant that diffuses from the first semiconductor layer to the second semiconductor layer to pass therethrough. Therefore, a doping profile as designed can be formed, and the original device characteristics of the III-V compound semiconductor device can be realized.
101,201,301 n型基板、102,202,302 n型バッファ層、103,203,303 n型第1クラッド層、104,204,304 活性層、105,206 歪を有する半導体層、106,205,305 p型第2クラッド層、107,207,306 p型コンタクト層、108,208,307 SiO2マスク、109,209,308 メサ部、110,210,309 n型電流阻止層、111,211,310 p型電極、112,212,311 n型電極。 101, 201, 301 n-type substrate, 102, 202, 302 n-type buffer layer, 103, 203, 303 n-type first cladding layer, 104, 204, 304 active layer, 105, 206 strained semiconductor layer, 106, 205,305 p-type second cladding layer, 107,207,306 p-type contact layer, 108,208,307 SiO 2 mask, 109,209,308 mesa, 110,210,309 n-type current blocking layer, 111, 211,310 p-type electrode, 112,212,311 n-type electrode.
Claims (9)
第1の半導体層と
第1の半導体層よりも低濃度にドーピングされた、もしくはドーパントがドーピングされていない第2の半導体層との間に、歪を有する半導体層が介在している構造を有することを特徴とするIII−V族化合物半導体素子。 In a compound semiconductor element formed on a substrate,
It has a structure in which a semiconductor layer having a strain is interposed between the first semiconductor layer and the second semiconductor layer doped at a lower concentration than the first semiconductor layer or not doped with the dopant. A III-V compound semiconductor device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274333A JP2007088170A (en) | 2005-09-21 | 2005-09-21 | Group iii-v compound semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274333A JP2007088170A (en) | 2005-09-21 | 2005-09-21 | Group iii-v compound semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007088170A true JP2007088170A (en) | 2007-04-05 |
Family
ID=37974863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005274333A Withdrawn JP2007088170A (en) | 2005-09-21 | 2005-09-21 | Group iii-v compound semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007088170A (en) |
-
2005
- 2005-09-21 JP JP2005274333A patent/JP2007088170A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4246242B2 (en) | Semiconductor light emitting device | |
JP3656456B2 (en) | Nitride semiconductor device | |
JP5125513B2 (en) | Nitride semiconductor device | |
US6841409B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
US7417258B2 (en) | Semiconductor light-emitting device, and a method of manufacture of a semiconductor device | |
US6855959B2 (en) | Nitride based semiconductor photo-luminescent device | |
US7842532B2 (en) | Nitride semiconductor device and method for manufacturing the same | |
US20070008998A1 (en) | Semiconductor light emitting device | |
WO2006013698A1 (en) | Nitride semiconductor device and method for fabricating same | |
JP3839799B2 (en) | Semiconductor light emitting device | |
US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
JP2006108585A (en) | Group iii nitride compound semiconductor light emitting element | |
US6462354B1 (en) | Semiconductor device and semiconductor light emitting device | |
JP2010021576A (en) | Method of manufacturing semiconductor device | |
JP4865186B2 (en) | III-V group compound semiconductor device and manufacturing method thereof | |
JP5334501B2 (en) | Nitride semiconductor device | |
JP4261592B2 (en) | Nitride semiconductor light emitting device | |
US6084251A (en) | Semiconductor light emitting device with carrier diffusion suppressing layer | |
JP2009038408A (en) | Semiconductor light emitting element | |
US20080137702A1 (en) | Buried semiconductor laser and method for manufacturing the same | |
JP2003086841A (en) | Method of manufacturing nitride semiconductor element | |
JP2007088170A (en) | Group iii-v compound semiconductor element | |
JP2008108856A (en) | Compound semiconductor element, and its manufacturing method | |
JP3723129B2 (en) | Semiconductor laser device | |
JP5182104B2 (en) | Nitride semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |