JP2007087264A - プロセッサ、コンパイラ装置及びプログラム - Google Patents
プロセッサ、コンパイラ装置及びプログラム Download PDFInfo
- Publication number
- JP2007087264A JP2007087264A JP2005277593A JP2005277593A JP2007087264A JP 2007087264 A JP2007087264 A JP 2007087264A JP 2005277593 A JP2005277593 A JP 2005277593A JP 2005277593 A JP2005277593 A JP 2005277593A JP 2007087264 A JP2007087264 A JP 2007087264A
- Authority
- JP
- Japan
- Prior art keywords
- information
- execution
- intermediate data
- execution calculation
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
【解決手段】 プロセッサは、実行計算部と、中間データ記憶部と、各実行計算部間及び
各実行計算部と中間データ記憶部間の結線情報を保持する制御部とを備えており、実行計算部での処理内容を規定する複数の演算情報と、演算情報間での中間データの入出力関係を規定する接続情報とを含む実行可能プログラムを、実行計算部の数、結線情報及び接続情報に基づき1回以上のステージに分割して実行する。このとき、制御部は、実行されない演算情報との中間データを、中間データ記憶部から取得又は中間データ記憶部に保存するように、実行計算部及び中間データ記憶部に制御情報を出力する。
【選択図】 図6
Description
入力及び出力のためのポートを1つ以上有する、1つ以上の実行計算手段を備え、それぞれが1つの実行計算手段での処理内容を規定する複数の演算情報と、演算情報間での中間データの入出力関係を規定する接続情報とを含む実行可能プログラムを、1回以上のステージに分割して実行するプロセッサであって、中間データ記憶手段と、各実行計算手段について、各ポートが接続可能な中間データ記憶手段及び/又は他の実行計算手段についての情報である結線情報を保持する制御手段とを有し、制御手段は、各ステージにおいて、実行計算手段の数、結線情報及び接続情報に基づき、該ステージにおいて実行する演算情報を決定し、演算情報を実行する実行計算手段は、該ステージにおいて実行されない演算情報との間で入出力する中間データを、中間データ記憶手段との間で入出力することを特徴とする。
実行計算手段は、各ポートに対応して設けられ、接続している中間データ記憶手段及び/又は他の実行計算手段から、1つの中間データ記憶手段又は他の実行計算手段を選択して対応するポートに接続する選択手段を備え、制御手段は、各ステージにおいて、実行する演算情報及び接続情報に基づき、制御情報を出力し、選択手段は、該制御情報に従い、中間データ記憶手段又は他の実行計算手段を選択することも好ましい。
実行計算手段は、中間データを入出力させるポートの選択が可能であり、制御手段は、各ステージにおいて、実行する演算情報及び接続情報に基づき、中間データを入出力させるポートの選択を行うことも好ましい。
所定の実行計算部を1つ以上有しているプロセッサ用の実行可能プログラムを出力するコンパイラ装置であって、ソースプログラムを解析し、必要となる実行計算部の数と、各実行計算部での処理内容と、各実行計算部間での中間データの入出力のための接続関係を決定する最適化手段と、各実行計算部での処理内容をコード化した実行計算部ごとの演算情報と、各実行計算部間での中間データの入出力関係を、実行計算部で実行されている演算情報での入出力関係として記述した接続情報とを含む実行可能プログラムを生成するコード生成手段とを有することを特徴とする。
コンピュータを、上記コンパイラ装置として機能させることを特徴とする。
2 中間データ記憶部
3 制御部
5 ライン
6 実行可能プログラム
7 ソースプログラム
60 実行計算情報
81 構文解析部
82 最適化部
83 コード生成部
90 ダミー実行計算部
100 演算部
101 入力側マルチプレクサ
102 出力側マルチプレクサ
103 入出力制御部
104 選択信号
601 接続情報
602 演算情報
Claims (5)
- 入力及び出力のためのポートを1つ以上有する、1つ以上の実行計算手段を備え、
それぞれが1つの実行計算手段での処理内容を規定する複数の演算情報と、演算情報間での中間データの入出力関係を規定する接続情報とを含む実行可能プログラムを、1回以上のステージに分割して実行するプロセッサであって、
中間データ記憶手段と、
各実行計算手段について、各ポートが接続可能な中間データ記憶手段及び/又は他の実行計算手段についての情報である結線情報を保持する制御手段と、
を有し、
制御手段は、各ステージにおいて、実行計算手段の数、結線情報及び接続情報に基づき、該ステージにおいて実行する演算情報を決定し、
演算情報を実行する実行計算手段は、該ステージにおいて実行されない演算情報との間で入出力する中間データを、中間データ記憶手段との間で入出力することを特徴とするプロセッサ。 - 実行計算手段は、各ポートに対応して設けられ、接続している中間データ記憶手段及び/又は他の実行計算手段から、1つの中間データ記憶手段又は他の実行計算手段を選択して対応するポートに接続する選択手段を備え、
制御手段は、各ステージにおいて、実行する演算情報及び接続情報に基づき、制御情報を出力し、
選択手段は、該制御情報に従い、中間データ記憶手段又は他の実行計算手段を選択すること、
を特徴とする請求項1に記載のプロセッサ。 - 実行計算手段は、中間データを入出力させるポートの選択が可能であり、
制御手段は、各ステージにおいて、実行する演算情報及び接続情報に基づき、中間データを入出力させるポートの選択を行うこと、
を特徴とする請求項1又は2に記載のプロセッサ。 - 所定の実行計算部を1つ以上有しているプロセッサ用の実行可能プログラムを出力するコンパイラ装置であって、
ソースプログラムを解析し、必要となる実行計算部の数と、各実行計算部での処理内容と、各実行計算部間での中間データの入出力のための接続関係を決定する最適化手段と、
各実行計算部での処理内容をコード化した実行計算部ごとの演算情報と、各実行計算部間での中間データの入出力関係を、実行計算部で実行されている演算情報での入出力関係として記述した接続情報とを含む実行可能プログラムを生成するコード生成手段と、
を有することを特徴とするコンパイラ装置。 - 所定の実行計算部を1つ以上有しているプロセッサ用の実行可能プログラムを出力するコンパイラ装置としてコンピュータを機能させるプログラムであって、
コンピュータに、
ソースプログラムを解析し、必要となる実行計算部の数と、各実行計算部での処理内容と、各実行計算部間での中間データの入出力のための接続関係を決定するステップと、
各実行計算部での処理内容をコード化した実行計算部ごとの演算情報と、各実行計算部間での中間データの入出力関係を、実行計算部で実行されている演算情報での入出力関係として記述した接続情報とを含む実行可能プログラムを生成するステップと、
を実行させることを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277593A JP3985829B2 (ja) | 2005-09-26 | 2005-09-26 | プロセッサ |
PCT/JP2006/318920 WO2007034936A1 (ja) | 2005-09-26 | 2006-09-25 | プロセッサ、コンパイラ装置及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277593A JP3985829B2 (ja) | 2005-09-26 | 2005-09-26 | プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007087264A true JP2007087264A (ja) | 2007-04-05 |
JP3985829B2 JP3985829B2 (ja) | 2007-10-03 |
Family
ID=37888978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005277593A Active JP3985829B2 (ja) | 2005-09-26 | 2005-09-26 | プロセッサ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3985829B2 (ja) |
WO (1) | WO2007034936A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104807104A (zh) * | 2014-01-28 | 2015-07-29 | 松下知识产权经营株式会社 | 除湿装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850531B2 (ja) * | 1997-10-21 | 2006-11-29 | 株式会社東芝 | 再構成可能な回路の設計装置、及び再構成可能な回路装置 |
FR2779573B1 (fr) * | 1998-06-05 | 2001-10-26 | St Microelectronics Sa | Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication |
-
2005
- 2005-09-26 JP JP2005277593A patent/JP3985829B2/ja active Active
-
2006
- 2006-09-25 WO PCT/JP2006/318920 patent/WO2007034936A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104807104A (zh) * | 2014-01-28 | 2015-07-29 | 松下知识产权经营株式会社 | 除湿装置 |
CN104807104B (zh) * | 2014-01-28 | 2019-04-09 | 松下知识产权经营株式会社 | 除湿装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007034936A1 (ja) | 2007-03-29 |
JP3985829B2 (ja) | 2007-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6948158B2 (en) | Retargetable compiling system and method | |
JP4489102B2 (ja) | プロセッサ構造および応用の最適化のためのプロファイラ | |
US20090113404A1 (en) | Optimum code generation method and compiler device for multiprocessor | |
JP6502616B2 (ja) | バッチスレッド処理のためのプロセッサ、コード生成装置及びバッチスレッド処理方法 | |
US20140317388A1 (en) | Apparatus and method for supporting multi-modes of processor | |
KR101622266B1 (ko) | 재구성 가능 프로세서 및 이를 이용한 인터럽트 핸들링 방법 | |
JP2002333978A (ja) | Vliw型プロセッサ | |
KR20030067892A (ko) | 가변길이 vliw 명령어를 위한 디스패치 장치 및 방법 | |
EP2924559A2 (en) | Program, compiler method, and compiler apparatus | |
KR20110106717A (ko) | 재구성 가능 어레이 및 재구성 가능 어레이의 제어 방법 | |
JP4892022B2 (ja) | コンパイル装置およびコンパイルプログラム | |
JPH1165844A (ja) | パイプラインバイパス機能を有するデータ処理装置 | |
KR101586770B1 (ko) | 데이터 처리 장치 | |
JP2001273138A (ja) | プログラム変換装置および方法 | |
JP3985829B2 (ja) | プロセッサ | |
KR100722770B1 (ko) | 조건실행을 지원하는 재구성 가능한 프로세싱 요소의배열구조 | |
KR102174335B1 (ko) | 재구성 가능 프로세서, 재구성 가능 프로세서의 구성 메모리의 사용을 최적화하는 방법 및 장치 | |
JP2004021890A (ja) | データ処理装置 | |
KR102168175B1 (ko) | 재구성 가능 프로세서, 재구성 가능 프로세서의 구성 메모리의 사용을 최적화하는 방법 및 장치 | |
EP3959720B1 (en) | Method of aligning strings of characters representing genomic data and related hardware device | |
Paulino et al. | Architecture for transparent binary acceleration of loops with memory accesses | |
JP2002318689A (ja) | 資源使用サイクルの遅延指定付き命令を実行するvliwプロセッサおよび遅延指定命令の生成方法 | |
KR101118593B1 (ko) | Vliw 명령어 처리 장치 및 방법 | |
US10606602B2 (en) | Electronic apparatus, processor and control method including a compiler scheduling instructions to reduce unused input ports | |
KR102197071B1 (ko) | 재구성 가능 프로세서, 재구성 가능 프로세서의 구성 메모리의 사용을 최적화하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |