JP2007087204A - Design support system and design support method - Google Patents
Design support system and design support method Download PDFInfo
- Publication number
- JP2007087204A JP2007087204A JP2005276515A JP2005276515A JP2007087204A JP 2007087204 A JP2007087204 A JP 2007087204A JP 2005276515 A JP2005276515 A JP 2005276515A JP 2005276515 A JP2005276515 A JP 2005276515A JP 2007087204 A JP2007087204 A JP 2007087204A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- design support
- displayed
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、設計支援システム及び設計支援方法に関し、詳しくはシステムLSIのアーキテクチャ設計支援システムに関する。 The present invention relates to a design support system and a design support method, and more particularly to an architecture design support system for a system LSI.
プロセス技術の進歩によりLSI(Large Scale Integrated Circuit)等の集積回路の集積度が増大し、これまでボードに複数のチップ(デバイス)を実装し実現されていたシステムをシステムLSIとして1チップ上に搭載することが可能となった。チップ上に搭載される機能モジュールも多様化し、回路規模が増大している。これに伴い、システムLSIを効率的に設計する手法として、従来のVerilog−HDLやVHDLといったハードウェア記述言語を使用した設計から、SystemCやSpecCといったシステム記述言語を使用した設計が普及してきた(例えば特許文献1参照)。 Advances in process technology have increased the degree of integration of integrated circuits such as LSI (Large Scale Integrated Circuit), and a system that has been realized by mounting multiple chips (devices) on a board as a system LSI on one chip. It became possible to do. The functional modules mounted on the chip are also diversifying and the circuit scale is increasing. Accordingly, as a method for efficiently designing a system LSI, a design using a system description language such as SystemC or SpecC has been spread from a conventional design using a hardware description language such as Verilog-HDL or VHDL (for example, Patent Document 1).
システム記述言語による設計支援ツールとして、Synopsys社のCoCentricや、CoWare社のN2Cが知られている。システム記述言語による設計支援ツールにおいては、システム記述言語により記述したモジュールを、ブロック図入力画面で入力し、システムLSIの設計を行うことが可能になっている。そして、システムLSIの設計が終了すると、設計支援ツールからシミュレーションモデルを生成し、シミュレータを起動してシステムシミュレーションを行い、システムLSIの機能や性能を確認できるものである。 Synopsys CoCentric and CoWare N2C are known as design support tools using system description languages. In a design support tool using a system description language, it is possible to design a system LSI by inputting a module described in the system description language on a block diagram input screen. When the design of the system LSI is completed, a simulation model is generated from the design support tool, the simulator is activated and the system simulation is performed, and the function and performance of the system LSI can be confirmed.
ここで、システム記述言語によるモジュール記述は、記述の抽象度により以下に説明する3種類の記述レベルが一般に知られている。 Here, the module description in the system description language generally has three types of description levels described below depending on the abstraction level of the description.
<トランザクションレベル(TL)>
トランザクションレベルは、モジュール間の通信を捉えて機能を記述する抽象度レベルである。通信の開始及び終了の時間、通信データにより動作するため、クロックに対するシミュレーション精度は非常に低い。イベントにより機能をシミュレートするため、シミュレーション速度は非常に速い。
<Transaction level (TL)>
The transaction level is an abstraction level for describing functions by capturing communication between modules. Since the operation is based on the communication start and end times and communication data, the simulation accuracy for the clock is very low. The simulation speed is very fast because the function is simulated by the event.
<バスサイクルアキュレート(BCA)>
バスサイクルアキュレートは、モジュールの入力と出力とのイベントとして機能を記述する抽象度レベルである。動作クロックに対し、入力部及び出力部で正確にシミュレートすることができる。
<Bus cycle accurate (BCA)>
Bus cycle accurate is a level of abstraction that describes functions as events between module inputs and outputs. The operation clock can be accurately simulated at the input unit and the output unit.
<レジスタトランスファレベル(RTL)>
レジスタトランスファレベルは、レジスタファイル間の同期転送を捉えて回路を記述する抽象度レベルである。動作クロックに対して正確に機能動作をシミュレートすることができ、シミュレーション精度は非常に高い。1クロック毎に機能をシミュレートするため、シミュレーション速度は非常に遅い。
<Register transfer level (RTL)>
The register transfer level is an abstraction level for describing a circuit by capturing synchronous transfer between register files. The functional operation can be accurately simulated with respect to the operation clock, and the simulation accuracy is very high. Since the function is simulated every clock, the simulation speed is very slow.
記述の抽象度が高いほどシミュレーション速度は速くなり、一方、抽象度が低いほどシミュレーション精度は高くなる。システムLSIの設計では、抽象度の高い記述から徐々に抽象度の低い記述へと、モジュールの機能が詳細化されていく。設計者は、各種抽象度で記述されたモジュールを選択し、システムLSIの設計を行うのが一般的である。 The higher the level of abstraction of the description, the faster the simulation speed, while the lower the level of abstraction, the higher the simulation accuracy. In the design of a system LSI, the module functions are refined from a description with a high level of abstraction to a description with a low level of abstraction. In general, a designer selects a module described with various degrees of abstraction and designs a system LSI.
システムLSIのブロック図を計算機の画面上に表示し、それを編集することでシステムLSIのアーキテクチャを設計するような設計支援システムがある。従来、システムLSIの設計は抽象度が低いRTLのみで設計していたため、従来のこのような設計支援システムも抽象度としてRTLを対象としたものがほとんどであった。しかしながら、最近では抽象度がより高いBCAやTLを対象とした設計支援システムが出てきた。 There is a design support system for designing a system LSI architecture by displaying a block diagram of a system LSI on a computer screen and editing it. Conventionally, since the design of a system LSI has been designed only with an RTL having a low abstraction level, most of such conventional design support systems have been targeted at the RTL as an abstraction level. However, recently, design support systems for BCA and TL with higher abstraction levels have appeared.
抽象度が高いBCA、TLを対象とした設計支援システムは、従来の抽象度が低いRTLを対象とした設計支援システムとは異なり、チップに搭載される設計対象のシステムを構成する機能モジュールやバスについてより多くの情報を保持している。 A design support system for BCA and TL with a high level of abstraction differs from a conventional design support system for RTL with a low level of abstraction. Holds more information about.
従来の抽象度が低いRTLを対象とした設計支援システムは、機能モジュールについてはその境界部分のポートの数、各ポートの名前、ビット幅、及び入出力の方向等のポート情報を、バスについては単なる信号線の集まりとしての情報しか保持していない。 A conventional design support system for RTL with a low level of abstraction, for functional modules, port information such as the number of ports at the boundary, name of each port, bit width, input / output direction, etc. It only holds information as a collection of signal lines.
それに対して、抽象度が高いBCA、TLを対象とした設計支援システムは、機能モジュールについてはその境界部分のポート情報の他に、どのバスに接続可能か、バスに対してマスター又はスレーブのどちらとして動作するか、どんな機能を持っているか等の情報を保持している。また、バスについてはその構成信号の情報の他に、プロトコル、アービトレーションアルゴリズム、接続された機能モジュールのアドレス割り当て、データ転送帯域等の情報を保持している。 On the other hand, in the design support system for BCA and TL with a high level of abstraction, in addition to the port information of the boundary part for functional modules, which bus can be connected, whether the master or slave to the bus It keeps information about what functions it has and what functions it has. Further, the bus holds information such as protocol, arbitration algorithm, address assignment of connected functional modules, data transfer bandwidth, etc., in addition to the information of its constituent signals.
しかしながら、高い抽象度を対象とした設計支援システムのブロック図入力画面は、従来の低い抽象度を対象とした設計支援システムのそれと大差がなく、機能モジュールやバスについてのこれら多くの情報は一目では分からず、設計者が認識することができない。そのため、これら多くの情報のうちどれかを設計者が見落としたことで設計者の意図しない構成になってしまう。そして、そのことがシミュレーション等のより後の工程で発覚した場合には、再度ブロック図入力画面によって修正をするという作業の手戻りが発生することとなり、多大な時間及び労力を費やしてしまう。 However, the block diagram input screen of a design support system targeting a high level of abstraction is not much different from that of a conventional design support system targeting a low level of abstraction. I do not know and the designer cannot recognize it. For this reason, if the designer overlooks any of these pieces of information, the configuration is not intended by the designer. When this is detected in a later process such as a simulation, a work rework of correcting again by the block diagram input screen occurs, and a great deal of time and labor are consumed.
本発明は、このような事情に鑑みてなされたものであり、設計対象のシステムを構成するモジュールについての情報を容易に認識可能なように設計者に提供できるようにすることを目的とする。 The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a designer with information on modules constituting a system to be designed so that the information can be easily recognized.
本発明の設計支援システムは、複数のモジュールを組み合わせて構成されるシステムの設計支援システムであって、設計対象のシステムを構成する上記モジュールを選択する選択手段と、上記選択手段により選択されたモジュールを編集画面上に表示する表示制御手段とを備え、上記表示制御手段は、上記編集画面上に表示するモジュールの表示形態を当該モジュールに係る情報に基づいて決定し表示することを特徴とする。
また、本発明の設計支援システムは、設計対象のシステムを構成する1つ又は複数のバス及び当該バスに接続する1つ又は複数の機能モジュールを選択する選択手段と、選択された上記バスを編集画面上に表示する第1の表示制御手段と、選択された上記機能モジュールを編集画面上に表示する第2の表示制御手段と、上記編集画面上にバスを表示する際の表示形態を当該バスに係る情報に基づいて決定する手段とを備えることを特徴とする。
本発明の設計支援方法は、複数のモジュールを組み合わせて構成されるシステムの設計支援方法であって、設計対象のシステムを構成する上記モジュールを選択する選択工程と、上記選択工程で選択されたモジュールを編集画面上に表示する表示制御工程とを有し、上記表示制御工程では、上記編集画面上に表示するモジュールの表示形態を当該モジュールに係る情報に基づいて決定し表示することを特徴とする。
本発明のプログラムは、複数のモジュールを組み合わせて構成されるシステムの設計支援処理をコンピュータに実行させるためのプログラムであって、設計対象のシステムを構成する上記モジュールを選択する選択ステップと、上記選択ステップで選択されたモジュールを、当該モジュールに係る情報に基づいてその表示形態を決定し編集画面上に表示する表示制御ステップとをコンピュータに実行させることを特徴とする。
本発明のコンピュータ読み取り可能な記録媒体は、上記プログラムを記録したことを特徴とする。
The design support system of the present invention is a system design support system configured by combining a plurality of modules, and includes a selection means for selecting the module constituting the system to be designed, and a module selected by the selection means. Display control means for displaying on the editing screen, the display control means determining and displaying a display form of the module to be displayed on the editing screen based on information relating to the module.
In addition, the design support system of the present invention edits the selected bus, selection means for selecting one or more buses constituting the system to be designed, and one or more functional modules connected to the bus. The first display control means for displaying on the screen, the second display control means for displaying the selected functional module on the editing screen, and the display mode when displaying the bus on the editing screen And means for determining based on the information relating to the above.
A design support method of the present invention is a system support method for a system configured by combining a plurality of modules, and includes a selection step for selecting the module constituting the system to be designed, and a module selected in the selection step. A display control step for displaying the image on the edit screen, and in the display control step, a display form of the module to be displayed on the edit screen is determined and displayed based on information related to the module. .
A program according to the present invention is a program for causing a computer to execute a design support process for a system configured by combining a plurality of modules, the selecting step for selecting the module constituting the system to be designed, and the selection A display control step of determining a display form of the module selected in the step based on information related to the module and displaying the module on an editing screen is executed by the computer.
The computer-readable recording medium of the present invention records the above program.
本発明によれば、設計対象のシステムを構成するモジュールの表示形態をモジュールに係る情報に基づいて変化させ、当該情報に応じた表示形態で編集画面上に表示することにより、容易に認識できるようにモジュールについての情報を提供できる。これにより、設計支援システムにおける編集画面を設計者が一目見ただけで、モジュールに関する情報を得ることが可能になる。 According to the present invention, the display form of a module constituting the system to be designed is changed based on information related to the module, and can be easily recognized by displaying it on the edit screen in a display form corresponding to the information. Can provide information about the module. As a result, it is possible to obtain information about the module only by the designer looking at the editing screen in the design support system.
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の一実施形態による設計支援システムのシステム構成例を示すブロック図である。本実施形態による設計支援システムは、システム記述言語によるシステムLSIのアーキテクチャ設計を行う(支援する)ものであり、例えば高い抽象度のBCA(バスサイクルアキュレート)やTL(トランザクションレベル)を対象とする。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a system configuration example of a design support system according to an embodiment of the present invention. The design support system according to the present embodiment performs (supports) architecture design of a system LSI in a system description language, and targets, for example, a high abstraction level BCA (bus cycle accurate) or TL (transaction level). .
本実施形態による設計支援システムは、図1に示すように、入力装置10、モジュール情報記憶部20、設計処理部30、表示制御部40、及び表示装置50を有する。
As illustrated in FIG. 1, the design support system according to the present embodiment includes an
入力装置10は、設計支援システムに対する外部からの指示等を入力するためのものであり、例えばマウス、トラックボールなどのポインティングデバイスや、キーボード等である。設計対象とするシステムを構成するモジュールの選択・配置、並びにそれらの接続に係る設計支援システムに対する設計者による指示等が、入力装置10を介して入力される。
The
モジュール情報記憶部20には、設計支援システムによるアーキテクチャ設計において使用可能なモジュールの情報が記憶されている。モジュール情報記憶部20に記憶されるモジュール情報には、バス情報21及び機能モジュール情報22がある。
The module
バス情報21は、機能モジュールを接続するバスに係る情報である。バス情報21としては、バスの種類及びデータ転送帯域の情報がバス毎に記憶されている。さらには、バスの構成信号、プロトコル、アービトレーションアルゴリズム、アドレス割り当て等の情報が適宜含まれる。
The
機能モジュール情報22は、所定の機能動作を実現する機能モジュールに係る情報である。機能モジュール情報22としては、機能モジュールの種類(どのような機能を有するか)及びバスに対してマスターとして動作するかスレーブとして動作するかの情報が機能モジュール毎に記憶されている。さらにマスターとして動作する場合にはバスに要求するデータ転送帯域の情報が機能モジュール毎に記憶されている。さらには、境界部分のポート情報(境界部分のポートの数、各ポートの名前、ビット幅、及び入出力の方向等)や接続可能なバスなどについての情報が適宜含まれる。 The functional module information 22 is information relating to a functional module that realizes a predetermined functional operation. As the function module information 22, information on the type of function module (what function it has) and whether it operates as a master or a slave with respect to the bus is stored for each function module. Furthermore, when operating as a master, information on the data transfer bandwidth required for the bus is stored for each functional module. Furthermore, information about the boundary port information (number of ports at the boundary portion, names of each port, bit width, input / output direction, etc.), connectable buses, and the like are appropriately included.
設計処理部30は、設計支援システムを統括的に制御してアーキテクチャ設計に係る処理を行うものであり、モジュール選択部31及び接続処理部32を有する。モジュール選択部31は、設計対象のシステムを構成するモジュールを選択するものである。具体的には、モジュール情報記憶部30に記憶されているモジュールの中から、入力装置10より入力される指示に応じたモジュールの情報を読み出すことによりモジュールの選択を行う。
The
接続処理部32は、モジュール選択部31により選択されたモジュールを互いに接続するものであり、選択されたバスとそれに接続する機能モジュールとを入力装置10より入力される指示に応じて接続する。このようにして、選択された複数のモジュール(バス及び機能モジュール)を接続し組み合わせていくことでアーキテクチャ設計が行われ、設計対象とするシステムが構成される。
The connection processing unit 32 connects the modules selected by the
表示制御部40は、公知のディスプレイ等で構成される表示装置50に、アーキテクチャ設計に係る編集画面であるブロック図入力画面を表示させる。このブロック図入力画面には、後述するように選択可能なモジュール(バス及び機能モジュール)及び設計対象のシステムを構成するために選択されたモジュールが表示される。表示制御部40は、設計処理部30で行われた処理に応じて表示を随時更新させ、当該処理を反映させたブロック図入力画面を表示装置50に表示させる。
The
また、表示制御部40は、表示形態決定部41を有する。表示形態決定部41は、設計対象のシステムを構成するために選択されたモジュールをブロック図入力画面上に表示する際の表示形態を決定する。表示形態決定部41は、選択されたモジュールの表示形態を当該モジュールに係る情報に基づいて決定し、その決定された表示形態でモジュールがブロック図入力画面上に表示される。
In addition, the
例えば、モジュールとしてバスの表示形態を決定する場合には、表示形態決定部41は、当該バスのデータ転送帯域や、当該バスに接続する機能モジュールがバスに対して要求するデータ転送帯域に基づいて表示形態を決定する。なお、これは一例であり、本発明はこれに限定されるものではない。
For example, when determining the display form of a bus as a module, the display
図2は、本実施形態の設計支援システムにおけるブロック図入力画面の一例を示す図である。図2において、1は設計支援システムにおけるブロック図入力画面全体であり、システムブロック図表示部分100、機能モジュール選択部分110、及びバス選択部分の各表示領域からなる。
FIG. 2 is a diagram illustrating an example of a block diagram input screen in the design support system of the present embodiment. In FIG. 2,
システムブロック図表示部分100は、設計対象とするシステムのブロック図を表示する部分である。
ここで、101は設計対象とするシステムを構成するバスである。このバス101は、“BusA”という種類のバスである。また、102、103は両方共に設計対象とするシステムを構成する機能モジュールであり、バス101に対してマスターとして接続している。機能モジュール102は“ModuleA”、機能モジュール103は“ModuleB”という種類の機能モジュールである。104は設計対象とするシステムを構成する機能モジュールであり、バス101に対してスレーブとして接続している。機能モジュール104は“ModuleC”という種類の機能モジュールである。
The system block
Here,
機能モジュール選択部分110は、本実施形態の設計支援システムで使用可能な機能モジュールの種類をすべて或いはその一部を表示する部分である。機能モジュール選択部分110に表示された機能モジュールの選択は、以下のように実行できる。すなわち、設計支援システムが動作している計算機に直接又はネットワーク等を介して間接的に接続されている入力装置10(例えば、マウス、トラックボール、キーボード等)により任意の1つの機能モジュールの種類を選択指定可能となっている。
The function
バス選択部分120は、本実施形態の設計支援システムで使用可能なバスの種類をすべて或いはその一部を表示する部分である。バス選択部分120に表示されたバスの選択は、以下のように実行できる。すなわち、設計支援システムが動作している計算機に直接又はネットワーク等を介して間接的に接続されている入力装置10(例えば、マウス、トラックボール、キーボード等)により任意の1つのバスの種類を選択指定可能となっている。
The
次に、本実施形態の設計支援システムによるブロック図入力画面を用いたシステムLSIの設計における動作について説明する。なお、以下の説明では一例として、入力装置10としてマウスを用い、図2に示したブロック図入力画面に表示されているシステムを設計するものとする。
Next, an operation in designing a system LSI using a block diagram input screen by the design support system of the present embodiment will be described. In the following description, as an example, a mouse is used as the
まず、ブロック図入力画面のバス選択部分120に表示されている“BusA”を設計者がマウスを用いてポイント、クリックすることで、設計処理部30により設計対象のシステムLSIを構成するバスとして“BusA”が選択される。そして、“BusA”の選択状態のままブロック図入力画面のシステムブロック図表示部分100の任意の位置をマウスでポイント、クリックされると、“BusA”をバス101として配置する。
First, when the designer points and clicks “BusA” displayed in the
このとき、表示制御部40は、設計支援システムが情報として内部に保持している“BusA”のデータ転送帯域Wと係数Kにより、システムブロック図表示部分100に表示するバス101の画面上の幅(表示幅)Dを下記式(1)のようにして計算する。
D=W×K …(1)
At this time, the
D = W × K (1)
ここで、上記式(1)における係数Kは、システムブロック図表示部分100にバスを表示し、それを設計者が見たときに適度に見やすい表示幅Dとなるように予め決定されている。上記式(1)により表示幅Dを算出することにより、バス101がそのデータ転送帯域に比例した太さ(表示幅)でシステムブロック図表示部分100に表示できる。
Here, the coefficient K in the above equation (1) is determined in advance so as to have a display width D that is reasonably easy to see when the designer views the bus on the system block
次に、ブロック図入力画面の機能モジュール選択部分100に表示されている“ModuleA”を設計者がマウスを用いてポイント、クリックすることで、設計処理部30により設計対象のシステムLSIを構成する機能モジュールとして“ModuleA”が選択される。そして、“ModuleA”の選択状態のままシステムブロック図表示部分100のバス101の左上の位置をマウスでポイント、クリックされると、“ModuleA”を機能モジュール102として配置する。
Next, the function that configures the system LSI to be designed by the
次に、機能モジュール選択部分110に表示されている“ModuleB”を設計者がマウスを用いてポイント、クリックすることで、設計処理部30により設計対象のシステムLSIを構成する機能モジュールとして“ModuleB”が選択される。そして、“ModuleB”の選択状態のままシステムブロック図表示部分100のバス101の右上の位置をマウスでポイント、クリックされると、“ModuleB”を機能モジュール103として配置する。
Next, when the designer points and clicks “ModuleB” displayed in the functional
次に、機能モジュール選択部分110に表示されている“ModuleC”を設計者がマウスを用いてポイント、クリックすることで、設計処理部30により設計対象のシステムLSIを構成する機能モジュールとして“ModuleC”が選択される。そして、“ModuleC”の選択状態のままシステムブロック図表示部分100のバス101の下の位置をマウスでポイント、クリックされると、“ModuleC”を機能モジュール104として配置する。
Next, when the designer points and clicks “ModuleC” displayed in the function
最後に、機能モジュール102の位置を設計者がマウスでポイント、ボタンをプレースし、バス101をポイント、ボタンをリリースすることで、設計処理部30により機能モジュール102とバス101とが接続される。機能モジュール103、104についても同様にバス101と接続される。
Finally, the designer points the position of the
なお、上述した説明では、バス101としての“BusA”のデータ転送帯域Wに基づいて、表示するバス101の画面上の表示幅を変えるようにしているが、画面上の表示色を変えるようにしても良い。
例えば、設計支援システムが内部に保持している“BusA”のデータ転送帯域Wと、画面上に表示する際のRGB色成分の内部表現値の最大値Mと、係数Kとにより、画面上の表示色を決定する。具体的には、システムブロック図表示部分100に表示するバス101の画面上の色(表示色)のRGB各成分を以下の式(2)〜式(4)のように決定するようにしても良い。
In the above description, the display width on the screen of the
For example, the data transfer band W of “BusA” held in the design support system, the maximum value M of the internal representation value of the RGB color component when displayed on the screen, and the coefficient K, are displayed on the screen. Determine the display color. Specifically, the RGB components of the color (display color) on the screen of the
R=M−W×K …(2)
G=0 …(3)
B=W×K …(4)
R = M−W × K (2)
G = 0 (3)
B = W × K (4)
ここで、上記式(2)〜式(4)における係数Kは、設計支援システムが内部に保持しているすべてのバスにおいての各色成分R、G、Bの値が内部表現値の最大値Mを越えないように定める。これによって、バス101はそのデータ転送帯域に応じた色(表示色)でシステムブロック図表示部分100に表示することができる。
Here, the coefficient K in the above equations (2) to (4) indicates that the value of each color component R, G, B in all buses held internally by the design support system is the maximum value M of the internal representation value. It is determined not to exceed. As a result, the
以下に、機能モジュールをバスに接続した場合についての動作例を図3を参照して説明する。図3は上記図2に示したバス101を部分的に拡大したもので、バスの幅201は上述した動作例と同様にして算出したシステムブロック図表示部分100に表示するバス101の画面上の表示幅である。
Hereinafter, an operation example in the case where the functional module is connected to the bus will be described with reference to FIG. FIG. 3 is a partially enlarged view of the
設計者による操作に応じて機能モジュール102とバス101とが接続されると、設計支援システムが内部に保持している“ModuleA”のバス101に対する要求データ転送帯域Uと係数Kにより、機能モジュールが要求するデータ転送帯域の表示幅Eを以下の式(5)のようにして計算する。
E=U×K …(5)
When the
E = U × K (5)
これによって計算された表示幅は、すなわち機能モジュールが要求するデータ転送帯域の表示幅202であり、図3(A)に示すような表示形態でバス101と共にシステムブロック図表示部分100に表示する。
The display width thus calculated is the
さらに、設計者による操作に応じて機能モジュール103とバス101とが接続されると、設計支援システムは機能モジュール102とバス101とが接続された場合と同様にする。すなわち、図3(B)に示すような表示形態でバス101と共に機能モジュール103が要求するデータ転送帯域の表示幅203で示す幅でシステムブロック図表示部分100に表示する。
Further, when the
さらに、設計者による操作に応じて機能モジュール104とバス101とが接続されると、設計支援システムは、“ModuleC”すなわち機能モジュール104がバス101に対してスレーブ接続する機能モジュールであることを内部に保持する情報から認識する。したがって、バスに対してスレーブ接続する機能モジュールは、それ自らがバスに対してデータ転送帯域を要求することはないため、画面表示は図3(B)に示すままにしておく。
Further, when the
なお、上述した説明では、バス101に付随させて機能モジュール102、103が要求するデータ転送帯域を識別可能なようにしてバス101とともに表示するようにしている。しかしながら、単に機能モジュール102、103がバス101に対して要求するデータ転送帯域に応じてバス101そのものの表示形態(例えば、バスの表示幅や表示色)を変えて表示するようにしても良い。
In the above description, the data transfer bandwidth requested by the
なお、図3(A)、(B)に示したように表示幅202、又は203の幅で表示される機能モジュールのバス101に対する要求データ転送帯域表示部分以外での、システムブロック図表示部分100に表示するバス101の表示色を以下のように決定してもよい。画面上の色(表示色)のRGB各成分を、設計支援システムが内部に保持している“BusA”のデータ転送帯域Wと、“ModuleA”がバス101に対して要求するデータ転送帯域Uと、“ModuleB”がバス101に対して要求するデータ転送帯域Vと、画面上に表示する際のRGB色成分の内部表現値の最大値Mと、係数Kとにより、以下の式(6)〜式(8)のように決定するようにしても良い。
As shown in FIGS. 3A and 3B, the system block
R=M−(W−U−V)×K …(6)
G=0 …(7)
B=(W−U−V)×K …(8)
R = M− (W−U−V) × K (6)
G = 0 (7)
B = (W−U−V) × K (8)
ただし、上記式(6)〜式(8)において、(W−U−V)の値が負になった場合には(W−U−V)の部分を0に置き換えるものとする。これによって、バス101から機能モジュールのバス101に対する要求データ転送帯域の合計を差し引いた残り帯域に応じた色で、バス101をシステムブロック図表示部分100に表示することができる。
However, in the above formulas (6) to (8), when the value of (W−U−V) becomes negative, the portion of (W−U−V) is replaced with 0. As a result, the
以上、説明したように本実施形態によれば、設計対象のシステムを構成するために選択されたモジュールをブロック図入力画面のシステムブロック図表示部分100に表示する場合に、表示するモジュールの表示形態をそのモジュールに関する情報に応じて変化させる。
As described above, according to the present embodiment, when the module selected to configure the system to be designed is displayed on the system block
例えば、選択されたモジュールであるバスのデータ転送帯域Wに応じた表示幅又は表示色でシステムブロック図表示部分100に選択されたバスを表示する。これにより、設計者に選択されたバスのデータ転送帯域Wについての情報を容易に認識可能なように提供することができ、設計者は当該バスが表示されているシステムブロック図表示部分100を一目見ただけでデータ転送帯域Wの情報を得ることが可能になる。
For example, the selected bus is displayed on the system block
また、例えば、選択されたモジュールであるバスを、そのバスに接続する機能モジュールがバスに対して要求するデータ転送帯域に基づいて表示形態を変えてシステムブロック図表示部分100に表示する。これにより、選択されたバスが、それに接続される機能ブロックから要求されているデータ転送帯域についての情報を容易に認識可能なように設計者に提供することができる。これにより、設計者は当該バスが表示されているシステムブロック図表示部分100を一目見ただけで要求されるデータ転送帯域の情報を得ることが可能になる。
Further, for example, the bus that is the selected module is displayed on the system block
さらに、例えば、選択されたモジュールであるバスのデータ転送帯域と、そのバスに接続される機能ブロックが要求するデータ転送帯域とに応じて表示形態を変えシステムブロック図表示部分100にバスを表示する。これにより、選択されたバスのデータ転送帯域が十分であるか否か等の情報を容易に認識可能なように提供することができ、設計者はシステムブロック図表示部分100を見ただけで容易に選択したバスが適切であるか否かを判断したりすることができる。
Further, for example, the display form is changed according to the data transfer band of the bus that is the selected module and the data transfer band required by the functional block connected to the bus, and the bus is displayed on the system block
(本発明の他の実施形態)
上述した実施形態の機能を実現するべく各種のデバイスを動作させるように、該各種デバイスと接続された装置又はシステム内のコンピュータに対し、上記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、その装置又はシステムのコンピュータ(CPU又はMPU)に格納されたプログラムに従って上記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
また、この場合、上記ソフトウェアのプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコード自体は本発明を構成する。また、そのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記録媒体は本発明を構成する。かかるプログラムコードを記憶する記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
また、コンピュータが供給されたプログラムコードを実行することにより、上述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているOS(オペレーティングシステム)又は他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
(Other embodiments of the present invention)
In order to operate various devices to realize the functions of the above-described embodiments, program codes of software for realizing the functions of the above-described embodiments are provided to a computer in an apparatus or system connected to the various devices. What is implemented by operating the various devices according to a program supplied and stored in a computer (CPU or MPU) of the apparatus or system is also included in the scope of the present invention.
In this case, the program code of the software itself realizes the functions of the above-described embodiments, and the program code itself constitutes the present invention. Further, means for supplying the program code to the computer, for example, a recording medium storing the program code constitutes the present invention. As a recording medium for storing the program code, for example, a flexible disk, a hard disk, an optical disk, a magneto-optical disk, a CD-ROM, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.
Further, by executing the program code supplied by the computer, not only the functions of the above-described embodiments are realized, but also the OS (operating system) or other application software in which the program code is running on the computer, etc. It goes without saying that the program code is also included in the embodiment of the present invention even when the functions of the above-described embodiment are realized in cooperation with the embodiment.
Further, after the supplied program code is stored in the memory provided in the function expansion board of the computer or the function expansion unit connected to the computer, the CPU provided in the function expansion board or function expansion unit based on the instruction of the program code Needless to say, the present invention includes the case where the functions of the above-described embodiment are realized by performing part or all of the actual processing.
図4は、本実施形態に示した設計支援システムを実現可能なコンピュータ400のハードウェア構成例を示すブロック図である。
コンピュータ400は、図4に示すように、CPU401と、ROM402と、RAM403と、入力装置であるキーボード(KB)409のキーボードコントローラ(KBC)405とを備える。また、表示装置であるCRTディスプレイ(CRT)410のCRTコントローラ(CRTC)406と、ハードディスクドライブ(HD)411及びフレキシブルディスクドライブ(FD)412のディスクコントローラ(DKC)407と備える。更に、ネットワークインタフェースカード(NIC)408を備え、これらが、システムバス404を介して互いに通信可能に接続された構成としている。
CPU401は、ROM402又はハードディスクドライブ411に記憶されたソフトウェア(プログラム)、又はフレキシブルディスクドライブ412より供給されるソフトウェア(プログラム)を実行することで、システムバス404に接続された各構成部を総括的に制御する。すなわち、CPU401は、プログラムやデータの記録媒体であるROM402、ハードディスクドライブ411、又はフレキシブルディスクドライブ412から処理プログラムを読み出して実行することで、本実施形態での動作を実現するための制御を行う。
RAM403は、CPU401のメインメモリ及びワークエリア等として機能する。
キーボードコントローラ405は、キーボード409や図示していないポインティングデバイス等からの指示入力を制御する。
CRTコントローラ406は、CRT410の表示を制御する。
ディスクコントローラ407は、種々のアプリケーション、ユーザファイル、ネットワーク管理プログラム、及び本実施形態における処理プログラム等を記憶するハードディスクドライブ411及びフレキシブルディスクドライブ412とのアクセスを制御する。
ネットワークインタフェースカード408はネットワーク413上の他の装置と双方向にデータ等をやりとりする。
FIG. 4 is a block diagram illustrating a hardware configuration example of a
As shown in FIG. 4, the
The
The
A
A
The
The
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
10 入力装置
20 モジュール情報記憶部
30 設計処理部
31 モジュール選択部
32 接続処理部
40 表示制御部
41 表示形態決定部
50 表示装置
DESCRIPTION OF
Claims (13)
設計対象のシステムを構成する上記モジュールを選択する選択手段と、
上記選択手段により選択されたモジュールを編集画面上に表示する表示制御手段とを備え、
上記表示制御手段は、上記編集画面上に表示するモジュールの表示形態を当該モジュールに係る情報に基づいて決定し表示することを特徴とする設計支援システム。 A system design support system configured by combining a plurality of modules,
A selection means for selecting the module constituting the system to be designed;
Display control means for displaying the module selected by the selection means on the editing screen,
The design support system, wherein the display control means determines and displays a display form of a module to be displayed on the editing screen based on information related to the module.
上記表示制御手段は、上記編集画面上に表示するバスの表示形態を当該バスに係る情報に基づいて決定し表示することを特徴とする請求項1記載の設計支援システム。 The module includes a bus and a functional module connected to the bus,
The design support system according to claim 1, wherein the display control means determines and displays a display form of the bus displayed on the editing screen based on information related to the bus.
選択された上記バスを編集画面上に表示する第1の表示制御手段と、
選択された上記機能モジュールを編集画面上に表示する第2の表示制御手段と、
上記編集画面上にバスを表示する際の表示形態を当該バスに係る情報に基づいて決定する手段とを備えることを特徴とする設計支援システム。 Selecting means for selecting one or more buses constituting the system to be designed and one or more functional modules connected to the bus;
First display control means for displaying the selected bus on the editing screen;
Second display control means for displaying the selected functional module on the editing screen;
A design support system comprising: means for determining a display form for displaying a bus on the editing screen based on information related to the bus.
設計対象のシステムを構成する上記モジュールを選択する選択工程と、
上記選択工程で選択されたモジュールを編集画面上に表示する表示制御工程とを有し、
上記表示制御工程では、上記編集画面上に表示するモジュールの表示形態を当該モジュールに係る情報に基づいて決定し表示することを特徴とする設計支援方法。 A design support method for a system configured by combining a plurality of modules,
A selection step of selecting the module constituting the system to be designed;
A display control step of displaying the module selected in the selection step on the editing screen,
In the display control step, a design support method characterized in that a display form of a module to be displayed on the editing screen is determined and displayed based on information related to the module.
設計対象のシステムを構成する上記モジュールを選択する選択ステップと、
上記選択ステップで選択されたモジュールを、当該モジュールに係る情報に基づいてその表示形態を決定し編集画面上に表示する表示制御ステップとをコンピュータに実行させるためのプログラム。 A program for causing a computer to execute design support processing of a system configured by combining a plurality of modules,
A selection step for selecting the above-mentioned modules constituting the system to be designed;
A program for causing a computer to execute a display control step of determining a display form of a module selected in the selection step based on information related to the module and displaying the module on an editing screen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276515A JP4603961B2 (en) | 2005-09-22 | 2005-09-22 | Design support system and design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276515A JP4603961B2 (en) | 2005-09-22 | 2005-09-22 | Design support system and design support method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007087204A true JP2007087204A (en) | 2007-04-05 |
JP4603961B2 JP4603961B2 (en) | 2010-12-22 |
Family
ID=37974114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276515A Expired - Fee Related JP4603961B2 (en) | 2005-09-22 | 2005-09-22 | Design support system and design support method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4603961B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62272367A (en) * | 1986-05-21 | 1987-11-26 | Nec Corp | Logic circuit diagram having multibit expression structure |
-
2005
- 2005-09-22 JP JP2005276515A patent/JP4603961B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62272367A (en) * | 1986-05-21 | 1987-11-26 | Nec Corp | Logic circuit diagram having multibit expression structure |
Also Published As
Publication number | Publication date |
---|---|
JP4603961B2 (en) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603643B2 (en) | Method and system for conducting design explorations of an integrated circuit | |
US8775986B1 (en) | Software debugging of synthesized hardware | |
JP6448195B2 (en) | Method for randomly accessing signal values of FPGA at runtime, data processing apparatus, computer program, digital storage medium, and method of implementing FPGA build | |
US9047434B2 (en) | Clustering for processing of circuit design data | |
US20170070229A1 (en) | Method for changing the configuration of a programmable logic module | |
JP5779237B2 (en) | Method and apparatus for performing asynchronous and synchronous reset release during synthesis | |
JP4644740B2 (en) | Simulation system and simulation program | |
JP2009176049A (en) | Analysis support device, analysis support method, and analysis support program | |
JP4603961B2 (en) | Design support system and design support method | |
US7418675B2 (en) | System and method for reducing the power consumption of clock systems | |
JP4764687B2 (en) | Design support system and information processing method | |
JP2011242825A (en) | Program, method and apparatus for calculating power consumption information | |
US10235486B2 (en) | Method, apparatus and system for automatically deriving parameters for an interconnect | |
JP2006268165A (en) | Timing analyzing device for integrated circuit, timing optimizing device for integrated circuit, timing analyzing method for integrated circuit, timing optimizing method for integrated circuit, method for manufacturing integrated circuit board, control program and readable recording medium | |
JP2006309667A (en) | Operation composition verification device and method | |
JP4881769B2 (en) | Semiconductor integrated circuit design support apparatus, semiconductor integrated circuit design support method, semiconductor integrated circuit design support program | |
US10796051B1 (en) | Adaptive model interface for a plurality of EDA programs | |
US10872185B1 (en) | Systems and methods for estimating wire capacitance in a register-transfer level circuit design | |
US20060047492A1 (en) | Circuit simulation methods and systems | |
US7539953B1 (en) | Method and apparatus for interfacing instruction processors and logic in an electronic circuit modeling system | |
JP2009176053A (en) | Analysis support device, analysis support method and analysis support program | |
JP2011134308A (en) | High level synthesizer, high level synthesis method, and high level synthesis program | |
JP2007004356A (en) | System verification tool | |
JP2006285860A (en) | Simulation model generation method and device therefor | |
JP4673689B2 (en) | Logic synthesis method and logic synthesis apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4603961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |