JP2007086370A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2007086370A
JP2007086370A JP2005274725A JP2005274725A JP2007086370A JP 2007086370 A JP2007086370 A JP 2007086370A JP 2005274725 A JP2005274725 A JP 2005274725A JP 2005274725 A JP2005274725 A JP 2005274725A JP 2007086370 A JP2007086370 A JP 2007086370A
Authority
JP
Japan
Prior art keywords
signal
circuit
image
display
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005274725A
Other languages
Japanese (ja)
Inventor
Satoshi Uehara
上原  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2005274725A priority Critical patent/JP2007086370A/en
Publication of JP2007086370A publication Critical patent/JP2007086370A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device for achieving an image output circuit in a comparatively low cost and simple configuration for outputting image signals having different signal types to a display panel in the so-called multi-view display device. <P>SOLUTION: The display panel has an image output circuit for outputting a temporarily holding CV signal or an EGA signal to a liquid crystal panel 110 by temporarily holding the CV signal or the EGA signal out of a WVGA signal and the CV signal or the EGA signal input at different timing and being matched with output timing to the liquid crystal panel 110 of the WVGA signal. Thereby the output circuit for outputting the WVGA signal and the CV signal or the EGA signal on the liquid crystal panel 110 is made common to reduce circuit scale. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、共通の表示パネル上でそれぞれ異なる方向から異なる画像を視認できる表示装置に関する。   The present invention relates to a display device that can visually recognize different images from different directions on a common display panel.

共通の表示画面上で異なる方向からそれぞれ画像を視認できるマルチビュー表示装置としては、例えば、液晶パネルの前に視差バリアを設け、1ピクセルごとにバックライトからの光の進行方向を振り分けることで、左右において異なる情報(画像)を表示できるものが知られている(例えば、特許文献1等参照)。このような表示装置を車両に搭載することにより、運転者がナビゲーション画像を観ている間に助手席の搭乗者がテレビ等の他の画像を観ることが可能となる。
特開2005−78080号公報
As a multi-view display device capable of visually recognizing images from different directions on a common display screen, for example, a parallax barrier is provided in front of the liquid crystal panel, and the traveling direction of light from the backlight is distributed for each pixel. One that can display different information (images) on the left and right is known (see, for example, Patent Document 1). By mounting such a display device on the vehicle, the passenger in the passenger seat can watch other images such as a television while the driver is watching the navigation image.
JP 2005-78080 A

ところで、上記のようなマルチビュー表示装置では、例えば、運転席側画面、助手席側画面へそれぞれ異なる画像を表示する場合には、NTSC方式やPAL方式からなるコンポジットビデオ信号、EGA(Enhanced Graphics Adapter)信号、WVGA(Wide Video Graphics Array)信号などの信号形式が互いに異なる画像信号から所望の形式の画像信号を選択して液晶パネル等の表示パネルに出力する必要がある。
しかしながら、上記のような信号形式が異なる画像信号は、それぞれ解像度や入力タイミングが異なる。これらの画像信号を同時に表示させるために、表示パネルに画像を表示させるための画像出力回路を信号形式毎に独立して形成すると、回路規模が大きくなり、装置コストも高くなる。
By the way, in the multi-view display device as described above, for example, when different images are displayed on the driver side screen and the passenger side screen, respectively, a composite video signal composed of NTSC or PAL, EGA (Enhanced Graphics Adapter) It is necessary to select an image signal of a desired format from image signals having different signal formats such as a signal and a WVGA (Wide Video Graphics Array) signal and output the selected image signal to a display panel such as a liquid crystal panel.
However, image signals having different signal formats as described above have different resolutions and input timings. In order to display these image signals at the same time, if an image output circuit for displaying an image on the display panel is formed independently for each signal format, the circuit scale increases and the device cost also increases.

本発明は、上記の問題に鑑みて成されたものであり、その目的とするところは、いわゆるマルチビュー表示装置において、信号形式の異なる画像信号を表示パネルに出力する画像出力回路が比較的低コストでかつ簡易な構成で実現された表示装置を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a relatively low image output circuit for outputting image signals having different signal formats to a display panel in a so-called multi-view display device. An object of the present invention is to provide a display device that is realized at a low cost and with a simple configuration.

本発明に係る表示装置は、それぞれ異なる視野から視認できる第1及び第2の画面を備える共通の表示パネルに第1及び第2の画像信号をそれぞれ出力して第1及び第2の画像を表示する表示装置であって、第2の画像信号を保持すると共に、第1の画像信号の前記表示パネルへの出力タイミングに合わせて保持した第2の画像信号を表示パネルへ出力する画像出力回路を有することを特徴としている。
この構成によれば、第2の画像信号を保持することにより第1の画像信号の表示パネルへの出力タイミングに合わせて第2の画像信号も表示パネルへ出力できるので、第1の画像信号と第2の画像信号を出力する出力回路を共通化でき、回路規模を縮小化できる。また、第2の画像信号のみを保持し、第1の画像信号はそのまま表示パネルに出力するので、必要最小限のメモリ容量で入力タイミングが異なる信号の出力タイミングを合わせることができる。
The display device according to the present invention displays the first and second images by outputting the first and second image signals to a common display panel having first and second screens that can be viewed from different fields of view. An image output circuit that holds the second image signal and outputs the second image signal held in accordance with the output timing of the first image signal to the display panel, to the display panel. It is characterized by having.
According to this configuration, the second image signal can be output to the display panel in synchronization with the output timing of the first image signal to the display panel by holding the second image signal. The output circuit for outputting the second image signal can be shared, and the circuit scale can be reduced. Further, since only the second image signal is held and the first image signal is output to the display panel as it is, the output timings of signals having different input timings can be matched with the minimum necessary memory capacity.

上記構成において、画像出力回路は、表示パネルの画面の解像度に合致するように、第1の画像信号の解像度を変更する第1の解像度変更回路を有する、構成を採用できる。また、画像出力回路は、表示パネルの画面の解像度に合致するように、第2の画像信号の解像度を変更する第2の解像度変更回路を第1の解像度変更回路とは別個に有する、構成を採用できる。
この構成によれば、異なるタイミングで入力される第1の画像信号と第2の画像信号とをそれぞれ独立に解像度を変更することにより、それぞれの解像度変更回路の回路構成を簡素化できる。
In the above configuration, the image output circuit may include a first resolution changing circuit that changes the resolution of the first image signal so as to match the screen resolution of the display panel. The image output circuit has a second resolution change circuit that changes the resolution of the second image signal so as to match the resolution of the screen of the display panel, separately from the first resolution change circuit. Can be adopted.
According to this configuration, the circuit configuration of each resolution changing circuit can be simplified by independently changing the resolution of the first image signal and the second image signal input at different timings.

上記構成において、画像出力回路は、第2の画像信号として異なる信号形式の画像信号を選択的に入力可能に形成されており、第2の解像度変更回路は、各信号形式に応じて第2の画像信号の解像度を変更可能に形成されている、構成を採用できる。
この構成によれば、信号形式が異なる画像信号が選択的に入力される第2の解像度変更回路は、異なる信号形式に共通に使用されるので、回路規模を縮小できる。
In the above configuration, the image output circuit is formed so as to be able to selectively input an image signal of a different signal format as the second image signal, and the second resolution changing circuit has the second resolution signal in accordance with each signal format. A configuration in which the resolution of the image signal can be changed can be employed.
According to this configuration, since the second resolution changing circuit to which image signals having different signal formats are selectively input is used in common for different signal formats, the circuit scale can be reduced.

本発明によれば、いわゆるマルチビュー表示装置において、信号形式の異なる画像信号を表示パネルに出力する画像出力回路を比較的低コストでかつ簡易な構成で実現できる。   According to the present invention, in a so-called multi-view display device, an image output circuit that outputs image signals having different signal formats to a display panel can be realized at a relatively low cost and with a simple configuration.

以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。
図1は本発明の一実施形態に係る車載用デュアルビュー表示装置の基本構成を説明するための図である。
この車載用デュアルビュー表示装置は、図1に示すように、表示制御部10、表示パネルとしての表示部100、画像ソース300A,300B等から構成されている。
表示制御部10は、第1の画像ソース300Aから画像データ(画像信号)DT1が供給されると共に第2の画像ソース300Bから画像データ(画像信号)DT2が供給されて、これら第1及び第2の画像データDT1,DT2からなる画像データ(画像信号)ADTを共通の表示部100へ出力する。尚、表示制御部10の具体的な構成については後述する。
また、第1及び第2の画像ソース300A,300Bは、後述するカメラ、TV受信部、DVD再生部、HD再生部、ナビゲーション部等の複数のソースで構成される。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments of the invention will be described with reference to the accompanying drawings.
FIG. 1 is a diagram for explaining a basic configuration of an in-vehicle dual view display device according to an embodiment of the present invention.
As shown in FIG. 1, the in-vehicle dual view display device includes a display control unit 10, a display unit 100 as a display panel, image sources 300A and 300B, and the like.
The display control unit 10 is supplied with the image data (image signal) DT1 from the first image source 300A and the image data (image signal) DT2 from the second image source 300B. The image data (image signal) ADT composed of the image data DT 1 and DT 2 is output to the common display unit 100. A specific configuration of the display control unit 10 will be described later.
The first and second image sources 300A and 300B are composed of a plurality of sources such as a camera, a TV receiving unit, a DVD playback unit, an HD playback unit, and a navigation unit, which will be described later.

表示部100は、後述するように、液晶パネル、バックライト、視差バリア等から構成されており、第1の画像データDT1に基づく第1の画像IM1を右方向から観察者OBRが視認できると共に第2の画像データDT2に基づく第2の画像IM2を左方向から観察者OBLが視認できるように共通の表示画面に表示する。尚、表示部100の具体的な構成については後述する。   As will be described later, the display unit 100 includes a liquid crystal panel, a backlight, a parallax barrier, and the like, and the first image IM1 based on the first image data DT1 can be viewed from the right by the observer OBR. The second image IM2 based on the second image data DT2 is displayed on the common display screen so that the observer OBL can visually recognize from the left direction. A specific configuration of the display unit 100 will be described later.

図2は本発明の一実施形態に係る表示装置の外観斜視図、図3は本発明の一実施形態に係る車両への搭載例を示す斜視図である。
図2に示す表示装置の装置本体100Aは、車両のダッシュボード部分に内蔵されると共に、表示部100は、図3に示すように運転席DSと助手席ASとの間に配置される。また、表示部100には、表示装置を手動で操作するための操作部150が設けられている。
図3に示すケースにおいては、運転席DSに着席した乗員が上記の観察者OBRとなり、助手席ASに着席した乗員が上記の観察者OBLとなる。そして、これらの搭乗者は、それぞれ運転席DS側又は助手席AS側から表示部100に表示された異なる第1の画像IM1及び第2の画像IM2を同時に観ることができる。
FIG. 2 is an external perspective view of a display device according to an embodiment of the present invention, and FIG. 3 is a perspective view illustrating an example of mounting on a vehicle according to an embodiment of the present invention.
The apparatus main body 100A of the display device shown in FIG. 2 is built in the dashboard portion of the vehicle, and the display unit 100 is disposed between the driver seat DS and the passenger seat AS as shown in FIG. The display unit 100 is provided with an operation unit 150 for manually operating the display device.
In the case shown in FIG. 3, the occupant seated in the driver seat DS is the observer OBR, and the occupant seated in the passenger seat AS is the observer OBL. These passengers can simultaneously view different first images IM1 and second images IM2 displayed on the display unit 100 from the driver seat DS side or the passenger seat AS side, respectively.

図4ないし図8は本発明の一実施形態に係る表示装置の具体的な構成を示す図であって、図4は表示装置の機能ブロック図、図5は液晶パネルの断面構造及び作用を説明するための図、図6は液晶パネルの正面図、図7はTFT基板の回路図、及び図8は画像出力部の機能ブロック図である。   4 to 8 are diagrams showing a specific configuration of the display device according to the embodiment of the present invention. FIG. 4 is a functional block diagram of the display device, and FIG. 5 is a cross-sectional structure and operation of the liquid crystal panel. FIG. 6 is a front view of the liquid crystal panel, FIG. 7 is a circuit diagram of the TFT substrate, and FIG. 8 is a functional block diagram of the image output unit.

この表示装置は、図4に示すように、表示部100加えて、制御部20、分配回路30、第1及び第2の画質調整回路50A,50B、画像出力回路としての画像出力部70等から構成されている。尚、上記した表示制御部10は、制御部20、分配回路30、第1及び第2の画質調整回路50A,50B、画像出力部70等から構成される。   As shown in FIG. 4, the display device includes a display unit 100, a control unit 20, a distribution circuit 30, first and second image quality adjustment circuits 50A and 50B, an image output unit 70 as an image output circuit, and the like. It is configured. The display control unit 10 includes a control unit 20, a distribution circuit 30, first and second image quality adjustment circuits 50A and 50B, an image output unit 70, and the like.

制御部20は、プロセッサ(CPU)、インターフェース回路、ROM、RAM等から構成され、ROMに記憶されたプログラムに従って表示装置を総合的に制御する。
さらに、制御部20は、図4に示すように、車両に搭載されて画像や音声を供給する供給源としての、車両の周囲等を撮像するカメラ310、音楽や画像を再生するMD(ミニディスク)再生部320、アンテナからラジオ放送波を受信するラジオ受信部330、アンテナからセレクタ341を介してTV放送波を受信するTV受信部340、CD(コンパクトディスク)やDVD(デジタル・バーサタイル・ディスク)から音楽情報や画像を再生するCD/DVD再生部350、HD(ハードディスク)に記録された画像や音楽情報を再生するHD再生部360、VICS情報受信部371が受信した道路情報やGPS情報受信部372が受信した地理情報に基づいて地図やルート案内画像を出力するナビゲーション部370、半導体メモリカードに記憶された情報を再生する半導体メモリ再生部380等と接続されて、これらとの間でデータを授受すると共にこれらをコントロールする。
また、制御部20には、各種データを記憶するメモリ140、表示装置を操作するための操作部150、表示装置をリモコン操作するためのリモコン171との間で赤外線信号や無線信号を送受するリモコン送受信部170、車両に備わるライトスイッチや光センサで構成されて車両内の明るさを検知する明るさ検知センサ190、運転席や助手席に設けられる感圧センサ等で構成されて車両の乗員を検出する乗員検知センサ200等が接続され、制御部20は、これらから得られる各種データに基づいて各種制御が可能となっている。
The control unit 20 includes a processor (CPU), an interface circuit, a ROM, a RAM, and the like, and comprehensively controls the display device according to a program stored in the ROM.
Further, as shown in FIG. 4, the control unit 20 is equipped with a camera 310 that images the surroundings of the vehicle as a supply source that is mounted on the vehicle and supplies images and sounds, and an MD (mini disc) that reproduces music and images. ) Playback unit 320, radio reception unit 330 that receives radio broadcast waves from an antenna, TV reception unit 340 that receives TV broadcast waves from an antenna via a selector 341, CD (compact disc) and DVD (digital versatile disc) CD / DVD playback unit 350 for playing back music information and images from HD, HD playback unit 360 for playing back images and music information recorded on HD (hard disk), road information and GPS information receiving unit received by VICS information receiving unit 371 A navigation unit 370 that outputs a map and a route guidance image based on the geographic information received by the 372, a semiconductor memo It is connected to the semiconductor memory reproduction unit 380 for reproducing the information stored on the card, controlling these together to exchange data between these.
Further, the control unit 20 includes a memory 140 for storing various data, an operation unit 150 for operating the display device, and a remote controller for transmitting and receiving infrared signals and radio signals to and from the remote control 171 for operating the display device by remote control. The transmission / reception unit 170, a brightness detection sensor 190 configured to detect the brightness in the vehicle by being configured with a light switch or a light sensor provided in the vehicle, a pressure-sensitive sensor provided in a driver seat or a passenger seat, and the like, An occupant detection sensor 200 to be detected is connected, and the control unit 20 can perform various controls based on various data obtained from these.

分配回路30は、図4に示すように、上記したカメラ310、MD再生部320、ラジオ受信部330、TV受信部340、CD/DVD再生部350、HD再生部360、ナビゲーション部370等から供給される音声データや画像データが入力される。そして、ナビゲーション部370からのナビゲーション画像データは、第1の画質調整回路50Aへ出力され、他の画像データは、制御部20からの制御指令に応じて、第2の画質調整回路50Bへ出力される。また、音声データは、音声調整回路60へ出力される。
音声調整回路60は、図4に示すように、分配回路30から供給された音声データを調整してスピーカ61へ出力する。
As shown in FIG. 4, the distribution circuit 30 is supplied from the camera 310, the MD playback unit 320, the radio reception unit 330, the TV reception unit 340, the CD / DVD playback unit 350, the HD playback unit 360, the navigation unit 370, and the like. Audio data and image data to be input are input. The navigation image data from the navigation unit 370 is output to the first image quality adjustment circuit 50A, and the other image data is output to the second image quality adjustment circuit 50B in response to a control command from the control unit 20. The The audio data is output to the audio adjustment circuit 60.
As shown in FIG. 4, the audio adjustment circuit 60 adjusts the audio data supplied from the distribution circuit 30 and outputs it to the speaker 61.

第1及び第2の画質調整回路50A,50Bは、それぞれコントラスト調整部、輝度調整部、色調調整部、ガンマ値調整部等から構成され、制御部20からの制御指令に応じて、第1及び第2の画像データの画質(コントラスト、輝度、色調、ガンマ値)をそれぞれ調整する。   The first and second image quality adjustment circuits 50A and 50B are each composed of a contrast adjustment unit, a luminance adjustment unit, a color tone adjustment unit, a gamma value adjustment unit, and the like, and according to a control command from the control unit 20, the first and second image quality adjustment circuits 50A and 50B. The image quality (contrast, brightness, color tone, gamma value) of the second image data is adjusted.

表示部100は、図4に示すように、液晶パネル110、液晶パネル110の背面側から照明光を当てるバックライト120、表示装置を操作する信号を入力するためのタッチパネル130等から構成されている。尚、タッチパネル130は、図示しないが、透明なシート状に形成されて液晶パネル110の前面に貼着される。   As shown in FIG. 4, the display unit 100 includes a liquid crystal panel 110, a backlight 120 that illuminates illumination light from the back side of the liquid crystal panel 110, a touch panel 130 for inputting a signal for operating the display device, and the like. . Although not shown, the touch panel 130 is formed in a transparent sheet shape and attached to the front surface of the liquid crystal panel 110.

液晶パネル110は、図5に示すように、バックライト120側から順に配置された、偏光板111、TFT(Thin Film Transistor)基板112、液晶層113、RGBの3原色の画素をもつカラーフィルタ基板114、視差バリア115、ガラス板116、偏光板117等から構成された周知の構造を有する。
この液晶パネル110は、図5及び図6に示すように、例えば、水平方向に800画素、垂直方向に480画素が配列された表示画面を有すると共に、この表示画面には、水平方向において左側表示用画素118(以下、助手席側表示用画素118ともいう。)と右側表示用画素119(以下、運転席側表示用画素119ともいう。)とが交互に配列されて構成されている。
したがって、運転席側表示画面及び助手席側表示画面はそれぞれ400×480画素の解像度を有する。
As shown in FIG. 5, the liquid crystal panel 110 includes a polarizing plate 111, a TFT (Thin Film Transistor) substrate 112, a liquid crystal layer 113, and a color filter substrate having pixels of three primary colors RGB arranged in order from the backlight 120 side. 114, a parallax barrier 115, a glass plate 116, a polarizing plate 117, and the like.
As shown in FIGS. 5 and 6, the liquid crystal panel 110 has a display screen in which, for example, 800 pixels in the horizontal direction and 480 pixels in the vertical direction are arranged. Pixels 118 (hereinafter also referred to as passenger seat side display pixels 118) and right side display pixels 119 (hereinafter also referred to as driver seat side display pixels 119) are alternately arranged.
Therefore, each of the driver's seat side display screen and the passenger seat side display screen has a resolution of 400 × 480 pixels.

視差バリア115は、図5及び図6に示すように、ストライプ状に形成されて遮蔽部と透光部を有し、その遮蔽部は隣接する左側表示用画素118と右側表示用画素119との間に配置される。視差バリア115をカラーフィルタ基板114の前面に配置することにより、左側表示用画素118を透過した照明光は、左側に向かう照明光のみ選択的に視差バリア115の透光部を通過し、右側表示用画素119を透過した照明光は、右側に向かう照明光のみが選択的に視差バリア115の透光部を通過する。これにより、図5に示すように、液晶パネル110の右側(運転席側)からは第1の画像IM1が視認でき、左側(助手席側)からは第2の画像IM2が視認できるようになっている。
尚、視差バリア115は、特開平10−123461号公報や特開平11−84131号公報等に開示されているものと同様のものを使用できる。
As shown in FIGS. 5 and 6, the parallax barrier 115 is formed in a stripe shape and includes a shielding part and a light-transmitting part. The shielding part is formed by the adjacent left display pixel 118 and right display pixel 119. Arranged between. By disposing the parallax barrier 115 on the front surface of the color filter substrate 114, the illumination light transmitted through the left display pixel 118 selectively passes through the light-transmitting part of the parallax barrier 115 selectively toward the left side, and is displayed on the right side. Of the illumination light transmitted through the pixel 119, only the illumination light directed toward the right side selectively passes through the light transmitting portion of the parallax barrier 115. As a result, as shown in FIG. 5, the first image IM1 can be viewed from the right side (driver's seat side) of the liquid crystal panel 110, and the second image IM2 can be viewed from the left side (passenger seat side). ing.
The parallax barrier 115 can be the same as those disclosed in JP-A-10-123461 and JP-A-11-84131.

TFT基板112は、図7に示すように、データ線駆動回路DR1、走査線駆動回路DR2、垂直方向に配列された走査線SCL、水平方向に配列されたデータ線DTL、走査線SCLとデータ線DTLとの交差する領域毎に形成されたTFT素子ELに対応して形成された画素電極EP等を備え、走査線SCL及びデータ線DTLで囲まれた各領域がサブピクセルSBPを構成しており、データ線DTLに沿う各列のサブピクセルSBPは交互に左側表示用画素118と右側表示用画素119とに割り当てられる。
データ線駆動回路DR1は、液晶パネル駆動部74によりその駆動タイミングを制御されて、画素電極EPへの印加電圧を制御する。
走査線駆動回路DR2は、液晶パネル駆動部74によりその駆動タイミングを制御されて、TFT素子ELを選択走査する。
As shown in FIG. 7, the TFT substrate 112 includes a data line driving circuit DR1, a scanning line driving circuit DR2, scanning lines SCL arranged in the vertical direction, data lines DTL arranged in the horizontal direction, scanning lines SCL and data lines. A pixel electrode EP formed corresponding to the TFT element EL formed in each region intersecting with the DTL is provided, and each region surrounded by the scanning line SCL and the data line DTL constitutes a subpixel SBP. The subpixels SBP in each column along the data line DTL are alternately assigned to the left display pixel 118 and the right display pixel 119.
The data line driving circuit DR1 is controlled in its driving timing by the liquid crystal panel driving unit 74, and controls the voltage applied to the pixel electrode EP.
The scanning line driving circuit DR2 selectively scans the TFT element EL by controlling the driving timing by the liquid crystal panel driving unit 74.

メモリ140は、例えば、フラッシュメモリ等の電気的書き換え可能な不揮発性メモリ又はバッテリバックアップされた揮発性メモリにより構成されており、制御部20による制御に必要なデータ等を記憶している。   The memory 140 is configured by, for example, an electrically rewritable nonvolatile memory such as a flash memory or a battery-backed volatile memory, and stores data necessary for control by the control unit 20.

画像出力部70は、図8に示すように、複数のAD(アナログ・デジタル)変換器AD1〜AD7、YC分離回路71、RGBデコーダ72、切換回路73、第2の解像度変更回路としての解像度変換回路74、書込回路75、読出回路76、第1の解像度変更回路としての画素補間回路77、出力タイミング制御回路78、メモリIF79、VRAM80、C/B調整回路81、RGB並替回路82、ガンマテーブル83、ガンマ補正回路84、TFTタイミング制御回路85等から構成され、この画像出力部70は、例えば、ASIC(Application Specific Integrated Circuit)により形成される。   As shown in FIG. 8, the image output unit 70 includes a plurality of AD (analog / digital) converters AD1 to AD7, a YC separation circuit 71, an RGB decoder 72, a switching circuit 73, and a resolution conversion as a second resolution changing circuit. Circuit 74, writing circuit 75, reading circuit 76, pixel interpolation circuit 77 as a first resolution changing circuit, output timing control circuit 78, memory IF 79, VRAM 80, C / B adjustment circuit 81, RGB rearrangement circuit 82, gamma The image output unit 70 includes a table 83, a gamma correction circuit 84, a TFT timing control circuit 85, and the like, and is formed by, for example, an ASIC (Application Specific Integrated Circuit).

AD変換器AD1は、第2の画質調整回路50Bから入力されるアナログ信号からなるCV(コンポジットビデオ)信号のYC信号(輝度信号及び色信号)をクロック信号CLK1(例えば、13MHz)に同期してサンプリングすることによりデジタル信号に変換し、これをYC分離回路71へ出力する。
尚、CV信号は、解像度が720×240(ドット)であり、YC信号と複合同期信号CSYNC1とからなり、複合同期信号CSYNC1も画像出力部70に入力される。複合同期信号CSYNC1は、垂直同期信号成分と水平同期信号成分とを含む信号である。また、CV信号は、TV受信部340のアナログテレビ信号やCD/DVD再生部350から得られる信号で構成される。さらに、クロック信号CLK1は、画像出力部70の外部に設けられた電圧制御発振器VCO1から供給される。
The AD converter AD1 synchronizes the YC signal (luminance signal and color signal) of the CV (composite video) signal composed of the analog signal input from the second image quality adjustment circuit 50B in synchronization with the clock signal CLK1 (for example, 13 MHz). By sampling, it is converted into a digital signal, which is output to the YC separation circuit 71.
The CV signal has a resolution of 720 × 240 (dots) and is composed of a YC signal and a composite synchronization signal CSYNC1, and the composite synchronization signal CSYNC1 is also input to the image output unit 70. The composite synchronization signal CSYNC1 is a signal including a vertical synchronization signal component and a horizontal synchronization signal component. The CV signal is composed of an analog television signal from the TV receiver 340 and a signal obtained from the CD / DVD reproducing unit 350. Further, the clock signal CLK1 is supplied from a voltage controlled oscillator VCO1 provided outside the image output unit 70.

AD変換器AD2〜AD4は、第2の画質調整回路50Bから入力されるアナログ信号からなるEGA信号のR,G,B信号を上記のクロック信号CLK1に同期してサンプリングすることによりデジタル信号に変換し、これを切換回路73へ出力する。
尚、EGA信号は、解像度が400×240(ドット)であり、R,G,B信号と複合同期信号CSYNC2とからなり、複合同期信号CSYNC2も画像出力部70に入力される。複合同期信号CSYNC2は、垂直同期信号成分と水平同期信号成分とを含む信号である。また、EGA信号は、例えば、TV受信部340から得られるDTV(デジタルテレビ)信号をリサイズして形成した信号である。
The AD converters AD2 to AD4 convert the R, G, and B signals of the EGA signal composed of analog signals input from the second image quality adjustment circuit 50B into digital signals by sampling in synchronization with the clock signal CLK1. This is output to the switching circuit 73.
The EGA signal has a resolution of 400 × 240 (dots) and is composed of R, G, B signals and a composite synchronization signal CSYNC2, and the composite synchronization signal CSYNC2 is also input to the image output unit 70. The composite synchronization signal CSYNC2 is a signal including a vertical synchronization signal component and a horizontal synchronization signal component. The EGA signal is a signal formed by resizing a DTV (digital television) signal obtained from the TV receiver 340, for example.

AD変換器AD5〜AD7は、第1の画質調整回路50Aから入力されるアナログ信号からなるWVGA信号のR,G,B信号をクロック信号CLK2(例えば、33.231MHz)に同期してサンプリングしてデジタル信号に変換する。
尚、WVGA信号は、解像度が800×480(ドット)であり、ナビゲーション部370から得られる信号であり、例えば、地図表示用の画像信号である。また、クロック信号CLK2は、画像出力部70の外部に設けられた電圧制御発振器VCO2から供給される。
The AD converters AD5 to AD7 sample the R, G, and B signals of the WVGA signal that is an analog signal input from the first image quality adjustment circuit 50A in synchronization with the clock signal CLK2 (for example, 33.231 MHz). Convert to digital signal.
Note that the WVGA signal has a resolution of 800 × 480 (dots) and is obtained from the navigation unit 370, for example, an image signal for map display. The clock signal CLK2 is supplied from a voltage controlled oscillator VCO2 provided outside the image output unit 70.

YC分離回路71は、CV信号のYC信号をY(輝度)信号とC(色)信号に分離してRGBデコーダ72へ出力する。
RGBデコーダ72は、Y信号とC信号をR,G,B信号に変換して切換回路73へ出力する。
切換回路73は、制御部20から入力される切換信号SELに応じて、CV信号のR,G,B信号とEGA信号のR,G,B信号との一方を選択的に解像度変換回路74へ出力する。
The YC separation circuit 71 separates the YC signal of the CV signal into a Y (luminance) signal and a C (color) signal and outputs them to the RGB decoder 72.
The RGB decoder 72 converts the Y signal and C signal into R, G, B signals and outputs them to the switching circuit 73.
The switching circuit 73 selectively selects one of the R, G, B signals of the CV signal and the R, G, B signals of the EGA signal to the resolution conversion circuit 74 in accordance with the switching signal SEL input from the control unit 20. Output.

解像度変換回路74は、CV信号又はEGA信号のR,G,B信号の解像度を液晶パネル110の解像度(400×480)になるように演算して書込回路75へ出力する。すなわち、解像度変換回路74は、各信号形式に応じて入力される画像信号の解像度を変更可能に形成されている。   The resolution conversion circuit 74 calculates the resolution of the R, G, and B signals of the CV signal or EGA signal so as to be the resolution (400 × 480) of the liquid crystal panel 110 and outputs it to the writing circuit 75. That is, the resolution conversion circuit 74 is formed so as to be able to change the resolution of the input image signal in accordance with each signal format.

VRAM80は、CV信号又はEGA信号のR,G,B信号を一時的に保持するためのメモリであり、例えば、SDRAM(Synchronous DRAM)が用いられる。   The VRAM 80 is a memory for temporarily holding R, G, B signals of CV signals or EGA signals, and for example, SDRAM (Synchronous DRAM) is used.

書込回路75は、CV信号又はEGA信号の複合同期信号CSYNC1又はCSYNC2に同期してVRAM80に書き込むべきデータ(R,G,B信号)をラッチする。
読出回路76は、WVGA信号の出力タイミングでVRAM80から読み出したデータをラッチする。
The write circuit 75 latches data (R, G, B signals) to be written to the VRAM 80 in synchronization with the composite sync signal CSYNC1 or CSYNC2 of the CV signal or EGA signal.
The read circuit 76 latches data read from the VRAM 80 at the output timing of the WVGA signal.

画素補間回路77は、800×480の解像度のWVGA信号(R,G,B信号)を画素補間演算して400×480の解像度にリサイズし、RGB並替回路82に出力する。尚、第1の画質調整回路から入力される信号が400×480のVGA信号であれば、この画像補間回路は省略することができる。   The pixel interpolation circuit 77 performs pixel interpolation on the WVGA signal (R, G, B signal) having a resolution of 800 × 480, resizes it to a resolution of 400 × 480, and outputs it to the RGB rearrangement circuit 82. If the signal input from the first image quality adjustment circuit is a 400 × 480 VGA signal, this image interpolation circuit can be omitted.

出力タイミング制御回路78は、クロック信号CLK2に基づいて、表示部100(液晶パネル110)へ画像を出力するタイミングを生成する回路である。
メモリIF79は、VRAM80へのアクセスを制御する回路であり、書込回路75にラッチされたデータをVRAM80へCV信号又はEGA信号の入力タイミングに同期して書き込むと共に、WVGA信号の出力タイミングに同期してVRAM80からデータを読み出してC/B調整回路81へ出力する。
The output timing control circuit 78 is a circuit that generates a timing for outputting an image to the display unit 100 (liquid crystal panel 110) based on the clock signal CLK2.
The memory IF 79 is a circuit that controls access to the VRAM 80 and writes the data latched in the write circuit 75 to the VRAM 80 in synchronization with the input timing of the CV signal or EGA signal, and in synchronization with the output timing of the WVGA signal. The data is read from the VRAM 80 and output to the C / B adjustment circuit 81.

C/B調整回路81は、VRAM80に一時的に保持されて読み出されたCV信号又はEGA信号のR,G,B信号からなる画像の画質を調整してRGB並替回路82へ出力する。   The C / B adjustment circuit 81 adjusts the image quality of the image composed of the R, G, and B signals of the CV signal or EGA signal temporarily held and read by the VRAM 80 and outputs the adjusted image quality to the RGB rearrangement circuit 82.

RGB並替回路82は、画素補間回路77及びC/B調整回路81からの画素データを2画面表示用に並び替えてガンマ補正回路84へ出力する。
ガンマ補正回路84は、液晶パネル110の特性に合わせてR,G,B単位でリニアでガンマ補正をする回路である。
ガンマテーブル83は、ガンマ補正のためのテーブル値を保持するためのメモリである。
TFTタイミング制御回路85は、液晶パネル110のTFT基板112に形成された回路の駆動タイミングに合わせて画像データを出力する回路である。
The RGB rearrangement circuit 82 rearranges the pixel data from the pixel interpolation circuit 77 and the C / B adjustment circuit 81 for two-screen display and outputs the rearranged pixel data to the gamma correction circuit 84.
The gamma correction circuit 84 is a circuit that linearly performs gamma correction in units of R, G, and B in accordance with the characteristics of the liquid crystal panel 110.
The gamma table 83 is a memory for holding a table value for gamma correction.
The TFT timing control circuit 85 is a circuit that outputs image data in accordance with the drive timing of a circuit formed on the TFT substrate 112 of the liquid crystal panel 110.

このように、画像出力部70では、異なるタイミングで入力されるWVGA信号とCV信号又はEGA信号のうち、CV信号又はEGA信号をVRAM80に一時的に保持すると共に、WVGA信号の液晶パネル110への出力タイミングに合わせてVRAM80に一時的に保持したCV信号又はEGA信号を液晶パネル110へ出力する。   As described above, the image output unit 70 temporarily holds the CV signal or the EGA signal among the WVGA signal and the CV signal or the EGA signal input at different timings in the VRAM 80 and transmits the WVGA signal to the liquid crystal panel 110. The CV signal or EGA signal temporarily held in the VRAM 80 is output to the liquid crystal panel 110 in accordance with the output timing.

本実施形態によれば、CV信号又はEGA信号をVRAM80に一時的に保持することにより、WVGA信号の液晶パネル110への出力タイミングに合わせてCV信号又はEGA信号も液晶パネル110へ出力できるので、出力回路としてのTFTタイミング制御回路85やガンマ補正回路84を共通に使用でき、画像出力部70の回路規模が大きくなるのを抑制できる。
また、CV信号又はEGA信号のみをVRAM80に一時的に保持して、WVGA信号を一時的に保持するためのメモリが必要ないので、必要最小限のメモリ容量で入力タイミングが異なる信号の出力タイミングを合わせることができる。
According to the present embodiment, by temporarily holding the CV signal or EGA signal in the VRAM 80, the CV signal or EGA signal can also be output to the liquid crystal panel 110 in accordance with the output timing of the WVGA signal to the liquid crystal panel 110. The TFT timing control circuit 85 and the gamma correction circuit 84 as output circuits can be used in common, and an increase in the circuit scale of the image output unit 70 can be suppressed.
Further, since only a CV signal or an EGA signal is temporarily held in the VRAM 80 and a memory for temporarily holding the WVGA signal is not required, output timings of signals having different input timings with a minimum memory capacity are required. Can be matched.

上記実施形態では、表示部100に液晶パネルを使用した場合について説明したが、これに限定されるわけではなく、液晶パネル以外のフラットパネルディスレイ、例えば有機ELディスプレイパネル、プラズマディスプレイパネル、冷陰極フラットパネルディスプレイ等を用いることもできる。   In the above embodiment, the case where a liquid crystal panel is used for the display unit 100 has been described. However, the present invention is not limited to this, and a flat panel display other than the liquid crystal panel, for example, an organic EL display panel, a plasma display panel, a cold cathode A flat panel display or the like can also be used.

上記実施形態は本発明の好適な実施形態である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。   The above embodiment is a preferred embodiment of the present invention. However, the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention.

本発明の一実施形態に係る表示装置の基本構成を説明するための図である。It is a figure for demonstrating the basic composition of the display apparatus which concerns on one Embodiment of this invention. 表示装置の外観斜視図である。It is an external appearance perspective view of a display apparatus. 表示装置の車両への適用例を示す斜視図である。It is a perspective view which shows the example of application to the vehicle of a display apparatus. 車載用表示装置の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of a vehicle-mounted display apparatus. 表示部の断面構造を示す図である。It is a figure which shows the cross-section of a display part. 液晶パネルの正面図である。It is a front view of a liquid crystal panel. TFT基板の回路図である。It is a circuit diagram of a TFT substrate. 画像出力部の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of an image output part.

符号の説明Explanation of symbols

10…表示制御部
20…制御部
30…分配回路
50A,50B…第1及び第2の画質調整回路
60…音声調整回路
70…画像出力部
71…YC分離回路
72…RGBデコーダ
73…切換回路
74…解像度変換回路(第2の解像度変更回路)
75…書込回路
76…読出回路
77…画素補間回路(第1の解像度変更回路)
78…出力タイミング制御回路
79…メモリIF
80…VRAM
81…C/B調整回路
82…RGB並替回路
83…ガンマテーブル
84…ガンマ補正回路
85…TFTタイミング制御回路
100…表示部(表示パネル)
100A…装置本体
110…液晶パネル
120…バックライト
130…タッチパネル
140…メモリ
150…操作部
170…リモコン送受信部
190…明るさ検知センサ
200…乗員検知センサ
300A,300B…画像ソース
310…カメラ
320…MD再生部
330…ラジオ受信部
340…TV受信部
350…CD/DVD再生部
360…HD再生部
370…ナビゲーション部

DESCRIPTION OF SYMBOLS 10 ... Display control part 20 ... Control part 30 ... Distribution circuit 50A, 50B ... 1st and 2nd image quality adjustment circuit 60 ... Audio | voice adjustment circuit 70 ... Image output part 71 ... YC separation circuit 72 ... RGB decoder 73 ... Switching circuit 74 ... Resolution conversion circuit (second resolution change circuit)
75 ... Write circuit 76 ... Read circuit 77 ... Pixel interpolation circuit (first resolution changing circuit)
78 ... Output timing control circuit 79 ... Memory IF
80 ... VRAM
81 ... C / B adjustment circuit 82 ... RGB rearrangement circuit 83 ... Gamma table 84 ... Gamma correction circuit 85 ... TFT timing control circuit 100 ... Display unit (display panel)
DESCRIPTION OF SYMBOLS 100A ... Apparatus main body 110 ... Liquid crystal panel 120 ... Backlight 130 ... Touch panel 140 ... Memory 150 ... Operation part 170 ... Remote control transmission / reception part 190 ... Brightness detection sensor 200 ... Occupant detection sensor 300A, 300B ... Image source 310 ... Camera 320 ... MD Playback unit 330 ... Radio reception unit 340 ... TV reception unit 350 ... CD / DVD playback unit 360 ... HD playback unit 370 ... Navigation unit

Claims (5)

それぞれ異なる視野から視認できる第1及び第2の画面を備える共通の表示パネルに第1及び第2の画像信号をそれぞれ出力して第1及び第2の画像を表示する表示装置であって、
前記第2の画像信号を保持すると共に、前記第1の画像信号の前記表示パネルへの出力タイミングに合わせて保持した前記第2の画像信号を前記表示パネルへ出力する画像出力回路を有することを特徴とする表示装置。
A display device for displaying first and second images by outputting first and second image signals to a common display panel having first and second screens that can be viewed from different fields of view, respectively.
An image output circuit for holding the second image signal and outputting the second image signal held in accordance with an output timing of the first image signal to the display panel; Characteristic display device.
前記画像出力回路は、前記表示パネルの画面の解像度に合致するように、前記第1の画像信号の解像度を変更する第1の解像度変更回路を有することを特徴とする請求項1に記載の表示装置。   The display according to claim 1, wherein the image output circuit includes a first resolution changing circuit that changes the resolution of the first image signal so as to match the resolution of the screen of the display panel. apparatus. 前記画像出力回路は、前記表示パネルの画面の解像度に合致するように、前記第2の画像信号の解像度を変更する第2の解像度変更回路を前記第1の解像度変更回路とは別個に有することを特徴とする請求項2に記載の表示装置。   The image output circuit has a second resolution changing circuit that changes the resolution of the second image signal so as to match the resolution of the screen of the display panel, separately from the first resolution changing circuit. The display device according to claim 2. 前記画像出力回路は、前記第2の画像信号として異なる信号形式の画像信号を選択的に入力可能に形成されており、
前記第2の解像度変更回路は、前記各信号形式に応じて前記第2の画像信号の解像度を変更可能に形成されている、
ことを特徴とする請求項3に記載の表示装置。
The image output circuit is formed so that an image signal of a different signal format can be selectively input as the second image signal,
The second resolution changing circuit is formed so as to be able to change the resolution of the second image signal in accordance with each signal format.
The display device according to claim 3.
前記第1の画像信号は、地図表示に必要な画像信号であることを特徴とする請求項1ないし4のいずれかに記載の表示装置。   5. The display device according to claim 1, wherein the first image signal is an image signal necessary for map display.
JP2005274725A 2005-09-21 2005-09-21 Display device Pending JP2007086370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005274725A JP2007086370A (en) 2005-09-21 2005-09-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005274725A JP2007086370A (en) 2005-09-21 2005-09-21 Display device

Publications (1)

Publication Number Publication Date
JP2007086370A true JP2007086370A (en) 2007-04-05

Family

ID=37973420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005274725A Pending JP2007086370A (en) 2005-09-21 2005-09-21 Display device

Country Status (1)

Country Link
JP (1) JP2007086370A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091138A (en) * 1996-09-19 1998-04-10 Zanavy Informatics:Kk Display controller
JP2002228466A (en) * 2001-11-08 2002-08-14 Sony Corp Navigation system
JP2003298938A (en) * 2002-04-01 2003-10-17 Canon Inc Multi-screen compositing apparatus, control method for multi-screen compositing apparatus, control program for multi-screen compositing apparatus, and storage medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091138A (en) * 1996-09-19 1998-04-10 Zanavy Informatics:Kk Display controller
JP2002228466A (en) * 2001-11-08 2002-08-14 Sony Corp Navigation system
JP2003298938A (en) * 2002-04-01 2003-10-17 Canon Inc Multi-screen compositing apparatus, control method for multi-screen compositing apparatus, control program for multi-screen compositing apparatus, and storage medium

Similar Documents

Publication Publication Date Title
JP4308219B2 (en) In-vehicle display device
JP4255032B2 (en) Display device and display method
JP5121456B2 (en) In-vehicle display device
JP2007145158A (en) On-vehicle display device, and its display control method
JP2006195415A (en) Display apparatus and display method
KR20080044896A (en) Display device and display method
JP2006184859A (en) Display controller and display device
JPWO2007097353A1 (en) Display device and display method
JP2007078923A (en) Display controller, and display device and method
EP1816638A1 (en) Image interpolation device and display device
JPWO2007034611A1 (en) Display device, inspection method and manufacturing method thereof, and display panel inspection method and manufacturing method
JP2007072137A (en) Display apparatus and display method
JP2007086381A (en) Liquid crystal display
JP2006154754A (en) Display controller and display device
JP2008241730A (en) Display controller, display device, and display control method
US20060202979A1 (en) Video display control device and video display device
US7688293B2 (en) Display apparatus and in-vehicle display apparatus
JP2007086722A (en) On-vehicle liquid crystal display device
JP4721838B2 (en) In-vehicle display device and method
JP2006301573A (en) Display device and display method
US20070063943A1 (en) Display apparatus
JP2007086369A (en) Display device and display timing regulation circuit
JP2006163413A (en) Multi-view display apparatus
JP2007086370A (en) Display device
JP2007147816A (en) On-vehicle display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306