JP2007073799A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007073799A
JP2007073799A JP2005260316A JP2005260316A JP2007073799A JP 2007073799 A JP2007073799 A JP 2007073799A JP 2005260316 A JP2005260316 A JP 2005260316A JP 2005260316 A JP2005260316 A JP 2005260316A JP 2007073799 A JP2007073799 A JP 2007073799A
Authority
JP
Japan
Prior art keywords
substrate
channel
effect transistor
field effect
channel field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005260316A
Other languages
Japanese (ja)
Inventor
Hisaki Hara
寿樹 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005260316A priority Critical patent/JP2007073799A/en
Publication of JP2007073799A publication Critical patent/JP2007073799A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To simultaneously improve mobility of a P-channel electric field effect transistor and mobility of an N-channel electric field effect transistor by bending a semiconductor chip. <P>SOLUTION: The P-channel electric field transistor in which a channel is arranged perpendicularly to the bending direction of the (100) substrate 11 is formed along a <110> direction, and the N-channel electric field transistor in which a channel is arranged in parallel to the bending direction of the (100) substrate 11 is formed along the <110> direction, on the (100) substrate 11 bent in a convex shape along the <110> direction. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体装置に関し、特に、折り曲げ可能な半導体チップにトランジスタを配置する方法に適用して好適なものである。   The present invention relates to a semiconductor device, and is particularly suitable for application to a method of arranging a transistor on a bendable semiconductor chip.

ユビキタス社会では、電子タグや電子ペーパーに代表されるようにウェアラブル電子機器が注目されている。なかでも、表示機能付電子タグやフレキシブルディスプレイなどは、貼り付け面が凹または凸に湾曲しても表示が可能であり、様々の用途が期待されている。
このようなフレキシブル電子機器に半導体チップを搭載する場合、曲げ応力が加わっても半導体チップが破壊されないことが要求される。このような半導体チップは、シリコンウェハ上に集積回路を形成し、シリコンウェハを研磨することで薄膜化してから、シリコンウェハをチップ状にダイシングし、フレキシブル基板上に実装される。このような半導体チップは、半導体チップに印加される応力によってはトランジスタの移動度が劣化することがある。 In the ubiquitous society, wearable electronic devices are attracting attention, as represented by electronic tags and electronic paper. In particular, an electronic tag with a display function, a flexible display, and the like can be displayed even if the pasting surface is concave or convex, and various uses are expected.
When a semiconductor chip is mounted on such a flexible electronic device, it is required that the semiconductor chip is not broken even when bending stress is applied. In such a semiconductor chip, an integrated circuit is formed on a silicon wafer, the silicon wafer is polished to be thinned, and then the silicon wafer is diced into chips and mounted on a flexible substrate. In such a semiconductor chip, the mobility of the transistor may be deteriorated depending on the stress applied to the semiconductor chip.

また、例えば、特許文献１には、薄膜化された半導体チップを折り曲げることにより、トランジスタの移動度を向上させる方法が開示されている。
特開２００３−２３４４５５号公報 For example, Patent Document 1 discloses a method for improving the mobility of a transistor by bending a thinned semiconductor chip.
JP 2003-234455 A

しかしながら、特許文献１に開示された方法では、半導体チップを単に折り曲げるだけでは、トランジスタの移動度が却って劣化し、トランジスタの移動度が必ずしも向上するとは限らないという問題があった。また、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタでは移動度が向上する条件が異なるため、同一の半導体チップに搭載されたＰチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができないという問題があった。
そこで、本発明の目的は、半導体チップを折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることが可能な半導体装置を提供することである。 However, the method disclosed in Patent Document 1 has a problem in that simply folding a semiconductor chip deteriorates the mobility of the transistor and does not necessarily improve the mobility of the transistor. Further, since the conditions for improving the mobility are different between the P-channel field effect transistor and the N-channel field effect transistor, the mobility of the P-channel field effect transistor and the N-channel field effect transistor mounted on the same semiconductor chip is different. There was a problem that it was not possible to improve at the same time.
Accordingly, an object of the present invention is to provide a semiconductor device capable of simultaneously improving the mobility of a P-channel field effect transistor and an N-channel field effect transistor by bending a semiconductor chip.

上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。   In order to solve the above-described problem, according to a semiconductor device of one embodiment of the present invention, a (100) substrate bent in a convex shape along the <110> direction and <110 on the (100) substrate. A P-channel field effect transistor in which a channel is disposed at right angles to the bending direction of the (100) substrate along the> direction, and the bending of the (100) substrate along the <110> direction on the (100) substrate. And an N-channel field effect transistor in which a channel is arranged in parallel to the direction.

これにより、＜１１０＞方向に沿って（１００）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (100) substrate into a convex shape along the <110> direction. For this reason, the operation of the CMOS circuit formed in the semiconductor chip can be speeded up by specifying the plane orientation and the bending direction of the semiconductor substrate and the channel direction.

なお、ここで例えば、（１００）基板を＜１１０＞方向に沿って折り曲げるとは、（１００）結晶面上で存在可能な、等価な＜１００＞方向のうち、いずれかの方向に曲げることをいう。この場合、そのような等価な方向には、［０１１］（または[０−１−１]）と、[０１−１]（または[０−１１]）の二つがあるが、いずれの方向に曲げてもよい。以下に出てくるこれ以外の、基板と曲げ方向の関係も同様とする。   Here, for example, bending the (100) substrate along the <110> direction means bending in any direction among the equivalent <100> directions that can exist on the (100) crystal plane. Say. In this case, there are two such equivalent directions, [011] (or [0-1-1]) and [01-1] (or [0-11]). It may be bent. The same applies to the relationship between the substrate and the bending direction, which will be described below.

また、本発明の一態様に係る半導体装置によれば、＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。   According to the semiconductor device of one embodiment of the present invention, the (100) substrate bent in a convex shape along the <110> direction, and the (100) direction along the <110> direction on the (100) substrate. 100) a P-channel field effect transistor in which a channel is arranged at right angles to the bending direction of the substrate, and a channel is arranged on the (100) substrate along the <110> direction at right angles to the bending direction of the (100) substrate. And an N-channel field effect transistor.

これにより、＜１１０＞方向に沿って（１００）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (100) substrate into a convex shape along the <110> direction. For this reason, the operation of the CMOS circuit formed in the semiconductor chip can be speeded up by specifying the plane orientation and the bending direction of the semiconductor substrate and the channel direction.

また、本発明の一態様に係る半導体装置によれば、＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。   According to the semiconductor device of one embodiment of the present invention, the (110) substrate bent in a convex shape along the <100> direction, and the (110) direction along the <100> direction on the (110) substrate. 110) a P-channel field effect transistor in which a channel is disposed in parallel with the bending direction of the substrate, and a channel is disposed on the (110) substrate along the <100> direction in parallel with the bending direction of the (110) substrate. And an N-channel field effect transistor.

これにより、＜１００＞方向に沿って（１１０）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thus, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (110) substrate into a convex shape along the <100> direction. For this reason, the operation of the CMOS circuit formed in the semiconductor chip can be speeded up by specifying the plane orientation and the bending direction of the semiconductor substrate and the channel direction.

また、本発明の一態様に係る半導体装置によれば、＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、前記（１１０）基板上に＜１１０＞方向に沿って前記（１１０）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。   According to the semiconductor device of one embodiment of the present invention, the (110) substrate bent in a convex shape along the <100> direction, and the (110) direction along the <110> direction on the (110) substrate. 110) a P-channel field effect transistor in which a channel is arranged at right angles to the bending direction of the substrate, and a channel is arranged on the (110) substrate along the <100> direction in parallel with the bending direction of the (110) substrate. And an N-channel field effect transistor.

これにより、＜１００＞方向に沿って（１１０）基板を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thus, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (110) substrate into a convex shape along the <100> direction. For this reason, the operation of the CMOS circuit formed in the semiconductor chip can be speeded up by specifying the plane orientation and the bending direction of the semiconductor substrate and the channel direction.

また、本発明の一態様に係る半導体装置によれば、＜１１０＞方向に沿って凹状に折り曲げられた（１１１）基板と、前記（１１１）基板上に＜１１０＞方向に沿って前記（１１１）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、前記（１１１）基板上に＜１１２＞方向に沿って前記（１１１）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする。   In addition, according to the semiconductor device of one embodiment of the present invention, the (111) substrate bent in a concave shape along the <110> direction and the (111) along the <110> direction on the (111) substrate. ) A P-channel field effect transistor in which a channel is arranged in parallel with the bending direction of the substrate; and a channel is arranged on the (111) substrate along the <112> direction at a right angle to the bending direction of the (111) substrate. And an N-channel field effect transistor.

これにより、＜１１０＞方向に沿って（１１１）基板を凹状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、半導体基板の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thus, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (111) substrate into a concave shape along the <110> direction. For this reason, the operation of the CMOS circuit formed in the semiconductor chip can be speeded up by specifying the plane orientation and the bending direction of the semiconductor substrate and the channel direction.

以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。
図１において、（１００）基板１１は、＜１１０＞方向に沿って凸状に折り曲げられている。ここで、（１００）基板１１を＜１１０＞方向に沿って凸状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ１を（１００）基板１１にかけることができる。なお、（１００）基板１１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。 Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view showing a schematic configuration of the semiconductor device according to the first embodiment of the present invention.
In FIG. 1, a (100) substrate 11 is bent in a convex shape along the <110> direction. Here, by bending the (100) substrate 11 in a convex shape along the <110> direction, a tensile stress F1 can be applied to the (100) substrate 11 along the <110> direction. The material of the (100) substrate 11 can be selected from, for example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN or ZnSe.

そして、（１００）基板１１上には、ゲート電極１２ａが配置されているとともに、（１００）基板１１には、ゲート電極１２ａを挟み込むようにＰ型ドレイン層１３ａおよびＰ型ソース層１４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板１１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と直角にチャネルが配置されている。   A gate electrode 12a is disposed on the (100) substrate 11, and a P-type drain layer 13a and a P-type source layer 14a are formed on the (100) substrate 11 so as to sandwich the gate electrode 12a. A P-channel field effect transistor is configured. Here, in the P-channel field effect transistor formed on the (100) substrate 11, the channel is arranged at right angles to the bending direction of the (100) substrate 11 along the <110> direction.

また、（１００）基板１１上には、ゲート電極１２ｂが配置されているとともに、（１００）基板１１には、ゲート電極１２ｂを挟み込むようにＮ型ドレイン層１３ｂおよびＮ型ソース層１４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板１１上に形成されたＮチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板１１の折り曲げ方向と平行にチャネルが配置されている。   A gate electrode 12b is disposed on the (100) substrate 11, and an N-type drain layer 13b and an N-type source layer 14b are formed on the (100) substrate 11 so as to sandwich the gate electrode 12b. An N-channel field effect transistor is configured. Here, in the N-channel field effect transistor formed on the (100) substrate 11, the channel is arranged in parallel with the bending direction of the (100) substrate 11 along the <110> direction.

これにより、＜１１０＞方向に沿って（１００）基板１１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１００）基板１１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field-effect transistor and the N-channel field-effect transistor can be improved simultaneously by bending the (100) substrate 11 into a convex shape along the <110> direction. For this reason, by specifying the plane orientation and bending direction of the (100) substrate 11 and the channel direction, the operation of the CMOS circuit formed in the semiconductor chip can be speeded up.

図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す平面図である。
図２において、（１００）基板２１は、＜１１０＞方向に沿って凸状に折り曲げられている。ここで、（１００）基板２１を＜１１０＞方向に沿って凸状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ２を（１００）基板２１にかけることができる。なお、（１００）基板２１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。 FIG. 2 is a plan view showing a schematic configuration of a semiconductor device according to the second embodiment of the present invention.
In FIG. 2, the (100) substrate 21 is bent in a convex shape along the <110> direction. Here, by bending the (100) substrate 21 in a convex shape along the <110> direction, a tensile stress F2 can be applied to the (100) substrate 21 along the <110> direction. The material of the (100) substrate 21 can be selected from, for example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, or ZnSe.

そして、（１００）基板２１上には、ゲート電極２２ａが配置されているとともに、（１００）基板２１には、ゲート電極２２ａを挟み込むようにＰ型ドレイン層２３ａおよびＰ型ソース層２４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板２１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板２１の折り曲げ方向と直角にチャネルが配置されている。   A gate electrode 22a is disposed on the (100) substrate 21, and a P-type drain layer 23a and a P-type source layer 24a are formed on the (100) substrate 21 so as to sandwich the gate electrode 22a. A P-channel field effect transistor is configured. Here, in the P-channel field effect transistor formed on the (100) substrate 21, the channel is arranged at right angles to the bending direction of the (100) substrate 21 along the <110> direction.

また、（１００）基板２１上には、ゲート電極２２ｂが配置されているとともに、（１００）基板２１には、ゲート電極２２ｂを挟み込むようにＮ型ドレイン層２３ｂおよびＮ型ソース層２４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１００）基板２１上に形成されたＮチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１００）基板２１の折り曲げ方向と直角にチャネルが配置されている。   A gate electrode 22b is disposed on the (100) substrate 21, and an N-type drain layer 23b and an N-type source layer 24b are formed on the (100) substrate 21 so as to sandwich the gate electrode 22b. An N-channel field effect transistor is configured. Here, in the N-channel field effect transistor formed on the (100) substrate 21, the channel is arranged at right angles to the bending direction of the (100) substrate 21 along the <110> direction.

これにより、＜１１０＞方向に沿って（１００）基板２１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１００）基板２１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (100) substrate 21 into a convex shape along the <110> direction. Therefore, by specifying the plane orientation and the bending direction of the (100) substrate 21 and the channel direction, the operation of the CMOS circuit formed on the semiconductor chip can be speeded up.

図３は、本発明の第３実施形態に係る半導体装置の概略構成を示す平面図である。
図３において、（１１０）基板３１は、＜１００＞方向に沿って凸状に折り曲げられている。ここで、（１１０）基板３１を＜１００＞方向に沿って凸状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ３を（１１０）基板３１にかけることができる。なお、（１１０）基板３１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。 FIG. 3 is a plan view showing a schematic configuration of a semiconductor device according to the third embodiment of the present invention.
In FIG. 3, the (110) substrate 31 is bent in a convex shape along the <100> direction. Here, by bending the (110) substrate 31 in a convex shape along the <100> direction, a tensile stress F3 can be applied to the (110) substrate 31 along the <110> direction. The material of the (110) substrate 31 can be selected from, for example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, or ZnSe.

そして、（１１０）基板３１上には、ゲート電極３２ａが配置されているとともに、（１１０）基板３１には、ゲート電極３２ａを挟み込むようにＰ型ドレイン層３３ａおよびＰ型ソース層３４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板３１上に形成されたＰチャネル電界効果型トランジスタは、＜１００＞方向に沿って（１１０）基板３１の折り曲げ方向と平行にチャネルが配置されている。   A gate electrode 32a is disposed on the (110) substrate 31, and a P-type drain layer 33a and a P-type source layer 34a are formed on the (110) substrate 31 so as to sandwich the gate electrode 32a. A P-channel field effect transistor is configured. Here, in the P-channel field effect transistor formed on the (110) substrate 31, the channel is arranged in parallel with the bending direction of the (110) substrate 31 along the <100> direction.

また、（１１０）基板３１上には、ゲート電極３２ｂが配置されているとともに、（１１０）基板３１には、ゲート電極３２ｂを挟み込むようにＮ型ドレイン層３３ｂおよびＮ型ソース層３４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板３１上に形成されたＮチャネル電界効果型トランジスタは、＜１００＞方向に沿って（１１０）基板３１の折り曲げ方向と平行にチャネルが配置されている。   A gate electrode 32b is disposed on the (110) substrate 31, and an N-type drain layer 33b and an N-type source layer 34b are formed on the (110) substrate 31 so as to sandwich the gate electrode 32b. An N-channel field effect transistor is configured. Here, in the N-channel field effect transistor formed on the (110) substrate 31, the channel is arranged in parallel with the bending direction of the (110) substrate 31 along the <100> direction.

これにより、＜１００＞方向に沿って（１１０）基板３１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１１０）基板３１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field-effect transistor and the N-channel field-effect transistor can be improved simultaneously by bending the (110) substrate 31 into a convex shape along the <100> direction. Therefore, by specifying the plane orientation and the bending direction of the (110) substrate 31 and the channel direction, the operation of the CMOS circuit formed on the semiconductor chip can be speeded up.

図４は、本発明の第４実施形態に係る半導体装置の概略構成を示す平面図である。
図４において、（１１０）基板４１は、＜１００＞方向に沿って凸状に折り曲げられている。ここで、（１１０）基板４１を＜１００＞方向に沿って凸状に折り曲げることにより、＜１００＞方向に沿って引っ張り応力Ｆ４を（１１０）基板４１にかけることができる。なお、（１１０）基板４１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。 FIG. 4 is a plan view showing a schematic configuration of a semiconductor device according to the fourth embodiment of the present invention.
In FIG. 4, the (110) substrate 41 is bent in a convex shape along the <100> direction. Here, by bending the (110) substrate 41 in a convex shape along the <100> direction, a tensile stress F4 can be applied to the (110) substrate 41 along the <100> direction. The material of the (110) substrate 41 can be selected from, for example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN or ZnSe.

そして、（１１０）基板４１上には、ゲート電極４２ａが配置されているとともに、（１１０）基板４１には、ゲート電極４２ａを挟み込むようにＰ型ドレイン層４３ａおよびＰ型ソース層４４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板４１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１１０）基板４１の折り曲げ方向と直角にチャネルが配置されている。   A gate electrode 42a is disposed on the (110) substrate 41, and a P-type drain layer 43a and a P-type source layer 44a are formed on the (110) substrate 41 so as to sandwich the gate electrode 42a. A P-channel field effect transistor is configured. Here, in the P-channel field-effect transistor formed on the (110) substrate 41, the channel is arranged at right angles to the bending direction of the (110) substrate 41 along the <110> direction.

また、（１１０）基板４１上には、ゲート電極４２ｂが配置されているとともに、（１１０）基板４１には、ゲート電極４２ｂを挟み込むようにＮ型ドレイン層４３ｂおよびＮ型ソース層４４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１１０）基板４１上に形成されたＮチャネル電界効果型トランジスタは、＜１００＞方向に沿って（１１０）基板４１の折り曲げ方向と平行にチャネルが配置されている。   A gate electrode 42b is disposed on the (110) substrate 41, and an N-type drain layer 43b and an N-type source layer 44b are formed on the (110) substrate 41 so as to sandwich the gate electrode 42b. An N-channel field effect transistor is configured. Here, in the N-channel field effect transistor formed on the (110) substrate 41, the channel is arranged in parallel with the bending direction of the (110) substrate 41 along the <100> direction.

これにより、＜１００＞方向に沿って（１１０）基板４１を凸状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１１０）基板４１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (110) substrate 41 into a convex shape along the <100> direction. Therefore, by specifying the plane orientation and the bending direction of the (110) substrate 41 and the channel direction, the operation of the CMOS circuit formed on the semiconductor chip can be speeded up.

図５は、本発明の第５実施形態に係る半導体装置の概略構成を示す平面図である。
図５において、（１１１）基板５１は、＜１１０＞方向に沿って凹状に折り曲げられている。ここで、（１１１）基板５１を＜１１０＞方向に沿って凹状に折り曲げることにより、＜１１０＞方向に沿って引っ張り応力Ｆ５を（１１１）基板５１にかけることができる。なお、（１１１）基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。 FIG. 5 is a plan view showing a schematic configuration of a semiconductor device according to the fifth embodiment of the present invention.
In FIG. 5, the (111) substrate 51 is bent into a concave shape along the <110> direction. Here, by bending the (111) substrate 51 in a concave shape along the <110> direction, a tensile stress F5 can be applied to the (111) substrate 51 along the <110> direction. The material of the (111) substrate 51 can be selected from, for example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN or ZnSe.

そして、（１１１）基板５１上には、ゲート電極５２ａが配置されているとともに、（１１１）基板５１には、ゲート電極５２ａを挟み込むようにＰ型ドレイン層５３ａおよびＰ型ソース層５４ａが形成され、Ｐチャネル電界効果型トランジスタが構成されている。ここで、（１１１）基板５１上に形成されたＰチャネル電界効果型トランジスタは、＜１１０＞方向に沿って（１１１）基板５１の折り曲げ方向と平行にチャネルが配置されている。   A gate electrode 52a is disposed on the (111) substrate 51, and a P-type drain layer 53a and a P-type source layer 54a are formed on the (111) substrate 51 so as to sandwich the gate electrode 52a. A P-channel field effect transistor is configured. Here, in the P-channel field effect transistor formed on the (111) substrate 51, the channel is arranged in parallel with the bending direction of the (111) substrate 51 along the <110> direction.

また、（１１１）基板５１上には、ゲート電極５２ｂが配置されているとともに、（１１１）基板５１には、ゲート電極５２ｂを挟み込むようにＮ型ドレイン層５３ｂおよびＮ型ソース層５４ｂが形成され、Ｎチャネル電界効果型トランジスタが構成されている。ここで、（１１１）基板５１上に形成されたＮチャネル電界効果型トランジスタは、＜１１２＞方向に沿って（１１１）基板５１の折り曲げ方向と直角にチャネルが配置されている。   A gate electrode 52b is disposed on the (111) substrate 51, and an N-type drain layer 53b and an N-type source layer 54b are formed on the (111) substrate 51 so as to sandwich the gate electrode 52b. An N-channel field effect transistor is configured. Here, in the N-channel field-effect transistor formed on the (111) substrate 51, the channel is disposed at right angles to the bending direction of the (111) substrate 51 along the <112> direction.

これにより、＜１１０＞方向に沿って（１１１）基板５１を凹状に折り曲げることにより、Ｐチャネル電界効果型トランジスタとＮチャネル電界効果型トランジスタの移動度を同時に向上させることができる。このため、（１１１）基板５１の面方位および折り曲げ方向ならびにチャネルの方向を特定することで、半導体チップに形成されたＣＭＯＳ回路の動作を高速化することができる。   Thereby, the mobility of the P-channel field effect transistor and the N-channel field effect transistor can be improved at the same time by bending the (111) substrate 51 into a concave shape along the <110> direction. Therefore, by specifying the plane orientation and the bending direction of the (111) substrate 51 and the channel direction, the operation of the CMOS circuit formed on the semiconductor chip can be speeded up.

なお、上述した折り曲げられた半導体チップは、例えば、ウェラブルモジュールなどに利用することができ、電子タグや電子ペーパーやフレキシブルディスプレイなどに用いることができる。そして、ボトルや缶などに電子タグを貼り付けたり、腕時計のベルトに表示装置を形成したり、円柱状の表示体を実現したりすることができる。   Note that the bent semiconductor chip described above can be used in, for example, a wearable module, and can be used in an electronic tag, electronic paper, a flexible display, and the like. Then, an electronic tag can be attached to a bottle or can, a display device can be formed on a wristwatch belt, or a columnar display body can be realized.

本発明の第１実施形態に係る半導体装置の概略構成を示す斜視図。1 is a perspective view showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の第２実施形態に係る半導体装置の概略構成を示す斜視図。The perspective view which shows schematic structure of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の概略構成を示す斜視図。The perspective view which shows schematic structure of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体装置の概略構成を示す斜視図。The perspective view which shows schematic structure of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体装置の概略構成を示す斜視図。The perspective view which shows schematic structure of the semiconductor device which concerns on 5th Embodiment of this invention.

符号の説明Explanation of symbols

１１、２１、３１、４１、５１ 基板、１２ａ、１２ｂ、２２ａ、２２ｂ、３２ａ、３２ｂ、４２ａ、４２ｂ、５２ａ、５２ｂ ゲート電極、１３ａ、１３ｂ、２３ａ、２３ｂ、３３ａ、３３ｂ、４３ａ、４３ｂ、５３ａ、５３ｂ ドレイン層、１４ａ、１４ｂ、２４ａ、２４ｂ、３４ａ、３４ｂ、４４ａ、４４ｂ、５４ａ、５４ｂ ソース層   11, 21, 31, 41, 51 Substrate, 12a, 12b, 22a, 22b, 32a, 32b, 42a, 42b, 52a, 52b Gate electrode, 13a, 13b, 23a, 23b, 33a, 33b, 43a, 43b, 53a 53b Drain layer, 14a, 14b, 24a, 24b, 34a, 34b, 44a, 44b, 54a, 54b Source layer

Claims (5)

＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。 A (100) substrate bent into a convex shape along the <110>direction;
A P-channel field effect transistor in which a channel is disposed on the (100) substrate along the <110> direction and perpendicular to the bending direction of the (100) substrate;
A semiconductor device comprising: an N-channel field effect transistor having a channel disposed on the (100) substrate along a <110> direction in parallel with a bending direction of the (100) substrate. ＜１１０＞方向に沿って凸状に折り曲げられた（１００）基板と、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１００）基板上に＜１１０＞方向に沿って前記（１００）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。 A (100) substrate bent into a convex shape along the <110>direction;
A P-channel field effect transistor in which a channel is disposed on the (100) substrate along the <110> direction and perpendicular to the bending direction of the (100) substrate;
A semiconductor device comprising: an N-channel field effect transistor having a channel disposed on the (100) substrate along a <110> direction at right angles to a bending direction of the (100) substrate. ＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、
前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。 A (110) substrate bent into a convex shape along the <100>direction;
A P-channel field effect transistor having a channel disposed on the (110) substrate along the <100> direction in parallel with the bending direction of the (110) substrate;
A semiconductor device comprising: an N-channel field effect transistor having a channel disposed on the (110) substrate along a <100> direction in parallel with a bending direction of the (110) substrate. ＜１００＞方向に沿って凸状に折り曲げられた（１１０）基板と、
前記（１１０）基板上に＜１１０＞方向に沿って前記（１１０）基板の折り曲げ方向と直角にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１１０）基板上に＜１００＞方向に沿って前記（１１０）基板の折り曲げ方向と平行にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。 A (110) substrate bent into a convex shape along the <100>direction;
A P-channel field effect transistor in which a channel is disposed on the (110) substrate along the <110> direction and perpendicular to the bending direction of the (110) substrate;
A semiconductor device comprising: an N-channel field effect transistor having a channel disposed on the (110) substrate along a <100> direction in parallel with a bending direction of the (110) substrate. ＜１１０＞方向に沿って凹状に折り曲げられた（１１１）基板と、
前記（１１１）基板上に＜１１０＞方向に沿って前記（１１１）基板の折り曲げ方向と平行にチャネルが配置されたＰチャネル電界効果型トランジスタと、
前記（１１１）基板上に＜１１２＞方向に沿って前記（１１１）基板の折り曲げ方向と直角にチャネルが配置されたＮチャネル電界効果型トランジスタとを備えることを特徴とする半導体装置。 A (111) substrate bent in a concave shape along the <110>direction;
A P-channel field effect transistor in which a channel is disposed on the (111) substrate along the <110> direction in parallel with the bending direction of the (111) substrate;
A semiconductor device comprising: an N-channel field effect transistor having a channel arranged on the (111) substrate along a <112> direction at a right angle to a bending direction of the (111) substrate.
JP2005260316A 2005-09-08 2005-09-08 Semiconductor device Withdrawn JP2007073799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260316A JP2007073799A (en) 2005-09-08 2005-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260316A JP2007073799A (en) 2005-09-08 2005-09-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007073799A true JP2007073799A (en) 2007-03-22

Family

ID=37934978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260316A Withdrawn JP2007073799A (en) 2005-09-08 2005-09-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007073799A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522795A (en) * 2006-01-06 2009-06-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Semiconductor structure and manufacturing method thereof (complementary metal oxide semiconductor)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139078B1 (en) * 1969-02-28 1976-10-26
JPH04256356A (en) * 1991-02-08 1992-09-11 Nissan Motor Co Ltd Semiconductor device
JP2003115587A (en) * 2001-10-03 2003-04-18 Tadahiro Omi Semiconductor device formed on silicon surface with <100> orientation, and manufacturing method therefor
JP2003234455A (en) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd Method for fabricating electronic device and electronic device
JP2004193596A (en) * 2002-12-12 2004-07-08 Internatl Business Mach Corp <Ibm> Field-effect transistor (fet) having stress channel and its manufacturing method
WO2005064680A1 (en) * 2003-12-25 2005-07-14 Fujitsu Limited Semiconductor device and semiconductor integrated circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139078B1 (en) * 1969-02-28 1976-10-26
JPH04256356A (en) * 1991-02-08 1992-09-11 Nissan Motor Co Ltd Semiconductor device
JP2003115587A (en) * 2001-10-03 2003-04-18 Tadahiro Omi Semiconductor device formed on silicon surface with <100> orientation, and manufacturing method therefor
JP2003234455A (en) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd Method for fabricating electronic device and electronic device
JP2004193596A (en) * 2002-12-12 2004-07-08 Internatl Business Mach Corp <Ibm> Field-effect transistor (fet) having stress channel and its manufacturing method
WO2005064680A1 (en) * 2003-12-25 2005-07-14 Fujitsu Limited Semiconductor device and semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522795A (en) * 2006-01-06 2009-06-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Semiconductor structure and manufacturing method thereof (complementary metal oxide semiconductor)

Similar Documents

Publication Publication Date Title
US20180040838A1 (en) Flexible display screen and flexible display device
JP2007073800A (en) Semiconductor device
US7525162B2 (en) Orientation-optimized PFETS in CMOS devices employing dual stress liners
TW200723509A (en) Semiconductor method and device with mixed orientation substrate
ATE377841T1 (en) STRESSED CMOS FINFET DEVICE STRUCTURES
TW200727404A (en) Integrated circuit and method for its manufacture
JP2012216776A5 (en)
EP1566844A3 (en) Multi-gate transistor and method for manufacturing the same
TW200618307A (en) Wireless chip and manufacturing method thereof
TW200721507A (en) Improved thin film transistors
EP1538674A3 (en) Semiconductor device
JP2009246362A (en) Inverter and logic circuit including the same
IL156116A0 (en) Semiconductor device fabricated on surface of silicon having &lt;110&gt; direction of crystal plane and its production method
US20200152800A1 (en) Cmos inverter and array substrate
JP2013229584A5 (en) SIGNAL PROCESSING DEVICE, DISPLAY DEVICE MANUFACTURING METHOD, DRIVE CIRCUIT, SIGNAL PROCESSING DEVICE, DISPLAY DEVICE
JP2008539593A5 (en)
US11302812B2 (en) Semiconductor device with fin and related methods
TW200727450A (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2007287728A (en) Semiconductor device
JP2013508951A5 (en)
US7091565B2 (en) Efficient transistor structure
JP2007073799A (en) Semiconductor device
TW200644253A (en) Switching device for a pixel electrode and methods for fabricating the same
US7160769B2 (en) Channel orientation to enhance transistor performance
TW200625539A (en) Integrated circuit, semiconductor device, SOI semiconductor device, and method of forming the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110124