JP2007073608A - Display apparatus and manufacturing method thereof - Google Patents

Display apparatus and manufacturing method thereof Download PDF

Info

Publication number
JP2007073608A
JP2007073608A JP2005256599A JP2005256599A JP2007073608A JP 2007073608 A JP2007073608 A JP 2007073608A JP 2005256599 A JP2005256599 A JP 2005256599A JP 2005256599 A JP2005256599 A JP 2005256599A JP 2007073608 A JP2007073608 A JP 2007073608A
Authority
JP
Japan
Prior art keywords
electrode
pixel
photoactive layer
film thickness
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005256599A
Other languages
Japanese (ja)
Inventor
Kazuki Kitamura
一樹 北村
Kenji Mitsui
健二 三井
Tsuyoshi Uemura
強 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005256599A priority Critical patent/JP2007073608A/en
Publication of JP2007073608A publication Critical patent/JP2007073608A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display apparatus which controls generation of a light emitting failure due to a short-circuit in display element arranged for each pixel, and also to provide the manufacturing method of the same apparatus. <P>SOLUTION: The display apparatus comprises display elements 40 on the substrate 120. Each display element 40 is formed of: a first electrode 60 arranged for each pixel; a separation wall 70 arranged along the edge 60E of the first electrode 60 for separating each pixel; an optical active layer 64 arranged on the first electrode 60; and a second electrode 66 arranged to cover the optical active layer 64 of each pixel. In the display element 40, a value of D2/D1 is equal to 1.2 or larger, when film thickness in the center area PXC of the pixel is defined as D1, and film thickness at the peripheral area PXP of the pixel as D2, in regard to the film thickness of the optical active layer 64 overlapped on the first electrode 60. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、自発光性の表示素子を備えた表示装置及び表示装置の製造方法に係り、特に、表示素子を構成する光活性層の形状及び光活性層の形成方法に関する。   The present invention relates to a display device including a self-luminous display element and a method for manufacturing the display device, and more particularly to a shape of a photoactive layer constituting the display element and a method for forming the photoactive layer.

近年、平面表示装置として、有機エレクトロルミネッセンス(EL)表示装置が注目されている。この有機EL表示装置は、自発光性素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。   In recent years, organic electroluminescence (EL) display devices have attracted attention as flat display devices. Since this organic EL display device is a self-luminous element, it has a wide viewing angle, can be thinned without requiring a backlight, has low power consumption, and has a high response speed. ing.

これらの特徴から、有機EL表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機EL表示装置は、第1電極(陽極)と第2電極(陰極)との間に発光機能を有する有機化合物を含む有機活性層を保持した有機EL素子をマトリックス状に配置することにより構成されたアレイ基板を備えている。このような構成において、例えば、第1電極(陽極)及び有機活性層は、画素毎に配置されている。また、第2電極は、複数の画素に共通に配置されている。   Because of these characteristics, organic EL display devices are attracting attention as potential candidates for next-generation flat display devices that can replace liquid crystal display devices. In such an organic EL display device, organic EL elements each holding an organic active layer containing an organic compound having a light emitting function are arranged in a matrix between a first electrode (anode) and a second electrode (cathode). The array substrate is provided. In such a configuration, for example, the first electrode (anode) and the organic active layer are arranged for each pixel. Further, the second electrode is arranged in common for a plurality of pixels.

このような有機EL素子の製造工程において、低分子系の有機化合物からなる有機活性層を形成する工程においては、蒸着源から飛散した材料源を蒸着する蒸着法を適用可能である。このような蒸着法により有機活性層を成膜する際に、異物が混入することがある。混入した異物の周辺では、有機活性層の膜厚が薄く、第1電極と第2電極とがショートするおそれがある。このため、有機活性層を成膜した後に、加熱する工程を追加することにより、有機活性層を溶融し、異物周辺でのショートを抑制するよう有機活性層の膜厚を確保する技術が知られている(例えば、特許文献1参照)。
米国特許第6,506,088号明細書
In the manufacturing process of such an organic EL element, in the step of forming an organic active layer made of a low molecular organic compound, a vapor deposition method of vapor-depositing a material source scattered from a vapor deposition source can be applied. When the organic active layer is formed by such a vapor deposition method, foreign matter may be mixed. In the vicinity of the mixed foreign matter, the thickness of the organic active layer is thin, and there is a possibility that the first electrode and the second electrode are short-circuited. For this reason, a technique is known in which, after forming the organic active layer, a step of heating is added to melt the organic active layer and ensure the thickness of the organic active layer so as to suppress a short circuit around the foreign matter. (For example, refer to Patent Document 1).
US Pat. No. 6,506,088

上述したような蒸着法において有機活性層を成膜した際、各画素を分離する隔壁の近傍において第1電極に重なった有機活性層の膜厚が薄くなりやすい。また、隔壁の側面の傾斜が急峻なほど隔壁近傍に成膜された有機活性層の膜厚は薄くなりやすい。このため、隔壁近傍において、第1電極と第2電極とがショートするおそれがある。このようなショートは、表示素子の発光不良を招く。   When the organic active layer is formed by the vapor deposition method as described above, the thickness of the organic active layer that overlaps the first electrode tends to be thin in the vicinity of the partition separating each pixel. Further, the steeper slope of the side wall of the partition wall tends to reduce the thickness of the organic active layer formed in the vicinity of the partition wall. For this reason, there is a possibility that the first electrode and the second electrode are short-circuited in the vicinity of the partition wall. Such a short causes a light emission failure of the display element.

この発明は、上述した問題点に鑑みなされたものであって、その目的は、画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a display device and a display device capable of suppressing the occurrence of a light emission failure due to a short circuit in a display element arranged for each pixel. It is to provide a manufacturing method.

この発明の第1態様による表示装置は、
画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
前記第1電極上に配置された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする。
The display device according to the first aspect of the present invention includes:
A first electrode arranged for each pixel;
A partition wall disposed along an edge of the first electrode and separating adjacent pixels;
A photoactive layer disposed on the first electrode;
A display device provided on a substrate, the display device including a second electrode disposed in common with a plurality of pixels and disposed to cover the photoactive layer,
Regarding the film thickness of the photoactive layer, D2 / D1 is 1.2 or more, where D1 is the film thickness at the center of the pixel and D2 is the film thickness at the periphery of the pixel. And

この発明の第2態様による表示装置は、
画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
蒸着法により前記第1電極上に成膜された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層は、前記画素の周辺部での膜厚が前記画素の中央部での膜厚より厚くなるように形成されたことを特徴とする。
A display device according to a second aspect of the present invention provides:
A first electrode arranged for each pixel;
A partition wall disposed along an edge of the first electrode and separating adjacent pixels;
A photoactive layer formed on the first electrode by vapor deposition;
A display device provided on a substrate, the display device including a second electrode disposed in common with a plurality of pixels and disposed to cover the photoactive layer,
The photoactive layer is formed so that a film thickness in a peripheral part of the pixel is larger than a film thickness in a central part of the pixel.

この発明の第3態様による表示装置の製造方法は、
画素毎に第1電極を形成する工程と、
前記第1電極の縁部に沿って各画素を分離する隔壁を形成する工程と、
蒸着法により前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆うように第2電極を形成する工程と、を備え、
前記光活性層を形成する工程は、前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする。
A manufacturing method of the display device according to the third aspect of the present invention is as follows.
Forming a first electrode for each pixel;
Forming a partition separating each pixel along an edge of the first electrode;
Forming a photoactive layer on the first electrode by vapor deposition;
Forming a second electrode so as to cover the photoactive layer of each pixel,
The step of forming the photoactive layer is D2 / D1 when the film thickness of the photoactive layer is D1 at the center of the pixel and D2 at the periphery of the pixel. The step of heating the photoactive layer at a temperature equal to or higher than its melting point so as to be 1.2 or more.

この発明によれば、画素毎に配置された表示素子でのショートによる発光不良の発生を抑制することが可能な表示装置及び表示装置の製造方法を提供することができる。   According to the present invention, it is possible to provide a display device and a method for manufacturing the display device capable of suppressing the occurrence of light emission failure due to a short circuit in a display element arranged for each pixel.

以下、この発明の一実施の形態に係る表示装置及びその製造方法について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機EL(エレクトロルミネッセンス)表示装置を例にして説明する。   Hereinafter, a display device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings. In this embodiment, a self-luminous display device such as an organic EL (electroluminescence) display device will be described as an example of the display device.

図1に示すように、有機EL表示装置1は、画像を表示する表示エリア102を有するアレイ基板100を備えている。表示エリア102は、マトリクス状に配置された複数の画素PX(R、G、B)によって構成されている。   As shown in FIG. 1, the organic EL display device 1 includes an array substrate 100 having a display area 102 for displaying an image. The display area 102 includes a plurality of pixels PX (R, G, B) arranged in a matrix.

また、アレイ基板100は、画素PXの行方向(すなわち図1のY方向)に沿って配置された複数の走査線Ym(m=1、2、…)と、走査線Ymと略直交する列方向(すなわち図1のX方向)に沿って配置された複数の信号線Xn(n=1、2、…)と、有機EL素子40の第1電極60側に電源を供給するための電源供給線Pと、を備えている。   In addition, the array substrate 100 includes a plurality of scanning lines Ym (m = 1, 2,...) Arranged along the row direction of the pixels PX (that is, the Y direction in FIG. 1) and columns substantially orthogonal to the scanning lines Ym. A plurality of signal lines Xn (n = 1, 2,...) Arranged along the direction (that is, the X direction in FIG. 1) and power supply for supplying power to the first electrode 60 side of the organic EL element 40 Line P.

さらに、アレイ基板100は、表示エリア102の外周に沿った周辺エリア104に、走査線Ymのそれぞれに走査信号を供給する走査線駆動回路107と、信号線Xnのそれぞれに映像信号を供給する信号線駆動回路108と、を備えている。すべての走査線Ymは、走査線駆動回路107に接続されている。また、すべての信号線Xnは、信号線駆動回路108に接続されている。   Furthermore, the array substrate 100 has a scanning line driving circuit 107 that supplies a scanning signal to each of the scanning lines Ym and a signal that supplies a video signal to each of the signal lines Xn in the peripheral area 104 along the outer periphery of the display area 102. A line driving circuit 108. All the scanning lines Ym are connected to the scanning line driving circuit 107. All signal lines Xn are connected to the signal line driving circuit 108.

各画素PX(R、G、B)は、画素回路及び画素回路によって駆動制御される表示素子を備えている。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ10と、画素スイッチ10を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ20と、駆動トランジスタ20のゲート−ソース間電位を所定期間保持する蓄積容量素子30とを有している。これら画素スイッチ10及び駆動トランジスタ20は、例えば薄膜トランジスタにより構成され、ここでは、半導体層にポリシリコンを用いている。   Each pixel PX (R, G, B) includes a pixel circuit and a display element that is driven and controlled by the pixel circuit. The pixel circuit electrically separates an on pixel and an off pixel and has a function of holding a video signal to the on pixel, and a display element based on a video signal supplied via the pixel switch 10. The driving transistor 20 supplies a desired driving current, and the storage capacitor element 30 holds the gate-source potential of the driving transistor 20 for a predetermined period. The pixel switch 10 and the driving transistor 20 are constituted by, for example, thin film transistors, and here, polysilicon is used for a semiconductor layer.

表示素子は、自発光素子である有機EL素子40(R、G、B)によって構成されている。すなわち、赤色画素PXRは、主に赤色波長に対応した光を出射する有機EL素子40Rを備えている。緑色画素PXGは、主に緑色波長に対応した光を出射する有機EL素子40Gを備えている。青色画素PXBは、主に青色波長に対応した光を出射する有機EL素子40Bを備えている。   The display element is composed of organic EL elements 40 (R, G, B) which are self-luminous elements. That is, the red pixel PXR includes an organic EL element 40R that mainly emits light corresponding to the red wavelength. The green pixel PXG includes an organic EL element 40G that mainly emits light corresponding to the green wavelength. The blue pixel PXB includes an organic EL element 40B that mainly emits light corresponding to the blue wavelength.

各種有機EL素子40(R、G、B)の構成は、基本的に同一である。すなわち、図2に示すように、アレイ基板100は、配線基板120の主面側に配置された複数の有機EL素子40を備えている。なお、配線基板120は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ10、駆動トランジスタ20、蓄積容量素子30、走査線駆動回路107、信号線駆動回路108、各種配線(走査線、信号線、電源供給線等)などを備えて構成されたものとする。   The configurations of the various organic EL elements 40 (R, G, B) are basically the same. That is, as shown in FIG. 2, the array substrate 100 includes a plurality of organic EL elements 40 arranged on the main surface side of the wiring substrate 120. Note that the wiring substrate 120 is formed on an insulating support substrate such as a glass substrate or a plastic sheet, the pixel switch 10, the driving transistor 20, the storage capacitor element 30, the scanning line driving circuit 107, the signal line driving circuit 108, and various wirings (scanning). Line, signal line, power supply line, etc.).

有機EL素子40は、マトリクス状に配置され画素PX毎に独立島状に配置された第1電極60と、第1電極60に対向して配置され複数の画素PXに共通に配置された第2電極66と、これら第1電極60と第2電極66との間に保持された光活性層64と、によって構成されている。   The organic EL element 40 is arranged in a matrix and is arranged in an independent island shape for each pixel PX, and a second electrode that is opposed to the first electrode 60 and is commonly arranged in the plurality of pixels PX. The electrode 66 and the photoactive layer 64 held between the first electrode 60 and the second electrode 66 are configured.

有機EL素子40を構成する第1電極60は、配線基板120表面の絶縁膜上に配置され、陽極として機能する。   The first electrode 60 constituting the organic EL element 40 is disposed on the insulating film on the surface of the wiring substrate 120 and functions as an anode.

光活性層64は、発光層を含んでいる。この光活性層64は、発光層以外の機能層を含むことができ、例えば、ホール注入層、ホール輸送層、ブロッキング層、電子輸送層、電子注入層、バッファ層などを含むこともできる。この光活性層64は、複数の機能層を複合した層構造で構成されても良い。光活性層64においては、発光層が有機系材料であればよく、発光層以外の層は無機系材料でも有機系材料でも構わない。発光層は、赤、緑、または青に発光する発光機能を有する有機化合物によって形成される。   The photoactive layer 64 includes a light emitting layer. The photoactive layer 64 may include a functional layer other than the light emitting layer, and may include, for example, a hole injection layer, a hole transport layer, a blocking layer, an electron transport layer, an electron injection layer, a buffer layer, and the like. The photoactive layer 64 may have a layer structure in which a plurality of functional layers are combined. In the photoactive layer 64, the light emitting layer may be an organic material, and layers other than the light emitting layer may be an inorganic material or an organic material. The light-emitting layer is formed of an organic compound having a light-emitting function that emits red, green, or blue light.

第2電極66は、各画素の光活性層64上に共通に配置される。この第2電極66は、電子注入機能を有する金属材料によって形成され、陰極として機能する。   The second electrode 66 is disposed in common on the photoactive layer 64 of each pixel. The second electrode 66 is formed of a metal material having an electron injection function and functions as a cathode.

また、アレイ基板100は、表示エリア102において、少なくとも隣接する色毎に画素PX(R、G、B)間を分離する隔壁70を備えている。隔壁70は、各画素を分離するよう形成することが望ましく、各第1電極60の縁部60Eに沿って格子状またはストライプ状に配置され、第1電極60を露出する隔壁の開口形状が矩形となるよう形成されている。この隔壁70は、樹脂材料によって形成される。   In addition, the array substrate 100 includes a partition wall 70 that separates the pixels PX (R, G, B) for each adjacent color in the display area 102. The partition wall 70 is preferably formed so as to separate each pixel. The partition wall 70 is arranged in a lattice shape or a stripe shape along the edge 60E of each first electrode 60, and the opening shape of the partition wall exposing the first electrode 60 is rectangular. It is formed to become. The partition wall 70 is made of a resin material.

このように構成された有機EL素子40では、第1電極60と第2電極66との間に挟持された光活性層64にホール及び電子を注入し、これらを発光層で再結合させることにより励起子を生成し、この励起子の失活時に生じる所定波長の光放出により発光する。ここでは、このEL発光は、ここではアレイ基板100の下面側すなわち第1電極60側から出射され、表示画面を構成する。   In the organic EL element 40 configured as described above, holes and electrons are injected into the photoactive layer 64 sandwiched between the first electrode 60 and the second electrode 66, and these are recombined in the light emitting layer. Excitons are generated, and light is emitted by light emission of a predetermined wavelength that occurs when the excitons are deactivated. Here, the EL light emission is emitted from the lower surface side of the array substrate 100, that is, the first electrode 60 side, and constitutes a display screen.

上述したような有機EL表示装置においては、第1電極60に重なった光活性層64の膜厚について、画素PXの中央部PXCでの膜厚をD1とし、画素PXの周辺部PXPでの膜厚をD2としたとき、D2はD1より厚く設定され、望ましくはD2/D1が1.2以上に設定されている。ここで、光活性層64の膜厚とは、第1電極60の表面60Sからこの表面60Sの法線方向に重なった光活性層64の高さに相当するものであり、換言すると、第1電極60と第2電極66とのギャップに相当する。   In the organic EL display device as described above, regarding the film thickness of the photoactive layer 64 that overlaps the first electrode 60, the film thickness at the central portion PXC of the pixel PX is D1, and the film at the peripheral portion PXP of the pixel PX. When the thickness is D2, D2 is set to be thicker than D1, and preferably D2 / D1 is set to 1.2 or more. Here, the film thickness of the photoactive layer 64 corresponds to the height of the photoactive layer 64 that overlaps from the surface 60S of the first electrode 60 in the normal direction of the surface 60S. This corresponds to the gap between the electrode 60 and the second electrode 66.

画素PXの中央部PXCとは、第1電極60の中央部に相当し、例えば、隔壁70から露出した第1電極60の有効部(光活性層64と重なる部分)の中心であっても良い。つまり、膜厚D1は、第1電極60の中央部に重なった光活性層64の膜厚に相当する。中央部PXCにおいては、光活性層64は略平坦に成膜されている。すなわち、成膜された光活性層64の表面64Sは、第1電極60の表面60Sと略平行である。   The central portion PXC of the pixel PX corresponds to the central portion of the first electrode 60 and may be the center of the effective portion (portion overlapping the photoactive layer 64) of the first electrode 60 exposed from the partition wall 70, for example. . That is, the film thickness D1 corresponds to the film thickness of the photoactive layer 64 that overlaps the central portion of the first electrode 60. In the central part PXC, the photoactive layer 64 is formed substantially flat. That is, the surface 64S of the deposited photoactive layer 64 is substantially parallel to the surface 60S of the first electrode 60.

画素PXの周辺部PXPとは、隔壁70で囲まれた内側であって第1電極60の有効部において隔壁70に近接した部分に相当する。つまり、膜厚D2は、隔壁70の側面70Lと第1電極60の表面60Sとの交差部付近において第1電極60に重なった光活性層64の膜厚に相当する。周辺部PXPにおいては、光活性層64は、隔壁70の側面70Lの影響を受けながら成膜される。すなわち、成膜された光活性層64の表面64Sは、第1電極60の表面60Sとは平行にはならず、隔壁70の側面70Lに沿って延びている。   The peripheral portion PXP of the pixel PX corresponds to a portion inside the partition 70 and adjacent to the partition 70 in the effective portion of the first electrode 60. That is, the film thickness D2 corresponds to the film thickness of the photoactive layer 64 that overlaps the first electrode 60 in the vicinity of the intersection between the side surface 70L of the partition wall 70 and the surface 60S of the first electrode 60. In the peripheral portion PXP, the photoactive layer 64 is formed while being influenced by the side surface 70L of the partition wall 70. That is, the surface 64S of the deposited photoactive layer 64 is not parallel to the surface 60S of the first electrode 60, and extends along the side surface 70L of the partition wall 70.

このような膜厚比に設定したことは、光活性層64は、画素PXの中央部PXCにおいて十分な輝度で発光するのに必要な膜厚で形成される一方で、画素PXの周辺部PXPにおいて中央部PXCよりさらに厚く形成されていることを意味するものである。すなわち、光活性層64の膜厚が薄くなりやすい隔壁70の近傍領域で、厚膜に形成され、第1電極60と第2電極66とのショートを抑制することが可能となる。なお、画素PXの周辺部PXPにおいては、1000オングストローム以上の膜厚D2を有する光活性層64を形成することにより、第1電極60と第2電極66とのショートを十分に防止することが可能である。   The fact that the film thickness ratio is set as described above is that the photoactive layer 64 is formed with a film thickness necessary for light emission with sufficient luminance in the central portion PXC of the pixel PX, while the peripheral portion PXP of the pixel PX. It means that it is formed thicker than the central part PXC. That is, the photoactive layer 64 is formed in a thick film in the vicinity of the partition wall 70 where the film thickness tends to be thin, and it is possible to suppress a short circuit between the first electrode 60 and the second electrode 66. In the peripheral portion PXP of the pixel PX, it is possible to sufficiently prevent a short circuit between the first electrode 60 and the second electrode 66 by forming the photoactive layer 64 having a film thickness D2 of 1000 angstroms or more. It is.

図3は、光活性層64の膜厚比(D2/D1)に対するショート発生による不良率(%)の関係を示す図である。不良率とは、100個の有機EL表示装置に対して発光不良を生じた有機EL表示装置の割合に相当する。図3に示したように、膜厚比を1.2以上に設定したところ、不良率を40%以下に低減することができた。また、膜厚比を1.5以上に設定したところ、不良率を20%以下に低減することができた。   FIG. 3 is a diagram showing the relationship of the defect rate (%) due to occurrence of a short to the film thickness ratio (D2 / D1) of the photoactive layer 64. The defect rate corresponds to the proportion of organic EL display devices that have caused a light emission defect with respect to 100 organic EL display devices. As shown in FIG. 3, when the film thickness ratio was set to 1.2 or more, the defect rate could be reduced to 40% or less. Moreover, when the film thickness ratio was set to 1.5 or more, the defect rate could be reduced to 20% or less.

このような結果に基づき、光活性層64について、画素PXの中央部PXCでの膜厚D1と画素PXの周辺部PXPでの膜厚D2との比(D2/D1)を1.2以上、より望ましくは1.5以上に設定することにより、第1電極60と第2電極66とのショートを効果的に抑制することができる。   Based on such a result, the ratio (D2 / D1) of the film thickness D1 at the central portion PXC of the pixel PX to the film thickness D2 at the peripheral portion PXP of the pixel PX is 1.2 or more for the photoactive layer 64. More preferably, by setting it to 1.5 or more, a short circuit between the first electrode 60 and the second electrode 66 can be effectively suppressed.

このように、膜厚比を大きく設定するほど、すなわち画素PXの中央部PXCに対して周辺部PXPの膜厚を厚くするほど、ショートに起因した不良率を20%以下に抑制することができる。その一方で、画素PXの中央部PXCでの膜厚D1に対して周辺部PXPでの膜厚D2を厚くしすぎると、中央部PXCと周辺部PXPとで発光効率に差が生じてしまい、画素PX内で表示ムラを生じてしまうことがある。このため、光活性層64の膜厚比(D2/D1)は、3以下、望ましくは2.5以下に設定される。   Thus, the larger the film thickness ratio is set, that is, the thicker the film thickness of the peripheral part PXP with respect to the central part PXC of the pixel PX, the lower the defect rate due to the short circuit can be suppressed to 20% or less. . On the other hand, if the film thickness D2 at the peripheral portion PXP is made too thick with respect to the film thickness D1 at the central portion PXC of the pixel PX, a difference in luminous efficiency occurs between the central portion PXC and the peripheral portion PXP. Display unevenness may occur in the pixel PX. For this reason, the film thickness ratio (D2 / D1) of the photoactive layer 64 is set to 3 or less, preferably 2.5 or less.

つまり、光活性層64の膜厚比(D2/D1)は、1.2以上3以下、望ましくは、1.5以上2.5以下に設定される。これにより、ショートに起因した不良及び表示ムラに起因した不良を同時に抑制することが可能となる。   That is, the film thickness ratio (D2 / D1) of the photoactive layer 64 is set to 1.2 to 3, preferably 1.5 to 2.5. As a result, it is possible to simultaneously suppress a defect caused by a short circuit and a defect caused by display unevenness.

上述したような隔壁近傍でのショートは、特に蒸着法により低分子系の材料からなる光活性層64を成膜した場合に発生しやすい。すなわち、光活性層64を成膜する前にすでに形成された隔壁70の側面70Lの傾斜が急峻なほど隔壁70近傍での光活性層64の膜厚D2が薄くなりやすい。隔壁70の側面70Lと第1電極60の表面60Sとのなす角度θが90°を上回ると、光活性層64のみならず、光活性層64上に同様に蒸着法などのドライプロセスで成膜される第2電極66が隔壁70近傍で途切れてしまい、表示不良を生じるおそれがあるため、θは90°以下に設定される。また、θが15°を下回ると、安定して隔壁70を形成することができず、画素間を確実に分離できないばかりか、さらには、隣接する画素PX同士の間隔が拡大してしまい、高精細化を阻害するおそれがある。このため、θは15°以上に設定される。   The short circuit in the vicinity of the partition as described above is likely to occur particularly when the photoactive layer 64 made of a low molecular material is formed by vapor deposition. That is, the film thickness D2 of the photoactive layer 64 in the vicinity of the partition wall 70 tends to decrease as the inclination of the side surface 70L of the partition wall 70 already formed before forming the photoactive layer 64 becomes steeper. When the angle θ formed by the side surface 70L of the partition wall 70 and the surface 60S of the first electrode 60 exceeds 90 °, the film is formed not only on the photoactive layer 64 but also on the photoactive layer 64 by a dry process such as vapor deposition. Since the second electrode 66 is interrupted in the vicinity of the partition wall 70 and there is a possibility of causing a display defect, θ is set to 90 ° or less. If θ is less than 15 °, the partition wall 70 cannot be formed stably, and the pixels cannot be reliably separated, and the interval between adjacent pixels PX increases, There is a risk of hindering refinement. For this reason, θ is set to 15 ° or more.

つまり、隔壁70の側面70Lと第1電極60の表面60Sとのなす角度θは、15°以上90°以下、より望ましくは、30°以上60°以下に設定される。これにより、光活性層64及び第2電極66が隔壁70の近傍で途切れることがなく、しかも、画素間の間隔が拡大することなく画素間を分離することが可能である。   That is, the angle θ formed between the side surface 70L of the partition wall 70 and the surface 60S of the first electrode 60 is set to 15 ° to 90 °, and more preferably 30 ° to 60 °. Accordingly, the photoactive layer 64 and the second electrode 66 are not interrupted in the vicinity of the partition wall 70, and the pixels can be separated without increasing the interval between the pixels.

次に、上述したような構成の表示装置の製造方法について説明する。   Next, a method for manufacturing the display device having the above-described configuration will be described.

まず、図4Aに示すように、配線基板120上の表示エリア102において、画素PX毎に独立島状の第1電極60を形成する。すなわち、配線基板120の一主面側において陽極として機能する光透過性導電膜をパターン化し、第1電極60を形成する。この第1電極60については、一般的はフォトリソグラフィプロセスで形成することができる。   First, as shown in FIG. 4A, in the display area 102 on the wiring substrate 120, the independent island-shaped first electrode 60 is formed for each pixel PX. That is, the first electrode 60 is formed by patterning a light-transmitting conductive film functioning as an anode on one main surface side of the wiring substrate 120. The first electrode 60 can be generally formed by a photolithography process.

続いて、図4Bに示すように、各画素を分離する隔壁70を形成する。すなわち、感光性樹脂材料例えばアクリルタイプのポジティブトーンのレジストを第1電極60上を含む配線基板120の一主面側全体に成膜した後にフォトリソグラフィプロセスなどでパターニングした後に、220℃で60分の焼成処理を行う。これにより、各画素PXを囲むように第1電極60の縁部60Eに沿って格子状の隔壁70を形成する。この実施の形態では、隔壁70は、その側面70Lと第1電極60の表面60Sとのなす角度θが45°となるように形成した。この角度θは、隔壁70の形成条件、例えばフォトリソグラフィプロセスにおけるパターニング条件や、焼成条件などにより制御可能である。   Subsequently, as shown in FIG. 4B, a partition wall 70 for separating each pixel is formed. That is, a photosensitive resin material such as an acrylic type positive tone resist is formed on the entire main surface of the wiring substrate 120 including the first electrode 60, and then patterned by a photolithography process, and then at 220 ° C. for 60 minutes. Is fired. Thereby, a grid-like partition wall 70 is formed along the edge 60E of the first electrode 60 so as to surround each pixel PX. In this embodiment, the partition wall 70 is formed such that the angle θ formed between the side surface 70L and the surface 60S of the first electrode 60 is 45 °. This angle θ can be controlled by the formation conditions of the partition wall 70, for example, the patterning conditions in the photolithography process, the baking conditions, and the like.

続いて、各画素PX内における第1電極60上に光活性層64を形成する。すなわち、光活性層64として、低分子系材料を選択し、画素PXに対応した開口パターンAPを有するマスクMを介して低分子系の材料源を蒸着する。この光活性層64の形成工程は、材料源を蒸着法により成膜した後に、材料源をその融点以上の温度で加熱する工程を含んでいる。   Subsequently, the photoactive layer 64 is formed on the first electrode 60 in each pixel PX. That is, a low molecular material is selected as the photoactive layer 64, and a low molecular material source is deposited through the mask M having the opening pattern AP corresponding to the pixel PX. The step of forming the photoactive layer 64 includes a step of heating the material source at a temperature equal to or higher than its melting point after forming the material source by vapor deposition.

この実施の形態では、光活性層64を形成する工程は、第1電極60上に光活性層64の底部64Bを成膜する第1成膜工程と、第1成膜工程で成膜した底部64Bを加熱する工程と、底部64Bの上に上部64Tを成膜する第2成膜工程とを含んでいる。   In this embodiment, the step of forming the photoactive layer 64 includes a first film formation step of forming the bottom portion 64B of the photoactive layer 64 on the first electrode 60, and a bottom portion formed by the first film formation step. A step of heating 64B and a second film forming step of forming the upper portion 64T on the bottom portion 64B.

第1成膜工程では、図4Cに示すように、まず、蒸着法によりホール注入層を形成するための材料源を成膜したのに続いて、蒸着法によりホール輸送層を形成するための材料源を成膜する。これにより、光活性層64の底部64Bを成膜する。この実施の形態では、ホール注入層は30オングストロームの膜厚で成膜し、ホール輸送層は900オングストロームの膜厚で成膜した。   In the first film forming step, as shown in FIG. 4C, first, a material source for forming the hole injection layer by the vapor deposition method is formed, and then the material for forming the hole transport layer by the vapor deposition method. Film the source. Thereby, the bottom 64B of the photoactive layer 64 is formed. In this embodiment, the hole injection layer was formed with a thickness of 30 Å, and the hole transport layer was formed with a thickness of 900 Å.

第1成膜工程に続く加熱工程では、図4Dに示すように、底部64Bを形成した基板を、底部64Bを形成する材料、ここではホール輸送層の融点以上の温度で加熱する。この実施の形態では、窒素雰囲気において、160℃で40分間加熱した。これにより、ホール輸送層は溶融して流動性を有するようになる。このため、隔壁70の側面70Lに沿って成膜された光活性層64の一部は、側面70Lに沿って第1電極60側に流動し、隔壁70近傍の第1電極60の表面60Sに堆積する。このため、第1電極60に重なった光活性層64の底部64Bの膜厚は、画素PXの中央部PXCより隔壁70に近接した画素PXの周辺部PXPで厚くなる。   In the heating step subsequent to the first film formation step, as shown in FIG. 4D, the substrate on which the bottom portion 64B is formed is heated at a temperature equal to or higher than the melting point of the material forming the bottom portion 64B, here the hole transport layer. In this embodiment, heating was performed at 160 ° C. for 40 minutes in a nitrogen atmosphere. As a result, the hole transport layer melts and has fluidity. Therefore, a part of the photoactive layer 64 formed along the side surface 70L of the partition wall 70 flows to the first electrode 60 side along the side surface 70L, and reaches the surface 60S of the first electrode 60 near the partition wall 70. accumulate. For this reason, the film thickness of the bottom portion 64B of the photoactive layer 64 that overlaps the first electrode 60 is thicker at the peripheral portion PXP of the pixel PX that is closer to the partition wall 70 than the central portion PXC of the pixel PX.

加熱工程に続く第2成膜工程では、図4Eに示すように、まず、蒸着法によりホール輸送層を形成するための材料源を成膜したのに続いて、マスク蒸着法により発光層を形成するための材料源を成膜する。さらに、蒸着法によりブロッキング層を形成するための材料源を成膜したのに続いて、蒸着法により電子輸送層を形成するための材料源を成膜する。これにより、光活性層64の上部64Tを形成する。この実施の形態で上部64Tを形成する工程では、ホール輸送層は600オングストロームの膜厚で成膜し、発光層は300オングストロームの膜厚で成膜し、また、ブロッキング層は100オングストロームの膜厚で成膜し、電子輸送層は200オングストロームの膜厚で成膜した。   In the second film formation process following the heating process, as shown in FIG. 4E, first, after forming a material source for forming the hole transport layer by vapor deposition, a light emitting layer is formed by mask vapor deposition. A material source for film formation is formed. Further, after forming a material source for forming the blocking layer by the vapor deposition method, a material source for forming the electron transport layer is formed by the vapor deposition method. Thereby, the upper part 64T of the photoactive layer 64 is formed. In the step of forming the upper portion 64T in this embodiment, the hole transport layer is formed with a thickness of 600 Å, the light emitting layer is formed with a thickness of 300 Å, and the blocking layer is formed with a thickness of 100 Å. The electron transport layer was formed to a thickness of 200 Å.

これにより、画素PXの中央部PXCでの膜厚D1より隔壁70に近接した画素PXの周辺部PXPでの膜厚D2が厚い光活性層64が形成される。この実施の形態では、光活性層64の膜厚比D2/D1は、2に設定した。   As a result, a photoactive layer 64 is formed in which the film thickness D2 at the peripheral portion PXP of the pixel PX closer to the partition wall 70 is thicker than the film thickness D1 at the central portion PXC of the pixel PX. In this embodiment, the film thickness ratio D2 / D1 of the photoactive layer 64 is set to 2.

なお、上述したように、加熱工程より先の第1成膜工程で成膜された底部64Bの総膜厚は、加熱工程より後の第2成膜工程で成膜された上部64Tの総膜厚より十分に厚い。このため、光活性層64の膜厚は、底部64Bの膜厚が支配的である。すなわち、底部64Bを加熱して画素中央部PXCと画素周辺部PXPとの膜厚比を最適化する(換言すると、膜厚比が1.2以上となるように加熱する)ことにより、後に、上部64Tを成膜した際に、最適な膜厚比(D2/D1)を有する光活性層64が得られる。   As described above, the total film thickness of the bottom 64B formed in the first film formation process prior to the heating process is the total film of the upper part 64T formed in the second film formation process after the heating process. Thick enough than the thickness. For this reason, the film thickness of the bottom 64B is dominant in the film thickness of the photoactive layer 64. That is, by heating the bottom portion 64B and optimizing the film thickness ratio between the pixel central portion PXC and the pixel peripheral portion PXP (in other words, heating so that the film thickness ratio becomes 1.2 or more), When the upper portion 64T is formed, the photoactive layer 64 having an optimum film thickness ratio (D2 / D1) is obtained.

また、光活性層64の膜厚比(D2/D1)は、第1成膜工程及び第2成膜工程での成膜条件及び加熱工程での加熱条件により制御可能である。   Further, the film thickness ratio (D2 / D1) of the photoactive layer 64 can be controlled by the film forming conditions in the first film forming process and the second film forming process and the heating conditions in the heating process.

続いて、図4Fに示すように、光活性層64上に複数の画素PXに共通の第2電極66を形成する。すなわち、第2電極66は、光活性層64を配置した配線基板120の一主面側に陰極として機能する金属材料源をドライプロセス、例えば蒸着法によって形成可能である。   Subsequently, as shown in FIG. 4F, a second electrode 66 common to the plurality of pixels PX is formed on the photoactive layer 64. That is, the second electrode 66 can be formed by a dry process, for example, a vapor deposition method, with a metal material source functioning as a cathode on one main surface side of the wiring substrate 120 on which the photoactive layer 64 is disposed.

このような工程により、有機EL素子40が形成される。このようにして形成された有機EL素子40によれば、第1電極60と第2電極66とのショートを抑制できたことが確認された。   By such a process, the organic EL element 40 is formed. According to the organic EL element 40 thus formed, it was confirmed that a short circuit between the first electrode 60 and the second electrode 66 could be suppressed.

以上説明したように、この実施の形態によれば、第1電極と第2電極との間に介在される光活性層について、画素の周辺部での膜厚を画素の中央部での膜厚より厚くし、しかも、これらの膜厚比を最適化したことにより、第1電極と第2電極とのショートによる発光不良の発生を抑制することができる。また、このような最適な膜厚比を有する光活性層は、その形成工程に光活性層をその融点以上の温度で加熱する工程を追加することで形成可能である。   As described above, according to this embodiment, with respect to the photoactive layer interposed between the first electrode and the second electrode, the film thickness at the peripheral part of the pixel is changed to the film thickness at the central part of the pixel. Increasing the thickness and optimizing the film thickness ratio can suppress the occurrence of light emission failure due to a short between the first electrode and the second electrode. In addition, the photoactive layer having such an optimal film thickness ratio can be formed by adding a step of heating the photoactive layer at a temperature equal to or higher than its melting point to the forming step.

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the spirit of the invention in the stage of implementation. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

図1は、この発明の一実施の形態に係る有機EL表示装置の構成を概略的に示す図である。FIG. 1 is a diagram schematically showing a configuration of an organic EL display device according to an embodiment of the present invention. 図2は、図1に示した有機EL表示装置の1画素分の構造を概略的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the structure of one pixel of the organic EL display device shown in FIG. 図3は、有機EL素子を構成する光活性層の膜厚比に対する不良率の関係を示す図である。FIG. 3 is a diagram showing the relationship of the defect rate to the film thickness ratio of the photoactive layer constituting the organic EL element. 図4Aは、有機EL表示装置を形成するための製造工程を説明するための図であり、第1電極を形成する工程を示す図である。FIG. 4A is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process of forming the first electrode. 図4Bは、有機EL表示装置を形成するための製造工程を説明するための図であり、隔壁を形成する工程を示す図である。FIG. 4B is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process of forming a partition. 図4Cは、有機EL表示装置を形成するための製造工程を説明するための図であり、光活性層の底部を形成する工程を示す図である。FIG. 4C is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process for forming the bottom of the photoactive layer. 図4Dは、有機EL表示装置を形成するための製造工程を説明するための図であり、光活性層を加熱する工程を示す図である。FIG. 4D is a diagram for explaining a manufacturing process for forming the organic EL display device, and is a diagram illustrating a process of heating the photoactive layer. 図4Eは、有機EL表示装置を形成するための製造工程を説明するための図であり、光活性層の上部を形成する工程を示す図である。FIG. 4E is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process for forming the upper portion of the photoactive layer. 図4Fは、有機EL表示装置を形成するための製造工程を説明するための図であり、第2電極を形成する工程を示す図である。FIG. 4F is a diagram for explaining a manufacturing process for forming the organic EL display device, and is a diagram illustrating a process of forming the second electrode.

符号の説明Explanation of symbols

1…有機EL表示装置、10…画素スイッチ、20…駆動トランジスタ、30…蓄積容量素子、40…有機EL素子、60…第1電極、60E…縁部、64…光活性層、64B…底部、64T…上部、66…第2電極、70…隔壁、70L…側面、100…アレイ基板、120…配線基板、PX…画素、PXC…画素の中央部、PXP…画素の周辺部、D1…画素の中央部での膜厚、D2…画素の周辺部での膜厚、   DESCRIPTION OF SYMBOLS 1 ... Organic EL display apparatus, 10 ... Pixel switch, 20 ... Drive transistor, 30 ... Storage capacitor element, 40 ... Organic EL element, 60 ... 1st electrode, 60E ... Edge part, 64 ... Photoactive layer, 64B ... Bottom part, 64T ... Upper part, 66 ... Second electrode, 70 ... Partition, 70L ... Side face, 100 ... Array substrate, 120 ... Wiring substrate, PX ... Pixel, PXC ... Center part of pixel, PXP ... Peripheral part of pixel, D1 ... Film thickness at the center, D2 ... Film thickness at the periphery of the pixel,

Claims (7)

画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
前記第1電極上に配置された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上であることを特徴とする表示装置。
A first electrode arranged for each pixel;
A partition wall disposed along an edge of the first electrode and separating adjacent pixels;
A photoactive layer disposed on the first electrode;
A display device provided on a substrate, the display device including a second electrode disposed in common with a plurality of pixels and disposed to cover the photoactive layer,
Regarding the film thickness of the photoactive layer, D2 / D1 is 1.2 or more, where D1 is the film thickness at the center of the pixel and D2 is the film thickness at the periphery of the pixel. Display device.
前記D2/D1が1.5以上であることを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein D2 / D1 is 1.5 or more. 前記D2/D1が3以下であることを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein D2 / D1 is 3 or less. 前記隔壁の側面と前記第1電極の表面とのなす角度は、30°以上60°以下であることを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, wherein an angle formed between a side surface of the partition wall and a surface of the first electrode is 30 ° or more and 60 ° or less. 画素毎に配置された第1電極と、
前記第1電極の縁部に沿って配置され、隣接する画素と分離する隔壁と、
蒸着法により前記第1電極上に成膜された光活性層と、
複数の画素に共通に配置されるとともに、前記光活性層を覆うように配置された第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記光活性層は、前記画素の周辺部での膜厚が前記画素の中央部での膜厚より厚くなるように形成されたことを特徴とする表示装置。
A first electrode arranged for each pixel;
A partition wall disposed along an edge of the first electrode and separating adjacent pixels;
A photoactive layer formed on the first electrode by vapor deposition;
A display device provided on a substrate, the display device including a second electrode disposed in common with a plurality of pixels and disposed to cover the photoactive layer,
The display device, wherein the photoactive layer is formed so that a film thickness in a peripheral part of the pixel is larger than a film thickness in a central part of the pixel.
画素毎に第1電極を形成する工程と、
前記第1電極の縁部に沿って各画素を分離する隔壁を形成する工程と、
蒸着法により前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆うように第2電極を形成する工程と、を備え、
前記光活性層を形成する工程は、前記光活性層の膜厚について、前記画素の中央部での膜厚をD1とし、前記画素の周辺部での膜厚をD2としたとき、D2/D1が1.2以上となるように、前記光活性層をその融点以上の温度で加熱する工程を含むことを特徴とする表示装置の製造方法。
Forming a first electrode for each pixel;
Forming a partition separating each pixel along an edge of the first electrode;
Forming a photoactive layer on the first electrode by vapor deposition;
Forming a second electrode so as to cover the photoactive layer of each pixel,
The step of forming the photoactive layer is D2 / D1 when the film thickness of the photoactive layer is D1 at the center of the pixel and D2 at the periphery of the pixel. The manufacturing method of the display apparatus characterized by including the process of heating the said photoactive layer at the temperature more than the melting | fusing point so that it may become 1.2 or more.
光活性層を形成する工程は、前記第1電極上に底部を成膜する第1成膜工程と、底部上に上部を成膜する第2成膜工程とを含み、
前記加熱する工程は、前記第1成膜工程と前記第2成膜工程との間に行うことを特徴とする請求項6に記載の表示装置の製造方法。
The step of forming the photoactive layer includes a first film forming step of forming a bottom portion on the first electrode, and a second film forming step of forming an upper portion on the bottom portion,
The method for manufacturing a display device according to claim 6, wherein the heating step is performed between the first film formation step and the second film formation step.
JP2005256599A 2005-09-05 2005-09-05 Display apparatus and manufacturing method thereof Pending JP2007073608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005256599A JP2007073608A (en) 2005-09-05 2005-09-05 Display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256599A JP2007073608A (en) 2005-09-05 2005-09-05 Display apparatus and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007073608A true JP2007073608A (en) 2007-03-22

Family

ID=37934828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256599A Pending JP2007073608A (en) 2005-09-05 2005-09-05 Display apparatus and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007073608A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194791A (en) * 2011-06-24 2020-12-03 株式会社半導体エネルギー研究所 Display device
US11380864B2 (en) 2019-02-13 2022-07-05 Canon Kabushiki Kaisha Electronic device, display apparatus, photoelectric conversion apparatus, electronic apparatus, illumination apparatus, and moving object

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145244A (en) * 2002-01-25 2004-05-20 Semiconductor Energy Lab Co Ltd Display device
JP2005044528A (en) * 2003-07-22 2005-02-17 Toyota Industries Corp El device, its manufacturing method, and display device using el device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145244A (en) * 2002-01-25 2004-05-20 Semiconductor Energy Lab Co Ltd Display device
JP2005044528A (en) * 2003-07-22 2005-02-17 Toyota Industries Corp El device, its manufacturing method, and display device using el device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194791A (en) * 2011-06-24 2020-12-03 株式会社半導体エネルギー研究所 Display device
JP2022022328A (en) * 2011-06-24 2022-02-03 株式会社半導体エネルギー研究所 Light-emitting panel
JP7320588B2 (en) 2011-06-24 2023-08-03 株式会社半導体エネルギー研究所 luminous panel
US11380864B2 (en) 2019-02-13 2022-07-05 Canon Kabushiki Kaisha Electronic device, display apparatus, photoelectric conversion apparatus, electronic apparatus, illumination apparatus, and moving object

Similar Documents

Publication Publication Date Title
US9287531B2 (en) Organic light-emitting display device and method of manufacturing the same
KR100804859B1 (en) Display and array substrate
KR102578834B1 (en) Organic Light Emitting Display Device
TWI317509B (en) Display device and manufacturing method of display device
JP2004111369A (en) Organic electroluminescent display device and its manufacturing method
JP2005340198A (en) Organic electroluminescent display element and manufacturing method therefor
JP2008300367A (en) Color organic el display device
JP2004200167A (en) Organic electroluminescent element and its manufacturing method
JP2005322564A (en) Manufacturing method of display device, and display device
JP2005235766A (en) Device and method for manufacturing organic electroluminescent display element
KR20150040869A (en) Display unit, method of manufacturing the same, and method of manufacturing electronic apparatus
JP2007184229A (en) Method of manufacturing organic electroluminescent display element, and organic electroluminescent display element
JP2010040510A (en) Organic electroluminescent display device
KR101978779B1 (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
JP2006004743A (en) Display device and its manufacturing method
JP2006146135A (en) Flat plate display device and organic electric field light emitting display device
JP2007005123A (en) Manufacturing method of display device and manufacturing device of display device
JP2007073608A (en) Display apparatus and manufacturing method thereof
JP2010080340A (en) Display device
KR102523427B1 (en) Display panel and method of manufacturing the same
JP2006172940A (en) Display and its manufacturing method
JP2012038544A (en) Organic el display device
JP2007073240A (en) Display device and method of manufacturing display device
JP2009070696A (en) Display device
JP2009070621A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301