JP2007067121A - Manufacturing method of semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser device Download PDF

Info

Publication number
JP2007067121A
JP2007067121A JP2005250397A JP2005250397A JP2007067121A JP 2007067121 A JP2007067121 A JP 2007067121A JP 2005250397 A JP2005250397 A JP 2005250397A JP 2005250397 A JP2005250397 A JP 2005250397A JP 2007067121 A JP2007067121 A JP 2007067121A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor laser
manufacturing
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005250397A
Other languages
Japanese (ja)
Inventor
Takayuki Kajima
孝之 鹿嶋
Makoto Ahei
誠 阿閉
Koji Makita
幸治 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005250397A priority Critical patent/JP2007067121A/en
Publication of JP2007067121A publication Critical patent/JP2007067121A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of semiconductor laser device of monolithic two-wavelength type which can provide improved processability, control short-circuit failure during assembling, reduce element isolation width, and secure heat dissipation. <P>SOLUTION: The manufacturing method of semiconductor laser device comprises the steps of laminating a compound semiconductor layer forming a first semiconductor laser element on a semiconductor substrate 101 to form a first laminating material 108, by removing the predetermined portion; forming a second laminating material 118 by laminating a compound semiconductor layer forming a second semiconductor laser element on the first laminating material 108 and the semiconductor substrate 101, and removing the predetermined part thereof; forming a window structure to at least one front surface of the first and second laminating materials 108, 118; forming a ridge type waveguide 121 to the upper layer of the first and second laminating materials 108, 118, and also forming a current block layer 124 covering the side surface thereof; and forming an element isolating groove 122 for electrically isolating the first and second laminating layer materials 108, 118, to the overlapping portion of the first laminating layer material 108 and the second laminating layer material 118 on the surface in the sloping side. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体レーザ装置の製造方法に関し、特にモノリシック2波長型の半導体レーザ装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to a method for manufacturing a monolithic two-wavelength type semiconductor laser device.

近年、ビデオプレーヤーをはじめとする様々な分野で、大記憶容量を特徴とする記録・再生用DVDドライブが急速に普及している。かかるDVD記録・再生装置には、従来より利用されてきたCD、CD−R、CD−RWの読み出しも行えることが強く要望されている。このため記録・再生に用いる光ピックアップの光源として、DVD用の650nm帯の赤色半導体レーザとCD用の780nm帯の赤外半導体レーザとが併用されている。   In recent years, recording / reproducing DVD drives characterized by a large storage capacity are rapidly spreading in various fields including video players. Such a DVD recording / reproducing apparatus is strongly demanded to be able to read CDs, CD-Rs, and CD-RWs that have been conventionally used. For this reason, a 650 nm band red semiconductor laser for DVD and a 780 nm band infrared semiconductor laser for CD are used in combination as a light source of an optical pickup used for recording and reproduction.

DVD等のための光情報記録・再生装置は、搭載されるパソコンなどの情報処理機器の小型化に伴なってその小型化及び薄型化の進展が要求されており、それを実現するためには光ピックアップの小型化及び薄型化が必要不可欠である。光ピックアップの小型化及び薄型化には、光学部品を減らして装置を簡素化することが有効であり、たとえば、赤色半導体レーザと赤外半導体レーザとの集積化が図られている。   Optical information recording / reproducing devices for DVDs, etc. are required to be miniaturized and thinned as information processing equipment such as personal computers is miniaturized. It is essential to reduce the size and thickness of the optical pickup. In order to reduce the size and thickness of the optical pickup, it is effective to simplify the apparatus by reducing the number of optical components. For example, integration of a red semiconductor laser and an infrared semiconductor laser is achieved.

赤色半導体レーザと赤外半導体レーザとを同一の半導体基板上に集積化したモノリシック2波長半導体レーザ装置は特許文献1等に記載されている。2つの半導体レーザを一つの部品に集約できるだけでなく、コリメータレンズやビームスプリッタ等の光学部品を2つの半導体レーザで共通化でき、装置の小型化・薄型化に有効な構造である。   A monolithic two-wavelength semiconductor laser device in which a red semiconductor laser and an infrared semiconductor laser are integrated on the same semiconductor substrate is described in Patent Document 1 and the like. Not only can two semiconductor lasers be integrated into one component, but optical components such as a collimator lens and a beam splitter can be shared by the two semiconductor lasers, which is an effective structure for reducing the size and thickness of the apparatus.

この種の半導体レーザ装置の製造方法を説明する。まず、図2(a)に示すように、有機金属気相エピタキシャル成長法(以下、MOVPE法という)によって、GaAsからなるn型基板201上に、n型バッファ層202、n型クラッド層203、活性層(発振波長が660nmの多重量子井戸構造)204、p型第1クラッド層205a、エッチング停止層205b、p型第2クラッド層205c、p型中間層206、p型コンタクト層207を順に積層する。   A method for manufacturing this type of semiconductor laser device will be described. First, as shown in FIG. 2A, an n-type buffer layer 202, an n-type cladding layer 203, and an active layer are formed on an n-type substrate 201 made of GaAs by metal organic vapor phase epitaxy (hereinafter referred to as MOVPE method). Layer (multiple quantum well structure having an oscillation wavelength of 660 nm) 204, a p-type first cladding layer 205a, an etching stopper layer 205b, a p-type second cladding layer 205c, a p-type intermediate layer 206, and a p-type contact layer 207 are sequentially stacked. .

次に、図2(b)に示すように、第1の半導体レーザ発光素子の形成領域210上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてウエットエッチングすることにより、第1の半導体レーザ発光素子の形成領域210外のp型コンタクト層207からn型クラッド層203までを除去し、第1の半導体レーザ発光素子を構成する第1の積層体を残す。   Next, as shown in FIG. 2B, the formation region 210 of the first semiconductor laser light emitting element is covered with a resist film (not shown), and wet etching is performed using the resist film as a mask. The p-type contact layer 207 outside the light-emitting element formation region 210 to the n-type cladding layer 203 are removed, leaving the first stacked body constituting the first semiconductor laser light-emitting element.

次に、図2(c)に示すように、MOVPE法によって、n型バッファ層202および第1の積層体を覆うように、n型バッファ層212、n型クラッド層213、活性層(発振波長が650nmの多重量子井戸構造)214、p型第1クラッド層215a、エッチング停止層215b、p型第2クラッド層215c、p型中間層216、p型コンタクト層217を順に積層する。   Next, as shown in FIG. 2C, an n-type buffer layer 212, an n-type cladding layer 213, an active layer (oscillation wavelength) are formed so as to cover the n-type buffer layer 202 and the first stacked body by MOVPE. Is a 650 nm multiple quantum well structure) 214, a p-type first cladding layer 215a, an etching stop layer 215b, a p-type second cladding layer 215c, a p-type intermediate layer 216, and a p-type contact layer 217 are sequentially stacked.

次に、図2(d)に示すように、第2の半導体レーザ発光素子の形成領域220上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてエッチングすることにより、第1の積層体上に形成された各層を除去し、第2の半導体レーザ発光素子を構成する第2の積層体を残す。   Next, as shown in FIG. 2D, the formation region 220 of the second semiconductor laser light emitting element is covered with a resist film (not shown) and etched using the resist film as a mask. Each layer formed in (1) is removed, leaving the second stacked body constituting the second semiconductor laser light emitting element.

次に、図2(e)に示すように、第1および第2の積層体のクラッド層205,215にストライプ構造、つまりリッジ状の導波路221を形成し、その後に、図2(f)に示すように、第1および第2の積層部間を分離する分離溝222,223と、導波路221の側面を覆う電流ブロック層224とを形成し、さらに図示しないp型電極とn型基板201に接続するn型電極とを形成することにより、第1および第2の半導体レーザ発光素子を備えた半導体レーザ装置を完成させる。   Next, as shown in FIG. 2 (e), a stripe structure, that is, a ridge-shaped waveguide 221 is formed in the clad layers 205 and 215 of the first and second laminated bodies, and thereafter, FIG. As shown in FIG. 2, separation grooves 222 and 223 that separate the first and second stacked portions and a current blocking layer 224 that covers the side surface of the waveguide 221 are formed, and a p-type electrode and an n-type substrate (not shown) are formed. By forming an n-type electrode connected to 201, a semiconductor laser device including the first and second semiconductor laser light emitting elements is completed.

上述したような素子分離プロセスには、プロセス途中の加工性、組み立て時のショート不良といった特有の問題があった。特許文献1、特許文献2にはその対策がなされている。加工性の向上については、特許文献1で、第1の積層体上に形成された各層を除去する際に、残留させる第2の積層体の表面をエッチバックによって平坦化し、素子分離用の分離溝を電極形成前にエッチングによって形成することが提案されている(図2(d)〜(f)参照)。特許文献2では、p側電極から活性層までの距離と分離幅を最適化することでショート不良を抑制することが提案されている。
特開2001−244569公報 特開2004−193302公報
The element isolation process as described above has specific problems such as workability during the process and short-circuit failure during assembly. Patent Document 1 and Patent Document 2 take countermeasures. Regarding improvement of workability, in Patent Document 1, when removing each layer formed on the first stacked body, the surface of the second stacked body to be left is flattened by etch back, and isolation for element isolation is performed. It has been proposed to form the groove by etching before forming the electrode (see FIGS. 2D to 2F). In Patent Document 2, it is proposed to suppress short-circuit defects by optimizing the distance from the p-side electrode to the active layer and the separation width.
Japanese Patent Laid-Open No. 2001-244568 Japanese Patent Laid-Open No. 2004-193302

モノリシック2波長半導体レーザ素子には、更なる光出力の向上および低コスト化が求められており、チップサイズの更なる縮小によって1ウエハあたりのチップ取れ数を増やしながら、高温・高出力動作時における安定動作を確保することが重要になってきている。そのためには、素子間を電気的に分離する素子分離幅を低減することが、チップ全体の縮小を図りながらレーザ光を発するチップ面積を拡大できるため、有効な手段の一つである。   Monolithic two-wavelength semiconductor laser devices are required to have further improved optical output and lower cost. With further reduction in chip size, the number of chips per wafer can be increased while high temperature and high power operation is possible. Ensuring stable operation has become important. For this purpose, reducing the element isolation width for electrically isolating elements is one effective means because the chip area for emitting laser light can be increased while reducing the entire chip.

上述したようにしてウエットエッチングで形成される分離溝の幅は、上部開口幅が10〜30μm程度と広く、一般的なチップの横方向サイズ約300μmの約10%をも占める。その理由は、第2の半導体レーザ素子(積層体)を形成するためのエッチングと素子分離のためのエッチングという、少なくとも2回のエッチング工程を行うからである。第1の半導体レーザ素子と第2の半導体レーザ素子のクラッド層を同一材料で形成する場合には、分離溝を形成する際のサイドエッチングの抑制が困難であり、サイドエッチ量の増大を招くことになる。   As described above, the width of the isolation groove formed by wet etching has a wide upper opening width of about 10 to 30 μm, and occupies about 10% of a general chip lateral size of about 300 μm. The reason is that at least two etching steps of etching for forming the second semiconductor laser element (laminated body) and etching for element isolation are performed. In the case where the cladding layers of the first semiconductor laser element and the second semiconductor laser element are formed of the same material, it is difficult to suppress side etching when forming the separation groove, resulting in an increase in the amount of side etching. become.

特許文献1ないしは特許文献2に開示された方法では、加工性の向上および組み立て不良を抑えての歩留まり向上は実現できるものの、素子分離幅の低減は依然として課題となっている。特許文献1に開示された方法では、エッチバックによる平坦化を行うことで高精度な分離が可能とされているが、平坦化だけでは、電流ブロック層の成膜後に形成する分離溝の幅は大きくなってしまう。またエッチバックによる平坦化は、傾斜部と平坦部とでは結晶性が異なるため困難である。さらに第1の半導体レーザ素子と第2の半導体レーザ素子のクラッド層を同一材料で形成する場合は、上述したようにサイドエッチ量の増大を招くので、結果として分離溝の幅は10μm以上になってしまう。特許文献2に開示された方法では、分離溝の斜面角度は55°以下とされており、素子表面の分離溝開口幅は素子膜厚に依存するものであるが、生産性を加味すると幅10μm以下にすることは困難である。   Although the methods disclosed in Patent Documents 1 and 2 can improve workability and yield while suppressing assembly defects, reduction of element isolation width remains a problem. In the method disclosed in Patent Document 1, high-accuracy separation is possible by performing planarization by etchback. However, with only planarization, the width of the separation groove formed after the formation of the current blocking layer is It gets bigger. Further, planarization by etch back is difficult because the crystallinity is different between the inclined portion and the flat portion. Further, when the cladding layers of the first semiconductor laser element and the second semiconductor laser element are formed of the same material, as described above, the amount of side etching is increased, and as a result, the width of the separation groove becomes 10 μm or more. End up. In the method disclosed in Patent Document 2, the slope angle of the separation groove is 55 ° or less, and the width of the separation groove opening on the element surface depends on the film thickness of the element, but considering the productivity, the width is 10 μm. It is difficult to make it below.

一方で、チップサイズの縮小に伴って、高温・高出力動作下での放熱性の確保が課題となっている。
本発明は、加工性の向上、組み立て時のショート不良の抑制を図りながら、素子分離幅を低減し、放熱性も確保できる半導体レーザ装置の製造方法を提供することを目的とする。
On the other hand, with reduction in chip size, securing heat dissipation under high temperature and high output operation has become an issue.
An object of the present invention is to provide a method of manufacturing a semiconductor laser device that can reduce element isolation width and ensure heat dissipation while improving workability and suppressing short-circuit defects during assembly.

上記課題を解決するために本発明は、波長の異なる光を発する第1および第2の半導体レーザ素子を同一の基板上に備えたモノリシック構造の半導体レーザ装置を製造する際に、半導体基板上に第1の半導体レーザ素子を構成する化合物半導体層を積層する工程と、半導体基板上の所定領域の前記化合物半導体層を除去して第1の積層半導体を形成する工程と、前記所定領域および第1の積層半導体の形成領域を含む半導体基板上に第2の半導体レーザ素子を構成する化合物半導体層を積層する工程と、第1の積層半導体の上面上に形成された化合物半導体層を除去して、第1の積層半導体の傾斜した側面上から半導体基板上にわたる第2の積層半導体を形成する工程と、第1および第2の積層半導体の少なくとも一方の表面に不純物拡散源を設け、その不純物を熱処理により拡散させて窓構造を形成する工程と、第1および第2の積層半導体の上層部をパターニングして各々のクラッド層にリッジ形状の導波路を形成する工程と、各導波路の側面を覆う電流ブロック層を形成する工程と、第1および第2の積層半導体の間を電気的に分離する素子分離溝を、第1の積層半導体とその傾斜側面上の第2の積層半導体との重なり部に形成する工程とを行うことを特徴とする。その後に各導波路の上および半導体基板の裏面にそれぞれ電極を形成して第1および第2の半導体レーザ素子となす。   In order to solve the above-described problems, the present invention provides a monolithic semiconductor laser device having first and second semiconductor laser elements that emit light having different wavelengths on the same substrate. A step of laminating a compound semiconductor layer constituting the first semiconductor laser element, a step of removing the compound semiconductor layer in a predetermined region on the semiconductor substrate to form a first stacked semiconductor, the predetermined region and the first A step of laminating the compound semiconductor layer constituting the second semiconductor laser element on the semiconductor substrate including the formation region of the laminated semiconductor, and removing the compound semiconductor layer formed on the upper surface of the first laminated semiconductor, Forming a second laminated semiconductor from the inclined side surface of the first laminated semiconductor to the semiconductor substrate; and an impurity diffusion source on at least one surface of the first and second laminated semiconductors Providing a window structure by diffusing the impurities by heat treatment, patterning the upper layer portions of the first and second stacked semiconductors to form ridge-shaped waveguides in the respective cladding layers, A step of forming a current blocking layer covering the side surface of the waveguide, and an element isolation groove for electrically separating the first and second stacked semiconductors from each other. And a step of forming in an overlapping portion with the stacked semiconductor. Thereafter, electrodes are formed on the respective waveguides and on the back surface of the semiconductor substrate to form first and second semiconductor laser elements.

この方法は、第1および第2の半導体レーザ素子のクラッド層が同一材料よりなるときに特に都合よい。また素子分離溝内に絶縁膜を形成するのが好ましい。
半導体基板上の所定領域の化合物半導体層を除去する工程では、それにより形成される第1の積層半導体の側面が傾斜するように、半導体基板あるいはその上に形成されたバッファ層の表面まで除去するのが好ましい。
This method is particularly advantageous when the cladding layers of the first and second semiconductor laser elements are made of the same material. An insulating film is preferably formed in the element isolation trench.
In the step of removing the compound semiconductor layer in a predetermined region on the semiconductor substrate, the semiconductor substrate or the surface of the buffer layer formed thereon is removed so that the side surface of the first stacked semiconductor formed thereby is inclined. Is preferred.

第1の積層半導体上の化合物半導体層を除去する工程では、それにより形成される第2の積層半導体の端部が前記第1の積層半導体の傾斜側面上であって第1の積層半導体の上面から活性層までの範囲内に位置するように除去するのが好ましい。   In the step of removing the compound semiconductor layer on the first stacked semiconductor, the end portion of the second stacked semiconductor formed thereby is on the inclined side surface of the first stacked semiconductor, and the top surface of the first stacked semiconductor It is preferable to remove so as to be located within the range from the active layer to the active layer.

半導体基板上の所定領域の化合物半導体層を除去する工程、および、第1の積層半導体上の化合物半導体層を除去する工程では、それぞれ、ウエットエッチングを行うか、もしくはウエットエッチングとドライエッチングとを併用することができる。   In the step of removing the compound semiconductor layer in a predetermined region on the semiconductor substrate and the step of removing the compound semiconductor layer on the first stacked semiconductor, wet etching is performed or wet etching and dry etching are used in combination. can do.

素子分離溝は活性層よりも下層まで形成する。好ましくは、素子分離溝の溝幅xを0.3μm≦x<10μmとする。また好ましくは、素子分離溝の内面の基板面に対する角度を60°以上90°以下とする。   The element isolation trench is formed below the active layer. Preferably, the groove width x of the element isolation groove is 0.3 μm ≦ x <10 μm. Preferably, the angle between the inner surface of the element isolation groove and the substrate surface is set to 60 ° to 90 °.

電流ブロック層を絶縁膜とし、この電流ブロック層を形成する工程を素子分離溝内に絶縁膜を形成する工程と同時に行うのが好都合である。また電流ブロック層を絶縁膜とし、この電流ブロック層をなす絶縁膜と素子分離溝内に形成する絶縁膜とに同一材料を用いるのが好都合である。   It is convenient to use the current blocking layer as an insulating film and perform the step of forming the current blocking layer simultaneously with the step of forming the insulating film in the element isolation trench. Further, it is convenient to use an insulating film as the current blocking layer and use the same material for the insulating film forming the current blocking layer and the insulating film formed in the element isolation trench.

絶縁膜は、SiN、SiO、TiO、Ta、NbO、水素化アモルファスSi、ZnOの単層膜、またはこれらのいずれかよりなる多層膜であってよい。 The insulating film may be a single layer film of SiN, SiO 2 , TiO 2 , Ta 2 O 5 , NbO, hydrogenated amorphous Si, ZnO, or a multilayer film made of any of these.

本発明の半導体レーザ装置の製造方法によれば、第2のレーザ素子を構成すべく積層した化合物半導体層の内、第1のレーザ素子を構成する第1の積層半導体上に形成された部分のみを、高い選択性で除去することができ、後のプロセスの加工性を向上できるとともに、素子分離時にサイドエッチングを生じることなく分離溝幅を制御することが可能となり、分離溝幅を従来よりも低減できる。これは第1のレーザ素子と第2のレーザ素子とに同じクラッド層材料を用いる場合に特に好都合である。このことにより、素子の有効面積を増やし、放熱性も確保できるので、高出力時でも高信頼性を確保できる。   According to the method for manufacturing a semiconductor laser device of the present invention, only the portion formed on the first laminated semiconductor constituting the first laser element among the compound semiconductor layers laminated to constitute the second laser element. Can be removed with high selectivity, the processability of the subsequent process can be improved, and the width of the separation groove can be controlled without causing side etching during element isolation. Can be reduced. This is particularly advantageous when the same cladding layer material is used for the first laser element and the second laser element. As a result, the effective area of the element can be increased and heat dissipation can be ensured, so that high reliability can be ensured even at high output.

また素子分離溝内に絶縁膜を形成することにより、素子間の半田ショート不良を抑制することができる。電流ブロック層も絶縁膜とすれば、素子分離溝内に形成する絶縁膜と同一の絶縁材料を用いて、また素子分離溝内に絶縁膜を形成するのと同時に、形成することができ、工程数を増やす必要がない。   Further, by forming an insulating film in the element isolation trench, it is possible to suppress solder short defects between elements. If the current blocking layer is also an insulating film, it can be formed using the same insulating material as the insulating film formed in the element isolation trench and at the same time as the insulating film is formed in the element isolation trench. There is no need to increase the number.

以下、本発明の実施の形態を図面を参照して説明する。
図1は本発明の一実施形態における半導体レーザ装置の製造方法の各工程を示す断面図である。この半導体レーザ装置は、波長の異なる光を発する第1および第2の半導体レーザ素子を同一の基板上に同一材料のクラッド層を設けて形成したモノリシック2波長半導体レーザ装置である。ここでは、第1の半導体レーザ素子は赤外レーザ素子、第2の半導体レーザ素子は赤色レーザ素子であり、それぞれ、第1導電型クラッド層、活性層、第2導電型クラッド層、第2導電型コンタクト層を有している。第1導電型はn型、第2導電型はp型である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing each step of a method of manufacturing a semiconductor laser device according to an embodiment of the present invention. This semiconductor laser device is a monolithic two-wavelength semiconductor laser device in which first and second semiconductor laser elements that emit light having different wavelengths are formed by providing a clad layer of the same material on the same substrate. Here, the first semiconductor laser element is an infrared laser element, and the second semiconductor laser element is a red laser element, and the first conductive type cladding layer, the active layer, the second conductive type cladding layer, and the second conductive type, respectively. A mold contact layer. The first conductivity type is n-type, and the second conductivity type is p-type.

まず、図1(a)に示すように、第1導電型の基板101上に、第1導電型バッファ層102、第1導電型クラッド層103、発振波長が770nmの多重量子井戸構造の活性層104、第2導電型クラッド層105(第1クラッド層105a、エッチング停止層105b、第2クラッド層105c)、中間層106、第2導電型コンタクト層107をMOCVD法を用いて順次に形成する。   First, as shown in FIG. 1A, on a first conductivity type substrate 101, a first conductivity type buffer layer 102, a first conductivity type cladding layer 103, and an active layer having a multiple quantum well structure with an oscillation wavelength of 770 nm. 104, a second conductivity type clad layer 105 (first clad layer 105a, etching stop layer 105b, second clad layer 105c), intermediate layer 106, and second conductivity type contact layer 107 are sequentially formed by MOCVD.

基板101は例えばn型GaAs基板、第1導電型バッファ層102は例えばn型GaAs層、第1導電型クラッド層103は例えばn型AlGaInP層、活性層104は例えばGaAs/AlGaAs系の層である。第2導電型クラッド層105の第1クラッド層105aは例えばp型AlGaInP層、エッチング停止層105bは例えばp型GaInP層、第2クラッド層105cは例えばp型AlGaInP層である。中間層106は例えばp型GaInP層、第2導電型コンタクト層107は例えばp型GaAs層である。各クラッド層103,105a,105cを構成するAlGaInPの組成は、詳しくは(AlGa1−xIn1−yPで表わされ、例えばx=0.7、y=0.5である。 The substrate 101 is, for example, an n-type GaAs substrate, the first conductivity-type buffer layer 102 is, for example, an n-type GaAs layer, the first conductivity-type cladding layer 103 is, for example, an n-type AlGaInP layer, and the active layer 104 is, for example, a GaAs / AlGaAs-based layer. . The first cladding layer 105a of the second conductivity type cladding layer 105 is, for example, a p-type AlGaInP layer, the etching stop layer 105b is, for example, a p-type GaInP layer, and the second cladding layer 105c is, for example, a p-type AlGaInP layer. The intermediate layer 106 is a p-type GaInP layer, for example, and the second conductivity type contact layer 107 is a p-type GaAs layer, for example. Each cladding layer 103,105A, the composition of the AlGaInP constituting the 105c is more information is represented by (Al x Ga 1-x) y In 1-y P, for example, x = 0.7, with y = 0.5 is there.

次に、図1(b)に示すように、赤外レーザ素子領域110外の第2導電型コンタクト層107から第1導電型クラッド層103までを除去し、赤外レーザ素子を構成する第1の積層体108を残す。   Next, as shown in FIG. 1B, the first conductive type cladding layer 103 from the second conductive type contact layer 107 outside the infrared laser element region 110 is removed to form a first infrared laser element. The laminate 108 is left.

その際には、先に形成された積層体上の所定領域(赤外レーザ素子領域110に対応する)上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてウエットエッチングする。なおその際には、Pを含む半導体層(AlGaInPからなるクラッド層103,105a,105c,GaInPからなるエッチング停止層105b、中間層106)のエッチングに塩酸系のエッチャントを用い、Asを含む半導体層(GaAs/AlGaAs系の活性層104、GaAsからなるコンタクト層107)のエッチングに硫酸系のエッチャントを用いることで、エッチングの選択性を向上させ、GaAsからなるバッファ層102を残すようにエッチングを行う。また第1の積層体108の側面が傾斜面となるようにエッチング時間を制御する。   At that time, a predetermined region (corresponding to the infrared laser element region 110) on the previously formed laminate is covered with a resist film (not shown), and wet etching is performed using the resist film as a mask. In this case, a hydrochloric acid-based etchant is used for etching the semiconductor layer containing P (the cladding layers 103, 105a, 105c made of AlGaInP, the etching stop layer 105b made of GaInP, and the intermediate layer 106), and the semiconductor layer containing As. The etching selectivity is improved by using a sulfuric acid-based etchant for the etching of the (GaAs / AlGaAs-based active layer 104 and GaAs contact layer 107), and etching is performed so as to leave the buffer layer 102 of GaAs. . Further, the etching time is controlled so that the side surface of the first stacked body 108 becomes an inclined surface.

次に、図1(c)に示すように、第1の積層体108および第1導電型バッファ層102の露出面を含む基板101の全面に、第1導電型バッファ層112、第1導電型クラッド層113、発振波長が660nmの多重量子井戸構造の活性層114、第2導電型クラッド層115(第1クラッド層115a、エッチング停止層115b、第2クラッド層115c)、中間層116、第2導電型コンタクト層117をMOCVD法を用いて順次に形成する。   Next, as shown in FIG. 1C, the first conductivity type buffer layer 112, the first conductivity type are formed on the entire surface of the substrate 101 including the exposed surfaces of the first stacked body 108 and the first conductivity type buffer layer 102. Cladding layer 113, active layer 114 having a multiple quantum well structure with an oscillation wavelength of 660 nm, second conductivity type cladding layer 115 (first cladding layer 115a, etching stop layer 115b, second cladding layer 115c), intermediate layer 116, second layer Conductive contact layers 117 are sequentially formed using the MOCVD method.

第1導電型バッファ層112は例えばn型GaAs層、第1導電型クラッド層113は例えばn型AlGaInP層、活性層114は例えばGaInP/AlGaInP系の層である。第2導電型クラッド層115の第1クラッド層115aは例えばp型AlGaInP層、エッチング停止層115bは例えばp型GaInP層、第2クラッド層115cは例えばp型AlGaInP層である。中間層116は例えばp型GaInP層、第2導電型コンタクト層117は例えばp型GaAs層である。各クラッド層113,115a,115cを構成するAlGaInPの組成は、詳しくは(AlGa1−xIn1−yPで表わされ、例えばx=0.7、y=0.5である。 The first conductivity type buffer layer 112 is, for example, an n-type GaAs layer, the first conductivity type cladding layer 113 is, for example, an n-type AlGaInP layer, and the active layer 114 is, for example, a GaInP / AlGaInP-based layer. The first cladding layer 115a of the second conductivity type cladding layer 115 is, for example, a p-type AlGaInP layer, the etching stopper layer 115b is, for example, a p-type GaInP layer, and the second cladding layer 115c is, for example, a p-type AlGaInP layer. The intermediate layer 116 is, for example, a p-type GaInP layer, and the second conductivity type contact layer 117 is, for example, a p-type GaAs layer. Each cladding layer 113,115A, the AlGaInP composition constituting the 115c, detail is represented by (Al x Ga 1-x) y In 1-y P, for example, x = 0.7, with y = 0.5 is there.

次に、図1(d)に示すように、赤色レーザ素子領域120外の第2導電型コンタクト層117〜第1導電型クラッド層113を除去し、赤色レーザ素子を構成する第2の積層体118を残す。   Next, as shown in FIG. 1D, the second conductive type contact layer 117 to the first conductive type cladding layer 113 outside the red laser element region 120 are removed, and the second stacked body constituting the red laser element. Leave 118.

その際には、先に形成された積層体上の所定領域(赤色レーザ素子領域120に対応する)上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてウエットエッチングする。なおその際には、赤色レーザ素子を構成する各半導体層はPを含んでいるため、塩酸系のエッチャントを用いる。第1の積層体108の傾斜側面上に形成された各層については、第2導電型コンタクト層117よりも下の層、つまり中間層116からn型バッファ層112を残すようにエッチングを行う。第1の積層体108の傾斜側面上に成長した傾斜部は平坦部に比べてエッチレートが遅いので、赤色レーザ素子領域120を覆うマスク寸法を制御することで、第2の積層体118に意図的に斜面部を残すことが可能である。   At that time, a predetermined region (corresponding to the red laser element region 120) on the previously formed laminate is covered with a resist film (not shown), and wet etching is performed using the resist film as a mask. In this case, since each semiconductor layer constituting the red laser element contains P, a hydrochloric acid-based etchant is used. Each layer formed on the inclined side surface of the first stacked body 108 is etched so as to leave the n-type buffer layer 112 from the layer below the second conductivity type contact layer 117, that is, the intermediate layer 116. Since the inclined portion grown on the inclined side surface of the first stacked body 108 has a slower etch rate than the flat portion, the mask layer covering the red laser element region 120 is controlled to control the second stacked body 118. It is possible to leave the slope part.

次に端面窓構造を形成する。図示を省略するが、基板101の全面にスパッタ法を用いてZnOを堆積し、レーザへき開部より20μm程度の領域のみZnOが残るようにパターニングし、このZnOを含む基板101の全面にキャップ膜としてSiO膜を堆積し、その後に熱処理を行って、ZnOからその直下の半導体層へZnを熱拡散させて、活性層104,114の無秩序化を行い、窓構造を形成する。 Next, an end face window structure is formed. Although illustration is omitted, ZnO is deposited on the entire surface of the substrate 101 using a sputtering method, and patterned so that ZnO remains only in a region of about 20 μm from the laser cleavage portion, and a cap film is formed on the entire surface of the substrate 101 containing this ZnO. A SiO 2 film is deposited, and then heat treatment is performed, and Zn is thermally diffused from the ZnO to the semiconductor layer immediately therebelow, and the active layers 104 and 114 are disordered to form a window structure.

次に、図1(e)に示すように、第1および第2の積層体108,118のクラッド層105,115にリッジ状の導波路121を形成する。
その際には、赤外レーザ素子領域110,赤色レーザ素子領域120の上に図示しないSiO膜を形成し、それをフォトリソグラフィー技術およびドライエッチング技術を用いてストライプ形状のマスクパターンに加工し、そのストライプ状のパターンをマスクとして、第1および第2の積層体108,118のクラッド層105,115のエッチング停止層105b,115bまでエッチングする。このエッチングは、誘導結合型プラズマもしくは反応性イオンプラズマを用いたドライエッチングとウエットエッチングとを併用して行う。
Next, as shown in FIG. 1 (e), a ridge-shaped waveguide 121 is formed in the cladding layers 105 and 115 of the first and second stacked bodies 108 and 118.
In that case, a SiO 2 film (not shown) is formed on the infrared laser element region 110 and the red laser element region 120, and processed into a stripe-shaped mask pattern using a photolithography technique and a dry etching technique, Etching is performed up to the etching stop layers 105b and 115b of the cladding layers 105 and 115 of the first and second stacked bodies 108 and 118 using the stripe pattern as a mask. This etching is performed by using both dry etching and wet etching using inductively coupled plasma or reactive ion plasma.

その後に、マスクパターンをフッ酸系のエッチャントで除去し、さらにフォトリソグラフィー技術およびウエットエッチング技術を用いて、第2導電型コンタクト層107,117を赤外レーザ素子領域110,赤色レーザ素子領域120における窓構造の領域から利得部へ内側に入った領域まで除去する。第2導電型コンタクト層107,117をエッチングするエッチャントとしては、硫酸系のエッチング液を用いる。その後にマスクとして用いたレジストおよび利得部上にあるSiO膜を除去する。 Thereafter, the mask pattern is removed with a hydrofluoric acid-based etchant, and the second conductivity type contact layers 107 and 117 are formed in the infrared laser element region 110 and the red laser element region 120 by using a photolithography technique and a wet etching technique. The region from the window structure to the region inside the gain portion is removed. As an etchant for etching the second conductivity type contact layers 107 and 117, a sulfuric acid-based etchant is used. Thereafter, the resist used as a mask and the SiO 2 film on the gain portion are removed.

次に、図1(f)に示すように、基板101上の素子分離部131とへき開部132に、基板101まで垂直に延びた素子分離溝122、へき開分離溝123を形成する。
その際には、基板101の全面に図示しない誘電体膜を形成し、その誘電体膜の素子分離部131とへき開部132にあたる部分に、フォトリソグラフィー技術、RIEを用いて所定寸法の開口(たとえば3μm)を形成し、その開口を通じてエッチングを行う。このエッチングは、たとえば誘導結合型の高密度プラズマ装置、塩素系のガスを用いるドライエッチングとする。
Next, as shown in FIG. 1 (f), an element isolation groove 122 and a cleavage isolation groove 123 extending vertically to the substrate 101 are formed in the element isolation portion 131 and the cleavage portion 132 on the substrate 101.
In that case, a dielectric film (not shown) is formed on the entire surface of the substrate 101, and openings (for example, photolithography technology and RIE) are used in portions corresponding to the element isolation part 131 and the cleavage part 132 of the dielectric film (for example, 3 μm) and etching is performed through the opening. This etching is, for example, inductively coupled high-density plasma apparatus or dry etching using a chlorine-based gas.

次に、図1(g)に示すように、各導波路121の側面を覆うように電流ブロック層124を形成するとともに、素子分離溝122、へき開分離溝123内に絶縁膜125を形成する。   Next, as shown in FIG. 1G, a current blocking layer 124 is formed so as to cover the side surface of each waveguide 121, and an insulating film 125 is formed in the element isolation trench 122 and the cleavage isolation trench 123.

その際には、基板101の全面に図示しない絶縁物材料を堆積させ、フォトリソグラフィー及びエッチング技術を用いて、各導波路121を構成する第2導電型クラッド層105,115、素子分離溝122、へき開分離溝123上の絶縁物材料を残すようにパターニングすることにより、電流ブロック層124を形成すると同時に、素子分離溝122、へき開分離溝123を絶縁膜125で埋める。絶縁物材料としては例えばSiNを膜厚100nmにて堆積させる。   In that case, an insulating material (not shown) is deposited on the entire surface of the substrate 101, and the second conductive type clad layers 105 and 115, the element isolation trenches 122, which constitute each waveguide 121, using photolithography and etching techniques. By patterning so as to leave the insulating material on the cleavage isolation trench 123, the current blocking layer 124 is formed, and at the same time, the element isolation trench 122 and the cleavage isolation trench 123 are filled with the insulating film 125. As an insulator material, for example, SiN is deposited with a film thickness of 100 nm.

図示を省略するが、最後に、基板101の表面(第2導電型コンタクト層107,117の上)にp型電極を例えばTi/Pt/Auの積層体で形成し、基板101の裏面にn型電極を例えばAuGe/Ni/Auの積層体で形成する。これにより、第1および第2の半導体レーザ発光素子を備えた半導体レーザ装置が完成する。   Although illustration is omitted, finally, a p-type electrode is formed on the surface of the substrate 101 (on the second conductivity type contact layers 107 and 117) by, for example, a laminate of Ti / Pt / Au, and n is formed on the back surface of the substrate 101. The mold electrode is formed of, for example, an AuGe / Ni / Au laminate. Thus, a semiconductor laser device including the first and second semiconductor laser light emitting elements is completed.

以上の本発明方法によれば、素子分離工程を独立して行って、第1および第2の積層体108,118を構成している各層の膜厚や材料に基づくサイドエッチング量に依存しない、寸法の狭い任意の素子分離形状を作製することが可能になった。   According to the above-described method of the present invention, the element isolation step is performed independently and does not depend on the side etching amount based on the film thickness or material of each layer constituting the first and second stacked bodies 108 and 118. It has become possible to produce an element isolation shape having a narrow size.

つまり、第1の積層体108上に形成された各層を除去する時に、上述した従来法では第1の積層体108の傾斜面上の各層もエッチングされて分離溝が形成されてしまうが、平坦部の面方位である(100)よりも格子間隔の小さい最密面である(111)上へ赤色レーザ素子の斜面部を形成することで、その斜面部に成長した結晶の結晶性は平坦部に成長した膜と膜質が異なることを利用するようにしたもので、これにより、マスク寸法を調整することによって斜面部のエッチングの選択性を確保することが可能になった。   That is, when each layer formed on the first stacked body 108 is removed, each layer on the inclined surface of the first stacked body 108 is also etched by the above-described conventional method to form a separation groove. The slope of the red laser element is formed on (111), which is the closest packed surface with a smaller lattice spacing than (100), which is the plane orientation of the portion, so that the crystallinity of the crystal grown on the slope is flat. This makes it possible to use the fact that the film quality is different from that of the film that has been grown, and thus it is possible to ensure the etching selectivity of the slope portion by adjusting the mask dimension.

このため、フォトリソグラフィーのマスク寸法を制御するだけで、第1の積層体108の第2導電型コンタクト層107が露出して平坦になった時点でエッチングを停止させる制御が可能になった。その結果、素子分離形状を、単独工程で、任意の形状に加工する事が可能になり、素子分離幅の低減、素子面積の拡大が可能となった。   Therefore, it is possible to control the etching to be stopped when the second conductive contact layer 107 of the first stacked body 108 is exposed and flattened only by controlling the mask size of photolithography. As a result, the element isolation shape can be processed into an arbitrary shape in a single process, and the element isolation width can be reduced and the element area can be increased.

なお、第2の積層体119を形成する際に、第1の積層体109の傾斜側面上に斜面部を残すようにウエットエッチングすると説明したが、ドライエッチとウエットエッチとを併用してもよい。この第2の積層体119の斜面部は、第1の積層体109の最上層である第2導電型コンタクト層107と同等の高さから活性層104と同等の高さまでの範囲内でエッチングすることが、素子分離溝122の幅の低減ならびに、後の工程の金メッキ幅を拡大するために必要である。   Note that, when the second stacked body 119 is formed, wet etching is described so as to leave a sloped portion on the inclined side surface of the first stacked body 109, but dry etching and wet etching may be used in combination. . The slope portion of the second stacked body 119 is etched within a range from a height equivalent to the second conductivity type contact layer 107 which is the uppermost layer of the first stacked body 109 to a height equivalent to the active layer 104. This is necessary in order to reduce the width of the element isolation groove 122 and to increase the gold plating width in a later process.

一方でこの第2の積層体119は、第1の積層体109の傾斜側面上に、第2導電型コンタクト層117よりも下の各層、つまり中間層116〜バッファ層112が載るように形成しておくことが重要である。第1の積層体109の傾斜側面上に第2導電型コンタクト層117が存在すると、傾斜側面上の各層を除去する際に凸状のエッチング残りが生じ、素子分離や組み立てが困難になるからである。   On the other hand, the second stacked body 119 is formed on the inclined side surface of the first stacked body 109 so that the layers below the second conductivity type contact layer 117, that is, the intermediate layer 116 to the buffer layer 112 are placed thereon. It is important to keep it. If the second conductivity type contact layer 117 exists on the inclined side surface of the first stacked body 109, a convex etching residue is generated when each layer on the inclined side surface is removed, making it difficult to separate and assemble the element. is there.

第1の積層体109とその傾斜側面上の第2の積層体119との重なり部に形成する素子分離溝122は、寸法(幅)、形状、深さ、が重要である。
溝寸法は、チップの有効面積を増やすためには可能な限り小さいことが望ましいが、内部に絶縁膜125を形成する際に絶縁材料を約100nm程度堆積させるため、カバレッジを加味して、上端部、下端部ともに0.3μm以上に広い幅が必要である。従来構造よりもチップの有効面積を増やすためには、上端部は10μm未満とする必要がある。ここでは上端部が3μm、下端部が2.5μmとなるようにエッチングした。
The element isolation groove 122 formed in the overlapping portion between the first stacked body 109 and the second stacked body 119 on the inclined side surface is important in terms of size (width), shape, and depth.
The groove size is desirably as small as possible in order to increase the effective area of the chip. However, when the insulating film 125 is formed therein, an insulating material is deposited to about 100 nm. In addition, the lower end portion needs to have a wide width of 0.3 μm or more. In order to increase the effective area of the chip as compared with the conventional structure, the upper end portion needs to be less than 10 μm. Here, etching was performed so that the upper end portion was 3 μm and the lower end portion was 2.5 μm.

溝形状は、従来構造よりも分離幅の低減するためには傾斜角を60°〜90°とすることが必要である。ここでは、傾斜角が85°になるようにドライエッチングを行った。
溝深さは、活性層104を貫通するように掘り下げないと素子間の絶縁性を確保できないため、少なくとも第1導電型クラッド層103まで、より深くエッチングすることが必要である。ここでは、基板101までエッチングを行った。
The groove shape needs to have an inclination angle of 60 ° to 90 ° in order to reduce the separation width as compared with the conventional structure. Here, dry etching was performed so that the inclination angle was 85 °.
The trench depth needs to be etched deeper at least to the first conductivity type clad layer 103 since insulation between elements cannot be secured unless it is dug down so as to penetrate the active layer 104. Here, etching is performed up to the substrate 101.

素子分離溝122内に絶縁膜125を形成することで、絶縁性を確保することができ、組み立て時の半田しみ出しなどによる素子間の導通、半田ショートを抑えることができる。ここでは、電流ブロック層124とする絶縁材料を素子分離溝122へも堆積させているので、工程数が増えることもない。絶縁材料としては、上記したSiNのほか、屈折率導波路型のレーザとなるよう、高屈折を有するSiOや水素化アモルファスSiや、TiO、Ta、NbO、ZnO等を用いてもよい。 By forming the insulating film 125 in the element isolation trench 122, insulation can be ensured, and conduction between elements due to solder seepage during assembly and solder short can be suppressed. Here, since the insulating material for the current blocking layer 124 is deposited also in the element isolation trench 122, the number of processes does not increase. As an insulating material, in addition to the above-described SiN, high refractive index SiO 2 , hydrogenated amorphous Si, TiO 2 , Ta 2 O 5 , NbO, ZnO, etc. are used so as to become a refractive index waveguide type laser. Also good.

へき開部132には、上述したようにへき開分離溝123を素子分離溝122と同様の形状で形成してもよいし、異なる形状で形成してもよいし、あるいはエッチングしなくともよい。   In the cleavage part 132, the cleavage separation groove 123 may be formed in the same shape as the element separation groove 122 as described above, may be formed in a different shape, or may not be etched.

本発明方法は、赤外レーザ、赤色レーザのような、2個の半導体レーザ素子を同一の基板上に備えたモノリシック構造の半導体レーザ装置を製造する際に、簡単な構成、つまり複雑でない工程にて、両半導体レーザ素子に同じクラッド層材料を用いる場合も素子分離幅を十分に小さくできるもので、有効素子サイズの拡大および放熱性の向上を実現して、高出力かつ高信頼性の素子を得ることができ、記録用光ディスク装置等の製造に特に有用である。   The method of the present invention has a simple configuration, that is, an uncomplicated process, when manufacturing a monolithic semiconductor laser device having two semiconductor laser elements such as an infrared laser and a red laser on the same substrate. Therefore, even when the same cladding layer material is used for both semiconductor laser elements, the element isolation width can be sufficiently reduced, realizing an increase in effective element size and improvement in heat dissipation, and a high output and high reliability element. And is particularly useful in the manufacture of recording optical disk devices and the like.

本発明の一実施形態における半導体レーザ装置の製造方法を説明する工程断面図Process sectional drawing explaining the manufacturing method of the semiconductor laser apparatus in one Embodiment of this invention 従来の半導体レーザ装置の製造方法を説明する工程断面図Process sectional drawing explaining the manufacturing method of the conventional semiconductor laser apparatus

符号の説明Explanation of symbols

101 基板
102 第1導電型バッファ層
103 第1導電型クラッド層
104 活性層
105 第2導電型クラッド層
106 中間層
107 第2導電型コンタクト層
108 第1の積層体
110 赤外レーザ素子領域
112 n型バッファ層
113 第1導電型クラッド層
114 活性層
115 第2導電型クラッド層
116 中間層
117 第2導電型コンタクト層
118 第2の積層体
120 赤色レーザ素子領域
121 導波路
122 素子分離溝
123 へき開分離溝
124 電流ブロック層
125 絶縁膜
DESCRIPTION OF SYMBOLS 101 Substrate 102 1st conductivity type buffer layer 103 1st conductivity type clad layer 104 Active layer 105 2nd conductivity type clad layer 106 Intermediate layer 107 2nd conductivity type contact layer 108 1st laminated body 110 Infrared laser element area | region 112 n Type buffer layer 113 first conductivity type cladding layer 114 active layer 115 second conductivity type cladding layer 116 intermediate layer 117 second conductivity type contact layer 118 second stacked body 120 red laser element region 121 waveguide 122 element isolation groove 123 cleavage Separation groove 124 Current blocking layer 125 Insulating film

Claims (12)

波長の異なる光を発する第1および第2の半導体レーザ素子を同一の基板上に備えたモノリシック構造の半導体レーザ装置の製造方法であって、
半導体基板上に第1の半導体レーザ素子を構成する化合物半導体層を積層する工程と、
半導体基板上の所定領域の前記化合物半導体層を除去して第1の積層半導体を形成する工程と、
前記所定領域および第1の積層半導体の形成領域を含む半導体基板上に第2の半導体レーザ素子を構成する化合物半導体層を積層する工程と、
第1の積層半導体の上面上に形成された化合物半導体層を除去して、第1の積層半導体の傾斜した側面上から半導体基板上にわたる第2の積層半導体を形成する工程と、
第1および第2の積層半導体の少なくとも一方の表面に不純物拡散源を設け、その不純物を熱処理により拡散させて窓構造を形成する工程と、
第1および第2の積層半導体の上層部をパターニングして各々のクラッド層にリッジ形状の導波路を形成する工程と、
各導波路の側面を覆う電流ブロック層を形成する工程と、
第1および第2の積層半導体の間を電気的に分離する素子分離溝を、第1の積層半導体とその傾斜側面上の第2の積層半導体との重なり部に形成する工程と
を行う半導体レーザ装置の製造方法。
A method for manufacturing a monolithic semiconductor laser device comprising first and second semiconductor laser elements emitting light of different wavelengths on the same substrate,
Laminating a compound semiconductor layer constituting the first semiconductor laser element on a semiconductor substrate;
Removing the compound semiconductor layer in a predetermined region on the semiconductor substrate to form a first stacked semiconductor;
Laminating a compound semiconductor layer constituting a second semiconductor laser element on a semiconductor substrate including the predetermined region and a formation region of the first laminated semiconductor;
Removing the compound semiconductor layer formed on the upper surface of the first stacked semiconductor to form a second stacked semiconductor extending from the inclined side surface of the first stacked semiconductor to the semiconductor substrate;
Providing an impurity diffusion source on at least one surface of the first and second stacked semiconductors and diffusing the impurities by heat treatment to form a window structure;
Patterning upper layer portions of the first and second laminated semiconductors to form ridge-shaped waveguides in the respective cladding layers;
Forming a current blocking layer covering the side surface of each waveguide;
A semiconductor laser that performs a step of forming an element isolation groove for electrically separating the first and second stacked semiconductors in an overlapping portion between the first stacked semiconductor and the second stacked semiconductor on the inclined side surface thereof Device manufacturing method.
第1および第2の半導体レーザ素子のクラッド層が同一材料よりなる請求項1記載の半導体レーザ装置の製造方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the cladding layers of the first and second semiconductor laser elements are made of the same material. 素子分離溝内に絶縁膜を形成する請求項1記載の半導体レーザ装置の製造方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein an insulating film is formed in the element isolation trench. 半導体基板上の所定領域の化合物半導体層を除去する工程では、それにより形成される第1の積層半導体の側面が傾斜するように、半導体基板あるいはその上に形成されたバッファ層の表面まで除去する請求項1記載の半導体レーザ装置の製造方法。   In the step of removing the compound semiconductor layer in a predetermined region on the semiconductor substrate, the semiconductor substrate or the surface of the buffer layer formed thereon is removed so that the side surface of the first stacked semiconductor formed thereby is inclined. A method of manufacturing a semiconductor laser device according to claim 1. 第1の積層半導体上の化合物半導体層を除去する工程では、それにより形成される第2の積層半導体の端部が前記第1の積層半導体の傾斜側面上であって第1の積層半導体の上面から活性層までの範囲内に位置するように除去する請求項1記載の半導体レーザ装置の製造方法。   In the step of removing the compound semiconductor layer on the first stacked semiconductor, the end portion of the second stacked semiconductor formed thereby is on the inclined side surface of the first stacked semiconductor, and the top surface of the first stacked semiconductor 2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the semiconductor laser device is removed so as to be located within a range from the active layer to the active layer. 半導体基板上の所定領域の化合物半導体層を除去する工程、および、第1の積層半導体上の化合物半導体層を除去する工程では、それぞれ、ウエットエッチングを行うか、もしくはウエットエッチングとドライエッチングとを併用する請求項1記載の半導体レーザ装置の製造方法。   In the step of removing the compound semiconductor layer in a predetermined region on the semiconductor substrate and the step of removing the compound semiconductor layer on the first stacked semiconductor, wet etching is performed or wet etching and dry etching are used in combination. A method of manufacturing a semiconductor laser device according to claim 1. 素子分離溝は活性層よりも下層まで形成する請求項1記載の半導体レーザ装置の製造方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the element isolation trench is formed below the active layer. 素子分離溝の溝幅xが0.3μm≦x<10μmである請求項1記載の半導体レーザ装置の製造方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein a groove width x of the element isolation groove is 0.3 [mu] m≤x <10 [mu] m. 素子分離溝の内面の基板面に対する角度が60°以上90°以下である請求項1記載の半導体レーザ装置の製造方法。   2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the angle of the inner surface of the element isolation groove with respect to the substrate surface is not less than 60 [deg.] And not more than 90 [deg.]. 電流ブロック層を絶縁膜とし、この電流ブロック層を形成する工程を素子分離溝内に絶縁膜を形成する工程と同時に行う請求項3記載の半導体レーザ装置の製造方法。   4. The method of manufacturing a semiconductor laser device according to claim 3, wherein the step of forming the current blocking layer is performed simultaneously with the step of forming the insulating film in the element isolation trench. 電流ブロック層を絶縁膜とし、この電流ブロック層をなす絶縁膜と素子分離溝内に形成する絶縁膜とに同一材料を用いる請求項3記載の半導体レーザ装置の製造方法。   4. The method of manufacturing a semiconductor laser device according to claim 3, wherein the current blocking layer is an insulating film, and the same material is used for the insulating film forming the current blocking layer and the insulating film formed in the element isolation trench. 絶縁膜が、SiN、SiO、TiO、Ta、NbO、水素化アモルファスSi、ZnOの単層膜、またはこれらのいずれかよりなる多層膜である請求項3、請求項10、請求項11のいずれかに記載の半導体レーザ装置の製造方法。 The insulating film is a single-layer film of SiN, SiO 2 , TiO 2 , Ta 2 O 5 , NbO, hydrogenated amorphous Si, ZnO, or a multilayer film made of any of these films. Item 12. A method for manufacturing a semiconductor laser device according to Item 11.
JP2005250397A 2005-08-31 2005-08-31 Manufacturing method of semiconductor laser device Withdrawn JP2007067121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005250397A JP2007067121A (en) 2005-08-31 2005-08-31 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005250397A JP2007067121A (en) 2005-08-31 2005-08-31 Manufacturing method of semiconductor laser device

Publications (1)

Publication Number Publication Date
JP2007067121A true JP2007067121A (en) 2007-03-15

Family

ID=37928970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005250397A Withdrawn JP2007067121A (en) 2005-08-31 2005-08-31 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP2007067121A (en)

Similar Documents

Publication Publication Date Title
US7045810B2 (en) Monolithic multiple-wavelength laser device and method of fabricating the same
US20070253457A1 (en) Semiconductor laser device and method for fabricating the same
JP2007158195A (en) Semiconductor laser element and manufacturing method therefor
JP4284126B2 (en) Semiconductor laser element
JP2004022717A (en) Multiple-wavelength laser
JP2008021885A (en) Semiconductor wafer, manufacturing method therefor, semiconductor device, and manufacturing method therefor
JP2008042131A (en) Semiconductor optical element, and manufacturing method thereof
US6919217B2 (en) Semiconductor laser device fabricating method
JP2008300802A (en) Semiconductor laser element and method of manufacturing same
US7706423B2 (en) Dual-wavelength semiconductor laser device and method for fabricating the same
JP2001244560A (en) Semiconductor light emitting device and its manufacturing method
JP4090337B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP2007067121A (en) Manufacturing method of semiconductor laser device
JP3950590B2 (en) Semiconductor laser and manufacturing method thereof
US7180925B2 (en) Semiconductor laser device and manufacturing method therefor
US7034341B2 (en) Semiconductor laser device having a multi-layer buffer layer
JP2006253235A (en) Laser diode chip, laser diode and process for fabricating laser diode chip
US20100303118A1 (en) Semiconductor laser device
JP4327690B2 (en) Semiconductor laser device
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
KR100674835B1 (en) Method of producing multi-wavelength semiconductor laser device
JP2008066384A (en) Semiconductor laser device and its manufacturing method
JP2009088441A (en) Semiconductor laser device and method for manufacturing the semiconductor laser device
JP2007087981A (en) Process for fabricating semiconductor laser and semiconductor laser
JP2014220440A (en) Semiconductor laser element and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A761 Written withdrawal of application

Effective date: 20090311

Free format text: JAPANESE INTERMEDIATE CODE: A761