JP2007067031A - Method of manufacturing wiring board - Google Patents
Method of manufacturing wiring board Download PDFInfo
- Publication number
- JP2007067031A JP2007067031A JP2005248782A JP2005248782A JP2007067031A JP 2007067031 A JP2007067031 A JP 2007067031A JP 2005248782 A JP2005248782 A JP 2005248782A JP 2005248782 A JP2005248782 A JP 2005248782A JP 2007067031 A JP2007067031 A JP 2007067031A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoresist layer
- hole
- conductive support
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、配線基板の製造方法に関するものであり、とくに、三次元実装に用いる貫通導体配線を有する配線基板を、効率よく、製造することができる配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board, and more particularly, to a method for manufacturing a wiring board that can efficiently manufacture a wiring board having a through conductor wiring used for three-dimensional mounting.
従来、半導体システムの研究開発においては、高速実装化を実現できる技術が注目されている。半導体システムの高速実装化を図る技術の一つとして、半導体回路が形成された複数の基板を重ねて、三次元方向で、接続するようにした三次元実装技術が知られている。 Conventionally, in research and development of semiconductor systems, a technology that can realize high-speed mounting has attracted attention. As a technique for achieving high-speed mounting of a semiconductor system, a three-dimensional mounting technique is known in which a plurality of substrates on which semiconductor circuits are formed are stacked and connected in a three-dimensional direction.
この三次元実装技術を用いて、半導体システムを作製することによって、配線設計の自由度が広がるだけでなく、従来の平面型システムLSIよりも、配線の長さを短縮することができ、高周波化対応が可能となる。 By using this three-dimensional mounting technology to create a semiconductor system, not only will the degree of freedom of wiring design be expanded, but the length of the wiring can be shortened compared to the conventional planar system LSI, resulting in higher frequencies. Correspondence becomes possible.
このような貫通導体配線を有する基板を作製するには、非貫通穴を形成したのち、いわゆるボトムアップめっき法により金属成膜を行なう方法や、近藤らの技術文献により報告されているように貫通孔を形成したのち、導体基板に貼り付けてスルーマスクめっき法により行なう方法が知られている。後者は前者に比べて工程が大幅に短縮されている。 In order to produce a substrate having such a through-conductor wiring, after forming a non-through hole, a metal film is formed by a so-called bottom-up plating method, or as reported by Kondo et al. A method is known in which a hole is formed and then attached to a conductive substrate and then performed by a through mask plating method. The latter process is significantly shortened compared to the former.
後者の近藤らにより提案されている技術の概要は以下の通りである。まず、貫通孔を設けた基板を真空ラミネーターを用い接着剤で銅箔に接着する。そして貫通孔部分の接着剤をドライエッチングで選択除去する。底部のみ導電性がある状態で銅箔を陰極に電気めっきを行なうことで底部のみからめっきが析出することで、ボイドやシームが形成されにくく簡単なめっきで高速に貫通孔内部に銅を成膜できる。その後、背面から研磨を行い、銅箔を含めた不要な部分を除去する。 The outline of the latter technique proposed by Kondo et al. Is as follows. First, a substrate provided with a through hole is bonded to a copper foil with an adhesive using a vacuum laminator. Then, the adhesive in the through hole portion is selectively removed by dry etching. Electroplating with copper foil as the cathode while the bottom is conductive only causes the plating to deposit from only the bottom, so that voids and seams are not easily formed, and copper is deposited inside the through hole at high speed with simple plating. it can. Thereafter, polishing is performed from the back surface, and unnecessary portions including the copper foil are removed.
しかしながら、上記の方法では、貫通孔部分の接着剤をドライエッチングで選択除去する工程が必要である。ドライエッチングは装置コストが高く、かつ処理時間が長い。このため、工程時間、工程コストの悪化を招くおそれがある。さらにドライエッチングは等方性エッチングのため樹脂層にオーバーハングが生じることから、その部分に電気めっき膜が十分に成膜されにくく、いわゆる巣が生じることがある。また、電気めっきのための導電性支持体として銅箔を用いた場合には、析出した貫通孔内部の銅めっき膜と密着強度が高いために、基板と銅箔は一体化しており、分離は困難である。このため背面から研磨する工程も不可欠である。 However, the above method requires a step of selectively removing the adhesive in the through hole portion by dry etching. Dry etching has a high apparatus cost and a long processing time. For this reason, there exists a possibility of causing the deterioration of process time and process cost. Further, since dry etching is isotropic etching, an overhang is generated in the resin layer, so that an electroplating film is not sufficiently formed in that portion, and a so-called nest may be formed. In addition, when copper foil is used as a conductive support for electroplating, the adhesive strength is high with the copper plating film inside the deposited through-hole, so the substrate and the copper foil are integrated, and the separation is Have difficulty. For this reason, a polishing process from the back surface is also indispensable.
本発明はこのような実状のものに創案されたものであって、その目的は、貫通導体配線を有する配線基板を、効率よく、しかも安価に製造することができる方法を提供することにある。 The present invention was devised in such an actual state, and an object of the present invention is to provide a method capable of efficiently and inexpensively manufacturing a wiring board having a through conductor wiring.
このような課題を解決するために、本発明は、貫通孔を有する基板であって、該基板は少なくともその表面が絶縁体であり、かつ貫通孔の内面が絶縁体である基板の貫通孔内に電気めっき法により金属を成膜させてなる配線基板の製造方法であって、該方法は、貫通孔を有する基板であって、少なくとも基板表面および貫通孔内面が絶縁体である基板を準備する基板準備工程と、導電性支持体を準備する導電性支持体準備工程と、基板または導電性支持体の片面側表面にフォトレジスト層を形成するフォトレジスト層形成工程と、フォトレジスト層に露光処理を行なう露光処理工程と、基板と導電性支持体とを、フォトレジスト層を介して接合する基板−導電性支持体接合工程と、現像処理を行い、基板の貫通孔開口部の下側に位置するフォトレジスト層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、前記導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程と、を有してなるように構成される。 In order to solve such a problem, the present invention provides a substrate having a through-hole, wherein the substrate is an insulator at least on the surface and the inner surface of the through-hole is an insulator. A method of manufacturing a wiring board in which a metal film is formed by electroplating, which comprises a substrate having a through hole, at least a substrate surface and an inner surface of the through hole being an insulator. Substrate preparation step, conductive support preparation step for preparing a conductive support, a photoresist layer formation step for forming a photoresist layer on one surface of the substrate or the conductive support, and an exposure process for the photoresist layer An exposure processing step, a substrate-conductive support bonding step for bonding the substrate and the conductive support through a photoresist layer, and a development process, and are positioned below the through-hole opening of the substrate. Fo Removing the resist layer to expose a part of the conductive support; and a metal film forming step of forming a metal in the through hole by electroplating using the conductive support as a cathode; It is comprised so that it may have.
また、本発明の好ましい態様として、前記フォトレジスト層形成工程におけるフォトレジスト層はネガ型レジストから構成される。 As a preferred embodiment of the present invention, the photoresist layer in the photoresist layer forming step is composed of a negative resist.
また、本発明の好ましい態様として、前記露光処理工程における前記フォトレジスト層は、前記貫通孔の周囲に沿って閉路状に露光される。 As a preferred embodiment of the present invention, the photoresist layer in the exposure processing step is exposed in a closed loop shape around the periphery of the through hole.
また、本発明の好ましい態様として、前記露光処理工程において露光される閉路の内側路部分は、貫通孔の大きさと実質的に同じ大きさとされる。 As a preferred embodiment of the present invention, the inner path portion of the closed path exposed in the exposure processing step is substantially the same size as the size of the through hole.
また、本発明の好ましい態様として、前記露光処理工程における前記貫通孔の周囲に沿った閉路状の露光はフォトマスクを介して行なわれる。 Further, as a preferred aspect of the present invention, closed-circuit exposure along the periphery of the through hole in the exposure processing step is performed through a photomask.
また、本発明の好ましい態様として、前記フォトレジスト層形成工程におけるフォトレジスト層はポジ型レジストから構成され、前記基板−導電性支持体接合工程の後に前記露光処理工程が行われ、前記露光処理工程における露光処理が基板をマスクとして基板の上方(貫通孔開口部側)から行なわれる。 As a preferred embodiment of the present invention, the photoresist layer in the photoresist layer forming step is composed of a positive resist, the exposure processing step is performed after the substrate-conductive support bonding step, and the exposure processing step. The exposure process is performed from above the substrate (through hole opening side) using the substrate as a mask.
また、本発明の好ましい態様として、前記露光処理工程における前記フォトレジスト層は、前記貫通孔の大きさと実質的に同じ大きさに露光される。 As a preferred embodiment of the present invention, the photoresist layer in the exposure processing step is exposed to a size substantially the same as the size of the through hole.
また、本発明の好ましい態様として、前記フォトレジスト層はドライフィルムレジストから構成される。 As a preferred embodiment of the present invention, the photoresist layer is composed of a dry film resist.
また、本発明の好ましい態様として、前記導電性支持体の少なくとも表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板から構成される。 As a preferred embodiment of the present invention, at least the surface of the conductive support is composed of stainless steel, titanium, aluminum, chromium, or a metal plate mainly composed of any of the above metals.
本発明の配線基板の製造方法によれば、フォトリソグラフィによる精度の高い貫通孔を有するフォトレジスト層が形成されるため、めっき不良が発生し難い。また、安価な設備で簡便な処理により短時間に形成できる。 According to the method for manufacturing a wiring board of the present invention, since a photoresist layer having a through hole with high accuracy by photolithography is formed, plating defects are unlikely to occur. Further, it can be formed in a short time by a simple process with an inexpensive facility.
また、めっき陰極となる導電性支持体とめっき膜は容易に剥離するため、研磨工程が不要で、さらに短時間に形成できる。さらにはバンプ同時形成も可能であるため、さらに短時間に形成できる。 Moreover, since the electroconductive support body used as a plating cathode and a plating film peel easily, a grinding | polishing process is unnecessary and it can form in a further short time. Furthermore, since bumps can be formed simultaneously, it can be formed in a shorter time.
以下、本発明を実施するための最良の形態について詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail.
本発明は、少なくともその表面が絶縁体からなり、貫通孔の内面が絶縁体である基板の貫通孔内に電気めっき法により金属を成膜させる配線基板の製造方法である。 The present invention is a method for manufacturing a wiring board in which a metal film is formed by electroplating in a through hole of a substrate having at least a surface thereof made of an insulator and an inner surface of the through hole being an insulator.
このような配線基板の製造方法は、(1)貫通孔を有する基板であって、少なくとも基板表面および貫通孔内面が絶縁体である基板を準備する基板準備工程と、(2)導電性支持体を準備する導電性支持体準備工程と、(3)基板または導電性支持体の片面側表面にフォトレジスト層を形成するフォトレジスト層形成工程と、(4)フォトレジスト層に露光処理を行なう露光処理工程と、(5)基板と導電性支持体とを、フォトレジスト層を介して接合する基板−導電性支持体接合工程と、(6)現像処理を行い、基板の貫通孔開口部の下側に位置するフォトレジスト層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、(7)前記導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程と、を有して構成される。 Such a method of manufacturing a wiring board includes: (1) a substrate preparation step of preparing a substrate having a through hole, at least the substrate surface and the inner surface of the through hole being an insulator; and (2) a conductive support. (3) a photoresist layer forming step for forming a photoresist layer on one surface of the substrate or the conductive support; and (4) an exposure process for exposing the photoresist layer. A processing step; (5) a substrate-conductive support bonding step in which the substrate and the conductive support are bonded via a photoresist layer; and (6) performing a development process under the through hole opening of the substrate. Removing the photoresist layer located on the side to expose a part of the conductive support; and (7) forming a metal in the through hole by electroplating using the conductive support as a cathode. Forming a metal film, Configured to have.
図1には本発明の第1の実施形態における経時的な工程図が順次示されている。
以下、各工程ごとに、詳細に説明する。
FIG. 1 sequentially shows a process chart over time in the first embodiment of the present invention.
Hereinafter, each step will be described in detail.
(1)基板準備工程
まず最初に、図1(A)に示されるように貫通孔15を有する基板10が準備される。貫通穴15の穴形状(図面の紙面水平断面形状)は、円形、正四角形はもちろん、楕円、各種の多角形であっても差し支えない。
(1) Substrate Preparation Step First, a
基板10に貫通孔15を開ける方法は、公知の方法によればよい。例えば、シリコン基板の片面側にエッチング用のマスクを設けた後、反応性イオンエッチング法により貫通孔15を形成する方法を例示することができる。これ以外の公知の貫通方法、例えば、機械的なドリル加工、レーザー加工、ウエットエッチング等を用いることもできる。
A method for opening the through
本発明における基板10は、基板表面10aおよび貫通孔15内面15aのいずれもが絶縁体となるように構成されている。このような絶縁体の構造を形成するには、基板10そのものが絶縁体からなるものを用いれば単に穴あけ処理だけで容易に実現できる。この一方で、基板10そのものの材料が導電性を有する場合には、公知の方法で基板の表面および貫通孔内に絶縁層を形成する処理が施される。例えば、基板10がシリコンの場合には、熱酸化法によりシリコン酸化物絶縁体皮膜が基板の表面および貫通孔内に形成される。このような絶縁体皮膜は、その他、陽極酸化法や塗布等によっても形成することができる。
The
図1(A)には、導電性を有する基板を用いた場合であって、その表面10aおよび貫通孔15の内面15aに絶縁体が形成された基板10が例示されている。以下の工程説明には、このタイプの基板10を用いた場合で説明を進めている。
FIG. 1A illustrates a
(2)導電性支持体準備工程
導電性支持体40が準備される。
(2) Conductive support body preparation process The
この導電性支持体40は、後述する基板−導電性支持体接合工程において、フォトレジスト層を介して基板10と接合される(図1(C)参照)。
The
導電性支持体40は、少なくともその表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板とすることが望ましい。特に、後述する電気めっき膜との関係において、密着強度が小さい材料を選定することが望ましい。
The
(3)フォトレジスト層形成工程
図1(B)に示されるように、基板10の片面側表面(図1(B)における下側平面)に、フォトレジスト層20が形成される。
(3) Photoresist Layer Forming Step As shown in FIG. 1B, a
本発明におけるフォトレジストとは、波長が300〜500nmの紫外線または可視光線に対して感光性を有する樹脂だけでなく、遠紫外線、X線、電子線などにより反応しパターニング可能な樹脂全般を意味する。液状レジストも使用可能であるが、貫通孔15の端部を覆うように形成する必要があるために、ある程度の粘着性を持ったフィルム状のドライフィルムレジストを用いることが好ましい。ドライフィルムレジストを用いる場合には、加熱した状態で、基板10と圧着接合させることが好ましい。
The photoresist in the present invention means not only resins having a sensitivity to ultraviolet rays or visible rays having a wavelength of 300 to 500 nm, but also general resins that can be reacted and patterned by far ultraviolet rays, X-rays, electron beams, and the like. . A liquid resist can also be used, but since it is necessary to form it so as to cover the end of the through-
ドライフィルムレジストには、通常、ネガ型レジストとポジ型レジストの2種が存在する。図1に示されるプロセスにおいては、ネガ型レジストが用いられ、後述する図2に示されるプロセスにおいては、ポジ型レジストが用いられる。 There are usually two types of dry film resists: negative resists and positive resists. In the process shown in FIG. 1, a negative resist is used, and in the process shown in FIG. 2 described later, a positive resist is used.
(4)露光処理工程
次いで、フォトレジスト層20の所定箇所に露光処理が行なわれる。すなわち、図1(B)の全体図に示されるように、別途準備したフォトマスク30を通じ、フォトレジスト層20の所定箇所に露光処理が行われる。
(4) Exposure Process Step Next, an exposure process is performed on a predetermined portion of the
図1(B)に示される露光パターンは、貫通孔15の端部15eの周囲に沿って閉路状に露光されている。閉路状とはほぼ一定の幅を持った帯状の閉路から構成されているものをいう。例えば、貫通孔15の端部15eの形状が円形状であれば、この形状に沿ってリング状の帯状の閉路を形成するように露光が行なわれる。
The exposure pattern shown in FIG. 1B is exposed in a closed loop shape around the
本発明においてはフォトレジスト層20において、所望のパターンが形成されれば発明の目的は達成される。このため、フォトマスク30による露光パターンは、貫通孔15の端部15eの孔径とほぼ同一である必要はなく、素子設計に応じて大きくも小さくもできる。しかしながら、その後の工程で行なわれるめっき成膜の際の巣の発生を防止するためには、この露光処理工程において露光される閉路の内側路部分は、貫通孔15の大きさ、すなわち貫通孔15の端部15eの形状による大きさと実質的に同じ大きさとすることが望ましい。より具体的には、孔径に対してプラスマイナス200μm以内、好ましくは50μm以内とするのがよい。
In the present invention, if a desired pattern is formed in the
特に、図1に示されるプロセスでは前述したようにネガ型レジストを用い、貫通孔が円形状であれば貫通孔を中心とするリング上に露光することが好ましい。これは、ネガ型レジストは露光により重合反応が進行するため、支持体と露光部分のフォトレジスト層の接着強度が低下するためである。 In particular, in the process shown in FIG. 1, it is preferable to use a negative resist as described above, and to expose on a ring centering on the through hole if the through hole is circular. This is because the negative resist undergoes a polymerization reaction upon exposure, and the adhesive strength between the support and the exposed photoresist layer is reduced.
貫通孔15の周辺部分以外の全てを露光した場合には、接合部分のほぼ全面が重合反応するため、後の工程でフォトレジスト層20を介して接合される導電性支持体40と基板10との間で剥離が生じることがある。貫通孔15の周囲にのみ、ドーナツ状に露光部分を設けることで、その後の現像処理で用いられる現像液によって貫通孔15部分のレジストは溶解するが、その周囲には露光部分22があるため(図1(C)参照)、それ以上は溶解反応が進行しない。かつ、露光されるフォトレジストは一部分であるため、導電性支持体と基板との間では、依然として接着強度が保たれており、剥離が生じ難い。
When all the portions other than the peripheral portion of the through
本発明において使用しているドーナツ状という文言は、上記の趣旨から明瞭なように2重リング状態のみを意味するものではなく、本発明の効果を奏するものであれば、四角形や多角形の2重の状態のパターンあるいは、内周は円形で外周は多角形というパターン状態も含まれる。 The term donut shape used in the present invention does not mean only a double ring state, as is clear from the above-mentioned meaning, but a square or polygonal 2 can be used as long as the effect of the present invention is achieved. A pattern in a heavy state or a pattern state in which the inner periphery is circular and the outer periphery is polygonal is also included.
(5)基板−導電性支持体接合工程
上記の露光処理工程の後に、基板10と導電性支持体40とを、フォトレジスト層20を介して接合する基板−導電性支持体接合工程が行なわれる。
(5) Substrate-conductive support bonding step A substrate-conductive support bonding step for bonding the
すなわち、図1(C)に示されるように、基板10と導電性支持体40とを、フォトレジスト層20を介して張り合わせる操作が行われる。張り合わせ操作としては、いわゆる熱圧着法、真空ラミネート法等の公知の手法を用いることができる。
That is, as shown in FIG. 1C, an operation of bonding the
図1(C)におけるフォトレジスト層内のドーナツ状のドット領域22(砂目領域22)は、前述したようにその部分が露光処理により重合反応が起こっており、後工程の現像処理における現像液に溶解しなくなっていることを示している。 The donut-shaped dot region 22 (grained region 22) in the photoresist layer in FIG. 1C has undergone a polymerization reaction due to the exposure process as described above, and the developer in the post-development development process It shows that it is no longer dissolved.
導電性支持体40は、前述したように少なくともその表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板とすることが望ましい。特に、後述する電気めっき膜との関係において、密着強度が小さい材料を選定することが望ましい。
As described above, the
(6)導電性支持体露出工程
次いで、現像処理を行い、基板の貫通孔開口部の下側に位置するフォトレジスト層を除去して導電性支持体の一部を露出させる導電性支持体露出工程が行なわれる。
(6) Conductive Support Exposure Step Next, the development of the conductive support is performed to remove the photoresist layer located below the through-hole opening of the substrate and expose a part of the conductive support. A process is performed.
すなわち、基板10と導電性支持体40とを、フォトレジスト層20を介して張り合わせた後、貫通孔15内部に現像液が入り込むようにして現像する。すると、露光処理されずかつ現像液と接している貫通穴15の底部分のレジスト21(図1(C)参照)のみが溶解して導電性支持体の一部41(図1(D)参照)が露出され、図1(D)に示される状態に至る。
That is, after the
図1(D)に示されるように、本発明においては、フォトリソグラフィを用いたレジスト露光によりフォトレジストのパターニングが行われるため現像後のレジストの側面22aは、ほぼ垂直であり、比較手法の一例であるエッチング処理によるパターニングのようなオーバーハングは一切、生じない。このため、本発明におけるパターニング精度は極めて高いものとなる。
As shown in FIG. 1D, in the present invention, since the photoresist is patterned by resist exposure using photolithography, the resist
(7)金属成膜工程
次いで、張り合わされた導電性支持体40を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程が行なわれる。
(7) Metal film forming step Next, a metal film forming step is performed in which a metal is formed in the through hole by electroplating using the bonded
すなわち、図1(E)に示されるように、導電性支持体40を陰極として電気めっきを行なうことによって、貫通孔の内部およびレジストが除去された部分21に、導体である金属50が成膜され充填される。導体金属50としては、銅、金、白金、ニッケル、錫またはこれらを主成分とする合金が好ましい。特に好ましくは銅を用いるのがよい。安価で低抵抗だからである。
That is, as shown in FIG. 1E, by performing electroplating using the
次いで、レジスト20を、剥離溶液等を用いて、基板10から剥離する。その結果、図1(F)に示されるように、導電性支持体40が、基板10から除去され、配線基板1が完成する。
Next, the resist 20 is stripped from the
本発明ではフォトリソグラフィによる精度の高い貫通孔を有するフォトレジスト層が形成されるため、めっき不良が発生しない。また、めっき陰極となる導電性支持体40とめっき膜(金属50)は容易に剥離するため、研磨工程が不要で、さらに短時間に形成できる。
In the present invention, since a photoresist layer having a through hole with high accuracy by photolithography is formed, plating defects do not occur. Moreover, since the
また、本発明の好ましい実施態様においては、貫通孔15の内部に充填された金属50の片側または両側に、配線基板の表面より凸であるバンプ50a、50bを備えている(図1(F)参照)。これは、基板の下面は、レジストのパターニングされた部分50aにもめっき膜(金属50)が析出しているためであり、基板の上面は、めっき面がいわゆるマッシュルームバンプ形状50bとなって凸となっているからである。必要に応じて表面を研磨加工し高さの均一な表面が平滑なバンプ台(バンプ形成のための下部構造)とすることができる。さらに、このバンプ上にニッケル等のバリア金属の形成、さらに、はんだバンプを形成することもできる。
Further, in a preferred embodiment of the present invention, bumps 50a and 50b that are convex from the surface of the wiring board are provided on one or both sides of the
<第1の実施形態の変形例>
上述したように図1のフローに基づく第1の実施形態では、まず、基板10の片面側表面にフォトレジスト層20を形成し、このフォトレジスト層20に所定の露光処理を行なった後に、フォトレジスト層20を介して基板10と導電性支持体40とを接合させている。
<Modification of First Embodiment>
As described above, in the first embodiment based on the flow of FIG. 1, first, a
しかしながら、この態様とは別に接合順序を変える下記の手順としてもよい。すなわち、まず、最初に導電性支持体40の片面側表面にフォトレジスト層20を形成しておき、このフォトレジスト層20に所定の露光処理を行なった後に、フォトレジスト層20を介して基板10と導電性支持体40とを接合させるようにしてもよい。いずれのアプローチからでも結果的に、図1(C)と同じ状態が形成される。ただし、後者の場合には、例えば、アライメントマークなどを用いて露光後の導電性支持体40と基板10との位置合わせを行なう必要が生じる。
However, in addition to this mode, the following procedure may be used to change the joining order. That is, first, a
次に、本発明の第2の実施形態の一例を図2を用いて説明する。 Next, an example of the second embodiment of the present invention will be described with reference to FIG.
この製造方法においても前述してきた第1の実施態様と同様に、基板と導電性支持体とをフォトレジストを用いて接合し、かつフォトレジストを露光処理、現像することで基板貫通穴下部のフォトレジスト層を溶解除去する構成要件を備えている。 Also in this manufacturing method, as in the first embodiment described above, the substrate and the conductive support are joined using a photoresist, and the photoresist is exposed and developed to develop a photo under the substrate through hole. A constituent requirement for dissolving and removing the resist layer is provided.
しかしながら、図2に示される実施態様では、ポジ型レジストを用いる点、および別途準備したフォトマスクを用いないで、貫通穴を有する基板そのものをフォトマスクとして機能させて露光処理を行なうことができる点で、異なる。 However, in the embodiment shown in FIG. 2, the positive resist is used and the exposure process can be performed by using the substrate having a through hole as a photomask without using a separately prepared photomask. And different.
以下、各工程ごとに、詳細に説明する。
(2−1)基板準備工程
まず最初に、図2(A)に示されるように貫通孔15を有する基板10が準備される。
工程の詳細は、図1(A)の実施形態の場合に説明した内容と同じであるので、ここでの詳細な説明は省略する。
Hereinafter, each step will be described in detail.
(2-1) Substrate Preparation Step First, the
The details of the process are the same as those described in the case of the embodiment of FIG.
(2−2)導電性支持体準備工程
導電性支持体40が準備される。
この導電性支持体40は、後述する基板−導電性支持体接合工程において、フォトレジスト層を介して基板10と接合される(図2(B)参照)。
(2-2) Conductive support body preparation process The
The
工程の詳細は、前記第1の実施形態の場合に説明した内容と同じであるので、ここでの詳細な説明は省略する。 The details of the process are the same as those described in the case of the first embodiment, and a detailed description thereof is omitted here.
(2−3)フォトレジスト層形成工程
次いで、図2(B)に示されるように、基板10の片面側表面(図2(B)における下側平面)に、フォトレジスト層20が形成される。
(2-3) Photoresist Layer Formation Step Next, as shown in FIG. 2B, a
本発明におけるフォトレジストとは、前述のごとく同様に定義される。液状レジストも使用可能であるが、貫通孔15の端部を覆うように形成する必要があるために、ある程度の粘着性を持ったフィルム状のドライフィルムレジストを用いることが好ましい。ドライフィルムレジストを用いる場合には、加熱した状態で、基板10と圧着接合させることが好ましい。
The photoresist in the present invention is defined similarly as described above. A liquid resist can also be used, but since it is necessary to form it so as to cover the end of the through-
図2に示されるプロセスにおいては、露光部分のレジストが現像液で溶解・除去されるポジ型レジストが用いられる。 In the process shown in FIG. 2, a positive resist in which the resist in the exposed portion is dissolved and removed with a developer is used.
(2−4)基板−導電性支持体接合工程
次いで、基板10と導電性支持体40とを、フォトレジスト層20を介して接合する基板−導電性支持体接合工程が行なわれる。
(2-4) Substrate-conductive support bonding step Next, a substrate-conductive support bonding step for bonding the
すなわち、図2(B)に示されるように、基板10と導電性支持体40とを、フォトレジスト層20を介して張り合わせる操作が行われる。張り合わせ操作としては、いわゆる熱圧着法、真空ラミネート法等の公知の手法を用いることができる。
That is, as shown in FIG. 2B, an operation of bonding the
導電性支持体40は、前述したように少なくともその表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板とすることが望ましい。特に、後述する電気めっき膜との関係において、密着強度が小さい材料を選定することが望ましい。
As described above, the
(2−5)露光処理工程
次いで、フォトレジスト層20の所定箇所に露光処理が行なわれる。すなわち、図2(B)の全体図に示されるように、露光処理が基板をマスクとして基板の上方(貫通孔開口部側)から行なわれる。従って、フォトレジスト層は、貫通孔の大きさと実質的に同じ大きさに露光される。図2(B)におけるフォトレジスト層内のドット領域21´(砂目領域21´)は、その部分が露光処理により、後工程の現像処理における現像液に溶解するようになっていることを示している。
(2-5) Exposure Process Step Next, an exposure process is performed on a predetermined portion of the
(2−6)導電性支持体露出工程
次いで、現像処理を行い、基板の貫通孔開口部の下側に位置するフォトレジスト層を除去して導電性支持体の一部を露出させる導電性支持体露出工程が行なわれる。
(2-6) Conductive Support Exposure Step Next, the conductive support is exposed to expose a part of the conductive support by performing development processing and removing the photoresist layer located below the through hole opening of the substrate. A body exposure process is performed.
すなわち、貫通孔15内部に現像液が入り込むようにして現像する。すると、露光処理され、かつ現像液と接している貫通穴15の底部分のレジスト21´(図2(B)参照)のみが溶解して導電性支持体の一部41(図2(C)参照)が露出され、図2(C)に示される状態に至る。
That is, development is performed such that the developer enters the through
図2(C)に示されるように、本発明においては、フォトリソグラフィを用いたレジスト露光によりフォトレジストのパターニングが行われるため現像後のレジストの側面20aは、ほぼ垂直であり、比較手法の一例であるエッチング処理によるパターニングのようなオーバーハングは一切、生じない。このため、本発明におけるパターニング精度は極めて高いものとなる。
As shown in FIG. 2C, in the present invention, since the photoresist is patterned by resist exposure using photolithography, the
(2−7)金属成膜工程
次いで、張り合わされた導電性支持体40を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程が行なわれる。
(2-7) Metal Film Formation Step Next, a metal film formation step is performed in which a metal is formed in the through hole by electroplating using the bonded
すなわち、図2(D)に示されるように、導電性支持体40を陰極として電気めっきを行なうことによって、貫通孔の内部およびレジストが除去された部分21´に、導体である金属50が成膜され充填される。導体金属50としては、銅、金、白金、ニッケル、錫またはこれらを主成分とする合金が好ましい。特に好ましくは銅を用いるのがよい。安価で低抵抗だからである。
That is, as shown in FIG. 2D, by performing electroplating using the
次いで、レジスト20を、剥離溶液等を用いて、基板10から剥離する。その結果、図2(E)に示されるように、導電性支持体40が、基板10から除去され、配線基板1が完成する。本発明ではフォトリソグラフィによる精度の高い貫通孔を有するフォトレジスト層が形成されるため、めっき不良が発生しない。また、めっき陰極となる導電性支持体40とめっき膜(金属50)は容易に剥離するため、研磨工程が不要で、さらに短時間に形成できる。
Next, the resist 20 is stripped from the
また、本発明の好ましい実施態様においては、前述したように貫通孔15の内部に充填された金属50の片側または両側に、配線基板の表面より凸であるバンプ50a、50bを備えている(図2(E)参照)。これは、基板の下面は、レジストのパターニングされた部分50aにもめっき膜(金属50)が析出しているためであり、基板上面は、めっき面がいわゆるマッシュルームバンプ形状50bとなって凸となっているからである。必要に応じて表面を研磨加工し高さの均一な表面が平滑なバンプ台(バンプ形成のための下部構造)とすることができる。さらに、このバンプ上にニッケル等のバリア金属の形成、さらに、はんだバンプを形成することもできる。
Further, in a preferred embodiment of the present invention, as described above, bumps 50a and 50b that are convex from the surface of the wiring board are provided on one side or both sides of the
<第2の実施形態の変形例>
上述したように図2のフローに基づく第2の実施形態では、まず、基板10の片面側表面にフォトレジスト層20を形成し、このフォトレジスト層20を介して基板10と導電性支持体40とを接合させ、しかる後、フォトレジスト層20に所定の露光処理を行なっている。しかしながら、この態様とは別に接合順序を変える下記の手順としてもよい。すなわち、まず、最初に導電性支持体40の片面側表面にフォトレジスト層20を形成しておき、このフォトレジスト層20を介して基板10と導電性支持体40とを接合させ、しかる後、フォトレジスト層20に所定の露光処理を行なうようにしてもよい。いずれのアプローチからでも結果的に、図2(B)と同じ状態が形成される。この第2の実施形態の変形例では、上記第1の実施形態の変形例とは異なり、例えばアライメントマークなどを用いての位置合わせ等は不要となる。
<Modification of Second Embodiment>
As described above, in the second embodiment based on the flow of FIG. 2, first, the
なお、フォトレジスト層20としてDFRを用いた場合には、基板10と導電性支持体40の間にフォトレジスト層20をはさみこみ、基板10と導電性支持体40とを同時にフォトレジスト層20と接合することも可能である。すなわち、基板または導電性支持体の片面側表面にフォトレジスト層を形成するフォトレジスト層形成工程と、基板と導電性支持体とを、フォトレジスト層を介して接合する基板−導電性支持体接合工程とが、同時に行なわれることとなる。
When DFR is used as the
以下、具体的実施例を挙げて、本発明をさらに詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to specific examples.
〔実施例1〕
150μm厚、4インチ径のシリコン基板に、パターン形成用のレジストマスクをエッチングマスクとして形成した。エッチングマスクは、50μm径の円形パターンが170μmピッチでX、Y方向にマトリックス状に多数配列したパターンとした。基板の裏面全面にはポリイミド溶液を塗布しエッチング停止層とした。
[Example 1]
A resist mask for pattern formation was formed as an etching mask on a silicon substrate having a thickness of 150 μm and a diameter of 4 inches. The etching mask was a pattern in which a large number of 50 μm diameter circular patterns were arranged in a matrix in the X and Y directions at a pitch of 170 μm. A polyimide solution was applied to the entire back surface of the substrate to form an etching stop layer.
次いで、ディープRIE法により、基板の露出部分をエッチング処理し、50μm径の貫通孔を形成した。しかる後、拡散炉にて、1100℃、5時間処理し、基板表面および貫通孔内面に0.5μm厚の酸化シリコン絶縁層を形成した。 Next, the exposed portion of the substrate was etched by a deep RIE method to form a through hole having a diameter of 50 μm. Thereafter, the substrate was treated at 1100 ° C. for 5 hours in a diffusion furnace to form a silicon oxide insulating layer having a thickness of 0.5 μm on the substrate surface and the inner surface of the through hole.
次に、15μm厚さのネガ型DFR(ドライフィルムレジスト)を110℃にてシリコン基板に圧着接合した。そして、別途、準備した内径55μm、外形65μmのドーナツ形状部分が透明なパターンを170μmピッチでX、Y方向にマトリックス状に多数配列したフォトマスクを通じて露光処理を行った。 Next, a negative DFR (dry film resist) having a thickness of 15 μm was pressure-bonded to the silicon substrate at 110 ° C. Separately, an exposure process was performed through a photomask in which a prepared donut-shaped portion having an inner diameter of 55 μm and an outer diameter of 65 μm was arranged in a matrix in the X and Y directions at a pitch of 170 μm.
次に、0.05mm厚、4インチ径を有するステンレスの支持体を別に用意し、ドライフィルムレジストを介して基板と圧着させた状態で120℃処理し、基板と接着した。
その後、現像液にて現像処理をし、基板の貫通孔部分を中心に55μm径のDFRを除去した。
Next, a stainless steel support body having a thickness of 0.05 mm and a diameter of 4 inches was separately prepared, treated at 120 ° C. in a state of being pressure-bonded to the substrate through a dry film resist, and bonded to the substrate.
Thereafter, development processing was performed with a developing solution to remove DFR having a diameter of 55 μm around the through-hole portion of the substrate.
次に、硫酸銅めっき浴を用い、含リン銅板を陽極に、ステンレス支持体を陰極として電気めっきを行い、貫通孔内部およびDFRを除去した領域を、銅めっき膜にて成膜した。この際に貫通孔内に成膜完了後も電気めっきをさらに続けることによって導体部の上部に、マッシュルーム型バンプを形成した。銅めっき膜を形成するに際しては、30g/Lの硫酸銅、70g/Lの硫酸、500mg/Lの塩酸および適量の添加剤を含む汎用の硫酸銅めっき浴を用い、電流密度2A/dm2で行った。 Next, using a copper sulfate plating bath, electroplating was performed using a phosphorous copper plate as an anode and a stainless steel support as a cathode, and a region where the inside of the through hole and DFR were removed was formed with a copper plating film. At this time, a mushroom-type bump was formed on the upper portion of the conductor portion by further continuing the electroplating in the through hole even after the film formation was completed. When forming a copper plating film, a general-purpose copper sulfate plating bath containing 30 g / L of copper sulfate, 70 g / L of sulfuric acid, 500 mg / L of hydrochloric acid and an appropriate amount of additives was used, and the current density was 2 A / dm 2 . went.
次いで、基板および支持体を、レジスト剥離溶液に浸し、樹脂層を溶解し、基板から樹脂層を剥離することにより、支持体を基板から除去した。 Next, the substrate and the support were immersed in a resist stripping solution, the resin layer was dissolved, and the support was removed from the substrate by peeling the resin layer from the substrate.
このようにして得られた配線基板は、表面にマッシュルームバンプを、裏面には15μm高さのストレートバンプを有するものとなった。 The wiring board thus obtained had mushroom bumps on the front surface and 15 μm high straight bumps on the back surface.
〔実施例2〕
板厚250μmの3インチ径フェライト(NiZn)基板にレーザーを用い、直径80μmの貫通孔を200μmピッチでX、Y方向にマトリックス状に多数形成した。
[Example 2]
A laser was used on a 3-inch ferrite (NiZn) substrate having a thickness of 250 μm, and a large number of through-holes having a diameter of 80 μm were formed in a matrix in the X and Y directions at a pitch of 200 μm.
次に、ポジ型レジストを基板上に5μm厚さに成膜した後、0.05mm厚、4インチ径を有するチタンからなる支持体を別に用意し、レジストを介して基板と圧着させた状態で110℃処理し、基板と接着した。 Next, after depositing a positive resist to a thickness of 5 μm on the substrate, a support made of titanium having a thickness of 0.05 mm and a diameter of 4 inches is separately prepared, and in a state of being pressure-bonded to the substrate through the resist. The substrate was treated at 110 ° C. and adhered to the substrate.
次いで、基板側から露光処理を行った。この露光はフォトマスクを用いず、基板上面から基板貫通穴のある部分のフォトレジストにのみ露光されたものである。露光後、現像処理を行なうことで、直径80μmの穴をフォレジスト層に形成することができた。 Next, an exposure process was performed from the substrate side. In this exposure, a photomask is not used, and only a portion of the photoresist having a substrate through hole is exposed from the upper surface of the substrate. A hole having a diameter of 80 μm could be formed in the photoresist layer by developing after exposure.
次に、実施例1と同様に電気めっきを行い、マッシュルーム型バンプを形成した。 Next, electroplating was performed in the same manner as in Example 1 to form mushroom type bumps.
次いで、基板および支持体を、レジスト剥離溶液に浸し、樹脂層を溶解し、基板から樹脂層を剥離することにより、支持体を基板から除去した。 Next, the substrate and the support were immersed in a resist stripping solution, the resin layer was dissolved, and the support was removed from the substrate by peeling the resin layer from the substrate.
なお、支持体を基板から除去するに際しては、支持体を曲げながら基体から剥離し、その後、DFRをレジスト剥離溶液で除去した。このため、実施例1に比べて、10分の1の短時間で剥離作業を完了できた。 In removing the support from the substrate, the support was peeled off from the base while bending, and then DFR was removed with a resist stripping solution. For this reason, compared with Example 1, the peeling operation could be completed in a short time of 1/10.
さらにマッシュルームバンプが形成された面を研磨加工し、高さ15μmの凸部とした。そして、フォトリソグラフィによるマスクパターン形成し、エッチング処理を行いバンプ部分の銅の直径を80μmとなるように加工した。その後、両面のバンプ台上に、無電解Niめっき膜を1μm、置換金めっき膜を0.1μm形成した。さらに、両面のバンプ台上にボールはんだを設置し、リフローすることで両面、はんだボールを備えた配線基板とした。 Further, the surface on which the mushroom bumps were formed was polished to form a convex portion having a height of 15 μm. Then, a mask pattern was formed by photolithography, an etching process was performed, and the bump was processed to have a copper diameter of 80 μm. Then, 1 μm of electroless Ni plating film and 0.1 μm of displacement gold plating film were formed on the bump tables on both sides. Furthermore, ball solder was placed on the double-sided bump table and reflowed to obtain a wiring board with double-sided and solder balls.
本発明は、以上の実施態様および実施例に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The present invention is not limited to the above embodiments and examples, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. It goes without saying that it is a thing.
さらに、前記実施例においては、支持体の材料としてステンレス、チタンが用いられているが、支持体の材料はとくに限定されるものではなく、表面に自然酸化膜を有する金属であれば、ステンレスに代えて、アルミニウム、クロム等の難めっき材料を支持体として用いることができる。これらは、表面に自然酸化膜を有する金属では電気めっき膜との密着強度が低いことを、積極的に利用することで、処理完了後に電気めっき膜すなわち基体との分離が容易だからである。さらに、支持体は少なくとも基板の片面が導電性を有しておれば良く、支持体全体が導電性を有している材料からなる場合だけでなく、非導電性基板等に導電層を形成した基板も、本発明の導電性支持体である。例えば、シリコン基板の表面にアルミニウム、チタン、クロム等をスパッタ法により成膜したウエハーを本発明の導電性支持体として用いることができる。 Further, in the above embodiment, stainless steel and titanium are used as the support material. However, the support material is not particularly limited, and any metal having a natural oxide film on the surface can be made of stainless steel. Instead, a difficult plating material such as aluminum or chromium can be used as the support. This is because the metal having a natural oxide film on the surface has a low adhesion strength with the electroplating film, so that it can be easily separated from the electroplating film, that is, the substrate after the treatment is completed. Furthermore, it is sufficient that the support has at least one surface of the substrate having conductivity, and not only when the entire support is made of a conductive material, a conductive layer is formed on a non-conductive substrate or the like. The substrate is also the conductive support of the present invention. For example, a wafer in which aluminum, titanium, chromium, or the like is formed on the surface of a silicon substrate by a sputtering method can be used as the conductive support of the present invention.
また、支持体は可撓性を有することが好ましく、特に、曲率半径100mm以下に曲げ加工可能な可撓性を有することが特に好ましい。レジストを溶解することなく、容易に支持体を基板から剥離することが容易であり、また基板に支持体を貼り付ける際に、空気の泡の巻き込みが少ないからである。可撓性を有するために、支持体厚さは、5〜100μm程度が好ましい。前記範囲未満では、取り扱いが困難であり、前記範囲を超えると所望の可撓性が失われるからである。 The support is preferably flexible, and particularly preferably flexible so that it can be bent to a radius of curvature of 100 mm or less. This is because it is easy to peel the support from the substrate without dissolving the resist, and air bubbles are not easily involved when the support is attached to the substrate. In order to have flexibility, the support thickness is preferably about 5 to 100 μm. It is because handling is difficult if it is less than the range, and desired flexibility is lost if the range is exceeded.
本発明の配線基板の製造方法は、電子機器の実装の分野に広く利用できる。 The method for manufacturing a wiring board according to the present invention can be widely used in the field of mounting electronic devices.
1…配線基板
10…基板
15…貫通孔
20…フォトレジスト層
30…フォトマスク
40…導電性支持体
DESCRIPTION OF
Claims (9)
該方法は、
貫通孔を有する基板であって、少なくとも基板表面および貫通孔内面が絶縁体である基板を準備する基板準備工程と、
導電性支持体を準備する導電性支持体準備工程と、
基板または導電性支持体の片面側表面にフォトレジスト層を形成するフォトレジスト層形成工程と、
フォトレジスト層に露光処理を行なう露光処理工程と、
基板と導電性支持体とを、フォトレジスト層を介して接合する基板−導電性支持体接合工程と、
現像処理を行い、基板の貫通孔開口部の下側に位置するフォトレジスト層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、
前記導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程と、を有してなることを特徴とする配線基板の製造方法。 A substrate having a through-hole, wherein the substrate is formed by depositing a metal by electroplating in a through-hole of a substrate having at least a surface thereof an insulator and an inner surface of the through-hole being an insulator. A manufacturing method of
The method
A substrate preparation step of preparing a substrate having a through-hole, wherein at least the substrate surface and the through-hole inner surface are insulators;
A conductive support preparation step of preparing a conductive support;
A photoresist layer forming step of forming a photoresist layer on one surface of the substrate or the conductive support;
An exposure process for performing an exposure process on the photoresist layer;
A substrate-conductive support bonding step of bonding the substrate and the conductive support through a photoresist layer;
Conducting a development process, removing the photoresist layer located below the through-hole opening of the substrate to expose a part of the conductive support, and a conductive support exposing step;
And a metal film forming step of forming a metal film in the through hole by electroplating using the conductive support as a cathode.
前記基板−導電性支持体接合工程の後に前記露光処理工程が行われ、
前記露光処理工程における露光処理が基板をマスクとして基板の上方(貫通孔開口部側)から行なわれてなる請求項1に記載の配線基板の製造方法。 The photoresist layer in the photoresist layer forming step is composed of a positive resist,
The exposure processing step is performed after the substrate-conductive support bonding step,
2. The method of manufacturing a wiring board according to claim 1, wherein the exposure process in the exposure process step is performed from above the substrate (through hole opening side) using the substrate as a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248782A JP2007067031A (en) | 2005-08-30 | 2005-08-30 | Method of manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248782A JP2007067031A (en) | 2005-08-30 | 2005-08-30 | Method of manufacturing wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067031A true JP2007067031A (en) | 2007-03-15 |
Family
ID=37928899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248782A Withdrawn JP2007067031A (en) | 2005-08-30 | 2005-08-30 | Method of manufacturing wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067031A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028533A (en) * | 2010-07-22 | 2012-02-09 | Canon Inc | Method of filling metal into substrate penetration hole, and substrate |
JP2012124253A (en) * | 2010-12-07 | 2012-06-28 | Canon Inc | Through electrode substrate and method of manufacturing the same |
CN104333983A (en) * | 2014-09-23 | 2015-02-04 | 苏州明浩电子有限公司 | Grouting printing technology of film switch |
JP2017520906A (en) * | 2014-04-30 | 2017-07-27 | コーニング インコーポレイテッド | Etchback process of bonding materials for the fabrication of through glass vias |
US10756003B2 (en) | 2016-06-29 | 2020-08-25 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
US11062986B2 (en) | 2017-05-25 | 2021-07-13 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US11114309B2 (en) | 2016-06-01 | 2021-09-07 | Corning Incorporated | Articles and methods of forming vias in substrates |
US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US11972993B2 (en) | 2021-05-14 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
-
2005
- 2005-08-30 JP JP2005248782A patent/JP2007067031A/en not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028533A (en) * | 2010-07-22 | 2012-02-09 | Canon Inc | Method of filling metal into substrate penetration hole, and substrate |
JP2012124253A (en) * | 2010-12-07 | 2012-06-28 | Canon Inc | Through electrode substrate and method of manufacturing the same |
JP2017520906A (en) * | 2014-04-30 | 2017-07-27 | コーニング インコーポレイテッド | Etchback process of bonding materials for the fabrication of through glass vias |
CN104333983A (en) * | 2014-09-23 | 2015-02-04 | 苏州明浩电子有限公司 | Grouting printing technology of film switch |
US11114309B2 (en) | 2016-06-01 | 2021-09-07 | Corning Incorporated | Articles and methods of forming vias in substrates |
US10756003B2 (en) | 2016-06-29 | 2020-08-25 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US11062986B2 (en) | 2017-05-25 | 2021-07-13 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
US11972993B2 (en) | 2021-05-14 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007067031A (en) | Method of manufacturing wiring board | |
JP4541763B2 (en) | Circuit board manufacturing method | |
TWI475940B (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
TWI271136B (en) | Flexible multi-layered wiring substrate and its manufacturing method | |
JP2007103440A (en) | Wiring board and method of manufacturing the same | |
KR20140011963A (en) | Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure | |
JP2007227933A (en) | Flexible circuit board for flip-chip-on-flex applications | |
JP2005064470A (en) | Module with built-in semiconductor ic, and its manufacturing method | |
TW202207380A (en) | Semiconductor package and manufacturing method of semiconductor package | |
US6562250B1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
JP6691835B2 (en) | Method for manufacturing semiconductor package | |
JP2010141126A (en) | Method for manufacturing semiconductor device | |
KR101039774B1 (en) | Method of fabricating a metal bump for printed circuit board | |
JP4975581B2 (en) | Wiring board and manufacturing method thereof | |
JP2009277987A (en) | Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device | |
JP2012104521A (en) | Method of manufacturing circuit board | |
KR20090048358A (en) | Wiring board, circuit board, and method for manufacturing thereof | |
KR20090071494A (en) | Method of manufacturing for printed wiring board | |
JP2006303438A (en) | Manufacturing method of printed circuit board using imprint method | |
JP4748553B2 (en) | Contact component for wafer batch contact board and manufacturing method thereof | |
KR101136389B1 (en) | Printed circuit board and method for manufacturing same | |
JP5371834B2 (en) | Wiring circuit structure and manufacturing method of semiconductor device using the same | |
JP2007292781A (en) | Contact board and components thereof | |
JP2002260753A (en) | Manufacturing method of sheets with bumps | |
JP2011081004A (en) | Contact component for wafer batch contact board, and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |