JP2007060849A - Inverter - Google Patents
Inverter Download PDFInfo
- Publication number
- JP2007060849A JP2007060849A JP2005245459A JP2005245459A JP2007060849A JP 2007060849 A JP2007060849 A JP 2007060849A JP 2005245459 A JP2005245459 A JP 2005245459A JP 2005245459 A JP2005245459 A JP 2005245459A JP 2007060849 A JP2007060849 A JP 2007060849A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control electrode
- power supply
- power semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、直流電流を交流電流に変換する直流−交流変換器に関する。 The present invention relates to a DC-AC converter that converts a direct current into an alternating current.
上記の直流−交流変換器としては、例えばデジタルアンプがある。このデジタルアンプの一例が特許文献1に開示されている。この特許文献1の技術では、複数のパワーMOSFETで構成されたブリッジ回路を備えたデジタルアンプにおいて、音量制御部によって音量が小さく制御されると、パワーMOSFETのデッドタイムを小さくし、音量が大きく制御されると、デッドタイムを大きくするものである。 An example of the DC-AC converter is a digital amplifier. An example of this digital amplifier is disclosed in Patent Document 1. In the technique of this Patent Document 1, in a digital amplifier having a bridge circuit composed of a plurality of power MOSFETs, when the volume control unit controls the volume level to be small, the dead time of the power MOSFET is reduced and the volume level is controlled to be large. Doing so increases the dead time.
一般に、デジタルアンプでは、ブリッジ回路のハイサイドとローサイドのパワーMOSFETが同時にオン状態となり、高電位側から低電位側に貫通電流が流れ、パワーMOSFETを破壊することがある。これを防止するために、ハイサイド及びローサイドのパワーMOSFETの立ち上がり及び立ち下がりに時間差を設けるために、デッドタイムを設けることが行われている。このデッドタイムを大きく設定すると再生信号の歪みの程度が大きくなる。また、ハイパワー出力で再生する場合、パワーMOSFETの発熱によって、パワーMOSFETのスイッチング速度が遅くなり、デッドタイムが短いと、貫通電流が流れる。そこで、特許文献1の技術では、小音量の場合には、デッドタイムを短くして、再生信号の歪みの発生を防止し、大音量の場合(ハイパワー出力の場合)には、デッドタイムを長くして、貫通電流によるパワーMOSFETの損傷を防止しようとしている。 In general, in a digital amplifier, the high-side power MOSFET and the low-side power MOSFET of the bridge circuit are simultaneously turned on, and a through current flows from the high potential side to the low potential side, possibly destroying the power MOSFET. In order to prevent this, a dead time is provided in order to provide a time difference between rising and falling of the high-side and low-side power MOSFETs. If this dead time is set large, the degree of distortion of the reproduction signal becomes large. Further, when reproducing with high power output, the power MOSFET generates heat and the switching speed of the power MOSFET is slowed down. When the dead time is short, a through current flows. Therefore, in the technique of Patent Document 1, the dead time is shortened in the case of a small volume to prevent the reproduction signal from being distorted, and the dead time is reduced in the case of a large volume (in the case of high power output). This is intended to prevent the power MOSFET from being damaged by the through current.
特許文献1の技術では、音量が大きい場合に、デッドタイムを大きくすることによって貫通電流が流れることを防止することはできる。上記のような場合の他に、例えば電源装置がオンとなった直後の過渡状態では、ハイサイド及びローサイドのパワーMOSFETの状態がオンであるか、オフであるか不定であり、ハイサイド及びローサイドのパワーMOSFETが共にオンになると、貫通電流が流れ、パワーMOSFETを損傷することになる。 With the technique of Patent Document 1, it is possible to prevent a through current from flowing by increasing the dead time when the volume is high. In addition to the above cases, for example, in the transient state immediately after the power supply device is turned on, the state of the high-side and low-side power MOSFETs is on, off or indefinite, and the high-side and low-side When both of the power MOSFETs are turned on, a through current flows and the power MOSFET is damaged.
本発明は、電源装置がオンとなった直後の過渡状態においても、貫通電流が流れることを確実に防止することができる直流−交流変換器を提供することを目的とする。 An object of the present invention is to provide a DC-AC converter that can reliably prevent a through current from flowing even in a transient state immediately after a power supply device is turned on.
本発明による直流−交流変換器は、出力段を備えている。出力段は、少なくとも2つの電力半導体素子を有している。電力半導体素子は、制御電極に駆動信号が供給されたとき導電路が導通状態に変化させられるもので、例えばパワーMOSFET、IGBT(絶縁ゲートバイポーラトランジスタ)、パワーバイポーラトランジスタ等を使用することができる。これら電力半導体素子は、導通時に負荷へ互いに反対方向に流れる2つの電流供給路を形成するようにそれぞれの前記導電路が前記負荷に接続され、前記制御電極に交互に駆動信号が供給される。前記各電力半導体素子の制御電極に前記駆動信号を駆動手段が供給する。直流電圧供給手段が、電源スイッチの閉成に応動して零から所定値まで過渡的に電圧を変化させ、この電圧が前記出力段と前記駆動手段とに動作電圧として供給される。前記電圧の変化時に、零から、上記所定値よりも絶対値を小さく予め定めた閾値に前記電圧が到達するまで、前記2つの電流供給路の少なくとも一方に前記導電路が存在する前記電力半導体素子の前記制御電極への前記駆動信号の供給を阻止手段が阻止する。 The DC / AC converter according to the invention comprises an output stage. The output stage has at least two power semiconductor elements. The power semiconductor element has a conductive path that is changed to a conductive state when a drive signal is supplied to the control electrode. For example, a power MOSFET, an IGBT (insulated gate bipolar transistor), a power bipolar transistor, or the like can be used. In these power semiconductor elements, the conductive paths are connected to the load so as to form two current supply paths that flow in opposite directions to the load when conducting, and drive signals are alternately supplied to the control electrodes. The drive means supplies the drive signal to the control electrode of each power semiconductor element. The DC voltage supply means changes the voltage transiently from zero to a predetermined value in response to closing of the power switch, and this voltage is supplied as an operating voltage to the output stage and the driving means. The power semiconductor element in which the conductive path exists in at least one of the two current supply paths until the voltage reaches a predetermined threshold value whose absolute value is smaller than the predetermined value from zero when the voltage changes The blocking means blocks the supply of the drive signal to the control electrode.
このように構成すると、電流供給路に存在する電力半導体素子が確実に非導通状態とされるので、直流電圧供給手段の電圧が過渡的に変化している状態において、貫通電流が流れることを確実に阻止することができる。 With this configuration, since the power semiconductor element existing in the current supply path is surely turned off, it is ensured that the through current flows when the voltage of the DC voltage supply means is transiently changing. Can be prevented.
前記阻止手段は、前記電力半導体素子の制御電極と基準電位点との間に接続された常閉型スイッチング素子を含むものとできる。この場合、上記電圧の値が閾値に到達すると、前記常閉型スイッチング素子を開放する制御手段が設けられている。 The blocking means may include a normally closed switching element connected between a control electrode of the power semiconductor element and a reference potential point. In this case, there is provided control means for opening the normally closed switching element when the value of the voltage reaches a threshold value.
このように構成すると、電圧供給手段の電圧が過渡状態にある間、常閉スイッチング素子が閉成され、電力半導体素子の制御電極を基準電位点に接続しているので、電力半導体素子は非導通状態を維持し、貫通電流が流れることを確実に阻止することができる。 With this configuration, the normally closed switching element is closed while the voltage of the voltage supply means is in a transient state, and the control electrode of the power semiconductor element is connected to the reference potential point. The state can be maintained and the through current can be reliably prevented from flowing.
前記常閉型スイッチング素子としては、第1導電路と第1制御電極とを有する第1の半導体素子を使用することができる。この場合、第1の半導体素子は、第1制御電極に供給される制御信号の値の増加に応じて前記第1導電路の導電度を増加させるもので、第1導電路を前記電力半導体素子の制御電極と前記基準電位点との間に接続している。第1制御電極には前記電源供給手段からの電圧に関連した電圧が供給されている。前記制御手段としては、第2導電路と第2制御電極とを有し、第2制御電極に供給される制御信号の値の増加に応じて前記導電路の導電度を増加させる第2の半導体素子を使用する。第2導電路が前記第1の半導体素子の第1制御電極と前記基準電位点との間に接続され、第2の制御電極に前記電圧の値の増加に応じて値が増加する制御信号が供給される。 As the normally closed switching element, a first semiconductor element having a first conductive path and a first control electrode can be used. In this case, the first semiconductor element increases the conductivity of the first conductive path according to an increase in the value of the control signal supplied to the first control electrode, and the first conductive path is used as the power semiconductor element. Between the control electrode and the reference potential point. A voltage related to the voltage from the power supply means is supplied to the first control electrode. The control means includes a second conductive path and a second control electrode, and a second semiconductor that increases the conductivity of the conductive path in accordance with an increase in the value of a control signal supplied to the second control electrode. Use the element. A second conductive path is connected between the first control electrode of the first semiconductor element and the reference potential point, and a control signal whose value increases as the voltage value increases is supplied to the second control electrode. Supplied.
このように構成すると、電圧供給手段の電圧が零から変化し始めた直後には、第1及び第2の半導体素子は共に非導通状態であるが、やがて第1の半導体素子が導通状態となり、貫通電流が流れることを阻止する。そして、直流電圧供給手段の電圧が閾値になったとき、第2の半導体素子が導通状態となり、第1の半導体素子を非導通状態として、以後、駆動信号に従って電力半導体素子が導通、非導通を繰り返す。 With this configuration, immediately after the voltage of the voltage supply means starts to change from zero, the first and second semiconductor elements are both non-conductive, but eventually the first semiconductor element becomes conductive, Prevents through current from flowing. Then, when the voltage of the DC voltage supply means reaches a threshold value, the second semiconductor element is turned on, the first semiconductor element is turned off, and thereafter the power semiconductor element is turned on and off according to the drive signal. repeat.
或いは、前記阻止手段は、前記電力半導体素子の制御電極と前記駆動手段との間に介在する常開型スイッチング素子を含むものとすることも可能である。この場合、直流電圧供給手段の電圧の値が第2の値に到達すると、制御手段が常開型スイッチング素子を閉成する。 Alternatively, the blocking means may include a normally open switching element interposed between the control electrode of the power semiconductor element and the driving means. In this case, when the voltage value of the DC voltage supply means reaches the second value, the control means closes the normally open switching element.
このように構成すると、電圧供給手段の電圧が過渡状態にある間、常開スイッチング素子が開放されているので、電力半導体素子は非導通状態を維持し、貫通電流が流れることを確実に阻止することができる。 With this configuration, since the normally open switching element is open while the voltage of the voltage supply means is in a transient state, the power semiconductor element maintains a non-conductive state and reliably prevents a through current from flowing. be able to.
また、前記電力半導体素子が、制御電極として前記導電路から絶縁された絶縁ゲートを有し、前記駆動信号として駆動電圧が供給される、例えばパワーMOSFETやIGBTを使用することができる。 In addition, for example, a power MOSFET or IGBT in which the power semiconductor element has an insulated gate insulated from the conductive path as a control electrode, and a drive voltage is supplied as the drive signal can be used.
また、前記出力段は、2つの前記電力半導体素子を有するハーフブリッジ型としたり、4つの前記電力半導体素子を有するフルブリッジ型としたりすることもできる。 The output stage may be a half bridge type having two power semiconductor elements or a full bridge type having four power semiconductor elements.
以上のように、本発明によれば、直流電圧供給手段の電圧が過渡状態で変化しているとき、電力半導体素子への駆動信号を遮断しているので、貫通電流が流れることを確実に阻止することができ、電力半導体素子の損傷を防止することができる。 As described above, according to the present invention, when the voltage of the DC voltage supply means changes in a transient state, the drive signal to the power semiconductor element is cut off, so that the through current can be reliably prevented from flowing. And damage to the power semiconductor element can be prevented.
本発明の第1の実施の形態の直流−交流変換器は、D級デジタルアンプに実施されており、図1に示すように、出力段2を有している。
The DC-AC converter according to the first embodiment of the present invention is implemented in a class D digital amplifier, and has an
出力段2は、例えばハーフブリッジ型に構成され、電力半導体素子、例えばNチャンネルパワーMOSFET(以下、MOSFETと称する。)4及び6を有している。これらMOSFET4及び6は、導電路、例えばドレイン−ソース導電路と、制御電極、例えばゲートとを有している。このゲートは、ドレイン−ソース導電路と絶縁されている。MOSFET4、6のドレイン−ソース導電路が直列に接続されている。例えば、MOSFET4のソースと、MOSFET6のドレインとが接続され、MOSFET4のドレインは、直流電圧供給手段、例えば直流電源回路8の第1の正電源端子8P1に接続されている。また、MOSFET6のソースは、直流電源回路8の負の電源端子8Nに接続されている。直流電源回路8は、直列に接続された2つの直流電源8a、8bを有し、直流電源8aの正極が第1の正電源端子8P1に接続され、直流電源8bの負極が直流電源回路8の負電源端子8Nに接続されている。直流電源8aの負極と直流電源8bの正極とが接続され、その接続点が電源回路8の中点端子8Mに接続されている。MOSFET4のソースとMOSFET6のドレインとの接続点が負荷10の一端に接続され、負荷10の他端は直流電源回路8の中点端子8Mに接続されている。負荷10は、例えばスピーカと出力フィルタとから構成されている。
The
MOSFET4が導通し、MOSFET6が非導通の状態では、電流が正の電源端子8Pから、MOSFET4及び負荷10を介して中点端子8Mに流れる。逆にMOSFET4が非導通で、MOSFET6が導通状態では、中点端子8Mから負荷10、MOSFET6を介して負の電源端子8Nに電流が流れる。このようにMOSFET4及び6は、負荷8に対して互いに異なる方向に電流が流れる電流路を形成している。
When the
これらMOSFET4及び6を導通及び非導通に駆動するために、MOSFET4に駆動手段、例えば駆動部11が、MOSFET6に駆動手段、例えば駆動部11aが設けられている。駆動部11、11aの構成は、実質的に同一であるので、駆動部11についてのみ詳細に説明する。
In order to drive these
駆動部11では、MOSFET4のゲートにバッファ14を介して制御信号、例えば駆動電圧が供給される。この駆動電圧は、例えばMOSFET4のソースに対して正の予め定めた値の電圧である。駆動部11は、バッファ14の他に、例えばインバータ16も含んでいる。インバータ16には、図示していない入力段から、バッファ14が駆動電圧を発生する基礎となるパルス信号が供給されている。MOSFET6にも、そのソースに対して正の予め定めた値の電圧が駆動電圧として駆動部11aによって供給される。例えばMOSFET4が導通しているとき、MOSFET6が非導通となり、MOSFET4が非導通のとき、MOSFET6が導通するように、即ち位相が互いに逆相である2つの駆動電圧を駆動部11、11aが発生するように、入力段からパルス信号が駆動部11、11aに供給されている。
In the
駆動部11は正電源端子17Pと負電源端子17Nとを有し、正電源端子17Pはバッファ14とインバータ16の正電源端子に接続され、負電源端子17Nはバッファ14とインバータ16の負電源端子に接続され、負電源端子17Nは、MOSFET4のソースにも接続されている。正電源端子17Pに負電源端子17Nよりも高い電圧を供給するために、正及び負電源端子17P、17N間に電源用電解コンデンサ18が接続され、正電源端子17Pには、逆流防止用ダイオード19のカソードが接続され、このダイオード19のアノードは、直流電源回路8の正電源端子8Pに接続されている。
The
直流電源回路8の正電源端子8Pには、直流電源回路8が内蔵する直流電源8cの正極が接続されている。直流電源8cの負極が直流電源回路8の負電源端子8Nに接続されている。また、正電源端子8Pは駆動部11aの正電源端子20Pに、負電源端子8Nは駆動部11aにそれぞれ接続されている。
The positive
MOSFET6が導通し、MOSFET4が非導通の状態では、正電源端子8Pからダイオード19、電解コンデンサ18、MOSFET6と電流が流れ、電解コンデンサ18が充電される。MOSFET6が非導通となると、電解コンデンサ18の正極からインバータ16、バッファ14を流れて、電解コンデンサ18の負極に帰還する電流によってインバータ16、バッファ14が動作する。
When the MOSFET 6 is conductive and the
直流電源回路8は、電源スイッチ21も有し、この電源スイッチ21が開放されている状態では、正の電源端子8P、8P1の負電源端子8Nに対する電圧は零で、電源スイッチ21が閉じられると、例えば正電源端子8Pの電圧は所定値、例えば+Vccまで過渡的に、例えば指数関数的に図2に実線で示すように増加していく。
The DC
従って、正電源端子8Pの電圧が+Vccに安定するまでの間、MOSFET4及び6が導通状態となるか、非導通状態となるか不定である。もし、MOSFET4及び6が同時に導通状態になると、MOSFET4及び6に大きな貫通電流が流れ、MOSFET4及び6が損傷する可能性がある。
Therefore, it is uncertain whether the
そこで、この実施の形態では、駆動部11に阻止手段が設けられている。阻止手段は、常閉スイッチング手段、例えば第1の半導体素子、具体的にはNPNバイポーラトランジスタ22(以下、トランジスタ22と称する。)を有している。このトランジスタ22の出力電極、例えばコレクタは、MOSFET4のゲートに接続されているバッファ14の入力側に接続されている。またトランジスタ22の共通電極、例えばエミッタは、基準電位点、例えば負の電源端子17Nに接続されている。このトランジスタ22の制御電極、例えばベースは、電流制限用抵抗器24を介して正電源端子17Pに接続されている。
Therefore, in this embodiment, the
この阻止手段は、さらに制御手段、例えば制御回路25も有している。制御回路25は、第2の半導体素子、例えばNPNバイポーラトランジスタ26(以下、トランジスタ26と称する)を有し、その出力電極、例えばコレクタが、トランジスタ22のベースに接続されている。このトランジスタ26の共通電極、例えばエミッタは、基準電位点、例えば負電源端子17Nに接続されている。トランジスタ26のベースは、電流制限用抵抗器28を介して付勢回路30に接続されている。付勢回路30は、正電源端子17Pと負電源端子17Nとの間に接続されている。付勢回路30では、定電圧素子、例えばツェナーダイオード32のカソードが正の電源端子17Pに接続され、アノードが抵抗器34の一端に接続され、この抵抗器34の他端が負電源端子17Nに接続されている。ツェナーダイオード32のアノードと抵抗器34の一端との接続点が、電流制限用抵抗器28を介してトランジスタ26のベースに接続されている。
This blocking means also has control means, for example a
このように構成したD級デジタルアンプでは、電源スイッチ21を閉成すると、図2に示すように負電源端子8Nに対する正電源端子8Pの電圧が上昇を開始する。このとき、MOSFET6が導通しているとすると、電源端子17Nに対する正電源端子17Pの電圧も上昇する。これに伴ってトランジスタ22のベース・エミッタ間電圧も上昇するが、図2の期間t1の間には、トランジスタ22のベース・エミッタ間電圧は、トランジスタ22を導通させるのに必要な設定電圧V1にまで上昇せず、トランジスタ22は非導通状態である。期間t1の間には、トランジスタ26のベース・エミッタ間電圧も、トランジスタ26を導通させるのに必要な閾値にまで上昇せず、トランジスタ26も非導通状態である。
In the class D digital amplifier configured as described above, when the
期間t1を超え、期間t2に入ると、負電源端子8Nに対する正電源端子8Pの電圧が上昇し、負電源端子17Nに対する正電源端子17Pの電圧も上昇する。これによって、トランジスタ22のベース・エミッタ間電圧は、上記設定電圧V1を超え、トランジスタ22が導通する。その結果、バッファ14の入力側が基準電位に接続され、MOSFET4のゲート電圧も基準電位に近い値となり、MOSFET4は非導通状態を維持する。従って、たとえ何らかの原因でMOSFET6が導通していたとしても、MOSFET4及び6には貫通電流は流れない。
When the period t1 is exceeded and the period t2 is entered, the voltage of the positive
なお、期間t2では、トランジスタ26のベース・エミッタ間の電圧は、トランジスタ26を導通させるのに必要な電圧である閾値Vbeにまで達していなく、トランジスタ26は非導通状態を維持する。
Note that in the period t2, the voltage between the base and the emitter of the
期間t3では、負電源端子8Nに対する正電源端子8Pの電圧の増加により、所定値である+Vccに近い値となり、ひいては負電源端子17Nに対する正電源端子8Pの電圧も+Vccに近い値となり、バッファ14等が安定した動作を行うようになる。このとき、負電源端子17Nに対する正電源端子8Pの電圧は、図2に示すように、ツェナーダイオード32のツェナー電圧Vzdとトランジスタ26を導通するさせるために必要なベース・エミッタ間電圧である閾値Vbeとを加算した値となり、トランジスタ26のベース。エミッタ間電圧がVbeに到達し、トランジスタ26が導通する。これによって、トランジスタ22のベース・エミッタ電圧が低下し、トランジスタ22が非導通となる。以後、バッファ14から供給される駆動電圧に従って、MOSFET4は、導通及び非導通を繰り返す。このときには、駆動部11aにも+Vccに近い値の電圧が供給されており、バッファ14及びインバータ16に相当するバッファ14及びインバータが正常に動作し、MOSFET6は導通及び非導通を正常に繰り返す。
In the period t3, due to an increase in the voltage of the positive
第2の実施形態のD級デジタルアンプを図3に示す。このデジタルアンプは、駆動段2aが、フルブリッジ型のもので、第1の実施の形態のデジタルアンプと同様なNチャンネルMOSFET(以下MOSFETと称する)4a、4b、6a及び6bを有している。ハイサイドのMOSFET4aとローサイドのMOSFET6aとのドレイン−ソース導電路を直列に接続し、同様にハイサイドのMOSFET4bとローサイドのMOSFET6bとのドレイン−ソース導電路を直列に接続し、これら直列回路を並列にかつ直流電源回路8の正の電源端子8P1と負の電源端子8Nとの間に接続してある。MOSFET4a及び6aの導電路の接続点と、MOSFET4b及び6bの接続点との間に、負荷10が接続されている。負荷10の構成は、第1の実施の形態と同様である。
A class D digital amplifier according to the second embodiment is shown in FIG. In this digital amplifier, the driving stage 2a is of a full bridge type, and has N-channel MOSFETs (hereinafter referred to as MOSFETs) 4a, 4b, 6a and 6b similar to those of the digital amplifier of the first embodiment. . The drain-source conductive paths of the high-
各MOSFET4a、4b、6a及び6bのゲートには、対応する駆動部110a、110b、110c、110dから駆動電圧が供給される。これら駆動電圧は、一方の対角に位置するMOSFET4a、6bが導通しているとき、他方の対角に位置するMOSFET4b、6aが非導通となるように、逆にMOSFET4a、6bが非導通のとき、MOSFET4b、6aが導通するように供給される。
A driving voltage is supplied to the gates of the
これら駆動部110a、110bには、第1の実施の形態と同様に、電解コンデンサ18a、18b、逆流防止ダイオード19a、19bを介して電源回路8の正電源端子8P、負電源端子8Nから動作電圧が供給されている。駆動部110c、100dには、電源回路8の正電源端子8P、負電源端子8Nから動作電圧が直接に供給されている。
Similarly to the first embodiment, the driving
これらMOSFET4a、4b、6a、6bのうち、ハイサイド側のMOSFET4a、6bの駆動部110a、110bに、阻止手段が設けられている。これら阻止手段は、常閉スイッチング素子22a、22bを有している。これら常閉スイッチング素子22a、22bは、第1の実施形態のトランジスタ22及びその付属回路と同様に構成され、駆動部110a、110bに含まれるバッファ14に相当するバッファの入力側を基準電位点に接続したり、開放したりする。電解コンデンサ18a、18bの両端に常閉スイッチング素子22a、22bの電源端子が接続されて、これらに動作電圧が電解コンデンサ18a、18bから供給されている。これらスイッチング素子22a、22bを制御するために制御回路25a、25bが設けられている。これら制御回路25a、25bは、第1実施形態の制御回路25に対応するものである。これら制御回路25a、25bも、電解コンデンサ18a、18bの両端から動作電圧の供給を受けている。
Of these
このD級デジタルアンプにおいても、直流電源回路8の電源スイッチが閉成されてから一定期間t1の間には、常閉スイッチング素子22a、22bは非導通状態であるが、期間t2の間には導通状態を維持し、貫通電流がMOSFET4a、6a間、4b、6b間にそれぞれ流れることを阻止する。そして、期間t3に入ると、常閉スイッチング素子22a、22bが開放され、各MOSFET4a、4b、6a、6bに駆動部110a、110b、110c、110dから供給される駆動電圧に従って、各MOSFET4a、4b、6a、6bの導通、非導通が制御される。
Also in this class D digital amplifier, the normally closed switching
第1及び第2の実施形態では、常閉スイッチング素子22、22a、22bを使用したが、例えば第1の実施形態で言えば、MOSFET6のゲートとバッファ14との間に、常開スイッチング素子、例えばSSRやリレー接点を設置し、負の電源端子8Nに対する正の電源端子8Pの電圧が予め設定した値を超えるまで、常閉スイッチング素子を開放し、その後に閉成するように構成することもできる。第2の実施の形態においても同様に常開スイッチング素子を使用することができる。
In the first and second embodiments, the normally closed switching
第1の実施の形態では、トランジスタ22をバッファ14の入力側に設けたが、MOSFET4のゲート側に設けることもできる。第2の実施の形態においても同様である。
Although the
上記の2つの実施の形態では、阻止手段は、ハイサイド側の駆動部に設けたが、例えば図4に示す第3の実施形態のD級デジタルアンプのような駆動部210によって、MOSFET4、6を駆動すると、阻止手段は、ローサイド側に設けることもできる。即ち、駆動部210は、MOSFET4、6を駆動する駆動電圧を発生するバッファ212、214を有し、これらには、パルストランス216が備える2つの二次巻線218、220から互いに逆相のパルス信号が供給される。一次巻線222には、パルス増幅器224からパルス信号を供給する。このパルス増幅器224の入力側に、常閉スイッチング素子22a、22bと同様な常閉スイッチング素子226が設けられ、常閉スイッチング素子226を制御する、制御回路25a、25bに相当する制御回路228が設けられる。常閉スイッチング素子226、制御回路228、パルス増幅器224は、直流電源回路8の正電源端子8P、負電源端子8Nから動作電圧が供給される。
In the above two embodiments, the blocking means is provided in the high-side drive unit. However, the
上記の各実施の形態では、本発明をD級デジタルアンプに実施したが、これに限ったものではなく、例えばインバータのような直流を交流に変換する機器にも実施することができる。 In each of the above embodiments, the present invention is implemented in the class D digital amplifier. However, the present invention is not limited to this. For example, the present invention can also be implemented in a device that converts direct current into alternating current, such as an inverter.
2 2a 出力段
4 4a 4b 6 6a 6b MOSFET(電力半導体素子)
8 直流電源回路(直流電圧供給手段)
10 負荷
22 トランジスタ(常閉スイッチング素子)
25 制御回路(制御手段)
2
8 DC power supply circuit (DC voltage supply means)
10
25 Control circuit (control means)
Claims (7)
前記各電力半導体素子の制御電極に前記駆動信号を供給する駆動手段と、
電源スイッチの閉成に応動し所定値まで過渡的に電圧が変化し、この電圧を前記駆動手段に動作電圧として供給する直流電圧供給手段と、
前記電圧の変化時に、上記所定値よりも絶対値を小さく予め定めた閾値に前記電圧が到達するまで、前記2つの電流供給路の少なくとも一方に前記導電路が存在する前記電力半導体素子の前記制御電極への前記駆動信号の供給を阻止する阻止手段とを、
具備する直流−交流変換器。 The power semiconductor element has at least two power semiconductor elements that are changed to a conductive state when a drive signal is supplied to the control electrode, and these power semiconductor elements have two current supply paths that flow in opposite directions to the load when conductive. An output stage in which each of the conductive paths is connected to the load to form and a drive signal is alternately supplied to the control electrode;
Drive means for supplying the drive signal to a control electrode of each power semiconductor element;
In response to closing of the power switch, the voltage changes transiently to a predetermined value, and a DC voltage supply means for supplying this voltage as an operating voltage to the driving means;
When the voltage changes, the control of the power semiconductor element in which the conductive path exists in at least one of the two current supply paths until the voltage reaches a predetermined threshold value that is smaller than the predetermined value and reaches a predetermined threshold value. Blocking means for blocking the supply of the drive signal to the electrode;
DC-AC converter provided.
2. The DC-AC converter according to claim 1, wherein the output stage is a full-bridge type having the four power semiconductor elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245459A JP4679302B2 (en) | 2005-08-26 | 2005-08-26 | DC-AC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245459A JP4679302B2 (en) | 2005-08-26 | 2005-08-26 | DC-AC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007060849A true JP2007060849A (en) | 2007-03-08 |
JP4679302B2 JP4679302B2 (en) | 2011-04-27 |
Family
ID=37923799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245459A Active JP4679302B2 (en) | 2005-08-26 | 2005-08-26 | DC-AC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679302B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009118447A (en) * | 2007-10-18 | 2009-05-28 | Onkyo Corp | Switching amplifier |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005229782A (en) * | 2004-02-16 | 2005-08-25 | Sanyo Electric Co Ltd | Motor driving device |
-
2005
- 2005-08-26 JP JP2005245459A patent/JP4679302B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005229782A (en) * | 2004-02-16 | 2005-08-25 | Sanyo Electric Co Ltd | Motor driving device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009118447A (en) * | 2007-10-18 | 2009-05-28 | Onkyo Corp | Switching amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP4679302B2 (en) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4436329B2 (en) | Isolated gate driver circuit for power switching devices | |
US8710878B2 (en) | Output circuit | |
US20080106319A1 (en) | Igbt-driver circuit for desaturated turn-off with high desaturation level | |
US10033370B2 (en) | Circuit and method for driving a power semiconductor switch | |
JP6979981B2 (en) | Switching power supply | |
JP6417546B2 (en) | Gate drive circuit and power converter using the same | |
US9948289B2 (en) | System and method for a gate driver | |
JP2013005474A (en) | Power supply circuit | |
AU2003205038B2 (en) | Drive for a half-bridge inverter | |
US7489531B2 (en) | Inverter with improved overcurrent protection circuit, and power supply and electronic ballast therefor | |
JPWO2020017506A1 (en) | Drive circuit and power converter | |
US20060034107A1 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
US9595947B2 (en) | Driver device for transistors, and corresponding integrated circuit | |
US20170222573A1 (en) | Resonant Decoupled Auxiliary Supply for a Switched-Mode Power Supply Controller | |
JP2007282356A (en) | Signal transfer circuit | |
JP4679302B2 (en) | DC-AC converter | |
JP2005501499A (en) | Half bridge circuit | |
JP3964912B2 (en) | Inrush current reduction circuit | |
US20170005594A1 (en) | Power Semiconductor Circuit having a Field Effect Transistor | |
JP2017163681A (en) | Drive circuit for voltage-driven semiconductor switch element | |
CN114303309A (en) | Overcurrent protection circuit and switch circuit | |
AU780394B2 (en) | Synchronous rectifier circuit | |
JP2012110123A (en) | Switching circuit, half bridge circuit and three-phase inverter circuit | |
JP2018007345A (en) | Drive device for insulated gate type semiconductor element | |
JP2020188673A (en) | Electric circuit and power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4679302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |