JP2007059695A - Crystallization method, thin film transistor manufacturing method, crystallized substrate, thin film transistor and display device - Google Patents
Crystallization method, thin film transistor manufacturing method, crystallized substrate, thin film transistor and display device Download PDFInfo
- Publication number
- JP2007059695A JP2007059695A JP2005244287A JP2005244287A JP2007059695A JP 2007059695 A JP2007059695 A JP 2007059695A JP 2005244287 A JP2005244287 A JP 2005244287A JP 2005244287 A JP2005244287 A JP 2005244287A JP 2007059695 A JP2007059695 A JP 2007059695A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fluorine
- semiconductor film
- crystal semiconductor
- containing non
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
Description
本発明は、液晶、有機EL等の表示装置に用いて好適な結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置に関する。 The present invention relates to a crystallization method, a method for manufacturing a thin film transistor, a substrate to be crystallized, a thin film transistor, and a display device suitable for use in a display device such as a liquid crystal or organic EL.
液晶表示装置などの表示装置の駆動回路は、ガラス基板上に形成された非晶質半導体膜に形成されていた。IT市場の拡大により取り扱う情報は、デジタル化され、高速化されるため表示装置も高画質化が要求されている。この要求を満足する手段としては、例えば各画素を切換えるスイッチングトランジスタを結晶半導体に形成することによりスイッチング速度が高速化され、高画質化が可能となる手段がある。 A driving circuit of a display device such as a liquid crystal display device is formed on an amorphous semiconductor film formed on a glass substrate. Since information handled by the expansion of the IT market is digitized and speeded up, display devices are also required to have high image quality. As means for satisfying this requirement, for example, a switching transistor for switching each pixel is formed in a crystalline semiconductor, whereby the switching speed is increased and the image quality can be improved.
ガラス基板上に形成された非晶質シリコン層を結晶化する手段としては、エキシマレーザアニール法(ELA法)が知られている。しかしながら、このELA法により得られた結晶の粒径は、0.1μm程度であり、この結晶化された領域に薄膜トランジスタ(TFT)を形成した場合、1個の薄膜トランジスタのチャネル領域に多数の結晶粒界が含まれる。この結果として薄膜トランジスタの電界効果移動度は200cm2/Vsと、単結晶Siに形成されたMOSトランジスタの電界効果移動度と比較すると大幅に劣る。 An excimer laser annealing method (ELA method) is known as a means for crystallizing an amorphous silicon layer formed on a glass substrate. However, the grain size of crystals obtained by this ELA method is about 0.1 μm, and when a thin film transistor (TFT) is formed in this crystallized region, a large number of crystal grains are formed in the channel region of one thin film transistor. The world is included. As a result, the field effect mobility of the thin film transistor is 200 cm 2 / Vs, which is significantly inferior to the field effect mobility of the MOS transistor formed in single crystal Si.
本発明者らは、非晶質シリコン層にレーザ光を照射することにより少なくとも1個の薄膜トランジスタのチャネル部分を形成できる程度大きな結晶粒を形成する工業化技術を開発している。単一の結晶粒内にTFTを形成することは、チャネル領域内に結晶粒界が形成された従来のトランジスタと異なり、結晶粒界への特性への悪影響がなく、TFT特性が大幅に改善され、プロセッサ、メモリ、センサなどの機能素子を形成することができる。このような結晶化方法として本発明者らは、例えば非特許文献1や非特許文献2などに記載された結晶化方法を提案している。
The present inventors have developed an industrialization technique for forming crystal grains large enough to form a channel portion of at least one thin film transistor by irradiating an amorphous silicon layer with laser light. Unlike the conventional transistor in which the crystal grain boundary is formed in the channel region, the TFT is formed in a single crystal grain without adversely affecting the characteristics on the crystal grain boundary, and the TFT characteristics are greatly improved. Functional elements such as a processor, a memory, and a sensor can be formed. As such a crystallization method, the present inventors have proposed a crystallization method described in
前者の非特許文献1には、SiON/SiO2キャップ層やSiO2膜(シリコン酸化膜)キャップ層を介して非晶質シリコン膜にフルエンス0.8J/cm2の位相変調したレーザ光を照射することにより、膜に平行な方向に結晶粒を横方向成長させ、非晶質シリコン膜を結晶化する方法が記載されている。
In the former Non-Patent
また、後者の非特許文献2には、基板加熱下でSiO2キャップ層を介して非晶質シリコン膜にホモジナイズし強度変調したレーザ光を照射することにより、非晶質シリコン膜を横方向に結晶成長させる方法が記載されている。
しかしながら、非特許文献1の方法では、結晶粒径10μm以上の大きな粒径の結晶粒を得ることができるが、大粒径化した結晶粒の近傍に小粒径の微細結晶粒が発生するため、膜組織全体として大粒径の結晶粒を揃えて比較的均一に(すなわち、ち密に)形成することが要望されている。
However, in the method of
また、非特許文献1及び2の方法では、結晶粒を大粒径化させるために、基板を高温域に加熱する必要があり、低温処理の要求を十分に満たすことができないという問題点がある。
Further, in the methods of
本発明は上記の点に対処してなされたものであり、室温でも大粒径の結晶を得ることができ、かつ良好な電気的特性を有する結晶化膜を作成する結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置を提供することを目的とする。 The present invention has been made in view of the above points, and a crystallization method and a thin film transistor for producing a crystallized film capable of obtaining a crystal having a large particle size even at room temperature and having good electrical characteristics. It is an object to provide a method, a crystallized substrate, a thin film transistor, and a display device.
本発明に係る非単結晶半導体膜にレーザ光を照射して結晶化する結晶化方法は、前記レーザ光が、複数の断面逆三角形状ピークパターンを有する光強度分布のレーザ光のレーザ光であり、前記非単結晶半導体膜は、フッ素含有非単結晶半導体膜であることを特徴とする。 In the crystallization method in which the non-single-crystal semiconductor film according to the present invention is crystallized by irradiating the non-single-crystal semiconductor film, the laser light is laser light having a light intensity distribution having a plurality of cross-section inverted triangular peak patterns. The non-single-crystal semiconductor film is a fluorine-containing non-single-crystal semiconductor film.
前記フッ素含有非単結晶半導体膜の膜中フッ素濃度は、好ましくは、1018cm−3乃至1020cm−3である。さらに前記フッ素含有非単結晶半導体膜の膜中酸素濃度、窒素濃度は、好ましくは1018cm−3以下であり、膜中炭素濃度は、好ましくは1018cm−3以下である。
The fluorine concentration in the fluorine-containing non-single-crystal semiconductor film is preferably 10 18
前記フッ素含有非単結晶半導体膜は、好ましくはSiH4およびSiF4を使用して堆積される。前記SiH4に対する前記SiF4のガス流量比率は、好ましくは0.008%乃至0.3%の範囲である。 The fluorine-containing non-single crystal semiconductor film is preferably deposited using SiH 4 and SiF 4 . The gas flow rate ratio of the SiF 4 to the SiH 4 is preferably in the range of 0.008% to 0.3%.
前記フッ素含有非単結晶半導体膜は、好ましくは、レーザ光入射面上にキャップ膜を設けてなる。さらに、前記キャップ膜は、好ましくは前記フッ素含有非単結晶半導体膜の堆積後に、連続して堆積する。さらに前記キャップ膜は、好ましくはシリコン酸化膜、シリコン窒化膜、およびシリコン酸窒化膜のうちの少なくとも1つである。 The fluorine-containing non-single-crystal semiconductor film is preferably formed by providing a cap film on the laser light incident surface. Further, the cap film is preferably deposited continuously after the deposition of the fluorine-containing non-single crystal semiconductor film. Further, the cap film is preferably at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
前記レーザ光は、好ましくは、位相シフタを用いて光強度が単調増加と単調減少を繰り返す繰り返しパターンの光強度分布となるように変調されたパルスレーザ光である。さらに前記レーザ光は、好ましくは入射角度および光強度に関して均一化された光である。 The laser light is preferably pulsed laser light that is modulated using a phase shifter so that the light intensity has a repetitive pattern of light intensity distribution that repeats monotonous increase and monotonous decrease. Further, the laser light is preferably light that is made uniform with respect to incident angle and light intensity.
本発明に係る薄膜トランジスタの製造方法は、基板上にSiH4とSiF4とを使用し、フッ素含有非単結晶半導体膜を堆積させる工程と、前記フッ素含有非単結晶半導体膜のレーザ光入射面上に少なくとも一層のキャップ膜を形成する工程と、ホモジナイズされたパルスレーザ光を前記キャップ膜を介して前記フッ素含有非単結晶半導体膜を照射して、前記フッ素含有非単結晶半導体膜の照射部を溶融し、パルスレーザ光が遮断したのち前記フッ素含有非単結晶半導体膜に結晶化領域を形成する工程と、前記結晶化領域に位置合わせして薄膜トランジスタを形成する工程とを具備することを特徴とする。 A method of manufacturing a thin film transistor according to the present invention includes a step of depositing a fluorine-containing non-single crystal semiconductor film using SiH 4 and SiF 4 on a substrate, and a laser beam incident surface of the fluorine-containing non-single crystal semiconductor film. Forming a cap film at least one layer, and irradiating the fluorine-containing non-single-crystal semiconductor film with the homogenized pulsed laser light through the cap film, A step of forming a crystallized region in the fluorine-containing non-single-crystal semiconductor film after being melted and interrupted by a pulsed laser beam; and a step of forming a thin film transistor in alignment with the crystallized region. To do.
本発明に係る被結晶化基板は、基板に設けられたフッ素含有非単結晶半導体膜と、このフッ素含有非単結晶半導体膜のレーザ光入射面上に少なくとも1つのキャップ膜とを設けてなることを特徴とする。 The substrate to be crystallized according to the present invention includes a fluorine-containing non-single-crystal semiconductor film provided on the substrate, and at least one cap film on the laser light incident surface of the fluorine-containing non-single-crystal semiconductor film. It is characterized by.
本発明に係る薄膜トランジスタは、上記いずれかに記載の結晶化方法により製造された結晶化領域にチャネル領域、ソース領域、およびドレイン領域を形成してなることを特徴とする。 A thin film transistor according to the present invention is characterized in that a channel region, a source region, and a drain region are formed in a crystallization region manufactured by any of the crystallization methods described above.
本発明に係る表示装置は、上記いずれかに記載の結晶化方法により製造された結晶化領域に画素を切替える薄膜トランジスタを形成してなることを特徴とする。 A display device according to the present invention is characterized in that a thin film transistor for switching pixels is formed in a crystallization region manufactured by any one of the crystallization methods described above.
本発明に係る半導体装置は、基板上に直接または間接的に設けられたフッ素含有非単結晶半導体膜と、このフッ素含有非単結晶半導体膜に島状に設けられた結晶化領域とを具備してなることを特徴とする。 A semiconductor device according to the present invention includes a fluorine-containing non-single-crystal semiconductor film directly or indirectly provided on a substrate, and a crystallization region provided in an island shape on the fluorine-containing non-single-crystal semiconductor film. It is characterized by.
本発明に係る薄膜トランジスタは、基板上に直接または間接的に設けられたフッ素含有非単結晶半導体膜と、このフッ素含有非単結晶半導体膜に島状に設けられた結晶化領域と、この結晶化領域に設けられた少なくともチャネル領域とを具備してなることを特徴とする。 A thin film transistor according to the present invention includes a fluorine-containing non-single-crystal semiconductor film directly or indirectly provided on a substrate, a crystallization region provided in an island shape on the fluorine-containing non-single-crystal semiconductor film, and the crystallization And at least a channel region provided in the region.
本発明に係る表示装置は、基板上に直接または間接的に設けられたフッ素含有非単結晶半導体膜と、このフッ素含有非単結晶半導体膜に島状に設けられた結晶化領域と、この結晶化領域に設けられた少なくともチャネル領域とを具備する薄膜トランジスタにより、画素電極をスイッチング駆動する駆動回路、垂直線駆動回路および水平線駆動回路のような駆動回路のうちの少なくとも1つの駆動回路を構成してなることを特徴とする。 A display device according to the present invention includes a fluorine-containing non-single-crystal semiconductor film directly or indirectly provided on a substrate, a crystallization region provided in an island shape on the fluorine-containing non-single-crystal semiconductor film, and the crystal A thin film transistor having at least a channel region provided in the conversion region constitutes at least one drive circuit among drive circuits such as a drive circuit for switching the pixel electrode, a vertical line drive circuit, and a horizontal line drive circuit. It is characterized by becoming.
以下、添付の図1乃至図17を参照して本発明の好ましい実施の形態について説明する。 Hereinafter, a preferred embodiment of the present invention will be described with reference to FIGS.
先ず、本明細書において用いられる用語は、次のように定義する。「横方向成長(ラテラル成長)」とは、結晶化対象膜が溶融し、凝固する過程において、結晶粒の成長が膜面に沿って横方向に進行することをいう。「投入フルエンス」とは、結晶化のためのレーザ光のエネルギ密度を表わす尺度であり、単位面積当たりの1発のパルスのエネルギ量をいい、具体的には光源または照射領域(照射野)において計測されるレーザ光の平均光強度のことをいう。 First, terms used in this specification are defined as follows. “Lateral growth (lateral growth)” means that the growth of crystal grains proceeds laterally along the film surface in the process of melting and solidifying the crystallization target film. “Input fluence” is a scale representing the energy density of laser light for crystallization, and refers to the energy amount of one pulse per unit area. Specifically, in a light source or an irradiation region (irradiation field). It means the average light intensity of the measured laser beam.
「位相シフタ」とは、位相変調光学系の一例であり、レーザ光の位相を変調するための空間強度変調光学素子のことをいい、フォトリソグラフィプロセスの露光工程で使用される位相シフトマスクとは区別されるものである。位相シフタは、例えば透明体としての石英基材の所望の場所に所望の段差が形成されたものである。位相シフタの段差は、入射光を所定の位相角、例えば180度の位相差を生じるサイズに、エッチング等のプロセスにより形成される。 “Phase shifter” is an example of a phase modulation optical system, which refers to a spatial intensity modulation optical element for modulating the phase of laser light. What is a phase shift mask used in the exposure process of a photolithography process? It is a distinction. In the phase shifter, for example, a desired step is formed at a desired location on a quartz substrate as a transparent body. The step of the phase shifter is formed by a process such as etching so that incident light has a size that produces a phase difference of a predetermined phase angle, for example, 180 degrees.
「プロジェクションレンズ」とは、位相シフタにより作られた像を基板表面に投影するための光学系であり、照射サイズが小さい場合には、おおむねテレセントリックレンズが用いられる。テレセントリックレンズを用いることで、基板とレンズとの距離が多少変化しても投影した像のサイズが変化しないようにすることが可能である。そのため、基板側のみが平行となるような片テレセントリックレンズ系または基板側および光源側の両方が平行となるような両テレセントリックレンズ系が用いられるが、量産装置においては照射ビームとして細長い、いわゆる「長尺」ビームが用いられることが多く、本明細書中では示していないが、短辺側のみがテレセントリック構造で、長辺側はレンズ効果が生じないような、「かまぼこ」型のプロジェクションレンズを用いることで、実現可能である。 A “projection lens” is an optical system for projecting an image created by a phase shifter onto a substrate surface. When the irradiation size is small, a telecentric lens is generally used. By using a telecentric lens, it is possible to prevent the size of the projected image from changing even if the distance between the substrate and the lens changes slightly. Therefore, a one-telecentric lens system in which only the substrate side is parallel or a bi-telecentric lens system in which both the substrate side and the light source side are parallel is used. A “scale” beam is often used and is not shown in this specification, but uses a “kamaboko” type projection lens in which only the short side has a telecentric structure and the long side has no lens effect. This is feasible.
先ず、結晶化方法を説明するためのプロジェクション型結晶化装置の構成を、図1を参照して説明する。結晶化装置1は、レーザ光を発信するエキシマレーザ装置2と、この装置2の光軸上に順次設けられた凹レンズ3と、凸レンズ4と、ホモジナイザ5と、位相シフタ6と、プロジェクションレンズ7と、被結晶化基板8を載置する載置台9と、XYZθステージ10と、コントローラ11とからなる。即ち、結晶化装置1は、凹レンズ3と、凸レンズ4と、ホモジナイザ5と、位相シフタ6と、プロジェクションレンズ7とからなる結晶化用光学系によりパルスレーザ光12を載置台9上の被結晶化基板8に照射するものである。
First, the structure of a projection type crystallization apparatus for explaining the crystallization method will be described with reference to FIG. The
レーザ光を発信するエキシマレーザ装置2は、結晶化用光学系である凹レンズ3と、凸レンズ4と、ホモジナイザ5と、位相シフタ6と、プロジェクションレンズ7において光吸収の小さいレーザ光を出力する。このエキシマレーザ装置2としては、例えば波長が308nmのレーザ光を発振するXeClエキシマレーザ装置もしくは波長が248nmのレーザ光を発振するKrFエキシマレーザ装置が最適である。
The
このエキシマレーザ装置2の出射光路には、図示しないレーザ光量を所望の光量に調整するためのアッテネータが設けられる。このアッテネータの出射光路には、凹レンズ3および凸レンズ4を介してホモジナイザ5が設けられている。ホモジナイザ5は、照射領域におけるパルスレーザ光12を平準化する機能を備えている。すなわち、ホモジナイザ5は、ホモジナイザ5を通過するパルスレーザ光12を位相シフタ6への入射角度と光強度をホモジナイズ(均一化)するための光学系である。
The exit optical path of the
さらに、ホモジナイズされたパルスレーザ光12は、図2(a)に示す位相シフタ6により例えば180度の位相差を生じさせるようになっている。位相シフタ6は、透明体からなる。図2(a)、図2(b)に示すように平行に並ぶ複数の直線状の段差6aを有する位相シフタ6は、段差6aにおいてパルスレーザ光12に位相差を生じさせる。この位相差によりパルスレーザ光12が位相変調され、パルスレーザ光12が光強度変調される。その結果、図2(d)に示すように単調増加と単調減少を繰り返す繰り返しパターンの光強度分布BPが照射部に形成される。なお、本実施形態では位相シフタ6の間隔Wを例えば100μmとした。
Further, the homogenized
図2(a)は、位相シフタ6の平面図であり、図2(b)は、図2(a)の断面図であり、図2(c)は位相シフタ6を透過したパルスレーザ光12の光強度分布を説明するための波形図であり、図2(d)は、図2(c)の斜視図である。図2(c)に示す光強度分布BPは、断面逆三角形状ピークパターンの光強度分布例えば斜視図で三次元的に示すと図2(d)ようにV字状溝の光強度分布となる。このような位相シフタ6は、例えば面積比(デューティ)変調型位相シフタ6である。この面積比(デューティ)変調パターンは、図2(c)に示す複数の断面逆三角形状ピークパターンを有する光強度分布を得るために、図2(a)に示されているように段差6aの表面の面積が変化して形成されている。各断面逆三角形状ピークパターンの光強度分布は振幅PHが等しく、ピッチ間隔PWも等しい。
2A is a plan view of the
位相シフタ6で光強度変調されたパルスレーザ光12は、プロジェクションレンズ7に入射する。プロジェクションレンズ7は、位相シフタ6の像を被結晶化基板8上面に結像させるように設けられている。プロジェクションレンズ7は、等倍、縮小例えば縮小された像の縮小率が例えば1/5の光学系である。位相シフタ6の段差6aの表面の面積100μm2に対応する投射像は、例えば4μm2となる。
The
被結晶化基板8の構造は、図3に示す構成である。即ち、被結晶化基板8は、絶縁体または半導体からなる基板15例えばシリコン基板上に下地保護膜16、非単結晶半導体膜例えば非晶質半導体膜17、キャップ絶縁膜18を順次積層してなる構造体である。下地保護膜16は、基板15からの不純物の滲透を防止し、非晶質半導体膜17の結晶化過程で発生する熱を蓄熱する効果を有する材料である。下地保護膜16は、例えば膜厚1000nmのシリコン酸化膜である。下地保護膜16は、1層に限らず2層以上でもよい。特に、基板15からの不純物の浸透を防止するには、例えば基板15上にSiNx層を成膜し、さらにSiO2層を成膜する構成が有効である。非晶質半導体膜17は、結晶化の対象となる膜であり、膜厚例えば50nm〜200nmの非晶質シリコンからなる。キャップ絶縁膜18は、例えば膜厚20〜200nm例えば30nmのシリコン酸化膜からなる。
The structure of the crystallized
次に、このような被結晶化基板8を製造する方法の実施形態についてさらに具体的に説明する。基板15例えばガラス基板等からなる絶縁基板の上に下地保護膜16としての絶縁層を形成する。基板15例えば絶縁基板には、ガラス基板、石英基板、プラスチック基板などの絶縁基板の他に、表面に絶縁被膜が形成された金属基板、シリコン基板、或いはセラミック基板などを適用することが可能である。ガラス基板は、例えばコーニング社の#1737基板に代表されるような、低アルカリガラス基板を用いることが望ましい。下地保護膜16は、膜厚50〜2000nm例えば1000nmのシリコン酸化膜をプラズマ化学気相成長法で成膜する。
Next, an embodiment of a method for manufacturing such a
下地保護膜16の上に非結晶性半導体膜として例えば非晶質シリコン膜を成膜する。非晶質シリコン膜の成膜法は、例えばプラズマ化学気相成長法によって膜厚200nmの非晶質シリコン膜を成膜する。この非晶質シリコン膜上にキャップ膜18を成膜する。
For example, an amorphous silicon film is formed as an amorphous semiconductor film on the base
キャップ膜18として、シリコン酸化膜を非晶質シリコン膜上に成膜する。このシリコン酸化膜は、例えばSiH4とN2Oのプラズマ化学気相成長法によって成膜し、化学量論的組成比に近づけた膜厚例えば30nmの膜である。
As the
次いで、基板15上に形成した薄膜16〜18の脱水素処理を行なう。この脱水素処理は、例えば窒素雰囲気で摂氏580℃×2時間の加熱処理である。このようにして被結晶化基板8が形成される。
Next, a dehydrogenation process is performed on the
載置台9は、XYZθステージ10の上に搭載され、水平面内でX軸,Y軸方向に移動可能であり、かつ水平面に直交するZ軸方向に移動可能であるとともに、Z軸まわりにθ回転可能である。XYZθステージ10の電源回路はコントローラ11の出力部に接続され、X軸駆動機構、Y軸駆動機構、Z軸駆動機構、θ回転駆動機構がそれぞれ自動的に制御されるようになっている。エキシマレーザ装置2の電源回路は、コントローラ11の出力部に接続され、パルスレーザ光12の発振タイミング、パルス間隔、出力の大きさなどが制御されるようになっている。
The mounting table 9 is mounted on an
次に、上記ホモジナイザ5の光学系について図4を参照して具体的に説明する。図1と同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。光学系は、エキシマレーザ装置2例えばエキシマレーザ光源として例えば波長308nm波長のエキシマパルスレーザ光を出射するXeClエキシマレーザ光源もしくは波長が248nmのレーザ光を発振するKrFエキシマレーザ光源を備えている。エキシマレーザ光源から出射されたレーザ光は、ビームエキスパンダからなる光学系3、4を介して拡大された後に、ホモジナイザ5に入射する。ホモジナイザ5は、第1のシリンドリカルレンズ25、第1のコンデンサ光学系26、第2のシリンドリカルレンズ27、第2のコンデンサ光学系28からなる。
Next, the optical system of the
ホモジナイザ5に入射したパルスレーザ光は、第1のシリンドリカルレンズ25に入射する。第1のシリンドリカルレンズ25の後側焦点面には、複数の光源が形成され、これらの複数の光源からの光束は第1のコンデンサ光学系26を介して第2のシリンドリカルレンズ27の入射面を重畳的に照明する。その結果、第2のシリンドリカルレンズ27の後側焦点面には、第1のシリンドリカルレンズ25の後側焦点面よりも多くの複数の光源が形成される。第2のシリンドリカルレンズ27の後側焦点面に形成された光源からの光束は、第2のコンデンサ光学系28を介して位相変調素子6(位相シフタ)を重畳的に照明する。
The pulsed laser light incident on the
ここで、第1のシリンドリカルレンズ25および第1のコンデンサ光学系26は第1のホモジナイザを構成し、この第1のホモジナイザにより位相シフタ6上での入射角度に関する均一化が図られる。
Here, the first
また、第2のシリンドリカルレンズ27および第2のコンデンサ光学系28は第2のホモジナイザを構成し、この第2のホモジナイザにより位相シフタ6上での面内各位置での光強度(レーザフルエンス)に関する均一化が図られる。このようにして照明系は、実質的に均一な光強度分布(光強度分布)を有する光を位相シフタ6に照射する。
The second
位相シフタ6に入射するパルスレーザ光12は、均一化光学系(ホモジナイザ)としての第1のシリンドリカルレンズ25および第1のコンデンサ光学系26により入射角度に関して均一化され、さらに第2のシリンドリカルレンズ27および第2のコンデンサ光学系28により光強度に関して均一化されることが望ましい。
The
即ち、ホモジナイザ5で入射角度と光強度に関して均一化されたパルスレーザ光12は、位相シフタ6を透過すると、図2(c)に示すように光強度が単調増加と単調減少を繰り返す理想的な光強度分布BPとなる。この図2(c)の光強度分布BPは断面逆三角形形状であり、最大ピーク値と最小ピーク値が突状であり、平坦部を有しないものである。しかも等振幅PHで、かつ等ピッチ間隔PWである。すなわち、位相変調された均一化レーザ光は高次振動成分を含まないために、このパルスレーザ光12が被結晶化基板8を照射すると理論的には位相シフタ6の段差6a−6aの幅間隔Wに応じたサイズの大結晶粒を横方向成長させることが可能になる。
That is, when the
このとき非晶質半導体膜17の光吸収による発熱効果と絶縁層の蓄熱効果とにより被結晶化膜に熱エネルギが補給されるので、溶融→凝固結晶化→結晶粒横方向成長の一連のプロセスが促進され、結晶粒のサイズが大きくなる。なお、図2(c)の光強度分布BPにおいてピーク部の角度θが鋭くなると膜破壊を生じ易くなるので、ピーク部の角度θはできるだけ緩やかな角度となるように光強度分布BPを設定することが望ましい。
At this time, heat energy is replenished to the film to be crystallized by the heat generation effect due to the light absorption of the
なお、上記実施例は基板5に位相シフタ4による変調光を投射するプロジェクション法について説明したが、本発明はこれのみに限定されるものではなく所望の距離を離して基板5上に位相シフタ4を設置したプロキシミティ法にも適用することができる。
In the above embodiment, the projection method for projecting the modulated light by the
次に、この結晶化装置1による結晶化方法を具体的に説明する。図1乃至図4と同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。コントローラ11に予め記憶されたプログラムにより自動的に制御される。コントローラ11は、被結晶化基板8を載置台9の予め定められた位置に搬送制御し、被結晶化基板8を仮固定例えば静電チャック又はバキュームチャックの制御をする。コントローラ11は、仮固定された被結晶化基板8を予め定められた手順で位置合わせする。
Next, the crystallization method by the
コントローラ11は、エキシマレーザ装置2発振させるための制御をする。この結果、エキシマレーザ装置2例えばXeClもしくはKrFエキシマレーザ装置2は、発振し、パルスレーザ12を出射する。このパルスレーザ12は、例えばパルス幅例えば30nsec、照射レーザフルエンス例えば940mJ/cm2のパルスレーザ光50を出射する。このパルスレーザ光12は、凹レンズ3、凸レンズ4により発散収束されてホモジナイザ5に入射する。ホモジナイザ5は、入射したパルスレーザ光12の入射角度と光強度をホモジナイズ(均一化)する。
The controller 11 performs control for causing the
ホモジナイザ5は、均一化されたパルスレーザ光12を位相シフタ6に入射させ、位相シフタ6は、複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光12を出射する。エキシマレーザ装置2から出射されたパルスレーザ光12は、ホモジナイザ5で光強度及び入射角の均一化がされたのち位相シフタ6により複数の断面逆三角形状ピークパターンを有する光強度分布に変調され、この光強度分布がプロジェクションレンズ7により被結晶化基板8に結像される。この結果、結像部の非晶質半導体膜17は溶融し、レーザ光が遮断されたのち結晶化される。
The
この結晶化過程において、被結晶化基板8内においては、次のような過程で非晶質半導体膜17の結晶化が行われる。即ち、複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光12が、被結晶化基板8に入射したとき、被結晶化基板8の非晶質半導体膜17のパルスレーザ光12は、非晶質半導体膜17に入射し、その照射部のみ直ちに厚さ方向に溶融させる。
In this crystallization process, the
このときの非晶質半導体膜17の温度上昇は、下地保護膜16およびキャップ絶縁膜18に伝達し蓄熱される。この蓄熱効果は、パルスレーザ光が遮断されたとき非晶質半導体膜17の被照射部が急激に降温することを妨げる。そのため、大粒径の結晶化領域の形成を可能にする。非単結晶半導体膜の非晶質半導体膜17が直ちに厚さ方向に溶融し、パルスレーザ光が遮断されたときフルエンスが最小となる逆ピーク点を起点として凝固(結晶化)が開始し、ラテラル方向すなわち横方向(非晶質半導体膜17の厚みに直交する方向)に結晶粒が成長する。
The temperature rise of the
この結晶成長は、下地保護膜16、キャップ絶縁膜18の蓄熱効果により結晶粒の横方向成長が促進されるので、最終凝固後の結晶粒のサイズが大きくなり、照射部において広範囲の単結晶化が実現される。
In this crystal growth, since the lateral growth of crystal grains is promoted by the heat storage effect of the base
このような結晶化工程は、エキシマレーザ装置2と被結晶化基板8とを相対的に移動例えば、コントローラ11がXYZθステージ10を移動させることにより非晶質半導体膜17の予め定められた領域を連続的又は間欠的に全面にわたって行われる。
In such a crystallization process, the
ELA法を用いた横方向(ラテラル)成長プロセスにおいて、大粒径、即ち横方向成長長さが長い結晶を得ること、かつ良好な電気特性を有する結晶化膜を作成することを目的とし、横方向成長長さに影響を与える要因について検討した。 In the lateral growth process using the ELA method, the purpose is to obtain a crystal having a large grain size, that is, a crystal having a long lateral growth length and a good electrical property. The factors affecting the directional growth length were examined.
まずシリコン膜中の不純物が、横方向成長長さに対してどのような影響を与えるかを検討するためのサンプルを準備した。サンプル中の不純物およびその不純物の濃度を精度良く制御するために、イオン注入法を用いてサンプルを作成した。サンプルの構造は、図3に示した構造と同じ層構造を有するものを準備した。具体的には、さまざまな不純物濃度に関するサンプルを準備するため、図5に示されるサンプル作成工程50の各工程(工程51〜57)を経て作成された。サンプル作成の各工程について説明する。まず下地基板として1μm熱酸化膜付きSiウェハを準備する(工程51)。その上に、被結晶化膜である非単結晶半導体膜として、SiH4を原料ガスとしてプラズマCVD法にてa−Si:H膜を例えば200nm堆積させる(工程52)。
First, a sample was prepared for examining how the impurities in the silicon film affect the lateral growth length. In order to accurately control the impurities in the sample and the concentration of the impurities, a sample was prepared using an ion implantation method. A sample structure having the same layer structure as that shown in FIG. 3 was prepared. Specifically, in order to prepare samples relating to various impurity concentrations, the sample was prepared through each step (steps 51 to 57) of the
さらに、a−Si:H膜上にSiH4およびN2Oを原料ガスとしてキャップ酸化膜を30nm堆積させた(工程53)。このキャップ酸化膜は、a−Si:H膜中に不純物を適切にイオン注入のために設けるものであり、イオン注入後にこのキャップ酸化膜を除去(工程55)することにより注入表面近傍での過剰なドーズ量および過度のダメージを除去することができる。 Further, a cap oxide film of 30 nm was deposited on the a-Si: H film using SiH 4 and N 2 O as source gases (step 53). This cap oxide film provides impurities in the a-Si: H film appropriately for ion implantation. After the ion implantation, the cap oxide film is removed (step 55), so that excess in the vicinity of the implantation surface is obtained. The amount of dose and excessive damage can be removed.
工程54では、イオン注入法により、不純物として考えられるカーボン(C),窒素(N)、酸素(O)またはフッ素(F)を、さらにイオン注入のダメージの影響を調べるリファレンスとしてシリコン(Si)をそれぞれ注入したサンプルを作成した。その後、イオン注入用キャップ酸化膜を希フッ酸等のエッチングによりウェットエッチング処理することにより除去した(工程55)。再度、SiH4およびN2Oを原料ガスとしてキャップ酸化膜300nmを堆積した(工程57)。リファレンスとして、非晶質半導体膜17例えばa−Si:H膜上に大気開放せずにサンプルを作成する工程56を経由してキャップSiO2膜を堆積させたサンプルも用意した。
In step 54, carbon (C), nitrogen (N), oxygen (O), or fluorine (F) that are considered as impurities by ion implantation, and silicon (Si) as a reference for investigating the influence of ion implantation damage. Each injected sample was made. Thereafter, the cap oxide film for ion implantation was removed by wet etching by etching with dilute hydrofluoric acid or the like (step 55). Again, a cap oxide film of 300 nm was deposited using SiH 4 and N 2 O as source gases (step 57). As a reference, a sample was also prepared in which a cap SiO 2 film was deposited on the
作成されたサンプルは、窒素雰囲気中で580℃でのアニールにより脱水素化の後、大気中で加熱することなく室温に設定された被結晶化基板8に、KrFもしくはXeClエキシマレーザ光パルスのシングルショットにより、結晶化された。即ち、室温の被結晶化基板8には、パルスレーザ光の1パルスのレーザ光を照射した。そして、1パルスのレーザ光に照射されて結晶化された膜の超小形構造(マイクロストラクチャ)は、セコエッチング(Secco−etching)後、走査型電子顕微鏡(SEM)によって評価された。
The prepared sample was dehydrogenated by annealing at 580 ° C. in a nitrogen atmosphere, and then a single crystal of KrF or XeCl excimer laser light pulse was applied to the crystallized
表1に、大気開放の影響およびイオン注入のダメージによる影響を調べるために準備された4種類のサンプルをサンプル1〜サンプル4として示す。
Table 1 shows four types of samples prepared as
サンプル1およびサンプル2は、大気開放の影響を調べるために作成されたサンプルである。サンプル1およびサンプル2の横方向成長長さを比較することにより、横方向成長長さに及ぼす大気開放の影響が判る。さらに、サンプル2,サンプル3およびサンプル4の横方向成長長さを調べることにより、イオン注入によるダメージが横方向成長長さに及ぼす影響が判る。注入されたイオンの値は、ピーク濃度の値に対応するものである。サンプルは、異なる光強度・光強度分布による影響を排除するために、940mJcm−2の一定のピーク光強度を有し、光強度分布のピーク部の位置と谷部の位置の間の距離、すなわちスロープ幅Ws(光強度分布のピッチ間隔PWの半分の値)が15μmに固定された光強度分布を有するレーザ光で結晶化された。後述するが、各サンプル構造に対して種々のスロープ幅Wsを使用して横方向成長長さを測定した結果、15μmの光強度分布がもっとも長い横方向成長長さを与えることが判っている。
図6は、4つのリファレンスに対する横方向成長長さを示すものである。図6のサンプル1およびサンプル2の横方向成長長さを比較すると大きく異なっていることが判る。すなわちキャップ膜SiO2とSiとの界面を大気に暴露することにより、横方向成長長さが約7μmから約4.7μm程度にまで短くなっている。すなわち大気開放無く作成された積層構造(サンプル1)は、より長い結晶粒成長長さを得ていることより、大気暴露中に起こるSi表面のコンタミネーションが結晶成長を大きく阻害するものと考えられる。
FIG. 6 shows the lateral growth length for four references. It can be seen that the lateral growth lengths of
これに対し、イオン注入時のダメージは、図6に示すサンプル2、サンプル3およびサンプル4の横方向成長長さの結果にほとんど差がないことより、横方向結晶成長に対しては重要な因子ではないことが判る。横方向成長に対するイオン注入のダメージの影響が無視出来るほど小さい理由は、横方向の結晶化は、Siをレーザアニールにより溶融するため、イオン注入中に固体Siに入ったダメージがその溶融により修復もしくは緩和されたものと思われる。従って、結晶成長長さにおけるSi膜中の不純物濃度依存性を議論する場合に、イオン注入法により意図的に不純物を含有させたサンプルを用いて評価することができる。これはイオン注入時のイオンダメージが、殆ど結晶成長に影響しないことによるものである。
On the other hand, the damage at the time of ion implantation is an important factor for the lateral crystal growth because there is almost no difference in the results of the lateral growth lengths of
図7は、レーザアニールされたSi膜中のカーボン濃度の深さプロファイルを示す。この実験で、2つのサンプルを使用した。1つのサンプルは、1μm熱酸化膜付きのSi基板上に厚さ200nmのa―Si:H膜と、さらにその上に厚さ300nmのキャッピングSiO2膜とを有する積層構造からなる。他のもう1つのサンプルは、同じ1μm熱酸化膜基板上に200nmのa―Si:H膜だけ堆積された、すなわちキャッピング膜が無い構造を有するものである。 FIG. 7 shows the depth profile of the carbon concentration in the laser annealed Si film. Two samples were used in this experiment. One sample has a laminated structure having an a-Si: H film having a thickness of 200 nm on a Si substrate with a 1 μm thermal oxide film and a capping SiO 2 film having a thickness of 300 nm on the a-Si: H film. Another sample has a structure in which only a 200 nm a-Si: H film is deposited on the same 1 μm thermal oxide film substrate, that is, there is no capping film.
Si膜の不純物としてのカーボンは、キャッピング膜無しの場合には、レーザーアニーリングのショット回数を増す毎に、サンプルのより深い部分に浸透していくことが判る。それに対し、300nmの厚さのキャップ膜付きの場合には、レーザを20ショットしたにもかかわらずカーボンの浸透は非常に少ないことが判る。カーボンの浸透は、大気中からのコンタミネーションに起因し、キャップ膜は、レーザアニールプロセスの間、コンタミネーションに対して重要な役割を果たしていることが判る。図6および図7の結果より、Si表面のコンタミネーションを低減するためのキャップ膜が必要であることが判った。 It can be seen that carbon as an impurity of the Si film penetrates into a deeper portion of the sample every time the number of laser annealing shots is increased in the case of no capping film. On the other hand, in the case of a cap film with a thickness of 300 nm, it can be seen that the penetration of carbon is very small despite the 20 shots of the laser. It can be seen that the carbon penetration is due to contamination from the atmosphere, and the cap film plays an important role for contamination during the laser annealing process. From the results of FIGS. 6 and 7, it was found that a cap film for reducing contamination on the Si surface is necessary.
図8は、さまざまなカーボン濃度を有するサンプルのSEM写真を示す。カーボン濃度は、イオン注入のドーズ量によって算出された。結晶化する場合のレーザ光の照射強度については、ピーク光強度を940mJcm−2に固定した。そして光強度分布としては、スロープ幅Wsを15μmに固定して実験を行った。横方向成長長さは、カーボン濃度の増加と共に短くなり、これは横方向成長が、カーボンを起因として自然発生的に垂直成長が起こる位置で、止まってしまうことによる。垂直成長の確率は、Si/SiO2界面での核形成の確率に比例する。おそらく短い横方向成長は、Si/SiO2界面での不純物であるカーボンに起因した核形成の高い頻度に対応するものである。これは、例えば3x1018cm−3や1x1019cm−3のより高いカーボン濃度を有するサンプルで生じた第2の横方向成長からも判る。 FIG. 8 shows SEM photographs of samples having various carbon concentrations. The carbon concentration was calculated by the dose amount of ion implantation. Regarding the irradiation intensity of the laser beam in the case of crystallization, the peak light intensity was fixed at 940 mJcm −2 . As the light intensity distribution, the experiment was conducted with the slope width Ws fixed at 15 μm. The lateral growth length becomes shorter as the carbon concentration increases. This is because the lateral growth stops at a position where vertical growth occurs spontaneously due to carbon. The probability of vertical growth is proportional to the probability of nucleation at the Si / SiO 2 interface. Perhaps short lateral growth, which corresponds to the higher frequency of nucleation due to the carbon which is an impurity in the Si / SiO 2 interface. This can also be seen from the second lateral growth produced by samples with higher carbon concentrations, for example 3 × 10 18 cm −3 or 1 × 10 19 cm −3 .
以上の実験により、非結晶半導体膜中のカーボン等の不純物が結晶成長を阻害していることが判った。そしてキャップ膜の無い状態でレーザアニールすることによりカーボンの半導体膜中への浸透が進むが、キャップ膜を設けた場合にはカーボンの浸透が低減されることより、非結晶半導体膜上にキャップ膜を設けることがカーボン等の汚染、レーザアニールによる膜中への浸透に対して有効であることが判った。ここでキャップ膜は、1層のみのキャップ膜について示したが、複数のキャップ膜を用いても良いし、またキャップ膜としてシリコン酸化膜を用いたが、シリコン酸窒化膜、シリコン窒化膜を用いても良い。 From the above experiment, it has been found that impurities such as carbon in the amorphous semiconductor film inhibit the crystal growth. Then, the laser annealing without the cap film allows the carbon to penetrate into the semiconductor film. However, when the cap film is provided, the carbon penetration is reduced, so that the cap film is formed on the amorphous semiconductor film. It has been found that the provision of is effective for contamination of carbon and the like, and penetration into the film by laser annealing. Here, the cap film is shown as a cap film of only one layer, but a plurality of cap films may be used, and a silicon oxide film is used as the cap film, but a silicon oxynitride film or a silicon nitride film is used. May be.
次に横方向成長長さにおける照射レーザ光の光強度分布の影響について検討した。図9に、予想される光強度分布のプロファイルを示す。断面逆三角形状ピークパターンの光強度分布のピーク部の位置と谷部の位置との間の距離、すなわちスロープ幅Wsは、光強度分布のピッチ間隔PWの半分の値になる。ピーク部と谷部の強度を維持したまま、任意に変化させることができる。 Next, the influence of the light intensity distribution of the irradiated laser beam on the lateral growth length was examined. FIG. 9 shows an expected light intensity distribution profile. The distance between the position of the peak portion and the position of the valley portion of the light intensity distribution of the inverted triangular peak pattern, that is, the slope width Ws is a value half the pitch interval PW of the light intensity distribution. It can be changed arbitrarily while maintaining the strength of the peak and valley portions.
いくつかの異なるカーボン濃度を有するサンプルの横方向成長長さは、光強度分布のスロープ幅Wsの関数として図10に示される。長いスロープ幅Ws、すなわち光強度分布のスロープが緩やか場合に、必ずしも長い横方向成長長さを得られるわけではない。図10より、横方向成長長さは、スロープ幅Wsに対し極大値を持つような関係を有し、最長の横方向成長長さに対応する最適なスロープ幅Wsが存在する。 The lateral growth length for samples with several different carbon concentrations is shown in FIG. 10 as a function of the slope width Ws of the light intensity distribution. When the long slope width Ws, that is, the slope of the light intensity distribution is gentle, it is not always possible to obtain a long lateral growth length. As shown in FIG. 10, the lateral growth length has a relationship with a maximum value with respect to the slope width Ws, and there is an optimum slope width Ws corresponding to the longest lateral growth length.
さらに、カーボン濃度が増加するに従い横方向成長長さが短くなり、最も長い横方向成長長さを与える最適スロープ幅Wsも15μmから10μmに移動することが判る。この結果より、不純物、例えばカーボン等に対しては1x1017cm−3〜1x1018cm−3の不純物濃度範囲ではスロープ幅Wsが15μmで横方向成長長さが最長値を示し、3x1018cm−3以上の不純物濃度範囲ではスロープ幅Wsが10μmで横方向成長長さが最長値を示す。これにより、横方向成長長さは、光強度分布プロファイルにも影響を受け、不純物濃度例えばカーボン等の不純物濃度においては1018cm−3以上の不純物濃度範囲では最適スロープ幅Wsは10μmであり、1x1017cm−3〜1x1018cm−3の不純物濃度範囲では最適スロープ幅Wsは15μmであることが判った。
Furthermore, it can be seen that as the carbon concentration increases, the lateral growth length decreases, and the optimum slope width Ws that gives the longest lateral growth length also moves from 15 μm to 10 μm. From this result, for impurities such as carbon, in the impurity concentration range of 1 × 10 17
第1の実施の形態
図11は、いくつかの不純物元素(C,N,O,F)の濃度と横方向成長長さとの関係を示す。ピーク光強度分布において、最大の横方向成長長さを得るように、スロープ幅Wsが15μmとなる分布が選択された。イオン注入された不純物がフッ素の場合、横方向成長長さは、フッ素濃度により殆ど影響を受けない。図11の結果より原子番号が大きくなるにしたがって、不純物濃度と横方向成長長さとの間の依存性がより少なくなることが判る。
First Embodiment FIG. 11 shows the relationship between the concentration of several impurity elements (C, N, O, F) and the lateral growth length. In the peak light intensity distribution, a distribution having a slope width Ws of 15 μm was selected so as to obtain the maximum lateral growth length. When the ion-implanted impurity is fluorine, the lateral growth length is hardly affected by the fluorine concentration. From the results shown in FIG. 11, it can be seen that the dependency between the impurity concentration and the lateral growth length decreases as the atomic number increases.
この結果は、2つの可能性を示唆している。1つの可能性は、不純物原子のサイズと関係すると考えられる。原子番号が増加するに伴い原子サイズの大きさも増大する。そしてSi原子と不純物原子との間のサイズのミスマッチの度合いが核形成比率に対応すると考えられる。もう一つの可能性は、不純物原子の結合手の数に関係する。横方向成長中に、全原子数に比べ不純物原子のダングリングボンド(未結合手)の数がとても少ない場合には、結合のフレキシビリティは大きくなる。つまりSi結晶の横方向成長を阻害する不純物原子のダングリングボンドが少ないために長い横方向成長長さを実現出来たと考えられる。このフレキシビリティの度合いは、直接、核形成率に対応する。 This result suggests two possibilities. One possibility is thought to be related to the size of the impurity atoms. As the atomic number increases, the size of the atomic size also increases. The degree of size mismatch between Si atoms and impurity atoms is considered to correspond to the nucleation ratio. Another possibility relates to the number of impurity atom bonds. If the number of dangling bonds (unbonded hands) of impurity atoms is very small during the lateral growth compared to the total number of atoms, the bond flexibility increases. That is, it is considered that a long lateral growth length could be realized because there are few dangling bonds of impurity atoms that hinder the lateral growth of the Si crystal. This degree of flexibility directly corresponds to the nucleation rate.
図11の結果より、a−Si:H膜中にフッ素が混入しても結晶成長には影響を与えないことが判った。現状のプロセスは、非単結晶半導体膜、例えばa−Si:H膜の脱水素化のための熱処理(580℃窒素雰囲気下)を必要とする。これは、a−Si:H膜中には水素が数%から十数%含まれており、ELA法を行うと瞬時に1000℃以上の高温になるため、水素が急激に抜けて膜が剥がれてしまう。そのため、ELA前に熱処理してa−Si:H膜中の水素濃度を数%程度以下に低減するのである。この脱水素化処理により、過剰水素は離脱しELA時のはがれを防止し、また残った水素の一部は結晶化後のシリコンのダングリングボンドのターミネーションとして働き、電気的特性を改善することができる。しかしSi−H結合は結合力が弱く不安定である事も判っている。図11の結果より、フッ素の混入が膜の結晶成長に影響を与えないことが判った。Si−H結合より結合力の強いSi−F結合を使用し、シリコンのターミネーション(終端)を行えば安定した結合のSi−Fを有するとともに、さらに横方向結晶成長も長い良好な結晶粒を得ることができた。 From the result of FIG. 11, it was found that even if fluorine is mixed in the a-Si: H film, the crystal growth is not affected. The current process requires a heat treatment (in a 580 ° C. nitrogen atmosphere) for dehydrogenation of a non-single crystal semiconductor film, for example, an a-Si: H film. This is because the a-Si: H film contains several to dozens of% of hydrogen, and when the ELA method is used, the temperature instantaneously rises to 1000 ° C. or higher. End up. Therefore, heat treatment is performed before ELA to reduce the hydrogen concentration in the a-Si: H film to about several percent or less. By this dehydrogenation treatment, excess hydrogen is released to prevent peeling during ELA, and a part of the remaining hydrogen works as termination of dangling bonds of silicon after crystallization, improving electrical characteristics. it can. However, it has also been found that the Si—H bond has a weak bonding force and is unstable. From the result of FIG. 11, it was found that the mixing of fluorine does not affect the crystal growth of the film. Using Si-F bonds, which have stronger bonding strength than Si-H bonds, and having silicon termination (termination), it is possible to obtain good crystal grains that have stable bonds of Si-F and have a longer lateral crystal growth. I was able to.
第2の実施の形態
更にSi−F結合が、Si−H結合と同等以上の結合強度を有し、Si−Hに代わるシリコンのダングリングボンドのターミネーションとして働き、電気的特性を改善することができるのではないかと考えた。そこで膜中のフッ素含有が半導体の電気的特性にどのような影響を与えるかを調査した。
Second Embodiment Furthermore, the Si-F bond has a bond strength equal to or higher than that of the Si-H bond, and serves as a termination of a dangling bond of silicon instead of Si-H, thereby improving electrical characteristics. I thought I could do it. Therefore, the influence of fluorine content in the film on the electrical characteristics of the semiconductor was investigated.
図12には、電界効果移動度の膜中フッ素濃度依存性を示す。この測定は、ゲート絶縁膜厚50nm、シリコン膜厚50nm、チャンネル濃度2x1016cm−3、チャンネル注入はBにて行ったものである。通常使用のもの(左端のフッ素含有のないもの(横軸:no F))と比較し、フッ素濃度1x1020cm−3以下の範囲の電界効果移動度は、ほぼ同等か、もしくは高い移動度を有している。さらにエラーバーにて示されるように、通常使用のものは、電界効果移動度のバラツキが大きいが、フッ素を含有するものは、そのバラツキが少なく、安定して良好な移動度を提供していることが判る。以上の結果より、膜中へのフッ素の注入において、フッ素濃度1x1020cm−3以下の範囲であれば、フッ素を含有していない通常使用のものに比べ、良好な電界効果移動度を有することが判った。 FIG. 12 shows the dependence of field effect mobility on the fluorine concentration in the film. In this measurement, the gate insulating film thickness is 50 nm, the silicon film thickness is 50 nm, the channel concentration is 2 × 10 16 cm −3 , and channel implantation is performed at B. Compared with the normal use (the one with no fluorine at the left end (horizontal axis: no F)), the field effect mobility in the range of fluorine concentration of 1 × 10 20 cm −3 or less is almost equal or higher Have. Furthermore, as indicated by the error bar, the normally used one has a large variation in field effect mobility, but the one containing fluorine has a small variation and stably provides a good mobility. I understand that. From the above results, in the implantation of fluorine into the film, if the fluorine concentration is in the range of 1 × 10 20 cm −3 or less, it has better field-effect mobility than the normal use not containing fluorine. I understood.
さらに図13には、しきい電圧シフトの膜中フッ素濃度依存性を示す。しきい電圧シフトの測定の際のTFT構造は、チャネルドーズ:B,チャネル濃度:2x1016cm−3、ゲート酸化膜:50nm、ゲート電極:Mo−W合金、層間絶縁膜:SiO2膜300nm、S/Dメタル:Ti(バリアメタル)、Al−Cu−Si合金500nmである。ストレス条件は、ゲート電圧:+15V,ソース・ドレイン電圧:0V、基板温度:90℃、ストレス時間:10000秒である。 Further, FIG. 13 shows the dependency of the threshold voltage shift on the fluorine concentration in the film. The TFT structure in measuring the threshold voltage shift is as follows: channel dose: B, channel concentration: 2 × 10 16 cm −3 , gate oxide film: 50 nm, gate electrode: Mo—W alloy, interlayer insulating film: SiO 2 film 300 nm, S / D metal: Ti (barrier metal), Al—Cu—Si alloy 500 nm. The stress conditions are gate voltage: +15 V, source / drain voltage: 0 V, substrate temperature: 90 ° C., stress time: 10,000 seconds.
通常使用のもの(左端のフッ素含有のないもの(横軸:no F))と比較し、フッ素濃度1x1018cm−3以上の範囲のしきい電圧シフトは、低く、またエラーバーにて示されるように、バラツキも非常に少ない安定したしきい電圧シフトを提供していることが判る。以上の結果より、膜中へのフッ素の注入において、フッ素濃度1x1018cm−3以上の範囲であれば、フッ素を含有していない通常使用のものに比べ、良好なしきい電圧シフトを有することが判った。 The threshold voltage shift in the fluorine concentration range of 1 × 10 18 cm −3 or higher is lower than that of the normal use (the one not containing fluorine at the left end (horizontal axis: no F)), and is indicated by an error bar. As can be seen, it provides a stable threshold voltage shift with very little variation. From the above results, in the implantation of fluorine into the film, if the fluorine concentration is in the range of 1 × 10 18 cm −3 or more, it has a good threshold voltage shift compared with the normal use not containing fluorine. understood.
以上、電界効果移動度およびしきい電圧シフトのフッ素濃度依存性の結果より、フッ素濃度1x1018cm−3乃至1x1021cm−3の場合に、良好な電気的特性を得ることに成功した。 As described above, from the results of the fluorine concentration dependence of the field effect mobility and the threshold voltage shift, it was possible to obtain good electrical characteristics when the fluorine concentration was 1 × 10 18 cm −3 to 1 × 10 21 cm −3 .
第3の実施の形態
電界効果移動度のフッ素濃度の影響に加え、さらに他元素の影響についても調べた。フッ素に加え注入元素として、さらに酸素、窒素、カーボンがそれぞれ注入されたサンプルと、リファレンスとしてフッ素のみを注入したサンプルの電界効果移動度を測定した。図14に、フッ素のみの注入されたサンプル(フッ素濃度:1x1017cm−3乃至1x1021cm−3)および注入無しのサンプル(横軸にno Fと記載)、およびこれらフッ素注入有り及び注入無しのサンプルに酸素濃度1x1019cm−3、窒素濃度1x1019cm−3、炭素濃度1x1018cm−3をそれぞれ注入されたサンプルの電界効果移動度を示す。横軸には、注入されたフッ素濃度を、縦軸には電界効果移動度を示す。
Third Embodiment In addition to the influence of fluorine concentration on field effect mobility, the influence of other elements was also examined. The field-effect mobility of a sample into which oxygen, nitrogen, and carbon were further implanted as an implanted element in addition to fluorine and a sample into which only fluorine was implanted as a reference were measured. FIG. 14 shows a sample in which only fluorine is injected (fluorine concentration: 1 × 10 17 cm −3 to 1 × 10 21 cm −3 ), a sample without injection (denoted as “no F” on the horizontal axis), and those with and without fluorine injection. The field-effect mobility of a sample in which an oxygen concentration of 1 × 10 19 cm −3 , a nitrogen concentration of 1 × 10 19 cm −3 , and a carbon concentration of 1 × 10 18 cm −3 is respectively injected into this sample is shown. The horizontal axis represents the implanted fluorine concentration, and the vertical axis represents the field effect mobility.
フッ素のみが注入されたサンプルでは良好な電界効果移動度を示すが、酸素濃度1x1019cm−3、窒素濃度1x1019cm−3、炭素濃度1x1018cm−3それぞれ注入されたサンプルでは、電界効果移動度が低下し電気特性が悪化していることが判る。同じ実験を、酸素濃度1x1018cm−3、窒素濃度1x1018cm−3、炭素濃度1x1017cm−3をそれぞれ注入されたサンプルでは電界効果移動度の低下は見られず、図14に示すフッ素のみが注入されたサンプルと同じ値を得ることができた(図示せず)。従って、フッ素以外の不純物濃度を低下させた状態で、例えば酸素であれば酸素濃度1x1018cm−3以下と、窒素であれば窒素濃度1x1018cm−3以下と、炭素であれば炭素濃度1x1017cm−3以下とした状態でフッ素を含有させることにより良好な電気特性を得ることができた。 Samples injected with only fluorine show good field-effect mobility, but samples injected with oxygen concentration of 1 × 10 19 cm −3 , nitrogen concentration of 1 × 10 19 cm −3 and carbon concentration of 1 × 10 18 cm −3 each have a field effect. It can be seen that the mobility is lowered and the electrical characteristics are deteriorated. In the same experiment, no decrease in field-effect mobility was observed in samples implanted with an oxygen concentration of 1 × 10 18 cm −3 , a nitrogen concentration of 1 × 10 18 cm −3 , and a carbon concentration of 1 × 10 17 cm −3, and the fluorine shown in FIG. Only the same value as the sample injected could be obtained (not shown). Therefore, in a state where the concentration of impurities other than fluorine is reduced, for example, oxygen is an oxygen concentration of 1 × 10 18 cm −3 or less, nitrogen is a nitrogen concentration of 1 × 10 18 cm −3 or less, and carbon is a carbon concentration of 1 × 10. Good electrical characteristics could be obtained by containing fluorine in a state of 17 cm −3 or less.
実際に膜中の酸素濃度、窒素濃度、炭素濃度を低減させる方法として、非単結晶半導体膜の堆積時に、チャンバ壁からの脱ガスの抑制、堆積前のプリコートプロセス、および排気装置からのオイルの逆流に対し対処することにより、堆積された膜中の酸素濃度、窒素濃度、および炭素濃度は、標準のプラズマCVD装置で堆積した標準的な膜の値の1/100程度の非常に低い濃度を実現することができた。 As a method of actually reducing the oxygen concentration, nitrogen concentration, and carbon concentration in the film, during the deposition of the non-single crystal semiconductor film, suppression of degassing from the chamber wall, pre-coating process before deposition, and oil from the exhaust device By dealing with backflow, the oxygen concentration, nitrogen concentration, and carbon concentration in the deposited film are very low, about 1/100 of the value of a standard film deposited by a standard plasma CVD apparatus. Could be realized.
第4の実施の形態
上記の実施形態では、横方向結晶成長および電気的特性の膜中フッ素含有量依存性を定量的に正確に評価するため、プラズマCVD法で堆積した非単結晶半導体膜に、フッ素イオン注入法にて形成されたフッ素含有非単結晶半導体膜を使用した。しかし、実際の製造工程においては、フッ素含有非単結晶半導体膜はプラズマCVD法を使用して堆積されなければならない。これは現状のプロセスとの整合性、量産性等によるものである。そこで、フッ素含有非単結晶半導体膜をプラズマCVD法にて堆積するため、通常使用されるSiH4ガスに加え、フッ素含有ガスであるSiF4を原料ガスとしてプラズマCVD法にてフッ素含有非単結晶半導体膜の堆積を試みた。
Fourth Embodiment In the above embodiment, in order to quantitatively and accurately evaluate the dependence of lateral crystal growth and electrical properties on fluorine content in the film, a non-single crystal semiconductor film deposited by plasma CVD is used. A fluorine-containing non-single crystal semiconductor film formed by a fluorine ion implantation method was used. However, in an actual manufacturing process, the fluorine-containing non-single crystal semiconductor film must be deposited using a plasma CVD method. This is due to consistency with the current process, mass productivity, and the like. Therefore, in order to deposit a fluorine-containing non-single crystal semiconductor film by a plasma CVD method, in addition to a commonly used SiH 4 gas, a fluorine-containing non-single crystal is obtained by a plasma CVD method using SiF 4 as a raw material gas. An attempt was made to deposit a semiconductor film.
その結果の一例を、図15に示す。膜中フッ素濃度を幅広く制御するためフッ素含有ガスとして、1000ppmSiF4(H2ベース)、1%SiF4(H2ベース)、100%SiF4ガスが使用が使用された。膜の堆積条件は、SiH4流量を100sccmに固定し、SiF4ガス流量を可変とし、圧力200Pa、基板温度280℃にて堆積を行った。横軸には、SiH4ガス流量に対する実際に導入されたSiF4ガスの実流量比率(%)を、縦軸にはその時に堆積された膜中のフッ素濃度の測定値を示す。図15より、SiF4/SiH4流量比率を変化させることにより、膜中フッ素含有量を幅広く制御出来ることが判る。 An example of the result is shown in FIG. In order to widely control the fluorine concentration in the film, 1000 ppm SiF 4 (H 2 base), 1% SiF 4 (H 2 base), and 100% SiF 4 gas were used as the fluorine-containing gas. Film deposition conditions were as follows: the SiH 4 flow rate was fixed at 100 sccm, the SiF 4 gas flow rate was variable, and the pressure was 200 Pa and the substrate temperature was 280 ° C. The horizontal axis represents the actual flow rate ratio (%) of the actually introduced SiF 4 gas with respect to the SiH 4 gas flow rate, and the vertical axis represents the measured value of the fluorine concentration in the film deposited at that time. FIG. 15 shows that the fluorine content in the film can be widely controlled by changing the SiF 4 / SiH 4 flow rate ratio.
このSiF4/SiH4のガス流量比率制御法により、フッ素含有量を制御された非単結晶半導体膜をELA法にて結晶化し、その結晶化膜の横方向成長長さおよび電気的特性(電界効果移動度、しきい電圧シフト等)を測定したところ、フッ素イオン注入法にて作成されたフッ素含有含有非単結晶半導体膜の横方向成長長さおよび電気的特性と同等の結果を得ることができた。 By this SiF 4 / SiH 4 gas flow rate ratio control method, a non-single crystal semiconductor film whose fluorine content is controlled is crystallized by the ELA method, and the lateral growth length and electrical characteristics of the crystallized film (electric field) When measuring the effective mobility, threshold voltage shift, etc.), it is possible to obtain results equivalent to the lateral growth length and electrical characteristics of the fluorine-containing non-single crystal semiconductor film prepared by the fluorine ion implantation method. did it.
すなわち、SiH4とSiF4を原料ガスとして用いて堆積した膜であっても、先の実施の形態で示したように、膜中フッ素濃度が1x1018cm−3乃至1x1020cm−3の範囲であれば、良好な横方向成長長さと電気的特性を得ることができた。図15より膜中フッ素濃度が1x1018cm−3乃至1x1020cm−3の範囲に対応するSiF4/SiH4流量比率は、0.008乃至0.3%であった。従ってこの流量比の範囲内になるSiF4およびSiH4ガス流量とすることにより、フッ素濃度を1x1018cm−3乃至1x1020cm−3の範囲に制御することができ、良好な横方向成長長さと電気的特性を得ることができる。 That is, even in a film deposited using SiH 4 and SiF 4 as source gases, the fluorine concentration in the film is in the range of 1 × 10 18 cm −3 to 1 × 10 20 cm −3 as shown in the previous embodiment. Then, good lateral growth length and electrical characteristics could be obtained. As shown in FIG. 15, the SiF 4 / SiH 4 flow rate ratio corresponding to the fluorine concentration in the film ranging from 1 × 10 18 cm −3 to 1 × 10 20 cm −3 was 0.008 to 0.3%. Therefore, by setting the SiF 4 and SiH 4 gas flow rates within this flow ratio range, the fluorine concentration can be controlled in the range of 1 × 10 18 cm −3 to 1 × 10 20 cm −3 , and a good lateral growth length can be obtained. And electrical characteristics can be obtained.
第5の実施の形態
第4の実施の形態で堆積されたフッ素含有非単結晶半導体膜中において、第3の実施の形態で示した膜中の酸素濃度、窒素濃度、炭素濃度の低減効果を実現する方法として、先に述べたキャップ膜による外部からの汚染防止も効果があるのではないかと考え実験を行った。第4の実施の形態に記載された方法により堆積されたフッ素含有非単結晶半導体膜上に大気開放せずに連続に堆積することにより大気雰囲気からの汚染低減を試みた。堆積されたフッ素含有非単結晶半導体膜をELA法にて結晶化し、その結晶化膜の横方向成長長さおよび電気的特性(電界効果移動度、しきい電圧シフト等)を測定したところ、キャップ膜を付けない、もしくは大気開放した後にキャップ膜を付けたフッ素含有含有非単結晶半導体膜に比べ良好な結果を得ることができた。
Fifth Embodiment In the fluorine-containing non-single-crystal semiconductor film deposited in the fourth embodiment, the effect of reducing the oxygen concentration, nitrogen concentration, and carbon concentration in the film shown in the third embodiment is achieved. As a method to realize this, an experiment was conducted assuming that the above-described cap film could be effective in preventing contamination from the outside. Attempts were made to reduce contamination from the air atmosphere by continuously depositing on the fluorine-containing non-single-crystal semiconductor film deposited by the method described in the fourth embodiment without opening to the air. The deposited fluorine-containing non-single crystal semiconductor film was crystallized by ELA method, and the lateral growth length and electrical characteristics (field effect mobility, threshold voltage shift, etc.) of the crystallized film were measured. Better results were obtained compared to a fluorine-containing non-single crystal semiconductor film with no film attached or with a cap film after being opened to the atmosphere.
ここで連続に堆積とは、1:プラズマCVD法にてフッ素含有非単結晶半導体膜を堆積した後、プラズマをオフせずにプラズマを維持したまま連続してキャップ膜用の原料ガスに切り替えて堆積する場合、2:プラズマCVD法にてフッ素含有非単結晶半導体膜を堆積した後、プラズマを一度オフし、同一チャンバでキャップ膜用の原料ガスに切り替えて再度プラズマを着火し堆積する場合、3:プラズマCVD法にてフッ素含有非単結晶半導体膜を堆積した後、大気開放せずにキャップ膜堆積用の別チャンバに搬送し(例えばクラスター化されたマルチチャンバ装置内のチャンバ間搬送等)、そこでキャップ膜を堆積する場合がある。 Here, continuous deposition refers to 1: after depositing a fluorine-containing non-single-crystal semiconductor film by plasma CVD, and continuously switching to the raw material gas for the cap film while maintaining the plasma without turning off the plasma. When depositing 2: After depositing a fluorine-containing non-single-crystal semiconductor film by plasma CVD method, when turning off the plasma once, switching to the raw material gas for the cap film in the same chamber, igniting the plasma again and depositing, 3: After depositing a fluorine-containing non-single-crystal semiconductor film by plasma CVD method, it is transferred to another chamber for cap film deposition without opening to the atmosphere (for example, transfer between chambers in a clustered multi-chamber apparatus, etc.) Therefore, a cap film may be deposited there.
上記、キャップ膜は、SiH4とN2Oを原料ガスとするシリコン酸化膜(SiO2膜)に限定されず、SiH4,N2O,NH3を原料ガスとするシリコン酸窒化膜(SiON膜)、またはSiH4,NH3を原料ガスとするシリコン窒化膜(SiN膜)を用いても良い。特に下地膜がフッ素含有非単結晶半導体膜の場合、フッ素耐性が強くフッ素含有膜に対して強い密着性を有するシリコン酸窒化膜、シリコン窒化膜を用いることは有効である。またキャップ膜は、それぞれの膜の単一膜である必要もなく、それぞれの膜を積層した複数層を有する積層膜であっても良い。例えば、フッ素含有非単結晶半導体膜上には、フッ素耐性の強いシリコン窒化膜を堆積し、このシリコン窒化膜上には応力が少なく、他のプロセスとの整合性が高いシリコン酸化膜を積層した2層構造の積層膜としても良い。 Above, the cap film is not limited to the silicon oxide film using SiH 4 and N 2 O as source gases (SiO 2 film), SiH 4, N 2 O, silicon oxynitride film and NH 3 as raw material gases (SiON Film) or a silicon nitride film (SiN film) using SiH 4 or NH 3 as a source gas may be used. In particular, when the base film is a fluorine-containing non-single-crystal semiconductor film, it is effective to use a silicon oxynitride film or a silicon nitride film having high fluorine resistance and strong adhesion to the fluorine-containing film. Further, the cap film does not need to be a single film of each film, and may be a laminated film having a plurality of layers in which the respective films are laminated. For example, a fluorine-resistant silicon nitride film is deposited on a fluorine-containing non-single-crystal semiconductor film, and a silicon oxide film with low stress and high compatibility with other processes is laminated on the silicon nitride film. A laminated film having a two-layer structure may be used.
第6の実施の形態
次に、結晶化された領域に薄膜トランジスタ(TFT)の構成およびその製造方法について図16を参照して説明する。上述の結晶化方法により大結晶粒化した半導体膜をもつ被結晶化基板8を利用して薄膜トランジスタを作製した。図3と同一部分には、同一符号を付与し、その詳細な説明を省略する。
Sixth Embodiment Next, a structure of a thin film transistor (TFT) in a crystallized region and a manufacturing method thereof will be described with reference to FIG. A thin film transistor was manufactured using the substrate to be crystallized 8 having a semiconductor film large crystallized by the above crystallization method. The same parts as those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
絶縁体叉は半導体からなる基板15例えば低アルカリガラス基板上に下地保護膜16を形成する。下地保護膜16は、シリコン酸化膜(SiO2膜)またはシリコン窒化膜を主成分として含む絶縁膜、例えば膜厚300nmのシリコン酸化膜である。下地保護膜16は、ガラス基板に密接して形成されていることが好ましい。上記下地保護膜16は、基板15例えばガラス基板から上記フッ素含有非晶質半導体膜17に不純物が拡散しないように阻止する作用をする膜である。
A base
下地保護膜16の上にフッ素含有非単結晶半導体膜例えばフッ素含有非晶質半導体膜17を成膜する。このフッ素含有非晶質半導体膜17は例えばフッ素含有非晶質シリコン膜である。非晶質シリコン膜は、例えばプラズマ化学気相成長法によって成膜した膜厚200nmのフッ素が含有された水素化アモルファスシリコン膜(a−Si:H膜)である。
A fluorine-containing non-single crystal semiconductor film such as a fluorine-containing
フッ素含有非晶質シリコン膜上にキャップ絶縁膜18を形成して、被結晶化基板8を形成する。この被結晶化基板8は、図4に示されたホモジナイザ5によってホモジナイズされたパルスレーザ光を位相シフタ4に入射させ位相変調して図2(c)に示す複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光12を形成し、このレーザ光12を被結晶化基板8に照射して結晶化工程を終了する。
A
次に、結晶化工程を終了したのちフッ素含有非晶質半導体膜17上のキャップ絶縁膜18をエッチングにより除去する。次に、露出したフッ素含有非晶質半導体膜17の結晶化された領域に位置合わせして半導体回路例えば図16に示す薄膜トランジスタ35を次のようにして製造する。まずフッ素含有非晶質半導体膜17には、活性領域の形状を規定するためにフォトリソグラフィを用いてパターニングし、平面視野内でチャネル領域36およびソース領域37およびドレイン領域38のそれぞれに略対応する予め定められた所定パターンのSiアイランド(島状Si領域)39が形成される。このとき、薄膜トランジスタ35の少なくともチャネル領域36は、上記結晶化された領域に形成される。Siアイランド39は、総て島状結晶化領域または一部結晶化領域である。島状結晶化領域には、チャネル領域36、ソース領域37およびドレイン領域38が形成されることが最適である。島状結晶化領域には、少なくともチャネル領域36が形成される。
Next, after the crystallization process is completed, the
次に、チャネル領域36、ソース領域37およびドレイン領域38上にゲート絶縁膜40を形成する。このゲート絶縁膜40は、シリコン酸化膜あるいはシリコン酸窒化膜(SiON膜)を主成分とする材料で、厚さ10〜200nmのシリコン酸化膜、あるいは30〜500nmのシリコン酸窒化膜である。本実施例では、シリコンに接する側として3nmのシリコン酸化膜41を、その上側にプラズマCVD法で、SiH4(シランガス)とNH3(アンモニアガス)、N2O(笑気ガス)を原料としたシリコン酸窒化膜42(SiON膜)を50nmの厚さで形成してゲート絶縁膜40とした。2層とした理由は、シリコンの界面側では界面準位密度の低いシリコン酸化膜41を、上側はリーク電流を小さくするために誘電率の高いSiON膜42を用いたものであるが、これに限定されるものではなく、1層のみでも本発明の趣旨は逸脱しない。また本実施例では示していないが、ゲート絶縁膜40の下側のシリコン酸化膜41として酸素プラズマなどで島状のSiアイランド39の表面を酸化した膜を用いることも可能である。
Next, a gate insulating film 40 is formed on the
次に、ゲート絶縁膜40上にゲート電極43を形成するために導電層を形成した。導電層は、Ta、Ti、W、Mo、Al等の元素を主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて形成した。例えばMo−W合金とした。フォトリソグラフィを用いてゲート電極用金属層をパターニングし、所定パターンのゲート電極43を形成した。
Next, a conductive layer was formed on the gate insulating film 40 in order to form the
次に、ゲート電極43をマスクとして不純物を注入することによりソース領域37およびドレイン領域38を形成した。例えば、pチャネル型TFTを形成する場合、イオン注入法を用いて例えばボロンイオン等のp型不純物の注入を行う。この領域のボロン濃度は、例えば1.5×1020〜3×1021cm−3となるようにした。このようにしてpチャネル型TFTのソース領域37およびドレイン領域38を構成する高濃度p型不純物領域を形成する。このとき、n型不純物の注入を行えばnチャネル型TFTが形成されることはいうまでもない。
Next, the
次いで、イオン注入法により注入した不純物元素を活性化するために熱処理工程を行う。この工程は、ファーネスアニール法、レーザアニール法、ラピッドサーマルアニール法などの方法で行うことができる。本実施の形態では、ファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において摂氏300〜650℃の温度域で行うことが望ましく、本実施例では摂氏500℃で4時間の熱処理を行った。 Next, a heat treatment step is performed to activate the impurity element implanted by the ion implantation method. This step can be performed by methods such as furnace annealing, laser annealing, and rapid thermal annealing. In the present embodiment, the activation process is performed by furnace annealing. The heat treatment is desirably performed in a temperature range of 300 to 650 ° C. in a nitrogen atmosphere. In this example, heat treatment was performed at 500 ° C. for 4 hours.
次に、ゲート電極43およびゲート絶縁膜40の上に層間絶縁膜44を形成した。層間絶縁膜44はシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は200〜600nmとすれば良く、本実施例では400nmとした。
Next, an
次に、層間絶縁膜44における予め定められた所定の位置にコンタクトホールを開口する。そして、コンタクトホールの内部および層間絶縁層44の表面上に導電層を形成し、この導電層を所定の形状にパターニングする。本実施例ではこのソース・ドレイン電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。このようにして図16に示す薄膜トランジスタ35を形成した。
Next, a contact hole is opened at a predetermined position in the
第7の実施の形態
以下、上述の実施形態で得られるような薄膜トランジスタを実際にアクティブマトリクス型液晶表示装置に適用した例について説明する。図17は薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を示す図である。表示装置70は一対の絶縁基板71、72と両者の間に保持された電気光学物質73とを備えたパネル構造を有する。電気光学物質73としては液晶材料が広く用いられている。下側の絶縁基板71には画素アレイ部74と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路75と水平駆動回路76とに分かれている。
Seventh Embodiment Hereinafter, an example in which a thin film transistor obtained in the above-described embodiment is actually applied to an active matrix liquid crystal display device will be described. FIG. 17 is a diagram illustrating an example of an active matrix display device using a thin film transistor. The
また、絶縁基板71の周辺部上端には外部接続用の端子部77が形成されている。端子部77は配線78を介して垂直駆動回路75及び水平駆動回路76に接続している。画素アレイ部74には行状のゲート配線79と列状の信号配線80が形成されている。両配線の交差部には画素電極81とこれを駆動する薄膜トランジスタ82が形成されている。薄膜トランジスタ82のゲート電極は対応するゲート配線79に接続され、ドレイン領域は対応する画素電極81に接続され、ソース領域は対応する信号配線80に接続されている。ゲート配線79は垂直駆動回路75に接続する一方、信号配線80は水平駆動回路76に接続している。
Further, a
画素電極81をスイッチング駆動する薄膜トランジスタ82及び垂直駆動回路75と水平駆動回路76に含まれる薄膜トランジスタは、本発明に従って作製されたものであり、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく更に高性能な処理回路を集積形成することも可能である。
The
以上説明したように上記実施形態によれば、光強度が単調増加と単調減少を繰り返すパターンの光強度分布となるように変調されたパルスレーザ光を非単結晶半導体膜に照射するので、高次の振動成分が低減され、その振動成分に起因する小粒径結晶の出現が有効に抑制されるとともに、さらに光吸収発熱性の膜の方からパルスレーザ光を入射して、光吸収発熱性の膜の疑似基板加熱効果により結晶化対象である半導体膜を昇温するので、結晶粒の横方向成長長さが大幅に促進され、大粒径の結晶粒をち密に形成することができる。 As described above, according to the above embodiment, the non-single crystal semiconductor film is irradiated with the pulsed laser light modulated so that the light intensity has a light intensity distribution with a pattern in which the light intensity monotonously increases and decreases monotonously. The vibration component is reduced, and the appearance of small grain crystals due to the vibration component is effectively suppressed. Since the temperature of the semiconductor film to be crystallized is raised due to the effect of heating the pseudo substrate, the lateral growth length of the crystal grains is greatly promoted, and large-sized crystal grains can be densely formed.
また、結晶化工程において低温、例えば室温およびその近傍の温度域(例えば摂氏5〜50℃)のような低温であっても大粒径の結晶化を行なうことができる。さらに、本実施形態において、エキシマレーザ装置2としては、例えば308nmのレーザ光を発振するXeClエキシマレーザ装置を使用したが、波長が248nmのレーザ光を発振するKrFエキシマレーザ装置でも同様の良好な効果が得られたことを確認している。この波長が300nm以下のレーザ光による結晶化プロセスは、光吸収による光学系の発熱で、焦点ボケや結晶化位置の位置ズレが許容される範囲で使用することが望ましい。従って、本発明の他の実施形態として、波長が248nmのレーザ光を発振するKrFエキシマレーザ装置をエキシマレーザ装置2として使用してもよい。
Further, in a crystallization step, crystallization with a large particle size can be performed even at a low temperature, for example, a room temperature and a temperature in the vicinity thereof (for example, 5 to 50 ° C.). Furthermore, in this embodiment, for example, an XeCl excimer laser device that oscillates 308 nm laser light is used as the
上記実施形態では、非単結晶半導体膜にフッ素を含有させる手段として、イオン注入やプラズマCVD法による例について説明したが、例えば熱拡散など他の手段によりフッ素を含有させても良い。 In the above embodiment, examples of ion implantation or plasma CVD have been described as means for containing fluorine in the non-single-crystal semiconductor film, but fluorine may be contained by other means such as thermal diffusion.
1…結晶化装置、 2…エキシマレーザ装置、 3、4…光学系、 5…ホモジナイザ、 6…位相シフタ、 7…プロジェクションレンズ、 8…被結晶化基板、 9…載置台、 10…XYZθステージ、 11…コントローラ、 12…パルスレーザ光、 15…基板、 16…下地保護膜、 17…非晶質半導体膜、 18…キャップ絶縁膜、 25…第1のシリンドリカルレンズ、 26…第1のコンデンサ光学系、 27…第2のシリンドリカルレンズ、 28…第2のコンデンサ光学系、 35…薄膜トランジスタ、 36…チャネル領域、 37…ソース領域、 38…ドレイン領域、 39…Siアイランド、 40…ゲート絶縁膜、 41…シリコン酸化膜、 42…SiON膜、 43…ゲート電極、 44…層間絶縁膜、 70…表示装置、 71、72…絶縁基板、 73…電気光学物質、 74…画素アレイ部、 75…垂直駆動回路、 76、水平駆動回路、 77…端子部、 78…配線、 79…ゲート配線、 80…信号配線、 81…画素電極、 82…薄膜トランジスタ。
DESCRIPTION OF
Claims (19)
前記レーザ光は、複数の断面逆三角形状ピークパターンを有する光強度分布のレーザ光であり、
前記非単結晶半導体膜は、フッ素含有非単結晶半導体膜であることを特徴とする結晶化方法。 A crystallization method for crystallizing a non-single crystal semiconductor film by irradiating a laser beam,
The laser beam is a laser beam having a light intensity distribution having a plurality of cross-section inverted triangular peak patterns,
The crystallization method, wherein the non-single crystal semiconductor film is a fluorine-containing non-single crystal semiconductor film.
前記フッ素含有非単結晶半導体膜のレーザ光入射面上に少なくとも一層のキャップ膜を形成する工程と、
ホモジナイズされたパルスレーザ光を前記キャップ膜を介して前記フッ素含有非単結晶半導体膜を照射して、前記フッ素含有非単結晶半導体膜の照射部を溶融し、パルスレーザ光が遮断したのち前記フッ素含有非単結晶半導体膜に結晶化領域を形成する工程と、
前記結晶化領域に位置合わせして薄膜トランジスタを形成する工程とを具備することを特徴とする薄膜トランジスタの製造方法。 Depositing a fluorine-containing non-single crystal semiconductor film using SiH 4 and SiF 4 on a substrate;
Forming at least one cap film on the laser light incident surface of the fluorine-containing non-single-crystal semiconductor film;
The fluorine-containing non-single-crystal semiconductor film is irradiated with the homogenized pulsed laser light through the cap film, and the irradiated portion of the fluorine-containing non-single-crystal semiconductor film is melted. Forming a crystallization region in the non-single crystal semiconductor film containing,
And a step of forming a thin film transistor in alignment with the crystallization region.
このフッ素含有非単結晶半導体膜に島状に設けられた結晶化領域とを具備してなることを特徴とする半導体装置。 A fluorine-containing non-single-crystal semiconductor film directly or indirectly provided on the substrate;
A semiconductor device comprising the fluorine-containing non-single-crystal semiconductor film and a crystallization region provided in an island shape.
このフッ素含有非単結晶半導体膜に島状に設けられた結晶化領域と、
この結晶化領域に設けられた少なくともチャネル領域とを具備してなることを特徴とする薄膜トランジスタ。 A fluorine-containing non-single-crystal semiconductor film directly or indirectly provided on the substrate;
A crystallization region provided in an island shape in the fluorine-containing non-single-crystal semiconductor film;
A thin film transistor comprising at least a channel region provided in the crystallization region.
このフッ素含有非単結晶半導体膜に島状に設けられた結晶化領域と、
この結晶化領域に設けられた少なくともチャネル領域とを具備する薄膜トランジスタにより、画素電極をスイッチング駆動する駆動回路、垂直線駆動回路および水平線駆動回路のような駆動回路のうちの少なくとも1つの駆動回路を構成してなることを特徴とする表示装置。 A fluorine-containing non-single-crystal semiconductor film directly or indirectly provided on the substrate;
A crystallization region provided in an island shape in the fluorine-containing non-single-crystal semiconductor film;
A thin film transistor having at least a channel region provided in the crystallization region constitutes at least one drive circuit among drive circuits such as a drive circuit for switching and driving a pixel electrode, a vertical line drive circuit, and a horizontal line drive circuit. A display device characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244287A JP2007059695A (en) | 2005-08-25 | 2005-08-25 | Crystallization method, thin film transistor manufacturing method, crystallized substrate, thin film transistor and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244287A JP2007059695A (en) | 2005-08-25 | 2005-08-25 | Crystallization method, thin film transistor manufacturing method, crystallized substrate, thin film transistor and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059695A true JP2007059695A (en) | 2007-03-08 |
Family
ID=37922909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005244287A Abandoned JP2007059695A (en) | 2005-08-25 | 2005-08-25 | Crystallization method, thin film transistor manufacturing method, crystallized substrate, thin film transistor and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059695A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124504A1 (en) * | 2011-03-11 | 2012-09-20 | 株式会社ブイ・テクノロジー | Laser annealing device and method |
-
2005
- 2005-08-25 JP JP2005244287A patent/JP2007059695A/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124504A1 (en) * | 2011-03-11 | 2012-09-20 | 株式会社ブイ・テクノロジー | Laser annealing device and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7645337B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
US7943936B2 (en) | Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device | |
US8114217B2 (en) | Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus | |
US8710507B2 (en) | Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film | |
KR100534501B1 (en) | Method for processing thin film and apparatus for processing thin film | |
KR100285796B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
KR20070094527A (en) | Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device | |
WO2001086705A1 (en) | Thin film processing method and thin film processing apparatus | |
WO2006055003A1 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
KR101216719B1 (en) | Thin Film Transistor, Semiconductor Device, Display, Crystallization Method, And Method of Manufacturing Thin Film Transistor | |
JP2003031496A (en) | Manufacturing method of semiconductor substrate and semiconductor device | |
JP2007281421A (en) | Method of crystallizing semiconductor thin film | |
JP2008270726A (en) | Crystallization apparatus, crystallization method, device, and light modulation element | |
JP4769491B2 (en) | Crystallization method, thin film transistor manufacturing method, thin film transistor, and display device | |
JP2007059695A (en) | Crystallization method, thin film transistor manufacturing method, crystallized substrate, thin film transistor and display device | |
JP5117000B2 (en) | Thin film transistor and semiconductor device | |
JP5520436B2 (en) | Method for crystallizing semiconductor film | |
JP2008098310A (en) | Crystallization method, crystallized substrate, manufacturing method of thin film transistor, thin film transistor, and display unit | |
JP2004311618A (en) | Laser annealing method, its equipment, and method for manufacturing mask and display device | |
JP4524413B2 (en) | Crystallization method | |
JP2008243843A (en) | Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device | |
JP2010114472A (en) | Method of crystallization | |
JP2005039259A (en) | Crystallization method, crystallization equipment, thin-film transistor (tft), and display device | |
JP2005340373A (en) | Annealing method, crystalizing method, and semiconductor device | |
Yamaguchi et al. | Novel high-performance TFTs fabricated by selectively enlarging laser x'tallization (SELAX) technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090715 |