JP2007052311A - Electrooptical device and electronic equipment - Google Patents
Electrooptical device and electronic equipment Download PDFInfo
- Publication number
- JP2007052311A JP2007052311A JP2005238319A JP2005238319A JP2007052311A JP 2007052311 A JP2007052311 A JP 2007052311A JP 2005238319 A JP2005238319 A JP 2005238319A JP 2005238319 A JP2005238319 A JP 2005238319A JP 2007052311 A JP2007052311 A JP 2007052311A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- pattern
- electro
- film
- tantalum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、アクティブマトリクス型の電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。 The present invention relates to an active matrix electro-optical device and an electronic apparatus including the electro-optical device.
アクティブマトリクス型の電気光学装置では、互いに交差する方向に形成された走査線とデータ線の交差に対応して複数の画素が形成されている。これらの複数の画素を等価回路的にみたとき、TFT(Thin Film Transistor)からなる画素スイッチング素子と液晶容量とが直列接続されているとともに、液晶容量に対して保持容量が並列接続された構成になっている(例えば、特許文献1参照)。 In the active matrix type electro-optical device, a plurality of pixels are formed corresponding to the intersection of the scanning line and the data line formed in the direction intersecting each other. When these plural pixels are viewed as an equivalent circuit, a pixel switching element composed of a TFT (Thin Film Transistor) and a liquid crystal capacitor are connected in series, and a holding capacitor is connected in parallel to the liquid crystal capacitor. (For example, refer to Patent Document 1).
また、特許文献1に開示の電気光学装置では、素子基板の方に画素電極と共通電極とを形成し、画素電極と共通電極との間に発生する横電界を利用して液晶を駆動する、いわゆるIPS(In−Plane Switching)モードが採用されている。 In the electro-optical device disclosed in Patent Document 1, a pixel electrode and a common electrode are formed on the element substrate, and a liquid crystal is driven using a lateral electric field generated between the pixel electrode and the common electrode. A so-called IPS (In-Plane Switching) mode is employed.
しかしながら、上記特許文献1に開示の構成のように、画素スイッチング素子としてTFTを用いた場合には、露光、現像、エッチング処理などを含むフォトリソグラフィ工程や成膜工程を多数回、繰り返し行う必要があるため、製造プロセスが長く、製造コストが増大するという問題点がある。 However, when the TFT is used as the pixel switching element as in the configuration disclosed in Patent Document 1, it is necessary to repeatedly perform a photolithography process and a film forming process including exposure, development, etching, and the like many times. Therefore, there are problems that the manufacturing process is long and the manufacturing cost increases.
このような問題点を解消可能なものとして、タングステンなどを含有するタンタル合金層やタンタル単体膜からなる非線形素子用下電極、その陽極酸化膜からなる非線形素子用酸化膜、およびクロム層からなる非線形素子用上電極を備えたTFD(Thin Film Diode)素子(非線形素子)を画素スイッチング素子として用いた電気光学装置がある(例えば、特許文献2参照)。
TFD素子を画素スイッチング素子として用いた電気光学装置において、保持容量を構成する場合には、非線形素子用酸化膜と比較して保持容量用酸化膜を厚く形成する必要がある。このため、非線形素子用下電極と保持容量用下電極とが接続した構造のタンタルパターンを形成した後、このタンタルパターンを陽極酸化して、非線形素子用酸化膜として用いられる薄い酸化膜を形成し、次に、タンタルパターンをエッチングして非線形素子用下電極と保持容量用下電極とを分離してから再度、保持容量用下電極を陽極酸化して、保持容量用酸化膜として用いられる厚い酸化膜を形成する必要がある。このため、非線形素子を画素スイッチング素子として用いた電気光学装置に対して保持容量を付加した場合には、製造工程が増えてしまい、製造工程数が少ないという利点が損なわれてしまうという問題点がある。 In an electro-optical device using a TFD element as a pixel switching element, when forming a storage capacitor, it is necessary to form a storage capacitor oxide film thicker than a nonlinear element oxide film. For this reason, after forming a tantalum pattern having a structure in which the lower electrode for the nonlinear element and the lower electrode for the storage capacitor are connected, the tantalum pattern is anodized to form a thin oxide film used as the oxide film for the nonlinear element. Next, the tantalum pattern is etched to separate the lower electrode for the nonlinear element and the lower electrode for the storage capacitor, and then the lower electrode for the storage capacitor is anodized again to form a thick oxide used as a storage capacitor oxide film. It is necessary to form a film. For this reason, when a storage capacitor is added to an electro-optical device using a non-linear element as a pixel switching element, there is a problem that the number of manufacturing steps increases and the advantage that the number of manufacturing steps is small is lost. is there.
以上の問題点に鑑みて、本発明の課題は、保持容量を追加した場合でも、工程数の増加を最小限に止めることにより、製造コストの低減を図ることのできる電気光学装置の製造方法および電気光学装置を提供することにある。 In view of the above problems, an object of the present invention is to provide an electro-optical device manufacturing method capable of reducing manufacturing cost by minimizing an increase in the number of steps even when a storage capacitor is added, and To provide an electro-optical device.
上記課題を解決するために、本発明では、液晶を挟持する素子基板と対向基板とを有し、前記素子基板には、第1の配線と、該第1の配線に非線形素子を介して電気的に接続された画素電極と、該画素電極に対して前記液晶を介して対向する共通電極が形成された電気光学装置の製造方法において、前記素子基板上にバルブ金属膜を形成するバルブ金属膜形成工程と、前記バルブ金属膜をパターニングして、非線形素子用下電極を備えた第1のパターンと、保持容量用下電極および該保持容量用下電極に接続する給電線を備えた第2のパターンとを互いに分離した状態に形成する下電極パターン形成工程と、気相酸化により前記第1のパターンの表面側および前記第2のパターンの表面側に第1の酸化膜を形成する気相酸化工程と、前記給電線を介して前記第2のパターンに給電して陽極酸化を行い、前記第2のパターンの表面側に前記第1の酸化膜よりも厚い第2の酸化膜を形成する陽極酸化工程と、前記第1の酸化膜を介して前記非線形素子用下電極に対向する非線形素子用上電極、および前記第2の酸化膜を介して前記保持容量用下電極に対向する保持容量用上電極を含む上電極パターンを形成する上電極パターン形成工程とを有することを特徴とする。 In order to solve the above-described problems, the present invention includes an element substrate for sandwiching liquid crystal and a counter substrate. The element substrate includes a first wiring and an electric element connected to the first wiring via a nonlinear element. In a method of manufacturing an electro-optical device, in which a pixel electrode connected in common and a common electrode facing the pixel electrode via the liquid crystal are formed, a valve metal film that forms a valve metal film on the element substrate Forming a first pattern including a lower electrode for a non-linear element by patterning the valve metal film, a second pattern including a lower electrode for a storage capacitor and a feeder line connected to the lower electrode for the storage capacitor A lower electrode pattern forming step for forming the patterns separated from each other, and a gas phase oxidation for forming a first oxide film on the surface side of the first pattern and the surface side of the second pattern by gas phase oxidation. Process and power supply An anodic oxidation step for supplying power to the second pattern via the first pattern and forming a second oxide film thicker than the first oxide film on the surface side of the second pattern; An upper electrode including a non-linear element upper electrode facing the non-linear element lower electrode through one oxide film, and a storage capacitor upper electrode facing the storage capacitor lower electrode through the second oxide film And an upper electrode pattern forming step for forming a pattern.
本発明において、バルブ金属とは、陽極酸化によって酸化膜が形成される金属のことを意味し、タンタル、ニオブ、チタン、アルミニウム、ハフニウム、ジルコニウム、タングステン、それらの合金などが挙げられる。本発明において、気相酸化とは、雰囲気中の酸素と反応させることにより酸化膜を形成することを意味し、より具体的には熱酸化、高温高圧水蒸気酸化、オゾン酸化、酸素プラズマ酸化などを挙げることができる。 In the present invention, the valve metal means a metal on which an oxide film is formed by anodic oxidation, and examples thereof include tantalum, niobium, titanium, aluminum, hafnium, zirconium, tungsten, and alloys thereof. In the present invention, vapor phase oxidation means forming an oxide film by reacting with oxygen in the atmosphere, and more specifically, thermal oxidation, high-temperature high-pressure steam oxidation, ozone oxidation, oxygen plasma oxidation, etc. Can be mentioned.
本発明では、下電極パターン形成工程において既に、非線形素子用下電極を備えた第1のパターンと、保持容量用下電極および該保持容量用下電極に接続する給電線を備えた第2のパターンとを互いに分離した状態に形成し、薄い非線形素子用酸化膜について気相酸化により第1の酸化膜として形成し、厚い保持容量用酸化膜については陽極酸化により第2酸化膜として形成する。すなわち、厚い保持容量用酸化膜については選択的に酸化膜が形成される陽極酸化を用い、薄い非線形素子用酸化膜については全体に酸化膜が形成される気相酸化を用いる。このため、バルブ金属膜のパターンを薄い酸化膜を形成した後、パターニングして、非線形素子用下電極と保持容量用下電極とに分離する必要がない。それ故、保持容量を追加する場合でも、フォトリソグラフィ工程が要らない気相酸化工程だけを追加すればよいので、製造コストの低減を図ることができる。 In the present invention, the first pattern including the lower electrode for the non-linear element and the second pattern including the feeder line connected to the lower electrode for the storage capacitor and the lower electrode for the storage capacitor are already provided in the lower electrode pattern forming step. Are formed as a first oxide film by vapor phase oxidation for a thin nonlinear element oxide film, and as a second oxide film by anodic oxidation for a thick storage capacitor oxide film. That is, anodic oxidation in which an oxide film is selectively formed is used for a thick storage capacitor oxide film, and vapor phase oxidation in which an oxide film is formed as a whole is used for a thin nonlinear element oxide film. For this reason, the valve metal film pattern need not be separated into the non-linear element lower electrode and the storage capacitor lower electrode by patterning after forming a thin oxide film. Therefore, even when a storage capacitor is added, only a gas phase oxidation process that does not require a photolithography process needs to be added, so that the manufacturing cost can be reduced.
本発明において、前記バルブ金属膜は、例えばタンタル膜である。 In the present invention, the valve metal film is, for example, a tantalum film.
本発明は、前記画素電極と前記共通電極との間に発生する横電界を利用するIPS(In−Plane Switching)モードやFFS(Fringe Field Switching)モードなどの電気光学装置に適用される。 The present invention is applied to electro-optical devices such as an IPS (In-Plane Switching) mode and an FFS (Fringe Field Switching) mode that use a lateral electric field generated between the pixel electrode and the common electrode.
これらの電気光学装置のうち、IPSモードの電気光学装置を製造する場合には、前記下電極パターン形成工程および前記上電極パターン形成工程のうちの少なくとも一方の工程を利用して、前記素子基板に対して、前記共通電極、および前記第1の配線と交差する方向に延びて前記共通電極が直接あるいは他の導電層を介して接続する第2の配線を形成することが好ましい。また、本発明においては、前記給電線を前記第2の配線として用いてもよい。 Among these electro-optical devices, when manufacturing an IPS mode electro-optical device, the element substrate is formed using at least one of the lower electrode pattern forming step and the upper electrode pattern forming step. On the other hand, it is preferable to form a second wiring that extends in a direction intersecting with the common electrode and the first wiring and that is connected to the common electrode directly or through another conductive layer. In the present invention, the feeder line may be used as the second wiring.
本発明においては、少なくとも前記気相酸化工程を行った後、前記上電極パターン形成工程を行う前に、水素原子含有雰囲気中で前記素子基板をアニール処理するアニール工程を行うことが好ましい。このような熱処理を行うと、非線形素子の特性を向上することができる。 In the present invention, it is preferable to perform an annealing process for annealing the element substrate in a hydrogen atom-containing atmosphere after performing at least the gas phase oxidation process and before performing the upper electrode pattern forming process. When such heat treatment is performed, the characteristics of the nonlinear element can be improved.
この場合、前記陽極酸化工程を行う前に前記アニール工程を行うことが好ましい。陽極酸化膜に水素原子含有雰囲気中でのアニール工程を行うと、漏れ電流が増大する傾向にあるが、陽極酸化工程を行う前に前記アニール工程を行えば、漏れ電流の小さな保持容量を構成でき、コントラストの高い画像を表示できる。また、保持容量の経時的な特性変化も防止できる。 In this case, it is preferable to perform the annealing step before performing the anodic oxidation step. When an annealing process in an atmosphere containing hydrogen atoms is performed on an anodized film, the leakage current tends to increase. However, if the annealing process is performed before the anodizing process, a storage capacitor with a small leakage current can be configured. High-contrast images can be displayed. In addition, it is possible to prevent changes in characteristics of the storage capacitor over time.
本発明において、気相酸化処理室内に前記素子基板を配置して前記気相酸化工程を行った後、当該気相酸化処理室内に水素原子を含むガスを導入して前記アニール工程を行うことが好ましい。このように構成すると、前記気相酸化工程に続いて前記アニール工程を行うことができる。 In the present invention, after the element substrate is disposed in the gas phase oxidation chamber and the gas phase oxidation step is performed, a gas containing hydrogen atoms is introduced into the gas phase oxidation chamber and the annealing step is performed. preferable. If comprised in this way, the said annealing process can be performed following the said vapor phase oxidation process.
本発明に係る電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。 The electro-optical device according to the present invention is used in an electronic apparatus such as a mobile phone or a mobile computer.
以下、本発明の実施形態を図面に基づいて説明する。なお、参照する各図において、図面上で認識可能な大きさとするために縮尺が各層や各部材ごとに異なる場合がある。また、各図においては、断面図および平面図に関わらず、TFD素子(非線形素子)の非線形素子用下電極などを構成するタンタル膜などについて右下がりの斜線を付し、TFD素子の非線形素子用上電極などを構成するクロム膜については右上がりの斜線を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing to be referred to, the scale may be different for each layer or each member in order to make the size recognizable on the drawing. In each figure, regardless of a cross-sectional view or a plan view, a tantalum film constituting a lower electrode for a non-linear element of a TFD element (non-linear element) is shown with a slanting line to the lower right, and for the non-linear element of the TFD element. The chrome film constituting the upper electrode and the like is hatched with an upward slope.
[実施の形態1]
(全体構成)
図1は、本発明が適用される電気光学装置の電気的構成を示すブロック図である。図2は、図1に示す電気光学装置の構成を模式的に示す断面図である。
[Embodiment 1]
(overall structure)
FIG. 1 is a block diagram showing an electrical configuration of an electro-optical device to which the present invention is applied. FIG. 2 is a cross-sectional view schematically showing the configuration of the electro-optical device shown in FIG.
図1に示す電気光学装置1は、IPSモードを採用したアクティブマトリクス型の液晶装置であり、この電気光学装置1では、X方向に延びた走査線3(第1の配線)と、Y方向に延びたデータ線2(第2の配線)との交差点に対応して複数の画素10がマトリクス状に構成されている。データ線2はデータ線駆動回路12に接続され、走査線3は走査線駆動回路13に接続されている。本形態では、走査線3に非線形素子5が接続され、この非線形素子5を介して画素電極83が接続されている。データ線2には共通電極63が接続している。共通電極63と画素電極83との間には液晶容量4が形成され、等価回路的にみると、液晶容量4は、非線形素子5に対して直列接続されている。また、本形態では、データ線2と画素電極83との間に保持容量9が形成されており、等価回路的にみると、保持容量9は、非線形素子5に直列接続され、かつ、液晶容量4には並列接続されている。
An electro-optical device 1 shown in FIG. 1 is an active matrix type liquid crystal device adopting an IPS mode. In the electro-optical device 1, a scanning line 3 (first wiring) extending in the X direction and a Y-direction are used. A plurality of
図2に示すように、本形態の電気光学装置1は、対向配置された一対の基板を有している。一方の基板は、非線形素子5や画素電極83が形成された素子基板20であり、他方の基板は対向基板30である。素子基板20と対向基板30とはシール材14によって貼り合わされ、その内側に液晶11が封入されている。本形態の電気光学装置1では、素子基板20の表面に液晶駆動用ICチップ15が実装されている。
As shown in FIG. 2, the electro-optical device 1 according to this embodiment includes a pair of substrates arranged to face each other. One substrate is the
本形態において、液晶11はIPSモードで駆動されるため、詳しくは後述するように、素子基板20の内側表面には、複数本の走査線3、走査線3に接続される複数の非線形素子5、および非線形素子5と1対1に接続される画素電極83が形成され、素子基板20の内側表面には、さらに、図1に示したデータ線2、共通電極63および保持容量9も形成されている。なお、素子基板20において、画素電極83などの表面には、ポリイミドなどからなる配向膜22が形成されている。対向基板30の内側表面には、ポリイミドなどからなる配向膜32が形成されている。但し、TNモードやVANモードの電気光学装置と違って、本形態の電気光学装置1では、対向基板30の内側表面には共通電極(対向電極)が形成されていない。なお、電気光学装置1をカラー表示用に構成する場合、対向基板30には、「R」、「G」、「B」のカラーフィルタが形成されるが、本発明とは直接、関係しないので、その図示や説明を省略する。また、対向基板30には、ブラックマトリクスなどと称せられる遮光膜や、平坦化膜が形成される場合もあるが、これらについても説明を省略する。また、素子基板20の外側表面や対向基板30の外側表面には、偏光板や位相差板などの光学部材が配置されるが、これらの光学部材についても図示および説明を省略する。
In this embodiment, since the
(素子基板20の詳細構成)
図3は、本発明を適用した電気光学装置に用いた素子基板において、数画素分のレイアウトを示す平面図である。図4(a)、(b)、(c)、(d)はそれぞれ、図3のA−A′線、B−B′線、C−C′線、およびD−D′線で電気光学装置を切断したときの構造を模式的に示す断面図である。
(Detailed configuration of element substrate 20)
FIG. 3 is a plan view showing a layout for several pixels in the element substrate used in the electro-optical device to which the present invention is applied. 4 (a), 4 (b), 4 (c), and 4 (d) are electro-optics taken along lines AA ', BB', CC ', and DD' in FIG. 3, respectively. It is sectional drawing which shows typically a structure when an apparatus is cut | disconnected.
図3および図4(a)、(b)、(c)、(d)において、本形態の電気光学装置1では、X方向に延びた走査線3(第1の配線)と、Y方向に延びたデータ線2(第2の配線)との交差点に対応して複数の画素10がマトリクス状に構成されている。走査線3は、クロムなどからなる金属配線であり、Y方向に延びたデータ線2は、タンタルからなる金属配線である。
3 and 4A, 4B, 4C, and 4D, in the electro-optical device 1 of the present embodiment, the scanning line 3 (first wiring) extending in the X direction and the Y direction are used. A plurality of
本形態では、データ線2と走査線3との交差点の近傍に非線形素子5が形成されており、非線形素子5は、データ線2に並列する方向に延びて走査線3と交差する短冊状の非線形素子用下電極61を備えている。図3および図4(a)、(b)に示すように、非線形素子用下電極61の表面側(上面および側面の双方)には、厚さが20〜30nmの非線形素子用酸化膜71(第1のタンタル酸化膜)が形成されている。非線形素子用酸化膜71の表面には、走査線3が第1の非線形素子用上電極81aとして通っており、非線形素子用下電極61、非線形素子用酸化膜71、および走査線3(第1の非線形素子用上電極81a)によって第1のTFD素子5aが形成されている。また、非線形素子用酸化膜71の表面には、走査線3と並列するように第2の非線形素子用上電極81bが形成されており、非線形素子用下電極61、非線形素子用酸化膜71、および第2の非線形素子用上電極81bによって第2のTFD素子5bが形成されている。このようにして、非線形素子5は、第1のTFD素子5aと第2のTFD素子5bとが極性を逆向きに直列接続されたBack−to−Back構造を有している。
In this embodiment, the
図3に示すように、非線形素子5の第2の非線形素子用上電極81bには、X方向に延びた画素配線部82、Y方向に延びた複数本の櫛歯状の画素電極83、およびX方向に延びて複数本の画素電極83の先端部同士を連結する保持容量用上電極84がこの順に接続されている。ここで、第2の非線形素子用上電極81b、画素配線部82、画素電極83、および保持容量用上電極84は、走査線3と同時形成されたクロム膜によって形成されている。
As shown in FIG. 3, the second nonlinear element
なお、本形態において、走査線3(第1の非線形素子用上電極81a)、第2の非線形素子用上電極81b、画素配線部82、画素電極83、および保持容量用上電極84はクロム膜から形成されているが、その上層にはITO膜3′、81a′、81b′、82′、83′が形成されている。ここで、ITO膜は、クロム膜は同一パターンをもって形成されている。なお、ITO膜については、クロム膜と異なるパターンをもって形成してもよい。
In this embodiment, the scanning line 3 (first nonlinear element
画素10内には、データ線2からのX方向への突出部分によって保持容量用下電極62が構成され、保持容量用下電極62からは複数本の櫛歯状の共通電極63がY方向に延びている。
In the
図3および図4(c)に示すように、共通電極63と画素電極83とは、X方向において交互に配置され、その間で液晶11を駆動する。言い換えれば、画素電極83、液晶11および共通電極63によって、図1に示す液晶容量4が構成されている。
As shown in FIGS. 3 and 4C, the
図3および図4(d)に示すように、保持容量用下電極62の表面側には保持容量用酸化膜72(第2の酸化膜)が形成されており、保持容量用上電極84は、保持容量用酸化膜72を介して保持容量用下電極62に対向している。このようにして、保持容量用下電極62、保持容量用酸化膜72、および保持容量用上電極84によって保持容量9が構成されている。
As shown in FIG. 3 and FIG. 4D, a storage capacitor oxide film 72 (second oxide film) is formed on the surface side of the storage capacitor
再び、図3および図4(a)、(b)、(c)、(d)において、データ線2は、その製造方法を後述するように、保持容量用下電極62を陽極酸化して保持容量用酸化膜72を形成するための給電線として利用されることから、陽極酸化の際、データ線2および共通電極63の表面にも、保持容量用酸化膜72と膜厚が同一の酸化膜73、74が形成されている。従って、走査線3とデータ線2との交差部分では、走査線3とデータ線2との間に酸化膜73が介在している。ここで、保持容量用酸化膜72および酸化膜73、74の膜厚は、100〜250nmであり、非線形素子用酸化膜71よりも厚い。
Again, in FIGS. 3 and 4A, 4B, 4C, and 4D, the
(電気光学装置の製造方法)
図5(a)、(b)はそれぞれ、本形態の電気光学装置の製造工程のうち、素子基板20の製造工程を示す工程図、および従来の電気光学装置の製造工程のうち、素子基板の製造工程を示す工程図である。また、図6(a)〜(c)および図7(a)、(b)は、本形態の電気光学装置の製造工程のうち、素子基板20の製造工程を示す説明図である。なお、図6および図7において、右側領域には1つの画素の平面図を示し、左側領域には、図3のA−A′線に相当する位置での断面図を示してある。
(Method for manufacturing electro-optical device)
FIGS. 5A and 5B are process diagrams showing the manufacturing process of the
図6および図7を参照して製造方法の詳細を説明する前に、図5(a)、(b)を参照して、本発明の製造工程数および従来の製造工程数を対比する。まず、本形態では、図5(a)に示すように、概ね、以下の10工程
ST1:下地層21の形成工程(TaOxのスパッタ成膜)
ST2:タンタル膜形成工程(Taのスパッタ成膜)
ST3:下電極パターン形成工程
(フォトリソグラフィ工程+エッチング工程)
ST4:陽極酸化工程
ST5:気相酸化工程
ST6:エッチング工程(Cr導通用)
ST7:酸化膜に対するアニール工程
ST8:上電極パターン形成工程
ST81:Crのスパッタ成膜
ST82:Crのパターニング
(フォトリソグラフィ工程+エッチング工程)
ST9:ITOパターン形成工程
ST91:ITOのスパッタ成膜
ST92:ITOのパターニング
(フォトリソグラフィ工程+エッチング工程)
ST10:アニール工程
からなる。
Before describing the details of the manufacturing method with reference to FIGS. 6 and 7, the number of manufacturing steps of the present invention and the number of conventional manufacturing steps will be compared with reference to FIGS. 5 (a) and 5 (b). First, in this embodiment, as shown in FIG. 5A, the following 10 steps are generally performed. ST1: Formation step of the base layer 21 (TaO x sputter deposition)
ST2: Tantalum film formation process (Ta sputter film formation)
ST3: Lower electrode pattern formation process
(Photolithography process + etching process)
ST4: Anodizing process ST5: Vapor phase oxidizing process ST6: Etching process (for Cr conduction)
ST7: Annealing process for oxide film ST8: Upper electrode pattern forming process ST81: Sputter deposition of Cr ST82: Patterning of Cr
(Photolithography process + etching process)
ST9: ITO pattern formation process ST91: Sputter deposition of ITO ST92: ITO patterning
(Photolithography process + etching process)
ST10: It consists of an annealing process.
これに対して、従来の製造方法では、図5(b)に示すように、概ね、以下の11工程
ST1:下地層21の形成工程(TaOxのスパッタ成膜)
ST2:タンタル膜形成工程(Taのスパッタ成膜)
ST31′:下電極パターン形成工程
(フォトリソグラフィ工程+エッチング工程)
ST41′:非線形素子を形成するための陽極酸化工程
ST32′:素子部切り離しのためのパターニング工程
(フォトリソグラフィ工程+エッチング工程)
ST42′:補助容量を形成するための陽極酸化工程
ST6:エッチング工程(Cr導通用)
ST7:酸化膜に対するアニール工程
ST8:上電極パターン形成工程
ST81:Crのスパッタ成膜
ST82:Crのパターニング
(フォトリソグラフィ工程+エッチング工程)
ST9:ITOパターン形成工程
ST91:ITOのスパッタ成膜
ST92:ITOのパターニング
(フォトリソグラフィ工程+エッチング工程)
ST10:アニール工程
からなる。
On the other hand, in the conventional manufacturing method, as shown in FIG. 5 (b), the following 11 steps ST1: Step of forming the underlayer 21 (TaO x sputter deposition)
ST2: Tantalum film formation process (Ta sputter film formation)
ST31 ′: Lower electrode pattern forming step
(Photolithography process + etching process)
ST41 ': Anodizing process for forming nonlinear element ST32': Patterning process for separating element part
(Photolithography process + etching process)
ST42 ': Anodizing process for forming auxiliary capacitance ST6: Etching process (for Cr conduction)
ST7: Annealing process for oxide film ST8: Upper electrode pattern forming process ST81: Sputter deposition of Cr ST82: Patterning of Cr
(Photolithography process + etching process)
ST9: ITO pattern formation process ST91: Sputter deposition of ITO ST92: ITO patterning
(Photolithography process + etching process)
ST10: It consists of an annealing process.
以下、各工程の詳細を説明する。まず、図6(a)に示すように、下地層21の形成工程ST1では、素子基板20の表面全体にタンタル酸化膜などにより下地層21を形成する。
Hereinafter, details of each process will be described. First, as shown in FIG. 6A, in the formation step ST1 of the
次に、タンタル膜形成工程ST2(バリア金属膜形成工程)では、素子基板20の全面にタンタル膜6(バリア金属膜)を形成する。ここで形成するタンタル膜6の膜厚は、例えば50nm〜200nm程度である。このようなタンタル膜6は、スパッタ法などで成膜でき、スパッタ法は、RFスパッタ装置やマグネトロンスパッタ装置などで行われる。このような成膜装置において、チャンバー内に下部電極用の原料(タンタル)のターゲットを配置し、真空ポンプなどの排気装置でチャンバー内を減圧し、アルゴンなどの不活性ガスを導入した状態で、高周波電界を印加してプラズマを形成する。その結果、プラズマ中の正イオンがターゲットに加速衝突し、その反動でターゲット材料が素子基板20に堆積する。その際、チャンバー内に不活性ガスとともに窒素N2や酸素O2を導入すれば、窒素含有のタンタル膜や、酸素含有のタンタル膜を形成することができる。
Next, in the tantalum film forming step ST2 (barrier metal film forming step), the tantalum film 6 (barrier metal film) is formed on the entire surface of the
次に、下電極パターン形成工程ST3では、図6(b)に示すように、フォトリソグラフィ技術を用いてタンタル膜6をパターニングし、非線形素子用下電極61を備えた第1のタンタルパターン6aと、データ線2、保持容量用下電極62、および共通電極63を備えた第2のタンタルパターン6bとを形成する。ここで、第1のタンタルパターン6aと第2のタンタルパターン6bは完全に分離している。
Next, in the lower electrode pattern forming step ST3, as shown in FIG. 6B, the
次に、陽極酸化工程ST4においては、図6(c)に示すように、データ線2を給電線として用いて、陽極酸化を行う。その結果、第1のタンタルパターン6a、および第2のタンタルパターン6bのうち、第2のタンタルパターン6bの表面側のみが酸化され、膜厚が100〜250nmの厚い第2のタンタル酸化膜7bが形成される。この工程で行う陽極酸化法では、燐酸塩、クエン酸塩、サリチル酸塩やフタル酸塩などの芳香族カルボン酸塩の水溶液或いはアルコール溶液などの電解液(化成液)に素子基板20を浸漬させ、電解液中において陰極板と対向させた状態で、第2のタンタルパターン6bと陰極板との間に電圧を印加する。上記の芳香族カルボン酸塩としては、サリチル酸アンモニウム、安息香酸アンモニウム、γ−レゾルシン酸アンモニウム、フタル酸水素アンモニウム、フタル酸ジアンモニウムなどを用いることができる。
Next, in the anodization step ST4, as shown in FIG. 6C, anodization is performed using the
次に、気相酸化工程ST5においては、図7(a)に示すように、熱酸化、高温高圧水蒸気酸化、オゾン酸化、酸素プラズマ酸化などの気相酸化を行い、第1のタンタルパターン6aの表面側のみに、膜厚が例えば20〜30nm程度の薄い第1のタンタル酸化膜7a(非線形素子用酸化膜71)を形成する。その際、第2のタンタルパターン6bには既に厚い第2のタンタル酸化膜7bが形成されているため、第2のタンタル酸化膜7bが厚くなることはない。ここで、熱酸化は例えば、450〜500℃で行われ、高温高圧水蒸気酸化は、例えば350〜400℃で行われ、オゾン酸化は、例えば300℃位で行われる。
Next, in the vapor phase oxidation step ST5, as shown in FIG. 7A, vapor phase oxidation such as thermal oxidation, high temperature high pressure steam oxidation, ozone oxidation, oxygen plasma oxidation, etc. is performed, and the
次に、Cr導通用のエッチング工程ST6では、データ線2の端部、およびそこを覆う酸化膜73に切り欠き(図示せず)を形成し、切り欠きの内側でデータ線2を構成するタンタル膜を露出させる。
Next, in the etching step ST6 for Cr conduction, a notch (not shown) is formed in the end portion of the
次に、酸化膜に対するアニール工程ST7として、水素を含有する雰囲気中で素子基板20を320〜400℃の温度条件下で10〜120分程度、熱処理を行う。このような熱処理は、第1のタンタル酸化膜7a(非線形素子用酸化膜71)に水素を導入して膜質や絶縁性を向上させ、非線形素子5の特性のばらつきを低減するとともに素子特性の経時的安定性を向上させる。
Next, as an annealing step ST7 for the oxide film, the
次に、上電極パターン形成工程ST8では、素子基板20の全面にクロム膜を形成した後(Crのスパッタ成膜工程ST81)、フォトリソグラフィ技術を用いてクロム膜を、図7(b)に示すようにパターニングし(Crのパターニング工程ST82)、走査線3(第1の非線形素子用上電極81a)、第2の非線形素子用上電極81b、画素電極83、保持容量用上電極84、および前記の切り欠きを介してデータ線2に導通する端子(図示せず)を形成する。このようにして、第1の非線形素子用下電極61、非線形素子用酸化膜71、および走査線3(第1の非線形素子用上電極81a)を備えた第1のTFD素子5aと、第1の非線形素子用下電極61、非線形素子用酸化膜71、および第2の非線形素子用上電極81bを備えた第2のTFD素子5bが形成され、第1のTFD素子5aおよび第2のTFD素子5bによって、Back−to−Back構造の非線形素子5が形成される。また、保持容量用下電極62、保持容量用酸化膜72、および保持容量用上電極84によって保持容量9が形成される。さらに、画素電極83が共通電極63に対向するように形成される。
Next, in the upper electrode pattern forming step ST8, after forming a chromium film on the entire surface of the element substrate 20 (Cr sputter film forming step ST81), the chromium film is shown in FIG. (Cr patterning step ST82), scanning line 3 (first nonlinear element
次に、ITOパターン形成工程ST9では、図示を省略するが、ITO膜のスパッタ成膜工程ST91、およびITOのパターニング工程ST92を行い、図4(a)〜(e)に示すように、ITO膜3′、81a′、81b′、82′、83′を形成する。 Next, in the ITO pattern forming step ST9, although not shown, an ITO film sputter film forming step ST91 and an ITO patterning step ST92 are performed, and the ITO film is formed as shown in FIGS. 3 ', 81a', 81b ', 82', 83 'are formed.
次に、図5に示すアニール工程ST10を行い、クロム膜とITO膜との密着性などを改善する。 Next, an annealing step ST10 shown in FIG. 5 is performed to improve the adhesion between the chromium film and the ITO film.
しかる後には、素子基板20の全面にポリイミド樹脂などを塗布、焼成した後、ラビング処理を行い、図2および図4に示すように、配向膜22を形成する。このようにして素子基板20を形成する。
Thereafter, a polyimide resin or the like is applied to the entire surface of the
このようにして製造した素子基板20は、配向膜32が形成された対向基板30とシール材14によって貼り合わせた後、シール材14の途切れ部分から液晶11を注入し、しかる後に、シール材14の途切れ部分を封止材で封止する。これにより、電気光学装置1が完成する。
The
(本形態の主な効果)
以上説明したように本形態では、下電極パターン形成工程ST3において既に、非線形素子用下電極71を備えた第1のタンタルパターン6aと、保持容量用下電極61やデータ線2(給電線)を備えた第2のタンタルパターン6bとを互いに分離した状態に形成し、薄い非線形素子用酸化膜71について気相酸化により第1のタンタル酸化膜7aとして形成し、厚い保持容量用酸化膜72については陽極酸化により厚い第2のタンタル酸化膜7bとして形成する。すなわち、厚い保持容量用酸化膜72については選択的に酸化膜を形成可能な陽極酸化法を用い、薄い非線形素子用酸化膜71については全体に酸化膜が形成される気相酸化法を用いる。このため、図5(b)に示す従来の製造方法と違って、陽極酸化工程ST41′においてタンタルパターンに薄い酸化膜を形成した後、パターニング工程ST32′でパターニングして非線形素子用下電極と保持容量用下電極とに分離する必要がない。それ故、保持容量9を追加した場合でも、フォトリソグラフィ工程が要らない気相酸化工程だけを追加すればよいので、製造コストの低減を図ることができる。
(Main effects of this form)
As described above, in the present embodiment, the
[実施の形態2]
図8は、本発明の実施の形態2に係る電気光学装置の製造工程のうち、素子基板20の製造工程を示す工程図である。実施の形態1では、Cr導通用のエッチング工程ST6を行った後、酸化膜に対するアニール工程ST7を行ったが、図8に示すように、本形態では、酸化膜に対するアニール工程ST7を行った後、Cr導通用のエッチング工程ST6を行う。その他の構成は、実施の形態1と同様であるため、説明を省略する。
[Embodiment 2]
FIG. 8 is a process diagram showing a manufacturing process of the
[実施の形態3]
図9は、本発明の実施の形態3に係る電気光学装置の製造工程のうち、素子基板20の製造工程を示す工程図である。実施の形態2では、Cr導通用のエッチング工程ST6の前に酸化膜に対するアニール工程ST7を行うにあたって、アニール工程ST7を独立して行ったが、図9に示すように、気相酸化処理室内に素子基板20を配置して気相酸化工程ST5′を行った後、降温中に気相酸化処理室内に水素原子を含むガスを導入してアニール工程を行うことが好ましい。このように構成すると、気相酸化工程に続いてアニール工程を連続して行うことができ、素子基板20を移動させてアニール工程を別途、行う必要がないので、素子基板20に対する処理速度を向上することができる。その他の構成は、実施の形態1と同様であるため、説明を省略する。
[Embodiment 3]
FIG. 9 is a process diagram illustrating a manufacturing process of the
[実施の形態4]
図10は、本発明の実施の形態4に係る電気光学装置の製造工程のうち、素子基板20の製造工程を示す工程図である。図11(a)〜(c)および図12(a)、(b)は、本形態の電気光学装置の製造工程のうち、素子基板20の製造工程を示す説明図である。なお、図11および図12においては、図6および図7と同様、右側領域には1つの画素の平面図を示し、左側領域には、図3のA−A′線に相当する位置での断面図を示してある。
[Embodiment 4]
FIG. 10 is a process diagram illustrating a manufacturing process of the
図11および図12を参照して、製造方法の詳細を説明する前に、図10を参照して、本発明の製造工程の概略を説明する。実施の形態1では、陽極酸化工程ST4を行った後、気相酸化工程ST5を行ったが、本形態では、図10に示す順
ST1:下地層21の形成工程(TaOxのスパッタ成膜)
ST2:タンタル膜形成工程(Taのスパッタ成膜)
ST3:下電極パターン形成工程
(フォトリソグラフィ工程+エッチング工程)
ST5:気相酸化工程
ST4:陽極酸化工程
ST6:エッチング工程(Cr導通用)
ST7:酸化膜に対するアニール工程
ST8:上電極パターン形成工程
ST81:Crのスパッタ成膜
ST82:Crのパターニング
(フォトリソグラフィ工程+エッチング工程)
ST9:ITOパターン形成工程
ST91:ITOのスパッタ成膜
ST92:ITOのパターニング
(フォトリソグラフィ工程+エッチング工程)
ST10:アニール工程
で各工程を行う。すなわち、本形態では、気相酸化工程ST5を行った後、陽極酸化工程ST4を行う。
Before explaining the details of the manufacturing method with reference to FIGS. 11 and 12, the outline of the manufacturing process of the present invention will be described with reference to FIG. In the first embodiment, the vapor phase oxidation step ST5 is performed after the anodic oxidation step ST4. In this embodiment, in the order ST1 shown in FIG. 10, the formation step of the base layer 21 (TaO x sputter deposition).
ST2: Tantalum film formation process (Ta sputter film formation)
ST3: Lower electrode pattern formation process
(Photolithography process + etching process)
ST5: Gas phase oxidation process ST4: Anodization process ST6: Etching process (for Cr conduction)
ST7: Annealing process for oxide film ST8: Upper electrode pattern forming process ST81: Sputter deposition of Cr ST82: Patterning of Cr
(Photolithography process + etching process)
ST9: ITO pattern formation process ST91: Sputter deposition of ITO ST92: ITO patterning
(Photolithography process + etching process)
ST10: Perform each step in an annealing step. That is, in this embodiment, after the vapor phase oxidation step ST5, the anodic oxidation step ST4 is performed.
以下、各工程の詳細を説明する。まず、図11(a)に示すように、下地層21の形成工程ST1では、素子基板20の表面全体にタンタル酸化膜などにより下地層21を形成した後、タンタル膜形成工程ST2では、素子基板20の全面にタンタル膜6を形成する。
Hereinafter, details of each process will be described. First, as shown in FIG. 11A, in the formation step ST1 of the
次に、下電極パターン形成工程ST3では、図11(b)に示すように、フォトリソグラフィ技術を用いてタンタル膜6をパターニングし、非線形素子用下電極61を備えた第1のタンタルパターン6aと、データ線2、保持容量用下電極62、および共通電極63を備えた第2のタンタルパターン6bとを形成する。ここで、第1のタンタルパターン6aと第2のタンタルパターン6bは完全に分離している。
Next, in the lower electrode pattern forming step ST3, as shown in FIG. 11B, the
次に、気相酸化工程ST5においては、図11(c)に示すように、熱酸化、高温高圧水蒸気酸化、オゾン酸化、酸素プラズマ酸化などの気相酸化を行い、第1のタンタルパターン6aおよび第2のタンタルパターン6bの表面側に、膜厚が例えば20〜30nm程度の薄い第1のタンタル酸化膜7aを形成する。この第1のタンタル酸化膜7aのうち、非線形素子用下電極61の表面に形成された部分が非線形素子用酸化膜71となる。
Next, in the vapor phase oxidation step ST5, as shown in FIG. 11C, vapor phase oxidation such as thermal oxidation, high-temperature high-pressure steam oxidation, ozone oxidation, oxygen plasma oxidation, etc. is performed, and the
次に、陽極酸化工程ST4においては、図12(a)に示すように、データ線2を給電線として用いて、陽極酸化を行う。その結果、第1のタンタルパターン6a、および第2のタンタルパターン6bのうち、第2のタンタルパターン6bの表面側のみが酸化され、膜厚が例えば100〜250nm程度の厚い第2のタンタル酸化膜7bが形成される。
Next, in the anodizing step ST4, as shown in FIG. 12A, anodizing is performed using the
以降の工程は実施の形態1と同様、エッチング工程ST6において、データ線2の端部、およびそこを覆う酸化膜73に切り欠きを形成し、切り欠きの内側でデータ線2を構成するタンタル膜を露出させる。次に、酸化膜に対するアニール工程ST7として、水素を含有する雰囲気中で素子基板20を320〜400℃の温度条件下で10〜120分程度、熱処理を行う。このような熱処理は、第1のタンタル酸化膜7a(非線形素子用酸化膜71)の膜質や絶縁性を向上させ、非線形素子5の特性のばらつきを低減するとともに素子特性の経時的安定性を向上させる。次に、上電極パターン形成工程ST8として、素子基板20の全面にクロム膜を形成した後(Crのスパッタ成膜工程ST81)、フォトリソグラフィ技術を用いてクロム膜を、図12(b)に示すようにパターニングし(Crのパターニング工程ST82)、走査線3(第1の非線形素子用上電極81a)、第2の非線形素子用上電極81b、画素電極83、および保持容量用上電極84を形成する。次に、ITOパターン形成工程ST9では、ITO膜のスパッタ成膜工程ST91、およびITOのパターニング工程ST92を行い、図4(a)〜(e)に示すように、ITO膜3′、81a′、81b′、82′、83′を形成する。次に、図10に示すアニール工程ST10を行い、クロム膜とITO膜との密着性などを改善する。しかる後には、素子基板20の全面にポリイミド樹脂などを塗布、焼成した後、ラビング処理を行い、図2および図4に示すように、配向膜22を形成する。このようにして素子基板20を形成する。
The subsequent steps are the same as in the first embodiment. In the etching step ST6, a notch is formed in the end portion of the
(本形態の主な効果)
以上説明したように本形態でも、実施の形態1と同様、下電極パターン形成工程ST3において既に、非線形素子用下電極71を備えた第1のタンタルパターン6aと、保持容量用下電極61やデータ線2(給電線)を備えた第2のタンタルパターン6bとを互いに分離した状態に形成し、薄い非線形素子用酸化膜71について気相酸化により第1のタンタル酸化膜7aとして形成し、厚い保持容量用酸化膜72については陽極酸化により厚い第2のタンタル酸化膜7bとして形成する。このため、保持容量9を追加した場合でも、フォトリソグラフィ工程が要らない気相酸化工程だけを追加すればよいので、製造コストの低減を図ることのできる。
(Main effects of this form)
As described above, in this embodiment as well, in the lower electrode pattern forming step ST3, the
[実施の形態5]
図13は、本発明の実施の形態5に係る電気光学装置の製造工程のうち、素子基板20の製造工程を示す工程図である。実施の形態4では、Cr導通用のエッチング工程ST6を行った後、酸化膜に対するアニール工程ST7を行ったが、図13に示すように、本形態では、実施の形態2と同様、酸化膜に対するアニール工程ST7を行った後、Cr導通用のエッチング工程ST6を行う。その他の構成は、実施の形態1と同様であるため、説明を省略する。
[Embodiment 5]
FIG. 13 is a process diagram showing a manufacturing process of the
なお、本形態では、陽極酸化工程ST4を行った後、アニール工程ST7を行ったが、陽極酸化工程ST4を行う前にアニール工程ST7を行うことが好ましい。このような方法を採用すると、陽極酸化膜からなる保持容量用酸化膜72が水素原子含有雰囲気中でのアニールに晒されないので、漏れ電流が増大しない。それ故、漏れ電流の小さな保持容量9を構成でき、コントラストの高い画像を表示できる。また、保持容量9の経時的な特性変化も防止できる。
In this embodiment, the annealing step ST7 is performed after the anodic oxidation step ST4. However, the annealing step ST7 is preferably performed before the anodic oxidation step ST4. When such a method is adopted, the storage
[実施の形態6]
図14は、本発明の実施の形態6に係る電気光学装置の製造工程のうち、素子基板20の製造工程を示す工程図である。実施の形態5では、Cr導通用のエッチング工程ST6の前に酸化膜に対するアニール工程ST7を行うにあたって、アニール工程ST7を独立して行ったが、図14に示すように、実施の形態3と同様、気相酸化処理室内に素子基板20を配置して気相酸化工程ST5′を行った後、降温中に気相酸化処理室内に水素原子を含むガスを導入してアニール工程を行うことが好ましい。このように構成すると、気相酸化工程に続いてアニール工程を連続して行うことができ、素子基板20を移動させてアニール工程を別途、行う必要がないので、素子基板20に対する処理速度を向上することができる。
[Embodiment 6]
FIG. 14 is a process diagram illustrating a manufacturing process of the
また、陽極酸化工程ST4を行う前にアニール工程を行うため、陽極酸化膜からなる保持容量用酸化膜72が水素原子含有雰囲気中でのアニールに晒されないので、漏れ電流が増大しない。それ故、漏れ電流の小さな保持容量9を構成でき、コントラストの高い画像を表示できる。また、保持容量9の経時的な特性変化も防止できる。
Further, since the annealing step is performed before the anodic oxidation step ST4, the storage
[その他の実施の形態]
上記形態では、X方向に延びた走査線3(第1の配線)をクロム膜とし、Y方向に延びたデータ線2(第2の配線)をタンタル膜としたが、X方向に延びた走査線3をタンタル膜からなる第1の配線としてもよい。
[Other embodiments]
In the above embodiment, the scanning line 3 (first wiring) extending in the X direction is a chrome film and the data line 2 (second wiring) extending in the Y direction is a tantalum film, but the scanning line extending in the X direction is used. The
上記形態では、極性を逆向きにして第1のTFD素子5aと第2のTFD素子5bとを直列接続した非線形素子5が用いたが、極性を逆向きにして2つのTFD素子を並列接続した非線形素子5を画素スイッチング素子として用いてもよい。このような非線形素子を用いた場合も、電流−電圧の非線形特性が正負の双方向にわたって対称であるため、反転駆動方式を採用した場合でも、品位の高い画像を安定して表示できる。
In the above embodiment, the
上記形態では、共通電極63がタンタル膜から構成され、画素電極83がクロム膜から構成されているが、例えば、タンタル膜とクロム膜とを電気的に接続することにより、共通電極63および画素電極83の双方をタンタル膜とした構成、あるいは共通電極63および画素電極83の双方をクロム膜とした構成を採用してもよい。なお、このようなタンタル膜とクロム膜とを電気的に接続するには、素子基板20の製造工程において、切り欠きの形成によってタンタル膜の端面を露出させ、この端面とクロム膜とを接続すればよいので、接続を図るための工程を別途、行う必要がない。
In the above embodiment, the
上記形態では、IPSモードの電気光学装置に本発明を適用したが、FFSモードの電気光学装置に本発明を適用してもよい。 In the above embodiment, the present invention is applied to an IPS mode electro-optical device. However, the present invention may be applied to an FFS mode electro-optical device.
さらに上記形態では、バルブ金属膜として、タンタル膜を用いたが、ニオブ、チタン、アルミニウム、ハフニウム、ジルコニウム、タングステン、あるいはそれらの合金などを用いてもよい。 Further, in the above embodiment, a tantalum film is used as the valve metal film, but niobium, titanium, aluminum, hafnium, zirconium, tungsten, or an alloy thereof may be used.
[電子機器への搭載例]
本発明を適用した電気光学装置1は、携帯電話機やモバイル型のパーソナルコンピュータの他、マルチメディア対応のパーソナルコンピュータ(PC)、エンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルなどの電子機器に適用できる他、30インチを越えるような大画面を備えた電子機器を構成するのに用いることもできる。
[Example of mounting on electronic devices]
The electro-optical device 1 to which the present invention is applied includes a personal computer (PC) compatible with multimedia, an engineering work station (EWS), a pager, a word processor, a television, a viewfinder type, as well as a mobile phone and a mobile personal computer. In addition to being applicable to electronic devices such as monitor direct-view video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, touch panels, etc., to construct electronic devices with large screens exceeding 30 inches It can also be used.
1・・電気光学装置、2・・データ線(第2の配線)、3・・走査線(第1の配線)、4・・液晶容量、5・・非線形素子、5a・・第1のTFD素子、5b・・第2のTFD素子、6・・タンタル膜(バルブ金属)、6a・・第1のタンタルパターン、6b・・第2のタンタルパターン、7a・・第1のタンタル酸化膜、7b・・第2のタンタル酸化膜、9・・保持容量、10・・画素、20・・素子基板、30・・対向基板、61・・非線形素子用下電極、62・・保持容量用下電極、63・・共通電極、71・・非線形素子用酸化膜、72・・保持容量用酸化膜、81a・・第1の非線形素子用上電極、81b・・第2の非線形素子用上電極、83・・画素電極、84・・保持容量用上電極
1 .... Electro-
Claims (8)
前記素子基板上にバルブ金属膜を形成するバルブ金属膜形成工程と、
前記バルブ金属膜をパターニングして、非線形素子用下電極を備えた第1のパターンと、保持容量用下電極および該保持容量用下電極に接続する給電線を備えた第2のパターンとを互いに分離した状態に形成する下電極パターン形成工程と、
気相酸化により前記第1のパターンの表面側および前記第2のパターンの表面側に第1の酸化膜を形成する気相酸化工程と、
前記給電線を介して前記第2のパターンに給電して陽極酸化を行い、前記第2のパターンの表面側に前記第1の酸化膜よりも厚い第2の酸化膜を形成する陽極酸化工程と、
前記第1の酸化膜を介して前記非線形素子用下電極に対向する非線形素子用上電極、および前記第2の酸化膜を介して前記保持容量用下電極に対向する保持容量用上電極を含む上電極パターンを形成する上電極パターン形成工程と
を有することを特徴とする電気光学装置の製造方法。 An element substrate sandwiching liquid crystal and a counter substrate, wherein the element substrate includes a first wiring, a pixel electrode electrically connected to the first wiring through a nonlinear element, and the pixel electrode In the method of manufacturing an electro-optical device in which a common electrode facing the liquid crystal is formed,
A valve metal film forming step of forming a valve metal film on the element substrate;
The valve metal film is patterned so that a first pattern having a lower electrode for a nonlinear element and a second pattern having a lower electrode for a storage capacitor and a feed line connected to the lower electrode for the storage capacitor are mutually connected A lower electrode pattern forming step to form in a separated state;
A vapor phase oxidation step of forming a first oxide film on the surface side of the first pattern and the surface side of the second pattern by vapor phase oxidation;
An anodic oxidation step of performing anodization by supplying power to the second pattern via the feeder and forming a second oxide film thicker than the first oxide film on the surface side of the second pattern; ,
A non-linear element upper electrode facing the non-linear element lower electrode via the first oxide film; and a storage capacitor upper electrode facing the storage capacitor lower electrode via the second oxide film. And an upper electrode pattern forming step of forming an upper electrode pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005238319A JP2007052311A (en) | 2005-08-19 | 2005-08-19 | Electrooptical device and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005238319A JP2007052311A (en) | 2005-08-19 | 2005-08-19 | Electrooptical device and electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007052311A true JP2007052311A (en) | 2007-03-01 |
Family
ID=37916796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005238319A Withdrawn JP2007052311A (en) | 2005-08-19 | 2005-08-19 | Electrooptical device and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007052311A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011161760A (en) * | 2010-02-09 | 2011-08-25 | Canon Inc | Method for manufacturing substrate of liquid discharge head |
JP2021507522A (en) * | 2017-12-20 | 2021-02-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | High pressure oxidation of metal film |
-
2005
- 2005-08-19 JP JP2005238319A patent/JP2007052311A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011161760A (en) * | 2010-02-09 | 2011-08-25 | Canon Inc | Method for manufacturing substrate of liquid discharge head |
US8846162B2 (en) | 2010-02-09 | 2014-09-30 | Canon Kabushiki Kaisha | Manufacturing method for liquid-discharge head substrate |
JP2021507522A (en) * | 2017-12-20 | 2021-02-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | High pressure oxidation of metal film |
JP7438111B2 (en) | 2017-12-20 | 2024-02-26 | アプライド マテリアルズ インコーポレイテッド | High pressure oxidation of metal films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050157236A1 (en) | Liquid crystal display device and manufacturing method therefor | |
JP4884864B2 (en) | TFT array substrate, manufacturing method thereof, and display device using the same | |
JP2006119564A (en) | Metal wiring, method of manufacturing the same, array substrate having metal wiring, method of manufacturing the same, and display panel having array substrate | |
WO1996026463A1 (en) | Liquid crystal display device and production method thereof | |
JP2007052311A (en) | Electrooptical device and electronic equipment | |
JP2011029310A (en) | Tft substrate and method of manufacturing the same | |
JP2957901B2 (en) | Active matrix array substrate and manufacturing method thereof | |
JP2000250065A (en) | Liquid crystal image display device and production of semiconductor device for image display device | |
JP2007017825A (en) | Electrooptical device and electronic appliance | |
JP2004022845A (en) | Thin film transistor, its manufacturing method, and display device | |
JP3536762B2 (en) | Liquid crystal image display device and method of manufacturing semiconductor device for image display device | |
JP2007017826A (en) | Electrooptical device and electronic appliance | |
JP2007025520A (en) | Electrooptical apparatus, electronic device and manufacturing method of electrooptical apparatus | |
JP2007025615A (en) | Electrooptical apparatus and electronic device | |
JP2002190600A (en) | Liquid crystal image display and method of manufacturing semiconductor device for image display | |
JPH1090717A (en) | Active matrix type liquid crystal display device and its manufacture | |
JP2008108807A (en) | Nonlinear element, method for fabricating nonlinear element, and electro-optic device | |
JP2002372725A (en) | Manufacturing method for non-linear element, manufacturing method for optoelectronic device, optoelectronic device and electronic instrument | |
JP2001264812A (en) | Method of manufacturing liquid crystal display device | |
JP2006319083A (en) | Non-linear element and electro-optical device | |
JP2004014577A (en) | Non-linear element, its manufacturing method, electro-optical device and electronic apparatus | |
JP2000239864A (en) | Formation of metallic film and production of liquid crystal device | |
JP2007248697A (en) | Method for forming tantalum pattern, method for manufacturing electrooptical device, and electrooptical device | |
JP2007003978A (en) | Optoelectronic apparatus and electronic apparatus | |
JP2005338596A (en) | Electro-optical device, its manufacturing method, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |