JP2007049280A - Oscillator - Google Patents

Oscillator Download PDF

Info

Publication number
JP2007049280A
JP2007049280A JP2005229430A JP2005229430A JP2007049280A JP 2007049280 A JP2007049280 A JP 2007049280A JP 2005229430 A JP2005229430 A JP 2005229430A JP 2005229430 A JP2005229430 A JP 2005229430A JP 2007049280 A JP2007049280 A JP 2007049280A
Authority
JP
Japan
Prior art keywords
substrate
oscillator
pattern
inductance
shield case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005229430A
Other languages
Japanese (ja)
Other versions
JP4756330B2 (en
Inventor
Ryuichi Okamura
龍一 岡村
Ryoji Shiratori
良治 白鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005229430A priority Critical patent/JP4756330B2/en
Publication of JP2007049280A publication Critical patent/JP2007049280A/en
Application granted granted Critical
Publication of JP4756330B2 publication Critical patent/JP4756330B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an oscillator preventing characteristics from fluctuating sharply even if confirming or adjusting circuit operation while a shield case has been removed. <P>SOLUTION: The oscillator comprises an electronic circuit including inductance formed on the surface of a substrate; a ground pattern formed on the rear surface of the substrate; and upper and lower shield cases formed on both surfaces of the substrate at a prescribed distance. In this case, the rear-side ground pattern is removed partially in which the inductance is formed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、基板上にパターンインダクタによって構成された共振回路が、シールドケースによって電磁界的影響を受け、発振器の発振周波数が変動することを抑制した発振器に関するものである。   The present invention relates to an oscillator in which a resonance circuit constituted by a pattern inductor on a substrate is affected by an electromagnetic field by a shield case and the oscillation frequency of the oscillator is suppressed from fluctuating.

VCO(電圧制御発振器)などのようにシールドケースを備える発振器の周波数調整に関する技術としては例えば下記のような特許文献が知られている。   For example, the following patent documents are known as techniques relating to frequency adjustment of an oscillator having a shield case such as a VCO (voltage controlled oscillator).

特開2000−295035号公報JP 2000-295035 A

図8は上述の特許文献に記載された従来の発振器を示す断面図である。
図において発振器200は、シールドケース201と、複数の層を有する多層基板210とからなり、多層基板210には、チップ部品や表面実装型部品等の部品が実装されている。
FIG. 8 is a sectional view showing a conventional oscillator described in the above-mentioned patent document.
In the figure, the oscillator 200 includes a shield case 201 and a multilayer substrate 210 having a plurality of layers, and components such as chip components and surface mount components are mounted on the multilayer substrate 210.

ここで、多層基板210の内層には、グランド電極207,208、ストリップライン206、が形成されている。又、ストリップライン206の一端とスルーホール204を介して接続する電極203と、グランド電極208と接続するグランド側の電極202は、積層コンデンサを構成している。この積層コンデンサは周波数調整用のコンデンサである。   Here, ground electrodes 207 and 208 and a strip line 206 are formed in the inner layer of the multilayer substrate 210. The electrode 203 connected to one end of the strip line 206 via the through hole 204 and the ground side electrode 202 connected to the ground electrode 208 constitute a multilayer capacitor. This multilayer capacitor is a frequency adjusting capacitor.

そして、図8に示すように、基板210の底面側から部品実装面方向に向かって(矢印Tの方向)多層基板210に穴209を設けることにより、穴209の部分の電極が、電極203及び電極202とから削除される。つまり、電極203及び電極202とからなる積層コンデンサにおける、電極203及び電極202の一部の電極が削除されることになり、積層コンデンサの容量が変化し、その結果、共振周波数が変化する。従って、基板210に穴209を設けることにより、発振器の発振周波数を調整することができる。   Then, as shown in FIG. 8, by providing the hole 209 in the multilayer substrate 210 from the bottom surface side of the substrate 210 toward the component mounting surface (in the direction of the arrow T), the electrode in the hole 209 portion becomes the electrode 203 and The electrode 202 is deleted. That is, in the multilayer capacitor including the electrode 203 and the electrode 202, a part of the electrode 203 and the electrode 202 is deleted, the capacitance of the multilayer capacitor is changed, and as a result, the resonance frequency is changed. Therefore, by providing the hole 209 in the substrate 210, the oscillation frequency of the oscillator can be adjusted.

図9は他の従来例を示す高周波発振器の基板の層構成図である。共振器はLC共振回路(図示省略)で構成されており、インダクタはパターンインダクタ104にて構成されている。通常、基板上の伝送線路はマイクロストリップラインで構成することが一般的であるが、この共振回路基板では、Q値を高くするために裏面のグラウンドプレーンが省かれている。そして、基板には外部電磁界を防ぐための上部,下部シールドケース101,102が取り付けられている。   FIG. 9 is a layer configuration diagram of a substrate of a high-frequency oscillator showing another conventional example. The resonator is composed of an LC resonance circuit (not shown), and the inductor is composed of a pattern inductor 104. Usually, the transmission line on the substrate is generally constituted by a microstrip line, but in this resonant circuit substrate, the ground plane on the back surface is omitted in order to increase the Q value. Upper and lower shield cases 101 and 102 for preventing external electromagnetic fields are attached to the substrate.

図10はパターンインダクタ104とシールドケース101,102との間の電界分布を示すものである。発振器が動作しているときは誘電体基板103上に形成されたパターンインダクタ104とシールドケース101,102との間に図示のような電界204が発生する。   FIG. 10 shows the electric field distribution between the pattern inductor 104 and the shield cases 101 and 102. When the oscillator is operating, an electric field 204 as shown is generated between the pattern inductor 104 formed on the dielectric substrate 103 and the shield cases 101 and 102.

図11はパターンインダクタの伝送線路の一次定数を示すものである。図に示すようにパターンインダクタ104とシールドケース101,102との間隔で伝送線路の1次定数が決まり、発振器の発振周波数が決定される。また、パターンインダクタ104の導体損によりQ値も決まる。なお、104aL1はパターンインダクタの誘導成分、104bは抵抗成分、104cはパターンインダクタとシールドケース間に形成される浮遊容量、104dはパターンインダクタとシールドケース間に形成される抵抗である。   FIG. 11 shows a primary constant of the transmission line of the pattern inductor. As shown in the figure, the primary constant of the transmission line is determined by the distance between the pattern inductor 104 and the shield cases 101 and 102, and the oscillation frequency of the oscillator is determined. The Q value is also determined by the conductor loss of the pattern inductor 104. Note that 104aL1 is an inductive component of the pattern inductor, 104b is a resistance component, 104c is a stray capacitance formed between the pattern inductor and the shield case, and 104d is a resistor formed between the pattern inductor and the shield case.

発振器の発振周波数は、シールドケース101,102とパターンインダクタ104の電磁界カップリングを考慮して設計するが、実際の回路動作確認と調整はシールドケースをはずした状態で行うことが多い。このことはシールドケースとパターン間の電磁界分布を変えることになる。   The oscillation frequency of the oscillator is designed in consideration of the electromagnetic coupling between the shield cases 101 and 102 and the pattern inductor 104, but actual circuit operation confirmation and adjustment are often performed with the shield case removed. This changes the electromagnetic field distribution between the shield case and the pattern.

図12は図9において、例えば、誘電体103の厚さがt=0.7mm、誘電率3.4の1GHz帯の広帯域VCOの場合の基板表面からシールドケースの距離と発振周波数の関係を示すものである。図に示すように、周波数の変動は、ケースが基板に近いときに対し、離れているときの方が低周波側へ30%ずれる。   FIG. 12 shows the relationship between the distance from the substrate surface to the shield case and the oscillation frequency in the case of a broadband VCO of 1 GHz band having a thickness of the dielectric 103 of t = 0.7 mm and a dielectric constant of 3.4 in FIG. Is. As shown in the figure, the fluctuation of the frequency is shifted by 30% toward the low frequency side when the case is away from the case when the case is close to the substrate.

従って、シールドケースをはずした状態での回路動作確認と調整は、設計と異なる状態で行うことになり問題である。また、通常の動作状態でもシールドケースが振動した場合、基板との距離が変動するとFM変調がかかり、不要なスペクトルやノイズが発生するという問題があった。   Therefore, the circuit operation check and adjustment with the shield case removed are performed in a state different from the design, which is a problem. Further, when the shield case vibrates even in a normal operation state, there is a problem that FM modulation is applied when the distance from the substrate changes, and unnecessary spectrum and noise are generated.

本発明はパターンインダクタで共振回路が構成されている高周波発振器において、高いQ値を保ったまま、
(1)シールドケースの有無による発振周波数変動を抑制する。
(2)機械的振動による影響を大幅に減らす。
ことを目的とするものである。
The present invention is a high-frequency oscillator in which a resonant circuit is configured by a pattern inductor, while maintaining a high Q value.
(1) Suppress fluctuations in oscillation frequency due to the presence or absence of a shield case.
(2) Significantly reduce the effects of mechanical vibration.
It is for the purpose.

本発明は上記問題点を解決するためになされたもので、請求項1の発振器においては、 基板の表面に形成されたインダクタンスを含む電子回路と、前記基板の裏面に形成されたグランドパターンと、前記基板の両面に所定の距離を隔てて形成された上部、下部シールドケースと、からなり、前記インダクタンスが形成された裏側のグラウンドパターンを部分的に除去したことを特徴とする。   The present invention has been made to solve the above problems, and in the oscillator according to claim 1, an electronic circuit including an inductance formed on the surface of the substrate, a ground pattern formed on the back surface of the substrate, The upper and lower shield cases are formed on both sides of the substrate at a predetermined distance, and the ground pattern on the back side where the inductance is formed is partially removed.

請求項2の発振器においては、請求項1記載の発振器において、
前記グランドパターンの部分的な除去は、インダクタンスの端部と除去されたグランドパターンの端部同士に電界が生じる程度に除去したことを特徴とする
In the oscillator according to claim 2, the oscillator according to claim 1,
The partial removal of the ground pattern is performed so that an electric field is generated between the ends of the inductance and the ends of the removed ground pattern.

請求項3の発振器においては、請求項1または2に記載の発振器において、
前記基板は誘電体からなることを特徴とする。
In the oscillator according to claim 3, in the oscillator according to claim 1 or 2,
The substrate is made of a dielectric material.

請求項4の発振器においては、請求項1乃至3に記載の発振器において、
前記インダクタンスはパターンにより形成されたことを特徴とする。
In the oscillator according to claim 4, the oscillator according to claims 1 to 3,
The inductance is formed by a pattern.

本発明によれば次のような効果がある。
請求項1〜4に記載の発明によれば、基板の表面に形成されたインダクタンスを含む電子回路と、前記基板の裏面に形成されたグランドパターンと、前記基板の両面に所定の距離を隔てて形成された上部、下部シールドケースと、からなり、前記インダクタンスが形成された裏側のグラウンドパターンを部分的に除去したので、シールドケースをはずした状態で回路動作確認や調整を行っても特性に大きな変動を与えることがない。
The present invention has the following effects.
According to invention of Claims 1-4, the electronic circuit containing the inductance formed in the surface of the board | substrate, the ground pattern formed in the back surface of the said board | substrate, and the both sides of the said board | substrate are separated by predetermined distance. Since the ground pattern on the back side where the inductance is formed is partially removed, the characteristics are great even if the circuit operation is confirmed and adjusted with the shield case removed. There is no fluctuation.

以下本発明を図面を用いて詳細に説明する。
図1は本発明に係る発振器の一例を示す断面図、図2は図1に示す誘電体基板の平面図、図3は図1に示す誘電体基板の裏面図である。これらの図において、図9に示す従来例と異なる点は、誘電体基板の裏面に設けたグラウンドプレーン(GND)およびこの誘電体基板の表面に形成されたパターンインダクタ104が形成された部分のGNDを除去した点である。なお、図では共振器を構成するグラウンドプレーン以外の電子部品は省略している。また、パターンインダクタは図示のように幅の異なる同形状の2つのパターンが4箇所対向して所定の距離を隔てて配置されているものとする。
Hereinafter, the present invention will be described in detail with reference to the drawings.
1 is a cross-sectional view showing an example of an oscillator according to the present invention, FIG. 2 is a plan view of the dielectric substrate shown in FIG. 1, and FIG. 3 is a back view of the dielectric substrate shown in FIG. In these drawings, the difference from the conventional example shown in FIG. 9 is that the ground plane (GND) provided on the back surface of the dielectric substrate and the GND of the portion where the pattern inductor 104 formed on the surface of the dielectric substrate is formed. It is the point which removed. In the figure, electronic components other than the ground plane constituting the resonator are omitted. Further, as shown in the figure, it is assumed that the pattern inductor has two patterns of the same shape with different widths arranged at a predetermined distance from each other at four locations.

ここで、グラウンドプレーンを誘電体基板103の裏面全体に設けると、図4に示すように、パターンインダクタ104とグラウンドプレーン105の間に、図11に示す浮遊容量C1(104c)より大きなキャパシタンスC1a(104c1)が生成される。グラウンドプレーンがないときと同等のパターンインダクタンスを求めると、配線長は長くなり、単位微少長さあたりの抵抗値は図11に示す104b:R1と図4に示す抵抗104b:R2が近似的に同じなので、パターンインダクタ104の導体損は大きくなる。   Here, when the ground plane is provided on the entire back surface of the dielectric substrate 103, a capacitance C1a (larger than the stray capacitance C1 (104c) shown in FIG. 11 is interposed between the pattern inductor 104 and the ground plane 105 as shown in FIG. 104c1) is generated. When the pattern inductance equivalent to that when there is no ground plane is obtained, the wiring length becomes long, and the resistance value per unit minute length is approximately the same between the resistor 104b: R1 shown in FIG. 11 and the resistor 104b: R2 shown in FIG. Therefore, the conductor loss of the pattern inductor 104 is increased.

LCR直列共振器の定数をL、R、とすると、共振周波数がfoのときQ値は以下のように決定される
Q=2πfL/R
即ち、導体損が大きくなるとQ値は悪化する。したがって、本発明では図1の断面図および図3の裏面図に示すように、Q値の低下を極力防ぐために、共振器を構成するパターンインダクタが形成された直下付近のグラウンドプレーンを除去する。
When the constants of the LCR series resonator are L and R, the Q value is determined as follows when the resonance frequency is fo: Q = 2πf 0 L / R
That is, as the conductor loss increases, the Q value deteriorates. Therefore, in the present invention, as shown in the cross-sectional view of FIG. 1 and the back view of FIG. 3, in order to prevent the Q value from being lowered as much as possible, the ground plane immediately below the pattern inductor forming the resonator is removed.

グラウンドプレーンを除去すると図5に示すようにパターンインダクタ104のエッジとグラウンドプレーン105のエッジの間に電界が集中する。このことにより、パターンインダクタンスの1次定数が決定され、パターンインダクタ104とシールドケース101,102とのカップリングの影響が軽減される。図10と図5では図5の方がパターンインダクタ104からシールドケース101,102に向かう電界が少なくなっていることが分かる。   When the ground plane is removed, the electric field concentrates between the edge of the pattern inductor 104 and the edge of the ground plane 105 as shown in FIG. As a result, the primary constant of the pattern inductance is determined, and the influence of coupling between the pattern inductor 104 and the shield cases 101 and 102 is reduced. 10 and 5, it can be seen that the electric field from the pattern inductor 104 toward the shield cases 101 and 102 is smaller in FIG.

図6は、パターンインダクタ104のエッジとグラウンドプレーン105のエッジまでの距離と、シールドケースの有無による周波数変動とQ値の関係の一例を示したものである。上述のエッジからエッジまでの距離が大きくなっていけばQ値は大きくなっていくが、グラウンドプレーンの影響はなくなり、グラウンドプレーンがない時のQ値に近づいていく。また、周波数変動も大きくなっていくが、次第にグラウンドプレーンの影響はなくなり一定値になる。この関係から、周波数変動を抑えられる範囲でQ値の低下を防ぐような最適値を設定することができる。   FIG. 6 shows an example of the relationship between the distance between the edge of the pattern inductor 104 and the edge of the ground plane 105, the frequency variation depending on the presence or absence of the shield case, and the Q value. As the distance from the edge to the edge increases, the Q value increases, but the influence of the ground plane disappears and approaches the Q value when there is no ground plane. Moreover, although the frequency fluctuation increases, the influence of the ground plane gradually disappears and becomes a constant value. From this relationship, it is possible to set an optimum value that prevents a decrease in the Q value within a range in which the frequency fluctuation can be suppressed.

一例として、誘電体の厚さを0.7mmとし、図3に示すパターンエッジとグラウンドプレーンの水平距離がf=2.75mm、g=1.45mm、h=7.9mmの構成を持った1GHzVCOの場合、図1に示す誘電体基板103とシールドケース101,102までの距離をH1=8mm、H2=5mmとして実験を行った結果、シールドケースの有無による周波数誤差は図7に示すように1.5%に抑えることができた。なお、基板およびパターンインダクタの寸法は下記の通りとした。
基板について、a=40mm,b=30mm
グランドプレーンの除去部分について、c=25mm,c’=15mm
パターンインダクタについて、
d=3mm,e=3mm,j=8mm,i=10mm
As an example, a 1 GHz VCO having a configuration in which the dielectric thickness is 0.7 mm, and the horizontal distance between the pattern edge and the ground plane shown in FIG. 3 is f = 2.75 mm, g = 1.45 mm, and h = 7.9 mm. In the case of the experiment, the distance between the dielectric substrate 103 and the shield cases 101 and 102 shown in FIG. 1 is H1 = 8 mm and H2 = 5 mm. As a result, the frequency error due to the presence or absence of the shield case is 1 as shown in FIG. It was possible to suppress it to 5%. The dimensions of the substrate and pattern inductor were as follows.
For the substrate, a = 40mm, b = 30mm
C = 25 mm, c ′ = 15 mm for the removed portion of the ground plane
About pattern inductors
d = 3mm, e = 3mm, j = 8mm, i = 10mm

また、シールドケースの有無によってQ値の大きな変動はなく、最適値に保たれている。したがって、シールドケースをはずした状態で回路動作確認、調整を行っても特性に大きな変動を与えることはない。   Further, the Q value does not vary greatly depending on the presence or absence of the shield case, and is kept at the optimum value. Therefore, even if the circuit operation is confirmed and adjusted with the shield case removed, the characteristics are not greatly changed.

本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。例えば、パターンインダクタの形状は図示の例に限ることなく適宜変更可能である。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。   The foregoing description of the present invention has only shown certain preferred embodiments for purposes of illustration and illustration. For example, the shape of the pattern inductor is not limited to the illustrated example and can be changed as appropriate. Accordingly, it will be apparent to those skilled in the art that the present invention can be modified and modified in many ways without departing from the essence thereof. The scope of the present invention defined by the description in the appended claims is intended to include modifications and variations within the scope.

本発明に係る発振器の一実施例を示す要部断面の構成図である。It is a block diagram of the principal part which shows one Example of the oscillator which concerns on this invention. 本発明に係る発振器を構成する誘電体基板の平面図である。It is a top view of the dielectric substrate which comprises the oscillator which concerns on this invention. 本発明に係る発振器を構成する誘電体基板の裏面図である。It is a back view of the dielectric substrate which comprises the oscillator which concerns on this invention. グランドプレーン(GND)を設けた場合の浮遊容量を示す図である。It is a figure which shows the stray capacitance at the time of providing a ground plane (GND). グランドプレーン(GND)を設けた場合の電界の状態を示す図である。It is a figure which shows the state of the electric field at the time of providing a ground plane (GND). パターンエッジからグランドプレーンまでの水平距離と周波数変動の関係を示す図である。It is a figure which shows the relationship between the horizontal distance from a pattern edge to a ground plane, and a frequency fluctuation. VOC調整電圧と発振周波数の関係を示す図である。It is a figure which shows the relationship between a VOC adjustment voltage and an oscillation frequency. 従来の発振器の一例を示す断面構成図である。It is a cross-sectional block diagram which shows an example of the conventional oscillator. 従来の発振器の他の一例を示す断面構成図である。It is a cross-sectional block diagram which shows another example of the conventional oscillator. 図9に示す従来例の電界の状態を示す断面図である。It is sectional drawing which shows the state of the electric field of the prior art example shown in FIG. 従来の発振器の浮遊容量を示す図である。It is a figure which shows the stray capacitance of the conventional oscillator. 誘電体基板からシールドケースまでの距離と発振周波数の関係を示す図である。It is a figure which shows the relationship between the distance from a dielectric substrate to a shield case, and an oscillation frequency.

符号の説明Explanation of symbols

101 上部シールドケース
102 下部シールドケース
103 誘電体基板
104 電界
105 グランドプレーン
200 発振器
201 シールドケース
202,203 電極
204 スルーホール
206 ストリップライン
207,208 グランド電極
209 穴
210 多層基板

DESCRIPTION OF SYMBOLS 101 Upper shield case 102 Lower shield case 103 Dielectric board 104 Electric field 105 Ground plane 200 Oscillator 201 Shield case 202,203 Electrode 204 Through hole 206 Strip line 207,208 Ground electrode 209 Hole 210 Multilayer board

Claims (4)

基板の表面に形成されたインダクタンスを含む電子回路と、前記基板の裏面に形成されたグランドパターンと、前記基板の両面に所定の距離を隔てて形成された上部、下部シールドケースと、からなり、前記インダクタンスが形成された裏側のグラウンドパターンを部分的に除去したことを特徴とする発振器。   An electronic circuit including an inductance formed on the surface of the substrate, a ground pattern formed on the back surface of the substrate, and upper and lower shield cases formed on both surfaces of the substrate with a predetermined distance therebetween, An oscillator, wherein a ground pattern on the back side where the inductance is formed is partially removed. 前記グランドパターンの部分的な除去は、インダクタンスの端部と除去されたグランドパターンの端部同士に電界が生じる程度に除去したことを特徴とする請求項1記載の発振器。   2. The oscillator according to claim 1, wherein the ground pattern is partially removed to such an extent that an electric field is generated between the ends of the inductance and the ends of the removed ground pattern. 前記基板は誘電体からなることを特徴とする請求項1または2に記載の発振器。   The oscillator according to claim 1, wherein the substrate is made of a dielectric. 前記インダクタンスはパターンにより形成されたことを特徴とする請求項1乃至3に記載の発振器。
4. The oscillator according to claim 1, wherein the inductance is formed by a pattern.
JP2005229430A 2005-08-08 2005-08-08 Oscillator Expired - Fee Related JP4756330B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005229430A JP4756330B2 (en) 2005-08-08 2005-08-08 Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005229430A JP4756330B2 (en) 2005-08-08 2005-08-08 Oscillator

Publications (2)

Publication Number Publication Date
JP2007049280A true JP2007049280A (en) 2007-02-22
JP4756330B2 JP4756330B2 (en) 2011-08-24

Family

ID=37851767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005229430A Expired - Fee Related JP4756330B2 (en) 2005-08-08 2005-08-08 Oscillator

Country Status (1)

Country Link
JP (1) JP4756330B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094730A1 (en) * 2011-12-21 2013-06-27 古河電気工業株式会社 Oscillation circuit device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420706U (en) * 1990-06-14 1992-02-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420706U (en) * 1990-06-14 1992-02-21

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094730A1 (en) * 2011-12-21 2013-06-27 古河電気工業株式会社 Oscillation circuit device

Also Published As

Publication number Publication date
JP4756330B2 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
JP4103936B2 (en) Antenna structure and wireless communication device including the same
JP2006221659A (en) Adjustment method of resonance frequency of noncontact ic tag
KR20140004665A (en) Substrate for antenna device and antenna device
JP4756330B2 (en) Oscillator
JP5027196B2 (en) Voltage controlled oscillator
JP2008199568A (en) Third overtone crystal oscillator
US9674942B2 (en) Structure, wiring board and electronic device
JP4671333B2 (en) Multilayer printed circuit board and electronic equipment
JP2012039574A (en) Voltage-controlled oscillator
JPH05206730A (en) Voltage controlled oscillator and adjustment method of its oscillating frequency
JP2007036822A (en) Voltage controlled oscillator
JP2015027041A (en) Oscillator
KR100384243B1 (en) Phase Noise Enhancement Method for Miniature Voltage Controlled Oscillator composed of Integrated Circuits
JP2005160077A (en) Oscillator
JP2012216967A (en) Voltage-controlled oscillator
JP5846620B2 (en) AC coupling capacitor and method of manufacturing AC coupling capacitor
WO2019208675A1 (en) Oscillation device, and oscillation frequency adjusting method
JP2002217667A (en) Laminated lc filter
JP2005160076A (en) Oscillator
JP2008085958A (en) Coupling circuit of resonator
JP2003209437A (en) High quality factor inductor
US8283989B2 (en) Voltage controlled oscillator
JP2012216950A (en) Voltage-controlled oscillator
JP2000100658A (en) Stacked ceramic capacitor fitted with metallic terminal
KR100498989B1 (en) Radio frequency choke

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110519

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees