JP2007049261A - Surface acoustic wave element and method of manufacturing the same - Google Patents
Surface acoustic wave element and method of manufacturing the same Download PDFInfo
- Publication number
- JP2007049261A JP2007049261A JP2005229145A JP2005229145A JP2007049261A JP 2007049261 A JP2007049261 A JP 2007049261A JP 2005229145 A JP2005229145 A JP 2005229145A JP 2005229145 A JP2005229145 A JP 2005229145A JP 2007049261 A JP2007049261 A JP 2007049261A
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- recess
- manufacturing
- wave element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010897 surface acoustic wave method Methods 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000010410 layer Substances 0.000 claims description 197
- 239000011229 interlayer Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 48
- 238000007789 sealing Methods 0.000 claims description 31
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000009499 grossing Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 41
- 238000009413 insulation Methods 0.000 abstract 2
- 230000010355 oscillation Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
本発明は、弾性表面波素子の製造方法及び弾性表面波素子に関し、詳しくは、弾性表面波素子に凹部を設け、この凹部にIDT電極を形成する弾性表面波素子と、この弾性表面波素子の製造方法に関する。 The present invention relates to a method for manufacturing a surface acoustic wave element and a surface acoustic wave element. Specifically, the surface acoustic wave element is provided with a concave portion, and an IDT electrode is formed in the concave portion. It relates to a manufacturing method.
最近では、携帯電話に代表される携帯型の電子機器が普及し、しかも、高機能化と小型化が要求されている。従って、携帯型の電子機器に用いられる電子デバイスも当然ながら小型化が要求される。
このような電子デバイスの小型化技術としては、従来、半導体素子チップを備える機能デバイスユニットにおいて、表面に凹部が形成された絶縁性の基板と、前記基板がシリコン(Si基板)であり、その凹部の底面、側面及び上面に絶縁膜が形成され、この絶縁膜によって形成された溝内に、前記凹部の底面から側面を経て上面まで連続するようにパターン形成された配線層を形成し、基板の凹部内において、半導体素子チップが、前記配線層との間でフリップチップ実装され、上述の凹部を樹脂封止してなる機能デバイスユニット、及び機能デバイスユニットの製造方法が知られている(例えば、特許文献1参照)。
Recently, portable electronic devices typified by mobile phones have become widespread, and high functionality and downsizing have been demanded. Accordingly, the electronic device used in the portable electronic device is naturally required to be downsized.
As a technique for miniaturizing such an electronic device, conventionally, in a functional device unit including a semiconductor element chip, an insulating substrate having a recess formed on the surface, and the substrate is silicon (Si substrate). An insulating film is formed on the bottom surface, side surface, and top surface of the substrate, and a patterned wiring layer is formed in the groove formed by the insulating film so as to continue from the bottom surface of the recess through the side surface to the top surface. In a recess, a semiconductor device chip is flip-chip mounted between the wiring layer and a functional device unit formed by resin-sealing the above-described recess, and a method of manufacturing the functional device unit is known (for example, Patent Document 1).
このような特許文献1では、半導体素子チップを絶縁性を有する基板の凹部内にフロップチップ実装し、その後、樹脂封止することにより機能デバイスユニットを形成しているが、たとえ、基板の凹部内に半導体素子チップを収納する構造であっても、半導体素子チップに対して基板の底部の厚さ及び、封止樹脂層の厚さ分だけ厚くなってしまう他、この基板の分だけ大きくなってしまう。この半導体素子チップを、後述する本発明の弾性表面波素子に置き換えて考えることができるが、上述したような理由から薄型、小型の弾性表面波素子の実現は困難である。 In Patent Document 1, such a functional device unit is formed by mounting a semiconductor element chip in a recess of a substrate having an insulating property and then sealing with a resin. Even if the semiconductor element chip is accommodated in the semiconductor element chip, the thickness of the bottom of the substrate and the thickness of the sealing resin layer are increased with respect to the semiconductor element chip, and the size is increased by the amount of the substrate. End up. Although this semiconductor element chip can be considered by replacing it with the surface acoustic wave element of the present invention to be described later, it is difficult to realize a thin and small surface acoustic wave element for the reasons described above.
また、電子機器等にこの半導体素子チップを機能デバイスユニットに搭載する場合には、さらに外部回路との接続をしなければならず、基板にフリップ実装した後、再度、外部回路との接続工程を行うことになり、少なくとも2度の実装工程が必要となる。従って、製造工程が長くなると共に、半導体素子チップを実装する基板を有することからコスト低減は困難である。 In addition, when mounting this semiconductor element chip on a functional device unit in an electronic device or the like, it must be further connected to an external circuit, and after being flip-mounted on a substrate, the connection process with the external circuit is performed again. As a result, at least two mounting steps are required. Therefore, the manufacturing process becomes longer and the cost reduction is difficult because the semiconductor element chip is mounted on the substrate.
本発明の目的は、前述した課題を解決することを要旨とし、薄型の弾性表面波素子と、パッケージングが容易で、低コスト化が可能な、しかも、高信頼性を有する弾性表面波素子と、その製造方法を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, and to provide a thin surface acoustic wave device, a surface acoustic wave device that can be packaged easily and at a low cost, and has high reliability. It is to provide a manufacturing method thereof.
本発明の弾性表面波素子の製造方法は、半導体基板の表面に櫛歯形状のIDT電極を形成する弾性表面波素子の製造方法であって、前記半導体基板の能動面側表面に複数の絶縁層を積層形成する工程と、前記絶縁層の略中央部に前記IDT電極が埋没する程度の深さを有する凹部を穿設する工程と、少なくとも前記凹部の底面の表面に圧電体層を形成する工程と、前記凹部の底面に形成される前記圧電体層の表面に櫛歯形状のIDT電極を形成する工程と、前記弾性表面波素子の表面外周部に、外部回路との接続をするための複数の接続電極を形成する工程と、を含むことを特徴とする。 The surface acoustic wave device manufacturing method of the present invention is a surface acoustic wave device manufacturing method in which comb-shaped IDT electrodes are formed on the surface of a semiconductor substrate, and a plurality of insulating layers are formed on the active surface side surface of the semiconductor substrate. A step of forming a recess having a depth enough to bury the IDT electrode in a substantially central portion of the insulating layer, and a step of forming a piezoelectric layer on the surface of at least the bottom surface of the recess. A step of forming a comb-tooth-shaped IDT electrode on the surface of the piezoelectric layer formed on the bottom surface of the recess, and a plurality of portions for connecting to an external circuit on the outer peripheral portion of the surface of the surface acoustic wave element Forming a connection electrode.
ここで、詳しくは後述する実施形態で説明するが、例えば、半導体基板には発振回路を含み、複数の接続電極としては、電力供給電極、入力信号電極、出力信号電極、グランド(GND)電極等が含まれる。 Here, although described in detail in the embodiments described later, for example, the semiconductor substrate includes an oscillation circuit, and the plurality of connection electrodes include a power supply electrode, an input signal electrode, an output signal electrode, a ground (GND) electrode, and the like. Is included.
この発明によれば、絶縁層の略中央部にIDT電極が埋没する深さを有する凹部を穿設し、この凹部内にIDT電極を形成することから、IDT電極は、弾性表面波素子の最上面から突出しないため、薄型の弾性表面波素子を実現することができる。また、外形形状も半導体基板の範囲内にあり、突出するものがなく小型化も実現できる。
なお、絶縁層を積層形成するために厚く形成することが可能で、IDT電極を埋没することができる程度の凹部を形成することを可能にしている。
According to this invention, the IDT electrode is formed on the outermost surface of the surface acoustic wave device because the recess having a depth in which the IDT electrode is buried is formed in the substantially central portion of the insulating layer, and the IDT electrode is formed in the recess. Since it does not protrude from the upper surface, a thin surface acoustic wave element can be realized. Further, the outer shape is also within the range of the semiconductor substrate, and there is no projecting thing, and miniaturization can be realized.
Note that the insulating layer can be formed thick in order to form a stacked layer, and it is possible to form a recess that can bury the IDT electrode.
このような製造方法は、ウエハの状態で、半導体製造プロセスで一貫して製造することができ、また、前述した従来技術のように、絶縁性を有する基板と、この基板に実装する工程が不要で、製造工程の短縮化と製造コストの低減を可能にする。 Such a manufacturing method can be manufactured consistently in a semiconductor manufacturing process in the state of a wafer, and an insulating substrate and a process of mounting on this substrate are not required as in the prior art described above. Thus, the manufacturing process can be shortened and the manufacturing cost can be reduced.
さらに、IDT電極を絶縁層に設けられる凹部内に形成することから、その後の回路実装等の工程において、治具等がIDT電極に接触してIDT電極を損傷する機会を減じ、信頼性の高い弾性表面波素子を提供することができる。 Further, since the IDT electrode is formed in the recess provided in the insulating layer, the chance of the jig or the like coming into contact with the IDT electrode and damaging the IDT electrode in the subsequent circuit mounting process is reduced, and the reliability is high. A surface acoustic wave device can be provided.
また、本発明の弾性表面波素子の製造方法は、前記半導体基板の表面に積層形成される前記複数の絶縁層の層間、且つ前記凹部の周囲に層間配線層を設ける工程をさらに含み、対応する前記接続電極と前記層間配線層と前記半導体基板に設けられる接続電極とを、ビアホールによって接続することを特徴とする。 The method for manufacturing a surface acoustic wave device according to the present invention further includes a step of providing an interlayer wiring layer between the plurality of insulating layers formed on the surface of the semiconductor substrate and around the recess. The connection electrode, the interlayer wiring layer, and the connection electrode provided on the semiconductor substrate are connected by a via hole.
このような製造方法によれば、第1層目の絶縁層を形成した後に層間配線層を形成し、さらに第2層目の絶縁層を積層し、また層間配線層を形成するという工程で製造するので、層間配線層を形成するための複雑な工程を必要としない。
また、外部回路との接続をするための複数の接続電極と層間配線層と半導体基板に設けられる接続電極とを、層間配線層を介してビアホールにて接続することにより、外部回路との接続するための複数の接続電極と半導体基板に設けられる接続電極との配置が限定されないという効果があり、さらに、一般に採用されている半導体の製造プロセスによって、上記の各接続電極間の電気的接続を容易に行うことができる。
According to such a manufacturing method, an interlayer wiring layer is formed after forming a first insulating layer, a second insulating layer is further laminated, and an interlayer wiring layer is formed. Therefore, a complicated process for forming the interlayer wiring layer is not required.
In addition, a plurality of connection electrodes for connecting to an external circuit, an interlayer wiring layer, and a connection electrode provided on the semiconductor substrate are connected to the external circuit by connecting via the interlayer wiring layer via holes. Therefore, there is an effect that the arrangement of the plurality of connection electrodes and the connection electrodes provided on the semiconductor substrate is not limited, and the electrical connection between the connection electrodes can be easily performed by a generally employed semiconductor manufacturing process. Can be done.
また、本発明では、前記外部回路と接続をするための複数の接続電極と前記半導体基板に設けられる接続電極とを、ビアホールによって接続する工程をさらに含むことが好ましい。 In the present invention, it is preferable to further include a step of connecting a plurality of connection electrodes for connection to the external circuit and connection electrodes provided on the semiconductor substrate by via holes.
前記外部回路と接続するための複数の接続電極と前記半導体基板に設けられる接続電極とを、前述した層間配線層を介さず直接ビアホールによって接続するため、前者の接続電極の平面位置が後者の接続電極の位置にほぼ一致させることになるが、層間配線層を要しないため、工程を簡素化でき、そのことからコストを低減することができる。 Since the plurality of connection electrodes for connecting to the external circuit and the connection electrodes provided on the semiconductor substrate are directly connected via via holes without using the above-described interlayer wiring layer, the planar position of the former connection electrode is the latter connection Although it almost coincides with the position of the electrode, since an interlayer wiring layer is not required, the process can be simplified, and the cost can be reduced.
また、本発明の製造方法によれば、前記積層形成される前記複数の絶縁層の各層の表面を平滑処理する工程を含むことが好ましい。
ここで、平滑処理としては、例えばCMP(Chemical and Mechanical Polishing)等を採用することができる。
Moreover, according to the manufacturing method of this invention, it is preferable to include the process of carrying out the smooth process of the surface of each layer of the said some insulating layer laminated | stacked.
Here, as the smoothing processing, for example, CMP (Chemical and Mechanical Polishing) or the like can be employed.
このようにすれば、積層される各絶縁層の表面を平滑に仕上げることができ、このことから複数層に積層する絶縁層の最上面を含む全ての絶縁層の平滑面を形成することができる。
また、仮に、凹部のIDT電極が形成される凹部の底面を平滑処理した絶縁層にすれば、IDT電極を平滑面に形成することができる。
In this way, the surface of each insulating layer to be laminated can be finished smoothly, and from this, the smooth surface of all insulating layers including the uppermost surface of the insulating layer laminated in a plurality of layers can be formed. .
Also, if the bottom surface of the recess where the IDT electrode of the recess is formed is an insulating layer that has been smoothed, the IDT electrode can be formed on a smooth surface.
また、本発明の製造方法は、前記凹部の周縁部を封止部材によって封止する工程をさらに含むことが望ましい。 Moreover, it is preferable that the manufacturing method of the present invention further includes a step of sealing the peripheral portion of the concave portion with a sealing member.
上述したように、絶縁層の最上層が平滑に仕上げられていることから、凹部の周縁部の絶縁層の最上層と封止部材の密着性を高め、IDT電極が配設される凹部の封止を確実に行うことができる。従って、IDT電極を外部の水分や塵埃から保護することができる。 As described above, since the uppermost layer of the insulating layer is finished smoothly, the adhesion between the uppermost layer of the insulating layer and the sealing member at the peripheral edge of the concave portion is improved, and the concave portion is sealed in which the IDT electrode is disposed. Can be reliably stopped. Therefore, the IDT electrode can be protected from external moisture and dust.
また、本発明の弾性表面波素子は、半導体基板の表面に櫛歯形状のIDT電極が形成され、上述した製造方法で形成される弾性表面波素子であって、前記半導体基板の表面に積層形成される複数の絶縁層と、前記絶縁層の略中央部に穿設される凹部と、少なくとも前記凹部の底面の表面に形成される圧電体層と、前記凹部の底面において前記圧電体層の表面に形成される櫛歯形状のIDT電極と、前記弾性表面波素子の表面外周部に形成される外部回路との接続をするための複数の接続電極と、を備えることを特徴とする。 The surface acoustic wave device according to the present invention is a surface acoustic wave device in which comb-shaped IDT electrodes are formed on the surface of a semiconductor substrate and formed by the above-described manufacturing method, and is laminated on the surface of the semiconductor substrate. A plurality of insulating layers to be formed, a recess formed in a substantially central portion of the insulating layer, a piezoelectric layer formed at least on the surface of the bottom surface of the recess, and a surface of the piezoelectric layer on the bottom surface of the recess And a plurality of connection electrodes for connecting to an external circuit formed on the outer peripheral part of the surface of the surface acoustic wave element.
この発明によれば、半導体基板の略中央部にIDT電極が埋没する深さを有する凹部が穿設され、この凹部にIDT電極が形成されることから、IDT電極は、弾性表面波素子の最上面から突出しないため、薄型の弾性表面波素子を実現することができる。また、外形形状も半導体基板そのものであり、突出するものがなく小型化も実現できる。 According to the present invention, a recess having a depth at which the IDT electrode is buried is formed in a substantially central portion of the semiconductor substrate, and the IDT electrode is formed in the recess. Therefore, the IDT electrode is the outermost surface acoustic wave element. Since it does not protrude from the upper surface, a thin surface acoustic wave element can be realized. Further, the outer shape is also the semiconductor substrate itself, and there is no projecting thing, and miniaturization can be realized.
また、このような弾性表面波素子は、ウエハの状態で、半導体製造プロセスで一貫して製造することができ、また、前述した従来技術のように、絶縁性を有する基板が不要であり、製造コストの低減を可能にする。 Further, such a surface acoustic wave element can be manufactured consistently in a semiconductor manufacturing process in the state of a wafer, and an insulating substrate is not required as in the prior art described above. Enables cost reduction.
さらに、IDT電極を絶縁層に設けられる凹部内に形成することから、その後の回路実装等の工程において、治具等がIDT電極に接触してIDT電極を損傷する機会を減じ、信頼性の高い弾性表面波素子を提供することができる。 Further, since the IDT electrode is formed in the recess provided in the insulating layer, the chance of the jig or the like coming into contact with the IDT electrode and damaging the IDT electrode in the subsequent circuit mounting process is reduced, and the reliability is high. A surface acoustic wave device can be provided.
また、半導体基板の表面に積層形成される前記複数の絶縁層の層間、且つ前記凹部の周囲に設けられる層間配線層がさらに設けられ、対応する前記接続電極と前記層間配線層と前記半導体基板に設けられる接続電極とを、ビアホールによって接続されていることが好ましい。 Further, an interlayer wiring layer provided between the plurality of insulating layers formed on the surface of the semiconductor substrate and around the recess is further provided, and the corresponding connection electrode, the interlayer wiring layer, and the semiconductor substrate are provided. It is preferable that the connection electrode provided is connected by a via hole.
このような構造によれば、外部回路と接続するための複数の接続電極と層間配線層と半導体基板に設けられる接続電極とを、層間配線層を介してビアホールによって接続することにより、外部回路との接続をするための複数の接続電極と半導体基板に設けられる接続電極との配置が限定されないという効果がある。 According to such a structure, a plurality of connection electrodes for connecting to an external circuit, an interlayer wiring layer, and a connection electrode provided on the semiconductor substrate are connected to each other via the interlayer wiring layer by a via hole. There is an effect that the arrangement of the plurality of connection electrodes for connecting the connection electrodes and the connection electrodes provided on the semiconductor substrate is not limited.
また、本発明の弾性表面波素子は、前記半導体基板に設けられる複数の接続電極と、前記弾性表面波素子の表面外周部に形成される外部回路との接続をするための複数の接続電極と、が、ビアホールによって接続されていることが好ましい。 The surface acoustic wave device of the present invention includes a plurality of connection electrodes provided on the semiconductor substrate, and a plurality of connection electrodes for connecting an external circuit formed on the outer peripheral portion of the surface of the surface acoustic wave device. Are preferably connected by via holes.
このようにすれば、外部回路と接続をするための複数の接続電極と前記半導体基板に設けられる接続電極とが、前述した層間配線層を介さず直接ビアホールにて接続されているため、前者の接続電極の平面位置が後者の接続電極の位置にほぼ一致するという制約はあるが、層間配線層を要しないため、構造と工程を簡素化することができ、そのことからコストを低減することができる。 In this case, since the plurality of connection electrodes for connecting to an external circuit and the connection electrodes provided on the semiconductor substrate are directly connected via the via hole without the interlayer wiring layer described above, the former Although there is a restriction that the planar position of the connection electrode substantially coincides with the position of the latter connection electrode, it does not require an interlayer wiring layer, so that the structure and the process can be simplified, thereby reducing the cost. it can.
また、前記凹部が、封止部材によって封止されていることが望ましい。
このように封止部材でIDT電極が内部に配設されている凹部を封止することで、内部に湿気や塵埃が侵入することを防止することができ、IDT電極を保護し信頼性が高い弾性表面波素子を実現することができる。さらに、絶縁層の最上層が平滑に仕上げられていることから、凹部の周縁部の絶縁層の最上層と封止部材の密着性を高め、凹部の封止を確実に行うことができる。
Moreover, it is desirable that the recess is sealed with a sealing member.
By sealing the concave portion in which the IDT electrode is disposed with the sealing member in this way, it is possible to prevent moisture and dust from entering the inside, and the IDT electrode is protected and highly reliable. A surface acoustic wave element can be realized. Furthermore, since the uppermost layer of the insulating layer is finished smoothly, the adhesion between the uppermost layer of the insulating layer and the sealing member at the peripheral edge of the concave portion can be improved, and the concave portion can be reliably sealed.
さらに、前記封止部材が、配線パターンを有する回路基板であって、前記弾性表面波素子の表面外周部に形成される外部回路との接続をするための複数の接続電極と、前記回路基板の配線パターンと、が接続部材によって接続されていることが好ましい。 Furthermore, the sealing member is a circuit board having a wiring pattern, and a plurality of connection electrodes for connecting to an external circuit formed on the outer peripheral portion of the surface of the surface acoustic wave element, and the circuit board It is preferable that the wiring pattern is connected by a connecting member.
このように封止部材が回路基板で構成されることにより、弾性表面波素子を外部回路と直接接続することが可能となり、上述した封止機能のみを有する封止部材を設ける構造よりも、さらに薄型化できるとともに、弾性表面波素子と外部回路との接続のスペースを設ける必要がなく、回路基板を含め小型化を可能にする。 Since the sealing member is configured of the circuit board in this manner, the surface acoustic wave element can be directly connected to the external circuit, and more than the structure in which the sealing member having only the sealing function described above is provided. In addition to being able to reduce the thickness, it is not necessary to provide a space for connection between the surface acoustic wave element and the external circuit, and the circuit board and the like can be downsized.
以下、本発明の実施の形態を図面に基づいて説明する。
図1〜図3は本発明に係る実施形態1の弾性表面波素子と、この弾性表面波素子の製造方法を示し、図4は実施形態2に係る弾性表面波素子、図5は、実施形態3に係る弾性表面波素子の実装方法を示している。
(実施形態1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 to 3 show a surface acoustic wave device according to Embodiment 1 of the present invention and a method of manufacturing the surface acoustic wave device, FIG. 4 shows a surface acoustic wave device according to Embodiment 2, and FIG. 5 shows an embodiment. 3 shows a mounting method of the surface acoustic wave device according to FIG.
(Embodiment 1)
図1は、本実施形態に係る弾性表面波素子を模式的に示す断面図である。図1において、本実施形態の弾性表面波素子10は、シリコン(Si)からなる半導体基板20の能動面側表面に形成されるパッシベーション膜30と、パッシベーション膜30の表面に5層に積層された酸化シリコン(SiO2)からなる絶縁層40と、この絶縁層40の略中央部に穿設された凹部75と、この凹部75の底面76からその斜面77と絶縁層40の最上層にかけて形成されるパッシベーション膜60と、パッシベーション膜60の表面に形成される圧電体層70と、凹部75の底面部における圧電体層70の表面に形成される櫛歯形状のIDT(Interdigital Transducer)電極80とから構成されている。
FIG. 1 is a cross-sectional view schematically showing a surface acoustic wave element according to this embodiment. In FIG. 1, the surface
半導体基板20には、少なくとも発振回路(図示せず)が形成されている。パッシベーション膜30には、開口部が開設されており、この開口部は、発振回路とIDT電極80とを接続するための接続電極67,68が形成されている。
At least an oscillation circuit (not shown) is formed on the
接続電極67,68は、Alからなる電極パッドであり、図1では2個のみ図示しているが、本実施形態では、少なくとも発振回路駆動のための電力供給電極、IDT電極80に接続されるGND、入力信号電極、出力信号電極が形成される。
The
パッシベーション膜30の表面には、絶縁層41,42,43,44,45が順次積層され、これら絶縁層の層間には、層間配線層51〜58が形成されている。これら層間配線層51〜58はAlからなり、このうちの層間配線層51,53,55,57は、絶縁層40の外周部内側に沿ってリング形状をしており、層間配線層52,54,56,58は、層間配線層51,53,55,57と凹部75の間にあって、凹部75の周囲を取り囲むリング形状に形成されている。
Insulating layers 41, 42, 43, 44, and 45 are sequentially stacked on the surface of the
また、凹部75は、最上層の絶縁層45から底面76が下層の絶縁層42の表面までの深さを有しており、この凹部75の底面76と斜面77と絶縁層45の表面にわたってパッシベーション膜60が形成されている。
Further, the
パッシベーション膜60には、開口部が設けられており、この開口部には外部回路(図示せず)と弾性表面波素子10とを電気的に接続するためのAlからなる接続電極65,66が形成されている。図1では、接続電極65,66の2個が図示されているが、本実施形態では、上述した電力供給電極、IDT電極80に接続されるGND、入力信号電極、出力信号電極が配設される。
The
そして、接続電極65は、層間配線層57,55,53,51を介してビアホール85によって発振回路側の接続電極67に電気的に接続されている。一方、接続電極66は、層間配線層58,56,54,52を介してビアホール86によって発振回路側の接続電極68に接続されている。
The
パッシベーション膜60の表面全体にわたって酸化亜鉛(ZnO)からなる圧電体層70が形成されており、圧電体層70には、上述した接続電極65,66を覗く大きさを有する開口部78,79が開設されている。図1では開口部は、2個設けられているが、上述したように設けられる電力供給電極、GND、入力信号電極、出力信号電極のそれぞれに対応して設けられている。
なお、圧電体層70は、酸化亜鉛に限らず圧電性を有する他の材料でもよく、この圧電体層70の凹部75内の底面76にはIDT電極80が形成されている。IDT電極80はAlからなり、平面形状は周知であるので説明を省略する。
A
The
IDT電極80は、図示しない複数の櫛歯形状電極からなり、発振回路とは、図示しないビアホールとAl配線層によって接続されている。これら櫛歯形状電極は、例えば、GND、入力信号電極、出力信号電極から構成され、それぞれが、発振回路と接続されている。従って、上述したIDT電極80のGND、入力信号電極、出力信号電極は、絶縁層45の表面に形成される外部回路との接続のためのGND、入力信号電極、出力信号電極(図1では、接続電極65,66として図示されている)と、層間配線層51,53,55,57とを介してビアホール85、及び層間配線層52,54,56,58を介してビアホール86によって接続されている。
The
上述したように構成された弾性表面波素子10は、凹部75の上面を封止部材としての蓋体90によって封止されている。蓋体90は、金属、ガラス、セラミックス、合成樹脂等の材質から適宜選択して使用され、前述した圧電体層70に開設された開口部78,79の内側に重ならないように配設され、凹部75を密封する。蓋体90の下面とIDT電極80の上面とは接触しない充分な間隙を有している。
なお、蓋体90が金属で形成されている場合には、GNDを蓋体90に接続することが好ましい。
In the surface
In addition, when the
上述したように構成される弾性表面波素子10は、IDT電極80が蓋体90で封止され、弾性表面波素子10の表面外周部、つまり、蓋体90の外側の領域に接続電極65,66が開口されたパッケージである。
In the surface
従って、前述した実施形態1の弾性表面波素子10は、絶縁層40の最上層から平面略中央部にIDT電極80が埋没する深さを有する凹部75が穿設され、この凹部75にIDT電極80が形成されることから、IDT電極80が、弾性表面波素子10の最上面から突出しないため、薄型の弾性表面波素子10を実現することができる。また、外形形状も半導体基板20そのものの大きさであり、突出するものがなく小型化も実現できる。
Accordingly, in the surface
また、このような弾性表面波素子10は、前述した従来技術のように、絶縁性を有する基板が不要であり、製造コストの低減を可能にする。
さらに、IDT電極80を絶縁層40に設けられる凹部75内に形成することから、その後の回路実装等の工程において、治具等がIDT電極80に接触して損傷する機会を減じ、信頼性の高い弾性表面波素子10を提供することができる。
Further, such a surface
In addition, since the
また、外部回路との接続をするための複数の接続電極(図中、78,79を例示)と層間配線層(51〜58)と半導体基板20に設けられる接続電極(図中、67,68を例示)とを、選択された層間配線層を介してビアホール(図中、85,86を例示)によって接続することにより、外部回路との接続をするための複数の接続電極と半導体基板20に設けられる接続電極との配置が限定されないという効果がある。
In addition, a plurality of connection electrodes (78 and 79 are illustrated in the figure) for connection with an external circuit, interlayer wiring layers (51 to 58), and connection electrodes provided on the semiconductor substrate 20 (67 and 68 in the figure). Are connected to each other via a selected interlayer wiring layer by via holes (85 and 86 are illustrated in the figure), and a plurality of connection electrodes for connection with an external circuit and the
さらに、このように蓋体90でIDT電極80が内部に配設されている凹部75を封止していることで、凹部75内部に湿気や塵埃が侵入することを防止することができ、IDT電極80をそれらから保護し信頼性が高い弾性表面波素子10を実現することができる。
(弾性表面波素子の製造方法)
Further, by sealing the
(Method for manufacturing surface acoustic wave element)
続いて、本発明の弾性表面波素子の製造方法について説明する。ここでは、前述した実施形態1による構造の弾性表面波素子10を例示して説明する。
図2、図3は、本発明による弾性表面波素子10の製造方法を模式的に示す断面図である。
Then, the manufacturing method of the surface acoustic wave element of this invention is demonstrated. Here, the surface
2 and 3 are cross-sectional views schematically showing a method for manufacturing the surface
図2において、(a)は、半導体基板20に第1層目の絶縁層41形成する工程を示している。半導体基板20の表層には、内部に少なくとも発振回路(図示せず)が形成されており、まず、この半導体基板20の表面に窒化シリコンからなるパッシベーション膜30を成膜する。このパッシベーション膜30に、上述した発振回路に図示しない配線によって接続されるAlからなる接続電極67,68を形成する。
2A shows a process of forming the first insulating
次に、このパッシベーション膜30の表面にSiO2からなる第1層目の絶縁層41を形成し、この絶縁層41の表面を平滑処理としてのCMP工程によって平滑に仕上げる。さらに、絶縁層41には、上述した接続電極67,68の範囲内に接続するビアホール85,86を形成する(以降、他層に形成されるビアホールも符号85,86で表す)。
次に、この絶縁層41の表面にAlからなる平面視リング形状の層間配線層51,52と第2層目の絶縁層42を形成する。
Next, a first insulating
Next, ring-shaped interlayer wiring layers 51 and 52 made of Al and a second insulating
図2(b)は、層間配線層51,52及び絶縁層42の形成工程を示している。絶縁層41の表面にAlからなる層間配線層51,52をスパッタリング、CVD(Chemical Vaper Deposition)等の手段を用いて形成する。層間配線層51,52は、前工程で形成されたビアホール85,86と接続される。
そして、層間配線層51,52を覆う第2層目の絶縁層42を形成する。絶縁層42は、均一の厚さで形成するが、図に示すように、層間配線層51,52がある部分は他の部分より高くなり、その表面は凸凹な状態となるため、これをCMPで平滑に仕上げる。
FIG. 2B shows a process for forming the interlayer wiring layers 51 and 52 and the insulating
Then, a second insulating
図2(c)は、CMP工程を示す。CMP工程により、第2層目の絶縁層42の表面を均一の厚さに平滑に仕上げる。そして、層間配線層51,52に接続するビアホール85,86を形成する。
このようにして、順次、第3層目の絶縁層43〜第5層目の絶縁層45と、それら絶縁層の層間に層間配線層53〜58を積層形成する。
FIG. 2C shows a CMP process. By the CMP process, the surface of the second insulating
In this manner, the third insulating
図2(d)は、最上層の第5層目の絶縁層45までを形成する工程を示す。前工程で形成された絶縁層42の表面に層間配線層53,54を形成し、絶縁層43を形成した後、CMPで平滑処理を行い、ビアホール85,86で層間配線層52と54、51と53とを接続する。さらに、層間配線層55,56を形成して絶縁層44を形成した後、CMPで平滑処理を行い、ビアホール85,86で層間配線層56と54、55と53を接続する。さらに、層間配線層57,58を形成して絶縁層45を形成した後、CMPで平滑処理を行い、ビアホール85,86で層間配線層56と58、55と57を接続する。このようにして、半導体基板20上に絶縁層41〜45と層間配線層51〜58が相互に積層された形態を形成する。
この形態から凹部75を形成する。
FIG. 2D shows a process of forming the insulating
A
図2(e)は、凹部75を形成する工程を示す。最上層の絶縁層45の表面にレジスト膜またはマスクを形成し、ドライエッチングまたはウェットエッチングによって凹部75を形成する。凹部75は、底面76が前述したIDT電極80が形成可能な平面形状と、斜面77を有する断面形状が台形に形成される。底面76は、第2層目の絶縁層42の表面と一致するように設定することが好ましい。このようにすることで、IDT電極80を形成する土台となる部分の平滑度を高めることができる。
そして、凹部75、斜面77を含めて凹部75の周縁の絶縁層45の表面全体に窒化シリコンからなる保護層としてのパッシベーション膜60を形成する。
FIG. 2E shows a step of forming the
Then, a
図3(f)は、保護膜としてのパッシベーション膜60の形成工程を示す。凹部75の底面76及び斜面77を含んで、凹部75の周縁の絶縁層45の表面にわたってパッシベーション膜60を形成する。
次に、パッシベーション膜60に接続電極形成のための開口部を開設し、接続電極65,66を形成する。
FIG. 3F shows a process of forming a
Next, an opening for forming a connection electrode is opened in the
図3(g)は、接続電極65,66を形成する工程を示す。パッシベーション膜60には、前の工程で形成されたビアホール85,86に接続可能な位置に開口部を形成し、この開口部に蒸着、スパッタリング等の手段でAlからなる接続電極65,66を形成する。接続電極65,66は、半導体基板20上の接続電極67,68と接続されたことになる。
続いて、パッシベーション膜60の表面に圧電体層70を形成する。
FIG. 3G shows a process of forming the
Subsequently, a
図3(h)は、圧電体層70を形成する工程を示す。圧電体層70は、凹部75を含め、パッシベーション膜60の表面全体に均一の厚さで形成されるが、前工程で形成された接続電極65,66を覗く開口部78,79が開設されている。こうして、接続電極65,66とが開口されて、外部回路とワイヤボンディング等により接続可能となる。
続いて、IDT電極80を形成する。
FIG. 3H shows a process of forming the
Subsequently, the
図3(i)は、IDT電極80を形成する工程を示す。IDT電極80は、複数の櫛歯形状の電極を交錯してなり、凹部75の底面76の範囲に形成する。底面76はCMPで平滑処理された状態に準じた平滑度を有し、パッシベーション膜60、圧電体層70も薄膜であるため、圧電体層70の表面も平滑であり、表面波の振動伝搬に影響を与えない。
FIG. 3I shows a process of forming the
前述した工程により弾性表面波素子10が完成する。この弾性表面波素子10の凹部75を覆うように蓋体90を接着剤等で固着封止する。この状態は、図1に示す。
(製造方法の変形例1)
The surface
(Modification 1 of manufacturing method)
次に、前述した製造方法の変形例1について説明する。変形例1は、絶縁層40の形成後の工程を変更したものであり、個々の工程で形成される部位は共通であるため図面は省略して説明する(図1を参照する)。
まず、絶縁層40を形成後、保護膜としてのパッシベーション膜60を、最上層の絶縁層45の表面に成膜する。この際、接続電極65,66を形成する。続いて、パッシベーション膜60を含めて凹部75を穿設する
Next, Modification 1 of the manufacturing method described above will be described. In the first modification, the process after the formation of the insulating
First, after forming the insulating
次に、凹部75の内面にパッシベーション膜を成膜し、凹部75の底面76の範囲のパッシベーション膜の表面に圧電体層70を形成し、続いてIDT電極80を形成した後、蓋体90で封止する。
なお、凹部75の内面に形成されるパッシベーション膜は、底面76の範囲だけでも、底面76と斜面77にわたって形成してもよい。従って、圧電体層70も同様に、このパッシベーション膜の表面全体の形成しても、凹部75の内面だけでも、底面76の範囲だけでもよい。
(製造方法の変形例2)
Next, a passivation film is formed on the inner surface of the
Note that the passivation film formed on the inner surface of the
(Modification 2 of manufacturing method)
次に、弾性表面波素子の他の変形例2について説明する。変形例2は、前述した変形例1のパッシベーション膜60を形成後の工程を変更したものであり、個々の工程で形成される部位は共通であるため図面は省略して説明する(図1を参照する)。パッシベーション膜60を形成後、凹部75と接続電極を形成するための開口部をドライエッチングまたはウェットエッチングで形成する。この際、パッシベーション膜60の開口(エッチング)と絶縁層のエッチングを分けて行うこともできる。
Next, another modification 2 of the surface acoustic wave element will be described. The modified example 2 is a modification of the process after the formation of the
続いて、凹部75の内面にパッシベーション膜を成膜し、凹部75の底面76の範囲のパッシベーション膜の表面に圧電体層70を形成する。そして圧電体層70の表面にIDT電極80を形成し、パッシベーション膜60の開口部に蒸着、スパッタリング等の成膜手段で接続電極65,66を形成した後、蓋体90で封止する。
なお、接続電極65,66の形成は、パッシベーション膜60を形成した直後に形成することもできる。
Subsequently, a passivation film is formed on the inner surface of the
The
従って、前述した本発明の弾性表面波素子10の製造方法によれば、絶縁層41〜45を積層形成するため、IDT電極80を埋没させるだけの深さを有する凹部75を形成することを可能にしている。
なお、本実施形態では、絶縁層40は5層で構成されているが、5層に限らず、IDT電極80の厚さに対応して5層より多くしても少なくしてもよい。
Therefore, according to the method for manufacturing the surface
In the present embodiment, the insulating
また、前述したような製造方法では、ウエハの状態で多数の弾性表面波素子を、半導体製造プロセスを用いて一貫して製造することができ、また、前述した従来技術のように、絶縁性を有する基板と、この基板に実装する工程が不要で、製造工程の短縮化と製造コストの低減を可能にする。 Further, in the manufacturing method as described above, a large number of surface acoustic wave elements can be manufactured consistently using a semiconductor manufacturing process in the state of a wafer. This eliminates the need for a substrate and a process for mounting on the substrate, and enables shortening of the manufacturing process and reduction of manufacturing cost.
また、IDT電極80を凹部75内に形成することから、その後の回路実装等の工程において、治具等がIDT電極80に接触してIDT電極80を損傷する機会を減じ、信頼性の高い弾性表面波素子を提供することができる。
In addition, since the
また、このような製造方法によれば、一つの絶縁層を形成した後に層間配線層を形成し、さらに絶縁層を積層し、絶縁層の層間に層間配線層51〜58を形成するため、層間配線層を形成するための複雑な工程を必要としない。
また、外部回路との接続をするための接続電極65,66と層間配線層51〜58と半導体基板20に設けられる接続電極67,68とを、層間配線層51〜58を介してビアホール85,86によって接続することにより、外部回路と接続するための接続電極65,66と半導体基板に設けられる接続電極67,68との配置が限定されないという効果があり、さらに、一般に採用されている半導体の製造プロセスによって、上記の各接続電極間の電気的接続を容易に行うことができる。
Further, according to such a manufacturing method, an interlayer wiring layer is formed after one insulating layer is formed, and further, an insulating layer is stacked, and interlayer wiring layers 51 to 58 are formed between the insulating layers. A complicated process for forming the wiring layer is not required.
Further,
また、積層される絶縁層41〜45それぞれの表面を平滑に仕上げるため、層間配線層51〜58の形成平面を平滑面に形成することができる。そのため、最上層の絶縁層45の最上面を平滑面に形成することができることから、蓋体90による封止を確実に行うことができる。
Further, in order to finish the surfaces of the laminated insulating
なお、前述した製造方法の変形例1及び変形例2を採用しても、上述した同様な効果を奏することができる。
(実施形態2)
In addition, even if it employ | adopts the modification 1 and the modification 2 of the manufacturing method mentioned above, there can exist the same effect mentioned above.
(Embodiment 2)
続いて、本発明の実施形態2に係る弾性表面波素子について図面を参照して説明する。実施形態2は、前述した実施形態1の構造に対し、層間配線層を省略したところに特徴を有している。共通部分には同じ符号を附し説明する。
図4は、実施形態2に係る弾性表面波素子を模式的に示す断面図である。図4において、弾性表面波素子10は、半導体基板20の表面にパッシベーション膜30が形成され、その表面には絶縁層41〜45が積層形成されている。最上層の絶縁層の45の略中央部には、凹部75が穿設され、この凹部75から絶縁層45の表面にわたってパッシベーション膜60、圧電体層70が積層形成されている。
Next, a surface acoustic wave element according to Embodiment 2 of the present invention will be described with reference to the drawings. The second embodiment is characterized in that the interlayer wiring layer is omitted from the structure of the first embodiment described above. Common parts will be described with the same reference numerals.
FIG. 4 is a cross-sectional view schematically showing a surface acoustic wave device according to the second embodiment. 4, in the surface
凹部75の底面76に設けられている圧電体層70の表面には、櫛歯形状のIDT電極80が形成されており、凹部75は、封止部材としての蓋体90によって封止されている。
A comb-shaped
パッシベーション膜30の開口部には図示しない発振回路と接続される接続電極67,68が形成され、絶縁層45の表面に形成されるパッシベーション膜60の開口部に形成される接続電極65,66は、ビアホール85,86によって接続されている。
実施形態2による弾性表面波素子10の製造方法は、大部分が前述した実施形態1の製造方法と同じであるが、層間配線層がないため、絶縁層41〜45を順次積層して形成する。この際、各絶縁層の表面をCMPによって平滑に仕上げる。そして、絶縁層40を貫通するビアホール85,86を形成する。
The method for manufacturing the surface
凹部75とパッシベーション膜60と圧電体層70とIDT電極80の形成工程、蓋体90による封止工程及び工程順は実施形態1と同じであるため説明を省略する。従って、下層にある接続電極67,68と上層にある接続電極65,66とは、それぞれビアホール85,86によって直接接続される。
The formation process of the
従って、実施形態2に係る弾性表面波素子10は、外部回路と接続をするための接続電極65,66と半導体基板20に設けられる接続電極67,68とが、ビアホール85,86によって直接接続されているため、接続電極65,66の平面位置が接続電極67,68の位置にほぼ一致させるという制約はあるが、層間配線層を要しないため、構造と工程を簡素化することができ、そのことからコストを低減することができる。
(実施形態3)
Therefore, in the surface
(Embodiment 3)
続いて、本発明の実施形態3について図面を参照して説明する。実施形態3は、前述した実施形態1,2が封止部材として蓋体90を採用していることに対し、封止部材として回路基板95を用いていることを特徴としている。つまり、弾性表面波素子10を直接外部回路を構成する回路基板95に実装し、凹部75の封止も行うという構造である。
図5は、本実施形態に係る弾性表面波素子10の構造を模式的に示す断面図である。図5において、弾性表面波素子10は、前述した実施形態1(図1、参照)を例示しているが、実施形態2(図4、参照)による弾性表面波素子を採用することもできる。
Subsequently, Embodiment 3 of the present invention will be described with reference to the drawings. The third embodiment is characterized in that the
FIG. 5 is a cross-sectional view schematically showing the structure of the surface
弾性表面波素子10は、回路基板95に絶縁性接着剤で固着され、凹部75が回路基板95で封止される。弾性表面波素子10の圧電体層70には、外部回路との接続を行うための接続電極65,66を開口する開口部78,79が形成されており、回路基板95の弾性表面波素子10側の表面には、図示しない配線パターンと接続電極部としての電極ランドが形成されており、接続電極65,66と電極ランドの間は、接続部材としての半田ボール等で接続される。
The surface
なお、半田ボールによる接続強度が充分にある場合には、絶縁性接着剤による固着は必要としない。つまり、弾性表面波素子10は、回路基板95にフリップチップ実装されることになる。こうして、弾性表面波素子10と回路基板95とが構造的に、そして電気的に接続される。
If the connection strength with the solder balls is sufficient, the fixing with the insulating adhesive is not necessary. That is, the surface
さらに、弾性表面波素子10と回路基板95とが接触する部分の外周部に接着剤等を塗布すれば、固着強度を高める他、凹部75の密閉性を高めることができる。
Further, if an adhesive or the like is applied to the outer peripheral portion of the portion where the surface
従って、前述した実施形態3によれば、封止部材が回路基板95で構成されることにより、弾性表面波素子10を外部回路に直接接続することが可能となり、上述した封止機能のみを有する封止部材を設ける構造よりも、さらに薄型化できるとともに、弾性表面波素子10と外部回路(回路基板95)との接続スペースを設ける必要がなく、回路基板を含め小型化を可能にする。
Therefore, according to the third embodiment described above, since the sealing member is configured by the
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
すなわち、本発明は、主に特定の実施形態に関して特に図示され、且つ、説明しているが、本発明の技術的思想及び目的の範囲に逸脱することなく、以上説明した実施形態に対し、形状、材質、組み合わせ、その他の詳細な構成、及び製造工程間の加工方法において、当業者が様々な変形を加えることができるものである。
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
That is, although the present invention has been illustrated and described with particular reference to particular embodiments, it is not intended to depart from the technical spirit and scope of the invention. Various modifications can be made by those skilled in the art in terms of materials, combinations, other detailed configurations, and processing methods between manufacturing processes.
従って、上記に開示した形状、材質、製造工程などを限定した記載は、本発明の理解を容易にするために例示的に記載したものであり、本発明を限定するものでないから、それらの形状、材質、組み合わせ、工程順などの限定の一部もしくは全部の限定をはずした部材の名称での記載は、本発明に含まれるものである。 Therefore, the description limited to the shape, material, manufacturing process and the like disclosed above is an example for easy understanding of the present invention, and does not limit the present invention. Descriptions in the names of members from which some or all of the limitations such as material, combination, and order of processes are removed are included in the present invention.
例えば、前述の実施形態1〜3では、圧電体層70の表面に直接蓋体90を固着しているが、圧電体層70の凹部75の周縁部に保護膜を形成してもよい。
また、層間配線層は、絶縁層40の各層間に配設しているが、層間配線層は、全ての層間に配設する必要はなく、必要に応じて適宜に層数、形状、ビアホールとの接続を行うことができる。
For example, in Embodiments 1 to 3 described above, the
In addition, although the interlayer wiring layers are disposed between the respective layers of the insulating
また、前述した実施形態1,2では、凹部75を封止するために、封止部材として蓋体90を採用しているが、凹部75の範囲で樹脂封止することも可能である。この場合、用いられる樹脂は、表面波の伝播に影響を及ぼさない程度の柔軟性、あるいは厚さにすることが好ましい。
In Embodiments 1 and 2 described above, the
さらに、前述の実施形態1〜3では、IDT電極80は、第2層目の絶縁層42の表面を土台として形成されるが、凹部75の深さは、蓋体90とIDT電極80とが接触しない範囲に任意に設定することができる。
Further, in Embodiments 1 to 3 described above, the
従って、前述の実施形態1〜3によれば、薄型、小型の弾性表面波素子と、パッケージングが容易で、低コスト化が可能な高信頼性を有する弾性表面波素子と、その製造方法を提供することができる。 Therefore, according to the above-described first to third embodiments, a thin and small surface acoustic wave element, a highly reliable surface acoustic wave element that can be packaged easily and can be reduced in cost, and a method for manufacturing the same. Can be provided.
10…弾性表面波素子、20…半導体基板、30、60…パッシベーション膜、40〜45…絶縁層、51〜58…層間配線層、65〜68…接続電極、75…凹部、76…凹部の底面、77…凹部の斜面、78,79…圧電体層に配設される開口部、80…IDT電極、85,86…ビアホール、90…封止部材としての蓋体。
DESCRIPTION OF
Claims (10)
前記半導体基板の能動面側表面に複数の絶縁層を積層形成する工程と、
前記絶縁層の略中央部に、前記IDT電極が埋没する深さを有する凹部を穿設する工程と、
少なくとも前記凹部の底面の表面に圧電体層を形成する工程と、
前記凹部の底面に形成される前記圧電体層の表面に櫛歯形状のIDT電極を形成する工程と、
前記弾性表面波素子の表面外周部に、外部回路との接続をするための複数の接続電極を形成する工程と、
を含むことを特徴とする弾性表面波素子の製造方法。 A method for manufacturing a surface acoustic wave device for forming a comb-shaped IDT electrode on the surface of a semiconductor substrate,
Forming a plurality of insulating layers on the active surface side surface of the semiconductor substrate; and
Drilling a recess having a depth in which the IDT electrode is buried in a substantially central portion of the insulating layer;
Forming a piezoelectric layer on at least the bottom surface of the recess;
Forming a comb-shaped IDT electrode on the surface of the piezoelectric layer formed on the bottom surface of the recess;
Forming a plurality of connection electrodes for connection with an external circuit on the outer peripheral portion of the surface of the surface acoustic wave element;
A method for manufacturing a surface acoustic wave device, comprising:
前記半導体基板の表面に積層形成される前記複数の絶縁層の層間、且つ前記凹部の周囲に層間配線層を設ける工程をさらに含み、対応する前記接続電極と前記層間配線層と前記半導体基板に設けられる接続電極とを、ビアホールによって接続することを特徴とする弾性表面波素子の製造方法。 In the manufacturing method of the surface acoustic wave element according to claim 1,
The method further includes the step of providing an interlayer wiring layer between the plurality of insulating layers stacked on the surface of the semiconductor substrate and around the recess, and provided on the corresponding connection electrode, the interlayer wiring layer, and the semiconductor substrate. A method of manufacturing a surface acoustic wave device, wherein the connection electrode is connected by a via hole.
前記外部回路と接続をするための複数の接続電極と前記半導体基板に設けられる接続電極とを、ビアホールによって接続する工程をさらに含むことを特徴とする弾性表面波素子の製造方法。 In the manufacturing method of the surface acoustic wave element according to claim 1,
A method of manufacturing a surface acoustic wave device, further comprising a step of connecting a plurality of connection electrodes for connection to the external circuit and connection electrodes provided on the semiconductor substrate by via holes.
前記積層形成される前記複数の絶縁層の各層の表面を平滑処理する工程を含むことを特徴とする弾性表面波素子の製造方法。 In the manufacturing method of the surface acoustic wave element according to any one of claims 1 to 3,
A method of manufacturing a surface acoustic wave device, comprising: smoothing a surface of each of the plurality of insulating layers formed to be stacked.
前記凹部の周縁部を封止部材によって封止する工程をさらに含むことを特徴とする弾性表面波素子の製造方法。 It is a manufacturing method of the surface acoustic wave element according to claim 1,
The method for manufacturing a surface acoustic wave element, further comprising a step of sealing a peripheral portion of the concave portion with a sealing member.
前記半導体基板の表面に積層形成される複数の絶縁層と、
前記絶縁層の略中央部に穿設される凹部と、
少なくとも前記凹部の底面の表面に形成される圧電体層と、
前記凹部の底面において前記圧電体層の表面に形成される櫛歯形状のIDT電極と、
前記弾性表面波素子の表面外周部に形成される外部回路との接続をするための複数の接続電極と、
を備えることを特徴とする弾性表面波素子。 A comb-shaped IDT electrode is formed on a surface of a semiconductor substrate, and the surface acoustic wave device is formed by the manufacturing method according to any one of claims 1 to 5,
A plurality of insulating layers stacked on the surface of the semiconductor substrate;
A recess formed in a substantially central portion of the insulating layer;
A piezoelectric layer formed at least on the bottom surface of the recess;
A comb-shaped IDT electrode formed on the surface of the piezoelectric layer at the bottom of the recess;
A plurality of connection electrodes for connecting to an external circuit formed on the outer periphery of the surface of the surface acoustic wave element;
A surface acoustic wave device comprising:
前記半導体基板の表面に積層形成される前記複数の絶縁層の層間、且つ前記凹部の周囲に設けられる層間配線層がさらに設けられ、対応する前記接続電極と前記層間配線層と前記半導体基板に設けられる接続電極とを、ビアホールによって接続されていることを特徴とする弾性表面波素子。 The surface acoustic wave device according to claim 6,
An interlayer wiring layer provided between the plurality of insulating layers stacked on the surface of the semiconductor substrate and around the recess is further provided, and is provided on the corresponding connection electrode, the interlayer wiring layer, and the semiconductor substrate. A surface acoustic wave device characterized in that a connection electrode is connected by a via hole.
前記半導体基板に設けられる複数の接続電極と、前記弾性表面波素子の表面外周部に形成される外部回路との接続をするための複数の接続電極と、が、ビアホールによって接続されていることを特徴とする弾性表面波素子。 The surface acoustic wave device according to claim 6,
A plurality of connection electrodes provided on the semiconductor substrate and a plurality of connection electrodes for connecting to an external circuit formed on the outer peripheral portion of the surface of the surface acoustic wave element are connected by via holes. A surface acoustic wave device.
前記凹部が、封止部材によって封止されていることを特徴とする弾性表面波素子。 The surface acoustic wave device according to any one of claims 6 to 8,
The surface acoustic wave element, wherein the recess is sealed with a sealing member.
前記封止部材が、配線パターンを有する回路基板であって、
前記弾性表面波素子の表面外周部に形成される外部回路との接続をするための複数の接続電極と、前記回路基板の配線パターンと、が接続部材によって接続されていることを特徴とする弾性表面波素子。
The surface acoustic wave device according to claim 9, wherein
The sealing member is a circuit board having a wiring pattern,
A plurality of connection electrodes for connecting to an external circuit formed on the outer peripheral portion of the surface of the surface acoustic wave element and a wiring pattern of the circuit board are connected by a connection member Surface wave device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229145A JP4760206B2 (en) | 2005-08-08 | 2005-08-08 | Manufacturing method of surface acoustic wave element and surface acoustic wave element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229145A JP4760206B2 (en) | 2005-08-08 | 2005-08-08 | Manufacturing method of surface acoustic wave element and surface acoustic wave element |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007049261A true JP2007049261A (en) | 2007-02-22 |
JP2007049261A5 JP2007049261A5 (en) | 2008-09-25 |
JP4760206B2 JP4760206B2 (en) | 2011-08-31 |
Family
ID=37851753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005229145A Expired - Fee Related JP4760206B2 (en) | 2005-08-08 | 2005-08-08 | Manufacturing method of surface acoustic wave element and surface acoustic wave element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4760206B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108254437A (en) * | 2018-03-01 | 2018-07-06 | 中国人民解放军陆军军医大学第三附属医院(野战外科研究所) | A kind of surface acoustic wave biosensor fixture and test system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170611A (en) * | 1988-12-22 | 1990-07-02 | Clarion Co Ltd | Surface acoustic wave device |
JPH10335333A (en) * | 1997-03-31 | 1998-12-18 | Hitachi Ltd | Semiconductor integrated circuit device, and manufacture and design thereof |
-
2005
- 2005-08-08 JP JP2005229145A patent/JP4760206B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170611A (en) * | 1988-12-22 | 1990-07-02 | Clarion Co Ltd | Surface acoustic wave device |
JPH10335333A (en) * | 1997-03-31 | 1998-12-18 | Hitachi Ltd | Semiconductor integrated circuit device, and manufacture and design thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108254437A (en) * | 2018-03-01 | 2018-07-06 | 中国人民解放军陆军军医大学第三附属医院(野战外科研究所) | A kind of surface acoustic wave biosensor fixture and test system |
CN108254437B (en) * | 2018-03-01 | 2023-12-19 | 中国人民解放军陆军军医大学第三附属医院(野战外科研究所) | Acoustic surface wave biosensor fixture and test system |
Also Published As
Publication number | Publication date |
---|---|
JP4760206B2 (en) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6242597B2 (en) | Elastic wave device and manufacturing method thereof | |
JP5763682B2 (en) | Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same | |
US7982364B2 (en) | Surface acoustic wave device and method for manufacturing the same | |
US8704424B2 (en) | Elastic wave device and electronic device using the same | |
JP2008060382A (en) | Electronic component and its manufacturing method | |
JP4245499B2 (en) | Wafer level package and manufacturing method for micro device | |
US10200010B2 (en) | Elastic wave filter device | |
JP4468436B2 (en) | Elastic wave device and manufacturing method thereof | |
JP2006173599A (en) | Integrated wafer package of micro electrical machine and active device circuit | |
JP2007059470A (en) | Semiconductor device and its manufacturing method | |
JP2006109400A (en) | Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component | |
JP4555369B2 (en) | Electronic component module and manufacturing method thereof | |
JP2008153957A (en) | Hollow sealing element, its manufacturing method and mobile communication equipment using hollow sealing element | |
JP2006246112A (en) | Surface acoustic wave device and its manufacturing method | |
WO2010113384A1 (en) | Semiconductor device and manufacturing method therefor | |
KR20180017939A (en) | Bulk acoustic wave filter device | |
JP6470311B2 (en) | SAW device and method for manufacturing SAW device | |
JP2007273585A (en) | Micro device module and method of manufacturing same | |
JP2015130601A (en) | module | |
JP4760206B2 (en) | Manufacturing method of surface acoustic wave element and surface acoustic wave element | |
JP5406108B2 (en) | Elastic wave device and manufacturing method thereof | |
JP2006311183A (en) | Semiconductor device and its manufacturing method | |
JP2021007117A (en) | Piezoelectric transducer and piezoelectric module | |
JP2007173750A (en) | Semiconductor device, and method of manufacturing same | |
JP2008124786A (en) | Surface acoustic wave device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |