JP2007035045A - 階層化された仮想化アーキテクチャにおける仮想化イベント処理 - Google Patents

階層化された仮想化アーキテクチャにおける仮想化イベント処理 Download PDF

Info

Publication number
JP2007035045A
JP2007035045A JP2006203447A JP2006203447A JP2007035045A JP 2007035045 A JP2007035045 A JP 2007035045A JP 2006203447 A JP2006203447 A JP 2006203447A JP 2006203447 A JP2006203447 A JP 2006203447A JP 2007035045 A JP2007035045 A JP 2007035045A
Authority
JP
Japan
Prior art keywords
guest
parent
child
event
virtualization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006203447A
Other languages
English (en)
Inventor
Steven Bennett
ベネット スティーヴン
Andrew Anderson
アンダーソン アンドリュー
Gilbert Neiger
ネイガー ギルバート
Dion Rodgers
ロジャーズ ディオン
Richard Uhlig
アーリグ リチャード
Lawrence Smith
スミス ローレンス
Barry Huntley
ハントリー バリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2007035045A publication Critical patent/JP2007035045A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45566—Nested virtual machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】階層化された仮想化アーキテクチャにおいて仮想化イベントを処理する装置及び方法の実施例。
【解決手段】一実施例では、装置はイベント・ロジック及び評価ロジックを含む。イベント・ロジックは、仮想化イベントを認識するものである。評価ロジックは、仮想化イベントに応じて制御を子ゲストから親ゲストに移すか否かを判定するものである。
【選択図】図１

Description

本発明は、データ処理の分野に関し、特に、データ処理装置内のリソースの仮想化の分野に関する。
一般に、デ―タ処理装置内のリソースの仮想化の概念によって、単一のデータ処理装置上で1つ又は複数のオペレーティング・システム（それぞれ、「OS」）の複数のインスタンスを、各OSが装置及びそのリソースにわたって完全で直接の制御を有するようもくろまれていても実行することが可能になる。仮想化は通常、ソフトウェア（例えば、仮想マシン・モニタ、すなわち「VMM」）を用いて、VMMが、VM（「仮想化環境」）にわたって物理リソースの共有及び/又は割り当てなどの仮想化ポリシーを実施するためのシステム環境を維持する一方で、OSが完全かつ直接に制御することができる仮想リソースを有する「仮想マシン」（「VM」）を各OSに提示することによって実施される。仮想化環境を知らない、VM上で実行する各OSや何れかの他のソフトウェアは「ゲスト」として、又は「ゲスト・ソフトウェア」として表す一方、「ホスト」又は「ホスト・ソフトウェア」は、仮想化環境の外部で実行し、仮想化環境を知っている場合も知っていない場合もある、VMMなどのソフトウェアである。
データ処理装置内のプロセッサは、例えば、２つのモード、すなわち、ソフトウェアが何れかの仮想化環境の外部のハードウェア上で直接実行する「ルート」モード、及び、ソフトウェアがその意図された特権レベルで実行するが、ルート・モードで実行するVMMによってホスティングされる仮想化環境内で実行する「非ルート」モードで動作することによって仮想化をサポートすることができる。仮想化環境では、特権レジスタ又は特権リソースのアクセスの外部割り込み又は外部試行などの特定のイベント、動作及び状況を「中断する」、すなわち、VMMが例えば、仮想化ポリシーを実施するよう動作することができるようにプロセッサに仮想化環境を退出させることができる。プロセッサは、仮想化環境を設定する旨の命令、仮想化環境に入る旨の命令、仮想化環境を出る旨の命令、及び仮想化環境の維持を行う旨の命令をサポートすることができ、プロセッサの仮想化機能を示すか、又は制御するレジスタ・ビットや他の構造を含み得る。
本発明を添付図面に限定ではなく例として示す。
階層化された仮想化環境内で仮想化イベントを処理する装置及び方法の実施例を説明する。
以下の説明では、構成部分及びシステムの構成などの数多くの特定の詳細を、本発明の更に徹底的な理解を備えるために記載し得る。しかし、前述の特定の詳細なしで本発明を実施することができることは当業者によって認識されよう。更に、一部の周知の構造、回路及び同様なものは、本発明を不必要に分かりにくくすることがないよう詳細に示していない。
図１は、本発明の実施例が動作し得る階層化された仮想化アーキテクチャ１００を示す。図１では、最小限のプラットフォームのハードウェア１１０は、何れかのOS又はVMMのソフトウェアを実行することができる何れかのデータ処理装置であり得る。例えば、最小限のプラットフォームのハードウェアは、パソコン、汎用コンピュータ、ポータブル・コンピュータ、ハンドヘルド装置、セットトップ・ボックスや何れかの他のコンピューティング・システムのものであり得る。
最小限のプラットフォームのハードウェア１１０は、プロセッサ１２０及びメモリ１３０を含む。プロセッサ１２０は、汎用マイクロプロセッサ（例えば、インテル社によるペンティアム（登録商標）プロセッサ・ファミリ、イタニウム（登録商標）プロセッサ・ファミリや他のプロセッサ・ファミリにおけるプロセッサや、別の企業による別のプロセッサ）、又はディジタル信号プロセッサ若しくはマイクロコントローラをはじめとする何れかのタイプのプロセッサであり得る。図１は、１つのそうしたプロセッサ１２０のみを示すが、最低限のプラットフォームのハードウェア１１０は何れかの数のプロセッサを含み得る。メモリ１３０は、プロセッサ１２０によって判読可能な、スタティック・ランダム・アクセス・メモリ若しくはダイナミック・ランダム・アクセス・メモリ、半導体ベースのリード・オンリー・メモリ若しくはフラッシュ・メモリ、磁気ディスク・メモリ若しくは光ディスク・メモリ、何れかの他のタイプの媒体、又は前述の媒体の何れかの組み合わせであり得る。ベア・プラットフォーム・ハードウェア１１０は、何れかの数の入出力装置や他の装置も含み得る。
この実施例では、VMM１４０は、プロセッサ１２０上で、ルート・モードで実行するので「ルート・モード・ホスト」である。VMM１４０は、最小限のプラットフォームのハードウェア１１０上で実行するか、又は、最小限のプラットフォームのハードウェア１１０にアクセス可能であり、VM、すなわち、最小限のプラットフォームのハードウェア１１０の抽象化をゲストに提示するか、又は、VMを別の方法で作成し、VMを管理し、かつ、仮想化アーキテクチャ１００によってサポートされる仮想化環境内で仮想化ポリシーを実施するようインストールされた何れかのソフトウェア、ファームウェア、又はハードウェアのホストであり得る。別の実施例では、ルート・モード・ホストは、最小限のプラットフォームのハードウェア１１０を制御することができる何れかのモニタ、ハイパバイザ、OSや、他のソフトウェア、ファームウェア又はハードウェアであり得る。
ゲストは、何れかのOS、VMM１４０の別のインスタンスを含む何れかのVMM、何れかのハイパバイザ、又は、何れかのアプリケーションや他のソフトウェアであり得る。各ゲストは、VMにおいて提示されたプロセッサ及びプラットフォームのアーキテクチャによって、最小限のプラットフォームのハードウェア１１０の物理リソース（プロセッサ及びプラットフォームのレジスタ、メモリや入出力装置など）をアクセスすることを求めるものである。図１は、VM１５０、１６０、１７０及び１８０を、VM１５０上で実行するようインストールされたゲストOS１５２並びにゲスト・アプリケーション１５４及び１５５と、VM１６０上で実行するようインストールされたゲストVMM１６２と、VM１７０上で実行するようインストールされたゲストOS１７２と、VM１８０上で実行するようインストールされたゲストOS１８２とともに示す。この実施例では、ゲストは全て、非ルート・モードで実行する。図１は、４つのVM及び６つのゲストを示すが、本発明の範囲内で、何れかの数のVMを作成することができ、何れかの数のゲストを、各VM上で実行するようインストールすることができる。
仮想化アーキテクチャ１００は、１つのVMM、例えば、VMM１４０が別のVMM、例えばVMM１６２をゲストとしてホスティングすることが可能になるので「階層化されている」、又は「再帰的である」。階層化された仮想化アーキテクチャ１００では、VMM１４０はVM１５０及び１６０を含む仮想化環境のホストであり、それと最小限のプラットフォームのハードウェア１１０との間に「介在する」モニタがなしで最小限のプラットフォームのハードウェア１１０上で実行するようインストールされるので何れの仮想化環境内のゲストでもない。「介在する」モニタは、VMM１６２などのモニタであって、ゲストOS１７２などのゲストをホスティングするが、ゲスト自体でもあるモニタである。VMM１６２は、VM１７０及び１８０を含む仮想化環境のホストであるが、VMM１４０によってホスティングされる仮想化環境内のゲストでもある。介在するモニタ（例えば、VMM１６２）は、本明細書及び特許請求の範囲では親ゲストとして表すが、それは、別のVM（又はVM階層）に対する親として、かつ、下にあるVMMのゲストとして機能し得る（例えば、VMM１４０がVMM１６２の親であり、VMM１６２は、ゲスト１７２及び１８２に対する親である。）。
VMM１４０などのモニタは、OS１５２、ゲスト・アプリケーション１５４、ゲスト・アプリケーション１５５やゲストVMM１６２などのゲストの「親」として、それとゲストとの間に介在するモニタがない場合、表す。ゲストはそのモニタの「子」として表す。ゲストは子でも親でもあり得る。例えば、ゲストVMM１６２はVMM１４０の子であり、ゲストOS１７２及びゲストOS１８２の親である。
ゲストによってアクセスすることが可能なリソースは、「特権」リソース又は「非特権」リソースとして分類することができる。特権リソースの場合、ホスト（例えば、VMM１４０）は、リソースにわたって究極的な制御を維持する一方でゲストによって望まれる機能を容易にする。非特権リソースはホストによって制御されなくてよく、ゲストによって直接アクセスすることができる。
更に、各ゲストOSは、例外（例えば、ページ・フォルトや一般保護違反）、割り込み（例えば、ハードウェア割り込みやソフトウェア割り込み）やプラットフォーム・イベント（例えば、初期化及びシステム管理の割り込み）などの種々のイベントを処理することを求めるものである。こうした例外、割り込み及びプラットフォームのイベントを、本明細書及び特許請求の範囲において併せて、及び個別に「イベント」として表す。こうしたイベントの一部は、「特権的である」がそれは、VMの適切な動作を確実に行い、ホストのゲストからの保護を確実に行い、ゲストのお互いからの保護を確実に行うようホストによって処理されなければならない。
何れかの特定の時点で、プロセッサ１２０は、VMM１４０又は何れかのゲストからの命令を実施することができ、よって、VMM１４０又はゲストは、アクティブであり、プロセッサ１２０上で実行するか、又は、プロセッサ１２０を制御するものであり得る。特権イベントが生起するか、又はゲストが特権リソースにアクセスしようとする場合、制御をゲストからVMM１４０に移すことができる。ゲストからホストに制御を移すことを本明細書及び特許請求の範囲では「VM退出」として表す。イベントを適切に処理した後、又はリソースへのアクセスを適切に容易にした後、VMM１４０は制御をゲストに戻すことができる。ホストからゲストに制御を移すことを本明細書及び特許請求の範囲では「VM突入」として表す。
前述のようにゲストからルート・モード・ホストに制御を移すVM退出に加えて、本発明の実施例は、VM退出が、介在するモニタなどの非ルート・モード・ホストにゲストから制御を移すようにもしている。本発明の実施例では、仮想化イベント（例えば、VM退出を引き起こし得るもの）を「トップダウン」仮想化イベント又は「ボトムアップ」仮想化イベントとして分類することができる。
「トップダウン」仮想化イベントは、VM退出における制御をどのホストが受けたかの判定が、アクティブなゲストの親から始めることによって行われ、ルート・モード・ホストに向けて進むものである。トップダウン仮想化イベントは、ペンティアム（登録商標）・プロセッサ・ファミリにおけるプロセッサの命令群アーキテクチャ内のCPUID命令などの仮想化命令の実行をはじめとする、アクティブなゲストの動作によって始まる仮想化イベントであり得る。一実施例では、ルート・モード・ホストに、1つ又は複数の仮想化イベントについてトップダウン仮想化イベント処理をバイパスする機能を備え得る。そうした実施例では、仮想化イベントは、介在するＶＭＭ全てに対してトップダウン仮想化イベントとして処理されることになってもルート・モード・ホストにＶＭ退出を引き起こさせ得る。
「ボトムアップ」仮想化イベントは、ＶＭ退出における制御をどのホストが受けたかの判定が、逆方向に、例えば、ルート・モード・ホストから、アクティブ・ゲストの親に向けて行われるものである。ボトムアップ仮想化イベントは、下にあるプラットフォームの動作、例えば、ハードウェア割り込みやシステム管理割り込みによって始まる仮想化イベントであり得る。一実施例では、プロセッサ例外は、ボトムアップ仮想化イベントとして処理される。例えば、アクティブなゲストの実行中のページ・フォルトの例外の生起はボトムアップのやり方で評価されることになる。このボトムアップ処理は、プロセッサ例外全て、又はその部分集合にあてはまり得る。更に、一実施例では、VMMはイベント（例えば、割り込みや例外）をそのゲストに注入するか、又はそうしたイベントを別の方法で誘起する機能を有する。そうした実施例では、VM退出における制御を受けるホストがどれかの判定は、ルート・モード・ホストからではなく、仮想化イベントを誘起したVMMの上から始めることによって行うことができる。
図１の実施例では、プロセッサ１２０は、仮想マシン制御構造（「VMCS」）１３２に記憶されたデータによってVMの動作を制御する。VMCS１３２は、1つ又は複数のゲストの状態、VMM１４０の状態、1つ又は複数のゲストの動作をVMM１４０がどのようにして制御するかを示す実行制御情報、VM退出及びVM突入に関する情報、何れかの他のそうした情報を含み得る構造である。プロセッサ１２０は、VMCS１３２からの情報を読み取って、VMの実行環境を定め、その特性を制限する。この実施例では、VMCS１３２はメモリ１３０に記憶される。VMCS１３２は、複数の構造の分割することができ、それぞれは１つのホスト又は１つのゲストに相当し、それぞれは独立したVMCSとみなすことができる。
VMMの「ゲスト階層」は、VMMによってサポートされた1つ又は複数の仮想化環境内で実行するようインストールされたソフトウェアのスタックである。本発明は、ゲスト階層がVMCS間のポインタ連鎖を含む仮想化アーキテクチャにおいて実施することができる。こうしたポインタは、子のVMCSから親のVMCSを指し示す場合に「親ポインタ」として表し、親のVMCSから子のVMCSを指し示す場合に「子ポインタ」として表す。
図２は、最小限のプラットフォームのハードウェア２１０上にルート・モード・ホストとしてインストールされた、VMM２２０のゲスト階層を示す。VMCS２２１は、VMM２２０の制御構造であるが、ルート・モード・ホストは制御構造なしで動作することができる。ゲスト２３０は、VMCS２３１によって制御される、VMM２２０の子である。したがって、親ポインタ（「PP」）２３２はVMCS２２１を指し示す。ゲスト２４０は、VMCS２４１によって制御される、VMM２２０の子でもある。よって、親ポインタ２４２もVMCS２２１を指し示す。
ゲスト２４０自体が、２つの子、すなわちゲスト２５０及び２６０を備えるVMMであり、それぞれは、VMCS２５１及び２５２のそれぞれを備える。親ポインタ２５２も親ポインタ２６２もVMCS２４１を指し示す。
アクティブであるか、又は実行中の、ゲストのVMCSを、その親のVMCSの子ポインタが指し示す。したがって、図２は、VMCS２５１を指し示してゲスト２５０がアクティブであることを示す子ポインタ２４３を示す。同様に、ヌルの子ポインタではなくアクティブな子ポインタを備えたゲストのVMCSを、その親のVMCSの子ポインタが指し示す。したがって、図２は、VMCS２４１を指し示す子ポインタ２２３を示す。よって、親ポインタ連鎖は、アクティブなゲストのVMCSを、何れかの介在するモニタのVMCSを介してルート・モード・ホストのVMCSとリンクし、子ポインタ連鎖は、ルート・モード・ホストのVMCSを何れかの介在するモニタのVMCSを介してアクティブ・ゲストのVMCSとリンクする。
VMCS２２１は本明細書及び特許請求の範囲では「ルートVMCS」として表す。一実施例では、前述のようにルートVMCSは存在しない。ルートVMCSを含む一実施例では、処理ハードウェアは、内部レジスタや他のデータ構造においてルートVMCSへのポインタを維持し得る。前述のように、アクティブなゲストのVMCSは、本明細書及び特許請求の範囲では、現行制御VMCSとして表す。例えば、ゲスト２５０がアクティブである間、VMCS２５１は現行制御VMCSである。一実施例では、処理ハードウェアは、内部レジスタや他のデータ構造において、現行制御VMCSへのポインタを維持し得る。
VMCSが親VMCSでない場合、子ポインタ２３３、２５３や２６３などのその子ポインタはヌル・ポインタであり得る。VMCSは、親を有していない場合、例えば、ルート・モードVMCSである場合、親ポインタ２２２などのその親ポインタはヌル・ポインタであり得る。あるいは、こうしたポインタを割愛することができる。一部の実施例では、ヌルVMCSポインタの「ヌル」値はゼロであり得る。別の実施例では、他の値を「ヌル」として解釈することができる。例えば、３２ビット・アドレスを備えた一実施例では、値0xffffffffはヌルとして解釈することができる。
図２中の各ゲストのVMCSは、特定の仮想化イベントが生起する場合にそのゲストの親が制御を欲するか否かを示すビット、フィールド又は別のデータ構造（「イベント・ビット」）を示す。各VMCSは、何れかの数の仮想化イベントに相当する何れかの数のそうしたビットを含み得る。図２は、イベント・ビット２６４、２５４、２４４及び２３４を示す。
図１に戻れば、プロセッサ１２０は、階層化された仮想化アーキテクチャにおける仮想化イベント処理をはじめとする仮想化をサポートする制御ロジック１２１を含む。制御ロジック１２１は、プロセッサ１２０内のマイクロコード、プログラマブル・ロジック、ハードコード・ロジックや何れかの他の形態の制御ロジックにおいて実施することができる。別の実施例では、制御ロジック１２１は、プロセッサ内、又は、プロセッサによってアクセス可能な何れかの装置内、若しくは、プロセッサによって判読可能な媒体（例えば、メモリ１３０）内の何れかの形態のハードウェア、ソフトウェア又はファームウェア（例えば、プロセッサ抽象化層）において実施することができる。
制御ロジック１２１は、イベント・ロジック１２２、評価ロジック１２３及び退出ロジック１２４を含む。イベント・ロジック１２２は、トップダウン・イベント・ロジック１２５及びボトムアップ・イベント・ロジック１２６に分割することができる。評価ロジック１２３は、トップダウン評価ロジック１２７及びボトムアップ評価ロジック１２８に分割することができる。制御ロジック１２１は、例えば、仮想化命令、ホスト若しくはゲストからの他の命令、又は仮想化イベントに対するその応答として、仮想化をサポートするよう、1つ又は複数のマイクロ動作の実行をプロセッサ１２０に含めさせることによって、例えば、図３及び図４に示す方法実施例などの、本発明の方法実施例をプロセッサ１２０に実行させる。
図３は、本発明の実施例による、トップダウン仮想化イベントを処理する方法を示す。図のボックス３１０では、トップダウン・イベント・ロジック１２５は、トップダウン仮想化イベントを認識する。例えば、ゲストはCPUID命令を実行することができ、トップダウン・イベント・ロジックは、命令を復号化する復号器であり得る。
ボックス３２１乃至３２５では、トップダウン評価ロジック１２７は、VM退出がトップダウン仮想化イベントに応じて生起することになるか否かを判定し、そうである場合、制御を受けることになるホストはどれかを判定する。例えば、トップダウン評価ロジック１２７は、CPUID命令のプロセッサ・マイクロコード内のマイクロコードであり得る。
ボックス３２１では、アクティブなゲストのVMCSは子VMCSとして識別される。ボックス３２２では、例えば、子VMCSを検査してCPUID命令仮想化イベントのイベント・ビットが設定されているかを判定することによって、その子の親が制御を欲しているか否かについての判定が行われる。そうである場合、ボックス３３０で、退出ロジック１２４はVM退出を生起させ、制御がその親に移される。例えば、ボックス３２２を介した１つのパスのみの後にVM退出が存在する場合、アクティブなゲストの親が制御を受ける。
ボックス３２２における判定が、親が制御を欲しないという場合、ボックス３２３で、例えば、親VMCSの親ポインタがヌル・ポインタかを判定することによってその親がルート・モード・ホストであるか否かについての判定が行われる。そうである場合、VM退出は生起せず、ボックス３２４では、アクティブなゲストは、例えば、CPUID命令が普通に実行することを可能にすることによって仮想化イベント自体を処理する。ボックス３２３における判定が、親がルート・モード・ホストでないという場合、ボックス３２５で、子VMCSの親ポインタをたどって、最後の子のVMCSを置き換えて、親VMCSを新たな子VMCSとして識別する。次いで、ボックス３２２を繰り返す。
以下の擬似コードも、本発明の実施例による、トップダウン仮想化イベントを処理する方法も示す。この擬似コードにおいて表す実施例では、ルートVMCSが存在している。
Figure 2007035045
図４は、本発明の実施例による、トップダウン仮想化イベントを処理する方法を示す。ボックス４１０では、ボトムアップ・イベント・ロジック１２６は、ボトムアップ仮想化イベントを認識する。ボックス４２１乃至４２５では、ボトムアップ評価ロジック１２８は、VM退出が行われることになるかをボトムアップ仮想化イベントに応じて判定し、そうである場合、どのホストが制御を受けることになるかを判定する。
ボックス４２１では、ボトムアップ仮想化イベントに関連したホストのVMCSが親VMCSとして識別される。例えば、ボトムアップ仮想化イベントが、ハードウェアによって生成される割り込みである場合、ルート・モード・ホストを親として識別することができる。あるいは、ボトムアップ仮想化イベント（例えば、例外、割り込みや他の仮想化イベント）がホストによって誘起又は注入される場合、そのホストを親として識別することができる。
ボックス４２２では、親VMCSの子ポインタをたどって子VMCSを識別する。ボックス４２３では、例えば、子VMCSを検査して、特定の割り込み又は割り込みタイプのイベント・ビットが設定されているかを判定することによって、親が制御を欲しているか否かについての判定が行われる。そうである場合、ボックス４３０で、退出ロジック１２４は、VM退出を生起させ、制御はその親に移される。例えば、ルート・モードのホストがボックス４２１において親として識別され、ボックス４２３を通る1つのパスの後にのみ、VM退出がある場合、ルート・モードのホストが制御を受ける。
ボックス４２３における判定が、親が制御を欲しないというものである場合、ボックス４２４で、例えば、子VMCSの子ポインタがヌル・ポインタかを判定することによって子がアクティブなゲストであるか否かについての判定が行われる。そうである場合、VM退出は生起せず、ボックス４２５では、アクティブ・ゲストは仮想化イベント自体を処理する。ボックス４２４における判定が、子がアクティブなゲストでないというものである場合、ボックス４２６で、子VMCSは、最後の親VMCSを置き換えて、新たな親VMCSとして識別される。次いで、ボックス422を繰り返す。
以下の擬似コードも、本発明の実施例による、ボトムアップ仮想化イベントを処理する方法も示す。この擬似コードに表す実施例では、ルートVMCSが存在する。
Figure 2007035045
本発明の範囲内で、図３及び図４に示す方法を、種々の順序で行うことができ、図示したボックスを割愛して行うことができ、更なるボックスを追加して行うことができ、又は、再配列されたボックス、割愛されたボックス、若しくは更なるボックスの組み合わせによって行うことができる。例えば、図３及び図４の方法を更なるボックスと組み合わせて、認識された仮想化イベントがトップダウン仮想化イベントであるかボトムアップ仮想化イベントであるかを判定することができる。別の例として、図４のボックス４３０では、イベントがハードウェア割り込みであり、制御ビットが、ハードウェア割り込みが阻止される旨を示す場合にVM退出が生起しない場合があり、その場合、アクティブ・ゲストは、待機状態にハードウェア割り込みが保たれている間に実行し続けることができる。
上記記載の一部は、コンピュータ・システムのレジスタ内又はメモリ内のデータ・ビットに対する演算のアルゴリズム及び記号表現によって示している。こうしたアルゴリズムの記述及び表現は、自らの成果の本質を他の当業者に効果的に伝えるうえでデータ処理分野における当業者が用いる手段である。アルゴリズムは、本明細書でも一般にも、所望の結果につながる、自己矛盾のない演算系列として考えられているものである。演算は、物理的数量の物理的操作を必要とするものである。必然的ではないが通常、こうした数量は、記憶、転送、合成、比較及び他の方法による操作を行うことができる電気信号又は磁気信号の形式をとる。主に慣用の理由で、こうした信号をビット、値、構成要素、記号、文字、項、数字、又は同様なものとして表すことが時には好都合であることが明らかになったことがあり得る。
しかし、こうした語や同様な語全ては適切な物理的数量と関連付けるものとし、こうした数量に付される好都合なラベルに過ぎないことを念頭におくべきである。別途定めない限り、本発明を通して、「処理」、「計算」、「算出」、「判定」や同様なものなどの語を用いた記載は、コンピュータ・システムのレジスタ内及びメモリ内で物理的（電子的）数量として表すデータを操作し、コンピュータ・システムのレジスタ内、メモリ内や、他のそうした情報記憶装置内、情報伝送装置内や情報表示装置内に物理的数量として同様に表す他のデータに変換する、コンピュータ・システムや同様な電子計算機装置の動作及び処理を表し得る。
更に、本発明の実施例によって設計された構成部分のプロセッサ１２０や何れかの他の構成部分又は一部分は、作成から、シミュレーションから製造までの種々の段階において設計することができる。設計を表すデータは、いくつかのやり方で設計を表すことができる。まず、シミュレーションで有用であるように、ハードウェアは、ハードウェア記述言語又は別の機能記述言語を用いて表すことができる。更に、又はあるいは、ロジック及び/又はトランジスタのゲートを備えた回路レベル・モデルを、設計処理の特定段階で生成することができる。更に、大半の設計は、特定の段階で、種々の素子の物理的配置を表すデータによってモデリングすることができるレベルに達している。通常の半導体製造手法を用いる場合、素子配置モデルを表すデータは、集積回路を生産するのに用いるマスクの種々のマスク層上の種々の特徴の有無を規定するデータであり得る。
設計の何れかの表現では、データを何れかの形態のマシン判読可能媒体に記憶することができる。そうした情報を伝送するよう変調された、若しくは別の方法で生成された光波若しくは電波、メモリ、又は、ディスクなどの磁気記憶媒体若しくは光記憶媒体は、マシン判読可能媒体であり得る。こうした媒体は何れも、エラー・リカバリ・ルーチンにおける命令などの、本発明の実施例において用いる設計や他の情報を「収容する」又は「示す」ことができる。情報を示すか、又は収容する電気的搬送波が、電気信号の複製、バファリング又は再送信が行われる程度に送信されると、新たな複製が行われる。よって、通信プロバイダ又はネットワーク・プロバイダの動作は、本発明の手法を実施する、物品、例えば搬送波の複製の作成を構成することができる。
このように、階層化された仮想化イベントを処理する装置及び方法を開示している。特定の実施例を説明し、添付図面に示したが、そうした実施例は、広い範囲にわたる発明を限定するものでなく例証したものに過ぎず、本発明は、図示し、説明した特定の構成及び配置に限定されるものでないが、それは、他の種々の修正が、この開示の検討によって思い浮かび得るからであることを理解するものとする。成長が速く、更なる発展が容易に予期できない、こうしたものなどの技術領域では、開示された実施例は、本願の開示の原理又は特許請求の範囲記載の範囲から逸脱することなく、技術的進展を可能にすることによって促進されるように、配置及び詳細において容易に修正可能であり得る。
本発明の実施例が動作し得る階層化された仮想化アーキテクチャを示す図である。 階層化された仮想化アーキテクチャにおけるVMMのゲスト階層を示す図である。 本発明の実施例によるトップダウン仮想化イベントを処理する方法を示す図である。 本発明の実施例によるボトムアップ仮想化イベントを処理する方法を示す図である。
符号の説明
100 階層化された仮想化アーキテクチャ
110 最低限のプラットフォームのハードウェア
120 プロセッサ
121 制御ロジック
122 イベント・ロジック
123 評価ロジック
124 退出ロジック
125 トップダウン・イベント・ロジック
126 ボトムアップ・イベント・ロジック
127 トップダウン評価ロジック
128 ボトムアップ評価ロジック
130 メモリ
132 VMCS
140 VMM
150 VM
152 ゲストOS
154 ゲストAPP
155 ゲストAPP
160 VM
162 ゲストVMM
170 VM
172 ゲストOS
180 VM
182 ゲストOS
210 最低限のプラットフォームのハードウェア
220 ゲスト
221 VMCS
222 PP
223 CP
230 ゲスト
231 VMCS
232 PP
233 CP
234 イベント・ビット
240 ゲスト
241 VMCS
242 PP
243 CP
244 イベント・ビット
250 ゲスト
251 VMCS
252 PP
253 CP
254 イベント・ビット
260 ゲスト
261 VMCS
262 PP
263 CP
264 イベント・ビット

Claims (23)

  1. 装置であって、
    仮想化イベントを認識するためのイベント・ロジックと、
    前記仮想化イベントに応じて前記装置の制御を子ゲストから親ゲストに移すか否かを判定するための評価ロジックとを備えることを特徴とする装置。
  2. 請求項１記載の装置であって、
    前記評価ロジックは、前記子ゲストから前記親ゲストのホストに、前記評価ロジックが前記子ゲストから前記親ゲストに制御を移さないと判定した場合に、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  3. 請求項１記載の装置であって、
    前記評価ロジックは、前記子ゲストからルート・モード・ホストに、前記評価ロジックが前記子ゲストから前記親ゲストに制御を移さないと判定した場合に、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  4. 請求項１記載の装置であって、
    前記評価ロジックは、前記子ゲストから前記親ゲストのホストに、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  5. 請求項１記載の装置であって、
    前記イベント・ロジックは、親モニタによって誘起される仮想化イベントを認識するためのものでもあり、
    前記評価ロジックは、前記子ゲストから前記親モニタの子に、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  6. 請求項１記載の装置であって、
    前記評価ロジックは、前記子ゲストからルート・モード・ホストに、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  7. 請求項１記載の装置であって、
    前記評価ロジックは、仮想マシン制御構造を検査して、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  8. 請求項１記載の装置であって、
    前記親ゲストは仮想マシン・モニタであることを特徴とする装置。
  9. 装置であって、
    トップダウン仮想化イベントを認識するためのトップダウン・イベント・ロジックと、
    ボトムアップ仮想化イベントを認識するためのボトムアップ・イベント・ロジックと、
    前記トップダウン仮想化イベントに応じて前記装置の制御を子ゲストから親ゲストに移すか否かを判定するためのトップダウン評価ロジックと、
    前記ボトムアップ仮想化イベントに応じて前記装置の制御を前記子ゲストから前記親ゲストのホストに移すか否かを判定するためのボトムアップ評価ロジックとを備えることを特徴とする装置。
  10. 請求項9記載の装置であって、
    前記トップダウン評価ロジックは、前記子ゲストから前記親ゲストのホストに、前記トップダウン評価ロジックが前記子ゲストから前記親ゲストに制御を移さないと判定した場合に、制御を移すか否かを判定するためのものでもあり、
    前記ボトムアップ評価ロジックは、前記子ゲストから前記親ゲストに、前記ボトムアップ評価ロジックが前記子ゲストから前記親ゲストの前記ホストに制御を移さないと判定した場合に、制御を移すか否かを判定するためのものでもあることを特徴とする装置。
  11. 方法であって、
    仮想化イベントを認識する工程と、
    前記仮想化イベントに応じて制御を子ゲストから親ゲストに移すか否かを判定する工程とを備えることを特徴とする方法。
  12. 請求項11記載の方法であって、
    前記子ゲストから前記親ゲストのホストに、前記子ゲストから前記親ゲストに制御が移されない場合に、制御を移すか否かを判定する工程を更に備えることを特徴とする方法。
  13. 請求項11記載の方法であって、
    前記子ゲストからルート・モード・ホストに、前記子ゲストから前記親ゲストに制御を移さない場合に、制御を移すか否かを判定する工程を更に備えることを特徴とする方法。
  14. 請求項11記載の方法であって、
    前記子ゲストから前記親ゲストのホストに、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定する工程を更に備えることを特徴とする方法。
  15. 請求項11記載の方法であって、
    前記仮想化ロジックは、親モニタによって誘起され、
    前記子ゲストから前記親モニタの子に、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定する工程を更に備えることを特徴とする方法。
  16. 請求項11記載の方法であって、
    前記子ゲストからルート・モード・ホストに、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定する工程を更に備えることを特徴とする方法。
  17. 請求項11記載の方法であって、
    前記親ゲストが制御を受信することになるか否かについての表示を求めて仮想マシン制御構造を検査する工程を更に備えることを特徴とする方法。
  18. 請求項11記載の方法であって、
    前記仮想化イベントは、トップダウン・イベント及びボトムアップ・イベントのうちの一方であり、
    前記仮想化イベントがトップダウン・イベントであるかについて、前記親ゲストの制御構造を検査する前に、前記子ゲストの制御構造を検査する工程と、
    前記仮想化イベントがボトムアップ・イベントであるかについて、前記子ゲストの制御構造を検査する前に、前記親ゲストの制御構造を検査する工程とを更に備えることを特徴とする方法。
  19. システムであって、
    仮想マシンの制御構造を記憶するためのメモリと、
    プロセッサであって、
    仮想化イベントを認識するためのイベント・ロジックと、
    前記制御構造内のインディケータに基づいて、前記仮想化イベントに応じて前記プロセッサの制御を子ゲストから親ゲストに移すか否かを判定するための評価ロジックとを含むプロセッサとを備えることを特徴とするシステム。
  20. 請求項19記載のシステムであって、
    前記評価ロジックは、前記子ゲストから前記親ゲストのホストに、前記評価ロジックが前記子ゲストから前記親ゲストに制御を移さないと判定した場合に、制御を移すか否かを判定するためのものでもあることを特徴とするシステム。
  21. 請求項19記載のシステムであって、
    前記評価ロジックは、前記子ゲストから前記親ゲストのホストに、前記子ゲストから前記親ゲストに制御を移すか否かを判定する前に、制御を移すか否かを判定するためのものでもあることを特徴とするシステム。
  22. システムであって、
    仮想マシンの制御構造を記憶するためのダイナミック・ランダム・アクセス・メモリと、
    プロセッサであって、
    仮想化イベントを認識するためのイベント・ロジックと、
    前記制御構造内のインディケータに基づいて、前記仮想化イベントに応じて前記プロセッサの制御を子ゲストから親ゲストに移すか否かを判定するための評価ロジックとを含むプロセッサとを備えることを特徴とするシステム。
  23. プロセッサであって、
    ゲストが非ルート・モードで実行する場合に仮想化イベントを認識するためのイベント・ロジックであって、前記仮想化イベントが、トップダウン・イベント及びボトムアップ・イベントのうちの一方であるイベント・ロジックと、
    介在するモニタ及びルート・モード・モニタのうちの一方に前記ゲストから制御を移すことになるか否かを判定することによって前記仮想化イベントに応答するための評価ロジックであって、前記判定が、前記仮想化イベントがトップダウン・イベントであるかまず前記ゲストの制御構造を検査することによって、かつ、前記仮想化イベントがボトムアップ・イベントであるかまず前記介在するモニタの制御構造を検査することによって行われる評価ロジックと、
    前記判定に基づいて前記介在するモニタ及び前記ルート・モード・モニタのうちの一方に前記ゲストから制御を前記プロセッサに移行させるための退出ロジックとを備えることを特徴とするプロセッサ。
JP2006203447A 2005-07-27 2006-07-26 階層化された仮想化アーキテクチャにおける仮想化イベント処理 Pending JP2007035045A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/191,827 US9785485B2 (en) 2005-07-27 2005-07-27 Virtualization event processing in a layered virtualization architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010047518A Division JP5172879B2 (ja) 2005-07-27 2010-03-04 階層化された仮想化アーキテクチャにおける仮想化イベント処理

Publications (1)

Publication Number Publication Date
JP2007035045A true JP2007035045A (ja) 2007-02-08

Family

ID=37461545

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2006203447A Pending JP2007035045A (ja) 2005-07-27 2006-07-26 階層化された仮想化アーキテクチャにおける仮想化イベント処理
JP2010047518A Expired - Fee Related JP5172879B2 (ja) 2005-07-27 2010-03-04 階層化された仮想化アーキテクチャにおける仮想化イベント処理
JP2011263341A Active JP5367802B2 (ja) 2005-07-27 2011-12-01 階層化された仮想化アーキテクチャにおける仮想化イベント処理
JP2012219381A Expired - Fee Related JP5675743B2 (ja) 2005-07-27 2012-10-01 階層化された仮想化アーキテクチャにおける仮想化イベント処理

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2010047518A Expired - Fee Related JP5172879B2 (ja) 2005-07-27 2010-03-04 階層化された仮想化アーキテクチャにおける仮想化イベント処理
JP2011263341A Active JP5367802B2 (ja) 2005-07-27 2011-12-01 階層化された仮想化アーキテクチャにおける仮想化イベント処理
JP2012219381A Expired - Fee Related JP5675743B2 (ja) 2005-07-27 2012-10-01 階層化された仮想化アーキテクチャにおける仮想化イベント処理

Country Status (4)

Country Link
US (8) US9785485B2 (ja)
EP (1) EP1750199A1 (ja)
JP (4) JP2007035045A (ja)
TW (1) TWI336051B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003749A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 仮想化プログラム及び仮想計算機システム
JP2009015848A (ja) * 2007-06-29 2009-01-22 Intel Corp 階層化された仮想アーキテクチャに仮想イベントを導入するための装置、方法及びシステム
JP2009080563A (ja) * 2007-09-25 2009-04-16 Nec Corp 仮想マシンモニタをモニタするコンピュータとその方法、および仮想マシンモニタモニタプログラム
WO2009113571A1 (ja) * 2008-03-11 2009-09-17 日本電気株式会社 複数の基盤ソフトウェアを動作可能な情報処理装置および方法
JP2010108271A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム
JP2010521034A (ja) * 2007-03-09 2010-06-17 マイクロソフト コーポレーション オペレーティングシステムからオペレーティング環境を抽象化する方法
JP2011008559A (ja) * 2009-06-26 2011-01-13 Hitachi Ltd 仮想計算機システムおよび仮想計算機システムにおける制御方法
JP2011070663A (ja) * 2009-09-22 2011-04-07 Internatl Business Mach Corp <Ibm> コンピュータ・システムにおける入れ子式仮想化の性能改善
JP2011134320A (ja) * 2009-12-22 2011-07-07 Intel Corp 効率的なネストした仮想化
JP2012027960A (ja) * 2011-11-09 2012-02-09 Hitachi Ltd 仮想化プログラム
JP2013218738A (ja) * 2013-07-31 2013-10-24 Hitachi Ltd 仮想化プログラム、仮想計算機システム及び計算機システム制御方法
WO2013171944A1 (ja) * 2012-05-15 2013-11-21 日本電気株式会社 仮想マシン管理システム、仮想マシン管理方法およびプログラム
JP2014017024A (ja) * 2013-10-30 2014-01-30 Hitachi Ltd 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム
US8732721B2 (en) 2008-02-27 2014-05-20 Nec Corporation Method for reducing trap overhead when executing a guest in a virtual machine
JP2014528604A (ja) * 2011-09-30 2014-10-27 インテル・コーポレーション 仮想マシンおよびネストにされた仮想マシンマネージャの認証されたランチ
JP2016515267A (ja) * 2013-03-15 2016-05-26 ブラケット コンピューティング インコーポレイテッドＢｒａｃｋｅｔ Ｃｏｍｐｕｔｉｎｇ， Ｉｎｃ． 仮想データセンタゲストへのサービスの拡大
JP2016146195A (ja) * 2016-03-16 2016-08-12 インテル・コーポレーション 仮想マシンおよびネストにされた仮想マシンマネージャの認証されたランチ
JP2017515203A (ja) * 2014-03-27 2017-06-08 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ コンピュータにおいて複数のスレッドをディスパッチするための方法、システム、およびコンピュータ・プログラム

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327353B2 (en) * 2005-08-30 2012-12-04 Microsoft Corporation Hierarchical virtualization with a multi-level virtualization mechanism
US7996835B2 (en) * 2006-10-10 2011-08-09 International Business Machines Corporation System, method and program for managing communication with multiple configurations for virtual machine
US8612971B1 (en) 2006-10-17 2013-12-17 Manageiq, Inc. Automatic optimization for virtual systems
US8752045B2 (en) 2006-10-17 2014-06-10 Manageiq, Inc. Methods and apparatus for using tags to control and manage assets
US9015703B2 (en) * 2006-10-17 2015-04-21 Manageiq, Inc. Enforcement of compliance policies in managed virtual systems
US9038062B2 (en) * 2006-10-17 2015-05-19 Manageiq, Inc. Registering and accessing virtual systems for use in a managed system
US9697019B1 (en) 2006-10-17 2017-07-04 Manageiq, Inc. Adapt a virtual machine to comply with system enforced policies and derive an optimized variant of the adapted virtual machine
US8949825B1 (en) 2006-10-17 2015-02-03 Manageiq, Inc. Enforcement of compliance policies in managed virtual systems
US8458695B2 (en) 2006-10-17 2013-06-04 Manageiq, Inc. Automatic optimization for virtual systems
US8234640B1 (en) 2006-10-17 2012-07-31 Manageiq, Inc. Compliance-based adaptations in managed virtual systems
US9086917B1 (en) * 2006-10-17 2015-07-21 Manageiq, Inc. Registering and accessing virtual systems for use in a managed system
US8234641B2 (en) 2006-10-17 2012-07-31 Managelq, Inc. Compliance-based adaptations in managed virtual systems
US8949826B2 (en) 2006-10-17 2015-02-03 Managelq, Inc. Control and management of virtual systems
US7975267B2 (en) * 2007-03-30 2011-07-05 Bennett Steven M Virtual interrupt processing in a layered virtualization architecture
US7383327B1 (en) * 2007-10-11 2008-06-03 Swsoft Holdings, Ltd. Management of virtual and physical servers using graphic control panels
US7941510B1 (en) 2007-10-11 2011-05-10 Parallels Holdings, Ltd. Management of virtual and physical servers using central console
US8418173B2 (en) 2007-11-27 2013-04-09 Manageiq, Inc. Locating an unauthorized virtual machine and bypassing locator code by adjusting a boot pointer of a managed virtual machine in authorized environment
US8407688B2 (en) 2007-11-27 2013-03-26 Managelq, Inc. Methods and apparatus for storing and transmitting historical configuration data associated with information technology assets
US8522236B2 (en) * 2007-12-28 2013-08-27 Intel Corporation Method and system for establishing a robust virtualized environment
KR101506683B1 (ko) * 2008-08-06 2015-03-30 삼성전자 주식회사 다수개의 운영 시스템을 지원하는 장치 및 방법
US8392916B2 (en) * 2008-12-31 2013-03-05 International Business Machines Corporation Multiple layers of virtualization in a computing system
US9747118B2 (en) * 2009-01-06 2017-08-29 Intel Corporation Guest-specific microcode
US8495628B2 (en) * 2009-08-23 2013-07-23 International Business Machines Corporation Para-virtualization in a nested virtualization environment using reduced number of nested VM exits
DE102009060744A1 (de) * 2009-12-30 2011-07-07 Siemens Aktiengesellschaft, 80333 Verfahren zum Zugreifen auf geschützte Daten durch eine virtuelle Maschine
US8831993B2 (en) * 2010-03-19 2014-09-09 Novell, Inc. Techniques for sharing virtual machine (VM) resources
JP5568776B2 (ja) * 2010-11-05 2014-08-13 株式会社日立製作所 計算機のモニタリングシステム及びモニタリング方法
US8458698B2 (en) * 2010-11-18 2013-06-04 International Business Machines Corporation Improving performance in a nested virtualized environment
US8819677B2 (en) * 2010-11-23 2014-08-26 International Business Machines Corporation Virtual machine data structures corresponding to nested virtualization levels
US8612659B1 (en) * 2010-12-14 2013-12-17 Vmware, Inc. Hardware interrupt arbitration in virtualized computer systems
TW201241662A (en) * 2010-12-21 2012-10-16 Ibm Virtual machine validation
US8484639B2 (en) * 2011-04-05 2013-07-09 International Business Machines Corporation Fine-grained cloud management control using nested virtualization
US8966478B2 (en) * 2011-06-28 2015-02-24 The Boeing Company Methods and systems for executing software applications using hardware abstraction
JP6063941B2 (ja) * 2011-08-30 2017-01-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． システム管理要求のための仮想高特権モード
US8695010B2 (en) 2011-10-03 2014-04-08 International Business Machines Corporation Privilege level aware processor hardware resource management facility
US10467033B2 (en) * 2011-12-22 2019-11-05 Intel Corporation Enabling efficient nested virtualization
JP5813554B2 (ja) * 2012-03-30 2015-11-17 ルネサスエレクトロニクス株式会社 半導体装置
DE102012210208A1 (de) * 2012-06-18 2013-12-19 Robert Bosch Gmbh Verfahren zur Simulation eines Systems
US9563480B2 (en) * 2012-08-21 2017-02-07 Rackspace Us, Inc. Multi-level cloud computing system
US9606818B2 (en) * 2013-03-14 2017-03-28 Qualcomm Incorporated Systems and methods of executing multiple hypervisors using multiple sets of processors
US9342343B2 (en) * 2013-03-15 2016-05-17 Adventium Enterprises, Llc Wrapped nested virtualization
US10140141B2 (en) * 2013-12-06 2018-11-27 Hitachi, Ltd. Measuring accumulated load values of first level and second level virtual machines for modifying resource allocation
US9292686B2 (en) 2014-01-16 2016-03-22 Fireeye, Inc. Micro-virtualization architecture for threat-aware microvisor deployment in a node of a network environment
US9772867B2 (en) * 2014-03-27 2017-09-26 International Business Machines Corporation Control area for managing multiple threads in a computer
JP2015225436A (ja) * 2014-05-27 2015-12-14 株式会社エヌ・ティ・ティ・データ リソース提供支援装置、リソース提供支援システム、リソース提供支援方法
US9389897B1 (en) 2014-12-18 2016-07-12 International Business Machines Corporation Exiting multiple threads of a simulation environment in a computer
US9934376B1 (en) 2014-12-29 2018-04-03 Fireeye, Inc. Malware detection appliance architecture
US10474813B1 (en) 2015-03-31 2019-11-12 Fireeye, Inc. Code injection technique for remediation at an endpoint of a network
US9912681B1 (en) 2015-03-31 2018-03-06 Fireeye, Inc. Injection of content processing delay in an endpoint
US10341412B1 (en) 2015-06-19 2019-07-02 Amazon Technologies, Inc. Multiple application remoting
US10726127B1 (en) 2015-06-30 2020-07-28 Fireeye, Inc. System and method for protecting a software component running in a virtual machine through virtual interrupts by the virtualization layer
US10395029B1 (en) 2015-06-30 2019-08-27 Fireeye, Inc. Virtual system and method with threat protection
US10454950B1 (en) 2015-06-30 2019-10-22 Fireeye, Inc. Centralized aggregation technique for detecting lateral movement of stealthy cyber-attacks
US10216927B1 (en) 2015-06-30 2019-02-26 Fireeye, Inc. System and method for protecting memory pages associated with a process using a virtualization layer
US10642753B1 (en) 2015-06-30 2020-05-05 Fireeye, Inc. System and method for protecting a software component running in virtual machine using a virtualization layer
US11113086B1 (en) 2015-06-30 2021-09-07 Fireeye, Inc. Virtual system and method for securing external network connectivity
DE112015006934T5 (de) * 2015-09-25 2018-06-14 Intel Corporation Verschachtelte Virtualisierung für virtuelle Maschinenexits
US10033759B1 (en) 2015-09-28 2018-07-24 Fireeye, Inc. System and method of threat detection under hypervisor control
US10055242B2 (en) 2015-10-16 2018-08-21 Microsoft Technology Licensing, Llc Virtualizing audio decoding hardware
US10447728B1 (en) 2015-12-10 2019-10-15 Fireeye, Inc. Technique for protecting guest processes using a layered virtualization architecture
US10846117B1 (en) 2015-12-10 2020-11-24 Fireeye, Inc. Technique for establishing secure communication between host and guest processes of a virtualization architecture
US10108446B1 (en) 2015-12-11 2018-10-23 Fireeye, Inc. Late load technique for deploying a virtualization layer underneath a running operating system
US10191861B1 (en) 2016-09-06 2019-01-29 Fireeye, Inc. Technique for implementing memory views using a layered virtualization architecture
JP7328070B2 (ja) * 2018-11-02 2023-08-16 京セラ株式会社 アンテナ、アレイアンテナ、無線通信モジュール、および無線通信機器
CN109460308A (zh) * 2018-11-13 2019-03-12 郑州云海信息技术有限公司 一种事件处理方法、系统、装置及计算机可读存储介质
US11537424B2 (en) * 2019-05-10 2022-12-27 Kontain Inc. Scalable and secure containers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008A (en) * 1847-03-13 Machinery for cleaning
US4000A (en) * 1845-04-16 Combined lock and latch
US4253145A (en) * 1978-12-26 1981-02-24 Honeywell Information Systems Inc. Hardware virtualizer for supporting recursive virtual computer systems on a host computer system
JPS57201951A (en) * 1981-06-05 1982-12-10 Nec Corp Virtual computer system
JPS61220036A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 複数オペレ−テイングシステムの制御方法
JPH05108380A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp データ処理システム
US5937185A (en) 1996-09-11 1999-08-10 Creative Technology, Inc. Method and system for device virtualization based on an interrupt request in a DOS-based environment
JP2002041305A (ja) 2000-07-26 2002-02-08 Hitachi Ltd 仮想計算機システムにおける計算機資源の割当て方法および仮想計算機システム
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7127548B2 (en) 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7318141B2 (en) * 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7552426B2 (en) * 2003-10-14 2009-06-23 Microsoft Corporation Systems and methods for using synthetic instructions in a virtual machine
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7685635B2 (en) * 2005-03-11 2010-03-23 Microsoft Corporation Systems and methods for multi-level intercept processing in a virtual machine environment

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010521034A (ja) * 2007-03-09 2010-06-17 マイクロソフト コーポレーション オペレーティングシステムからオペレーティング環境を抽象化する方法
JP2009003749A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 仮想化プログラム及び仮想計算機システム
JP2009015848A (ja) * 2007-06-29 2009-01-22 Intel Corp 階層化された仮想アーキテクチャに仮想イベントを導入するための装置、方法及びシステム
JP2013012252A (ja) * 2007-06-29 2013-01-17 Intel Corp 仮想アーキテクチャに仮想イベントを導入するための装置、方法及びシステム
US8151264B2 (en) 2007-06-29 2012-04-03 Intel Corporation Injecting virtualization events in a layered virtualization architecture
JP2009080563A (ja) * 2007-09-25 2009-04-16 Nec Corp 仮想マシンモニタをモニタするコンピュータとその方法、および仮想マシンモニタモニタプログラム
JP4678396B2 (ja) * 2007-09-25 2011-04-27 日本電気株式会社 仮想マシンモニタをモニタするコンピュータとその方法、および仮想マシンモニタモニタプログラム
US8732721B2 (en) 2008-02-27 2014-05-20 Nec Corporation Method for reducing trap overhead when executing a guest in a virtual machine
WO2009113571A1 (ja) * 2008-03-11 2009-09-17 日本電気株式会社 複数の基盤ソフトウェアを動作可能な情報処理装置および方法
JP2010108271A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム
JP2011008559A (ja) * 2009-06-26 2011-01-13 Hitachi Ltd 仮想計算機システムおよび仮想計算機システムにおける制御方法
JP2011070663A (ja) * 2009-09-22 2011-04-07 Internatl Business Mach Corp <Ibm> コンピュータ・システムにおける入れ子式仮想化の性能改善
JP2011134320A (ja) * 2009-12-22 2011-07-07 Intel Corp 効率的なネストした仮想化
US9372984B2 (en) 2011-09-30 2016-06-21 Intel Corporation Authenticated launch of virtual machines and nested virtual machine managers
JP2014528604A (ja) * 2011-09-30 2014-10-27 インテル・コーポレーション 仮想マシンおよびネストにされた仮想マシンマネージャの認証されたランチ
JP2012027960A (ja) * 2011-11-09 2012-02-09 Hitachi Ltd 仮想化プログラム
WO2013171944A1 (ja) * 2012-05-15 2013-11-21 日本電気株式会社 仮想マシン管理システム、仮想マシン管理方法およびプログラム
JP2016515267A (ja) * 2013-03-15 2016-05-26 ブラケット コンピューティング インコーポレイテッドＢｒａｃｋｅｔ Ｃｏｍｐｕｔｉｎｇ， Ｉｎｃ． 仮想データセンタゲストへのサービスの拡大
JP2013218738A (ja) * 2013-07-31 2013-10-24 Hitachi Ltd 仮想化プログラム、仮想計算機システム及び計算機システム制御方法
JP2014017024A (ja) * 2013-10-30 2014-01-30 Hitachi Ltd 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム
JP2017515203A (ja) * 2014-03-27 2017-06-08 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ コンピュータにおいて複数のスレッドをディスパッチするための方法、システム、およびコンピュータ・プログラム
JP2016146195A (ja) * 2016-03-16 2016-08-12 インテル・コーポレーション 仮想マシンおよびネストにされた仮想マシンマネージャの認証されたランチ

Also Published As

Publication number Publication date
US8813077B2 (en) 2014-08-19
US8271978B2 (en) 2012-09-18
US8997099B2 (en) 2015-03-31
US20110047547A1 (en) 2011-02-24
US20130024861A1 (en) 2013-01-24
TWI336051B (en) 2011-01-11
JP2012074071A (ja) 2012-04-12
US9785485B2 (en) 2017-10-10
US10599455B2 (en) 2020-03-24
EP1750199A1 (en) 2007-02-07
JP5172879B2 (ja) 2013-03-27
US20130232488A1 (en) 2013-09-05
US20120317572A1 (en) 2012-12-13
US9235434B2 (en) 2016-01-12
US10002012B2 (en) 2018-06-19
US20190018695A1 (en) 2019-01-17
JP5367802B2 (ja) 2013-12-11
US20170052832A1 (en) 2017-02-23
US9405565B2 (en) 2016-08-02
JP5675743B2 (ja) 2015-02-25
JP2010118085A (ja) 2010-05-27
US20130247040A1 (en) 2013-09-19
JP2013047963A (ja) 2013-03-07
TW200729037A (en) 2007-08-01
US20070028238A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP5367802B2 (ja) 階層化された仮想化アーキテクチャにおける仮想化イベント処理
US8151264B2 (en) Injecting virtualization events in a layered virtualization architecture
US7900204B2 (en) Interrupt processing in a layered virtualization architecture
US8312452B2 (en) Method and apparatus for a guest to access a privileged register
US8291410B2 (en) Controlling virtual machines based on activity state
US7424709B2 (en) Use of multiple virtual machine monitors to handle privileged events
US20080040715A1 (en) Virtualizing performance counters
US8683191B2 (en) Reconfiguring a secure system
US20130326519A1 (en) Virtual machine control structure shadowing
US7975267B2 (en) Virtual interrupt processing in a layered virtualization architecture
US20190156015A1 (en) Smm protection utilizing ring separation and smi isolation
US20090172385A1 (en) Enabling system management mode in a secure system
US9747118B2 (en) Guest-specific microcode

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104