JP2007034405A

JP2007034405A - Regulator circuit

Info

Publication number: JP2007034405A
Application number: JP2005212935A
Authority: JP
Inventors: Jun Hasegawa; 潤長谷川; Yasubumi Takahashi; 保文高橋; Toshio Takada; 寿雄高田
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2005-07-22
Filing date: 2005-07-22
Publication date: 2007-02-08
Anticipated expiration: 2025-07-22
Also published as: JP4613112B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a regulator circuit capable of significantly reducing the difference between an input voltage and an output voltage. <P>SOLUTION: In a regulator circuit where a varying voltage is used as the input voltage (battery voltage VBAT) of a transistor 10 while a voltage output from the transistor 10 to a load 13 is controlled to a predetermined voltage lower than the input voltage by feedback circuits (14, 11) connected to the transistor 10, pentode operation of the transistor 10 is carried out until the input voltage drops to a voltage that is higher than the predetermined voltage by a predetermined value. Once the input voltage has dropped below a voltage that is higher than the predetermined voltage by the predetermined value, triode operation of the transistor 10 is carried out until the input voltage drops to a predetermined voltage. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は入力電圧を所定電圧に制御して出力するレギュレータ回路に係り、特に、入出力電圧差が小さく入力電圧が低下したときでも使用できるレギュレータ回路に関する。 The present invention relates to a regulator circuit that controls and outputs an input voltage to a predetermined voltage, and more particularly to a regulator circuit that can be used even when the input / output voltage difference is small and the input voltage is lowered.

図５は、従来のカメラ付携帯電話機に搭載されるＣＣＤカメラモジュールの代表的なブロック構成図である。ＣＣＤイメージセンサ１には撮像レンズ２によって被写体の光像が結像され、ＣＣＤイメージセンサ１はこの光像の画像データを光電変換し、電気信号として撮像画像データがＣＣＤイメージセンサ１から出力される。 FIG. 5 is a typical block diagram of a CCD camera module mounted on a conventional camera-equipped mobile phone. An optical image of a subject is formed on the CCD image sensor 1 by the imaging lens 2, and the CCD image sensor 1 photoelectrically converts the image data of this optical image, and the captured image data is output from the CCD image sensor 1 as an electrical signal. .

ＣＣＤイメージセンサ１から出力された電気信号はアナログフロントエンド（ＡＦＥ）３によって信号処理がなされ、最終的にアナログ信号からデジタル信号へと変換され、デジタル画像処理ＬＳＩであるデジタルシグナルプロセッサ（ＤＳＰ）４に出力される。 The electrical signal output from the CCD image sensor 1 is subjected to signal processing by an analog front end (AFE) 3 and finally converted from an analog signal to a digital signal, and a digital signal processor (DSP) 4 which is a digital image processing LSI. Is output.

ＡＦＥ３はアナログ回路であり、ダイナミックレンジが必要なことから、２．９Ｖ程度で数１０ｍＡの電源電圧ＶＤＤを必要とする場合が多い。また、ＤＳＰ４は、完全なロジックＬＳＩであるため、例えば０．１３μｍルールなど微細化されたプロセスで作られ、その電源電圧は１．５Ｖ程度であることが多い。このＤＳＰ４用の電源電圧ＶＤＳＰ（１．５Ｖ）は、装置本体である携帯電話機内のベースバンドでも使われるため、携帯電話機本体の電源回路５で生成され供給されると共に、ＤＳＰ４も本体装置側に設けられることが多い。 Since the AFE 3 is an analog circuit and requires a dynamic range, it often requires a power supply voltage VDD of about 2.9 V and several tens of mA. Further, since the DSP 4 is a complete logic LSI, it is manufactured by a miniaturized process such as a 0.13 μm rule, and its power supply voltage is often about 1.5V. Since the power supply voltage VDSP (1.5 V) for the DSP 4 is also used in the baseband in the mobile phone which is the main body of the device, it is generated and supplied by the power circuit 5 of the mobile phone main body, and the DSP 4 is also supplied to the main body device side. Often provided.

一方、ＣＣＤイメージセンサ１を駆動するためには、Ｈ電極（水平レジスタ用の転送電極）駆動用にＨ電極ドライバ（ＨＤＲ）６と、Ｖ電極（垂直レジスタ用の転送電極）駆動用にＶ電極ドライバ（ＶＤＲ）７が必要となる。 On the other hand, in order to drive the CCD image sensor 1, an H electrode driver (HDR) 6 is used for driving the H electrode (transfer electrode for horizontal register) and a V electrode is used for driving the V electrode (transfer electrode for vertical register). A driver (VDR) 7 is required.

ＣＣＤイメージセンサ１を駆動するためのＨＤＲ６は、ＣＣＤイメージセンサ１の水平レジスタを転送駆動するためのドライバであり、ＣＣＤイメージセンサ１によって必要な電圧が決まるが、３．２Ｖで数ｌ０ｍＡ程度の電源電圧ＶＨＤが要求されることが多い。 The HDR 6 for driving the CCD image sensor 1 is a driver for transferring and driving the horizontal register of the CCD image sensor 1, and a necessary voltage is determined by the CCD image sensor 1, but a power supply of about 10 mA at 3.2V. The voltage VHD is often required.

また、垂直レジスタは、ＶＨ，ＶＭ，ＶＬという３値で駆動する必要があるため、その３つの電源電圧を必要とするが、ＶＭは０Ｖで使うことが一般的なため、ＶＤＲ７で必要な電源電圧としては、ＶＨ（＋１５Ｖ，数ｍＡ程度）とＶＬ（−７．５Ｖ，数ｍＡ程度）が必要となる。この電源電圧ＶＨは、水平レジスタ出力段に設けられるアンプにも供給される。 Further, since the vertical register needs to be driven with three values of VH, VM, and VL, the three power supply voltages are required. However, since VM is generally used at 0V, the power supply required for VDR7 is required. As voltages, VH (+15 V, about several mA) and VL (−7.5 V, about several mA) are required. This power supply voltage VH is also supplied to an amplifier provided in the horizontal register output stage.

以上の構成装置のうち、ＤＳＰ４はカメラモジュールとして必ずしもＣＣＤイメージセンサ１の近傍にある必要はないが、ＡＦＥ３，ＨＤＲ６，ＶＤＲ７はカメラモジュール構成装置としてＣＣＤイメージセンサ１近傍に配置されるため、カメラモジュール用の専用の電源装置（ＰＷＲ）８を設けるのが普通である。 Of the above components, the DSP 4 does not necessarily have to be in the vicinity of the CCD image sensor 1 as a camera module. However, since the AFE3, HDR6 and VDR7 are disposed in the vicinity of the CCD image sensor 1 as a camera module component, Usually, a dedicated power supply (PWR) 8 is provided.

このＰＷＲ８は、装置本体に装着されるバッテリ９からバッテリ電圧ＶＢＡＴ（３．２Ｖ〜４．３Ｖ程度）をもらい、上述したＶＨ（＋１５Ｖ），ＶＬ（−７．５Ｖ），ＶＤＤ（２．９Ｖ），ＶＨＤ（３．２Ｖ）を生成し、カメラモジュール各構成装置に供給する様になっている。 The PWR 8 receives the battery voltage VBAT (about 3.2 V to 4.3 V) from the battery 9 attached to the apparatus body, and VH (+15 V), VL (−7.5 V), VDD (2.9 V) described above. , VHD (3.2 V) is generated and supplied to each component device of the camera module.

図６は、ＰＷＲ８のブロック構成図である。ＰＷＲ８は、バッテリ電圧ＶＢＡＴを入力としＶＤＤ電圧である２．９Ｖを出力する第１シリーズレギュレータ１１と、第１シリーズレギュレータ１１の出力電圧を取り込み６倍に昇圧する第１チャージポンプ回路１２と、第１チャージポンプ回路１２の出力電圧（２．９Ｖ×６＝１７．４Ｖ）を取り込みＶＨ電圧である＋１５Ｖを出力する第２シリーズレギュレータ１３と、第１シリーズレギュレータ１１の出力電圧を取り込み−３倍に昇圧する第２チャージポンプ回路１４と、第２チャージポンプ回路１４の出力電圧（２．９Ｖ×（−３）＝−８．７Ｖ）を取り込みＶＬ電圧である−７．５Ｖを出力する第３シリーズレギュレータ１５と、第１シリーズレギュレータ１１の出力電圧を取り込み１．５倍に昇圧する第３チャージポンプ回路１６と、第３チャージポンプ回路１６の出力電圧（２．９Ｖ×（１．５）＝４．３５Ｖ）を取り込みＶＨＤ電圧である３．２Ｖを出力する第４シリーズレギュレータ１７とを備える。 FIG. 6 is a block diagram of the PWR8. The PWR 8 receives the battery voltage VBAT and outputs a VDD voltage of 2.9 V, the first series regulator 11, the first charge pump circuit 12 that takes in the output voltage of the first series regulator 11 and boosts it six times, The second series regulator 13 that takes in the output voltage (2.9V × 6 = 17.4V) of the one charge pump circuit 12 and outputs + 15V that is the VH voltage, and the output voltage of the first series regulator 11 takes in and is tripled The second charge pump circuit 14 that boosts the voltage and the third series that takes in the output voltage (2.9 V × (−3) = − 8.7 V) of the second charge pump circuit 14 and outputs −7.5 V that is the VL voltage The third charge pump circuit 1 that takes in the output voltage of the regulator 15 and the first series regulator 11 and boosts it by 1.5 times 6 and a fourth series regulator 17 that takes in the output voltage (2.9 V × (1.5) = 4.35 V) of the third charge pump circuit 16 and outputs 3.2 V that is the VHD voltage.

ＡＦＥ３が必要とする電源電圧ＶＤＤ（＝２．９Ｖ）は、常に、バッテリ電圧ＶＢＡＴよりも低いため、第１シリーズレギュレータ１１で発生させることができるが、それ以外の電源電圧ＶＨ，ＶＬ，ＶＨＤはＶＢＡＴ電圧以上の電圧であるため、昇圧回路１２，１４，１６とシリーズレギュレータ１３，１５，１７との組み合わせとなる。 Since the power supply voltage VDD (= 2.9V) required by the AFE 3 is always lower than the battery voltage VBAT, it can be generated by the first series regulator 11, but the other power supply voltages VH, VL, VHD are Since the voltage is equal to or higher than the VBAT voltage, the booster circuits 12, 14, and 16 and the series regulators 13, 15, and 17 are combined.

昇圧回路として、トランスやコイルを用いたスイッチング電源を用いても良いが、下記特許文献１記載の様に、携帯電話機等で高い電圧が必要となる場合にコイルを用いたスイッチングレギュレータでは周囲に磁束が漏れてノイズを撒き散らす不具合があるため、コンデンサで実現できるチャージポンプ回路を昇圧回路として用いることが多い。 A switching power supply using a transformer or a coil may be used as the booster circuit. However, as described in Patent Document 1 below, when a high voltage is required in a cellular phone or the like, a switching regulator using a coil has a magnetic flux around it. Therefore, a charge pump circuit that can be realized with a capacitor is often used as a booster circuit.

バッテリ９から供給される電圧ＶＢＡＴは、第１シリーズレギュレータ１１に入力されて２．９Ｖが生成され、これがＡＦＥ３に供給される。一方、この２．９Ｖは各チャージポンプ回路１２，１４，１６に入力され、それぞれ昇圧がなされた後に、シリーズレギュレータ１３，１５，１７で電圧をドロップさせて所望の電源電圧ＶＨ，ＶＬ，ＶＨＤが得られる。 The voltage VBAT supplied from the battery 9 is input to the first series regulator 11 to generate 2.9 V, which is supplied to the AFE 3. On the other hand, this 2.9V is input to each of the charge pump circuits 12, 14, and 16 and after boosted, the voltage is dropped by the series regulators 13, 15, and 17 to obtain desired power supply voltages VH, VL, and VHD. can get.

チャージポンプ回路１２，１４，１６は、負荷による出力電圧変動およびクロック動作により出力電圧にリップルを発生させるため、後段にシリーズレギュレータ１３，１５，１７を設けると、リップルが除去され、電源電圧ＶＨ，ＨＬ，ＶＨＤの安定化を図ることができる。 Since the charge pump circuits 12, 14, and 16 generate ripples in the output voltage due to fluctuations in the output voltage due to the load and clock operation, if the series regulators 13, 15, and 17 are provided in the subsequent stage, the ripples are removed, and the power supply voltage VH, HL and VHD can be stabilized.

なお、チャージポンプ回路１２，１４，１６に、バッテリ電圧ＶＢＡＴを直接入力させないのは、チャージポンプ回路１２，１４，１６で使用するＭＯＳトランジスタの耐圧を考慮しているためである。チャージポンプ回路１２，１４，１６では、最大で入力電圧の２倍の電圧が各トランジスタに印加されるが、コンベンショナルなＣＭＯＳプロセスでは６Ｖ程度の耐圧を設定している場合が多く、バッテリの最大電圧である４．３Ｖが入力されると、ＭＯＳトランジスタに定格以上の電圧が印加されるので、レギュレーションされた電圧が必要となる。 The reason why the battery voltage VBAT is not directly input to the charge pump circuits 12, 14, and 16 is because the breakdown voltage of the MOS transistor used in the charge pump circuits 12, 14, and 16 is taken into consideration. In the charge pump circuits 12, 14, and 16, a voltage twice as large as the input voltage is applied to each transistor. However, in a conventional CMOS process, a withstand voltage of about 6V is often set, and the maximum voltage of the battery is set. When 4.3V is input, a voltage exceeding the rated voltage is applied to the MOS transistor, and thus a regulated voltage is required.

一方で、一般的なシリーズレギュレータで生じる電圧降下量は０．２〜０．３Ｖ程度であり、両者の兼ね合いから、第１シリーズレギュレータ１１の出力を２．９Ｖに設定している。チャージポンプ回路の段数は、それに接続されるレギュレータの出力電圧（Ｖｏｕｔ）と、レギュレータにおける入出力電圧差（△Ｖｓｒ）、およびチャージポンプ回路の出力抵抗と負荷電流で決まる電圧降下分（△Ｖｃｐ）によって、
ＶＤＤ×ｎ＞Ｖｏｕｔ＋△Ｖｃｐ＋△Ｖｓｒ
となるように定められる。 On the other hand, the amount of voltage drop generated in a general series regulator is about 0.2 to 0.3V, and the output of the first series regulator 11 is set to 2.9V in view of the balance between the two. The number of stages of the charge pump circuit is the voltage drop (ΔVcp) determined by the output voltage (Vout) of the regulator connected thereto, the input / output voltage difference (ΔVsr) in the regulator, and the output resistance and load current of the charge pump circuit. By
VDD × n> Vout + ΔVcp + ΔVsr
It is determined to be.

この右辺と左辺の差（ＶＤＤ×ｎ−Ｖｏｕｔ−△Ｖｃｐ−△Ｖｓｒ）が大きくなると、その差分は電力損失になるため、ｎとして最適値を選択する必要がある。 When the difference between the right side and the left side (VDD × n−Vout−ΔVcp−ΔVsr) increases, the difference becomes a power loss, and therefore it is necessary to select an optimum value for n.

電圧ＶＨやＶＬは、その消費電流が少ないことから、ｎが整数であってもその損失分は無視できるオーダーである。しかし、大電流が流れる水平レジスタの駆動電圧（ＶＨＤ）に関しては、整数倍してしまうと、電力損失が無視できなくなるほど大きくなる。そこで、従来は、特許文献２に記載されている１．５倍のチャージポンプ回路を使用するのが普通になっている。 Since the voltages VH and VL consume little current, even if n is an integer, the loss can be ignored. However, regarding the horizontal register drive voltage (VHD) through which a large current flows, if it is multiplied by an integer, the power loss becomes so large that it cannot be ignored. Therefore, conventionally, it is common to use a 1.5 times charge pump circuit described in Patent Document 2.

しかし、もともとチャージポンプ回路は大電流（数１０ｍＡ以上）を取り出す用途には不向きであり、従来の携帯電話機用ＣＣＤモジュールが画素数が少なく、消費電流的にもデジタルカメラに比べて少なかったために、チャージポンプ回路で間に合っていた。 However, the charge pump circuit is originally unsuitable for use in extracting a large current (several tens of mA or more), and the conventional CCD module for mobile phones has a small number of pixels, and the current consumption is also small compared to a digital camera. The charge pump circuit was in time.

しかるに、近年のＣＣＤイメージセンサの画素数の多画素化に伴い、必要とされる電流も大きくなってきている。特に水平レジスタの転送電極（Ｈ電極）については、画素数の増大に伴いそれだけ高いフレームレートが要求され、消費電流も増大する傾向にある。この結果、１．５倍チャージポンプ回路１６（図６）には極めて低い出力抵抗が要求されるに至っている。 However, with the recent increase in the number of pixels of a CCD image sensor, the required current is also increasing. In particular, the transfer electrode (H electrode) of the horizontal register requires a higher frame rate as the number of pixels increases, and the current consumption tends to increase. As a result, the 1.5 times charge pump circuit 16 (FIG. 6) is required to have an extremely low output resistance.

このため、水平レジスタの駆動電圧ＶＨＤを発生させるチャージポンプ回路１６は、そのサイズが増大し、チャージポンプ回路１６を形成するチップのコストを高くする原因になっている。 For this reason, the size of the charge pump circuit 16 that generates the driving voltage VHD of the horizontal register increases, which causes the cost of the chip forming the charge pump circuit 16 to increase.

水平レジスタの駆動電圧ＶＨＤを発生させるためにチャージポンプ回路が必要なのは、次の理由による。即ち、レギュレータ回路での入出力電圧差は、一般的なＣＭＯＳシリーズレギュレータの場合に０．２〜０．３Ｖ程度が必要となり、水平レジスタ駆動電圧をバッテリ電圧（３．２Ｖ〜４．３Ｖ）ＶＢＡＴから、直接、シリーズレギュレータで発生させることができないためである。 The reason why the charge pump circuit is required to generate the horizontal register driving voltage VHD is as follows. That is, the input / output voltage difference in the regulator circuit is required to be about 0.2 to 0.3 V in the case of a general CMOS series regulator, and the horizontal register drive voltage is set to the battery voltage (3.2 V to 4.3 V) VBAT. This is because it cannot be generated directly by the series regulator.

しかし、言い換えると、バッテリ電圧ＶＢＡＴが、ＶＨＤ＋０．３Ｖ以上の場合にはチャージポンプは不要であり、直接、バッテリ電圧ＶＢＡＴからのレギュレーションで電圧ＶＨＤを発生させることが可能である。 However, in other words, when the battery voltage VBAT is equal to or higher than VHD + 0.3V, the charge pump is unnecessary, and the voltage VHD can be directly generated by regulation from the battery voltage VBAT.

また、バッテリ電圧ＶＢＡＴの最低電圧（３．２Ｖ）と電圧ＶＨＤ（３．２Ｖ）とは等しいため、特許文献３に記載されている様に、バッテリ電圧ＶＢＡＴが〔ＶＨＤ＋０．３Ｖ〕を下回ったとき、入力と出力をシャントして入力電圧とほぼ等しい出力電圧を得ることができる。これを図７で説明する。 Further, since the minimum voltage (3.2V) of the battery voltage VBAT is equal to the voltage VHD (3.2V), as described in Patent Document 3, when the battery voltage VBAT falls below [VHD + 0.3V] By shunting the input and output, an output voltage almost equal to the input voltage can be obtained. This will be described with reference to FIG.

図７に示すレギュレータ回路は、ＰＭＯＳトランジスタ（出力トランジスタ）１のソースにバッテリ電圧ＶＢＡＴが入力電圧として印加され、ゲートにオペアンプで構成される誤差アンプ２の出力が接続され、ドレインが出力端子３を介して負荷４に接続される。 In the regulator circuit shown in FIG. 7, the battery voltage VBAT is applied as an input voltage to the source of the PMOS transistor (output transistor) 1, the output of the error amplifier 2 composed of an operational amplifier is connected to the gate, and the output terminal 3 is connected to the drain. To the load 4.

出力端子３すなわち出力トランジスタ１のドレインとアースとの間には抵抗５，６が直列に接続され、抵抗５と抵抗６との接続点すなわち出力トランジスタ１の出力電圧を抵抗５，６で分圧した電圧が誤差アンプ２の正入力端子にフィードバックされ、誤差アンプ２の負入力端子に参照電圧Ｖｒｅｆが入力される。 Resistors 5 and 6 are connected in series between the output terminal 3, that is, the drain of the output transistor 1 and the ground, and the connection point between the resistors 5 and 6, that is, the output voltage of the output transistor 1 is divided by the resistors 5 and 6. This voltage is fed back to the positive input terminal of the error amplifier 2 and the reference voltage Vref is input to the negative input terminal of the error amplifier 2.

バッテリ電圧ＶＢＡＴを監視する電圧検出回路７は、バッテリ電圧ＶＢＡＴが３．４Ｖまで下がっていないときはＬ（ロー）信号を出力し、３．４Ｖ以下に下がったときＨ（ハイ）信号を出力するが、この電圧検出回路７の出力がＮＭＯＳトランジスタ８のゲートに接続され、ドレインがＰＭＯＳトランジスタ１のゲートと誤差アンプ２の出力との接続点に接続され、ソースがアースに接続される。 The voltage detection circuit 7 that monitors the battery voltage VBAT outputs an L (low) signal when the battery voltage VBAT has not dropped to 3.4 V, and outputs an H (high) signal when the battery voltage VBAT has dropped below 3.4 V. However, the output of the voltage detection circuit 7 is connected to the gate of the NMOS transistor 8, the drain is connected to the connection point between the gate of the PMOS transistor 1 and the output of the error amplifier 2, and the source is connected to the ground.

斯かる構成の従来のレギュレータ回路では、バッテリ電圧ＶＢＡＴが３．４Ｖ以上のとき、ＮＭＯＳトランジスタ８は非導通（開放）になっている。出力トランジスタ１のゲートには誤差アンプ２の出力電圧が印加されてオン状態になっており、抵抗５，６は出力電圧Ｖｏｕｔを抵抗分圧して誤差アンプ２の正入力端子にフィードバックしている。 In the conventional regulator circuit having such a configuration, when the battery voltage VBAT is 3.4 V or higher, the NMOS transistor 8 is non-conductive (open). The output voltage of the error amplifier 2 is applied to the gate of the output transistor 1 and is turned on, and the resistors 5 and 6 divide the output voltage Vout by resistance and feed it back to the positive input terminal of the error amplifier 2.

このとき、例えば出力電圧Ｖｏｕｔが高くなったとすると、誤差アンプ２の正入力も高くなり、誤差アンプ２の出力すなわち出力トランジスタ１のゲート電圧も高くなる。このため、誤差アンプ２の出力と入力電圧（ＶＢＡＴ）との差すなわち出力トランジスタ１のゲート・ソース間電圧Ｖｇｓが小さくなり、出力トランジスタ１を流れる電流が減少し、抵抗５および抵抗６に流れる電流も減少し、出力電圧Ｖｏｕｔを低くする方向の制御がかかり、出力電圧Ｖｏｕｔは一定に制御される。 At this time, for example, if the output voltage Vout is increased, the positive input of the error amplifier 2 is also increased, and the output of the error amplifier 2, that is, the gate voltage of the output transistor 1 is also increased. For this reason, the difference between the output of the error amplifier 2 and the input voltage (VBAT), that is, the gate-source voltage Vgs of the output transistor 1 decreases, the current flowing through the output transistor 1 decreases, and the current flowing through the resistor 5 and the resistor 6. The output voltage Vout is controlled to be constant, and the output voltage Vout is controlled to be constant.

ここで、バッテリが消耗しバッテリ電圧ＶＢＡＴが３．４Ｖを下回ると、電圧検出回路７がＨ信号を出力する。これにより、ＮＭＯＳトランジスタ８が導通状態となって出力トランジスタ１のゲートにアース電位が印加され、出力トランジスタ１はショート状態すなわちバッテリ電圧ＶＢＡＴが出力端子３に直接印加される状態となる。 Here, when the battery is consumed and the battery voltage VBAT falls below 3.4V, the voltage detection circuit 7 outputs an H signal. As a result, the NMOS transistor 8 becomes conductive and the ground potential is applied to the gate of the output transistor 1, and the output transistor 1 is in a short-circuit state, that is, the battery voltage VBAT is directly applied to the output terminal 3.

図８（ａ）は、図７に示す従来のレギュレータ回路の動作を説明するグラフであり、図８（ｂ）は出力トランジスタ１の各部の電圧，電流を示す図である。出力電圧Ｖｏｕｔを３．２Ｖ、出力トランジスタ１の飽和電圧を０．２Ｖとしている。バッテリ電圧ＶＢＡＴが３．４Ｖ以上のとき、出力トランジスタ１の動作点は５極管領域にあり、出力トランジスタ１は定電流源素子とし動作している。 FIG. 8A is a graph for explaining the operation of the conventional regulator circuit shown in FIG. 7, and FIG. 8B is a diagram showing the voltage and current of each part of the output transistor 1. The output voltage Vout is 3.2V, and the saturation voltage of the output transistor 1 is 0.2V. When the battery voltage VBAT is 3.4 V or higher, the operating point of the output transistor 1 is in the pentode region, and the output transistor 1 operates as a constant current source element.

５極管領域では、バッテリ電圧ＶＢＡＴが低くなるに伴い、出力トランジスタ１の動作点は、図中の矢印Ａで示す様に変化する。バッテリ電圧ＶＢＡＴが３．４Ｖ以下になると、電圧検出回路７が、シャント動作用のＮＭＯＳトランジスタ８のゲート電圧を最大にすると共に出力トランジスタ１のゲート電圧を０Ｖとし、バッテリ電圧ＶＢＡＴと出力電圧Ｖｏｕｔを同通させる。バッテリ電圧ＶＢＡＴが３．４Ｖ以下のときは出力トランジスタ１は３極管領域に入り、この時の出力トランジスタ１の動作点の動きは図中の矢印Ｂで示す様に変化し、出力トランジスタ１は単なる定抵抗素子として動作する。即ち、図７に示すレギュレータ回路は、バッテリ電圧ＶＢＡＴが３．４Ｖ以下になると、電圧をレギュレートする機能を持たなくなる。 In the pentode region, as the battery voltage VBAT decreases, the operating point of the output transistor 1 changes as indicated by the arrow A in the figure. When the battery voltage VBAT becomes 3.4 V or less, the voltage detection circuit 7 maximizes the gate voltage of the NMOS transistor 8 for shunt operation, sets the gate voltage of the output transistor 1 to 0 V, and sets the battery voltage VBAT and the output voltage Vout. Let them communicate. When the battery voltage VBAT is 3.4 V or less, the output transistor 1 enters the triode region, and the movement of the operating point of the output transistor 1 at this time changes as indicated by an arrow B in the figure, and the output transistor 1 It operates as a simple constant resistance element. That is, the regulator circuit shown in FIG. 7 does not have the function of regulating the voltage when the battery voltage VBAT is 3.4 V or less.

特開２００１―２３１２４９号公報JP 2001-231249 A 特開２００１―１６９５３７号公報JP 2001-169537 A 特開２００３―３４８８２１号公報Japanese Patent Laid-Open No. 2003-348821

図９（ａ）は、図７のレギュレータ回路でシャント用のＮＭＯＳトランジスタ８を設けない場合の出力電圧ＶＨＤ（出力電圧Ｖｏｕｔを、この例では、水平レジスタの駆動電圧ＶＨＤとしている。）の変化を示す図である。この場合には、バッテリ電圧ＶＢＡＴが満充電時の４．３Ｖから３．４Ｖに低下するまでは、出力電圧ＶＨＤは３．２Ｖに制御されるが、バッテリ電圧ＶＢＡＴが３．４Ｖ以下に低下すると、出力電圧ＶＨＤもバッテリ電圧ＶＢＡＴの低下と共に低下し、３．２Ｖ以下になってしまう。 FIG. 9A shows the change in the output voltage VHD (the output voltage Vout is the horizontal register drive voltage VHD in this example) when the shunt NMOS transistor 8 is not provided in the regulator circuit of FIG. FIG. In this case, the output voltage VHD is controlled to 3.2 V until the battery voltage VBAT decreases from 4.3 V at full charge to 3.4 V. However, when the battery voltage VBAT decreases to 3.4 V or less. The output voltage VHD also decreases as the battery voltage VBAT decreases and becomes 3.2 V or less.

図９（ｂ）は、図７に示すレギュレータ回路における出力電圧ＶＨＤの変化を示す図である。バッテリ電圧ＶＢＡＴが４．３Ｖから徐々に低下し、３．４Ｖになるまでは、レギュレータ回路の出力電圧ＶＨＤは、３．２Ｖに制御される。そして、バッテリ電圧ＶＢＡＴが３．４Ｖに低下した時点で、ＮＭＯＳトランジスタ８が導通してバッテリ電圧ＶＢＡＴをそのまま出力電圧ＶＨＤとして出力するため、出力電圧ＶＨＤは一旦３．４Ｖまで上昇し、以後、バッテリ電圧ＶＢＡＴの低下と共に出力電圧ＶＨＤは低下する。即ち、図７のレギュレータ回路を用いると、バッテリ電圧ＶＢＡＴが３．４Ｖ〜３．２Ｖの範囲で、出力電圧ＶＨＤは３．２Ｖを超える電圧になってしまう。 FIG. 9B is a diagram showing a change in the output voltage VHD in the regulator circuit shown in FIG. The output voltage VHD of the regulator circuit is controlled to 3.2V until the battery voltage VBAT gradually decreases from 4.3V and reaches 3.4V. When the battery voltage VBAT drops to 3.4V, the NMOS transistor 8 is turned on and outputs the battery voltage VBAT as it is as the output voltage VHD. Therefore, the output voltage VHD once rises to 3.4V, and thereafter As the voltage VBAT decreases, the output voltage VHD decreases. That is, when the regulator circuit of FIG. 7 is used, the output voltage VHD exceeds 3.2V when the battery voltage VBAT is in the range of 3.4V to 3.2V.

図９（ｃ）は、図７に示すレギュレータ回路において、ＮＭＯＳトランジスタ８のシャント動作電圧を３．３Ｖにしたときの出力電圧ＶＨＤの変化を示す図である。この場合には、バッテリ電圧ＶＢＡＴが３．４Ｖ以下に低下し３．３Ｖに達するまでは出力電圧ＶＨＤは３．２Ｖから低下し、バッテリ電圧ＶＢＡＴが３．３Ｖに低下したとき、バッテリ電圧ＶＢＡＴがそのまま出力電圧ＶＨＤとなるために出力電圧ＶＨＤは３．３Ｖに上昇し、以後、バッテリ電圧ＶＢＡＴの低下と共に出力電圧ＶＨＤは低下する。 FIG. 9C is a diagram showing a change in the output voltage VHD when the shunt operating voltage of the NMOS transistor 8 is 3.3 V in the regulator circuit shown in FIG. In this case, until the battery voltage VBAT drops below 3.4V and reaches 3.3V, the output voltage VHD drops from 3.2V. When the battery voltage VBAT drops to 3.3V, the battery voltage VBAT Since the output voltage VHD remains unchanged, the output voltage VHD increases to 3.3 V, and thereafter, the output voltage VHD decreases as the battery voltage VBAT decreases.

この図９（ｃ）の場合は、図９（ａ）（ｂ）よりも出力電圧ＶＨＤの規定電圧３．２Ｖからの変化幅は小さくなるが、出力電圧ＶＨＤが規定電圧３．２Ｖから変化するため、ＣＣＤイメージセンサの動作に影響を与える虞があるのは図９（ａ）（ｂ）と同様である。 In the case of FIG. 9C, the change width of the output voltage VHD from the specified voltage of 3.2V is smaller than that of FIGS. 9A and 9B, but the output voltage VHD changes from the specified voltage of 3.2V. Therefore, there is a possibility of affecting the operation of the CCD image sensor as in FIGS. 9 (a) and 9 (b).

本発明の目的は、入力電圧と出力電圧との差を極めて小さくすることができるレギュレータ回路を提供し、例えばＣＣＤカメラモジュール用電源装置のチャージポンプ回路を不要にして消費電力の低減を図り、しかもチップサイズも小さくしてコストの低減も図ることができる様にする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a regulator circuit capable of extremely reducing the difference between an input voltage and an output voltage, for example, by eliminating the charge pump circuit of a power supply device for a CCD camera module and reducing power consumption. The chip size is also reduced so that the cost can be reduced.

本発明のレギュレータ回路は、変化する電圧をトランジスタの入力電圧とし、該トランジスタから負荷に出力される電圧を該トランジスタに接続されるフィードバック回路で前記入力電圧より低い所定電圧に制御するレギュレータ回路において、前記入力電圧が低下し前記所定電圧より所定値だけ高い電圧に降下するまでは前記トランジスタを５極管動作させ、前記入力電圧が前記所定電圧より前記所定値だけ高い電圧以下に降下したときは該入力電圧が前記所定電圧に低下するまで前記トランジスタを３極管動作させることを特徴とする。 The regulator circuit of the present invention is a regulator circuit that uses a changing voltage as an input voltage of a transistor, and controls a voltage output from the transistor to a load to a predetermined voltage lower than the input voltage by a feedback circuit connected to the transistor. The transistor is operated as a pentode until the input voltage decreases and drops to a voltage higher than the predetermined voltage by a predetermined value. When the input voltage drops below the predetermined voltage by a predetermined value, the transistor The transistor is operated in a triode until the input voltage drops to the predetermined voltage.

本発明のレギュレータ回路は、前記トランジスタを前記５極管動作させるときは位相補償コンデンサを前記トランジスタの出力に接続し、前記トランジスタを前記３極管動作させるときは該位相補償コンデンサを前記トランジスタから切り離し前記フィードバック回路の前記トランジスタへの入力端に前記位相補償コンデンサを接続することを特徴とする。 The regulator circuit of the present invention connects a phase compensation capacitor to the output of the transistor when the transistor is operated in the pentode, and disconnects the phase compensation capacitor from the transistor when the transistor is operated in the triode. The phase compensation capacitor is connected to an input terminal to the transistor of the feedback circuit.

本発明のレギュレータ回路は、前記変化する電圧を検出して前記位相補償コンデンサの接続切替を行うことを特徴とする。 The regulator circuit according to the present invention is characterized in that the changing voltage is detected to switch connection of the phase compensation capacitor.

本発明によれば、入力電圧が高い場合はトランジスタを５極管領域で動作させ、入力電圧が低い場合は３極管領域で動作させるため、その動作モードを切り換えることによって、より広い入力電圧範囲で電圧制御を行うことが可能となる。 According to the present invention, when the input voltage is high, the transistor is operated in the pentode region, and when the input voltage is low, the transistor is operated in the triode region. It becomes possible to perform voltage control.

以下、本発明の一実施形態について、図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の一実施形態に係るシリーズレギュレータ回路の回路図である。このシリーズレギュレータ回路は、例えば、図６のチャージポンプ回路１６及びシリーズレギュレータ１７の代わりに用いられ、入力電圧は、シリーズレギュレータ１１の出力ではなく、その入力電圧（バッテリ電圧ＶＢＡＴ）を入力する構成となる。 FIG. 1 is a circuit diagram of a series regulator circuit according to an embodiment of the present invention. This series regulator circuit is used, for example, instead of the charge pump circuit 16 and the series regulator 17 of FIG. 6, and the input voltage is not the output of the series regulator 11, but the input voltage (battery voltage VBAT) is input. Become.

本実施形態のレギュレータ回路は、ＰＭＯＳトランジスタを出力トランジスタ１０とし、そのソースにバッテリ電圧ＶＢＡＴを入力電圧として印加し、ゲートに、オペアンプでなる誤差アンプ１１の出力を接続し、ドレインに出力端子１２を接続する。 In the regulator circuit of this embodiment, a PMOS transistor is used as an output transistor 10, a battery voltage VBAT is applied as an input voltage to the source, an output of an error amplifier 11 composed of an operational amplifier is connected to a gate, and an output terminal 12 is connected to a drain. Connecting.

出力端子１２とアースとの間に、負荷１３と、直列接続された抵抗１４，１５が並列に接続される。抵抗１４，１５の接続点が誤差アンプ１１の正入力端子に接続されて、誤差アンプ１１の負入力端子に参照電圧Ｖｒｅｆが入力される。 Between the output terminal 12 and the ground, a load 13 and resistors 14 and 15 connected in series are connected in parallel. The connection point between the resistors 14 and 15 is connected to the positive input terminal of the error amplifier 11, and the reference voltage Vref is input to the negative input terminal of the error amplifier 11.

バッテリ電圧ＶＢＡＴを検出する電圧検出回路１８は、バッテリ電圧ＶＢＡＴが３．４Ｖまで低下するまではＬ信号を出力し、３．４Ｖ以下に低下したときＨ信号を出力するが、この電圧検出回路１８の出力が、ＮＭＯＳトランジスタ１９のゲートとインバータ２０の入力端子とに接続される。 The voltage detection circuit 18 that detects the battery voltage VBAT outputs an L signal until the battery voltage VBAT decreases to 3.4 V, and outputs an H signal when the battery voltage VBAT decreases to 3.4 V or less. Are connected to the gate of the NMOS transistor 19 and the input terminal of the inverter 20.

ＮＭＯＳトランジスタ１９のソースはＰＭＯＳトランジスタ１０のゲートに接続され、ＮＭＯＳトランジスタ１９のドレインは、位相補償コンデンサ２１が接続されている端子２２に接続される。 The source of the NMOS transistor 19 is connected to the gate of the PMOS transistor 10, and the drain of the NMOS transistor 19 is connected to the terminal 22 to which the phase compensation capacitor 21 is connected.

インバータ２０の出力端子は、ＮＭＯＳトランジスタ２３のゲートに接続され、ＮＭＯＳトランジスタ２３のソースは出力端子１２に接続され、そのドレインは端子２２に接続される。 The output terminal of the inverter 20 is connected to the gate of the NMOS transistor 23, the source of the NMOS transistor 23 is connected to the output terminal 12, and the drain thereof is connected to the terminal 22.

誤差アンプ１１の利得は、４０ｄＢから８０ｄＢとする。抵抗１４，１５が出力電圧Ｖｏｕｔ（この例ではＶｏｕｔ＝ＶＨＤ）を分圧して誤差アンプ１１の正入力にフィードバックし、負入力に参照電圧を印加しているため、図７で説明したと同様に、入力電圧（バッテリ電圧ＶＢＡＴ）が変動しても、出力トランジスタ１０の出力電圧Ｖｏｕｔは規定電圧３．２Ｖに制御される。 The gain of the error amplifier 11 is 40 dB to 80 dB. The resistors 14 and 15 divide the output voltage Vout (in this example, Vout = VHD), feed it back to the positive input of the error amplifier 11, and apply the reference voltage to the negative input. Therefore, as described with reference to FIG. Even if the input voltage (battery voltage VBAT) fluctuates, the output voltage Vout of the output transistor 10 is controlled to the specified voltage 3.2V.

ここで、バッテリ電圧ＶＢＡＴが、出力電圧Ｖｏｕｔ＋０．２Ｖ以上ある場合について説明する。出力トランジスタ１０のドレイン・ソース間電圧が０．２Ｖ以上あるので、出力トランジスタ１０は、図２に示す５極管領域で動作している。 Here, a case where the battery voltage VBAT is equal to or higher than the output voltage Vout + 0.2V will be described. Since the drain-source voltage of the output transistor 10 is 0.2 V or more, the output transistor 10 operates in the pentode region shown in FIG.

この場合、電圧検出回路１８からはＬ信号が出力され、スイッチ用のトランジスタ１９のゲートにＬ信号が印加されるので、トランジスタ１９のドレイン・ソース間が開放となり、誤差アンプ１１の出力と位相補償コンデンサ２１とは電気的に分離される。 In this case, since the L signal is output from the voltage detection circuit 18 and the L signal is applied to the gate of the switching transistor 19, the drain and source of the transistor 19 are opened, and the output of the error amplifier 11 and the phase compensation are compensated. The capacitor 21 is electrically separated.

インバータ２０にもＬ信号が入力されるので、インバータ２０の出力はＨ信号になり、スイッチ用のトランジスタ２３のゲートにはＨ信号が印加される。これにより、トランジスタ２３のドレイン・ソース間は短絡し、出力トランジスタ１０の出力端子１２に位相補償コンデンサ２１が接続される。 Since the L signal is also input to the inverter 20, the output of the inverter 20 becomes the H signal, and the H signal is applied to the gate of the switching transistor 23. As a result, the drain and source of the transistor 23 are short-circuited, and the phase compensation capacitor 21 is connected to the output terminal 12 of the output transistor 10.

このとき、誤差アンプ１１の出力抵抗（数１００ＫΩから数１０ＭΩ）と、寄生コンデンサ（高々数ｐＦ）２５とで構成される時定数が、セカンドポール（２ｎｄＰｏｌｅ）を構成し（周波数で数１０ＭＨｚ）、ファーストポール（１ｓｔＰｏｌｅ）は、出力トランジスタ１０の出力抵抗（数１００ＫΩ〜数ＭΩの値）と位相補償コンデンサ２１とで構成される時定数となる。 At this time, the time constant constituted by the output resistance (several hundreds KΩ to several tens MΩ) of the error amplifier 11 and the parasitic capacitor (at most several pF) 25 constitutes a second pole (2nd Pole) (several tens of MHz in frequency). The first pole is a time constant composed of the output resistance of the output transistor 10 (value of several hundreds KΩ to several MΩ) and the phase compensation capacitor 21.

位相補償コンデンサ２１の値は、図３に示すボード線図のように、例えば、ゲインが０ｄＢになる周波数での位相の回転が１２０度（位相余裕が６０度）を超えないように決める。通常、この値は、数μＦであるので、ファーストポールの周波数は数１０Ｈｚとなる場合が多い。このように構成することで、図１に示すシリーズレギュレータ回路は、安定に動作する。 The value of the phase compensation capacitor 21 is determined such that the phase rotation at a frequency at which the gain becomes 0 dB does not exceed 120 degrees (phase margin is 60 degrees) as shown in the Bode diagram shown in FIG. Usually, since this value is several μF, the frequency of the first pole is often several tens Hz. With this configuration, the series regulator circuit shown in FIG. 1 operates stably.

出力トランジスタ１０の飽和電圧を０．２Ｖ、出力電圧Ｖｏｕｔを３．２Ｖとすると、バッテリ電圧ＶＢＡＴが３．４Ｖ以上の場合には、出力トランジスタ１０は図２に示す５極管領域で動作する。この５極管領域では、バッテリ電圧ＶＢＡＴが低くなってきても、ゲート・ソース間電圧Ｖｇｓ（＝Ｖｃｏｎｔ−Ｖｂａｔ）は略一定となり、動作点は、バッテリ電圧ＶＢＡＴ低下に伴い、図２の矢印Ａに示す様に変化する。ドレイン・ソース間電圧Ｖｄｓが変化しても、ドレイン・ソース間電流Ｉｄｓはほとんど変化しないので、ドレイン・ソース間の小信号抵抗（ｒｄｓ）は非常に大きな値を示す。 When the saturation voltage of the output transistor 10 is 0.2 V and the output voltage Vout is 3.2 V, the output transistor 10 operates in the pentode region shown in FIG. 2 when the battery voltage VBAT is 3.4 V or higher. In this pentode region, the gate-source voltage Vgs (= Vcont−Vbat) is substantially constant even when the battery voltage VBAT becomes low, and the operating point is indicated by the arrow A in FIG. 2 as the battery voltage VBAT decreases. It changes as shown in. Even if the drain-source voltage Vds changes, the drain-source current Ids hardly changes. Therefore, the small signal resistance (rds) between the drain and source shows a very large value.

バッテリ電圧ＶＢＡＴが、Ｖｏｕｔ＋０．２Ｖ以下に低下した場合には、電圧検出回路１８からはＨ信号が出力され、スイッチ用のトランジスタ１９のゲートにＨ信号が印加されるので、トランジスタ１９のドレイン・ソース間が短絡し、誤差アンプ１１の出力端子と位相補償コンデンサ２１とが電気的に接続される。 When the battery voltage VBAT decreases to Vout + 0.2 V or less, the voltage detection circuit 18 outputs an H signal, and the H signal is applied to the gate of the switching transistor 19. The output terminal of the error amplifier 11 and the phase compensation capacitor 21 are electrically connected.

インバータ２０にもＨ信号が入力されるので、インバータ２０の出力はＬ信号になり、スイッチ用のトランジスタ２３のゲートにＬ信号が印加される。これにより、トランジスタ２３のドレイン・ソース間は開放となり、出力トランジスタ１０の出力端子１２と位相補償コンデンサ２１とが電気的に分離される。 Since the H signal is also input to the inverter 20, the output of the inverter 20 becomes the L signal, and the L signal is applied to the gate of the switching transistor 23. As a result, the drain and source of the transistor 23 are opened, and the output terminal 12 of the output transistor 10 and the phase compensation capacitor 21 are electrically separated.

本実施形態では、バッテリ電圧ＶＢＡＴがＶｏｕｔ＋０．２Ｖ以下に低下した場合でも、従来の図７に示すレギュレータ回路の様に誤差アンプ１１の出力がスイッチ用トランジスタ１９によって強制的にアース電位になることがないため、誤差アンプ１１によるフィードバック制御が機能し、図４に示す様に、位相補償コンデンサ２１の切替後であっても出力電圧ＶＨＤは規定電圧３．２Ｖにフィードバック制御される。 In the present embodiment, even when the battery voltage VBAT drops below Vout + 0.2V, the output of the error amplifier 11 can be forced to the ground potential by the switching transistor 19 as in the conventional regulator circuit shown in FIG. Therefore, the feedback control by the error amplifier 11 functions, and the output voltage VHD is feedback controlled to the specified voltage of 3.2 V even after the phase compensation capacitor 21 is switched as shown in FIG.

バッテリ電圧ＶＢＡＴがＶｏｕｔ＋０．２Ｖ以下に低下すると、出力トランジスタ１０は、図２に示す３極管領域で動作するため、その出力抵抗が小さくなり（数１０Ω〜数１００Ω）、位相補償コンデンサ２１と共に構成する時定数が小さくなる。 When the battery voltage VBAT decreases to Vout + 0.2V or lower, the output transistor 10 operates in the triode region shown in FIG. 2, so that its output resistance is reduced (several tens of ohms to several hundreds of ohms) and configured with the phase compensation capacitor 21. The time constant is smaller.

即ち、ファーストポールの周波数が高くなるため、位相余裕がとれなくなる。さらには、位相余裕が０°以下になり発振する可能性が生じる。しかし、本実施形態では、以下に述べる様に、バッテリ電圧ＶＢＡＴがＶｏｕｔ＋０．２Ｖ以下に低下した場合でも、レギュレータ回路は発振せず安定に動作する。 That is, since the frequency of the first pole is increased, the phase margin cannot be obtained. Furthermore, there is a possibility that the phase margin becomes 0 ° or less and oscillation occurs. However, in this embodiment, as will be described below, even when the battery voltage VBAT decreases to Vout + 0.2 V or less, the regulator circuit does not oscillate and operates stably.

バッテリ電圧ＶＢＡＴがＶｏｕｔ＋０．２Ｖ以下に低下し、位相補償コンデンサ２１が出力端子１２から切り離されて誤差アンプ１１の出力に接続された場合、誤差アンプ１１の出力抵抗（数１００ＫΩから数１０ＭΩ）と位相補償コンデンサ（数μＦ）２１で構成される時定数がファーストポールを構成し、セカンドポールは、出力トランジスタ１０の出力抵抗（数１００ＫΩ〜数ＭΩの値）と寄生コンデンサ（高々数ｐＦ）２６で構成される時定数（周波数で数１０ＭＨｚ）となる。 When the battery voltage VBAT decreases to Vout + 0.2V or less and the phase compensation capacitor 21 is disconnected from the output terminal 12 and connected to the output of the error amplifier 11, the output resistance (several hundred KΩ to several tens of MΩ) and the phase of the error amplifier 11 The time constant constituted by the compensation capacitor (several μF) 21 constitutes the first pole, and the second pole is constituted by the output resistance of the output transistor 10 (value of several hundred KΩ to several MΩ) and the parasitic capacitor (at most several pF) 26. Time constant (several tens of MHz in frequency).

本実施形態では、スイッチ用のトランジスタ１９，２３を使って位相補償コンデンサ２１の接続先を切り替えるため、接続先の切替前におけるファーストポールと切替後のセカンドポールがほぼ同じ周波数に位置し、接続先の切替前におけるセカンドポールが切替後のファーストポールとほぼ同じ周波数に位置するため、利得が０ｄＢになる周波数が動かず、設定された位相余裕（６０°以上）を満足し、安定な動作を維持することができる。 In this embodiment, since the connection destination of the phase compensation capacitor 21 is switched using the switching transistors 19 and 23, the first pole before switching the connection destination and the second pole after switching are positioned at substantially the same frequency. Since the second pole before switching is located at almost the same frequency as the first pole after switching, the frequency at which the gain becomes 0 dB does not move, satisfies the set phase margin (60 ° or more), and maintains stable operation can do.

バッテリ電圧ＶＢＡＴが３．４Ｖより小さいとき、出力トランジスタ１０は、図２に示す３極管領域で動作する。この３極管領域では、バッテリ電圧ＶＢＡＴが低くなるのに伴い、出力トランジスタ１０のゲート・ソース間電圧Ｖｇｓが高くなって、図２に矢印Ｃで示す様に一定の電流が流れ、ドレイン・ソース間電圧Ｖｄｓが変化するとドレイン・ソース間電流ｌｄｓも変化し、この３極管領域では、小信号抵抗（ｒｄｓ）は小さな値を示す。 When the battery voltage VBAT is smaller than 3.4 V, the output transistor 10 operates in the triode region shown in FIG. In this triode region, as the battery voltage VBAT decreases, the gate-source voltage Vgs of the output transistor 10 increases, and a constant current flows as shown by arrow C in FIG. When the inter-voltage Vds changes, the drain-source current lds also changes. In this triode region, the small signal resistance (rds) shows a small value.

この様に、出力トランジスタ１０を３極管で動作させると、その出力抵抗が小さくなるが、このことは、出力トランジスタ１０のドレイン・ソース間の電位変動に対する出力電流変動が大きくなることを意味し、出力電流が負荷抵抗で電圧に変換されることを加味すると、ソース・ドレイン間の電圧変動によるシリーズレギュレータの出力電圧変動が大きくなることを意味する。 As described above, when the output transistor 10 is operated with a triode, its output resistance decreases. This means that the output current fluctuation with respect to the potential fluctuation between the drain and source of the output transistor 10 increases. Considering that the output current is converted into voltage by the load resistance, it means that the output voltage fluctuation of the series regulator due to the voltage fluctuation between the source and drain becomes large.

すなわち、ＰＳＲＲ（ＰｏｗｅｒＳｕｐｐｌｙＲｅｊｅｃｔｉｏｎＲｅｔｉｏ）が劣化する。このため、常時、出力トランジスタ１０を３極管領域で動作させることは好ましくなく、バッテリ電圧ＶＢＡＴが低下した場合のみ、３極管で動作させる必要がある。 That is, PSRR (Power Supply Rejection Ratio) deteriorates. For this reason, it is not preferable to always operate the output transistor 10 in the triode region, and it is necessary to operate the triode only when the battery voltage VBAT decreases.

本実施形態では、バッテリ電圧ＶＢＡＴがＶｏｕｔ＋０．２Ｖ（第１閾値）の時に位相補償コンデンサ２１の接続先の切り替えを行っているが、これはバッテリ電圧ＶＢＡＴが低下した場合であり、周囲温度の影響などでバッテリ電圧ＶＢＡＴが上昇した場合には、第１閾値より高い電圧（例えばＶｏｕｔ＋０．３Ｖ）で切り替えを行う。何故ならば、バッテリ電圧ＶＢＡＴが第１閾値近傍で揺らいだ場合、連続した切り替え動作が発生し、安定なレギュレーションの妨げになるためである。このように、閾値電圧にヒステリシスを持たせることが好ましい。 In the present embodiment, the connection destination of the phase compensation capacitor 21 is switched when the battery voltage VBAT is Vout + 0.2 V (first threshold value). This is a case where the battery voltage VBAT is lowered and the influence of the ambient temperature. When the battery voltage VBAT increases due to the above, switching is performed at a voltage higher than the first threshold (for example, Vout + 0.3V). This is because when the battery voltage VBAT fluctuates in the vicinity of the first threshold, a continuous switching operation occurs, which hinders stable regulation. Thus, it is preferable to give hysteresis to the threshold voltage.

以上述べた実施形態によれば、チャージポンプ回路を用いなくても所要の電圧を低消費電力で発生させることができ、また、レギュレータ回路を搭載するチップ面積も小さくできるため、ＣＣＤカメラモジュール用の精度の高い電源回路を安価に構成することができる。 According to the embodiment described above, a required voltage can be generated with low power consumption without using a charge pump circuit, and a chip area on which a regulator circuit is mounted can be reduced. A highly accurate power supply circuit can be configured at low cost.

本発明に係るレギュレータ回路は、チャージポンプ回路を用いなくても所要の電圧を低消費電力で発生させることができ、また、レギュレータ回路を搭載するチップ面積も小さくできるため、ＣＣＤカメラモジュール用の精度の高い電源回路に適用すると有用である。 The regulator circuit according to the present invention can generate a required voltage with low power consumption without using a charge pump circuit, and the chip area on which the regulator circuit is mounted can be reduced. It is useful when applied to a power supply circuit having a high level.

本発明の一実施形態に係るレギュレータ回路の構成図である。It is a block diagram of the regulator circuit which concerns on one Embodiment of this invention. 図１に示すレギュレータ回路の５極管動作領域と３極管動作領域を示す図である。FIG. 2 is a diagram illustrating a pentode operating region and a triode operating region of the regulator circuit shown in FIG. 1. 図１に示すレギュレータ回路のボード線図である。FIG. 2 is a Bode diagram of the regulator circuit shown in FIG. 1. 図１に示すレギュレータ回路の出力電圧ＶＨＤとバッテリ電圧ＶＢＡＴとの関係を示す図である。FIG. 2 is a diagram showing a relationship between an output voltage VHD of the regulator circuit shown in FIG. 1 and a battery voltage VBAT. 従来のカメラモジュール搭載装置のカメラモジュール周りのブロック構成図である。It is a block block diagram around the camera module of the conventional camera module mounting apparatus. 図５に示すカメラモジュール側電源回路のブロック構成図である。It is a block block diagram of the camera module side power supply circuit shown in FIG. 従来のレギュレータ回路の構成図である。It is a block diagram of the conventional regulator circuit. 図７に示す従来のレギュレータ回路の５極管動作領域の説明図である。It is explanatory drawing of the pentode operation | movement area | region of the conventional regulator circuit shown in FIG. 従来のレギュレータ回路の動作説明図である。It is operation | movement explanatory drawing of the conventional regulator circuit.

Explanation of symbols

１０出力トランジスタ
１１誤差アンプ
１２出力端子
１３負荷
１４，１５抵抗
１８バッテリ電圧検出回路
１９，２３スイッチ用のトランジスタ
２０インバータ
２１位相補償コンデンサ
２５，２６浮遊容量 DESCRIPTION OF SYMBOLS 10 Output transistor 11 Error amplifier 12 Output terminal 13 Load 14, 15 Resistance 18 Battery voltage detection circuit 19, 23 Switch transistor 20 Inverter 21 Phase compensation capacitor 25, 26 Floating capacitance

Claims

In a regulator circuit that controls a voltage that changes as an input voltage of a transistor and controls a voltage output from the transistor to a load to a predetermined voltage lower than the input voltage by a feedback circuit connected to the transistor, the input voltage decreases and the voltage The transistor is operated in a pentode until it drops to a voltage higher than a predetermined voltage by a predetermined value. When the input voltage drops below the predetermined voltage by a predetermined value, the input voltage becomes the predetermined voltage. A regulator circuit characterized in that the transistor is operated in a triode until the voltage drops.

When the transistor is operated in the pentode, a phase compensation capacitor is connected to the output of the transistor, and when the transistor is operated in the triode, the phase compensation capacitor is disconnected from the transistor to the transistor of the feedback circuit. The regulator circuit according to claim 1, wherein the phase compensation capacitor is connected to an input terminal of the regulator circuit.

The regulator circuit according to claim 2, wherein the changing voltage is detected to switch connection of the phase compensation capacitor.