JP2007019703A - Transmitting/receiving device - Google Patents

Transmitting/receiving device Download PDF

Info

Publication number
JP2007019703A
JP2007019703A JP2005197273A JP2005197273A JP2007019703A JP 2007019703 A JP2007019703 A JP 2007019703A JP 2005197273 A JP2005197273 A JP 2005197273A JP 2005197273 A JP2005197273 A JP 2005197273A JP 2007019703 A JP2007019703 A JP 2007019703A
Authority
JP
Japan
Prior art keywords
signal
digital
analog
processing circuit
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005197273A
Other languages
Japanese (ja)
Other versions
JP4587893B2 (en
Inventor
Hideki Morishige
秀樹 森重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005197273A priority Critical patent/JP4587893B2/en
Publication of JP2007019703A publication Critical patent/JP2007019703A/en
Application granted granted Critical
Publication of JP4587893B2 publication Critical patent/JP4587893B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the distortion correction quantity of a power amplifier, and to reduce the power consumption, to provide a receiver with high performance, and to make a transmitting/receiving device compact. <P>SOLUTION: A feedback signal is generated based upon an amplified analog transmitted signal to correct distortions of the power amplifier, and then converted into a feedback intermediate-frequency signal. Furthermore, an analog received signal is converted into a received intermediate-frequency signal. A common processing circuit which is connected to a feedback circuit and an analog received signal processing circuit, in common, converts those feedback intermediate-frequency signal and received intermediate-frequency signal into digital signals by the same A/D converter, to generate a digital composite signal. A distortion correction processing circuit performs distortion corrections, based on the digital composite signal and a digital received signal processing circuit generates reception data, based on the digital composite signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、送信データを処理するデジタル送信信号処理回路と、アナログ送信信号を発生するアナログ送信信号処理回路と、アナログ受信信号を処理するアナログ受信信号処理回路と、受信データを生成するデジタル受信信号処理回路とを備えた送受信装置に関するものである。   The present invention relates to a digital transmission signal processing circuit for processing transmission data, an analog transmission signal processing circuit for generating an analog transmission signal, an analog reception signal processing circuit for processing an analog reception signal, and a digital reception signal for generating reception data The present invention relates to a transmission / reception apparatus including a processing circuit.

近年の移動体通信ではデータ容量の増加等に伴い、送受信装置の高性能化が求められている。加えて、送信系においては低消費電力化、低歪化も要求されているためプリディストーション方式等の歪補正を適用した電力増幅器が適用されている。送信系における高性能化に関する電力増幅器の歪補正量改善と、受信系における受信特性改善を実現するために、デジタル直交復調器を適用した送受信装置が提案されている。   In recent mobile communications, with an increase in data capacity and the like, higher performance of a transmission / reception device is required. In addition, since transmission systems are also required to have low power consumption and low distortion, power amplifiers to which distortion correction such as a predistortion method is applied are applied. In order to improve the distortion correction amount of the power amplifier related to high performance in the transmission system and to improve the reception characteristics in the reception system, a transmission / reception apparatus to which a digital quadrature demodulator is applied has been proposed.

特開２００１−１０３１０４号公報に開示された従来の送受信装置は、電力増幅器の歪特性を改善するためにプリディストーション方式を適用した構成となっている。この送受信装置の送信系では、歪補正係数を送信ベースバンド信号に乗算して隣接チャネル漏洩電力を抑圧する。この送信系は、電力増幅器で増幅したアナログ送信信号の一部をフィードバックし、そのフィードバック信号を中間周波数信号に変換し、この中間周波数信号をＡ／Ｄ変換器でアンダーサンプリング処理を行なうことにより、デジタル信号に変換し、このデジタル信号をデジタル直交復調器でＩチャネル、Ｑチャネルデジタルベースバンド信号に変換し、このデジタルベースバンド信号を低域通過フィルタに通し、この低域通過フィルタの出力に基づいて、所望の歪成分を抽出することで歪補正係数を算出している。また、受信系の小型化、高性能化のために、低雑音増幅器でアナログ受信信号を増幅し、その増幅出力を中間周波数信号に周波数変換し、この中間周波数信号をＡ／Ｄ変換器でアンダーサンプリング処理することによりデジタル信号に変換し、このデジタル信号をデジタル直交復調器でＩチャネル、Ｑチャネルデジタルベースバンド信号に変換し、これらをチャネル選択フィルタに通し、このチャネル選択フィルタの出力に基づいて、所望の受信信号を抽出し、ベースバンド復調部で信号処理をすることで受信データを得る構成となっている。   The conventional transmission / reception apparatus disclosed in Japanese Patent Laid-Open No. 2001-103104 has a configuration in which a predistortion method is applied to improve the distortion characteristics of a power amplifier. In the transmission system of this transmission / reception apparatus, adjacent channel leakage power is suppressed by multiplying a transmission baseband signal by a distortion correction coefficient. This transmission system feeds back a part of an analog transmission signal amplified by a power amplifier, converts the feedback signal into an intermediate frequency signal, and performs an undersampling process on the intermediate frequency signal by an A / D converter, The digital signal is converted into an I-channel and Q-channel digital baseband signal by a digital quadrature demodulator, and the digital baseband signal is passed through a low-pass filter. Based on the output of the low-pass filter Thus, a distortion correction coefficient is calculated by extracting a desired distortion component. In order to reduce the size and performance of the receiving system, the analog received signal is amplified with a low noise amplifier, the amplified output is converted to an intermediate frequency signal, and this intermediate frequency signal is under-converted with an A / D converter. It is converted into a digital signal by sampling processing, this digital signal is converted into an I channel and Q channel digital baseband signal by a digital quadrature demodulator, passed through a channel selection filter, and based on the output of this channel selection filter The reception data is obtained by extracting a desired reception signal and performing signal processing in the baseband demodulation unit.

特開平７−７４７９０号公報に開示された従来の送受信装置では、電力増幅器で増幅したアナログ送信信号の一部をフィードバックし、そのフィードバック信号を直交復調したＩチャネル、Ｑチャネルベースバンド信号を、ベースバンド変調器から出力されるＩチャネル、Ｑチャネルベースバンド信号に加算し、得られた信号を直交変調することで歪補償を行なう歪補正機能付き送信系において、受信系から出力される中間周波数信号と電力増幅器から分岐したフィードバック信号を切替スイッチを用いることで信号を選択し、直交復調器へ入力することで送信系の歪補正フィードバック回路と受信系の直交復調器を併用する構成となっている。   In the conventional transmission / reception apparatus disclosed in Japanese Patent Laid-Open No. 7-74790, a part of an analog transmission signal amplified by a power amplifier is fed back, and an I-channel and Q-channel baseband signal obtained by orthogonal demodulation of the feedback signal is used as a base. An intermediate frequency signal output from the reception system in a transmission system with a distortion correction function for performing distortion compensation by adding to the I-channel and Q-channel baseband signals output from the band modulator and performing orthogonal modulation on the obtained signal. The feedback signal branched from the power amplifier is selected by using a changeover switch and input to the quadrature demodulator, so that the distortion correction feedback circuit for the transmission system and the quadrature demodulator for the reception system are used together. .

特開２００１−１０３１０４号公報JP 2001-103104 A 特開平７−７４７９０号公報JP 7-74790 A

しかし、特開２００１−１０３１０４号公報に開示された従来の送受信装置では、アナログ送信信号を増幅する電力増幅器の歪補正用のフィードバック信号処理部と、受信系はそれぞれ独立した構成となっているので、フィードバック信号処理部と、受信系とで異なるＡ／Ｄ変換器を用いてデジタル信号に変換する必要があり、送受信装置としての回路規模、部品点数が多くなる不都合がある。加えて、デジタル信号処理で直交復調する場合には高性能のＡ／Ｄ変換器が必要であるが、この高価なＡ／Ｄ変換器を２つ使用しなければならない不都合もある。   However, in the conventional transmission / reception apparatus disclosed in Japanese Patent Laid-Open No. 2001-103104, the distortion correction feedback signal processing unit of the power amplifier that amplifies the analog transmission signal and the reception system are independent from each other. The feedback signal processing unit and the reception system need to use different A / D converters to convert to digital signals, which disadvantageously increases the circuit scale and the number of parts as a transmission / reception device. In addition, when performing quadrature demodulation by digital signal processing, a high-performance A / D converter is required, but there is a disadvantage that two expensive A / D converters must be used.

また、特開平７−７４７９０号公報に開示された従来の送受信装置では、送信信号を増幅する電力増幅器の歪補正用のフィードバック信号と受信信号の中間周波数信号とを、切替スイッチで選択することで直交復調器を併用しているためＴＤＤ（時分割方式）システムにしか適用することができないという不都合があった。   Further, in the conventional transmission / reception apparatus disclosed in Japanese Patent Application Laid-Open No. 7-74790, a feedback signal for distortion correction of a power amplifier that amplifies a transmission signal and an intermediate frequency signal of a reception signal are selected by a changeover switch. Since the quadrature demodulator is used in combination, there is a disadvantage that it can be applied only to a TDD (time division system) system.

この発明は上記のような不都合を改善できる改良された送受信装置を提案するものである。   The present invention proposes an improved transmission / reception apparatus capable of improving the above-mentioned disadvantages.

この発明による送受信装置は、送信データに基づくデジタルベースバンド送信信号に対して歪補正を行ない補正デジタルベースバンド送信信号を発生する歪補正処理回路を有するデジタル送信信号処理回路、前記補正デジタルベースバンド送信信号から生成したアナログ送信信号を増幅する電力増幅器を有するアナログ送信信号処理回路、アナログ受信信号を処理するアナログ受信信号処理回路、前記アナログ受信信号に基づき受信データを生成するデジタル受信信号処理回路、および前記アナログ送信信号から生成されたフィードバック信号に基づき前記歪補正処理回路における歪補正処理を制御するフィードバック回路を備えた送受信装置であって、さらに前記フィードバック回路と前記アナログ受信信号処理回路に共通に接続された共通処理回路とを有し、前記共通処理回路は、前記フィードバック信号から変換されたフィードバック中間周波数信号と前記アナログ受信信号から変換された受信中間周波数信号を、同一のＡ／Ｄ変換器によりデジタル信号に変換してデジタル合成信号を発生し、前記歪補正処理回路が、前記デジタル合成信号に基づき前記デジタルベースバンド送信信号に歪補正を行ない、また前記デジタル受信処理回路が、前記デジタル合成信号に基づき前記受信データを生成することを特徴とする。   A transmitting / receiving apparatus according to the present invention includes a digital transmission signal processing circuit having a distortion correction processing circuit that performs distortion correction on a digital baseband transmission signal based on transmission data and generates a corrected digital baseband transmission signal, and the corrected digital baseband transmission. An analog transmission signal processing circuit having a power amplifier for amplifying an analog transmission signal generated from the signal, an analog reception signal processing circuit for processing the analog reception signal, a digital reception signal processing circuit for generating reception data based on the analog reception signal, and A transmission / reception apparatus comprising a feedback circuit for controlling distortion correction processing in the distortion correction processing circuit based on a feedback signal generated from the analog transmission signal, and further connected in common to the feedback circuit and the analog reception signal processing circuit Both The common processing circuit converts the feedback intermediate frequency signal converted from the feedback signal and the reception intermediate frequency signal converted from the analog reception signal into a digital signal by the same A / D converter. Generating a digital composite signal, the distortion correction processing circuit performs distortion correction on the digital baseband transmission signal based on the digital composite signal, and the digital reception processing circuit based on the digital composite signal Received data is generated.

この発明による送受信装置では、フィードバック回路とアナログ受信信号処理回路に共通に接続された共通処理回路が、フィードバック中間周波数信号と、受信中間周波数信号とを同一のＡ／Ｄ変換器によりデジタル信号に変換してデジタル合成信号を発生し、歪補正処理回路が、前記デジタル合成信号に基づいて歪補正を行ない、またデジタル受信信号処理回路が、前記デジタル合成信号に基づき受信データを生成する構成としたので、フィードバック中間周波数信号と受信中間周波数信号を、１つのＡ／Ｄ変換器で一括処理することができ、デジタル信号処理による安定した無線性能の確保を実現し、さらにＡ／Ｄ変換器の使用数の削減により送受信装置の小型化、低価格化を実現することができる。   In the transmission / reception apparatus according to the present invention, the common processing circuit commonly connected to the feedback circuit and the analog reception signal processing circuit converts the feedback intermediate frequency signal and the reception intermediate frequency signal into a digital signal by the same A / D converter. And a distortion correction processing circuit performs distortion correction based on the digital synthesis signal, and a digital reception signal processing circuit generates reception data based on the digital synthesis signal. The feedback intermediate frequency signal and the received intermediate frequency signal can be processed in one batch with one A / D converter, ensuring stable wireless performance by digital signal processing, and the number of A / D converters used By reducing this, it is possible to reduce the size and price of the transmission / reception device.

実施の形態１．
図1は、この発明による送受信機装置の実施の形態１を示すブロック回路図である。この実施の形態１の送受信装置は、例えば無線通信システムの基地局の送受信装置として使用される。この実施の形態１の送受信装置は、アナログ送信信号ＴＳの周波数と、アナログ受信信号ＲＳの周波数が異なるＦＤＤシステムに主に使用される。 Embodiment 1 FIG.
FIG. 1 is a block circuit diagram showing a first embodiment of a transceiver apparatus according to the present invention. The transmission / reception apparatus according to the first embodiment is used, for example, as a transmission / reception apparatus for a base station in a wireless communication system. The transmission / reception apparatus according to the first embodiment is mainly used for an FDD system in which the frequency of the analog transmission signal TS and the frequency of the analog reception signal RS are different.

先ず、実施の形態１の送受信装置の全体的構成について説明する。実施の形態１の送受信装置は、デジタル回路ブロック１０と、アナログ回路ブロック２０と、送受共用回路１１０とを備えている。デジタル回路ブロック１０は、例えばデジタルシグナルプロセッサＤＳＰによって構成される。このデジタル回路ブロック１０は、デジタル送信信号処理回路３０と、デジタルフィードバック回路５０と、デジタル受信信号処理回路４０とを有する。   First, the overall configuration of the transmission / reception apparatus according to the first embodiment will be described. The transmission / reception apparatus according to the first embodiment includes a digital circuit block 10, an analog circuit block 20, and a shared transmission / reception circuit 110. The digital circuit block 10 is configured by, for example, a digital signal processor DSP. The digital circuit block 10 includes a digital transmission signal processing circuit 30, a digital feedback circuit 50, and a digital reception signal processing circuit 40.

アナログ回路ブロック２０は、アナログ送信信号処理回路６０と、アナログフィードバック回路７０と、アナログ受信信号処理回路８０と、共通処理回路９０と、信号生成部１００とを有する。送受共用回路１１０は、送受信アンテナ１１１と分波器７を有する。   The analog circuit block 20 includes an analog transmission signal processing circuit 60, an analog feedback circuit 70, an analog reception signal processing circuit 80, a common processing circuit 90, and a signal generation unit 100. The shared transmission / reception circuit 110 includes a transmission / reception antenna 111 and a duplexer 7.

デジタル送信信号処理回路３０は、送信データＴＤを受けて、それを処理する。アナログ送信信号処理回路６０は、デジタル送信信号処理回路３０に接続され、アナログ送信信号ＴＳを発生する。アナログ送信信号処理回路６０は、方向性結合器６を有し、この方向性結合器６および分波器７を介して、アナログ送信信号ＴＳを送受信アンテナ１１１に供給する。これらのデジタル送信信号処理回路３０とアナログ送信信号処理回路６０は、送信回路２００を構成する。   The digital transmission signal processing circuit 30 receives the transmission data TD and processes it. The analog transmission signal processing circuit 60 is connected to the digital transmission signal processing circuit 30 and generates an analog transmission signal TS. The analog transmission signal processing circuit 60 includes a directional coupler 6, and supplies the analog transmission signal TS to the transmission / reception antenna 111 via the directional coupler 6 and the duplexer 7. The digital transmission signal processing circuit 30 and the analog transmission signal processing circuit 60 constitute a transmission circuit 200.

アナログフィードバック回路７０は、方向性結合器６に接続される。方向性結合器６は、アナログ送信信号ＴＳに基づいてフィードバック信号ＦＳを生成する。このフィードバック信号ＦＳはアナログ送信信号ＴＳの一部として出力される。このフィードバック信号ＦＳはアナログ信号であり、アナログフィードバック回路７０に供給される。アナログフィードバック回路７０はこのフィードバック信号ＦＳを処理する。このアナログフィードバック回路７０は、共通処理回路９０を通じて、デジタルフィードバック回路５０と結合され、フィードバック回路３００を構成する。   The analog feedback circuit 70 is connected to the directional coupler 6. The directional coupler 6 generates a feedback signal FS based on the analog transmission signal TS. This feedback signal FS is output as a part of the analog transmission signal TS. The feedback signal FS is an analog signal and is supplied to the analog feedback circuit 70. The analog feedback circuit 70 processes this feedback signal FS. The analog feedback circuit 70 is combined with the digital feedback circuit 50 through the common processing circuit 90 to constitute a feedback circuit 300.

アナログ受信信号処理回路８０は、分波器７に接続される。分波器７は、送受信アンテナ１１１により受信された信号のうちの所望の受信信号ＲＳを抽出する。このアナログ受信信号ＲＳは、アナログ受信信号処理回路８０に供給される。アナログ受信信号処理回路８０は、アナログ受信信号ＲＳを処理する。デジタル受信信号処理回路４０は、アナログ受信信号ＲＳに基づいて受信データＲＤを出力する。これらのアナログ受信信号処理回路８０とデジタル受信信号処理回路４０は、共通処理回路９０を通じて互いに結合され、受信回路４００を構成する。   The analog received signal processing circuit 80 is connected to the duplexer 7. The duplexer 7 extracts a desired reception signal RS from the signals received by the transmission / reception antenna 111. The analog reception signal RS is supplied to the analog reception signal processing circuit 80. The analog reception signal processing circuit 80 processes the analog reception signal RS. The digital reception signal processing circuit 40 outputs reception data RD based on the analog reception signal RS. The analog reception signal processing circuit 80 and the digital reception signal processing circuit 40 are coupled to each other through a common processing circuit 90 to form a reception circuit 400.

共通処理回路９０は、フィードバック回路３００と、受信回路４００に共通に設けられる。この共通処理回路９０は、その入力が、アナログフィードバック回路７０と、アナログ受信信号処理回路８０に共通に接続され、またその出力が、デジタルフィードバック回路５０と、デジタル受信信号処理回路４０に共通に接続される。   The common processing circuit 90 is provided in common for the feedback circuit 300 and the receiving circuit 400. The common processing circuit 90 has an input commonly connected to the analog feedback circuit 70 and the analog reception signal processing circuit 80, and an output commonly connected to the digital feedback circuit 50 and the digital reception signal processing circuit 40. Is done.

信号生成部１００は、アナログ送信信号処理回路６０と、アナログ受信信号処理回路７０と、アナログフィードバック回路８０とに対して共通に配置され、それらに対して必要な信号を供給する。   The signal generation unit 100 is arranged in common for the analog transmission signal processing circuit 60, the analog reception signal processing circuit 70, and the analog feedback circuit 80, and supplies necessary signals thereto.

次に、実施の形態１の送受信装置の具体的構成について説明する。デジタル回路ブロック１０のデジタル送信信号処理回路３０と、デジタルフィードバック回路５０と、デジタル受信信号処理回路４０は、ともにデジタルシグナルプロセッサＤＳＰで構成される。   Next, a specific configuration of the transmission / reception apparatus according to the first embodiment will be described. The digital transmission signal processing circuit 30, the digital feedback circuit 50, and the digital reception signal processing circuit 40 of the digital circuit block 10 are all configured by a digital signal processor DSP.

デジタル送信信号処理回路３０は、信号処理回路１と、歪補正処理回路２と、電力計算回路３４と、歪補正係数算出回路３３を有する。信号処理回路１は、送信データＴＤを受けて、この送信データＴＤにマッピング処理、フィルタ処理などを行ない、デジタルベースバンド送信信号Ｓ1を発生し、このデジタルベースバンド送信信号Ｓ1を歪補正処理回路２へ供給する。このデジタルベースバンド送信信号Ｓ1は、Ｉチャネルデジタルベースバンド送信信号Ｉ1と、 Ｑチャネルデジタルベースバンド送信信号Ｑ1を含む。 The digital transmission signal processing circuit 30 includes a signal processing circuit 1, a distortion correction processing circuit 2, a power calculation circuit 34, and a distortion correction coefficient calculation circuit 33. The signal processing circuit 1 receives the transmission data TD, the mapping process on the transmission data TD, performs such filtering, the digital baseband transmission signals S 1 to generate, the digital baseband transmission signals S 1 distortion correction processing Supply to circuit 2. This digital baseband transmission signal S 1 includes an I-channel digital baseband transmission signal I 1 and a Q-channel digital baseband transmission signal Q 1 .

歪補正処理回路２には、Ｉチャネルデジタルベースバンド送信信号Ｉ1、Ｑチャネルデジタルベースバンド送信信号Ｑ1とともに、歪補正係数算出回路３３からの歪補正係数と、電力計算回路３４からの出力電力レベルとが入力される。歪補正処理回路２は、これらの歪補正係数および出力電力レベルに基づいて、Ｉチャネルデジタルベースバンド送信信号Ｉ1とＱチャネルデジタルベースバンド送信信号Ｑ1に対する歪補正を行ない、補正デジタルベースバンド送信信号Ｓ2を発生する。この補正デジタルベースバンド送信信号Ｓ2は、アナログ送信信号処理回路６０へ供給される。この補正デジタルベースバンド送信信号Ｓ2は、補正Ｉチャネルデジタルベースバンド送信信号Ｉ2と、補正Ｑチャネルデジタルベースバンド送信信号Ｑ2を含む。 The distortion correction processing circuit 2 includes the I channel digital baseband transmission signal I 1 and the Q channel digital baseband transmission signal Q 1 , the distortion correction coefficient from the distortion correction coefficient calculation circuit 33, and the output power from the power calculation circuit 34. Level and are entered. The distortion correction processing circuit 2 performs distortion correction on the I-channel digital baseband transmission signal I 1 and the Q-channel digital baseband transmission signal Q 1 on the basis of these distortion correction coefficients and output power levels, and performs corrected digital baseband transmission. to generate a signal S 2. This corrected digital baseband transmission signal S 2 is supplied to the analog transmission signal processing circuit 60. The corrected digital baseband transmission signal S 2 includes a corrected I channel digital baseband transmission signal I 2 and a corrected Q channel digital baseband transmission signal Q 2 .

電力計算回路３４には、信号処理回路１からデジタルベースバンド送信信号Ｓ1が入力される。電力計算回路３４は、入力されたデジタルベースバンド送信信号Ｓ1に基づき、アナログ送信信号処理回路６０から出力されるアナログ送信信号ＴＳの出力電力レベルを算出し、その算出された出力電力レベルを歪補正処理回路２と、歪補正係数算出回路３３に供給する。 The digital baseband transmission signal S 1 is input from the signal processing circuit 1 to the power calculation circuit 34. The power calculation circuit 34 calculates the output power level of the analog transmission signal TS output from the analog transmission signal processing circuit 60 based on the input digital baseband transmission signal S 1, and distorts the calculated output power level. This is supplied to the correction processing circuit 2 and the distortion correction coefficient calculation circuit 33.

歪補正係数算出回路３３には、信号処理回路１からのデジタルベースバンド送信信号Ｓ1と、電力計算回路３４からの出力電力レベルと、デジタルフィードバック回路５０から出力されるデジタルフィードバックベースバンド信号Ｓ4とが入力される。歪補正係数算出回路３３は、これらのデジタルベースバンド送信信号Ｓ1と、電力計算回路３４からの出力電力レベルと、デジタルフィードバックベースバンド信号Ｓ4とに基づき、歪補正係数を算出し、この歪補正係数を歪補正処理回路２に供給する。 The distortion correction coefficient calculation circuit 33, a digital baseband transmission signals S 1 from the signal processing circuit 1, the output power level from the power calculation circuit 34, a digital feedback baseband signal S 4 that is output from the digital feedback circuit 50 Are entered. The distortion correction coefficient calculation circuit 33 calculates a distortion correction coefficient based on the digital baseband transmission signal S 1 , the output power level from the power calculation circuit 34, and the digital feedback baseband signal S 4. The correction coefficient is supplied to the distortion correction processing circuit 2.

アナログ回路ブロック２０の信号生成部１００は、基準発振器５１と、局部信号発振器５２ａ、５２ｂと、可変信号発振器５３ａ、５３ｂ、５３ｃを有する。基準発振器５１は、基準発振信号Ｆrefを発生し、この基準発振信号Ｆrefを局部信号発振器５２ａ、５２ｂと可変信号発振器５３ａ、５３ｂ、５３ｃに供給する。局部信号発振器５２ａはサンプリングクロックＳＣ1を、局部信号発振器５２ｂはサンプリングクロックＳＣ2を、可変信号発振器５３ａは搬送波信号ＬＯTX1を、可変信号発振器５３ｂは搬送波信号ＬＯRXを、また可変信号発振器５３ｃは搬送波信号ＬＯFBをそれぞれ発生するが、これらのサンプリングクロックＳＣ1、ＳＣ2および搬送波信号ＬＯTX1、ＬＯRX、ＬＯFBは、基準発振器５１からの基準発振信号Ｆrefに同期して発生する。 The signal generation unit 100 of the analog circuit block 20 includes a reference oscillator 51, local signal oscillators 52a and 52b, and variable signal oscillators 53a, 53b, and 53c. Reference oscillator 51 generates a reference oscillation signal F ref, and supplies the reference oscillation signal F ref local signal oscillator 52a, 52b and the variable signal oscillator 53a, 53b, to 53c. A local signal oscillator 52a is a sampling clock SC 1, a local signal oscillator 52b is the sampling clock SC 2, a variable signal generator 53a is the carrier signal LO TX1, a variable signal generator 53b is a carrier signal LO RX, also variable signal oscillator 53c is Each of the carrier signals LO FB is generated. The sampling clocks SC 1 and SC 2 and the carrier signals LO TX1 , LO RX , and LO FB are generated in synchronization with the reference oscillation signal F ref from the reference oscillator 51.

アナログ回路ブロック２０のアナログ送信信号処理回路６０は、Ｄ／Ａ変換回路３と、アナログ直交変調器４と、電力増幅器５と、方向性結合器６を有する。Ｄ／Ａ変換回路３は、２つのＤ／Ａ変換器３ａ、３ｂを有し、これらのＤ／Ａ変換器３ａ、３ｂには、デジタル送信信号処理回路２から補正Ｉチャネルデジタルベースバンド送信信号Ｉ2と、補正Ｑチャネルデジタルベースバンド送信信号Ｑ2がそれぞれ供給され、またＤ／Ａ変換器３ａ、３ｂには、信号生成部１００からサンプリングクロックＳＣ1（周波数：ｆs1）が供給される。Ｄ／Ａ変換器３ａ、３ｂは、補正Ｉチャネルデジタルベースバンド送信信号Ｉ2と補正Ｑチャネルデジタルベースバンド送信信号Ｑ2を、サンプリングクロックＳＣ1によりアナログ信号に変換し、アナログ直交変調器４に供給する。 The analog transmission signal processing circuit 60 of the analog circuit block 20 includes a D / A conversion circuit 3, an analog quadrature modulator 4, a power amplifier 5, and a directional coupler 6. The D / A conversion circuit 3 includes two D / A converters 3a and 3b. The D / A converters 3a and 3b include a corrected I channel digital baseband transmission signal from the digital transmission signal processing circuit 2. I 2 and the corrected Q channel digital baseband transmission signal Q 2 are respectively supplied, and the D / A converters 3a and 3b are supplied with the sampling clock SC 1 (frequency: f s1 ) from the signal generation unit 100. . The D / A converters 3 a and 3 b convert the corrected I channel digital baseband transmission signal I 2 and the corrected Q channel digital baseband transmission signal Q 2 into analog signals by the sampling clock SC 1 , and send them to the analog quadrature modulator 4. Supply.

アナログ直交変調器４には、信号生成部１００から局部発振信号ＬＯTX1が供給される。アナログ直交変調器４は、Ｄ／Ａ変換器３ａ、３ｂからのアナログベースバンド送信信号を搬送波信号ＬＯTX1により変調して、アナログ送信信号ＴＳを出力する。電力増幅器５はこのアナログ送信信号ＴＳを増幅し、方向性結合器６を通じて送受共用回路１１０に供給する。方向性結合器６は、フィードバック信号ＦＳをアナログフィードバック回路７０へ供給する。 The analog quadrature modulator 4 is supplied with the local oscillation signal LO TX1 from the signal generation unit 100. The analog quadrature modulator 4 modulates the analog baseband transmission signal from the D / A converters 3a and 3b with the carrier signal LO TX1, and outputs an analog transmission signal TS. The power amplifier 5 amplifies the analog transmission signal TS and supplies it to the shared transmission / reception circuit 110 through the directional coupler 6. The directional coupler 6 supplies the feedback signal FS to the analog feedback circuit 70.

アナログフィードバック回路７０は、方向性結合器６に接続される。方向性結合器６は、アナログフィードバック回路７０にフィードバック信号ＦＳを供給する。このアナログフィードバック回路７０は、ミキサ１１と、帯域通過フィルタ１２を有する。ミキサ１１には、フィードバック信号ＦＳとともに、信号生成部１００の可変信号発振器５３ｃからの搬送波信号ＬＯFBが供給される。ミキサ１１は、フィードバック信号ＦＳに搬送波信号ＬＯFBを混合し、フィードバック中間周波数信号ＦＳIFを出力する。ミキサ１１は、フィードバック信号ＦＳをフィードバック中間周波数信号ＦＳIFに変換する変換回路を構成する。このフィードバック中間周波数信号ＦＳIFは、帯域通過フィルタ１２により不要な成分が除去され、共通処理回路９０に供給される。フィードバック中間周波数信号ＦＳIFの周波数をＩＦ１とする。 The analog feedback circuit 70 is connected to the directional coupler 6. The directional coupler 6 supplies a feedback signal FS to the analog feedback circuit 70. The analog feedback circuit 70 includes a mixer 11 and a band pass filter 12. The carrier wave signal LO FB from the variable signal oscillator 53c of the signal generator 100 is supplied to the mixer 11 together with the feedback signal FS. The mixer 11 mixes the carrier signal LO FB with the feedback signal FS, and outputs a feedback intermediate frequency signal FS IF . The mixer 11 constitutes a conversion circuit that converts the feedback signal FS into a feedback intermediate frequency signal FS IF . Unnecessary components are removed from the feedback intermediate frequency signal FS IF by the band pass filter 12 and supplied to the common processing circuit 90. The frequency of the feedback intermediate frequency signal FS IF is IF1.

アナログ受信信号処理回路８０は、送受共用回路１１０の分波器７に接続される。分波器７はアナログ受信信号処理回路８０にアナログ受信信号ＲＳを供給する。アナログ受信信号処理回路８０は、低雑音増幅器２１と、ミキサ２２と、帯域通過フィルタ２３を有する。低雑音増幅器２１は、アナログ受信信号ＲＳを受けて、それを増幅し、ミキサ２２に供給する。ミキサ２２には、信号生成部１００の可変信号発振器５３ｂから搬送波信号ＬＯRXが供給されており、ミキサ２２は増幅されたアナログ受信信号ＲＳに搬送波信号ＬＯRXを混合して、受信中間周波数信号ＲＳIFを出力する。ミキサ２２は、アナログ受信信号ＲＳを受信中間周波数信号ＲＳIFに変換する変換回路を構成する。この受信中間周波数信号ＲＳIFは、帯域通過フィルタ２３により不要な成分が除去され、共通処理回路９０に供給される。この受信中間周波数信号ＲＳIFの周波数をＩＦ２とする。 The analog received signal processing circuit 80 is connected to the duplexer 7 of the shared transmission / reception circuit 110. The duplexer 7 supplies the analog reception signal RS to the analog reception signal processing circuit 80. The analog received signal processing circuit 80 includes a low noise amplifier 21, a mixer 22, and a band pass filter 23. The low noise amplifier 21 receives the analog reception signal RS, amplifies it, and supplies it to the mixer 22. The mixer 22 is supplied with the carrier signal LO RX from the variable signal oscillator 53b of the signal generator 100, and the mixer 22 mixes the amplified analog reception signal RS with the carrier signal LO RX to obtain the reception intermediate frequency signal RS. Output IF . The mixer 22 constitutes a conversion circuit that converts the analog reception signal RS into a reception intermediate frequency signal RS IF . Unnecessary components are removed from the reception intermediate frequency signal RS IF by the band-pass filter 23 and supplied to the common processing circuit 90. The frequency of the reception intermediate frequency signal RS IF is IF2.

共通処理回路９０は、電力合成器２４と、Ａ／Ｄ変換器２５を有する。電力合成器２４には、帯域通過フィルタ１２からのフィードバック中間周波数信号ＦＳIFと、帯域通過フィルタ２３からの受信中間周波数信号ＲＳIFとが入力される。電力合成器２４は、これらの中間周波数信号ＲＳIF、ＦＳIFを合成した合成出力をＡ／Ｄ変換器２５に供給する。Ａ／Ｄ変換器２５には、電力合成器２４からの合成出力とともに、信号生成部１００の可変信号発振器５２ｂからのサンプリングクロックＳＣ2（周波数：ｆs2）が供給される。Ａ／Ｄ変換器２５は、サンプリングクロックＳＣ2により、電力合成器２４からの合成出力をデジタルに変換し、デジタル合成信号を出力する。 The common processing circuit 90 includes a power combiner 24 and an A / D converter 25. The power combiner 24 receives the feedback intermediate frequency signal FS IF from the band pass filter 12 and the received intermediate frequency signal RS IF from the band pass filter 23. The power combiner 24 supplies a combined output obtained by combining the intermediate frequency signals RS IF and FS IF to the A / D converter 25. A sampling clock SC 2 (frequency: f s2 ) from the variable signal oscillator 52 b of the signal generator 100 is supplied to the A / D converter 25 together with the combined output from the power combiner 24. The A / D converter 25 converts the combined output from the power combiner 24 into digital in response to the sampling clock SC 2 and outputs a digital combined signal.

このＡ／Ｄ変換器２５から出力されるデジタル合成信号は、デジタルフィードバック信号ＦＳDと、デジタル受信信号ＲＳDを含む。デジタルフィードバック信号ＦＳDは、フィードバック中間周波数信号ＦＳIFをデジタル信号に変換した信号であり、その周波数をＦＢ−ＩＦとする。デジタル受信信号ＲＳDは、受信中間周波数信号ＲＳIFをデジタル信号に変換した信号であり、その周波数をＲＸ−ＩＦとする。 The digital composite signal output from the A / D converter 25 includes a digital feedback signal FS D and a digital reception signal RS D. The digital feedback signal FS D is a signal obtained by converting the feedback intermediate frequency signal FS IF into a digital signal, and its frequency is FB-IF. The digital reception signal RS D is a signal obtained by converting the reception intermediate frequency signal RS IF into a digital signal, and its frequency is RX-IF.

デジタル回路ブロック１０に含まれるデジタルフィードバック回路５０は、デジタル直交復調器３１と、低域通過フィルタ３２ａ、３２ｂを有する。デジタル直交復調器３１は、Ａ／Ｄ変換器２５から出力されたデジタル合成信号に含まれるデジタルフィードバック信号ＦＳDを、その周波数ＦＢ−ＩＦの４倍の周波数となるクロック信号でデジタル直交復調し、Ｉチャンネルデジタルフィードバックベースバンド信号Ｉ3FBと、Ｑチャネルデジタルフィードバックベースバンド信号Ｑ3FBとを出力する。 The digital feedback circuit 50 included in the digital circuit block 10 includes a digital quadrature demodulator 31 and low-pass filters 32a and 32b. The digital quadrature demodulator 31 digitally demodulates the digital feedback signal FS D included in the digital composite signal output from the A / D converter 25 with a clock signal having a frequency four times the frequency FB-IF, An I channel digital feedback baseband signal I 3FB and a Q channel digital feedback baseband signal Q 3FB are output.

これらのデジタルフィードバックベースバンド信号Ｉ3FB、Ｑ3FBは、それぞれ低域通過フィルタ３２ａ、３２ｂに入力される。デジタルフィードバックベースバンド信号Ｉ3FB、Ｑ3FBには、デジタル受信信号ＲＳDが含まれるが、低域通過フィルタ３２ａ、３２ｂは、このデジタル受信信号ＲＳDをＩ、Ｑチャネル毎に除去したデジタルフィードバックベースバンド信号Ｓ4を発生する。このデジタルフィードバックベースバンド信号Ｓ4は、Ｉチャネルデジタルフィードバック信号Ｉ4と、Ｑチャネルデジタルフィードバック信号Ｑ4を含み、これらがデジタル送信信号処理回路３０の歪補正係数算出回路３３に供給される。 These digital feedback baseband signals I 3FB and Q 3FB are input to the low-pass filters 32a and 32b, respectively. The digital feedback baseband signals I 3FB and Q 3FB include a digital reception signal RS D. The low-pass filters 32a and 32b are digital feedback bases obtained by removing the digital reception signal RS D for each of the I and Q channels. generating a band signal S 4. The digital feedback baseband signal S 4 includes an I-channel digital feedback signal I 4 and a Q-channel digital feedback signal Q 4 , and these are supplied to the distortion correction coefficient calculation circuit 33 of the digital transmission signal processing circuit 30.

デジタル回路ブロック１０に含まれるデジタル受信信号処理回路４０は、デジタル直交復調器４１と、チャネル選択フィルタ４と、デジタルＡＧＣ回路４３と、ベースバンド復調回路４４を有する。デジタル直交復調器４１は、Ａ／Ｄ変換器２５から出力されたデジタル合成信号に含まれるデジタル受信信号ＲＳDを、その周波数ＲＸ−ＩＦの４倍の周波数となるクロック信号でデジタル直交復調し、Ｉチャンネルデジタルベースバンド受信信号Ｉ3RXと、Ｑチャネルデジタルベースバンド受信信号Ｑ3RXとを出力する。 The digital reception signal processing circuit 40 included in the digital circuit block 10 includes a digital quadrature demodulator 41, a channel selection filter 4, a digital AGC circuit 43, and a baseband demodulation circuit 44. The digital quadrature demodulator 41 performs digital quadrature demodulation on the digital reception signal RS D included in the digital composite signal output from the A / D converter 25 with a clock signal having a frequency four times the frequency RX-IF, An I channel digital baseband reception signal I 3RX and a Q channel digital baseband reception signal Q 3RX are output.

これらのデジタルベースバンド受信信号Ｉ3RX、Ｑ3RXは、それぞれチャネル選択フィルタ４２に入力される。デジタルベースバンド受信信号Ｉ3RX、Ｑ3RXには、送信信号成分が含まれるが、チャネル選択フィルタ４２は、この送信信号成分を除去したデジタルベースバンド受信信号Ｓ5を発生する。このデジタルベースバンド受信信号Ｓ5は、Ｉチャネルデジタルベースバンド受信信号Ｉ5と、Ｑチャネルデジタルベースバンド受信信号Ｑ5を含み、これらがデジタルＡＧＣ回路３２に供給される。デジタルＡＧＣ回路４３は、デジタルベースバンド受信信号Ｓ5に対して、ベースバンド復調回路４４における復調に適した信号レベルになるように電力制御を行なう。ベースバンド復調回路４４は、デジタルＡＧＣ回路４３の出力を受けて、受信データＲＤを出力する。 These digital baseband received signals I 3RX and Q 3RX are input to the channel selection filter 42, respectively. The digital baseband reception signals I 3RX and Q 3RX include a transmission signal component. The channel selection filter 42 generates a digital baseband reception signal S 5 from which the transmission signal component is removed. The digital baseband reception signal S 5 includes an I-channel digital baseband reception signal I 5 and a Q-channel digital baseband reception signal Q 5 , and these are supplied to the digital AGC circuit 32. The digital AGC circuit 43 performs power control on the digital baseband reception signal S 5 so that the signal level is suitable for demodulation in the baseband demodulation circuit 44. The baseband demodulation circuit 44 receives the output of the digital AGC circuit 43 and outputs reception data RD.

さて、電力増幅器５の温度特性を含む経年変化により発生する隣接チャネル漏洩電力を抑圧するためには、歪補正処理回路２で行う補正処理を常に最適に行う必要がある。このため、電力増幅器５で電力増幅されたアナログ送信信号ＴＳの一部を歪補正係数算出のためのフィードバック信号ＦＳとして用いる。このフィードバック信号ＦＳは、ミキサ１１でフィードバック中間周波数信号ＦＳIF（周波数：ＩＦ１）に変換される。ここで、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１は、Ａ／Ｄ変換器２５に入力されるサンプリングクロックＳＣ2(周波数：ｆs2)に対して、次の（式１）の関係を持つ。（式１)で定義される周波数帯域は、ナイキストゾーンと呼ばれる。
（Ｎ−１）・ｆs2／２＜ＩＦ１＜Ｎ・ｆs2／２ （Ｎ：整数） （式１）
このフィードバック中間周波数信号ＦＳIFは、帯域通過フィルタ１２を通り、電力合成器２４へ入力される。 Now, in order to suppress the adjacent channel leakage power generated due to aging including the temperature characteristics of the power amplifier 5, it is necessary to always optimally perform the correction processing performed by the distortion correction processing circuit 2. For this reason, a part of the analog transmission signal TS that is power amplified by the power amplifier 5 is used as a feedback signal FS for calculating a distortion correction coefficient. The feedback signal FS is converted by the mixer 11 into a feedback intermediate frequency signal FS IF (frequency: IF1). Here, the frequency IF1 of the feedback intermediate frequency signal FS IF has the following relationship with respect to the sampling clock SC 2 (frequency: f s2 ) input to the A / D converter 25. The frequency band defined by (Equation 1) is called a Nyquist zone.
(N-1) · f s2 / 2 <IF1 <N · f s2 / 2 (N: integer) (Formula 1)
The feedback intermediate frequency signal FS IF is input to the power combiner 24 through the band pass filter 12.

一方、アナログ受信信号ＲＳは、ミキサ２２で受信中間周波数信号ＲＳIF（周波数：ＩＦ２）に変換される。この受信中間周波数信号ＲＳIFの周波数ＩＦ２は、フィードバック中間周波数信号ＩＦ１とは異なり、かつアナログ送信信号ＴＳに干渉を与えない隣接の周波数で、(式１)の周波数ＩＦ１と同様の条件(周波数ＩＦ１と同一のナイキストゾーンに存在する信号)を満たす周波数とされる。この受信中間周波数信号ＲＳIFは、帯域通過フィルタ２３を通り、電力合成器２４へ入力される。 On the other hand, the analog reception signal RS is converted into a reception intermediate frequency signal RS IF (frequency: IF2) by the mixer 22. The frequency IF2 of the reception intermediate frequency signal RS IF is different from the feedback intermediate frequency signal IF1 and is an adjacent frequency that does not interfere with the analog transmission signal TS, and the same condition as the frequency IF1 of (Equation 1) (frequency IF1 And a signal satisfying the same Nyquist zone). The reception intermediate frequency signal RS IF is input to the power combiner 24 through the band pass filter 23.

電力合成器２４では、フィードバック中間周波数信号ＦＳIFと、受信中間周波数信号ＲＳIFを電力合成する。Ａ／Ｄ変換器２５に入力されたフィードバック中間周波数信号ＦＳIF（周波数：ＩＦ１）と受信中間周波数信号ＲＳIF(周波数：ＩＦ２)は、Ａ／Ｄ変換器２５でアンダーサンプリング処理を行なうことにより、ｆs2／２以下の周波数成分のデジタル合成信号に変換され、デジタルフィードバック信号ＦＳD(周波数：ＦＢ−ＩＦ)と、デジタル受信信号ＲＳD(周波数：ＲＸ−ＩＦ)が混在した状態で出力される。Ａ／Ｄ変換器２５から出力されたデジタル合成信号は、デジタルフィードバック回路５０と、デジタル受信信号処理回路４０に入力される。 The power combiner 24 combines the power of the feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF . The feedback intermediate frequency signal FS IF (frequency: IF1) and the reception intermediate frequency signal RS IF (frequency: IF2) input to the A / D converter 25 are undersampled by the A / D converter 25. It is converted into a digital composite signal having a frequency component of f s2 / 2 or less, and is output in a state where the digital feedback signal FS D (frequency: FB-IF) and the digital reception signal RS D (frequency: RX-IF) are mixed. . The digital composite signal output from the A / D converter 25 is input to the digital feedback circuit 50 and the digital received signal processing circuit 40.

図２は、フィードバック中間周波数信号ＦＳIFと受信中間周波数信号ＲＳIFの具体的な周波数関係を示す。ここでは、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１をＩＦ１＝１５３．６（ＭＨｚ）、受信中間周波数信号ＲＳIFの周波数ＩＦ２をＩＦ２＝１３８．２４（ＭＨｚ）とした場合について説明する。フィードバック中間周波数信号ＦＳIFと受信中間周波数信号ＲＳIFは、それぞれ帯域通過フィルタ１２、２３を通過し、電力合成器２４で信号合成されたあと、Ａ／Ｄ変換器２５でサンプリングクロックｆs2＝１２２．８８（ＭＨｚ）によってアンダーサンプリング処理される。この場合、ナイキストゾーンＺの帯域幅は、ｆs2／２＝１２２．８８（ＭＨｚ）／２＝６１．４４（ＭＨｚ）である。このナイキストゾーンＺは、ｆs2／２毎に複数存在する。 FIG. 2 shows a specific frequency relationship between the feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF . Here, a case where the frequency IF1 of the feedback intermediate frequency signal FS IF is IF1 = 153.6 (MHz) and the frequency IF2 of the reception intermediate frequency signal RS IF is IF2 = 138.24 (MHz) will be described. The feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF pass through the band-pass filters 12 and 23, respectively, and are combined by the power combiner 24, and then the sampling clock f s2 = 122 by the A / D converter 25. Undersampling is performed by .88 (MHz). In this case, the bandwidth of the Nyquist zone Z is f s2 /2=122.88 (MHz) /2=61.44 (MHz). There are a plurality of Nyquist zones Z for every f s2 / 2.

（式1）において、Ｎ＝３とすると、１２２．８８（ＭＨｚ）＜ＩＦ１（ＩＦ２）＜１８４．３２（ＭＨｚ）であることから、周波数ＩＦ１、ＩＦ２は、同一のナイキストゾーンＺでアンダーサンプリングされる。図２では、左から３番目のナイキストゾーンＺに周波数ＩＦ１、ＩＦ２が示される。 In (Equation 1), if N = 3, 122.88 (MHz) <IF1 (IF2) <184.32 (MHz), so the frequencies IF1 and IF2 are undersampled in the same Nyquist zone Z. The In FIG. 2, the frequencies IF1 and IF2 are shown in the third Nyquist zone Z from the left.

この場合、Ａ／Ｄ変換器２５の出力では、周波数ＩＦ１、ＩＦ２とサンプリングクロックＳＣ２の周波数ｆs2との差分の周波数に、デジタルフィードバック信号ＦＳDとデジタル受信信号ＲＳDが変換される。この場合、デジタルフィードバック信号ＦＳDのベースバンド周波数ＦＢ−ＩＦと、デジタル受信信号ＲＳDのベースバンド周波数ＲＸ−ＩＦは、次のようになる。
ＦＢ−ＩＦ＝１５３．６（ＭＨｚ）−１２２．８８（ＭＨｚ）＝３０．７２（ＭＨｚ）
ＲＸ−ＩＦ＝１３８．２４（ＭＨｚ）−１２２．８８（ＭＨｚ）＝１５．３６（ＭＨｚ）
このデジタルフィードバック信号ＦＳDとデジタル受信信号ＲＳDを、デジタルフィードバック回路５０とデジタル受信信号処理回路４０のデジタル直交復調器３１、４１で処理することにより、電力増幅器５の歪補正係数の算出、及び受信データの復元を実現する。 In this case, at the output of the A / D converter 25, the digital feedback signal FS D and the digital reception signal RS D are converted to the difference frequency between the frequencies IF1 and IF2 and the frequency f s2 of the sampling clock SC2. In this case, the baseband frequency FB-IF of the digital feedback signal FS D and the baseband frequency RX-IF of the digital reception signal RS D are as follows.
FB-IF = 153.6 (MHz) -122.88 (MHz) = 30.72 (MHz)
RX-IF = 138.24 (MHz) -122.88 (MHz) = 15.36 (MHz)
The digital feedback signal FS D and the digital reception signal RS D are processed by the digital orthogonal demodulator 31 and 41 of the digital feedback circuit 50 and the digital reception signal processing circuit 40, thereby calculating the distortion correction coefficient of the power amplifier 5, and Realize the restoration of received data.

この実施の形態１の送受信装置では、フィードバック回路３００とアナログ受信信号処理回路８０に共通接続された共通処理回路９０が、フィードバック中間周波数信号ＦＳIFと、受信中間周波数信号ＲＳIFを、同一のＡ／Ｄ変換器２５によりデジタル信号に変換してデジタル合成信号を発生するようにしたので、フィードバック中間周波数信号ＦＳIFと受信中間周波数信号ＲＳIFを、Ａ／Ｄ変換器２５で一括処理することができ、デジタル信号処理による安定した無線性能の確保を実現し、さらにＡ／Ｄ変換器２５の使用数の削減により送受信装置の小型化、低価格化を実現することができる。 In the transmission / reception apparatus according to the first embodiment, the common processing circuit 90 commonly connected to the feedback circuit 300 and the analog reception signal processing circuit 80 converts the feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF to the same A Since the A / D converter 25 converts the digital signal into a digital signal and generates a digital composite signal, the A / D converter 25 can collectively process the feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF. In addition, it is possible to secure stable wireless performance by digital signal processing, and to reduce the number of A / D converters 25 used, thereby reducing the size and price of the transmission / reception device.

また、実施の形態1では、フィードバック回路３００とアナログ受信信号処理回路８０にそれぞれミキサ１１、２２から構成される変換回路を用いることにより、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１と、受信中間周波数信号ＲＳIFの周波数ＩＦ２が、同一のナイキストゾーンＺ(帯域幅ｆs2／２)内に存在するように、中間信号周波数信号ＦＳIF、ＲＳIFに変換するので、１つのＡ／Ｄ変換器２５で，２つの中間周波数信号ＦＳIF、ＲＳIFをアンダーサンプリング処理することができ、これにより、従来と同等の性能を確保しながら、共通処理回路９０の回路規模を削減することが可能となる。 In the first embodiment, the feedback circuit 300 and the analog reception signal processing circuit 80 are each configured by using a conversion circuit including the mixers 11 and 22, so that the frequency IF1 of the feedback intermediate frequency signal FS IF and the reception intermediate frequency signal Since the IF IF frequency IF2 is converted into the intermediate signal frequency signal FS IF and RS IF so that they exist in the same Nyquist zone Z (bandwidth f s2 / 2), one A / D converter 25 , The two intermediate frequency signals FS IF and RS IF can be subjected to undersampling processing, which makes it possible to reduce the circuit scale of the common processing circuit 90 while ensuring the same performance as the conventional one.

実施の形態２．
図３は、この発明による送受信装置の実施の形態２を示すブロック回路である。この実施の形態２は、アナログ回路ブロック２０に配置される信号生成部１００の可変信号発振器５３ｂから、同じ搬送波信号ＬＯRXを、アナログフィードバック回路７０のミキサ１１と、アナログ受信信号処理回路８０のミキサ２２に供給する。この実施の形態２では、信号生成部１００の可変信号発振器５３ｃは削除される。その他は実施の形態１と同じに構成される。この実施の形態２の送受信装置も、アナログ送信信号ＴＳの周波数と、アナログ受信信号ＲＳの周波数が異なるＦＤＤシステムに主に使用される。 Embodiment 2. FIG.
FIG. 3 is a block circuit showing a second embodiment of the transmission / reception apparatus according to the present invention. In the second embodiment, the same carrier signal LO RX is sent from the variable signal oscillator 53b of the signal generation unit 100 arranged in the analog circuit block 20 to the mixer 11 of the analog feedback circuit 70 and the mixer of the analog reception signal processing circuit 80. 22 is supplied. In the second embodiment, the variable signal oscillator 53c of the signal generation unit 100 is deleted. The other configuration is the same as that of the first embodiment. The transmission / reception apparatus according to the second embodiment is also mainly used for an FDD system in which the frequency of the analog transmission signal TS and the frequency of the analog reception signal RS are different.

この実施の形態２でも、フィードバック信号ＦＳは、アナログフィードバック回路７０のミキサ１１に入力される。また、アナログ受信信号ＲＳも、アナログ受信信号処理回路８０の低雑音増幅器２１で低雑音増幅され、ミキサ２２に入力される。これらのミキサ１１、ミキサ２２では、可変信号発振器５３ｂから出力された搬送波信号ＬＯRXにより、フィードバック中間周波数信号ＦＳIF(周波数：ＩＦ１)と、受信中間周波数信号ＲＳIF（周波数：ＩＦ２）がそれぞれ出力される。これらのフィードバック中間周波数信号ＦＳIFおよび受信中間周波数信号ＲＳIFは、それぞれ帯域通過フィルタ１２、２３を通過することにより、所望の信号以外の不要波成分が除去され、電力合成器２４で信号合成され、Ａ／Ｄ変換器２５に入力される。 Also in the second embodiment, the feedback signal FS is input to the mixer 11 of the analog feedback circuit 70. The analog reception signal RS is also amplified with low noise by the low noise amplifier 21 of the analog reception signal processing circuit 80 and input to the mixer 22. In these mixers 11 and 22, the feedback intermediate frequency signal FS IF (frequency: IF1) and the reception intermediate frequency signal RS IF (frequency: IF2) are output by the carrier signal LO RX output from the variable signal oscillator 53b. Is done. The feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF are respectively passed through the band pass filters 12 and 23 to remove unnecessary wave components other than the desired signal, and are synthesized by the power combiner 24. , Input to the A / D converter 25.

この実施の形態２において、アナログ送信信号ＴＳの周波数と、アナログ受信信号ＲＳの周波数が異なる場合、これらのアナログ送信信号ＴＳとアナログ受信信号ＲＳの周波数関係は、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１と、受信中間周波数信号ＲＳIFの周波数ＩＦ２との間にも保たれる。したがって、これらのフィードバック中間周波数信号ＦＳIFの周波数ＩＦ１と、受信中間周波数信号ＲＳIFの周波数ＩＦ２とを同一のナイキストゾーンＺで処理する場合、Ａ／Ｄ変換器２５に入力されるサンプリングクロックＳＣ2の周波数ｆs2は，次の（式２）の条件を満たさなければならない。
（送信信号ＴＳの帯域幅）＋（受信信号ＲＳの帯域幅）＋（送信信号ＴＳと受信信号ＲＳの周波数間隔）＜ｆs2／２・・・（式２）
この（式２）に示す関係から、送信信号ＴＳと受信信号ＲＳの帯域幅、および送信信号ＴＳと受信信号ＲＳの周波数間隔が狭ければ、比較的低い周波数ｆs2のサンプリングクロックＳＣ2で処理することが可能と考えられるが、送信信号ＴＳと受信信号ＲＳの周波数間隔が広い場合、サンプリングクロックＳＣ2の周波数ｆs2を高くする必要があり、加えてこの高い周波数ｆs2のサンプリングクロックＳＣ2で動作するＡ／Ｄ変換器２５は高価であることから現実的な構成ではない。 In the second embodiment, when the frequency of the analog transmission signal TS and the frequency of the analog reception signal RS are different, the frequency relationship between the analog transmission signal TS and the analog reception signal RS is the frequency IF1 of the feedback intermediate frequency signal FS IF . And the frequency IF2 of the reception intermediate frequency signal RS IF . Therefore, when the frequency IF1 of the feedback intermediate frequency signal FS IF and the frequency IF2 of the reception intermediate frequency signal RS IF are processed in the same Nyquist zone Z, the sampling clock SC 2 input to the A / D converter 25 is processed. The frequency f s2 must satisfy the following condition (Equation 2).
(Bandwidth of transmission signal TS) + (bandwidth of reception signal RS) + (frequency interval between transmission signal TS and reception signal RS) <f s2 / 2 (Expression 2)
From the relationship shown in (Expression 2), if the bandwidth between the transmission signal TS and the reception signal RS and the frequency interval between the transmission signal TS and the reception signal RS are narrow, processing is performed with the sampling clock SC 2 having a relatively low frequency f s2. Although it is considered possible to, when the frequency interval of the received signal RS and the transmission signal TS is wide, it is necessary to increase the frequency f s2 of the sampling clock SC 2, in addition the sampling clock SC 2 of the high frequency f s2 Since the A / D converter 25 operating in is expensive, it is not a realistic configuration.

ここで、Ａ／Ｄ変換器２５に入力されるフィードバック中間周波数信号ＦＳIFの周波数ＩＦ１と、受信中間周波数信号ＲＳIFの周波数ＩＦ２が、次の（式３）（式４）（式５）の周波数関係を持つように、可変信号発振器５３ｂから出力される搬送波信号ＬＯRXの周波数を設定すると、比較的低い周波数ｆs2のサンプリングクロックＳＣ2で処理することが可能になる。
|ＩＦ１−ｎ・ｆs2|＜ｆs2／２・・・(式３)
|ＩＦ２−ｍ・ｆs2|＜ｆs2／２・・・(式４)
|ＩＦ１−ｎ・ｆs2|≠|ＩＦ２−ｍ・ｆs2|・・・(式５) (ｎ≠ｍ：整数) Here, the frequency IF1 of the feedback intermediate frequency signal FS IF input to the A / D converter 25 and the frequency IF2 of the reception intermediate frequency signal RS IF are expressed by the following (Expression 3), (Expression 4), and (Expression 5). If the frequency of the carrier wave signal LO RX output from the variable signal oscillator 53b is set so as to have a frequency relationship, it is possible to process with the sampling clock SC 2 having a relatively low frequency f s2 .
| IF1-n · f s2 | <f s2 / 2 (Formula 3)
| IF2-m · f s2 | <f s2 / 2 (Formula 4)
| IF1-n · f s2 | ≠ | IF2-m · f s2 | (Formula 5) (n ≠ m: integer)

このような関係から、例えば受信中間周波数信号ＲＳIFを周波数ｆs2でアンダーサンプリングし、またフィードバック中間周波数信号ＦＳIFをその３倍の高調波成分である周波数３ｆs2でアンダーサンプリングしたとすれば、（式３）、(式４)、(式５)は、それぞれ次の（式６）（式７）（式８）ように表わされる。
|ＩＦ１−ｆs2｜＜ｆs2／２・・・（式６）
|ＩＦ２−３ｆs2|＜ｆs2／２・・・（式７）
|ＩＦ１−ｆs2|≠|ＩＦ２−３ｆs2|・・・（式８） From this relationship, for example, if the received intermediate frequency signal RS IF is undersampled at the frequency f s2 , and the feedback intermediate frequency signal FS IF is undersampled at the frequency 3f s2 that is a triple harmonic component thereof, (Expression 3), (Expression 4), and (Expression 5) are respectively expressed as (Expression 6), (Expression 7), and (Expression 8) below.
| IF1-f s2 | <f s2 / 2 (Formula 6)
| IF2-3f s2 | <f s2 / 2 (Expression 7)
| IF1-f s2 | ≠ | IF2-3f s2 | (Expression 8)

これは、異なるナイキストゾーンＺを用いてアンダーサンプリング処理をしていることを意味しており、Ａ／Ｄ変換器２５からは、ｆs2／２以下の周波数に変換されたデジタルフィードバック信号ＦＳDとデジタル受信信号ＲＳDが出力され、デジタル直交復調器３１、４１に入力される。この構成によれば、Ａ／Ｄ変換器２５の異なるナイキストゾーンＺで２つの中間中間周波数信号ＦＳIF、ＲＳIFをそれぞれ処理することができるので、中間周波数に変換するための可変信号発振器の共通化を図りながら、従来と同等の性能を確保することができる。 This means that undersampling processing is performed using different Nyquist zones Z, and the A / D converter 25 outputs a digital feedback signal FS D converted to a frequency of f s2 / 2 or less. A digital received signal RS D is output and input to the digital quadrature demodulator 31 and 41. According to this configuration, since the two intermediate intermediate frequency signals FS IF and RS IF can be processed in different Nyquist zones Z of the A / D converter 25, the common variable signal oscillator for converting to the intermediate frequency is common. The performance equivalent to that of the prior art can be ensured while achieving the above.

この実施の形態２の具体例を以下に示す。アナログ送信信号ＴＳの周波数を２１４０（ＭＨｚ）、アナログ受信信号ＲＳの周波数を１９５０（ＭＨｚ）、可変信号発振器５３ｂの搬送波信号ＬＯRXの周波数を１８１５（ＭＨｚ）、サンプリングクロックＳＣ2の周波数ｆs2を１２２．８８（ＭＨｚ）とする。 A specific example of the second embodiment is shown below. The frequency of the analog transmission signal TS is 2140 (MHz), the frequency of the analog reception signal RS is 1950 (MHz), the frequency of the carrier signal LO RX of the variable signal oscillator 53b is 1815 (MHz), and the frequency f s2 of the sampling clock SC 2 is 122.88 (MHz).

ミキサ１１は、アナログ送信信号ＴＳの周波数と搬送波信号ＬＯRXの周波数との差の周波数ＩＦ１のフィードバック中間周波数信号ＦＳIFを出力し、ミキサ１２は、受信信号ＲＳの周波数と搬送波信号ＬＯRXの周波数との差の周波数ＩＦ２の受信中間周波数信号ＲＳIFを出力する。この場合、周波数ＩＦ１、ＩＦ２は、次の通りとなる。
ＩＦ１＝２１４０（ＭＨｚ）−１８１５（ＭＨｚ）＝３２５（ＭＨｚ）
ＩＦ２＝１９５０（ＭＨｚ）−１８１５（ＭＨｚ）＝１３５（ＭＨｚ）
これらの中間周波数信号ＦＳIF、ＲＳIFとサンプリングクロックＳＣ2、およびＡ／Ｄ変換器２５の出力におけるベースバンド信号の周波数関係を図4に示す。 The mixer 11 outputs a feedback intermediate frequency signal FS IF having a frequency IF1 that is a difference between the frequency of the analog transmission signal TS and the frequency of the carrier signal LO RX , and the mixer 12 has a frequency of the reception signal RS and the frequency of the carrier signal LO RX . The reception intermediate frequency signal RS IF of the difference frequency IF2 is output. In this case, the frequencies IF1 and IF2 are as follows.
IF1 = 2140 (MHz) -1815 (MHz) = 325 (MHz)
IF2 = 1950 (MHz) -1815 (MHz) = 135 (MHz)
FIG. 4 shows the frequency relationship between the intermediate frequency signals FS IF and RS IF and the sampling clock SC 2 and the baseband signal at the output of the A / D converter 25.

図４に示した通り、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１は、左から７番目のナイキストゾーンＺに、また受信中間周波数信号ＲＳIFの周波数ＩＦ２は、左から３番目のナイキストゾーンＺにそれぞれ存在しており、これらは互いに異なるナイキストゾーンＺに存在する。この具体例では、(式1)式において、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１はＮ＝６、受信中間周波数信号ＲＳIFの周波数ＩＦ２は、Ｎ＝３の条件にあてはまる。すなわち、
３０７．２（ＭＨｚ）＜ＩＦ１（３２５ＭＨｚ）＜３６８．６８（ＭＨｚ）（Ｎ＝６）
１２２．８８（ＭＨｚ）＜ＩＦ２（１３５ＭＨｚ）＜１８４．３２（ＭＨｚ）（Ｎ＝３） As shown in FIG. 4, the frequency IF1 of the feedback intermediate frequency signal FS IF is in the seventh Nyquist zone Z from the left, and the frequency IF2 of the reception intermediate frequency signal RS IF is in the third Nyquist zone Z from the left. Exist in different Nyquist zones Z. In this specific example, in the equation (1), the frequency IF1 of the feedback intermediate frequency signal FS IF is N = 6, and the frequency IF2 of the reception intermediate frequency signal RS IF is N = 3. That is,
307.2 (MHz) <IF1 (325 MHz) <368.68 (MHz) (N = 6)
122.88 (MHz) <IF2 (135 MHz) <184.32 (MHz) (N = 3)

Ａ／Ｄ変換器２５において、フィードバック中間周波数信号ＦＳIFの周波数ＩＦ１を、サンプリングクロックＳＣ2の周波数ｆs2の３倍の周波数となる高調波(３ｆs2)とし、また受信中間周波数信号ＲＳIFの周波数ＩＦ２をサンプリングクロックＳＣ2の周波数ｆs2としてアンダーサンプリング処理すると、この具体例において、デジタルフィードバック信号ＦＳDおよびデジタル受信信号ＲＳDのベースバンド信号周波数ＦＢ−ＩＦ、ＲＸ−ＩＦは、(式３)、(式４)から、次の通りになる。
ＦＢ−ＩＦ＝|３２５（ＭＨｚ）−３６８．６８（ＭＨｚ）|
＝４３．６８（ＭＨｚ）＜６１．４４（ＭＨｚ）（ｆs2／２）
ＲＸ−ＩＦ＝|１３５（ＭＨｚ）−１２２．８８（ＭＨｚ）|
＝１２．１２（ＭＨｚ）＜６１．４４（ＭＨｚ）（ｆs2／２） In the A / D converter 25, the frequency IF1 of the feedback intermediate frequency signal FS IF is set to a harmonic (3f s2 ) that is three times the frequency f s2 of the sampling clock SC 2 , and the received intermediate frequency signal RS IF If under-sampling processing for the frequency IF2 as the frequency f s2 of the sampling clock SC 2, in this embodiment, the baseband signal frequency FB-IF digital feedback signal FS D and the digital received signal RS D, RX-IF is (equation 3 ) And (Equation 4) are as follows.
FB-IF = | 325 (MHz) −368.68 (MHz) |
= 43.68 (MHz) <61.44 (MHz) (f s2 / 2)
RX-IF = | 135 (MHz) −122.88 (MHz) |
= 12.12 (MHz) <61.44 (MHz) (f s2 / 2)

これは、(式５)の条件についても満足している。したがってこの具体例においても、1つのＡ／Ｄ変換器２５を用いて、フィードバック中間周波数信号ＦＳIFと受信中間周波数信号ＲＳIFの信号処理が可能となり、デジタルフィードバック回路５０およびデジタル受信信号回路４０におけるデータの復元が可能となる。 This also satisfies the condition of (Formula 5). Therefore, also in this specific example, it is possible to perform signal processing of the feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF using one A / D converter 25, and the digital feedback circuit 50 and the digital reception signal circuit 40 Data can be restored.

実施の形態３．
図５は、この発明による送受信装置の実施の形態３を示すブロック回路図である。この実施の形態３では、変形された共通処理回路９０Ａが使用される。この実施の形態３の共通処理回路９０Ａは、サーキュレータ１３と、ミキサ２６と、帯域通過フィルタ２７と、Ａ／Ｄ変換器２５と、デジタル直交復調器２８を有する。この共通処理回路９０Ａを実施の形態１、２の共通処理回路９０と比較すると、共通処理回路９０Ａでは、共通処理回路９０における電力合成器２４が削除され、新たにサーキュレータ１３と、ミキサ２６と、帯域通過フィルタ２７と、デジタル直交復調器２８が追加されている。ミキサ２６には、信号生成部１００の可変信号発振器５３ｂから搬送波信号ＬＯRXが供給される。デジタル直交復調器２８は、デジタル回路ブロック１０内に配置され、デジタルシグナルプロセッサＤＳＰで構成される。 Embodiment 3 FIG.
FIG. 5 is a block circuit diagram showing a third embodiment of the transmission / reception apparatus according to the present invention. In the third embodiment, a modified common processing circuit 90A is used. The common processing circuit 90A according to the third embodiment includes a circulator 13, a mixer 26, a band pass filter 27, an A / D converter 25, and a digital quadrature demodulator 28. When this common processing circuit 90A is compared with the common processing circuit 90 of the first and second embodiments, in the common processing circuit 90A, the power combiner 24 in the common processing circuit 90 is deleted, and the circulator 13, the mixer 26, A band pass filter 27 and a digital quadrature demodulator 28 are added. The mixer 26 is supplied with the carrier wave signal LO RX from the variable signal oscillator 53 b of the signal generator 100. The digital quadrature demodulator 28 is disposed in the digital circuit block 10 and includes a digital signal processor DSP.

共通処理回路９０Ａに使用に伴ない、実施の形態３では、変形されたアナログフィードバック回路７０Ａ、アナログ受信信号処理回路８０Ａ、デジタルフィードバック回路５０Ａ、およびデジタル受信信号処理回路４０Ａが使用される。実施の形態３で使用されるアナログフィードバック回路７０Ａは、方向性結合器６からサーキュレータ１３への接続線６ａのみで構成され、実施の形態２のアナログフィードバック回路７０におけるミキサ１１、帯域通過フィルタ１２は削除される。実施の形態３のアナログ受信信号処理回路８０Ａは、低雑音増幅器２１のみを有し、実施の形態２のアナログ受信信号処理回路８０におけるミキサ２２、帯域通過フィルタ２３は削除されている。   In the third embodiment, the modified analog feedback circuit 70A, analog reception signal processing circuit 80A, digital feedback circuit 50A, and digital reception signal processing circuit 40A are used in the third embodiment as the common processing circuit 90A is used. The analog feedback circuit 70A used in the third embodiment is configured only by the connection line 6a from the directional coupler 6 to the circulator 13, and the mixer 11 and the band pass filter 12 in the analog feedback circuit 70 of the second embodiment are Deleted. The analog reception signal processing circuit 80A of the third embodiment has only the low noise amplifier 21, and the mixer 22 and the band pass filter 23 in the analog reception signal processing circuit 80 of the second embodiment are omitted.

加えて、実施の形態３で使用されるデジタルフィードバック回路５０Ａは、低域通過フィルタ３２ａ、３２ｂのみを有し、実施の形態２のデジタルフィードバック回路５０のデジタル直交復調器３１は削除される。実施の形態３で使用されるデジタル受信信号処理回路４０Ａは、チャネル選択フィルタ４２と、デジタルＡＧＣ回路４３と、ベースバンド復調回路４４を有し、実施の形態２のデジタル受信信号処理回路４０のデジタル直交復調器４１は削除される。加えて、実施の形態３では、送受信タイミング信号ＳＴが、歪補正係数算出回路３３とベースバンド復調回路４４に供給される。その他は実施の形態２と同じに構成される。   In addition, the digital feedback circuit 50A used in the third embodiment has only the low-pass filters 32a and 32b, and the digital quadrature demodulator 31 of the digital feedback circuit 50 in the second embodiment is deleted. The digital received signal processing circuit 40A used in the third embodiment includes a channel selection filter 42, a digital AGC circuit 43, and a baseband demodulating circuit 44. The digital received signal processing circuit 40 of the second embodiment is digital. The quadrature demodulator 41 is deleted. In addition, in the third embodiment, the transmission / reception timing signal ST is supplied to the distortion correction coefficient calculation circuit 33 and the baseband demodulation circuit 44. The other configuration is the same as that of the second embodiment.

実施の形態１、及び実施の形態２は、主にアナログ送信信号ＴＳの周波数とアナログ受信信号ＲＳの周波数が互いに異なるＦＤＤ(周波数分割方式)システムに対する構成を示した。これに対し、この実施の形態３は、ＴＤＤ(時分割方式)システムにおける構成を示したものである。   The first embodiment and the second embodiment have shown the configuration for an FDD (frequency division system) system in which the frequency of the analog transmission signal TS and the frequency of the analog reception signal RS are mainly different from each other. On the other hand, the third embodiment shows a configuration in a TDD (time division method) system.

図５に示す実施の形態３において、方向性結合器６で抽出されたフィードバック信号ＦＳは、アナログフィードバック回路７０Ａを構成する接続線６ａにより、サーキュレータ１３に入力される。このフィードバック信号ＦＳは、ミキサ２６において、可変信号発振器５３ｂから出力される搬送波信号ＬＯRXにより、フィードバック中間周波数信号ＦＳIFに変換される。また、分波器７から抽出されたアナログ受信信号ＲＳは、アナログ受信信号処理回路８０Ａの低雑音増幅器２１で低雑音増幅され、サーキュレータ１３を通過してミキサ２６に入力される。このアナログ受信信号ＲＳは、ミキサ２６において、フィードバック信号ＦＳと同様に搬送波信号ＬＯRXにより、受信中間周波数信号ＲＳIFに変換される。 In the third embodiment shown in FIG. 5, the feedback signal FS extracted by the directional coupler 6 is input to the circulator 13 through the connection line 6a constituting the analog feedback circuit 70A. This feedback signal FS is converted into a feedback intermediate frequency signal FS IF in the mixer 26 by the carrier signal LO RX output from the variable signal oscillator 53b. The analog reception signal RS extracted from the branching filter 7 is low-noise amplified by the low-noise amplifier 21 of the analog reception signal processing circuit 80A, passes through the circulator 13, and is input to the mixer 26. The analog reception signal RS is converted into a reception intermediate frequency signal RS IF by the carrier signal LO RX in the mixer 26 in the same manner as the feedback signal FS.

ＴＤＤシステムの場合、アナログ送信信号ＴＳとアナログ受信信号ＲＳの周波数は同一であり、ミキサ２６から出力されるフィードバック中間周波数信号ＦＳIFの周波数ＩＦ１と、受信中間周波数信号ＲＳIFの周波数ＩＦ２は同じであり、これらのフィードバック中間周波数信号ＦＳIFと受信中間周波数信号ＲＳIFは、時分割され、互いに異なるタイミングで、ミキサ２６から出力される。 In the case of the TDD system, the frequency of the analog transmission signal TS and the analog reception signal RS is the same, and the frequency IF1 of the feedback intermediate frequency signal FS IF output from the mixer 26 and the frequency IF2 of the reception intermediate frequency signal RS IF are the same. The feedback intermediate frequency signal FS IF and the reception intermediate frequency signal RS IF are time-divisionally outputted from the mixer 26 at different timings.

これらの時分割されたフィードバック中間周波数信号ＦＳIFと受信中間周波数信号ＲＳIFは、それぞれ帯域通過フィルタ２７を通過し不要な信号成分が除去されたあと、Ａ／Ｄ変換器２５で、ｆs2／２以下の周波数となるようにアンダーサンプリング処理され、デジタルフィードバック信号ＦＳDおよびデジタル受信信号ＲＳDとして、時分割されて出力される。これらの時分割されたデジタルフィードバック信号ＦＳDと、デジタル受信信号ＲＳDは、デジタル直交復調回路２８において、それらの周波数ＩＦ１、ＩＦ２の４倍の周波数の信号でデジタル直交復調され、デジタルベースバンド信号Ｉ3、Ｑ3として、デジタルフィードバック回路５０の低域通過フィルタ３２ａ、３２ｂと、デジタル受信信号処理回路４０のチャネル選択フィルタ４２に出力される。 These time-divided feedback intermediate frequency signal FS IF and reception intermediate frequency signal RS IF pass through the band-pass filter 27 respectively, and after unnecessary signal components are removed, the A / D converter 25 performs f s2 / Undersampling is performed so that the frequency is 2 or less, and the digital feedback signal FS D and the digital reception signal RS D are time-divided and output. These time-divided digital feedback signal FS D and digital received signal RS D are digital quadrature demodulated by a digital quadrature demodulation circuit 28 with a signal having a frequency four times that of IF1 and IF2, and a digital baseband signal is obtained. I 3 and Q 3 are output to the low-pass filters 32 a and 32 b of the digital feedback circuit 50 and the channel selection filter 42 of the digital reception signal processing circuit 40.

低域通過フィルタ３２ａ、３２ｂを通過したデジタルベースバンド信号Ｉ4、Ｑ4は歪補正係数算出回路３３に入力される。また、チャネル選択フィルタ４２を通過したデジタルベースバンド受信信号Ｉ5、Ｑ5はデジタルＡＧＣ回路４３でレベル調整され、受信ベースバンド復調回路４４に入力される。歪補正係数算出回路３３、および受信ベースバンド復調回路４４には、アナログ送信信号ＴＳとアナログ受信信号ＲＳに同期したタイミング信号ＳＴが入力され、このタイミング簡素化し、送受信装置の高性能化と小型化を実現できる。 The digital baseband signals I 4 and Q 4 that have passed through the low-pass filters 32 a and 32 b are input to the distortion correction coefficient calculation circuit 33. The digital baseband reception signals I 5 and Q 5 that have passed through the channel selection filter 42 are level-adjusted by the digital AGC circuit 43 and input to the reception baseband demodulation circuit 44. A timing signal ST synchronized with the analog transmission signal TS and the analog reception signal RS is input to the distortion correction coefficient calculation circuit 33 and the reception baseband demodulation circuit 44. This timing is simplified, and the performance and size of the transmission / reception apparatus are improved. Can be realized.

実施の形態４．
図６は、この発明による送受信装置の実施の形態４を示すブロック回路図である。この実施の形態４では、実施の形態１におけるデジタル送信信号処理回路３０を変形したデジタル送信信号処理回路３０Ａが使用され、また実施の形態１におけるアナログ送信信号処理回路６０を変形したアナログ送信信号処理回路６０Ａが使用される。 Embodiment 4 FIG.
FIG. 6 is a block circuit diagram showing Embodiment 4 of the transmitting / receiving apparatus according to the present invention. In the fourth embodiment, a digital transmission signal processing circuit 30A modified from the digital transmission signal processing circuit 30 in the first embodiment is used, and an analog transmission signal processing modified from the analog transmission signal processing circuit 60 in the first embodiment. Circuit 60A is used.

実施の形態４で使用されるデジタル送信信号処理回路３０Ａは、歪補正処理回路２の出力側にデジタル直交変調器８を追加したものである。アナログ送信信号処理回路６０Ａは、Ｄ／Ａ変換回路３を構成する１つのＤ／Ａ変換器３ｃと、ミキサ９と、電力増幅器５と、方向性結合器６を有する。実施の形態１のアナログ送信信号処理回路６０と比較すると、１つのＤ／Ａ変換器３ｃがＤ／Ａ変換回路３を構成するように変形され、またアナログ直交変調器４に代わってミキサ９が使用される。   The digital transmission signal processing circuit 30A used in the fourth embodiment is obtained by adding a digital quadrature modulator 8 to the output side of the distortion correction processing circuit 2. The analog transmission signal processing circuit 60 </ b> A includes one D / A converter 3 c that constitutes the D / A conversion circuit 3, a mixer 9, a power amplifier 5, and a directional coupler 6. Compared to the analog transmission signal processing circuit 60 of the first embodiment, one D / A converter 3c is modified to constitute the D / A conversion circuit 3, and the mixer 9 is replaced with the analog quadrature modulator 4. used.

アナログ送信信号処理回路６０Ａの使用に伴ない、実施の形態４では、信号生成部１００の可変信号発振器５３ａが、搬送波信号ＬＯTX1を、アナログフィードバック回路７０のミキサ１１と、アナログ送信信号処理回路６０Ａのミキサ９に供給する。実施の形態１において、信号生成部１００に使用された可変信号発振器５３ｃは削除されている。その他は実施の形態１と同じに構成される。 In connection with the use of the analog transmission signal processing circuit 60A, in the fourth embodiment, the variable signal oscillator 53a of the signal generation unit 100 receives the carrier signal LO TX1 , the mixer 11 of the analog feedback circuit 70, and the analog transmission signal processing circuit 60A. To the mixer 9. In the first embodiment, the variable signal oscillator 53c used in the signal generation unit 100 is omitted. The other configuration is the same as that of the first embodiment.

図６に示す実施の形態４において、デジタル送信信号処理回路３０Ａの歪補正処理回路２から出力された補正デジタルベースバンド送信信号Ｉ２、Ｑ２は、デジタル直交変調回路８において、送信データＴＤのシンボルレートの4倍の周波数でデジタル直交変調される。このデジタル直交変調回路８から出力されたデジタル中間周波数信号は、Ｄ／Ａ変換器３ｃで局部発振器５２ａから出力されるサンプリングクロックＳＣ1(周波数：ｆs1)により補間処理され、アナログ中間周波数信号(周波数：ＴＸ−ＩＦ)に変換される。このＤ／Ａ変換器３ｃから出力されたアナログ中間周波数信号（周波数：ＴＸ−ＩＦ）と、可変信号発振器５３ａから出力される搬送波信号ＬＯTX1をミキサ9に入力することにより、アナログ送信信号ＴＳを生成する。ミキサ９から出力されたアナログ送信信号ＴＳは電力増幅器５に入力され、所望の信号レベルに電力増幅される。 In the fourth embodiment shown in FIG. 6, the corrected digital baseband transmission signals I2 and Q2 output from the distortion correction processing circuit 2 of the digital transmission signal processing circuit 30A are transmitted to the symbol rate of the transmission data TD in the digital quadrature modulation circuit 8. Digital quadrature modulation at 4 times the frequency. The digital intermediate frequency signal output from the digital quadrature modulation circuit 8 is interpolated by the D / A converter 3c by the sampling clock SC 1 (frequency: f s1 ) output from the local oscillator 52a, and the analog intermediate frequency signal ( Frequency: TX-IF). By inputting the analog intermediate frequency signal (frequency: TX-IF) output from the D / A converter 3c and the carrier signal LO TX1 output from the variable signal oscillator 53a to the mixer 9, the analog transmission signal TS is converted. Generate. The analog transmission signal TS output from the mixer 9 is input to the power amplifier 5 and is amplified to a desired signal level.

デジタルプリディストータ方式に代表される歪補正処理回路２では、電力増幅器５で発生した振幅誤差、位相誤差を原因として発生した歪信号を抑圧するために、アナログ送信信号ＴＳの一部をフィードバックして振幅誤差、位相誤差を算出し、その補正係数により、ベースバンド送信信号Ｓ1に対する補正を処理している。したがって、電力増幅器５の振幅誤差、位相誤差を正確に抽出できれば歪補正量の改善を行なうことができる。 In the distortion correction processing circuit 2 represented by the digital predistorter method, a part of the analog transmission signal TS is fed back in order to suppress the distortion signal generated due to the amplitude error and phase error generated in the power amplifier 5. Thus, the amplitude error and the phase error are calculated, and the correction for the baseband transmission signal S 1 is processed by the correction coefficient. Therefore, if the amplitude error and phase error of the power amplifier 5 can be accurately extracted, the distortion correction amount can be improved.

実施の形態１から３においては、デジタルフィードバック回路５０にデジタル直交復調器３１、４１を用い、または共通処理回路９０Ａにデジタル直交復調器２８を用いることで、直交度誤差を抑えた歪補償回路を実現しているが、アナログ直交変調器４で発生する直交度誤差が支配的になってくると電力増幅器５の振幅誤差、位相誤差量が判別できず、歪補正量はある一定の値で収束してしまう。これに対し、実施の形態４によれば、アナログ直交変調器４に代わってデジタル直交変調器８を使用することで、直交度誤差がほとんどない状態を構成できるため、さらに歪補正量を確保した送受信装置を構成することができる。   In the first to third embodiments, the digital quadrature demodulators 31 and 41 are used for the digital feedback circuit 50, or the digital quadrature demodulator 28 is used for the common processing circuit 90A, so that the distortion compensation circuit that suppresses the orthogonality error is provided. However, if the orthogonality error generated in the analog quadrature modulator 4 becomes dominant, the amplitude error and phase error amount of the power amplifier 5 cannot be determined, and the distortion correction amount converges at a certain value. Resulting in. On the other hand, according to the fourth embodiment, by using the digital quadrature modulator 8 in place of the analog quadrature modulator 4, a state in which there is almost no orthogonality error can be configured, and thus a further amount of distortion correction is ensured. A transmission / reception device can be configured.

実施の形態５
図７は、この発明による送受信装置の実施の形態５を示すブロック回路図である。この実施の形態５は、信号生成部１００に可変信号発振器５４を設け、この可変信号発振器５４から、共通処理回路９０のＡ／Ｄ変換器２５に対し、サンプリングクロックＳＣ2を供給するものである。可変信号発振器５４からＡ／Ｄ変換器２５に供給されるサンプリングクロックＳＣ2の周波数ｆs2は、可変信号発振器５４を調整することにより、調整することができる。可変信号発振器５４は、基準発振器５１により駆動される。 Embodiment 5
FIG. 7 is a block circuit diagram showing Embodiment 5 of the transmitting / receiving apparatus according to the present invention. In the fifth embodiment, a variable signal oscillator 54 is provided in the signal generator 100, and the sampling clock SC 2 is supplied from the variable signal oscillator 54 to the A / D converter 25 of the common processing circuit 90. . The frequency f s2 of the sampling clock SC 2 supplied from the variable signal oscillator 54 to the A / D converter 25 can be adjusted by adjusting the variable signal oscillator 54. The variable signal oscillator 54 is driven by the reference oscillator 51.

図７に示す実施の形態５は、その他は実施の形態４と同じに構成される。この実施の形態５では、実施の形態４と同じに、デジタル直交変調器８を有するデジタル送信信号処理回路３０Ａが使用され、また１つのＤ／Ａ変換器３ｃと、ミキサ９を有するアナログ送信信号処理回路６０Ａが使用される。アナログ送信信号処理回路６０Ａのミキサ９と、アナログフィードバック回路７０のミキサ１１には、信号生成部１００の可変信号発振器５３ａから同じ搬送波信号ＬＯTX1が供給される。しかし、実施の形態１、２、３と同じデジタル送信信号処理回路３０と、アナログ送信信号処理回路６０を使用する送受信装置においても、実施の形態５と同様に、可変信号発振器５４からサンプリングクロックＳＣ2を供給することもできる。 The other configuration of the fifth embodiment shown in FIG. 7 is the same as that of the fourth embodiment. In the fifth embodiment, as in the fourth embodiment, a digital transmission signal processing circuit 30A having a digital quadrature modulator 8 is used, and an analog transmission signal having one D / A converter 3c and a mixer 9 is used. A processing circuit 60A is used. The same carrier signal LO TX1 is supplied from the variable signal oscillator 53a of the signal generation unit 100 to the mixer 9 of the analog transmission signal processing circuit 60A and the mixer 11 of the analog feedback circuit 70. However, in the transmission / reception apparatus using the same digital transmission signal processing circuit 30 and analog transmission signal processing circuit 60 as in the first, second, and third embodiments, the sampling clock SC is supplied from the variable signal oscillator 54 as in the fifth embodiment. 2 can also be supplied.

実施の形態１から３では、Ａ／Ｄ変換器２５に入力されるサンプリングクロックＳＣ2の周波数ｆs2は固定であるため、信号処理可能な条件は前述の条件(式１)から(式５)の範囲に限られてしまう。従って、アナログ送信信号ＴＳおよびアナログ受信信号ＲＳのシンボルレートや信号帯域幅等が変化した場合に最適な信号処理ができない場合があり、場合によっては信号の復元ができなくなる。実施の形態５では、アナログ送信信号ＴＳおよびアナログ受信信号ＲＳのシンボルレート、信号帯域幅の変化によって、Ａ／Ｄ変換器２５に入力するサンプリングクロックＳＣ2の周波数を調整して変化できる構成としたので、複数の条件の送信データＴＤ、受信データＲＤを取り扱うことが可能な送受信装置を提供することができる。 In the first to third embodiments, since the frequency f s2 of the sampling clock SC 2 input to the A / D converter 25 is fixed, the signal processing conditions are the above-described conditions (Formula 1) to (Formula 5). It will be limited to the range. Therefore, when the symbol rate, signal bandwidth, etc. of the analog transmission signal TS and the analog reception signal RS change, optimal signal processing may not be possible, and in some cases, the signal cannot be restored. In the fifth embodiment, the frequency of the sampling clock SC 2 input to the A / D converter 25 can be adjusted and changed by changing the symbol rate and signal bandwidth of the analog transmission signal TS and the analog reception signal RS. Therefore, it is possible to provide a transmission / reception apparatus that can handle transmission data TD and reception data RD under a plurality of conditions.

実施の形態６．
図８は、この発明による送受信装置の実施の形態６を示すブロック回路図である。この実施の形態６では、信号生成部１００に局部信号発振器５２ｃを追加し、発振周波数が互いに異なる２つの局部信号発振器５２ｂ、５２ｃの何れかを選択する切換スイッチ５５を通して、共通処理回路９０のＡ／Ｄ変換器２５にサンプリングクロックＳＣ2を供給する。局部発振器５２ｂ、５２ｃは基準発振器５１により駆動されるが、それらから供給されるサンプリングクロックＳＣ２の周波数ｆs2は、互いに異なる周波数に設定される。 Embodiment 6 FIG.
FIG. 8 is a block circuit diagram showing Embodiment 6 of the transmitting / receiving apparatus according to the present invention. In the sixth embodiment, a local signal oscillator 52c is added to the signal generation unit 100, and the A of the common processing circuit 90 is passed through the changeover switch 55 that selects one of two local signal oscillators 52b and 52c having different oscillation frequencies. The sampling clock SC 2 is supplied to the / D converter 25. The local oscillators 52b and 52c are driven by the reference oscillator 51, and the frequency f s2 of the sampling clock SC2 supplied from them is set to a different frequency.

図８に示す実施の形態６は、その他は実施の形態４と同じに構成される。この実施の形態６では、実施の形態４と同じに、デジタル直交変調器８を有するデジタル送信信号処理回路３０Ａが使用され、また１つのＤ／Ａ変換器３ｃと、ミキサ９を有するアナログ送信信号処理回路６０Ａが使用される。アナログ送信信号処理回路６０Ａのミキサ９と、アナログフィードバック回路７０のミキサ１１には、信号生成部１００の可変信号発振器５３ａから同じ搬送波信号ＬＯTX1が供給される。しかし、実施の形態１、２、３と同じデジタル送信信号処理回路３０と、アナログ送信信号処理回路６０を使用する送受信装置においても、実施の形態６と同様に、局部信号発振器５２ｂ、５２ｃの何れかを切換スイッチ５５により選択し、サンプリングクロックＳＣ2を供給することもできる。 The sixth embodiment shown in FIG. 8 is configured in the same way as the fourth embodiment. In the sixth embodiment, a digital transmission signal processing circuit 30A having a digital quadrature modulator 8 is used as in the fourth embodiment, and an analog transmission signal having one D / A converter 3c and a mixer 9 is used. A processing circuit 60A is used. The same carrier signal LO TX1 is supplied from the variable signal oscillator 53a of the signal generation unit 100 to the mixer 9 of the analog transmission signal processing circuit 60A and the mixer 11 of the analog feedback circuit 70. However, in the transmission / reception apparatus using the same digital transmission signal processing circuit 30 and analog transmission signal processing circuit 60 as in the first, second, and third embodiments, as in the sixth embodiment, any of the local signal oscillators 52b and 52c is used. or was selected by the change-over switch 55, a sampling clock SC 2 can be supplied.

一般的に、可変信号発振器の周波数可変範囲と広げていくと周波数安定度等に影響がでてくる。サンプリングクロックＳＣ2の信号精度劣化は、Ａ／Ｄ変換器２５でエリアシングと呼ばれる混変調歪の原因になり、所望のデータが正確に変換できなくなる。この実施の形態６では、Ａ／Ｄ変換器２５に入力されるサンプリングクロックＳＣ2を複数の局部信号発振器５２ｂ、５２ｃから選択できるので、アナログ送信信号ＴＳおよびアナログ受信信号ＲＳのシンボルレートや信号帯域幅が変化した場合でも柔軟に対応でき、なおかつ安定した性能を確保した送受信装置を提供することができる。 In general, if the frequency variable range of the variable signal oscillator is expanded, the frequency stability and the like are affected. The deterioration of the signal accuracy of the sampling clock SC 2 causes cross modulation distortion called aliasing in the A / D converter 25, and desired data cannot be converted accurately. In the sixth embodiment, since the sampling clock SC 2 input to the A / D converter 25 can be selected from the plurality of local signal oscillators 52b and 52c, the symbol rate and signal band of the analog transmission signal TS and the analog reception signal RS. It is possible to provide a transmission / reception apparatus that can flexibly cope with a change in width and that ensures stable performance.

この発明による送受信装置は、例えば無線通信システムの基地局装置等に用いられる送受信装置として利用できる。   The transmission / reception apparatus according to the present invention can be used as a transmission / reception apparatus used in, for example, a base station apparatus of a wireless communication system.

この発明による送受信装置の実施の形態１を示すブロック回路図である。1 is a block circuit diagram showing a first embodiment of a transmission / reception device according to the present invention. FIG. 実施の形態１の具体例におけるフィードバック中間周波数信号と受信中間周波数信号の周波数関係を示した図である。6 is a diagram showing a frequency relationship between a feedback intermediate frequency signal and a reception intermediate frequency signal in a specific example of Embodiment 1. FIG. この発明による送受信装置の実施の形態２を示すブロック回路図である。It is a block circuit diagram which shows Embodiment 2 of the transmission / reception apparatus by this invention. 実施の形態２の具体例におけるフィードバック中間周波数信号と受信中間周波数信号の周波数関係を示した図である。6 is a diagram illustrating a frequency relationship between a feedback intermediate frequency signal and a reception intermediate frequency signal in a specific example of Embodiment 2. FIG. この発明による送受信装置の実施の形態１を示すブロック回路図である。1 is a block circuit diagram showing a first embodiment of a transmitting / receiving apparatus according to the present invention. この発明による送受信装置の実施の形態１を示すブロック回路図である。1 is a block circuit diagram showing a first embodiment of a transmission / reception device according to the present invention. FIG. この発明による送受信装置の実施の形態１を示すブロック回路図である。1 is a block circuit diagram showing a first embodiment of a transmitting / receiving apparatus according to the present invention. この発明による送受信装置の実施の形態１を示すブロック回路図である。1 is a block circuit diagram showing a first embodiment of a transmitting / receiving apparatus according to the present invention.

符号の説明Explanation of symbols

３０、３０Ａ：デジタル送信信号処理回路、１：信号処理回路、２：歪補償処理回路、
８：デジタル直交変調器、
６０、６０Ａ：アナログ送信信号処理回路、３：Ｄ／Ａ変換回路、
４：アナログ直交変調器、５：電力増幅器、
３００：フィードバック回路、１１：変換回路、
８０、８０Ａ：アナログ受信信号処理回路、２２：変換回路、
４０、４０Ａ：デジタル受信信号処理回路、
９０、９０Ａ：共通処理回路、２４：合成器、２５：Ａ／Ｄ変換器、２６：変換回路、 30, 30A: digital transmission signal processing circuit, 1: signal processing circuit, 2: distortion compensation processing circuit,
8: Digital quadrature modulator,
60, 60A: analog transmission signal processing circuit, 3: D / A conversion circuit,
4: Analog quadrature modulator, 5: Power amplifier,
300: feedback circuit, 11: conversion circuit,
80, 80A: analog reception signal processing circuit, 22: conversion circuit,
40, 40A: Digital received signal processing circuit,
90, 90A: common processing circuit, 24: synthesizer, 25: A / D converter, 26: conversion circuit,

Claims (7)

送信データに基づくデジタルベースバンド送信信号に対して歪補正を行ない補正デジタルベースバンド送信信号を発生する歪補正処理回路を有するデジタル送信信号処理回路、
前記補正デジタルベースバンド送信信号から生成したアナログ送信信号を増幅する電力増幅器を有するアナログ送信信号処理回路、
アナログ受信信号を処理するアナログ受信信号処理回路、
前記アナログ受信信号に基づき受信データを生成するデジタル受信信号処理回路、および
前記アナログ送信信号から生成されたフィードバック信号に基づき前記歪補正処理回路における歪補正処理を制御するフィードバック回路を備えた送受信装置であって、
さらに前記フィードバック回路と前記アナログ受信信号処理回路に共通に接続された共通処理回路とを有し、
前記共通処理回路は、前記フィードバック信号から変換されたフィードバック中間周波数信号と前記アナログ受信信号から変換された受信中間周波数信号を、同一のＡ／Ｄ変換器によりデジタル信号に変換してデジタル合成信号を発生し、
前記歪補正処理回路が、前記デジタル合成信号に基づき前記デジタルベースバンド送信信号に歪補正を行ない、また前記デジタル受信処理回路が、前記デジタル合成信号に基づき前記受信データを生成することを特徴とする送受信装置。 A digital transmission signal processing circuit having a distortion correction processing circuit for performing distortion correction on a digital baseband transmission signal based on transmission data and generating a corrected digital baseband transmission signal;
An analog transmission signal processing circuit having a power amplifier for amplifying an analog transmission signal generated from the corrected digital baseband transmission signal;
Analog received signal processing circuit for processing analog received signals,
A transmission / reception apparatus comprising: a digital reception signal processing circuit that generates reception data based on the analog reception signal; and a feedback circuit that controls distortion correction processing in the distortion correction processing circuit based on a feedback signal generated from the analog transmission signal. There,
Furthermore, having a common processing circuit connected in common to the feedback circuit and the analog received signal processing circuit,
The common processing circuit converts the feedback intermediate frequency signal converted from the feedback signal and the reception intermediate frequency signal converted from the analog reception signal into a digital signal by the same A / D converter, and converts the digital composite signal into a digital signal. Occur,
The distortion correction processing circuit performs distortion correction on the digital baseband transmission signal based on the digital composite signal, and the digital reception processing circuit generates the reception data based on the digital composite signal. Transmitter / receiver. 請求項１記載の送受信装置であって、前記フィードバック回路は、前記フィードバック信号を前記フィードバック中間周波数信号に変換する変換回路を含み、前記アナログ受信信号処理回路は、前記アナログ受信信号を前記受信中間周波数信号に変換する変換回路を含み、前記共通処理回路は、前記フィードバック中間周波数信号と前記受信中間周波数信号とを合成する合成器を有し、この合成器から、前記フィードバック中間周波数信号と前記受信中間周波数信号を、前記Ａ／Ｄ変換器へ供給することを特徴とする送受信装置。   2. The transmission / reception apparatus according to claim 1, wherein the feedback circuit includes a conversion circuit that converts the feedback signal into the feedback intermediate frequency signal, and the analog reception signal processing circuit converts the analog reception signal into the reception intermediate frequency. The common processing circuit includes a synthesizer that synthesizes the feedback intermediate frequency signal and the reception intermediate frequency signal, from which the feedback intermediate frequency signal and the reception intermediate frequency signal are combined. A transmission / reception apparatus that supplies a frequency signal to the A / D converter. 請求項１記載の送受信装置であって、前記共通処理回路は、前記フィードバック信号と前記アナログ受信信号を、同一の変換回路により、前記フィードバック中間周波数信号と前記受信中間周波数信号に変換し、これらのフィードバック中間周波数信号と受信中間周波数信号を、前記Ａ／Ｄ変換器へ供給することを特徴とする送受信装置。   The transmission / reception apparatus according to claim 1, wherein the common processing circuit converts the feedback signal and the analog reception signal into the feedback intermediate frequency signal and the reception intermediate frequency signal by the same conversion circuit, and A transmission / reception apparatus that supplies a feedback intermediate frequency signal and a reception intermediate frequency signal to the A / D converter. 請求項１記載の送受信装置であって、前記デジタル送信信号処理回路は、前記送信データを変調処理し、前記デジタルベースバンド送信信号として、Ｉチャネルデジタルベースバンド送信信号とＱチャネルデジタルベースバンド送信信号を発生する信号処理回路を有し、前記歪補正処理回路は、前記Ｉチャネルデジタルベースバンド送信信号とＱチャネルデジタルベースバンド送信信号に歪補正を行ない、前記補正デジタルベースバンド送信信号として、補正Ｉチャネルデジタルベースバンド送信信号と補正Ｑチャネルデジタルベースバンド送信信号を発生し、また前記アナログ送信信号処理回路は、前記補正Ｉチャネルデジタルベースバンド送信信号と前記補正Ｑチャネルデジタルベースバンド送信信号をIチャネルアナログベースバンド送信信号とＱチャネルアナログベースバンド送信信号に変換するＤ／Ａ変換回路と、前記Ｉチャネルアナログベースバンド送信信号とＱチャネルアナログベースバンド送信信号を変調して前記アナログ送信信号を発生するアナログ直交変調器を有し、前記電力増幅器は前記アナログ直交変調器からのアナログ送信信号を増幅することを特徴とする送受信装置。   2. The transmission / reception apparatus according to claim 1, wherein the digital transmission signal processing circuit modulates the transmission data, and uses the I-channel digital baseband transmission signal and the Q-channel digital baseband transmission signal as the digital baseband transmission signal. The distortion correction processing circuit performs distortion correction on the I-channel digital baseband transmission signal and the Q-channel digital baseband transmission signal, and uses the correction I as the corrected digital baseband transmission signal. A digital digital baseband transmission signal and a corrected Q channel digital baseband transmission signal are generated, and the analog transmission signal processing circuit outputs the corrected I channel digital baseband transmission signal and the corrected Q channel digital baseband transmission signal to an I channel. Analog baseband transmission A D / A conversion circuit for converting the transmission signal into a Q channel analog baseband transmission signal, and an analog quadrature modulation for generating the analog transmission signal by modulating the I channel analog baseband transmission signal and the Q channel analog baseband transmission signal And the power amplifier amplifies an analog transmission signal from the analog quadrature modulator. 請求項１記載の送受信装置であって、前記デジタル送信信号処理回路は、前記送信データを変調処理し、前記デジタルベースバンド送信信号として、Ｉチャネルデジタルベースバンド送信信号とＱチャネルデジタルベースバンド送信信号を発生する信号処理回路を有し、前記歪補正処理回路は、前記Ｉチャネルデジタルベースバンド送信信号とＱチャネルデジタルベースバンド送信信号に歪補正を行ない、前記補正デジタルベースバンド信号として、補正Ｉチャネルデジタルベースバンド送信信号と補正Ｑチャネルデジタルベースバンド送信信号を発生し、またこの歪補正処理回路には、前記補正Ｉチャネルデジタルベースバンド送信信号と補正Ｑチャネルデジタルベースバンド送信信号を変調するデジタル直交変調器が接続され、このデジタル直交変調器からのデジタルベースバンド送信信号が前記アナログ送信信号処理回路に供給されることを特徴とする送受信装置。   2. The transmission / reception apparatus according to claim 1, wherein the digital transmission signal processing circuit modulates the transmission data, and uses the I-channel digital baseband transmission signal and the Q-channel digital baseband transmission signal as the digital baseband transmission signal. The distortion correction processing circuit performs distortion correction on the I-channel digital baseband transmission signal and the Q-channel digital baseband transmission signal, and uses the corrected I-channel as the corrected digital baseband signal. A digital baseband transmission signal and a corrected Q channel digital baseband transmission signal are generated, and the distortion correction processing circuit includes a digital quadrature for modulating the corrected I channel digital baseband transmission signal and the corrected Q channel digital baseband transmission signal. The modulator is connected and this digital Transmitting and receiving apparatus, characterized in that the digital baseband transmission signal from Le quadrature modulator is supplied to the analog transmission signal processing circuit. 請求項１記載の送受信装置であって、発振周波数の異なる複数の局部発振器を有し、これらの複数の局部発振器の中から選択された局部発振器を用いて、前記共通処理回路のＡ／Ｄ変換器へサンプリングクロックが供給されることを特徴とする送受信装置。   2. The transmission / reception apparatus according to claim 1, comprising a plurality of local oscillators having different oscillation frequencies, and A / D conversion of the common processing circuit using a local oscillator selected from the plurality of local oscillators. A transmission / reception apparatus, wherein a sampling clock is supplied to the receiver. 請求項１記載の送受信装置であって、発振信号の周波数を可変とした可変信号発振器を有し、この可変信号発振器から、前記共通処理回路のＡ／Ｄ変換器へサンプリングクロックが供給されることを特徴とする送受信装置。   2. The transmission / reception apparatus according to claim 1, further comprising: a variable signal oscillator having a variable oscillation signal frequency, and a sampling clock supplied from the variable signal oscillator to the A / D converter of the common processing circuit. Transmitter / receiver characterized by the above.
JP2005197273A 2005-07-06 2005-07-06 Transceiver Expired - Fee Related JP4587893B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005197273A JP4587893B2 (en) 2005-07-06 2005-07-06 Transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197273A JP4587893B2 (en) 2005-07-06 2005-07-06 Transceiver

Publications (2)

Publication Number Publication Date
JP2007019703A true JP2007019703A (en) 2007-01-25
JP4587893B2 JP4587893B2 (en) 2010-11-24

Family

ID=37756485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197273A Expired - Fee Related JP4587893B2 (en) 2005-07-06 2005-07-06 Transceiver

Country Status (1)

Country Link
JP (1) JP4587893B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239614A (en) * 2009-03-10 2010-10-21 Toshiba Corp Array antenna apparatus and micro wave transceiver module
JP2012074940A (en) * 2010-09-29 2012-04-12 Kyocera Corp Communication apparatus and distortion compensation method
JP2012175708A (en) * 2011-02-18 2012-09-10 Fujitsu Ltd Predistortion device
JP2014534704A (en) * 2011-10-14 2014-12-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Adaptive transmitter predistortion that reuses an existing receiver for feedback
US9444499B2 (en) 2014-03-28 2016-09-13 Fujitsu Limited Wireless device and wireless access system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03258125A (en) * 1990-03-08 1991-11-18 Toshiba Corp Radio communication equipment
JPH0774790A (en) * 1993-08-31 1995-03-17 Fujitsu Ltd Transmission reception circuit with nonlinear distortion compensation
JPH0983417A (en) * 1995-09-20 1997-03-28 Hitachi Denshi Ltd Radio equipment
JPH09200276A (en) * 1996-01-16 1997-07-31 Hitachi Denshi Ltd Radio equipment
JPH09294144A (en) * 1996-04-25 1997-11-11 Matsushita Electric Ind Co Ltd Digital radio equipment
JP2001103104A (en) * 1999-09-28 2001-04-13 Fujitsu General Ltd Digital wireless equipment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03258125A (en) * 1990-03-08 1991-11-18 Toshiba Corp Radio communication equipment
JPH0774790A (en) * 1993-08-31 1995-03-17 Fujitsu Ltd Transmission reception circuit with nonlinear distortion compensation
JPH0983417A (en) * 1995-09-20 1997-03-28 Hitachi Denshi Ltd Radio equipment
JPH09200276A (en) * 1996-01-16 1997-07-31 Hitachi Denshi Ltd Radio equipment
JPH09294144A (en) * 1996-04-25 1997-11-11 Matsushita Electric Ind Co Ltd Digital radio equipment
JP2001103104A (en) * 1999-09-28 2001-04-13 Fujitsu General Ltd Digital wireless equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239614A (en) * 2009-03-10 2010-10-21 Toshiba Corp Array antenna apparatus and micro wave transceiver module
JP2012074940A (en) * 2010-09-29 2012-04-12 Kyocera Corp Communication apparatus and distortion compensation method
JP2012175708A (en) * 2011-02-18 2012-09-10 Fujitsu Ltd Predistortion device
JP2014534704A (en) * 2011-10-14 2014-12-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Adaptive transmitter predistortion that reuses an existing receiver for feedback
US9444499B2 (en) 2014-03-28 2016-09-13 Fujitsu Limited Wireless device and wireless access system

Also Published As

Publication number Publication date
JP4587893B2 (en) 2010-11-24

Similar Documents

Publication Publication Date Title
JP5608939B2 (en) Receiver, transmitter, feedback device, transceiver, and signal processing method
JP4323968B2 (en) Timing adjustment method for wireless communication device
JP3910167B2 (en) Amplifier circuit
US6647073B2 (en) Linearisation and modulation device
US7783263B2 (en) Simplified digital predistortion in a time-domain duplexed transceiver
US7822389B2 (en) Methods and apparatus to provide an auxiliary receive path to support transmitter functions
JPWO2006051776A1 (en) Amplifier circuit, wireless communication circuit, wireless base station device, and wireless terminal device
JP5151785B2 (en) Transmitter and transmitter / receiver
US9596120B2 (en) Signal transmission apparatus, distortion compensation apparatus, and signal transmission method
EP2768148A2 (en) A Suppression Circuit for Suppressing Unwanted Transmitter Output
JP2008236021A (en) Radio communication equipment
JP4587893B2 (en) Transceiver
JP5696622B2 (en) Wireless transmission device
US20120163500A1 (en) Transmitter apparatus
US20200177288A1 (en) RF Transmitter and Auxiliary Receiver to Capture Transmit Signal Data to Compensate for Transmit Signal Impairments
JP2007295331A (en) Radio base station device
JP2006094043A (en) Transmission apparatus and communication apparatus
JP4786335B2 (en) Communication system, receiver and transmitter
JP2007049444A (en) Signal processing circuit
JPH0774790A (en) Transmission reception circuit with nonlinear distortion compensation
JP2001103104A (en) Digital wireless equipment
KR100383244B1 (en) Device for charging transmission if signal using digital signal processing in mobile communication system
JP2010193160A (en) Radio receiver and method of receiving radio signal
JP2008098781A (en) Communication apparatus
JPWO2004001989A1 (en) Transmitter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees